JP5885149B2 - 高周波整流回路 - Google Patents

高周波整流回路 Download PDF

Info

Publication number
JP5885149B2
JP5885149B2 JP2011034527A JP2011034527A JP5885149B2 JP 5885149 B2 JP5885149 B2 JP 5885149B2 JP 2011034527 A JP2011034527 A JP 2011034527A JP 2011034527 A JP2011034527 A JP 2011034527A JP 5885149 B2 JP5885149 B2 JP 5885149B2
Authority
JP
Japan
Prior art keywords
frequency
diode
terminal
rectifier circuit
frequency signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011034527A
Other languages
English (en)
Other versions
JP2012175780A (ja
Inventor
萩原 達也
達也 萩原
下沢 充弘
充弘 下沢
伊東 健治
健治 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Kanazawa Institute of Technology (KIT)
Original Assignee
Mitsubishi Electric Corp
Kanazawa Institute of Technology (KIT)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Kanazawa Institute of Technology (KIT) filed Critical Mitsubishi Electric Corp
Priority to JP2011034527A priority Critical patent/JP5885149B2/ja
Publication of JP2012175780A publication Critical patent/JP2012175780A/ja
Application granted granted Critical
Publication of JP5885149B2 publication Critical patent/JP5885149B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Rectifiers (AREA)

Description

この発明は、高周波信号を直流信号に変換する高周波整流回路に関する。
従来から、高周波信号を直流信号に変換する高周波整流回路として、フィルタを用いた回路が知られている(例えば、非特許文献1参照)。以下、図面を参照しながら、非特許文献1に示された高周波整流回路について説明する。
図15は、従来の高周波整流回路を示す回路図である。図15において、この高周波整流回路は、高周波信号源51、内部抵抗52、入力端子53、入力フィルタ54、ダイオード55、出力フィルタ56、出力端子57および負荷抵抗58から構成されている。
入力フィルタ54は、高周波信号源51から出力される角周波数ωの高周波信号(高周波信号の基本波)を通過させる。また、入力フィルタ54は、直流信号および奇数次高調波信号(角周波数:3ω、5ω・・・)に対して開放状態となり、偶数次高調波信号(角周波数:2ω、4ω・・・)に対して短絡状態となる。すなわち、入力フィルタ54のダイオード55側の端子のインピーダンスが、直流信号および奇数次高調波信号に対して無限大となり、偶数次高調波信号に対してほぼ零となる。
出力フィルタ56は、入力フィルタ54を通過した高周波信号(角周波数:ω)がダイオード55により整流された直流信号を通過させる。また、出力フィルタ56は、高周波信号(角周波数:ω)および奇数次高調波信号に対して開放状態となり、偶数次高調波信号に対して短絡状態となる。すなわち、出力フィルタ56のダイオード55側の端子のインピーダンスが、高周波信号および奇数次高調波信号に対して無限大となり、偶数次高調波信号に対してほぼ零となる。
ここで、このような機能を有する入力フィルタ54および出力フィルタ56を用い、さらに負荷抵抗58を最適な値とすることにより、理想的には、高周波信号を直流信号に変換する際の変換効率(以下、「整流効率」と称する)を100%にすることができる。
なお、このような機能を有する入力フィルタ54および出力フィルタ56として、例えば、図16に示されるように、並列共振回路59と直列共振回路60とを組み合わせたフィルタ回路が考えられる。図16において、並列共振回路59および直列共振回路60の共振周波数を調整することにより、直流信号および高周波信号(角周波数:ω)に対する通過可能状態または開放状態、奇数次高調波信号に対する開放状態並びに偶数次高調波信号に対する短絡状態を実現することができる。
しかしながら、従来技術には、以下のような課題がある。
非特許文献1に示された高周波整流回路では、高い整流効率を得るために、入力フィルタおよび出力フィルタとして、例えば、図16に示したような、並列共振回路と直列共振回路とを組み合わせたフィルタ回路を用いる必要がある。そのため、高周波整流回路全体のサイズが大型化するという問題がある。
この発明は、上記のような課題を解決するためになされたものであり、小型で高い整流効率を有する高周波整流回路を得ることを目的とする。
この発明に係る高周波整流回路は、高周波信号を出力する高周波信号源と、第1ダイオード、第2ダイオード、第3ダイオードおよび第4ダイオードを有し、高周波信号を整流するブリッジダイオードと、ブリッジダイオードで整流された高周波信号の偶数次高調波信号に対して短絡状態となる高調波処理回路と、を備え、高周波信号源は、第1ダイオードのカソードと第2ダイオードのアノードとが接続された第1端子と、第3ダイオードのカソードと第4ダイオードのアノードとが接続された第2端子との間に直列に接続され、高調波処理回路は、第1ダイオードのアノードと第3ダイオードのアノードとが接続された第3端子と、第2ダイオードのカソードと第4ダイオードのカソードとが接続された第4端子とに接続され、高調波処理回路は、第3端子および第4端子にそれぞれ一端が接続され、他端が接地されているものである。
この発明に係る高周波整流回路によれば、第1ダイオード、第2ダイオード、第3ダイオードおよび第4ダイオードを有し、高周波信号源から出力された高周波信号を整流するブリッジダイオードを備え、第1ダイオードのアノードと第3ダイオードのアノードとが接続された第3端子と、第2ダイオードのカソードと第4ダイオードのカソードとが接続された第4端子とに、ブリッジダイオードで整流された高周波信号の偶数次高調波信号に対して短絡状態となる高調波処理回路を接続している。ここで、ダイオードをブリッジ状に接続したブリッジダイオードを整流素子として用い、高周波信号を整流することにより、奇数次高調波信号に対して開放状態となる回路が不要となる。
そのため、ブリッジダイオードと高周波信号の偶数次高調波信号に対して短絡状態となる高調波処理回路とを組み合わせることにより、小型で高い整流効率を有する高周波整流回路を得ることができる。
この発明の実施の形態1に係る高周波整流回路を示す回路図である。 この発明の実施の形態1に係る高周波整流回路の入出力電流を示す説明図である。 この発明の実施の形態1に係る高周波整流回路を示す別の回路図である。 この発明の実施の形態1に係る高周波整流回路を示すさらに別の回路図である。 この発明の実施の形態2に係る高周波整流回路を示す回路図である。 この発明の実施の形態2に係る高周波整流回路を示す別の回路図である。 この発明の実施の形態3に係る高周波整流回路を示す回路図である。 この発明の実施の形態4に係る高周波整流回路を示す回路図である。 この発明の実施の形態5に係る高周波整流回路を示す回路図である。 この発明の実施の形態5に係る高周波整流回路を示す別の回路図である。 この発明の実施の形態5に係る高周波整流回路を示すさらに別の回路図である。 この発明の実施の形態6に係る高周波整流回路を示す回路図である。 この発明の実施の形態7に係る高周波整流回路を示す回路図である。 この発明の実施の形態7に係る高周波整流回路を示す別の回路図である。 従来の高周波整流回路を示す回路図である。 従来の高周波整流回路に用いられるフィルタを示す回路図である。
以下、この発明に係る高周波整流回路の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
実施の形態1.
図1は、この発明の実施の形態1に係る高周波整流回路を示す回路図である。図1において、この高周波整流回路は、角周波数ωの高周波信号を出力する高周波信号源1、内部抵抗2、入力端子3、トランス4、ブリッジダイオード20、ブリッジダイオード20で整流された高周波信号の偶数次高調波信号に対して短絡状態となるキャパシタ(高調波処理回路)5a、5b、出力端子6a、6bおよび負荷抵抗7から構成されている。
ブリッジダイオード20は、第1ダイオード21、第2ダイオード22、第3ダイオード23および第4ダイオード24を有し、高周波信号源1からの高周波信号を整流する。高周波信号源1は、第1ダイオード21のカソードと第2ダイオード22のアノードとが接続された第1端子と、第3ダイオード23のカソードと第4ダイオード24のアノードとが接続された第2端子との間に直列に接続されている。
キャパシタ5aは、第1ダイオード21のアノードと第3ダイオード23のアノードとが接続された第3端子に接続され、キャパシタ5bは、第2ダイオード22のカソードと第4ダイオード24のカソードとが接続された第4端子に接続されている。この高周波整流回路において、第3端子と第4端子との間に接続された負荷抵抗7から、高周波信号が整流された直流出力が得られる。
続いて、図2を参照しながら、図1に示した高周波整流回路の動作について説明する。図2は、この発明の実施の形態1に係る高周波整流回路の入出力電流を示す説明図であり、図2(a)はブリッジダイオード20の第1端子および第2端子に高周波信号を印加した場合の入力電流I(振幅I)を示し、図2(b)はブリッジダイオード20の第3端子および第4端子からの出力電流Iを示している。
ここで、ブリッジダイオード20の各ダイオードが理想的な動作、すなわち順バイアス時に短絡状態となり、逆バイアス時に開放状態となる場合、入力電流Iは、式(1)、出力電流Iは、式(2)で表される。なお、式(1)、(2)において、Iは電流振幅を示し、nは自然数を示し、tは時間を示している。
Figure 0005885149
Figure 0005885149
式(2)に示されるように、ブリッジダイオード20を整流素子として用いることにより、出力電流Iは、高周波信号の奇数次成分を含まないので、高周波信号の奇数次高調波信号に対して開放状態となる回路が不要となる。
また、キャパシタ5a、5bのインピーダンスZは、Z=1/jωCで表される。そのため、高周波信号の偶数次高調波信号のうち、最小の次数である2次高調波信号に対して短絡状態となるようにキャパシタ5a、5bの容量を選択することにより、キャパシタ5a、5bは、より高次の4次、6次・・・の高調波信号に対しても短絡状態となる。したがって、キャパシタ5a、5bを設けることにより、すべての偶数次高調波信号に対して最適な高調波処理回路を実現することができる。
以上のように、実施の形態1によれば、第1ダイオード、第2ダイオード、第3ダイオードおよび第4ダイオードを有し、高周波信号源から出力された高周波信号を整流するブリッジダイオードを備え、第1ダイオードのアノードと第3ダイオードのアノードとが接続された第3端子と、第2ダイオードのカソードと第4ダイオードのカソードとが接続された第4端子とに、ブリッジダイオードで整流された高周波信号の偶数次高調波信号に対して短絡状態となる高調波処理回路を接続している。ここで、ブリッジダイオードを整流素子として用い、高周波信号を整流することにより、奇数次高調波信号に対して開放状態となる回路が不要となる。
そのため、ブリッジダイオードと高周波信号の偶数次高調波信号に対して短絡状態となる高調波処理回路とを組み合わせることにより、小型で高い整流効率を有する高周波整流回路を得ることができる。
なお、上記実施の形態1では、入力端子3とブリッジダイオード20との間にトランス4を接続して不平衡−平衡変換を実行している。しかしながら、これに限定されず、図3に示されるように、入力端子3a、3bを備え、トランスを有しない構成であってもよい。この場合も、上記実施の形態1と同様の効果を得ることができる。
また、上記実施の形態1に係る高周波整流回路において、図4に示されるように、入力端子3とブリッジダイオード20との間に、直流信号成分を遮断するためのキャパシタ8a、8bを接続してもよい。この場合には、さらに高い整流効率を得ることができる。
実施の形態2.
図5は、この発明の実施の形態2に係る高周波整流回路を示す回路図である。図5において、この高周波整流回路は、図1に示したキャパシタ5a、5bに代えて、第3端子と第4端子との間に直列に接続され、ブリッジダイオード20で整流された高周波信号の偶数次高調波信号に対して短絡状態となるキャパシタ5(高調波処理回路)を備えている。なお、この高周波整流回路のその他の構成および動作は、上述した実施の形態1と同様なので、その説明を省略する。
以上のように、実施の形態2によれば、ブリッジダイオードの第1ダイオードのアノードと第3ダイオードのアノードとが接続された第3端子と、第2ダイオードのカソードと第4ダイオードのカソードとが接続された第4端子との間に、ブリッジダイオードで整流された高周波信号の偶数次高調波信号に対して短絡状態となる高調波処理回路を直列に接続している。ここで、ブリッジダイオードを整流素子として用い、高周波信号を整流することにより、奇数次高調波信号に対して開放状態となる回路が不要となる。
そのため、ブリッジダイオードと高周波信号の偶数次高調波信号に対して短絡状態となる高調波処理回路とを組み合わせることにより、小型で高い整流効率を有する高周波整流回路を得ることができる。
なお、上記実施の形態2では、入力端子3とブリッジダイオード20との間にトランス4を接続して不平衡−平衡変換を実行している。しかしながら、これに限定されず、図6に示されるように、入力端子3a、3bを備え、トランスを有しない構成であってもよい。この場合も、上記実施の形態2と同様の効果を得ることができる。
実施の形態3.
図7は、この発明の実施の形態3に係る高周波整流回路を示す回路図である。図7において、この高周波整流回路は、図6に示した高周波整流回路に加えて、高周波信号源1(入力端子3a、3b)とブリッジダイオード20との間に接続され、高周波信号の奇数次高調波信号に対して開放状態となる開放回路9を備えている。なお、この高周波整流回路のその他の構成および動作は、上述した実施の形態2と同様なので、その説明を省略する。
以上のように、実施の形態3によれば、高周波信号源とブリッジダイオードの第1端子および第2端子との間にそれぞれ接続され、高周波信号の奇数次高調波信号に対して開放状態となる開放回路をさらに備えている。
そのため、上述した従来技術と同様に、高周波信号の奇数次高調波信号に対するブリッジダイオードから見た入力側のインピーダンスを無限大とすることができ、整流効率を向上させることができる。
実施の形態4.
図8は、この発明の実施の形態4に係る高周波整流回路を示す回路図である。図8において、この高周波整流回路は、図6に示した高周波整流回路に加えて、高周波信号源1(入力端子3a、3b)とブリッジダイオード20との間に接続されたインピーダンス変成器10を備えている。なお、この高周波整流回路のその他の構成および動作は、上述した実施の形態2と同様なので、その説明を省略する。
以上のように、実施の形態4によれば、高周波信号源とブリッジダイオードの第1端子および第2端子との間に接続されたインピーダンス変成器をさらに備えている。
そのため、高インピーダンスでブリッジダイオードを駆動することができる。この結果、回路に流れる電流を低減することができ、回路中の抵抗成分による損失を低減して整流効率を向上させることができる。なお、上記変成器の変成比を1としてもよい。
実施の形態5.
図9は、この発明の実施の形態5に係る高周波整流回路を示す回路図である。図9において、この高周波整流回路は、図6に示した高周波整流回路に加えて、高周波信号源1(入力端子3a、3b)とブリッジダイオード20との間に接続された差動のπ型低域通過フィルタ(LPF:Low Pass Filter)11を備えている。なお、この高周波整流回路のその他の構成および動作は、上述した実施の形態2と同様なので、その説明を省略する。
以上のように、実施の形態5によれば、高周波信号源とブリッジダイオードの第1端子および第2端子との間に接続されたπ型LPFをさらに備えている。
そのため、π型LPFがインピーダンス変成器として動作することにより、高インピーダンスでブリッジダイオードを駆動することができる。
なお、上記実施の形態5に係る高周波整流回路において、図10に示されるように、π型LPF18を構成するブリッジダイオード側のキャパシタを、キャパシタとインダクタとの並列共振回路で置き換えてもよい。この並列共振回路の共振周波数を高周波信号の奇数倍の周波数に設定することにより、高周波信号の奇数次高調波信号に対するブリッジダイオードから見たインピーダンスを無限大とすることができ、整流効率を向上させることができる。なお、この並列共振回路を直列に複数設けて、3次、5次、7次と複数の奇数次の高調波信号に対して共振するようにしてもよい。これにより、高周波信号の複数の奇数次高調波信号に対するブリッジダイオードから見たインピーダンスを無限大とすることができ、整流効率をさらに向上させることができる。
また、上記実施の形態5に係る高周波整流回路において、図11に示されるように、π型LPF12を構成する出力側キャパシタ13を、ダイオードの接合容量Cで置き換えてもよい。一般的に、ダイオードの接合容量Cは、ダイオードの寄生抵抗RとともにLPFを構成し、ダイオードの高周波特性を劣化させるが、この実施の形態5によれば、ダイオードの接合容量Cがπ型LPFの構成に用いられるので、高周波での特性劣化を抑制することができる。そのため、周波数が高い場合であっても、高い整流効率を有する高周波整流回路を得ることができる。
また、上記実施の形態5に係る高周波整流回路において、π型LPFの直列インダクタを並列共振回路としてもよい。この場合には、高周波信号の奇数次高調波信号に対するブリッジダイオードから見たインピーダンスを無限大とすることができ、整流効率を向上させることができる。なお、この並列共振回路を直列に複数設けて、3次、5次、7次と複数の奇数次の高調波信号に対して共振するようにしてもよい。これにより、高周波信号の複数の奇数次高調波信号に対するブリッジダイオードから見たインピーダンスを無限大とすることができ、整流効率をさらに向上させることができる。
実施の形態6.
図12は、この発明の実施の形態6に係る高周波整流回路を示す回路図である。図12において、この高周波整流回路は、図6に示した高周波整流回路に加えて、高周波信号源1(入力端子3a、3b)とブリッジダイオード20との間に接続された差動のT型LPF14を備えている。なお、この高周波整流回路のその他の構成および動作は、上述した実施の形態2と同様なので、その説明を省略する。
以上のように、実施の形態6によれば、高周波信号源とブリッジダイオードの第1端子および第2端子との間に接続されたT型LPFをさらに備えている。
そのため、T型LPFがインピーダンス変成器として動作することにより、高インピーダンスでブリッジダイオードを駆動するとともに、高周波信号の奇数次高調波信号に対して開放状態となることにより、整流効率を向上させることができる。
なお、上記実施の形態6に係る高周波整流回路において、T型LPF14の直列インダクタを並列共振回路としてもよい。
実施の形態7.
図13は、この発明の実施の形態7に係る高周波整流回路を示す回路図である。図13において、この高周波整流回路は、図6に示した高周波信号源1および内部抵抗2に代えて、高周波信号を受信する高周波受信アンテナ15と、高周波受信アンテナ15とブリッジダイオード20との間に接続され、不平衡信号を平衡信号に変換する180度ハイブリッド16とを備えている。なお、180度ハイブリッド16の代わりにトランスを用いてもよい。
図13に示されるように、高周波整流回路をレクテナに用いる場合、高周波受信アンテナ15とブリッジダイオード20との間に180度ハイブリッド16を接続することにより、不平衡−平衡変換を実行する。なお、この高周波整流回路のその他の構成および動作は、上述した実施の形態2と同様なので、その説明を省略する。
以上のように、実施の形態7によれば、ブリッジダイオードの第1端子に接続され、高周波信号を受信する高周波受信用アンテナを備え、高周波受信用アンテナと第1端子および第2端子との間に接続され、不平衡信号を平衡信号に変換する180度ハイブリッドをさらに備えている。
そのため、ダイオードブリッジに平衡信号を印加することができるので、ダイオードブリッジを理想的に動作させることができ、整流効率を向上させることができる。また、180度ハイブリッドがインピーダンス変成を行うことにより、高インピーダンスでダイオードブリッジを駆動することができる。
なお、上記実施の形態7に係る高周波整流回路において、図14に示されるように、集中定数型180度ハイブリッド17を用いるとともに、出力側キャパシタ13をダイオードの接合容量Cで置き換えることにより、ダイオードの接合容量Cによるブリッジダイオード20の高周波特性の劣化を抑制することができる。
1 高周波信号源、2 内部抵抗、3、3a、3b 入力端子、4 トランス、5、5a、5b キャパシタ、6a、6b 出力端子、7 負荷抵抗、8a、8b キャパシタ、9 開放回路、10 インピーダンス変成器、11、12、18 π型LPF、13 出力側キャパシタ、14 T型LPF、15 高周波受信アンテナ、16 180度ハイブリッド、17 集中定数型180度ハイブリッド、20 ブリッジダイオード、21 第1ダイオード、22 第2ダイオード、23 第3ダイオード、24 第4ダイオード。

Claims (15)

  1. 高周波信号を出力する高周波信号源と、
    第1ダイオード、第2ダイオード、第3ダイオードおよび第4ダイオードを有し、前記高周波信号を整流するブリッジダイオードと、
    前記ブリッジダイオードで整流された前記高周波信号の偶数次高調波信号に対して短絡状態となる高調波処理回路と、を備え、
    前記高周波信号源は、前記第1ダイオードのカソードと前記第2ダイオードのアノードとが接続された第1端子と、前記第3ダイオードのカソードと前記第4ダイオードのアノードとが接続された第2端子との間に直列に接続され、
    前記高調波処理回路は、前記第1ダイオードのアノードと前記第3ダイオードのアノードとが接続された第3端子と、前記第2ダイオードのカソードと前記第4ダイオードのカソードとが接続された第4端子とに接続され
    前記高調波処理回路は、前記第3端子および前記第4端子にそれぞれ一端が接続され、他端が接地されている
    ことを特徴とする高周波整流回路。
  2. 前記高周波信号源は、不平衡な高周波信号を出力し、
    前記高周波信号源と前記第1端子および前記第2端子との間に接続されたトランスをさらに備えた
    ことを特徴とする請求項1に記載の高周波整流回路。
  3. 前記トランスと前記第1端子および前記第2端子との間に接続されたキャパシタをさらに備えたことを特徴とする請求項に記載の高周波整流回路。
  4. 前記高周波信号源と前記第1端子および前記第2端子との間に接続されたキャパシタをさらに備えたことを特徴とする請求項1に記載の高周波整流回路。
  5. 前記高調波処理回路は、キャパシタであることを特徴とする請求項1から請求項までの何れか1項に記載の高周波整流回路。
  6. 前記高周波信号源と前記第1端子および前記第2端子との間にそれぞれ接続され、前記高周波信号の奇数次高調波信号に対して開放状態となる開放回路をさらに備えたことを特徴とする請求項1から請求項までの何れか1項に記載の高周波整流回路。
  7. 前記高周波信号源と前記第1端子および前記第2端子との間に接続されたインピーダンス変成器をさらに備えたことを特徴とする請求項1から請求項までの何れか1項に記載の高周波整流回路。
  8. 前記インピーダンス変成器として、π型低域通過フィルタを用いたことを特徴とする請求項に記載の高周波整流回路。
  9. 前記π型低域通過フィルタの少なくともブリッジダイオード側のキャパシタを、前記高周波信号の奇数次高調波信号に対して開放状態となる開放回路に置き換えたことを特徴とする請求項に記載の高周波整流回路。
  10. 前記π型低域通過フィルタを構成するキャパシタまたはその一部として、前記第1ダイオードから前記第4ダイオードまでが有する接合容量を用いたことを特徴とする請求項または請求項に記載の高周波整流回路。
  11. 前記π型低域通過フィルタを構成するインダクタを、前記高周波信号の奇数次高調波信号に対して開放状態となる開放回路に置き換えたことを特徴とする請求項から請求項10までの何れか1項に記載の高周波整流回路。
  12. 前記インピーダンス変成器として、T型低域通過フィルタを用いたことを特徴とする請求項に記載の高周波整流回路。
  13. 前記高周波信号源に代えて、前記第1端子に接続され、高周波信号を受信する高周波受信用アンテナを備え、
    前記高周波受信用アンテナと前記第1端子および前記第2端子との間に接続され、不平衡信号を平衡信号に変換するトランスをさらに備えた
    ことを特徴とする請求項1から請求項12までの何れか1項に記載の高周波整流回路。
  14. 前記高周波信号源に代えて、前記第1端子に接続され、高周波信号を受信する高周波受信用アンテナを備え、
    前記高周波受信用アンテナと前記第1端子および前記第2端子との間に接続され、不平衡信号を平衡信号に変換する180度ハイブリッドをさらに備えた
    ことを特徴とする請求項1から請求項12までの何れか1項に記載の高周波整流回路。
  15. 前記180度ハイブリッドは、集中定数素子を用いて構成され、
    前記180度ハイブリッドを構成するキャパシタまたはその一部として、前記第1ダイオードから前記第4ダイオードまでが有する接合容量を用いた
    ことを特徴とする請求項14に記載の高周波整流回路。
JP2011034527A 2011-02-21 2011-02-21 高周波整流回路 Active JP5885149B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011034527A JP5885149B2 (ja) 2011-02-21 2011-02-21 高周波整流回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011034527A JP5885149B2 (ja) 2011-02-21 2011-02-21 高周波整流回路

Publications (2)

Publication Number Publication Date
JP2012175780A JP2012175780A (ja) 2012-09-10
JP5885149B2 true JP5885149B2 (ja) 2016-03-15

Family

ID=46978152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011034527A Active JP5885149B2 (ja) 2011-02-21 2011-02-21 高周波整流回路

Country Status (1)

Country Link
JP (1) JP5885149B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6076057B2 (ja) * 2012-11-30 2017-02-08 三菱電機株式会社 整流回路
JP2015092802A (ja) * 2013-11-08 2015-05-14 三菱電機株式会社 レクテナ装置
JP7106796B2 (ja) 2018-09-21 2022-07-27 マイクロ・データ株式会社 リサイクルインバーター
CN109088556B (zh) * 2018-10-29 2024-03-15 成都信息工程大学 一种谐振式整流电路及其控制方法、发电机、变压器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01231663A (ja) * 1988-03-09 1989-09-14 Hitachi Ltd 電源装置
JP2784951B2 (ja) * 1990-02-13 1998-08-13 サンケン電気株式会社 電源装置
JPH08191570A (ja) * 1995-01-06 1996-07-23 Yokogawa Electric Corp スイッチング電源用ノイズフィルタ回路
JPH08265003A (ja) * 1995-03-20 1996-10-11 Murata Mfg Co Ltd 共振器およびフィルタ
JPH099625A (ja) * 1995-06-15 1997-01-10 Matsushita Electric Works Ltd 電源装置
JPH1013497A (ja) * 1996-06-21 1998-01-16 Naporetsukusu:Kk 無線電話機用リンガ装置
JPH1052048A (ja) * 1996-07-26 1998-02-20 Daikin Ind Ltd 電源装置
JP3864242B2 (ja) * 1997-09-05 2006-12-27 株式会社安川電機 非接触電源装置
JP2002177404A (ja) * 2000-12-18 2002-06-25 Marutaka Co Ltd 超短波治療器
JP2003092539A (ja) * 2001-09-18 2003-03-28 Ngk Spark Plug Co Ltd 高周波回路、複合高周波部品及び移動体通信装置
JP4111377B2 (ja) * 2002-06-03 2008-07-02 Kddi株式会社 インピーダンス整合器およびそれを実装した雑音除去フィルタ
FR2901061B1 (fr) * 2006-05-12 2008-11-14 Centre Nat Rech Scient Convertisseur d'onde electromagnetique en tension continue
JP2010154644A (ja) * 2008-12-25 2010-07-08 Fuji Electric Systems Co Ltd 半導体電力変換装置

Also Published As

Publication number Publication date
JP2012175780A (ja) 2012-09-10

Similar Documents

Publication Publication Date Title
US8830709B2 (en) Transmission-line resistance compression networks and related techniques
JP6109452B1 (ja) 高周波整流器
EP2466746A1 (en) Low noise amplifier
US20070064457A1 (en) Methods and apparatus for resistance compression networks
US8154348B2 (en) Amplifier circuit
JP5885149B2 (ja) 高周波整流回路
US7471156B2 (en) Amplifier containing programmable impedance for harmonic termination
TWI478492B (zh) 匹配電路系統
US10263537B2 (en) DC/AC power conversion apparatus having switchable current paths
JP2015092802A (ja) レクテナ装置
JP7165355B2 (ja) 電力増幅回路
JP5646302B2 (ja) 周波数逓倍器
JP5540284B2 (ja) レクテナ装置
JP2014209816A (ja) レクテナ装置及び受電整流方法
WO2019044377A1 (ja) マイクロ波整流回路
JP6073122B2 (ja) 整流器
JP6278873B2 (ja) 高周波整流器
CN109120168B (zh) 功率变换装置
JP3443666B2 (ja) 交流電源装置
JP2015130779A (ja) 整流器
KR102119359B1 (ko) 효율 개선 구조를 포함하는 전력결합변압기 기반 아웃페이징 전력증폭기
JP6661190B2 (ja) 可変リアクタンス回路
JPWO2005064787A1 (ja) 周波数変換器
JP2011071761A (ja) 周波数逓倍回路
JP2014179889A (ja) 周波数逓倍回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160202

R150 Certificate of patent or registration of utility model

Ref document number: 5885149

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250