JP2007006433A - リミッタ回路 - Google Patents

Abstract

【課題】 部品点数を削減でき、小型化、低価格化、低リーケージ化および低損失化を実現するリミッタ回路を得る。
【解決手段】 入力端子１ａからの高周波信号を分岐する結合回路２と、入力側キャパシタ３ａと出力側キャパシタ３ｂとの間に高周波信号線路７を挟んで並列接続された複数のＰＩＮダイオード回路６ａ，６ｂと、結合回路２の分岐側から入力される高周波信号の信号レベルに応じた直流バイアスを入力側キャパシタ３ａと出力側キャパシタ３ｂとの間に供給する検波回路８とを備えたものである。
一組の結合回路２および検波回路８によって複数のＰＩＮダイオード回路６ａ，６ｂに直流バイアスを供給するので、部品点数を削減でき、小型化、低価格化、低リーケージ化および低損失化を実現することができる。
【選択図】 図１

Description

この発明は、不要な高周波を低減するリミッタ回路に関するものである。

従来のリミッタ回路としては、リミッタ要素回路として、２つのＤＣカットコンデンサと、それら２つのＤＣカットコンデンサ間に並列に接続された１つのＰＩＮダイオードと、入力側に接続された結合回路と、その結合回路に接続され、整流ダイオードおよび高周波阻止インダクタからなり、ＰＩＮダイオードの出力側にバイアスを供給する検波回路とを備え、２つのリミッタ要素回路を直列に接続すると共に、２つのリミッタ要素回路の信号制限レベルが１段目から２段目に向けて順次低くなるように構成することにより、少ない段数と調整で広いレンジの信号レベル制限特性が適正に得られるようにしたものがある（例えば、特許文献１参照）。

特開２００４−４０１７３号公報

従来のリミッタ回路は以上のように構成されているので、１つのリミッタ要素回路を構成単位として、一組の結合回路および検波回路によって１つのＰＩＮダイオードにしかバイアスを供給していないので、低リーケージ化（高遮断性能化）するために複数のＰＩＮダイオードを設ける場合には、それらＰＩＮダイオードの数に応じた組数の結合回路および検波回路、すなわち、複数のリミッタ要素回路を設けなくてはならず、部品点数が多くなり、小型化、低価格化および低損失化の妨げになる課題があった。
また、検波回路からのバイアスを、ＰＩＮダイオードの出力側に直接に供給するようにしたので、ＰＩＮダイオードを通過した高い信号レベルの高周波信号が迂回して検波回路に印加され、検波回路の耐電力性を高めるために新たに保護回路等を設ける必要が生じ、その結果、部品点数が多くなり、小型化、低価格化、低リケージ化および低損失化の妨げになるなどの課題があった。

この発明は上記のような課題を解決するためになされたもので、部品点数を削減でき、小型化、低価格化、低リーケージ化および低損失化を実現するリミッタ回路を得ることを目的とする。

この発明に係るリミッタ回路は、入力端子からの高周波信号を分岐する結合回路と、ＰＩＮダイオードの一端が結合回路の通過側と出力端子との間に並列接続されると共に他端がグランドに接続された複数のＰＩＮダイオード回路と、入力端子と複数のＰＩＮダイオード回路のうちの最も結合回路の通過側に接続されたＰＩＮダイオード回路との間のいずれかの個所に直列接続された入力側キャパシタと、複数のＰＩＮダイオード回路のうちの最も出力端子側に接続されたＰＩＮダイオード回路と出力端子との間に直列接続された出力側キャパシタと、結合回路の分岐側から入力される高周波信号の信号レベルに応じた直流バイアスを入力側キャパシタと出力側キャパシタとの間に供給する検波回路とを備えたものである。

この発明によれば、一組の結合回路および検波回路によって複数のＰＩＮダイオード回路に直流バイアスを供給するように構成したので、部品点数を削減でき、小型化、低価格化、低リーケージ化および低損失化を実現するリミッタ回路が得られる効果がある。

実施の形態１．
図１はこの発明の実施の形態１によるリミッタ回路を示す回路図であり、図において、結合回路２は、入力端子１ａに接続され、入力端子１ａからの高周波信号を分岐するものである。入力側キャパシタ３ａは、結合回路２の通過端子に一端が直列接続され、高周波信号における直流成分を阻止するものである。ＰＩＮダイオード回路６ａは、ＰＩＮダイオード４ａのアノードが入力側キャパシタ３ａの他端に並列接続されると共にカソードがグランド５ａに接続されたものである。高周波信号線路７は、線路長が使用周波数における１／４λ（λ：波長）に設定され、一端が入力側キャパシタ３ａの他端に直列接続されたものである。ＰＩＮダイオード回路６ｂは、ＰＩＮダイオード４ｂのアノードが高周波信号線路７の他端に並列接続されると共にカソードがグランド５ｂに接続されたものである。出力側キャパシタ３ｂは、一端が高周波信号線路７の他端に直列接続されると共に他端が出力端子１ｂに直列接続され、高周波信号における直流成分を阻止するものである。検波回路８は、結合回路２の結合端子に接続されると共に入力側キャパシタ３ａと高周波信号線路７との間に接続され、結合回路２から入力される高周波信号の信号レベルに応じた正の直流バイアスをそれら入力側キャパシタ３ａと高周波信号線路７との間に供給するものである。

次に動作について説明する。
入力端子１ａから入力される高周波信号は、結合回路２によって分岐されると共に、結合回路２を通過した高周波信号は、入力側キャパシタ３ａにより直流成分が阻止され、高周波信号線路７および出力側キャパシタ３ｂを通じて出力端子１ｂから出力される。この時、検波回路８は、結合回路２によって分岐された高周波信号の信号レベルに応じた正の直流バイアスを入力側キャパシタ３ａと高周波信号線路７との間に供給する。

入力端子１ａから入力される高周波信号の信号レベルが十分低い場合は、検波回路８から正の直流バイアスが供給されること無く、ＰＩＮダイオード４ａ，４ｂを等価的にオープンと見なすことができるため、ＰＩＮダイオード回路６ａ，６ｂを等価的にスルーと見なすことができ、入力端子１ａから入力される高周波信号の大部分は出力端子１ｂに出力される。

入力端子１ａから入力される高周波信号の信号レベルが十分高い場合は、入力端子１ａから入力される高周波信号の一部が結合回路２を介して検波回路８に入力され、検波回路８において入力された高周波信号は正の直流バイアスに変換される。その結果、その直流バイアスによってＰＩＮダイオード４ａ，４ｂにバイアス電流が流れ、ＰＩＮダイオード４ａ，４ｂを等価的にショートと見なすことができるため、ＰＩＮダイオード回路６ａ，６ｂを等価的にショートと見なすことができ、入力端子１ａから入力される高周波信号の大部分はＰＩＮダイオード回路６ａ，６ｂのグランド５ａ，５ｂで反射され、出力端子１ｂから出力されることなく入力端子１ａに戻される。
このようにして、不要な高周波を低減するリミッタ回路としての機能を満たすと共に、一組の結合回路２および検波回路８によって２つのＰＩＮダイオード回路６ａ，６ｂに直流バイアスを供給することができる。

図２はこの発明の実施の形態１による他のリミッタ回路を示す回路図であり、図において、高周波信号線路７ｂは、線路長が使用周波数における１／４λに設定され、一端が高周波信号線路７ａの他端に直列接続されたものである。ＰＩＮダイオード回路６ｃは、ＰＩＮダイオード４ｃのアノードが高周波信号線路７ｂの他端に並列接続されると共にカソードがグランド５ｃに接続されたものである。その他の構成については図１と同様である。
このように、図１では一組の結合回路２および検波回路８によって２つのＰＩＮダイオード回路６ａ，６ｂに直流バイアスを供給するようにしたが、一組の結合回路２および検波回路８によって３つのＰＩＮダイオード回路６ａ〜６ｃ、さらには４つ以上のＰＩＮダイオード回路に直流バイアスを供給するようにしても良く、さらに、部品点数を削減でき、小型化、低価格化、低リーケージ化（高遮断性能化）および低損失化を実現することができる。
なお、この実施の形態１では、検波回路８から直流バイアスを入力側キャパシタ３ａと高周波信号線路７との間に供給するようにしたが、入力側キャパシタ３ａと出力側キャパシタ３ｂとの間であればいずれの個所であっても良い。

この実施の形態１によれば、一組の結合回路２および検波回路８によって複数のＰＩＮダイオード回路６ａ，６ｂに直流バイアスを供給するようにしたので、部品点数を削減でき、小型化、低価格化、低リーケージ化および低損失化を実現することができる。
また、隣り合うＰＩＮダイオード回路６ａ，６ｂ間に高周波信号線路７を備えたので、高周波信号線路７の作用により、さらに、低リーケージ化を実現することができ、さらに、高周波信号線路７の線路長を使用周波数における１／４λに設定したことにより、１／４λの高周波信号線路７の作用により、さらに、低リーケージ化を実現することができる。

実施の形態２．
図３はこの発明の実施の形態２によるリミッタ回路を示す回路図であり、図において、検波回路８は、結合回路２の結合端子に接続されると共に高周波信号線路７と出力側キャパシタ３ｂとの間に接続され、結合回路２から入力される高周波信号の信号レベルに応じた正の直流バイアスをそれら高周波信号線路７と出力側キャパシタ３ｂとの間に供給するものである。その他の構成については図１と同様である。

次に動作について説明する。
入力端子１ａから入力される高周波信号の信号レベルが十分低い場合は、検波回路８から正の直流バイアスが供給されること無く、ＰＩＮダイオード４を等価的にオープンと見なすことができるため、ＰＩＮダイオード回路６を等価的にスルーと見なすことができ、入力端子１ａから入力される高周波信号の大部分は出力端子１ｂに出力される。

入力端子１ａから入力される高周波信号の信号レベルが十分高い場合は、入力端子１ａから入力される高周波信号の一部が結合回路２を介して検波回路８に入力され、検波回路８において入力された高周波信号は正の直流バイアスに変換される。その結果、その直流バイアスによってＰＩＮダイオード４にバイアス電流が流れ、ＰＩＮダイオード４を等価的にショートと見なすことができるため、ＰＩＮダイオード回路６を等価的にショートと見なすことができ、入力端子１ａから入力される高周波信号の大部分はＰＩＮダイオード回路６のグランド５で反射され、出力端子１ｂから出力されることなく入力端子１ａに戻される。
このようにして、不要な高周波を低減するリミッタ回路としての機能を満たすことができる。

また、図３に示した構成では、検波回路８からの直流バイアスを高周波信号線路７と出力側キャパシタ３ｂとの間に供給するようにしている。入力端子１ａに信号レベルの高い高周波信号が入力された時、その高周波信号は、ＰＩＮダイオード回路６で減衰され、さらに、高周波信号線路７で減衰された後に迂回して検波回路８に印加される。したがって、この高周波信号線路７によって、検波回路８に迂回して印加される高周波信号の信号レベルを低く抑えることができ、検波回路８の耐電力性を高めるために新たに保護回路等を設けることなく、その結果、部品点数を削減でき、小型化、低価格化、低リーケージ化および低損失化を実現することができる。

図４はこの発明の実施の形態２による他のリミッタ回路を示す回路図であり、図において、検波回路８は、結合回路２の結合端子に接続されると共に高周波信号線路７ｂと出力側キャパシタ３ｂとの間に接続され、結合回路２から入力される高周波信号の信号レベルに応じた正の直流バイアスをそれら高周波信号線路７ｂと出力側キャパシタ３ｂとの間に供給するものである。その他の構成についてはＰＩＮダイオード回路６ｃを除いた以外は図２と同様である。
このように、図３では一組の結合回路２および検波回路８によって１つのＰＩＮダイオード回路６に直流バイアスを供給するようにしたが、一組の結合回路２および検波回路８によって２つのＰＩＮダイオード回路６ａ，６ｂ、さらには３つ以上のＰＩＮダイオード回路に直流バイアスを供給するようにしても良く、この場合、検波回路８に迂回して印加される高周波信号の信号レベルをさらに低く抑えることができることから、さらに、部品点数を削減でき、小型化、低価格化、低リーケージ化および低損失化を実現することができる。

この実施の形態２によれば、検波回路８からの直流バイアスを高周波信号線路７と出力側キャパシタ３ｂとの間に供給するようにしたので、検波回路８に迂回して印加される高周波信号の信号レベルを低く抑えることができ、検波回路８の耐電力性を高めるために新たに保護回路等を設けることなく、その結果、部品点数を削減でき、小型化、低価格化、低リーケージ化および低損失化を実現することができる。
また、隣り合うＰＩＮダイオード回路６ａ，６ｂ間に高周波信号線路７ａを備えたので、高周波信号線路７ａの作用により、さらに、低リーケージ化を実現することができ、さらに、高周波信号線路７ａの線路長を使用周波数における１／４λに設定したことにより、１／４λの高周波信号線路７ａの作用により、さらに、低リーケージ化を実現することができる。

実施の形態３．
図５はこの発明の実施の形態３によるリミッタ回路を示す回路図であり、図において、ＰＩＮダイオード回路６ａは、アノード同士が入力側キャパシタ３ａの他端に並列接続されると共にカソード同士がグランド５ａに接続された２つのＰＩＮダイオード４ａ，４ｃの並列接続からなるようにしたものである。その他の構成については図１と同様である。

この実施の形態３によれば、１つのＰＩＮダイオード回路６ａを、２つのＰＩＮダイオード４ａ，４ｃの並列接続からなるようにしたので、２つのＰＩＮダイオード４ａ，４ｃの作用により、さらに、低リーケージ化を実現することができる。
なお、ＰＩＮダイオード回路６ａを構成する回路は、３つ以上のＰＩＮダイオードの並列接続からなるようにしても良く、さらに、ＰＩＮダイオード回路６ａを構成する回路についても、複数のＰＩＮダイオードの並列接続からなるようにしても良く、さらに、低リーケージ化を実現することができる。
また、図５では上記実施の形態１に示した構成に、複数のＰＩＮダイオードの並列接続からなる回路を適用したものについて示したが、上記実施の形態２に示した構成に適用しても良く、両実施の形態の効果を奏することができる。

実施の形態４．
図６はこの発明の実施の形態４によるリミッタ回路を示す回路図であり、図において、ＰＩＮダイオード回路６ａは、ＰＩＮダイオード４ａのカソードが入力側キャパシタ３ａの他端に並列接続されると共にアノードがグランド５ａに接続されたものである。ＰＩＮダイオード回路６ｂは、ＰＩＮダイオード４ｂのカソードが高周波信号線路７の他端に並列接続されると共にアノードがグランド５ｂに接続されたものである。検波回路８は、結合回路２の結合端子に接続されると共に入力側キャパシタ３ａと高周波信号線路７との間に接続され、結合回路２から入力される高周波信号の信号レベルに応じた負の直流バイアスをそれら入力側キャパシタ３ａと高周波信号線路７との間に供給するものである。その他の構成については図１と同様である。

次に動作について説明する。
入力端子１ａから入力される高周波信号は、結合回路２によって分岐されると共に、結合回路２を通過した高周波信号は、入力側キャパシタ３ａにより直流成分が阻止され、高周波信号線路７および出力側キャパシタ３ｂを通じて出力端子１ｂから出力される。この時、検波回路８は、結合回路２によって分岐された高周波信号の信号レベルに応じた負の直流バイアスを入力側キャパシタ３ａと高周波信号線路７との間に供給する。

入力端子１ａから入力される高周波信号の信号レベルが十分低い場合は、検波回路８から負の直流バイアスが供給されること無く、ＰＩＮダイオード４ａ，４ｂを等価的にオープンと見なすことができるため、ＰＩＮダイオード回路６ａ，６ｂを等価的にスルーと見なすことができ、入力端子１ａから入力される高周波信号の大部分は出力端子１ｂに出力される。

入力端子１ａから入力される高周波信号の信号レベルが十分高い場合は、入力端子１ａから入力される高周波信号の一部が結合回路２を介して検波回路８に入力され、検波回路８において入力された高周波信号は負の直流バイアスに変換される。その結果、その直流バイアスによってＰＩＮダイオード４ａ，４ｂにバイアス電流が流れ、ＰＩＮダイオード４ａ，４ｂを等価的にショートと見なすことができるため、ＰＩＮダイオード回路６ａ，６ｂを等価的にショートと見なすことができ、入力端子１ａから入力される高周波信号の大部分はＰＩＮダイオード回路６ａ，６ｂのグランド５ａ，５ｂで反射され、出力端子１ｂから出力されることなく入力端子１ａに戻される。
このようにして、不要な高周波を低減するリミッタ回路としての機能を満たすと共に、一組の結合回路２および検波回路８によって２つのＰＩＮダイオード回路６ａ，６ｂに直流バイアスを供給することができる。

この実施の形態４によれば、ＰＩＮダイオード４ａ，４ｂの極性が逆になるように接続しても、検波回路８の直流バイアス供給の特性を負特性にすれば、上記実施の形態１と同様な機能を有することができる。
なお、図６では上記実施の形態１に示した構成に、ＰＩＮダイオード４ａ，４ｂの極性が逆になるように接続した回路を適用したものについて示したが、上記実施の形態２に示した構成に適用しても良く、両実施の形態の効果を奏することができる。

実施の形態５．
図７はこの発明の実施の形態５によるリミッタ回路を示す回路図であり、図において、高周波信号線路７ａ，７ｂは、線路長が使用周波数における１／４λに設定された高周波信号線路７を２つに分割したものであり、それら２つの高周波信号線路７ａ，７ｂは接続点７ｃにおいて直列に接続したものである。検波回路８は、結合回路２の結合端子に接続されると共に接続点７ｃに接続され、結合回路２から入力される高周波信号の信号レベルに応じた正の直流バイアスをその接続点７ｃに供給するものである。その他の構成については図１と同様である。

この実施の形態５によれば、検波回路８からの直流バイアスを２つの高周波信号線路７ａ，７ｂの接続点７ｃに供給するようにしたので、上記実施の形態２と同様に、分割された高周波信号線路７ａの作用によって、検波回路８に迂回して印加される高周波信号の信号レベルを低く抑えることができ、検波回路８の耐電力性を高めるために新たに保護回路等を設けることなく、その結果、部品点数を削減でき、小型化、低価格化、低リーケージ化および低損失化を実現することができる。また、上記実施の形態３と同様に、高周波信号線路７ａ，７ｂの作用により、さらに、低リーケージ化を実現することができる。
なお、この実施の形態５では、高周波信号線路７を２つに分割したが、３つ以上に分割して、直流バイアスをそれらの接続点のうちのいずれかの接続点に供給するようにしても良く、同様な効果を奏することができる。
また、図７では上記実施の形態１に示した構成に、高周波信号線路７を複数に分割した回路を適用したものについて示したが、上記実施の形態２に示した構成に適用しても良く、両実施の形態の効果を奏することができる。

実施の形態６．
図８はこの発明の実施の形態６によるリミッタ回路を示す回路図であり、図において、入力側キャパシタ３ａは、入力端子１ａに一端が直列接続され、結合回路２は、入力側キャパシタ３ａの他端に接続されたものである。その他の構成については図１と同様である。

この実施の形態６によれば、入力端子１ａに接続される結合回路２と入力側キャパシタ３ａとの順序を逆にしても良く、上記実施の形態１と同様な機能を有することができる。
なお、図８では上記実施の形態１に示した構成に、入力端子１ａに接続される結合回路２と入力側キャパシタ３ａとの順序を逆にした回路を適用したものについて示したが、上記実施の形態２に示した構成に適用しても良い。

実施の形態７．
図９はこの発明の実施の形態７によるリミッタ回路を示す回路図であり、図において、補償回路９は、結合回路２の結合端子と検波回路８との間に接続され、結合回路２の高周波結合特性を補償するものである。その他の構成については図３と同様である。
図１０はこの発明の実施の形態７によるリミッタ回路の詳細を示す回路図であり、図において、結合回路２は、使用周波数における１／４λよりも短い結合線路を有するものである。補償回路９は、一端が結合回路２の結合端子に直列接続された直列キャパシタ９ａと、一端がその直列キャパシタ９ａの他端に接続され、他端がグランドに接続された直列インダクタ９ｂとからなるものである。検波回路８は、アノードが直列キャパシタ９ａと直列インダクタ９ｂとの接続点に接続された検波ダイオード８ａと、一端が検波ダイオード８ａのカソードに接続され、他端がグランドに接続された並列抵抗８ｂと、一端が検波ダイオード８ａのカソードに接続され、他端がグランドに接続された並列キャパシタ８ｃとからなるものである。なお、検波ダイオード８ａのカソードは、高周波信号線路７と出力キャパシタ３ｂとの間に接続されるものである。

次に動作について説明する。
小信号入力時の損失を低減するために、結合回路２を小型にすることが考えられる。この時、結合回路２の結合線路として使用周波数における１／４λよりも短い、例えば、１／２０λのものを用いる場合を考える。
図１１はこの発明の実施の形態７によるリミッタ回路における結合回路の高周波結合特性と、補償回路を備えた検波回路の高周波検波電圧特性とを示す特性図である。図において、横軸は、使用周波数における所望周波数を（１．０）とした時の相対的な周波数で示したものであり、高周波結合特性Ａは、結合回路２の結合線路として使用周波数における１／２０λのものを用いた場合の使用周波数（０．８〜１．２）に応じたその結合回路２の結合度（ｄＢ）を示し、高周波検波電圧特性Ｂは、使用周波数に応じた補償回路９を備えた検波回路８の検波電圧（Ｖ）を示すものである。

図１１に示したように、結合回路２の結合線路として使用周波数における１／２０λのものを用いた場合では、高周波結合特性Ａは、平坦でなくなり、右肩上がりの特性となる。
一方、補償回路９は、使用周波数帯における所望周波数（１．０）よりも低い周波数で整合を取ることにより、所望周波数よりも低い周波数で反射が小さく、所望周波数よりも高い周波数で反射が大きくなり、使用周波数帯で高周波信号の通過レベルが周波数が高くなるにつれて減少する特性を有するように設定されたものであり、補償回路９を備えた検波回路８の高周波検波電圧特性Ｂは、高周波結合特性Ａとは逆の右肩下がりの特性となる。

図１１に示した高周波結合特性Ａの傾きを高周波検波電圧特性Ｂの傾きによって相殺されるように、図１０に示した補償回路９の直列キャパシタ９ａおよび直列インダクタ９ｂとして最適値を選定するようにすれば、結合回路２の小型化のために高周波結合特性Ａに傾きが生じても、次段の補償回路９および検波回路８の高周波検波電圧特性Ｂの傾きによってその高周波結合特性Ａを補償することができる。
その結果、入力側キャパシタ３ａと出力側キャパシタ３ｂとの間に供給される直流バイアスを、平坦な周波数特性とすることができる。なお、検波回路８において、検波ダイオード８ａは、入力される高周波信号を整流し、並列抵抗８ｂおよび並列キャパシタ８ｃは、その整流された高周波信号の入力レベルに応じたバイアス電圧を充電し、高周波信号線路７と出力キャパシタ３ｂとの間に供給するものである。
なお、この実施の形態７では、図３に示した構成に、補償回路９を適用したものについて示したが、図１から図８に示したいずれの構成に補償回路９を適用しても良く、両実施の形態の効果を奏することができる。

この実施の形態７によれば、結合回路２の分岐側と検波回路８との間に結合回路２の高周波結合特性Ａを補償する補償回路９を備えたので、小信号入力時の損失を低減するために、結合回路２を小型にした時に、結合回路２の高周波結合特性Ａが平坦でなくなるが、補償回路９によりこれを補償することによって、大信号入力時のリーケージ特性を平坦化することができ、その結果、低損失で且つ低リーケージ化を実現することができる。

実施の形態８．
図１２はこの発明の実施の形態８によるリミッタ回路を示す回路図であり、図において、リミッタ回路１０は、図１に示したものであり、リミッタ回路１１は、図３に示したものであり、２つのリミッタ回路１０，１１を直列接続したものである。

次に動作について説明する。
図１２に示したリミッタ回路は、２つのリミッタ回路１０，１１を直列接続したものである。すなわち、リミッタ回路１０の出力端子１ｂとリミッタ回路１１の入力端子１ａとを直列接続したものである。
入力端子１ａより高周波信号が入力されれば、リミッタ回路１０で不要な高周波を低減すると共に、リミッタ回路１１で不要な高周波を低減することができ、低リーケージ化を実現することができる。
図１３はこの発明の実施の形態８による他のリミッタ回路を示す回路図であり、図に示すように、リミッタ回路１０の出力側キャパシタ３ｂを省略しても良く、この場合、さらに部品点数を削減することができる。
なお、図１２および図１３では、図１および図３に示した２つのリミッタ回路１０，１１を直列接続したものについて示したが、対象とするリミッタ回路は、図１〜図１０に示した同一または異なるいずれのものであっても良く、また、直列接続されるリミッタ回路の数も３つ以上であっても良く、さらに、低リーケージ化を実現することができる。

この実施の形態８によれば、同一または異なる複数のリミッタ回路を直列接続するようにしたので、複数の直列接続されたリミッタ回路の作用により、さらに、低リーケージ化を実現することができる。

実施の形態９．
図１４はこの発明の実施の形態９によるリミッタ回路を示す回路図であり、図において、ハイブリッド回路（第１のハイブリッド回路）１２ａは、入力端子１ａに接続され、その入力端子１ａからの高周波信号を分岐するものである。リミッタ回路（第１のリミッタ回路）１０ａは、ハイブリッド回路１２ａの通過端子に入力側が接続された図１に示したものであり、リミッタ回路（第２のリミッタ回路）１０ｂは、ハイブリッド回路１２ａの結合端子に入力側が接続され、リミッタ回路１０ａと共に並列に接続された図１に示したものである。終端抵抗（第１の終端抵抗）１３ａは、ハイブリッド回路１２ａの遮断端子に接続され、リミッタ回路１０ａ，１０ｂ内で反射された高周波信号を消去するものである。ハイブリッド回路（第２のハイブリッド回路）１２ｂは、リミッタ回路１０ａの出力側に結合端子が接続されると共にリミッタ回路１０ｂの出力側に通過端子が接続され、リミッタ回路１０ａ，１０ｂの出力を結合すると共に出力端子１ｂから出力するものである。終端抵抗（第２の終端抵抗）１３ｂは、ハイブリッド回路１２ｂの遮断端子に接続され、リミッタ回路１０ａ，１０ｂ内で反射された高周波信号を消去するものである。

次に動作について説明する。
図１４に示したリミッタ回路は、２つのリミッタ回路１０ａ，１０ｂを並列接続したものである。
入力端子１ａより高周波信号が入力されれば、ハイブリッド回路１２ａにより分岐され、２つのリミッタ回路１０ａ，１０ｂで不要な高周波を低減することができ、低リーケージ化を実現することができる。
また、この時、ハイブリッド回路１２ａ，１２ｂに接続された終端抵抗１３ａ，１３ｂは、リミッタ回路１０ａ，１０ｂ内で反射された高周波信号を確実に消去し、反射された高周波信号が入力端子１ａ側に戻ることなく、低反射のリミッタ回路が構成できる。
なお、図１４では、図１に示した２つのリミッタ回路１０ａ，１０ｂを並列接続したものについて示したが、対象とするリミッタ回路は、図１〜図１０に示した同一または異なるいずれのものであっても良い。

この実施の形態９によれば、同一または異なる２つのリミッタ回路１０ａ，１０ｂを並列接続するようにしたので、２つの並列接続されたリミッタ回路１０ａ，１０ｂの作用により、さらに、低リーケージ化を実現することができる。
また、終端抵抗１３ａ，１３ｂは、リミッタ回路１０ａ，１０ｂ内で反射された高周波信号を確実に消去し、反射された高周波信号が入力端子１ａ側に戻ることなく、低反射のリミッタ回路が構成できる。

この発明の実施の形態１によるリミッタ回路を示す回路図である。 この発明の実施の形態１による他のリミッタ回路を示す回路図である。 この発明の実施の形態２によるリミッタ回路を示す回路図である。 この発明の実施の形態２による他のリミッタ回路を示す回路図である。 この発明の実施の形態３によるリミッタ回路を示す回路図である。 この発明の実施の形態４によるリミッタ回路を示す回路図である。 この発明の実施の形態５によるリミッタ回路を示す回路図である。 この発明の実施の形態６によるリミッタ回路を示す回路図である。 この発明の実施の形態７によるリミッタ回路を示す回路図である。 この発明の実施の形態７によるリミッタ回路の詳細を示す回路図である。 この発明の実施の形態７によるリミッタ回路における結合回路の高周波結合特性と、補償回路を備えた検波回路の高周波検波電圧特性とを示す特性図である。 この発明の実施の形態８によるリミッタ回路を示す回路図である。 この発明の実施の形態８による他のリミッタ回路を示す回路図である。 この発明の実施の形態９によるリミッタ回路を示す回路図である。

符号の説明

１ａ，１ｂ 入力端子、２ 結合回路、３ａ 入力側キャパシタ、３ｂ 出力側キャパシタ、４，４ａ，４ｂ，４ｃ ＰＩＮダイオード、５，５ａ，５ｂ，５ｃ グランド、６，６ａ，６ｂ，６ｃ ＰＩＮダイオード回路、７，７ａ，７ｂ 高周波信号線路、７ｃ 接続点、８ 検波回路、８ａ 検波ダイオード、８ｂ 並列抵抗、８ｃ 並列キャパシタ、９ 補償回路、９ａ 直列キャパシタ、９ｂ 直列インダクタ、１０，１１ リミッタ回路、１０ａ リミッタ回路（第１のリミッタ回路）、１０ｂ リミッタ回路（第２のリミッタ回路）、１２ａ ハイブリッド回路（第１のハイブリッド回路）、１２ｂ ハイブリッド回路（第２のハイブリッド回路）、１３ａ 終端抵抗（第１の終端抵抗）、１３ｂ 終端抵抗（第２の終端抵抗）。

Claims (13)

1. 入力端子からの高周波信号を分岐する結合回路と、
   ＰＩＮダイオードの一端が上記結合回路の通過側と出力端子との間に並列接続されると共に他端がグランドに接続された複数のＰＩＮダイオード回路と、
   上記入力端子と上記複数のＰＩＮダイオード回路のうちの最も上記結合回路の通過側に接続されたＰＩＮダイオード回路との間のいずれかの個所に直列接続された入力側キャパシタと、
   上記複数のＰＩＮダイオード回路のうちの最も上記出力端子側に接続されたＰＩＮダイオード回路とその出力端子との間に直列接続された出力側キャパシタと、
   上記結合回路の分岐側から入力される高周波信号の信号レベルに応じた直流バイアスを上記入力側キャパシタと上記出力側キャパシタとの間に供給する検波回路とを備えたリミッタ回路。
2. 入力端子からの高周波信号を分岐する結合回路と、
   ＰＩＮダイオードの一端が上記結合回路の通過側と出力端子との間に並列接続されると共に他端がグランドに接続された少なくとも１つ以上のＰＩＮダイオード回路と、
   上記少なくとも１つ以上のＰＩＮダイオード回路のうちの最も上記出力端子側に接続されたＰＩＮダイオード回路とその出力端子との間に接続された高周波信号線路と、
   上記入力端子と上記少なくとも１つ以上のＰＩＮダイオード回路のうちの最も上記結合回路の通過側に接続されたＰＩＮダイオード回路との間のいずれかの個所に直列接続された入力側キャパシタと、
   上記高周波信号線路と上記出力端子との間に直列接続された出力側キャパシタと、
   上記結合回路の分岐側から入力される高周波信号の信号レベルに応じた直流バイアスを上記高周波信号線路と上記出力側キャパシタとの間に供給する検波回路とを備えたリミッタ回路。
3. 隣り合うＰＩＮダイオード回路間に高周波信号線路を備えたことを特徴とする請求項１または請求項２記載のリミッタ回路。
4. 高周波信号線路の線路長を、使用周波数における４分の１波長としたことを特徴とする請求項２または請求項３記載のリミッタ回路。
5. １つのＰＩＮダイオード回路を、複数のＰＩＮダイオードの並列接続からなるようにしたことを特徴とする請求項１から請求項４のうちのいずれか１項記載のリミッタ回路。
6. ＰＩＮダイオード回路は、
   ＰＩＮダイオードのアノードが結合回路の通過側と出力端子との間に接続されると共にカソードがグランドに接続され、
   検波回路は、
   上記結合回路の分岐側から入力される高周波信号の信号レベルに応じた正の直流バイアスを供給するようにしたことを特徴とする請求項１から請求項５のうちのいずれか１項記載のリミッタ回路。
7. ＰＩＮダイオード回路は、
   ＰＩＮダイオードのカソードが結合回路の通過側と出力端子との間に接続されると共にアノードがグランドに接続され、
   検波回路は、
   上記結合回路の分岐側から入力される高周波信号の信号レベルに応じた負の直流バイアスを供給するようにしたことを特徴とする請求項１から請求項５のうちのいずれか１項記載のリミッタ回路。
8. 高周波信号線路は、
   複数の高周波信号線路に分割されると共に、それら複数の高周波信号線路は直列に接続され、
   検波回路は、
   上記結合回路の分岐側から入力される高周波信号の信号レベルに応じた直流バイアスをそれら複数の高周波信号線路の接続点のうちのいずれかの接続点に接続するようにしたことを特徴とする請求項２から請求項４のうちのいずれか１項記載のリミッタ回路。
9. 結合回路の分岐側と検波回路との間に接続され、その結合回路の高周波結合特性を補償する補償回路を備えたことを特徴とする請求項１から請求項８のうちのいずれか１項記載のリミッタ回路。
10. 結合回路は、
    使用周波数における４分の１波長よりも短い結合線路を有し、
    補償回路は、
    使用周波数帯で高周波信号の通過レベルが周波数が高くなるにつれて減少する特性を有することを特徴とする請求項９記載のリミッタ回路。
11. 補償回路は、
    使用周波数帯における所望周波数よりも低い周波数で整合を取ることを特徴とする請求項１０記載のリミッタ回路。
12. 請求項１から請求項１１に記載のリミッタ回路のうちの同一または異なる複数のリミッタ回路を直列接続したことを特徴とするリミッタ回路。
13. 入力端子からの高周波信号を分岐する第１のハイブリッド回路と、
    上記第１のハイブリッド回路の通過側に入力側が接続された請求項１から請求項１１のうちのいずれか１項記載の第１のリミッタ回路と、
    上記第１のハイブリッド回路の分岐側に入力側が接続され、上記第１のリミッタ回路と共に並列に接続された請求項１から請求項１１のうちのいずれか１項記載の第２のリミッタ回路と、
    上記第１のハイブリッド回路に接続された第１の終端抵抗と、
    上記第１のリミッタ回路の出力側に結合側が接続されると共に上記第２のリミッタ回路の出力側に通過側が接続され、それら第１および第２のリミッタ回路の出力を結合すると共に出力端子から出力する第２のハイブリッド回路と、
    上記第２のハイブリッド回路に接続された第２の終端抵抗とを備えたリミッタ回路。
    

Images