JP5884968B2 - 積層チップ共振器 - Google Patents

Description

本発明は、電磁誘導方式で交信する無線ＩＣ、ＩＣカード、非接触式データキャリア及びその読み込み機・書き込み機に用いられる積層チップ共振器に関する。

近年、電磁誘導方式で交信する機器として、主にカード型のものが広く使用されているが、カード型よりも遥かに小型サイズのものが開発されるようになり、さらなる小型化が要求されている。
一方、従来、電磁誘導方式で交信するには通信周波数（例えば、ＲＦＩＤ(Radio Frequency Identification)システムで使用される１３．５６ＭＨｚ）で共振する共振回路を構成するコイル共振器が使用されてきた。このコイル共振器は絶縁基材の一方の面に平面構造で形成されることが一般的である。また、カード型では、カードの外周に沿う様にしてほぼ長方形に形成されることが一般的である。そして、カード型の場合、カード形状が大きいため、平面構造でも所定のインダクタンスを確保するためのコイル共振器の巻き数は３，４回程度で十分であった。

しかし、このような一般的な平面構造のコイル共振器のまま小型化すると、コイル共振器の内周面積を確保しながら十分な巻き数を確保することが出来なくなり、所定のインダクタンスを得ることが出来なくなる。そこで、複数層構造のコイル共振器が提案されている。例えば特許文献１には、スパイラル状の導電性パターンが形成された複数枚の樹脂シートが、スパイラル構造が同じ向きになる様に重畳積層され、電気的に接続された３層構造のコイル共振器が開示されている。

この特許文献１に開示されたコイル共振器のスパイラル配線は、ＩＣチップの搭載領域をスパイラルの外側に残した他は従来どおり長方形の基板の外周にほぼ沿った形であり、ＩＣチップに接続されるべきコイル共振器の両端は、長方形であるスパイラル配線の外側に配置されている。

次に、特許文献２には、長方形の絶縁基板の少なくとも一方の面に四隅を残して渦巻き状のアンテナパターンを形成し、その渦巻き内及び絶縁基板の四隅のひとつにそれぞれアンテナパターンの内側端及び外側端に接続された接続端子を形成してなる単位アンテナ基板を絶縁層を介して接続したＲＦＩＤタグが記載されている。このＲＦＩＤタグでは、各アンテナパターンが直列接続されて最上層の単位アンテナ基板に両端子を有するアンテナコイルを構成するとともに、この積層された単位アンテナ基板の最上層のアンテナパターンの渦巻き内にＩＣチップを搭載して、アンテナコイルの両端を電気的にＩＣチップに接続している。

また、特許文献３には、高周波帯域の共振周波数でもってアンテナ動作を行う高周波帯域用の放射電極と、この高周波帯域用の放射電極が設けられている基体とを有し、その基体を部分的に欠如して形成された空間部には、低周波帯域の共振周波数でもってアンテナ動作を行う低周波帯域用の放射電極として機能するコイルを備えた低周波帯域用アンテナ部品が配設されているアンテナ構造が記載されている。このアンテナ構造の高周波帯域用の放射電極は、上記低周波帯域用アンテナ部品のコイル中心部の磁束密度の高い磁界が通る基体部分を避けて基体に形成されている構成と成し、上記基体は、誘電体材料と磁性体材料とを含む混合材料により構成されている。

特開２００４−２４０５２９号公報 特開２００７−１０２３４８号公報 特許第４５０８２４２号公報

上記従来の技術には、以下の課題が残されている。
特許文献１に記載の技術のように絶縁基材の一方の面に平面構造で形成されるコイルでは面積が大きいため小型化が難しいという不都合があった。また、特許文献２に記載のＲＦＩＤタグや特許文献３に記載のアンテナ構造では、積層構造を採用することで小型化を図っているが、実装基板等の上に設置された場合、共振器を形成するアンテナコイルの直下に金属配線が存在すると、アンテナコイルのインダクタンスはその影響で大きくなってしまい共振周波数がずれてしまう問題があった。また、これらのアンテナ構造をＲＦＩＤタグに採用した場合、リーダ／ライタからの磁界により、直下の金属配線等に渦電流が発生し、該渦電流による磁界（反磁界）がリーダ／ライタからの磁界を相殺してしまって通信が不安定になる不都合があった。そのため、実装基板上の金属配線を避けてその影響を受けないように実装する、もしくは金属配線上に実装する場合は、搭載される実装基板の種類が変わる都度、アンテナコイルの巻き数を変えてインダクタンスの調整をする必要があった。そのため、アンテナ構造の設計変更や周囲部品・配線等の配置を検討せざるを得ないなどの不都合があった。

本発明は、前述の課題に鑑みてなされたもので、より小型化が可能であると共に実装基板等に金属配線が存在しても良好な性能を維持できる積層チップ共振器を提供することを目的とする。

本発明は、前記課題を解決するために以下の構成を採用した。すなわち、第１の発明の積層チップ共振器は、誘電体材料と磁性体材料とを添加した混合材料で形成され積層された複数のセラミックス焼結層と、これらセラミックス焼結層の間に設けられ互いにスルーホールを介して接続された複数のコイル状導体パターンと、最下層の前記セラミックス焼結層下に積層され金属酸化物の磁性体材料又は該磁性体材料と焼結助剤のガラス材とを混合した材料で形成された磁性体層とを備え、全体がチップ状に形成され、互いに対向する一対の側面に前記コイル状導体パターンの端部に接続された一対の端部電極が設けられていることを特徴とする。

この積層チップ共振器では、最下層のセラミックス焼結層下に積層され金属酸化物の磁性体材料又は該磁性体材料と焼結助剤のガラス材とを混合した材料で形成された磁性体層を備えているので、透磁率の実部が高く虚部が低い磁性体層に磁束が集中すると共に磁性体層内で磁気が損失することなく流れ、インダクタンスの変化が生じずに良好な通信が得られる。また、コイル状導体パターンを介して積層された複数のセラミックス焼結層と磁性体層とが一体に形成されてチップ化されていると共に一対の側面に端部電極が形成されているので、特性ばらつきが少なく、かつさらに小型化可能であると共にリフロー工程などによる表面実装が可能である。
なお、既知の磁性体シートをチップ状の共振器に貼り付ける方法も考えられるが、この場合、チップ状の共振器に比べて磁性体シートが大きいために位置合わせが難しく、貼り合わせズレが生じ易くて特性ばらつきが生じてしまう。これに対して本発明では、セラミックス焼結層と共に磁性体層も一体に積層し、チップ化しているため、さらなる小型化が可能であると共に、位置ずれも無く特性ばらつきも極めて少ない。また、既知の磁性体シートは、磁性体層を粘着層を介してＰＥＴフィルム等で挟んだ構成を有しているため、リフロー工程などの熱処理を行うことができない。これに対して本発明では、一対の端部電極が、セラミックス焼結層と共にチップ化された磁性体層の一対の側面にも形成されていると共に、ＰＥＴフィルム等が無いため、リフロー工程による表面実装も可能である。

また、本発明では、誘電体材料と磁性体材料とを添加した混合材料で形成され積層された複数のセラミックス焼結層と、これらセラミックス焼結層の間に設けられ互いにスルーホールを介して接続された複数のコイル状導体パターンとによるインダクタ成分と容量成分とで並列共振回路を形成することにより、必要なインダクタンス値を確保しつつ良好な電磁誘導特性を得ることができる。なお、複数のコイル状導体パターンによるコイルの回路配線が上記混合材料を挟んでコンデンサ成分も浮遊容量として内在するので、電磁誘導を遮断する積層セラミックスコンデンサに代表されるような並行電極板の対は不要である。このため、本発明の積層チップ共振器では、コイル状導体パターンの内側には、配線を持たず、セラミックス焼結材料のみが存在することで、非接触電磁誘導通信を妨げることがない。

第２の発明の積層チップ共振器は、第１の発明において、前記磁性体層の内部，上面又は下面に、非磁性導電体平板部が形成されていることを特徴とする。
すなわち、この積層チップ共振器では、磁性体層の内部，上面又は下面に、非磁性導電体平板部が形成されているので、非磁性導電体平板部によるオンメタル（登録商標）構造を採用することで、磁束の逃げを防止して金属配線等の金属体の影響をより低減し、共振周波数のずれや通信距離が短くなることをさらに抑制することができる。

第３の発明の積層チップ共振器は、第１又は第２の発明において、前記複数のコイル状導体パターンが、積層された前記セラミックス焼結層の上面近傍に形成されていることを特徴とする。
すなわち、この積層チップ共振器では、複数のコイル状導体パターンが、積層されたセラミックス焼結層の上面近傍に形成されることで、挿入損失特性において上面に近いほど減衰が深くなることから、より良好な通信特性を得ることができる。

第４の発明の積層チップ共振器は、第１から第３のいずれかの発明において、前記誘電体材料が、ＰｂＯ／Ｌａ_２Ｏ_３／ＢａＴｉＯ_３ ／Ａｇ_２Ｏ／ＺｒＯ_２／ＴｉＯ_２／ＷＯ_３系リラクサー系材料であり、前記磁性体材料が、Ｆｅ_２Ｏ_３／Ｎｉ_２Ｏ／ＣｕＯ／ＺｎＯ系フェライト材料であることを特徴とする。
すなわち、この積層チップ共振器では、誘電体材料が、ＰｂＯ／Ｌａ_２Ｏ_３／ＢａＴｉＯ_３ ／Ａｇ_２Ｏ／ＺｒＯ_２／ＴｉＯ_２／ＷＯ_３系リラクサー系材料であり、磁性体材料が、Ｆｅ_２Ｏ_３／Ｎｉ_２Ｏ／ＣｕＯ／ＺｎＯ系フェライト材料であるので、誘電体材料の鉛複合ペロブスカイト結晶構造と磁性体材料のスピネル結晶構造が焼結反応で破壊されず、維持される。これにより、セラミックス焼結層が、安定したＤＣバイアス特性の上記リラクサー系材料の誘電体材料特性で得られるキャパシタンスと、該リラクサー系材料に混合同時焼結されても信頼性の高い上記フェライト材料の磁性体材料特性で得られるインダクタンスとの両特性を兼ね備えることができる。

第５の発明の積層チップ共振器は、第２の発明において、前記非磁性導電体平板部が、前記一対の端部電極の一方に接続されていることを特徴とする。
すなわち、この積層チップ共振器では、非磁性導電体平板部が、一対の端部電極の一方に接続されているので、一方の端部電極をグランド側に接続すれば実装基板側からの静電ノイズをグランド側に逃がして抑制することで、コイル状導体パターンで構成されるコイルへの影響を小さくすることができ、磁束の変動を抑制可能である。

本発明によれば、以下の効果を奏する。
すなわち、本発明に係る積層チップ共振器によれば、最下層のセラミックス焼結層下に積層され金属酸化物の磁性体材料又は該磁性体材料と焼結助剤のガラス材とを混合した材料で形成された磁性体層を備えてチップ化されているので、直下の実装基板に金属配線が存在していてもインダクタンスの変化が生じずに良好な通信が得られると共に特性ばらつきが少なく、より小型化が可能でさらに表面実装も可能になる。
したがって、本発明では、必要なインダクタンス値を確保しながら、実装場所の限定無くインダクタンス及びキャパシタンスの調整も不要であり、特に、従来よりも小型で表面実装が可能であるため、１３．５６ＭＨｚの電磁誘導方式で交信するＲＦＩＤシステム用のチップ共振器に好適である。

本発明に係る積層チップ共振器の第１実施形態を示す断面図である。 第１実施形態において、セラミックス焼結層上に形成されたコイル状導体パターンの接続及び配置を説明するための分解斜視図である。 第１実施形態において、積層チップ共振器の端部電極を除いた分解斜視図である。 第１実施形態において、積層チップ共振器を示す等価回路図である。 本発明に係る積層チップ共振器の第２実施形態を示す断面図である。 本発明に係る積層チップ共振器の第３実施形態を示す断面図である。 本発明に係る積層チップ共振器の第４実施形態を示す断面図である。 本発明に係る積層チップ共振器の実施例１において、挿入損失特性を示すグラフである。 本発明に係る積層チップ共振器の実施例２において、挿入損失特性を示すグラフである。 本発明に係る積層チップ共振器の磁性体層の無い比較例１において、挿入損失特性を示すグラフである。 本発明に係る積層チップ共振器の実施例において、コイル状導体パターンの高さ位置を変えた際の挿入損失特性を示すグラフである。 本発明に係る積層チップ共振器の比較例２及び比較例３において、挿入損失特性を示すグラフである。 本発明に係る積層チップ共振器の比較例４を示す平面コイルの平面図である。 本発明に係る積層チップ共振器の比較例４において、挿入損失特性を示すグラフである。

以下、本発明に係る積層チップ共振器の第１実施形態を、図１および図４を参照しながら説明する。なお、以下の説明に用いる各図面では、各部材を認識可能又は認識容易な大きさとするために縮尺を適宜変更している。

第１実施形態の積層チップ共振器１は、例えば中心周波数１３．５６ＭＨｚの電磁誘導方式で交信するＲＦＩＤシステム用であって、図１から図３に示すように、誘電体材料と磁性体材料とを添加した混合材料で形成され積層された複数のセラミックス焼結層２と、これらセラミックス焼結層２の間に設けられ互いにスルーホールＨを介して接続された複数のコイル状導体パターン３と、最下層のセラミックス焼結層２下に積層され金属酸化物の磁性体材料又は該磁性体材料と焼結助剤のガラス材とを混合した材料で形成された磁性体層４とを備えている。

さらに、この積層チップ共振器１は、全体がチップ状に形成され、互いに対向する一対の側面にコイル状導体パターン３の端部に接続された一対の端部電極５が設けられている。
上記セラミックス焼結層２は、図３に示すように、本実施形態では７層が積層され、上から４層目及び５層目のセラミックス焼結層２の上面にコイル状導体パターン３がそれぞれ中心軸を一致させて形成されている。

これらのコイル状導体パターン３は、金、銀、白金、パラジウム等の貴金属単体若しくはその合金等で形成された導体配線である。これらコイル状導体パターン３は、矩形状平板のセラミックス焼結層２の上面において、その外周部に形成され、上下のコイル状導体パターン３が、互いに内側の端部同士でスルーホールＨを介して螺旋状に接続されコイル共振器を構成している。
また、上記コイル状導体パターン３は、セラミックス複合材料グリーンシートの上に印刷又はフォトリソグラフィ法でパターン形成される。

なお、本実施形態のコイル状導体パターン３は、全体の中間の高さ位置に形成されている。例えば、全体の高さ（厚さ）が１．０ｍｍとしたとき、コイル状導体パターン３の最上部と積層されたセラミックス焼結層２の最上面との距離ｄが５００μｍに設定されている。

各セラミックス焼結層２は、シートキャスティング法，印刷法又は押出成型法により形成された上記混合材料によるセラミックス複合材料グリーンシートを積層することで形成される。
セラミックス焼結層２の誘電体材料としては、既知の種々の材料が採用可能であるが、ＰｂＯ／Ｌａ_２Ｏ_３／ＢａＴｉＯ_３ ／Ａｇ_２Ｏ／ＺｒＯ_２／ＴｉＯ_２／ＷＯ_３系リラクサー系材料であることが好ましい。また、セラミックス焼結層２の磁性体材料としては、既知の種々の材料が採用可能であるが、Ｆｅ_２Ｏ_３／Ｎｉ_２Ｏ／ＣｕＯ／ＺｎＯ系フェライト材料であることが好ましい。

上記磁性体層４は、シートキャスティング法，印刷法又は押出成型法により形成された金属酸化物の磁性体材料又は該磁性体材料と焼結助剤のガラス材とを混合した材料による磁性体グリーンシートを用いることで形成される。
上記磁性体層４の磁性体材料としては、既知の種々の材料が採用可能であるが、Ｆｅ_２Ｏ_３／Ｎｉ_２Ｏ／ＣｕＯ／ＺｎＯ系フェライト材料であることが好ましい。

例えば、上記誘電体材料のＰｂＯ／Ｌａ_２Ｏ_３／ＢａＴｉＯ_３ ／Ａｇ_２Ｏ／ＺｒＯ_２／ＴｉＯ_２／ＷＯ_３系リラクサー系材料としては、ＰｂＯ：４５〜６０ｗｔ％、Ｌａ_２Ｏ_３：３〜１０ｗｔ％、ＢａＴｉＯ_３：５〜１０ｗｔ％、Ａｇ_２Ｏ：０．１〜１．０ｗｔ％、ＺｒＯ_２：１５〜３０ｗｔ％、ＴｉＯ_２：３〜１０ｗｔ％、ＷＯ_３：３〜１０ｗｔ％を含有した成分組成を有するものが採用される。
また、上記磁性体材料のＦｅ_２Ｏ_３／Ｎｉ_２Ｏ／ＣｕＯ／ＺｎＯ系フェライト材料としては、Ｆｅ_２Ｏ：５５〜７０ｗｔ％、ＺｎＯ：１０〜２０ｗｔ％、ＮｉＯ：５〜１５ｗｔ％、ＣｕＯ：５〜１０ｗｔ％を含有した成分組成を有するものが採用される。

この積層チップ共振器１を作製するには、まずコイル状導体パターン３が形成されていないセラミックス複合材料グリーンシートと、コイル状導体パターン３が形成されたセラミックス複合材料グリーンシートと、磁性体グリーンシートとを所定枚数作製する。次に、これらのグリーンシートを所定の順番で積層すると共にスルーホールＨを形成してコイル状導体パターン３を接続してシート積層体とする。

さらに、このシート積層体をチップ状に切断した後に、焼結してチップ状焼結体とする。なお、シート積層体を焼結した後にチップ状に切断してチップ状焼結体としても構わない。次に、上記チップ状焼結体の一対の側面に印刷又はロールコート法等の手法で一対の端部電極５を形成して積層チップ共振器１が作製される。
なお、上記一対の端部電極５は、受・給電用端子、兼実装用端子となる。

このように本実施形態の積層チップ共振器１では、最下層のセラミックス焼結層２下に積層され金属酸化物の磁性体材料又は該磁性体材料と焼結助剤のガラス材とを混合した材料で形成された磁性体層４を備えているので、透磁率の実部が高く虚部が低い磁性体層４に磁束が集中すると共に磁性体層４内で磁気が損失することなく流れ、インダクタンスの変化が生じずに良好な通信が得られる。また、コイル状導体パターン３を介して積層された複数のセラミックス焼結層２と磁性体層４とが一体に形成されてチップ化されていると共に一対の側面に端部電極５が形成されているので、特性ばらつきが少なく、かつさらに小型化可能であると共にリフロー工程などによる表面実装が可能である。

また、誘電体材料と磁性体材料とを添加した混合材料で形成され積層された複数のセラミックス焼結層２と、これらセラミックス焼結層２の間に設けられ互いにスルーホールＨを介して接続された複数のコイル状導体パターン３とにより生じるインダクタ成分と容量成分とで、図４に示すように、並列共振回路を形成することにより、必要なインダクタンス値を確保しつつ良好な電磁誘導特性を得ることができる。

なお、コイル状導体パターン３によるコイルの回路配線がコンデンサ成分も浮遊容量として内在するので、電磁誘導を遮断する積層セラミックスコンデンサに代表されるような並行電極板の対は不要である。このため、本実施形態の積層チップ共振器１では、コイル状導体パターン３の内側には、配線を持たず、セラミックス焼結材料のみが存在することで、非接触電磁誘導通信を妨げることがない。

特に、誘電体材料が、ＰｂＯ／Ｌａ_２Ｏ_３／ＢａＴｉＯ_３ ／Ａｇ_２Ｏ／ＺｒＯ_２／ＴｉＯ_２／ＷＯ_３系リラクサー系材料であり、磁性体材料が、Ｆｅ_２Ｏ_３／Ｎｉ_２Ｏ／ＣｕＯ／ＺｎＯ系フェライト材料であるので、誘電体材料の鉛複合ペロブスカイト結晶構造と磁性体材料のスピネル結晶構造が焼結反応で破壊されず、維持される。これにより、セラミックス焼結層２が、安定したＤＣバイアス特性の上記リラクサー系材料の誘電体材料特性で得られるキャパシタンスと、該リラクサー系材料に混合同時焼結されても信頼性の高い上記フェライト材料の磁性体材料特性で得られるインダクタンスとの両特性を兼ね備えることができる。

次に、本発明に係る積層チップ共振器の第２実施形態から第４実施形態について、図５から図７を参照して以下に説明する。なお、以下の各実施形態の説明において、上記実施形態において説明した同一の構成要素には同一の符号を付し、その説明は省略する。

第２実施形態と第１実施形態との異なる点は、第１実施形態では、積層されたセラミックス焼結層２の下に磁性体層４だけが形成されているのに対し、第２実施形態の積層チップ共振器２１では、図５に示すように、磁性体層４中に非磁性導電体平板部２６が埋め込まれている点である。

上記非磁性導電体平板部２６は、２層の磁性体層４の間にＡｇ等の貴金属のフィラーを含有した内部電極ペーストで平板状に形成されている。この非磁性導電体平板部２６は、上記内部電極ペーストで形成されたものの他に、例えば銅、アルミニウム、アルミニウム合金、銅合金、ステンレス鋼、マグネシウム合金、青銅、黄銅等の金属板や金属膜が採用可能であり、中でも導電率が大きい点で、金、銀、銅、アルミニウム又はそれらの合金が好適である。

このように第２実施形態の積層チップ共振器２１では、磁性体層４の内部に非磁性導電体平板部２６が形成されているので、非磁性導電体平板部２６によるオンメタル（登録商標）構造を採用することで、磁束の逃げを防止して金属配線等の金属体の影響をより低減し、共振周波数のずれや通信距離が短くなることをさらに抑制することができる。

次に、第３実施形態と第２実施形態との異なる点は、第２実施形態では、非磁性導電体平板部２６の全体が磁性体層４中に埋まって電気的に絶縁されているのに対し、第３実施形態の積層チップ共振器３１では、図６に示すように、非磁性導電体平板部３６が、一対の端部電極５の一方に接続されている点である。
すなわち、第３実施形態では、非磁性導電体平板部３６の端部が一方の端部電極５まで延在して形成され、一方の端部電極５と接続され電気的に導通している。

このように第３実施形態の積層チップ共振器３１では、非磁性導電体平板部３６が、一対の端部電極５の一方に接続されているので、一方の端部電極５をグランド側に接続すれば実装基板側からの静電ノイズをグランド側に逃がして抑制することで、コイル状導体パターン３で構成されるコイルへの影響を小さくすることができ、磁束の変動を抑制可能である。

次に、第４実施形態と第２実施形態との異なる点は、第２実施形態では、複数のコイル状導体パターン３が全体の中間の高さ位置（積層されたセラミックス焼結層２のほぼ中間の高さ位置）に形成されているのに対し、第４実施形態の積層チップ共振器４１では、図７に示すように、複数のコイル状導体パターン３は、積層されたセラミックス焼結層２の上面近傍に形成されている点である。

例えば、積層チップ共振器４１の全体の高さ（厚さ）が１．０ｍｍとしたとき、コイル状導体パターン３の最上部と積層されたセラミックス焼結層２の最上面との距離ｄが１０μｍに設定される。
このように第４実施形態の積層チップ共振器４１では、複数のコイル状導体パターン３が、積層されたセラミックス焼結層２の上面近傍に形成されることで、挿入損失特性において上面に近いほど減衰が深くなることから、より良好な通信特性を得ることができる。

上記第１実施形態の積層チップ共振器を実施例１として、ＰＣＢ基板（図中はガラエポ基板と記載）上と金属基板上とにそれぞれ実装し、その場合の挿入損失特性を測定した結果を図８に示す。なお、実施例１の積層チップ共振器の寸法は、１０．０ｍｍ（長さ）×９．０ｍｍ（幅）×１．０ｍｍ（高さ）である。また、磁性体層は、２００μｍの厚さで形成した。
この結果からわかるように、実施例１では、搭載される基板が非金属又は金属であっても中心周波数はほとんど変化していない。このように、実施例１の積層チップ共振器は、１３．５６ＭＨｚの電磁誘導方式通信に対して良好な共振特性を有している。

次に、上記第２実施形態の積層チップ共振器を実施例２として、実施例１と同様に、ＰＣＢ基板（図中、「ガラエポ基板」と記載）上と金属基板上とにそれぞれ実装し、その場合の挿入損失特性を測定した結果を図９に示す。なお、実施例２の積層チップ共振器の寸法及び磁性体層の厚みは、実施例１と同様とした。
この結果からわかるように、実施例２では、搭載される基板が非金属又は金属であっても中心周波数は実施例１よりも変化していない。このように、実施例２の積層チップ共振器は、１３．５６ＭＨｚの電磁誘導方式通信に対してさらに良好な共振特性を有している。

なお、磁性体層がなく他の構成を実施例１と同様にした比較例１を作製し、同様に挿入損失特性を測定した結果を図１０に示す。上記実施例１及び２では、ＰＣＢ基板上に実装した場合に比べて金属基板上に実装した場合に中心周波数はほとんどずれていないが、比較例１では中心周波数が若干ずれていることがわかる。

次に、上記第４実施形態の積層チップ共振器を実施例３（図中、「上面から１０μｍ」と記載）とすると共に、磁性体層上１０μｍの高さにコイル状導電パターンを形成した比実施例４（図中、「フェライト層上１０μｍ内側」と記載）を作製して、ＰＣＢ基板上にそれぞれ実装し、その場合の挿入損失特性を測定した結果を図１１に示す。なお、上記実施例２の測定結果（図中、「上面から５００μｍ」と記載）についても、図１１に合わせて示す。なお、実施例３，４の積層チップ共振器における他の構成は、実施例２と同様とした。

この結果からわかるように、実施例３では、挿入損失特性において中心周波数は変化しないが、コイル状導電パターンが実装基板に近い実施例４や実施例２よりも減衰が深くなることが確認された。すなわち、これらの実施例では、コイル状導電パターンが基板実装面とは逆側、つまり上面に近いほど減衰が深くなっている。このようにコイル状導電パターンを上面の近傍に形成することで、挿入損失特性においてより減衰を深くすることが可能である。

次に、誘電体材料又は磁性体材料の効果を比較するため、上記実施例ではなく磁性体層が無い上記比較例１の誘電体材料をチタン酸バリウムに変更し、他の構成は比較例１と同様にした比較例２を作製し、挿入損失特性を測定した結果を図１２の（ａ）に示す。また、上記比較例１で使用する磁性体材料をＦｅ_２Ｏ_３／Ｎｉ_２Ｏ／ＣｕＯ／ＣｏＯ／ＺｎＯ系の材料に変更し、他の構成は比較例１と同様にした比較例３を作製し、挿入損失特性を測定した結果を図１２の（ｂ）に示す。

これらの結果からわかるように、比較例２及び３では、比較例１に対して、いずれも挿入損失特性において中心周波数が大きく外れ、かつ減衰深さも浅くなっていることが確認された。このように誘電体材料としてＰｂＯ／Ｌａ_２Ｏ_３／ＢａＴｉＯ_３ ／Ａｇ_２Ｏ／ＺｒＯ_２／ＴｉＯ_２／ＷＯ_３系リラクサー系材料を用いると共に磁性体材料としてＦｅ_２Ｏ_３／Ｎｉ_２Ｏ／ＣｕＯ／ＺｎＯ系フェライト材料を用いた上記混合材料が、より良好な通信特性を得られることがわかる。

次に、比較例４として、図１３に示すように、ポリイミドフィルム１００上に銅エッチングパターン１０１を形成した従来の平面コイル共振器を作製し、ＰＣＢ基板（図中、「ガラエポ基板」と記載）上にそれぞれ実装し、その場合の挿入損失特性を測定した結果を図１４に示す。なお、この平面コイル共振器の銅エッチングパターン１０１は、内側の端部と外側の端部とが、それぞれ端子電極１０１ａとされ、内側の端子電極１０１ａにＩＣチップ１０２が接続されている。また、この平面コイル共振器の寸法は、７５ｍｍ（長さ）×４５ｍｍ（幅）×０．２５ｍｍ（厚さ）である。
この結果からわかるように、比較例４では、本発明の上記各実施例と比較して金属基板の影響を大きく受けてしまい、中心周波数が大きくずれてしまっていることが確認された。

なお、本発明の技術範囲は上記各実施形態及び上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。

例えば、上記実施形態では、磁性体層をセラミックス焼結層と共に同時焼成しているが、別々に焼成してガラス材等の接着剤で互いに接着して一体化しても構わない。
また、上記第２実施形態では、磁性体層の内部に非磁性導電体平板部が形成されているが、磁性体層の上面又は下面に、非磁性導電体平板部が形成されていても構わない。

１，２１，３１，４１…積層チップ共振器、２…セラミックス焼結層、３…コイル状導体パターン、４…磁性体層、５…端部電極、２６，３６…非磁性導電体平板部、Ｈ…スルーホール

Claims (4)

1. 誘電体材料と磁性体材料とを添加した混合材料で形成され積層された複数のセラミックス焼結層と、
   これらセラミックス焼結層の間に設けられ互いにスルーホールを介して接続された複数のコイル状導体パターンと、
   最下層の前記セラミックス焼結層下に積層され金属酸化物の磁性体材料又は該磁性体材料と焼結助剤のガラス材とを混合した材料で形成された磁性体層とを備え、
   全体がチップ状に形成され、互いに対向する一対の側面に前記コイル状導体パターンの端部に接続された一対の端部電極が設けられ、
   前記誘電体材料が、ＰｂＯ／Ｌａ _２ Ｏ _３ ／ＢａＴｉＯ _３ ／Ａｇ _２ Ｏ／ＺｒＯ _２ ／ＴｉＯ _２ ／ＷＯ _３ 系リラクサー系材料であり、
   前記磁性体材料が、Ｆｅ _２ Ｏ _３ ／Ｎｉ _２ Ｏ／ＣｕＯ／ＺｎＯ系フェライト材料であることを特徴とする積層チップ共振器。
2. 請求項１に記載の積層チップ共振器において、
   前記磁性体層の内部，上面又は下面に、非磁性導電体平板部が形成されていることを特徴とする積層チップ共振器。
3. 請求項１又は２に記載の積層チップ共振器において、
   前記複数のコイル状導体パターンが、積層された前記セラミックス焼結層の上面近傍に形成されていることを特徴とする積層チップ共振器。
4. 誘電体材料と磁性体材料とを添加した混合材料で形成され積層された複数のセラミックス焼結層と、
   これらセラミックス焼結層の間に設けられ互いにスルーホールを介して接続された複数のコイル状導体パターンと、
   最下層の前記セラミックス焼結層下に積層され金属酸化物の磁性体材料又は該磁性体材料と焼結助剤のガラス材とを混合した材料で形成された磁性体層とを備え、
   全体がチップ状に形成され、互いに対向する一対の側面に前記コイル状導体パターンの端部に接続された一対の端部電極が設けられ、
   前記磁性体層の内部，上面又は下面に、非磁性導電体平板部が形成され、
   前記非磁性導電体平板部が、前記一対の端部電極の一方に接続されていることを特徴とする積層チップ共振器。