JP5866765B2 - 導電性素子およびその製造方法、配線素子、情報入力装置、表示装置、ならびに電子機器 - Google Patents
導電性素子およびその製造方法、配線素子、情報入力装置、表示装置、ならびに電子機器 Download PDFInfo
- Publication number
- JP5866765B2 JP5866765B2 JP2011024256A JP2011024256A JP5866765B2 JP 5866765 B2 JP5866765 B2 JP 5866765B2 JP 2011024256 A JP2011024256 A JP 2011024256A JP 2011024256 A JP2011024256 A JP 2011024256A JP 5866765 B2 JP5866765 B2 JP 5866765B2
- Authority
- JP
- Japan
- Prior art keywords
- wavefront
- conductive layer
- conductive
- region
- wavelength
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on translational movement of particles in a fluid under the influence of an applied field
- G02F1/1675—Constructional details
- G02F1/1676—Electrodes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133502—Antiglare, refractive index matching layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on translational movement of particles in a fluid under the influence of an applied field
- G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
- G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0108—Transparent
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0014—Shaping of the substrate, e.g. by moulding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Molecular Biology (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Manufacturing Optical Record Carriers (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electroluminescent Light Sources (AREA)
- Position Input By Displaying (AREA)
- Laminated Bodies (AREA)
Description
第1の波面および第2の波面を有する基体と、
第1の波面上に形成された導電層と、
第2の波面上に形成された、導電層の一部からなる残留膜と
を備え、
第2の波面が形成されている第2の領域の面積は、第1の波面が形成されている第1の領域の面積以上であり、
導電層は、導電パターン部を形成し、
第1の波面および第2の波面が、以下の関係を満たし、
導電層、および残留膜が、以下の関係を満たす導電性素子である。
0≦(Am1/λm1)<(Am2/λm2)≦1.8
(但し、Am1:第1の波面の振動の平均幅、Am2:第2の波面の振動の平均幅、λm1:第1の波面の平均波長、λm2:第2の波面の平均波長)
S1>S2
(但し、S1:導電層の面積、S2:残留膜の面積)
第2の発明は、
第1の波面および第2の波面を有する基体と、
第1の波面上に形成された導電層と、
第2の波面上に形成された、導電層の一部からなる残留膜と
を備え、
第1の波面上に形成された導電層は、第1の波面上に連続的に形成されているのに対して、第2の波面上に形成された残留膜は、第2の波面上に不連続的に形成され、
導電層は、導電パターン部を形成し、
第1の波面および第2の波面が、以下の関係を満たし、
導電層、および残留膜が、以下の関係を満たす導電性素子である。
0≦(Am1/λm1)<(Am2/λm2)≦1.8
(但し、Am1:第1の波面の振動の平均幅、Am2:第2の波面の振動の平均幅、λm1:第1の波面の平均波長、λm2:第2の波面の平均波長)
S1>S2
(但し、S1:導電層の面積、S2:残留膜の面積)
第3の発明は、
第1の波面および第2の波面を有する基体と、
第1の波面上に形成された導電層と、
第2の波面上に形成された、導電層の一部からなる残留膜と
を備え、
導電層は、導電パターン部を形成し、
第1の波面および第2の波面が、以下の関係を満たし、
導電層、および残留膜が、以下の関係を満たす導電性素子である。
0≦(Am1/λm1)<(Am2/λm2)≦1.8
(但し、Am1:第1の波面の振動の平均幅、Am2:第2の波面の振動の平均幅、λm1:第1の波面の平均波長、λm2:第2の波面の平均波長)
d1>d2
(但し、d1:導電層の厚さ、d2:残留膜の厚さ)
可視光の波長以下の波長を有する第1の波面と、第2の波面とを有する基体と、
第1の波面、および第2の波面のうち該第1の波面上に形成された導電層と、
第2の波面上に形成された、導電層の一部からなる残留膜と
を備え、
導電層が、導電パターン部を形成し、
第2の波面が形成されている第2の領域の面積は、第1の波面が形成されている第1の領域の面積以上であり、
第2の波面の振動の平均幅Am2は、第1の波面の振動の平均幅Am1に比して大きく、
導電層、および残留膜が、以下の関係を満たす導電性素子である。
S1>S2
(但し、S1:導電層の面積、S2:残留膜の面積)
第5の発明は、
可視光の波長以下の波長を有する第1の波面と、第2の波面とを有する基体と、
第1の波面、および第2の波面のうち該第1の波面上に形成された導電層と、
第2の波面上に形成された、導電層の一部からなる残留膜と
を備え、
第1の波面上に形成された導電層は、第1の波面上に連続的に形成されているのに対して、第2の波面上に形成された残留膜は、第2の波面上に不連続的に形成され、
導電層が、導電パターン部を形成し、
第2の波面の振動の平均幅Am2は、第1の波面の振動の平均幅Am1に比して大きく、
導電層、および残留膜が、以下の関係を満たす導電性素子。
S1>S2
(但し、S1:導電層の面積、S2:残留膜の面積)
第6の発明は、
可視光の波長以下の波長を有する第1の波面と、第2の波面とを有する基体と、
第1の波面、および第2の波面のうち該第1の波面上に形成された導電層と、
第2の波面上に形成された、導電層の一部からなる残留膜と
を備え、
導電層が、導電パターン部を形成し、
第2の波面の振動の平均幅Am2は、第1の波面の振動の平均幅Am1に比して大きく、
導電層、および残留膜が、以下の関係を満たす導電性素子である。
d1>d2
(但し、d1:導電層の厚さ、d2:残留膜の厚さ)
第1の波面および第2の波面を有する基体表面に対して、導電層を形成する工程と、
第2の波面に形成された導電層を除去し、第1の波面に導電層からなる導電パターン部を形成する工程と
を備え、
第1の波面および第2の波面が、以下の関係を満たす導電性素子の製造方法である。
0≦(Am1/λm1)<(Am2/λm2)≦1.8
(但し、Am1:第1の波面の振動の平均幅、Am2:第2の波面の振動の平均幅、λm1:第1の波面の平均波長、λm2:第2の波面の平均波長)
可視光の波長以下の波長を有する第1の波面と、第2の波面とを有する基体表面に対して、導電層を形成する工程と、
第2の波面に形成された導電層を除去し、第1の波面に導電層からなる導電パターン部を形成する工程と
を備え、
第2の波面の振動の平均幅Am2は、第1の波面の振動の平均幅Am1に比して大きく、
第2の波面の平均波長λm2に対する振動の平均幅Am2の比率(Am2/λm1)が、1.8以下である導電性素子の製造方法である。
第2の波面の平均波長λ2が、可視光の波長以下であることが好ましい。
(Am1/λm1)=0、0<(Am2/λm2)≦1.8
0<(Am1/λm1)<(Am2/λm2)≦1.8
(Am1/λm1)=0、0<(Am2/λm2)≦1.8
0<(Am1/λm1)<(Am2/λm2)≦1.8
S1>S2
(但し、S1:導電層の面積、S2:残留膜の面積)
d1>d2
(但し、d1:導電層の厚さ、d2:残留膜の厚さ)
1.第1の実施形態(波面の有無を利用して基体表面に配線を形成した例:図1A参照)
2.第2の実施形態(四方格子状に構造体を配置した例:図17A参照)
3.第3の実施形態(2種の波面の違いを利用して基体表面に配線を形成した例:図20A参照)
4.第4の実施形態(配線を基体の両面に形成した例:図22A、図22B参照)
5.第5の実施形態(ディスク状原盤の作製例:図23A、図23B参照)
6.第6の実施形態(構造体を凹状とした例:図25A、図25B参照)
7.第7の実施形態(構造体をランダムに形成した例:図26A、図26B参照)
8.第8の実施形態(表示装置に対する適用例:図27参照)
9.第9の実施形態(情報入力装置に対する適用例:図29A、図30A参照)
10.第10の実施形態(ICカードに対する適用例:図31参照)
11.第11の実施形態(表示装置に対する適用例:図32参照)
[導電性光学素子の構成]
図1Aは、本発明の第1の実施形態に係る導電性素子の一構成例を示す平面図である。図1Bは、本発明の第1の実施形態に係る導電性素子の一構成例を示す断面図である。図1Cは、本発明の第1の実施形態に係る導電性素子の第1の領域の層構成を示す断面図である。以下では、導電性素子1の回路形成面の面内で互いに直交する2方向をX軸方向、およびY軸方向とし、その回路形成面に垂直な方向をZ軸方向と称する。
第2の領域R2の基体表面には、例えば可視光の波長以下の波長を有する波面Sw2が形成され、この波面Sw2上には導電層4が形成されていないか、もしくは導電層4が不連続的に形成されている状態となっている。波面Sw2は、例えば可視光の波長以下の配置ピッチで多数の構造体3が形成された凹凸面である。一方、第1の領域R1の基体表面には、例えば平面Sp1が形成され、この平面Sp1上には導電層4が連続的に形成されている。したがって、第2の領域R2は、隣接する第1の領域R1に形成された導電層4の間を絶縁するための絶縁領域として機能する。これに対して、第1の領域R1に連続的に形成された導電層4は、第1の領域R1の延在方向に向かって導電性を有し、配線パターン部(導電パターン部)として機能する。
(Am1/λm1)=0、0<(Am2/λm2)≦1.8
(但し、Am1:平面Sp1の振動の平均幅、Am2:波面Sw2の振動の平均幅、λm1:平面Sp1の平均波長、λm2:波面Sw2の平均波長)
なお、平面Sp1は、振動の平均幅Am1が「0」の波面とみなすことができるため、上述のように平面Sp1の振動の平均幅Am1、平均波長λm1および比率(Am1/λm1)を定義することができる。
比率(Am2/λm2)>1.8であると、波面Sw2を転写する際に剥離不良となり波面Sw2が破壊される傾向がある。
また、波面Sw2の平均波長λm2は、好ましくは100μm以下の範囲である。平均波長λm2が100μmを超えると、インプリントと膜形成の際に段差、カバレッジに問題が発生し不具合が生じる。
S1>S2
(但し、S1:導電層の面積、S2:残留膜の面積)
このような関係を満たす場合、第1の領域R1には導電層4が連続的に形成されているのに対して、第2の領域R2には残留膜が島状などに不連続に形成されていることが好ましい。
d1>d2
(但し、d1:導電層の厚さ、d2:残留膜の厚さ)
このような関係を満たす場合、残留膜の厚さが、実質的に導電性を示さないほどに、導電層4の厚さよりも薄く、第2の領域R2が絶縁領域として機能することが好ましい。
基体2は、例えば、透明性または不透明性を有する基体である。基体2の材料としては、例えば、プラスチック材料などの有機材料、ガラスなどの無機材料を用いることができる。
図2Aは、図1Aに示した第2の領域の一部を拡大して表す平面図である。図2Bは、図2AのトラックT1、T3、・・・における断面図である。図2Cは、図1AのトラックT2、T4、・・・における断面図である。図2Dは、図2AのトラックT1、T3、・・・に対応する潜像形成に用いられるレーザー光の変調波形を示す略線図である。図2Eは、図2AのトラックT2、T4、・・・に対応する潜像形成に用いられるレーザー光の変調波形を示す略線図である。図3、図5〜図7は、図1Aに示した第2の領域の一部を拡大して表す斜視図である。図4Aは、図2Aに示した第2の領域のトラック延在方向の断面図である。図4Bは、図2Aに示した第2の領域のθ方向の断面図である。
0<(Hm/Pm)≦1.8
(但し、Hm:構造体3の平均高さ、Pm:構造体3の平均配置ピッチ)
(Hm/Pm)>1.8であると、構造体3を転写する際に剥離不良となり構造体3が破壊される傾向がある。
平均アスペクト比=Hm/Pm・・・(1)
但し、Hm:構造体の高さ、Pm:平均配置ピッチ(平均周期)
ここで、平均配置ピッチPmは以下の式(2)により定義される。
平均配置ピッチPm=(p1+p2+・・・+p10)/10 ・・・(2)
p1、p2・・・p10は、基体表面から無作為に選び出された構造体3の配置ピッチP1またはP2である。但し、P1:トラックの延在方向の配置ピッチ(トラック延在方向周期)、P2:トラックの延在方向に対して±θ方向(但し、θ=60°−δ、ここで、δは、好ましくは0°<δ≦11°、より好ましくは3°≦δ≦6°)の配置ピッチ(θ方向周期)
まず、導電性素子1の表面を走査型電子顕微鏡(SEM:Scanning Electron Microscope)を用いてTop Viewで撮影する。次に、撮影したSEM写真から無作為に単位格子Ucを選び出し、その単位格子Ucの配置ピッチP1、およびトラックピッチTpを測定する(図1B参照)。また、その単位格子Ucの中央に位置する構造体3の底面の面積Sを画像処理により測定する。次に、測定した配置ピッチP1、トラックピッチTp、および底面の面積Sを用いて、以下の式(3)より充填率を求める。
充填率=(S(hex.)/S(unit))×100 ・・・(3)
単位格子面積:S(unit)=P1×2Tp
単位格子内に存在する構造体の底面の面積:S(hex.)=2S
導電層4は、例えば、透明導電層などである。透明導電層は、例えば、無機透明導電膜である。導電層4は、例えば単層膜である。
図11Aは、基体を作製するためのロール原盤の一構成例を示す斜視図である。図11Bは、図11Aに示したロール原盤の一部を拡大して表す斜視図である。ロール原盤11は、上述した基体表面に構造体3を成形するための原盤である。ロール原盤11は、例えば、円柱状または円筒状の形状を有し、その円柱面または円筒面には多数の第1の領域R1および第2の領域R2が交互に設定されている。図11Aおよび図11Bでは、第1の領域R1および第2の領域R2が周方向に向かって、リング状に形成されている場合が示されているが、第1の領域R1および第2の領域R2の形状はこの例に限定されるものではなく、所望とする配線の形状、すなわち第1の領域R1に形成する導電層4の形状に応じて適宜選択される。ロール原盤11の材料は、例えばガラスを用いることができるが、この材料に特に限定されるものではない。
図13は、ロール原盤露光装置の一構成例を示す概略図である。以下、図13を参照して、ロール原盤露光装置の構成について説明する。なお、このロール原盤露光装置は、例えば、光学ディスク記録装置をベースとして構成することが可能である。
以下、図13〜図16を参照しながら、本発明の第1の実施形態に係る導電性素子1の製造方法の一例について説明する。
まず、図14Aに示すように、円柱状または円筒状のロール原盤11を準備する。このロール原盤11は、例えばガラス原盤である。次に、図14Bに示すように、ロール原盤11の表面にレジスト層13を形成する。レジスト層13の材料としては、例えば有機系レジスト、および無機系レジストのいずれを用いてもよい。有機系レジストとしては、例えばノボラック系レジストや化学増幅型レジストを用いることができる。また、無機系レジストとしては、例えば、1種または2種以上含む金属化合物を用いることができる。
次に、図14Cに示すように、上述したロール原盤露光装置を用いて、ロール原盤11を回転させると共に、レーザー光(露光ビーム)15をレジスト層13に照射する。このとき、レーザー光14をロール原盤11の高さ方向(円柱状または円筒状のロール原盤11の中心軸に平行な方向)に移動させながら、レーザー光14を照射する。この際、配線パターン部間の絶縁領域に対応する第2の領域R2のみに潜像を形成し露光部とするのに対して、配線パターン部に対応する第1の領域R1は露光せず、非露光部とする。レーザー光14の軌跡に応じた潜像15は、例えば、可視光の波長以下のピッチで形成される。
次に、例えば、ロール原盤11を回転させながら、レジスト層13上に現像液を滴下して、図15Aに示すように、レジスト層13を現像処理する。図示するように、レジスト層13をポジ型のレジストにより形成した場合には、レーザー光14で露光した露光部は、非露光部と比較して現像液に対する溶解速度が増すので、潜像(露光部)16に応じたパターンがレジスト層13に形成される。これにより、第2の領域R2のレジスト層13には、六方格子パターン、または準六方格子パターンなどの開口部が形成されるのに対して、第1の領域R1のレジスト層13には、開口部が形成されず、第1の領域R1全体はレジスト層13に覆われた状態が維持される。すなわち、第2の領域R2のみに開口パターンを有するマスクがロール原盤表面に形成される。
次に、ロール原盤11の上に形成されたレジスト層13のパターン(レジストパターン)をマスクとして、ロール原盤11の表面をロールエッチング処理する。これにより、ロール原盤表面のうち第2の領域R2では、開口部を介してエッチングが進行し、図15Bに示すように、第2の領域R2には、トラックの延在方向に長軸方向をもつ楕円錐形状または楕円錐台形状などの構造体(凹部)12が形成される。一方、ロール原盤表面のうち第1の領域R1では、この領域全体がレジスト層13に覆われているため、エッチングは施されず、平面状のロール原盤表面が維持される。エッチング方法としては、例えばドライエッチングを用いることができる。
以上により、目的とするロール原盤11が得られる。
次に、例えば、図15Cに示すように、ロール原盤11と転写材料15を塗布したフィルムなどの基体2を密着させ、紫外線などを照射して転写材料15を硬化させた後、硬化した転写材料15と一体となった基体2を剥離する。
単官能モノマーとしては、例えば、カルボン酸類(アクリル酸)、ヒドロキシ類(2−ヒドロキシエチルアクリレート、2−ヒドロキシプロピルアクリレート、4−ヒドロキシブチルアクリレート)、アルキル、脂環類(イソブチルアクリレート、t−ブチルアクリレート、イソオクチルアクリレート、ラウリルアクリレート、ステアリルアクリレート、イソボニルアクリレート、シクロヘキシルアクリレート)、その他機能性モノマー(2−メトキシエチルアクリレート、メトキシエチレンクリコールアクリレート、2−エトキシエチルアクリレート、テトラヒドロフルフリルアクリレート、ベンジルアクリレート、エチルカルビトールアクリレート、フェノキシエチルアクリレート、N,N-ジメチルアミノエチルアクリレート、N,N-ジメチルアミノプロピルアクリルアミド、N,N−ジメチルアクリルアミド、アクリロイルモルホリン、N−イソプロピルアクリルアミド、N,N−ジエチルアクリルアミド、N−ビニルピロリドン、2−(パーフルオロオクチル)エチル アクリレート、3−パーフルオロヘキシル−2−ヒドロキシプロピルアクリレート、3−パーフルオロオクチルー2−ヒドロキシプロピル アクリレート、2−(パーフルオロデシル)エチル アクリレート、2−(パーフルオロー3−メチルブチル)エチル アクリレート)、2,4,6−トリブロモフェノールアクリレート、2,4,6−トリブロモフェノールメタクリレート、2−(2,4,6−トリブロモフェノキシ)エチルアクリレート)、2−エチルヘキシルアクリレートなどを挙げることができる。
次に、必要に応じて、基体表面の第1の領域R1および第2の領域R2に金属層5を形成する。金属層5の成膜方法としては、例えば、熱CVD、プラズマCVD、光CVDなどのCVD法(Chemical Vapor Deposition(化学蒸着法):化学反応を利用して気相から薄膜を析出させる技術)のほか、真空蒸着、プラズマ援用蒸着、スパッタリング、イオンプレーティングなどのPVD法(Physical Vapor Deposition(物理蒸着法):真空中で物理的に気化させた材料を基板上に凝集させ、薄膜を形成する技術)を用いることができる。
次に、図16Bに示すように、基体表面の第1の領域R1および第2の領域R2に導電層4を成膜する。これにより、第1の領域R1と第2の領域R2とで異なる状態の導電層4が形成される。導電層4の成膜方法としては、例えば、ドライプロセスまたはウエットプロセスによる成膜方法を用いることができる。具体的な成膜方法としては、例えば、化学的作製法、または物理的作製法を用いることができる。化学的作製法としては、例えば、熱CVD、プラズマCVD、光CVDなどのCVD(Chemical Vapor Deposition)法、スプレー法、ディップ法、粉末塗布法などを挙げることができる。物理的作製法としては、例えば、真空蒸着法、スパッタ法、イオンプレーティング法、パルスレーザ蒸着法などを用いることができる。また、基体2を加熱しながら、導電層4を形成するようにしてもよい。次に、必要に応じて、導電層4に対してアニール処理を施す。これにより、導電層4が、例えばアモルファスと多結晶との混合状態となる。
次に、図16Cに示すように、導電層4が形成された基体表面に対して、エッチング処理を施す。これにより、第2の領域R2では導電層4が除去されるのに対して、第1の領域R1では導電層4が残留する。したがって、第1の領域R1に形成された導電層4は配線として機能するのに対して、第2の領域R2は上記配線間の絶縁領域として機能する。エッチングとしては、ウェットエッチングまたはドライエッチングを用いることができ、両者を組み合わせて用いるようにしてもよい。ウエットエッチングのエッチング液としては、例えば、硫酸、塩酸、硝酸および塩化第二鉄のうち1種類以上が用いることができる。また、シュウ酸、リン酸・酢酸・硝酸の混酸、硝酸第二セリウムアンモニウム水溶液をエッチング液として用いるようにしてもよい。ドライエッチングとしては、プラズマエッチング、反応性イオンエッチング(RIE:Reactive Ion Etching)を用いることができる。
次に、必要に応じて、エッチング処理を施した基体表面を洗浄する。
以上により、目的とする導電性素子1が得られる。
図36Aは、第2の領域の一部を拡大して表す斜視図である。図36Bは、第2の領域の一部を拡大して表す平面図である。図36Aおよび図36Bに示すように、複数の構造体3が、例えば、第2の領域R2において複数列のトラックT上に、これらのトラックTに沿うようにして1次元配列されて、1次元的な波面Sw2が形成されるようにしてもよい。トラックTの形状としては、直線状、円弧状などを用いることができ、これらの形状のトラックを蛇行(ウォブル)させるようにしてもよい。
[導電性光学素子の構成]
図17Aは、本発明の第2の実施形態に係る導電性素子の第2の領域の一部を拡大して表す平面図である。図17Bは、本発明の第2の実施形態に係る導電性素子の第2の領域のトラックT1、T3、・・・における断面図である。図17Cは、図17AのトラックT2、T4、・・・における断面図である。図17Dは、図17AのトラックT1、T3、・・・に対応する潜像形成に用いられるレーザー光の変調波形を示す略線図である。図17Eは、図17AのトラックT2、T4、・・・に対応する潜像形成に用いられるレーザー光の変調波形を示す略線図である。
まず、導電性素子1の表面を走査型電子顕微鏡(SEM:Scanning Electron Microscope)を用いてTop Viewで撮影する。次に、撮影したSEM写真から無作為に単位格子Ucを選び出し、その単位格子Ucの配置ピッチP1、およびトラックピッチTpを測定する(図17A参照)。また、その単位格子Ucに含まれる4つの構造体3のいずれかの底面の面積Sを画像処理により測定する。次に、測定した配置ピッチP1、トラックピッチTp、および底面の面積Sを用いて、以下の式(4)より充填率を求める。
充填率=(S(tetra)/S(unit))×100 ・・・(2)
単位格子面積:S(unit)=2×((P1×Tp)×(1/2))=P1×Tp
単位格子内に存在する構造体の底面の面積:S(tetra)=S
図19Aは、基体を作製するためのロール原盤の一部を拡大して表す斜視図である。図19Bは、図19Aに示した第2の領域を拡大して表す平面図である。このロール原盤は、第2の領域R2の多数の構造体12が、隣接する3列のトラック(例えばT1〜T3)間において四方格子パターンまたは準四方格子パターンを形成するように配置されている点において、第1の実施形態のものとは異なっている。
[導電性素子の構成]
図20Aは、本発明の第3の実施形態に係る導電性素子の一構成例を示す平面図である。図20Bは、本発明の第3の実施形態に係る導電性素子の一構成例を示す断面図である。図20Cは、本発明の第3の実施形態に係る導電性素子の第1の領域の層構成を示す断面図である。第3の実施形態に係る導電性素子1は、第1の領域R1に形成された第1の波面Sw1と、第2の領域R2に形成された第2の波面Sw2との違い(例えば振動の平均幅の違い)を利用して、第1の領域R1と第2の領域R2とに成膜された導電層4のエッチング速度を変化させて、配線パターン部などを形成している点において、第1の実施形態とは異なっている。
第2の領域R2の基体表面には、例えば可視光の波長以下の波長を有する第2の波面Sw2が形成され、この第2の波面Sw2上には導電層4が形成されていないか、もしくは導電層4が不連続的に形成されている状態となっている。また、第2の領域R2に形成された導電層4の厚さが、実質的に導電性を示さないほどに、第1の領域R1に形成された導電層4の厚さよりも薄く、第2の領域R2が絶縁領域として機能するようにしてもよい。一方、第1の領域R1の基体表面には、例えば可視光の波長以下の波長を有する第1の波面Sw1が形成され、この第2の波面Sw1上には導電層4が連続的に形成されている。したがって、第2の領域R2は、隣接する第1の領域R1に形成された導電層4の間を絶縁するための絶縁領域として機能する。これに対して、第1の領域R1に連続的に形成された導電層4は、第1の領域R1の延在方向に向かって導電性を有し、配線パターン部(導電パターン部)として機能する。
また、第1の波面Sw1の平均波長λm1、および波面Sw2の平均波長λm2は、好ましくは100nm以上の範囲である。平均波長λm1、および平均波長λm2が100nm未満であると、波面Sw2の作製が困難となる傾向がある。第1の波面Sw1の平均波長λm1、および波面Sw2の平均波長λm2は、好ましくは100μm以下の範囲である。平均波長λm1、および平均波長λm2が100μmを超えると、インプリントと膜形成の際に段差、カバレッジに問題が発生し不具合が生じる。
0<(Am1/λm1)<(Am2/λm2)≦1.8
(但し、Am1:波面Sw1の振動の平均幅、Am2:波面Sw2の振動の平均幅、λm1:波面Sw1の平均波長、λm2:波面Sw2の平均波長)
比率(Am2/λm2)>1.8であると、波面Sw2を転写する際に剥離不良となり波面Sw2が破壊される傾向がある。
ここで、波面Sw1の比率(Am1/λm1)は、第1の実施形態における波面Sw2と同様にして測定したものである。
第1の領域R1に形成された第1の構造体31は、例えば、第2の領域R2に形成された第2の構造体32と同様に、六方格子パターン、準六方格子パターン、四方格子パターン、または準四方格子パターンなど規則的な格子パターンを形成する。また、後述するように、第1の構造体31をランダムに配列するようにしてもよい。なお、第1の領域R1の第1の構造体31と第2の領域R2の第2の構造体32との配置パターンは同一である必要はなく、両領域の構造体が異なる配置パターンをとるようにしてもよい。
0<(Hm1/Pm1)<(Hm2/Pm2)≦1.8
(但し、Hm1:第1の構造体31の平均高さ、Hm2:第2の構造体32の平均高さ、Pm1:第1の構造体31の平均配置ピッチ、Pm2:第2の構造体32の平均配置ピッチ)
比率(Hm2/Pm2)>1.8であると、第2の構造体32を転写する際に剥離不良となり構造体32が破壊される傾向がある。
第1の構造体31、および第2の構造体32において、上記以外のことは第1の実施形態における構造体3と同様とすることができる。なお、第1の構造体31、および第2の構造体32の配置パターンや形状などは同一である必要はなく、両構造体が異なる配置パターンや形状などをとるようにしてもよい。
図21Aは、基体を作製するためのロール原盤の一部を拡大して表す斜視図である。図21Bは、基体を作製するためのロール原盤の一部を拡大して表す断面図である。第3の実施形態に係るロール原盤11は、第1の領域R1および第2の領域R2の両領域にそれぞれ、第1の波面Sw1および第2の波面Sw2を備える点において、第1の実施形態のものとは異なっている。
図22Aは、本発明の第4の実施形態に係る導電性素子の一構成例を示す断面図である。第4の実施形態に係る導電性素子1は、基体2の両主面に第1の領域R1および第2の領域R2を設定し、両領域のうち第1の領域R1にのみ連続的に導電層4を形成することで、基体両面に配線を形成している点において、第1の実施形態とは異なっている。また、図22Bに示すように、基体2に第1の領域R1にスルーホール(貫通孔)を形成し、このスルーホールに導体インクなどの導電材料を埋め込み、基体2の両面に形成された回路などの配線を電気的に接続するようにしてもよい。
[ディスク状原盤の構成]
図23Aは、本発明の第5の実施形態に係るディスク状原盤の一構成例を示す平面図である。図23Bは、図23Aに示したディスク状原盤の一部を拡大して表す平面図である。
第5の実施形態は、ディスク状原盤41の表面に第1の領域R1および第2の領域R2を設定し、第2の領域R2に凹状の構造体12を多数形成している点において第1の実施形態とは異なっている。なお、図23Aおよび図23Bでは、円環状を有する第1の領域R1および第2の領域R2を交互に形成する例が示されているが、第1の領域R1および第2の領域R2の形状はこれに限定されるものではなく、所望とする配線の形状に応じて種々の形状に設定可能である。
まず、図24を参照して、上述した構成を有するディスク状原盤41を作製するための露光装置について説明する。
上述した構成を有する露光装置を用いて、ディスク状原盤41上に形成されたレジスト層を露光する以外は、第1の実施形態と同様にして導電性素子1を作製することができる。
図25Aは、本発明の第6の実施形態に係る導電性素子の一構成例を示す平面図である。図25Bは、本発明の第6の実施形態に係る導電性素子の第2の領域の一部を拡大して表す斜視図である。第6の実施形態に係る導電性素子1は、凹部である構造体3が基体表面の第2の領域R2に多数配列されている点において、第1の実施形態のものとは異なっている。この構造体3の形状は、第1の実施形態における構造体3の凸形状を反転して凹形状としたものである。なお、上述のように構造体3を凹部とした場合、凹部である構造体3の開口部(凹部の入り口部分)を下部、基体2の深さ方向の最下部(凹部の最も深い部分)を頂部と定義する。すなわち、非実体的な空間である構造体3により頂部、および下部を定義する。また、第6の実施形態では、構造体3が凹部であるため、式(1)などにおける構造体3の高さHは、構造体3の深さHとなる。
この第6の実施形態において、上記以外のことは、第1の実施形態と同様である。
図26Aは、本発明の第7の実施形態に係る導電性素子の一構成例を示す平面図である。図26Bは、本発明の第7の実施形態に係る導電性素子の一構成例を示す断面図である。第7の実施形態に係る導電性素子は、多数の構造体3がランダムに配置されている点において、第1の実施形態とは異なっている。構造体3の配置ピッチはランダムに変化するが、その配置ピッチは可視光の波長以下とすることが好ましい。基体表面に配置される構造体3は、同一の大きさおよび/または形状に限定されるものではなく、2種以上の異なる大きさおよび/または形状を有していてもよい。構造体3は、2次元的または3次元的にランダムに形成されていることが好ましい。ここで、2次元的にランダムとは、導電性素子1の面内方向にランダムであることをいう。また、3次元的にランダムとは、導電性素子1の面内方向にランダムであると共に、導電性素子1の厚さ方向にもランダムであることをいう。
図27は、本発明の第8の実施形態に係る液晶表示素子の一構成例を示す斜視図である。図27に示すように、液晶表示素子は、パッシブマトリックス駆動方式(単純マトリックス駆動方式ともいう。)の表示素子であり、所定間隔を離して対向配置された第1の基材101および第2の基材111と、第1の基材101および第2の基材111の間に配置された液晶層121とを備える。
図28は、本発明の第9の実施形態に係るタッチパネルを備える表示装置の一構成例を示す斜視図である。図28に示すように、表示装置202上にタッチパネル(情報入力装置)201が設けられている。表示装置202とタッチパネル201とは、例えば粘着剤を介して貼り合わされている。また、タッチパネル201の表面にフロントパネル(表面部材)203をさらに備えるようにしてもよい。タッチパネル201とフロントパネル(表面部材)203とは、例えば粘着剤により貼り合わされる。
図31Aは、本発明の第10の実施形態に係るICカードの一構成例を示す平面図である。図31Bは、図31Aに示したICカードの一部を拡大して表す平面図である。このICカードは、いわゆる非接触型ICカードであり、基材301と、アンテナコイル302と、ICチップ303とを備える。アンテナコイル302の両端がICチップ303に対して接続されている。また、基材301の両面には外装材(図示省略)が設けられている。
図32Aは、本発明の第11の実施形態に係る表示装置の構成の一例を示す断面図である。図32Bは、図32Aに示した配線領域を拡大して表す拡大断面図である。図32Cは、図32Aに示した非配線領域を拡大して表す拡大断面図である。第11の実施形態において、第1の実施形態と同一の箇所または対向する箇所には同一の符号を付す。この表示装置400は、いわゆるマイクロカプセル電気泳動方式の電子ペーパーであり、第1の導電性素子401と、第1の導電性素子401と対向配置された第2の導電性素子402と、これらの両素子間に設けられたマイクロカプセル層(媒質層)403とを備える。ここでは、マイクロカプセル電気泳動方式の電子ペーパーに対して本発明を適用した例について説明するが、電子ペーパーはこの例に限定されるものではなく、対向配置された導電性素子間に媒質層が設けられた構成であれば本発明は適用可能である。ここで、媒質には液体および固体以外に、空気などの気体も含まれる。また、媒質には、カプセル、顔料および粒子などの部材が含まれていてもよい。マイクロカプセル電気泳動方式以外に本発明を適用可能な電子ペーパーとしては、例えばツイストボール方式、サーマルリライタブル方式、トナーディスプレイ方式、In−Plane型電気泳動方式、電子粉粒方式の電子パーパーなどが挙げられる。
この第11の実施形態において、上記以外のことは第1の実施形態と同様である。
(転写工程)
まず、凹状のナノ構造体が成形面に形成された石英マスタを準備した。次に、ナノ構造体を形成した石英マスタに紫外線硬化樹脂を塗布し、易接着層付きPET(ポリエチレンテレフタレート)シートを密着させ紫外線を照射し硬化させながら、PETシートを剥離した。これにより、PETシート表面に凸状のナノ構造体が多数形成された光学シートが得られた。構造体の配置ピッチは270nm、構造体の高さは160nmであった。
次に、スパッタリング法により、光学シート上にITO膜を形成した。到達真空度は0.00015Pa、成膜時真空度は0.24Paとし、成膜時にはArガスとO2ガスとを導入し、その混合比率はAr:O2=200:13とした。また、膜厚が平板換算で30nmとなるように成膜条件を調整した。なお、平板換算膜厚は、構造体頂部の膜厚とほぼ等しくなる。
次に、ITO膜を形成した光学シートに対して、150℃、30分間の大気中アニールを施した。これにより、ITO膜の多結晶化が促進された。次に、この促進の状態を確認すべく、X線回折(X‐ray diffraction:XRD)でITO膜を測定したところ、In2O3のピークが確認された。次に、ITO膜の表面抵抗値を4端針法にて測定したところ、表面抵抗値は350Ω/□であった。
次に、アニール処理を施した光学シートを、PH3程度の溶液に20秒間浸漬させた。
次に、エッチング処理を施した光学シートを純水により洗浄した。次に、光学シート表面の表面抵抗値を4端針法にて測定したところ、その表面は絶縁されていた。
以上により、目的とする光学シートが得られた。
ナノ構造体の配置ピッチを250nm、ナノ構造体の高さを190nmとする以外は試験例1と同様にして光学シートを得た。なお、ITO膜のアニール工程後において試験例1と同様にして光学シートの表面抵抗を測定したところ、その値は550Ω/□であった。また、洗浄工程後において試験例1と同様にして光学シートの表面抵抗を測定したところ、その表面は絶縁されていた。
構造体をPETシート上に形成せず、PETシートの平滑面上にITO膜を形成する以外は試験例1と同様にして光学シートを得た。なお、ITO膜のアニール工程後において試験例1と同様にして光学シートの表面抵抗を測定したところ、その値は200Ω/□であった。また、洗浄工程後において試験例1と同様にして光学シートの表面抵抗を測定したところ、その抵抗値は200Ω/□であった。
試験例2に係る光学シートについて、上述の除去工程前後の分光スペクトルを測定した。その結果を図33に示す。
構造体上にITO膜を形成した試験例1、2では、エッチング前後で光学シート表面の表面抵抗が大きく変化し、光学シート表面は導通状態から絶縁状態に変化している。これに対して、平滑面上ITO膜を形成した試験例3では、エッチング前後で光学シート表面抵抗が変化せず、導通状態が維持されている。
エッチング工程前には、ITOに起因する短波長帯域の反射率増加が確認されているのに対して、エッチング工程後には、上記短波長帯域の反射率増加が確認されず、波長帯域350〜800nmにてほぼスラットな分光スペクトルが得られている。
(転写工程)
まず、図34Aに示すように、ナノ構造体形成領域(第1の領域)R1と平面領域(第2の領域)R2とが成形面にストライプ状に形成された石英マスタを準備した。次に、この石英マスタの成形面上に紫外線硬化樹脂を塗布し、易接着層付きPETシートを密着させて、紫外線を照射し硬化させながら、PETシートを剥離した。これにより、PETシート表面のうち、ナノ構造体形成領域(第1の領域)R1には凸状のナノ構造体が多数形成されるのに対して、平面領域(第2の領域)R2には平坦面が形成された光学シートが得られた。構造体の配置ピッチは250nm、構造体の高さは200nm、構造体の形状は円錐台、構造体の配列は六方配置であった。
次に、スパッタリング法により、光学シートの成形面上にITO膜を形成した。到達真空度は0.00015Pa、成膜時真空度は0.24Paとし、成膜時にはArガスとO2ガスとを導入し、その混合比率はAr:O2=200:13とした。また、膜厚が平板換算で30nmとなるように成膜条件を調整した。なお、平板換算膜厚は、構造体頂部の膜厚とほぼ等しくなる。
次に、ITO膜を形成した光学シートに対して、150℃、30分間の大気中アニールを施した。これにより、ITO膜の多結晶化が促進された。次に、この促進の状態を確認すべく、X線回折(X‐ray diffraction:XRD)でITO膜を測定したところ、In2O3のピークが確認された。
次に、アニール処理を施した光学シートを、PH3程度の溶液に20秒間浸漬させた。
次に、エッチング処理を施した光学シートを純水により洗浄した。
以上により、目的とする透明導電性シートが得られた。
上述のようにして得られた実施例1に係る透明導電性シートの表面について、テスターを用いて導通および非導通を、図34Bに示すポイントで評価した。その評価結果を表2に示す。
透明導電性シート表面のうちナノ構造体形成領域(第1の領域)R1は絶縁状態となるのに対して、平面領域(第2の領域)R2は導通状態となる。したがって、インプリント工程、成膜工程およびエッチング工程を順次行うだけで、配線や電極などの所望の導電パターン部を基体表面に形成できる。すなわち、スループットを向上することができる
(成膜工程)
まず、平滑な表面を有するPETシートを準備した。次に、スパッタリング法により、PETシート上にITO膜を形成した。到達真空度は0.00015Pa、成膜時真空度は0.24Paとし、成膜時にはArガスとO2ガスとを導入し、その混合比率はAr:O2=20:1とした。また、ITO膜の膜厚が30nmとなるように成膜条件を調整した。
次に、ITO膜を形成したPETシートに対して、150℃、60分間の大気中アニールを施した。これにより、ITO膜の多結晶化が促進された。次に、この促進の状態を確認すべく、X線回折(X‐ray diffraction:XRD)でITO膜を測定したところ、In2O3のピークが確認された。
以上により、目的とする光学シートが得られた。
(成膜工程、アニール工程)
まず、試験例4−1と同様にして成膜工程およびアニール工程を行い、アニール処理が施されたITO膜を有するPETフィルムを作製した。
次に、アニール処理を施したPETフィルムを、PH3程度の溶液に10秒間浸漬させて、ITO膜をエッチングした。
次に、エッチング処理を施したPETシートに対して、純水洗浄、IPA(イソプロピルアルコール)洗浄、純粋洗浄を順次行った。
以上により、目的とする光学シートが得られた。
浸漬時間を20秒間に変更する以外は試験例4−2と同様にして光学シートを得た。
浸漬時間を30秒間に変更する以外は試験例4−2と同様にして光学シートを得た。
浸漬時間を40秒間に変更する以外は試験例4−2と同様にして光学シートを得た。
浸漬時間を50秒間に変更する以外は試験例4−2と同様にして光学シートを得た。
浸漬時間を60秒間に変更する以外は試験例4−2と同様にして光学シートを得た。
(転写工程)
まず、凹状のナノ構造体が成形面に形成された石英マスタを準備した。次に、ナノ構造体を形成した石英マスタに紫外線硬化樹脂を塗布し、易接着層付きPETシートを密着させ紫外線を照射し硬化させながら、PETシートを剥離した。これにより、ナノ構造体が多数表面に形成されたPETシートが得られた。
以下に、PETシート表面に形成されたナノ構造体の構成の詳細を示す。
構造体の配列:六方格子配列
構造体の凹凸形状:凸状
構造体の全体形状:円錐台
構造体の配置ピッチ:250nm
構造体の高さ:90nm
構造体のアスペクト比:0.36
次に、スパッタリング法により、ナノ構造体が形成されたPETシート表面上にITO膜を形成した。到達真空度は0.00015Pa、成膜時真空度は0.24Paとし、成膜時にはArガスとO2ガスとを導入し、その混合比率はAr:O2=20:1とした。また、膜厚が平板換算で30nmとなるように成膜条件を調整した。なお、平板換算膜厚は、ナノ構造体が形成されたPETシート表面にITO膜を形成した場合と同様の成膜条件にて、平板上にITO膜を形成したときの膜厚である。本発明者の知見によれば、平板換算膜厚は、構造体頂部の膜厚とほぼ等しくなる。
次に、ITO膜を形成したPETシートに対して、150℃、60分間の大気中アニールを施した。これにより、ITO膜の多結晶化が促進された。次に、この促進の状態を確認すべく、X線回折(X‐ray diffraction:XRD)でITO膜を測定したところ、In2O3のピークが確認された。
以上により、目的とする光学シートが得られた。
(成膜工程、アニール工程)
まず、試験例5−1と同様にして成膜工程およびアニール工程を行い、アニール処理が施されたITO膜を有するPETフィルムを作製した。
次に、アニール処理を施したPETフィルムを、PH3程度の溶液に10秒間浸漬させて、ITO膜をエッチングした。
次に、エッチング処理を施したPETシートに対して、純水洗浄、IPA洗浄、純粋洗浄を順次行った。
以上により、目的とする光学シートが得られた。
浸漬時間を20秒間に変更する以外は試験例5−2と同様にして光学シートを得た。
構造体の配置ピッチを250nm、構造体の高さを120nm、アスペクト比を0.48とする以外は試験例5−1と同様にして光学シートを得た。
構造体の配置ピッチを250nm、構造体の高さを120nm、アスペクト比を0.48とする以外は試験例5−2と同様にして光学シートを得た。
構造体の配置ピッチを250nm、構造体の高さを120nm、アスペクト比を0.48とする以外は試験例5−3と同様にして光学シートを得た。
構造体の配置ピッチを250nm、構造体の高さを155nm、アスペクト比を0.62とする以外は試験例5−1と同様にして光学シートを得た。
構造体の配置ピッチを250nm、構造体の高さを155nm、アスペクト比を0.62とする以外は試験例5−2と同様にして光学シートを得た。
構造体の配置ピッチを250nm、構造体の高さを155nm、アスペクト比を0.62とする以外は試験例5−3と同様にして光学シートを得た。
(成膜工程、アニール工程)
以下のプレズムシートを用いる以外は試験例5−1と同様にして成膜工程およびアニール工程を行い、アニール処理が施されたITO膜を有するプリズムシートを作製した。
以上により、目的とする光学シートが得られた。
以下に、プレズムシートの構成の詳細を示す。
プリズム(構造体)の配列:1次元配列
プリズムの凹凸形状:凸状
プリズムの形状:断面2等辺三角形状の柱状体
プリズムの配置ピッチ:10μm
プリズムの高さ:5μm
プリズムのアスペクト比:0.50
(成膜工程、アニール工程)
まず、試験例8−1と同様にして成膜工程およびアニール工程を行い、アニール処理が施されたITO膜を有するプリズムシートを作製した。
次に、アニール処理を施したプリズムシートを、PH3程度の溶液に10秒間浸漬させて、ITO膜をエッチングした。
次に、エッチング処理を施したPETシートに対して、純水洗浄、IPA洗浄、純粋洗浄を順次行った。
以上により、目的とする光学シートが得られた。
浸漬時間を20秒間に変更する以外は試験例4−2と同様にして光学シートを得た。
浸漬時間を30秒間に変更する以外は試験例4−2と同様にして光学シートを得た。
浸漬時間を40秒間に変更する以外は試験例4−2と同様にして光学シートを得た。
上述のようにして得られた試験例1−1〜8−5の光学シート表面の表面抵抗値を4端針法にて測定した。その結果を表3に示す。
上述のようにようにして得られた試験例1−1〜8−5の光学シート表面の初期変化率の逆数(仮想厚さの変化)を以下の式より求めた。その結果を表4および図35に示す。
(初期変化率の逆数)=(エッチング前のサンプルの表面抵抗)/(エッチング後のサンプルの表面抵抗)
平坦面上にITO膜を形成した試験例4−1〜4−7では、エッチングによりITO膜の膜厚に殆ど変化せず、表面抵抗がほぼ一定となる傾向がある。これに対して、多数の構造体上にITO膜を形成した試験例5−1〜5−3、試験例6−1〜6−3、試験例7−1〜7−3では、エッチングによりITO膜の膜厚が急激に減少し、表面抵抗が急激に上昇する傾向がある。
ミクロンオーダーの配置ピッチで多数の構造体を形成した試験例8−1〜8−5でも、
ナノオーダーの配置ピッチで多数の構造体を形成した試験例5−1〜5−3、試験例6−1〜6−3、試験例7−1〜7−3と同様の傾向を示す。
2 基体
3 構造体
4 導電層
5 金属層
11 ロール原盤
12 構造体
13 レジスト層
41 ディスク状原盤
Claims (23)
- 第1の波面および第2の波面を有する基体と、
上記第1の波面上に形成された導電層と、
上記第2の波面上に形成された、上記導電層の一部からなる残留膜と
を備え、
上記第2の波面が形成されている第2の領域の面積は、上記第1の波面が形成されている第1の領域の面積以上であり、
上記導電層は、導電パターン部を形成し、
上記第1の波面および上記第2の波面が、以下の関係を満たし、
上記導電層、および上記残留膜が、以下の関係を満たす導電性素子。
0≦(Am1/λm1)<(Am2/λm2)≦1.8
(但し、Am1:第1の波面の振動の平均幅、Am2:第2の波面の振動の平均幅、λm1:第1の波面の平均波長、λm2:第2の波面の平均波長)
S1>S2
(但し、S1:導電層の面積、S2:残留膜の面積) - 第1の波面および第2の波面を有する基体と、
上記第1の波面上に形成された導電層と、
上記第2の波面上に形成された、上記導電層の一部からなる残留膜と
を備え、
上記第1の波面上に形成された導電層は、上記第1の波面上に連続的に形成されているのに対して、上記第2の波面上に形成された残留膜は、上記第2の波面上に不連続的に形成され、
上記導電層は、導電パターン部を形成し、
上記第1の波面および上記第2の波面が、以下の関係を満たし、
上記導電層、および上記残留膜が、以下の関係を満たす導電性素子。
0≦(Am1/λm1)<(Am2/λm2)≦1.8
(但し、Am1:第1の波面の振動の平均幅、Am2:第2の波面の振動の平均幅、λm1:第1の波面の平均波長、λm2:第2の波面の平均波長)
S1>S2
(但し、S1:導電層の面積、S2:残留膜の面積) - 第1の波面および第2の波面を有する基体と、
上記第1の波面上に形成された導電層と、
上記第2の波面上に形成された、上記導電層の一部からなる残留膜と
を備え、
上記導電層は、導電パターン部を形成し、
上記第1の波面および上記第2の波面が、以下の関係を満たし、
上記導電層、および上記残留膜が、以下の関係を満たす導電性素子。
0≦(Am1/λm1)<(Am2/λm2)≦1.8
(但し、Am1:第1の波面の振動の平均幅、Am2:第2の波面の振動の平均幅、λm1:第1の波面の平均波長、λm2:第2の波面の平均波長)
d1>d2
(但し、d1:導電層の厚さ、d2:残留膜の厚さ) - 可視光の波長以下の波長を有する第1の波面と、第2の波面とを有する基体と、
上記第1の波面、および上記第2の波面のうち該第1の波面上に形成された導電層と、
上記第2の波面上に形成された、上記導電層の一部からなる残留膜と
を備え、
上記第2の波面が形成されている第2の領域の面積は、上記第1の波面が形成されている第1の領域の面積以上であり、
上記導電層が、導電パターン部を形成し、
上記第2の波面の振動の平均幅Am2は、上記第1の波面の振動の平均幅Am1に比して大きく、
上記導電層、および上記残留膜が、以下の関係を満たす導電性素子。
S1>S2
(但し、S1:導電層の面積、S2:残留膜の面積) - 可視光の波長以下の波長を有する第1の波面と、第2の波面とを有する基体と、
上記第1の波面、および上記第2の波面のうち該第1の波面上に形成された導電層と、
上記第2の波面上に形成された、上記導電層の一部からなる残留膜と
を備え、
上記第1の波面上に形成された導電層は、上記第1の波面上に連続的に形成されているのに対して、上記第2の波面上に形成された残留膜は、上記第2の波面上に不連続的に形成され、
上記導電層が、導電パターン部を形成し、
上記第2の波面の振動の平均幅Am2は、上記第1の波面の振動の平均幅Am1に比して大きく、
上記導電層、および上記残留膜が、以下の関係を満たす導電性素子。
S1>S2
(但し、S1:導電層の面積、S2:残留膜の面積) - 可視光の波長以下の波長を有する第1の波面と、第2の波面とを有する基体と、
上記第1の波面、および上記第2の波面のうち該第1の波面上に形成された導電層と、
上記第2の波面上に形成された、上記導電層の一部からなる残留膜と
を備え、
上記導電層が、導電パターン部を形成し、
上記第2の波面の振動の平均幅Am2は、上記第1の波面の振動の平均幅Am1に比して大きく、
上記導電層、および上記残留膜が、以下の関係を満たす導電性素子。
d1>d2
(但し、d1:導電層の厚さ、d2:残留膜の厚さ) - 上記第1の波面および上記第2の波面が、以下の関係を満たし、
上記第2の波面の平均波長λ2が、可視光の波長以下である請求項1〜3のいずれか1項に記載の導電性素子。
(Am1/λm1)=0、0<(Am2/λm2)≦1.8 - 上記第1の波面および上記第2の波面が、以下の関係を満たし、
上記第1の波面の平均波長λ1が、可視光の波長以下である請求項1〜3のいずれか1項に記載の導電性素子。
0<(Am1/λm1)<(Am2/λm2)≦1.8 - 上記第1の波面および上記第2の波面が、以下の関係を満たし、
上記第2の波面の平均波長λ2が、100nm以上である請求項1〜3のいずれか1項に記載の導電性素子。
(Am1/λm1)=0、0<(Am2/λm2)≦1.8 - 上記第1の波面および上記第2の波面が、以下の関係を満たし、
上記第1の波面の平均波長λ1、および上記第2の波面の平均波長λ2が、100nm以上である請求項1〜3のいずれか1項に記載の導電性素子。
0<(Am1/λm1)<(Am2/λm2)≦1.8 - 上記第1の波面上に形成された導電層は、上記第1の波面上に連続的に形成されているのに対して、上記第2の波面上に形成された残留膜は、上記第2の波面上に不連続的に形成されている請求項1、3、4または6に記載の導電性素子。
- 上記導電層の表面抵抗が、5000Ω/□以下である請求項1〜6のいずれか1項に記載の導電性素子。
- 上記導電層は、導電性高分子、金属ナノ粒子、およびカーボンナノチューブからなる群より選ばれる少なくとも1種を含んでいる請求項1〜6のいずれか1項に記載の導電性素子。
- 上記導電層は、透明酸化物半導体を含んでいる請求項1〜6のいずれか1項に記載の導電性素子。
- 上記透明酸化物半導体は、インジウム錫酸化物、または酸化亜鉛である請求項14記載の導電性素子。
- 上記導電層は、アモルファスと多結晶との混合状態である請求項14記載の導電性素子。
- 上記導電パターン部が、配線パターン部である請求項1〜6のいずれか1項に記載の導電性素子。
- 請求項1〜17のいずれか1項に記載の導電性素子を備える配線素子。
- 請求項1〜16のいずれか1項に記載の導電性素子を備える情報入力装置。
- 請求項1〜16のいずれか1項に記載の導電性素子を備える表示装置。
- 請求項1〜17のいずれか1項に記載の導電性素子を備える電子機器。
- 第1の波面および第2の波面を有する基体表面に対して、導電層を形成する工程と、
上記第2の波面に形成された上記導電層を除去し、上記第1の波面に上記導電層からなる導電パターン部を形成する工程と
を備え、
上記第1の波面および上記第2の波面が、以下の関係を満たす導電性素子の製造方法。
0≦(Am1/λm1)<(Am2/λm2)≦1.8
(但し、Am1:第1の波面の振動の平均幅、Am2:第2の波面の振動の平均幅、λm1:第1の波面の平均波長、λm2:第2の波面の平均波長) - 可視光の波長以下の波長を有する第1の波面と、第2の波面とを有する基体表面に対して、導電層を形成する工程と、
上記第2の波面に形成された上記導電層を除去し、上記第1の波面に上記導電層からなる導電パターン部を形成する工程と
を備え、
上記第2の波面の振動の平均幅Am2は、上記第1の波面の振動の平均幅Am1に比して大きく、
上記第2の波面の平均波長λm2に対する振動の平均幅Am2の比率(Am2/λm1)が、1.8以下である導電性素子の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011024256A JP5866765B2 (ja) | 2010-04-28 | 2011-02-07 | 導電性素子およびその製造方法、配線素子、情報入力装置、表示装置、ならびに電子機器 |
CN2011100969100A CN102237333A (zh) | 2010-04-28 | 2011-04-18 | 导电元件及其制造方法、配线元件、信息输入装置 |
KR1020110036842A KR20110120223A (ko) | 2010-04-28 | 2011-04-20 | 도전성 소자 및 도전성 소자의 제조 방법, 배선 소자, 정보 입력 장치, 표시 장치 및 전자 기기 |
EP11003345.3A EP2383606A3 (en) | 2010-04-28 | 2011-04-20 | Electroconductive element, electroconductive element manufacturing method, wiring element, information input device, display device, and electronic apparatus |
US13/090,624 US8928106B2 (en) | 2010-04-28 | 2011-04-20 | Electroconductive element, electroconductive element manufacturing method, wiring element, information input device, display device, and electronic apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010104622 | 2010-04-28 | ||
JP2010104622 | 2010-04-28 | ||
JP2011024256A JP5866765B2 (ja) | 2010-04-28 | 2011-02-07 | 導電性素子およびその製造方法、配線素子、情報入力装置、表示装置、ならびに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011248324A JP2011248324A (ja) | 2011-12-08 |
JP5866765B2 true JP5866765B2 (ja) | 2016-02-17 |
Family
ID=44063452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011024256A Expired - Fee Related JP5866765B2 (ja) | 2010-04-28 | 2011-02-07 | 導電性素子およびその製造方法、配線素子、情報入力装置、表示装置、ならびに電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8928106B2 (ja) |
EP (1) | EP2383606A3 (ja) |
JP (1) | JP5866765B2 (ja) |
KR (1) | KR20110120223A (ja) |
CN (1) | CN102237333A (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201246146A (en) * | 2011-05-12 | 2012-11-16 | Foxsemicon Integrated Tech Inc | LED display device and method of making the same |
EP2866091A1 (en) * | 2011-08-31 | 2015-04-29 | Asahi Kasei E-materials Corporation | Nano-imprint mold |
JP6107131B2 (ja) * | 2012-12-27 | 2017-04-05 | デクセリアルズ株式会社 | ナノ構造体及びその作製方法 |
JP6796371B2 (ja) * | 2014-11-28 | 2020-12-09 | デクセリアルズ株式会社 | マイクロ流路作製用原盤の製造方法 |
TWI666659B (zh) * | 2015-10-19 | 2019-07-21 | 日商藤倉股份有限公司 | 配線體、配線基板、接觸感應器及配線體的製造方法 |
CN105355802B (zh) * | 2015-11-26 | 2018-04-13 | 昆山国显光电有限公司 | 顶发光器件及其制备方法 |
USD884005S1 (en) | 2017-07-31 | 2020-05-12 | Omnitracs, Llc | Display screen with transitional graphical user interface |
JP2019121311A (ja) * | 2018-01-11 | 2019-07-22 | シャープ株式会社 | 基板、表示装置及び基板の製造方法 |
TWI709259B (zh) * | 2019-07-10 | 2020-11-01 | 群光電能科技股份有限公司 | 發光裝置 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4556790A (en) * | 1982-11-30 | 1985-12-03 | At&T Bell Laboratories | Photodetector having a contoured, substantially periodic surface |
US5356488A (en) * | 1991-12-27 | 1994-10-18 | Rudolf Hezel | Solar cell and method for its manufacture |
JPH10307296A (ja) * | 1997-05-09 | 1998-11-17 | Mitsubishi Electric Corp | 液晶表示装置 |
JPH11307792A (ja) * | 1998-04-27 | 1999-11-05 | Kyocera Corp | 太陽電池素子 |
JP2000022185A (ja) * | 1998-07-03 | 2000-01-21 | Sharp Corp | 太陽電池セル及びその製造方法 |
US7046905B1 (en) * | 1999-10-08 | 2006-05-16 | 3M Innovative Properties Company | Blacklight with structured surfaces |
JP4111669B2 (ja) * | 1999-11-30 | 2008-07-02 | シャープ株式会社 | シート製造方法、シートおよび太陽電池 |
JP3732993B2 (ja) * | 2000-02-09 | 2006-01-11 | シャープ株式会社 | 太陽電池セルおよびその製造方法 |
AU2001275868B8 (en) * | 2000-07-11 | 2006-05-11 | 3M Innovative Properties Company | Backlight with structured surfaces |
KR100805210B1 (ko) * | 2000-07-19 | 2008-02-21 | 마쯔시다덴기산교 가부시키가이샤 | 전극이 있는 기판 및 그 제조방법 |
JP3551310B2 (ja) * | 2000-12-20 | 2004-08-04 | ミネベア株式会社 | 表示装置用タッチパネル |
JP2002287902A (ja) * | 2001-01-17 | 2002-10-04 | Seiko Epson Corp | タッチパネル及び電子機器 |
JP2002363744A (ja) * | 2001-06-04 | 2002-12-18 | Sharp Corp | 多層膜製造装置および製造方法 |
JP2003004916A (ja) * | 2001-06-20 | 2003-01-08 | Dainippon Printing Co Ltd | 表示装置の窓材、その製造方法、及び表示装置 |
US20030178057A1 (en) * | 2001-10-24 | 2003-09-25 | Shuichi Fujii | Solar cell, manufacturing method thereof and electrode material |
KR100858802B1 (ko) * | 2002-07-31 | 2008-09-17 | 삼성에스디아이 주식회사 | 전자 발광 소자의 제조방법 |
GB2398455B (en) | 2003-02-11 | 2007-09-26 | Ipwireless Inc | Method, base station and mobile station for TDD operation in a communication system |
JP2005149807A (ja) | 2003-11-12 | 2005-06-09 | Three M Innovative Properties Co | 画像表示パネル用基板の製造方法 |
US7138697B2 (en) * | 2004-02-24 | 2006-11-21 | International Business Machines Corporation | Structure for and method of fabricating a high-speed CMOS-compatible Ge-on-insulator photodetector |
US20060043638A1 (en) | 2004-08-26 | 2006-03-02 | 3M Innovative Properties Company | Method of forming microstructures with multiple discrete molds |
US8603611B2 (en) * | 2005-05-26 | 2013-12-10 | Gunze Limited | Transparent planar body and transparent touch switch |
JP5011676B2 (ja) | 2005-08-12 | 2012-08-29 | 株式会社日立製作所 | 表示装置を備える機器 |
JP2007214409A (ja) * | 2006-02-10 | 2007-08-23 | Toppan Printing Co Ltd | 受動素子内蔵配線板及びその製造方法 |
US8513878B2 (en) * | 2006-09-28 | 2013-08-20 | Fujifilm Corporation | Spontaneous emission display, spontaneous emission display manufacturing method, transparent conductive film, electroluminescence device, solar cell transparent electrode, and electronic paper transparent electrode |
JP4935513B2 (ja) * | 2007-06-06 | 2012-05-23 | ソニー株式会社 | 光学素子およびその製造方法、ならびに光学素子作製用複製基板およびその製造方法 |
JP4553031B2 (ja) | 2008-04-25 | 2010-09-29 | ソニー株式会社 | タッチパネル及びその製造方法 |
KR101091196B1 (ko) * | 2008-08-14 | 2011-12-09 | 한국전기연구원 | 탄소나노튜브가 코팅된 폴리카보네이트 투명전도성 필름 및이를 이용한 터치패널 |
JP5439783B2 (ja) * | 2008-09-29 | 2014-03-12 | ソニー株式会社 | 光学素子、反射防止機能付き光学部品、および原盤 |
JP2010104622A (ja) | 2008-10-31 | 2010-05-13 | Daiichi Shokai Co Ltd | 遊技機 |
-
2011
- 2011-02-07 JP JP2011024256A patent/JP5866765B2/ja not_active Expired - Fee Related
- 2011-04-18 CN CN2011100969100A patent/CN102237333A/zh active Pending
- 2011-04-20 KR KR1020110036842A patent/KR20110120223A/ko not_active Application Discontinuation
- 2011-04-20 EP EP11003345.3A patent/EP2383606A3/en not_active Withdrawn
- 2011-04-20 US US13/090,624 patent/US8928106B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8928106B2 (en) | 2015-01-06 |
US20120097434A1 (en) | 2012-04-26 |
EP2383606A3 (en) | 2013-04-24 |
EP2383606A2 (en) | 2011-11-02 |
CN102237333A (zh) | 2011-11-09 |
KR20110120223A (ko) | 2011-11-03 |
JP2011248324A (ja) | 2011-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5866765B2 (ja) | 導電性素子およびその製造方法、配線素子、情報入力装置、表示装置、ならびに電子機器 | |
JP5640854B2 (ja) | 導電性素子およびその製造方法、配線素子、情報入力装置、表示装置、電子機器、ならびに原盤 | |
TWI468721B (zh) | 導電光學器件,其製造方法,觸控面板器件,顯示器件,及液晶顯示裝置 | |
JP6077194B2 (ja) | 導電性光学素子ならびに情報入力装置および表示装置 | |
TWI467214B (zh) | A conductive optical element, a touch panel, an information input device, a display device, a solar cell, and a conductive optical element | |
US9116289B2 (en) | Transparent conductive element, information input apparatus, and display apparatus | |
JP5720278B2 (ja) | 導電性素子およびその製造方法、情報入力装置、表示装置、ならびに電子機器 | |
WO2011080890A1 (ja) | 導電性光学素子 | |
WO2014013862A1 (ja) | 導電性光学素子、入力素子、および表示素子 | |
TWI446368B (zh) | A transparent conductive element, an input device, and a display device | |
TWI480572B (zh) | A transparent conductive element, an input device, and a display device | |
JP2012216084A (ja) | 情報入力装置 | |
JP5552887B2 (ja) | 配線構造体、およびその製造方法 | |
JP2013037369A (ja) | 透明導電性素子、入力装置、および表示装置 | |
JP2013182518A (ja) | 導電性光学素子、入力装置および表示装置 | |
JP2011233830A (ja) | 配線構造体およびその製造方法、ならびに原盤 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151221 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5866765 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |