JP5863602B2 - Power semiconductor device - Google Patents
Power semiconductor device Download PDFInfo
- Publication number
- JP5863602B2 JP5863602B2 JP2012184870A JP2012184870A JP5863602B2 JP 5863602 B2 JP5863602 B2 JP 5863602B2 JP 2012184870 A JP2012184870 A JP 2012184870A JP 2012184870 A JP2012184870 A JP 2012184870A JP 5863602 B2 JP5863602 B2 JP 5863602B2
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- electrical connection
- electrode
- circuit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 190
- 239000000463 material Substances 0.000 claims description 41
- 238000005304 joining Methods 0.000 claims description 22
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 238000005452 bending Methods 0.000 claims description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 34
- 230000035882 stress Effects 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 230000004048 modification Effects 0.000 description 21
- 238000012986 modification Methods 0.000 description 21
- 230000000694 effects Effects 0.000 description 13
- 238000002844 melting Methods 0.000 description 11
- 230000008018 melting Effects 0.000 description 11
- 238000007789 sealing Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 238000009434 installation Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000006073 displacement reaction Methods 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000004734 Polyphenylene sulfide Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229920000069 polyphenylene sulfide Polymers 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910016347 CuSn Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910006913 SnSb Inorganic materials 0.000 description 1
- 229910005728 SnZn Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/3701—Shape
- H01L2224/37011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73263—Layer and strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/8434—Bonding interfaces of the connector
- H01L2224/84345—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、電力用半導体素子と配線部材との電気接続をおこなうための電力用半導体装置に関する。 The present invention relates to a power semiconductor device for electrically connecting the power semiconductor element and the wiring member.
半導体装置の中でも電力用半導体装置は、産業用機器から家電・情報端末まで幅広い機器の主電力(パワー)の制御に用いられ、とくに輸送機器等においては高い信頼性が求められている。また、近年、シリコン(Si)に代わる半導体材料として大電流を流すことができ、高効率が期待できるワイドバンドギャップ半導体材料である炭化珪素(SiC)が注目されている。一方、ワイドバンドギャップ半導体素子では、シリコンよりも高い150℃〜300℃の動作温度が想定され、大電流および高温に適したパッケージ形態も同時に求められている。 Among semiconductor devices, a power semiconductor device is used for controlling main power of a wide range of equipment from industrial equipment to home appliances and information terminals, and high reliability is particularly required for transportation equipment and the like. In recent years, silicon carbide (SiC), which is a wide band gap semiconductor material that can flow a large current and can be expected to be highly efficient, has attracted attention as a semiconductor material that can replace silicon (Si). On the other hand, a wide band gap semiconductor element is assumed to have an operating temperature of 150 ° C. to 300 ° C. higher than that of silicon, and a package form suitable for a large current and a high temperature is also required.
従来、一般的な半導体装置では、半導体素子の下面の電極面を回路基板上の回路パターンにはんだ接合し、上面の電極面にアルミニウムのワイヤを超音波接合して半導体素子の給電経路を形成していた。しかしながら、ボンディングワイヤの径には上限があり、大電流を制御する電力回路を形成するためには、ワイヤ本数を増加させる必要があり、生産性に問題があった。あるいは、長方形の断面を有する金属リボンを用いたリボンボンドによって大電流回路を形成する手法もあるが、金属リボンは2次元的にしか変形できないために自由な配線形状を形成することが困難である。また封止樹脂などを流し込んだ状態でもループ形状を安定して保持することが難しく、他の部材やワイヤボンドをまたぐような配線形成には熟練を要するという問題があった。 Conventionally, in a general semiconductor device, a lower electrode surface of a semiconductor element is solder-bonded to a circuit pattern on a circuit board, and an aluminum wire is ultrasonically bonded to the upper electrode surface to form a power supply path for the semiconductor element. It was. However, there is an upper limit on the diameter of the bonding wire, and in order to form a power circuit that controls a large current, it is necessary to increase the number of wires, which causes a problem in productivity. Alternatively, there is a method of forming a large current circuit by ribbon bonding using a metal ribbon having a rectangular cross section, but it is difficult to form a free wiring shape because the metal ribbon can only be deformed two-dimensionally. . Further, it is difficult to stably hold the loop shape even in a state where a sealing resin or the like is poured, and there is a problem that skill is required to form a wiring straddling other members or wire bonds.
そのため、大電流を扱う電力用半導体装置(パワーモジュール)では、外部電極を兼ねた金属板(バスバー)を用い、回路基板上の回路パターンに接合して給電経路を形成してきた。しかし、バスバーは、一品一様の設計が必要であるにもかかわらず、製造工程においてインサートモールドした場合に、精度の問題から、長い距離の両端での位置決めが困難であった。そのため、例えば、無理に位置をずらして配線するとバスバーの残留応力が接合部にかかり、信頼性に影響を与える可能性があった。さらに、薄型化に伴い、バスバーを電力用半導体素子に直接接合するようにすると、応力が直接電力用半導体素子にかかり、ダメージを与える可能性があった。 For this reason, in power semiconductor devices (power modules) that handle large currents, a metal plate (bus bar) that also serves as an external electrode is used and joined to a circuit pattern on a circuit board to form a power feeding path. However, the bus bar is difficult to be positioned at both ends over a long distance due to the problem of accuracy when insert molding is performed in the manufacturing process, even though a uniform design is required. For this reason, for example, if wiring is shifted forcibly, the residual stress of the bus bar is applied to the joint, which may affect the reliability. Furthermore, when the bus bar is directly joined to the power semiconductor element as the thickness is reduced, the stress is directly applied to the power semiconductor element, which may cause damage.
一方、配線部材に起因する応力を低減する構成として、金具を配線基板(上記回路基板に対応)の導体層上に接合し、可撓性のある細線の収束体で構成した導体線あるいは中間部に湾曲部を設けた導体線を金具に接続し、配線基板間の電気接続を行う配線基板の接続構造(例えば、特許文献1参照。)や、バスバーとの接続用に、金属製の補助接続導体片を半導体素子上に接合する半導体装置(例えば、特許文献2参照。)が提案されている。 On the other hand, as a configuration for reducing the stress caused by the wiring member, a conductor wire or an intermediate portion formed by joining a metal fitting on a conductor layer of a wiring board (corresponding to the circuit board) and forming a flexible thin wire converging body A wiring board connection structure (see, for example, Patent Document 1) for connecting a conductor wire having a curved portion to a metal fitting to make electrical connection between the wiring boards, and a metal auxiliary connection for connection to a bus bar A semiconductor device (for example, see Patent Document 2) in which a conductor piece is bonded onto a semiconductor element has been proposed.
そこで、例えば、上記先行技術を組み合わせ、電力用半導体素子上に金具を接合し、金具間を可撓性の電線で架設することにより、電力用半導体素子にかかる応力を低減することも考えられる。しかしながら、電力用半導体素子に接合した金具に電線を接続する場合に、勘合などの力がかかると、金具の根元である電力用半導体素子と金具との接合部にモーメントがかかり、接合部や電力用半導体素子自体にダメージを与える可能性がある。あるいは、金具と電線をはんだ付けで接続する場合には、その熱が伝わり、やはり接合部や電力用半導体素子自体にダメージを与える可能性がある。 Therefore, for example, it is conceivable to reduce the stress applied to the power semiconductor element by combining the above-described prior art, joining a metal fitting on the power semiconductor element, and laying between the metal fittings with a flexible electric wire. However, when connecting a wire to a metal fitting joined to a power semiconductor element, if a force such as fitting is applied, a moment is applied to the joint between the power semiconductor element and the metal fitting, which is the base of the metal fitting, and the joint or power May damage the semiconductor element itself. Alternatively, when the metal fitting and the electric wire are connected by soldering, the heat is transmitted, and there is a possibility that the joint portion and the power semiconductor element itself may be damaged.
本発明は、上記のような課題を解決するためになされたもので、配線部材に起因する電力用半導体素子にかかる応力を低減し、信頼性の高い電力用半導体装置を得ることを目的としている。 The present invention has been made to solve the above-described problems, and it is an object of the present invention to reduce a stress applied to a power semiconductor element caused by a wiring member and to obtain a highly reliable power semiconductor device. .
本発明の電力用半導体装置は、回路基板と、前記回路基板の回路面に第1の面が接合された電力用半導体素子と、前記電力用半導体素子の第2の面に形成された電極と、外部回路と接続するための配線部材と、前記電極と前記配線部材とを電気接続するための電極部材とを有する電力用半導体装置であって、前記電極部材は、板材を屈曲させた形状であり、前記電極と電気接続するための第1の電気接続部と、前記配線部材を前記回路面から距離をおくように架設するとともに、前記配線部材と電気接続するための第2の電気接続部と、前記第2の電気接続部と前記第1の電気接続部との間に形成され、前記回路面における前記第1の面が接合された部分から離れた部分と接合するための接合部と、前記接合部と前記第2の電気接続部との間または前記第2の電気接続部と前記第1の電気接続部との間に設けられた開口部とを備えたことを特徴とする。
また、電力用半導体装置は、回路基板と、前記回路基板の回路面に第1の面が接合された電力用半導体素子と、前記電力用半導体素子の第2の面に形成された電極と、外部回路と接続するための配線部材と、前記電極と前記配線部材とを電気接続するための電極部材とを有する電力用半導体装置であって、前記電極と電気接続するための第1の電気接続部と、前記配線部材を前記回路面から距離をおくように架設するとともに、前記配線部材と電気接続するための第2の電気接続部と、前記第2の電気接続部と前記第1の電気接続部との間に形成され、前記回路面における前記第1の面が接合された部分から離れた部分と接合するための接合部と、を備え、前記第1の電気接続部には、前記電極との接合領域において、厚み方向に貫通するとともに、面の延在方向に延びる複数の切込が交差する切込部が形成されていることを特徴とする。
また、電力用半導体装置は、回路基板と、前記回路基板の回路面に第1の面が接合された電力用半導体素子と、前記電力用半導体素子の第2の面に形成された電極と、外部回路と接続するための配線部材と、前記電極と前記配線部材とを電気接続するための電極部材とを有する電力用半導体装置であって、前記電極と電気接続するための第1の電気接続部と、前記配線部材を前記回路面から距離をおくように架設するとともに、前記配線部材と電気接続するための第2の電気接続部と、前記第2の電気接続部と前記第1の電気接続部との間に形成され、前記回路面における前記第1の面が接合された部分から離れた部分と接合するための接合部と、を備え、前記接合部は、矩形形状をなす前記電力用半導体素子の4側面のうち、当該接合部が対向する側面と平行な方向における長さが、前記対向する側面の長さより長いことを特徴とする。
A power semiconductor device according to the present invention includes a circuit board, a power semiconductor element having a first surface bonded to a circuit surface of the circuit board, and an electrode formed on the second surface of the power semiconductor element . A power semiconductor device having a wiring member for connecting to an external circuit and an electrode member for electrically connecting the electrode and the wiring member , wherein the electrode member has a shape obtained by bending a plate material. A first electrical connection portion for electrical connection with the electrode, and a second electrical connection portion for constructing the wiring member at a distance from the circuit surface and for electrical connection with the wiring member And a joint portion that is formed between the second electrical connection portion and the first electrical connection portion, and is joined to a portion of the circuit surface that is away from the portion where the first surface is joined. , between the second electrical connection portion and the joint portion Other is characterized in that a opening is provided between the second of said first electrical connection and the electrical connection.
The power semiconductor device includes a circuit board, a power semiconductor element having a first surface bonded to a circuit surface of the circuit board, an electrode formed on the second surface of the power semiconductor element, A power semiconductor device having a wiring member for connecting to an external circuit, and an electrode member for electrically connecting the electrode and the wiring member, the first electrical connection for electrically connecting to the electrode And a second electrical connection portion for electrically connecting the wiring member, the second electrical connection portion, and the first electrical connection portion. A connecting portion formed between the connecting portion and a portion separated from the portion where the first surface of the circuit surface is bonded, and the first electrical connecting portion includes In the bonding area with the electrode, Moni, a plurality of slits extending in the extending direction of the surface, characterized in that the notches which are formed in the intersecting.
The power semiconductor device includes a circuit board, a power semiconductor element having a first surface bonded to a circuit surface of the circuit board, an electrode formed on the second surface of the power semiconductor element, A power semiconductor device having a wiring member for connecting to an external circuit, and an electrode member for electrically connecting the electrode and the wiring member, the first electrical connection for electrically connecting to the electrode And a second electrical connection portion for electrically connecting the wiring member, the second electrical connection portion, and the first electrical connection portion. A connecting portion formed between the connecting portion and a portion separated from the portion where the first surface of the circuit surface is joined, and the joining portion has a rectangular shape. Of the four side surfaces of the semiconductor element for The length of the side surface in a direction parallel to direction, characterized in that the longer than the length of the sides of the facing.
本発明の電力用半導体装置によれば、配線部材を架設するように接続する部分と電力用半導体素子の電極と接続する部分との間に、回路面との接合部を設けたので、配線部材に起因する電力用半導体素子への応力を低減し、信頼性の高い電力用半導体装置を得ることができる。 According to the power semiconductor device of the present invention, since the connection portion with the circuit surface is provided between the portion connecting the wiring member so as to be installed and the portion connecting the electrode of the power semiconductor element, the wiring member is provided. The stress to the power semiconductor element caused by the above can be reduced, and a highly reliable power semiconductor device can be obtained.
実施の形態1.
図1〜図3は、本発明の実施の形態1にかかる電力用半導体装置用電極部材および電力用半導体装置を説明するためのもので、図1は電力用半導体装置のパッケージから封止体12を除いた場合の上面図、図2は図1のII−II線による断面を示す部分断面図、図3は図1のIII−III線による断面であって、III−III線近傍の部材のみを記載した断面図である。また、図4〜図6は、本実施の形態の変形例にかかる電極部材の構成を説明するためのもので、図4と図5は第1の変形例にかかる電極部材およびそれを用いた電力用半導体装置の構成を説明するための図、図6は第2の変形例にかかる電極部材およびそれを用いた電力用半導体装置の構成を説明するための図である。はじめに、本実施の形態にかかる電力用半導体装置および電極部材の構成と動作について図1〜3を用いて説明する。
1 to 3 are diagrams for explaining an electrode member for a power semiconductor device and a power semiconductor device according to a first embodiment of the present invention. FIG. 1 shows a sealing
電力用半導体装置は、回路基板3の一方の面である回路面3fsに電力用半導体素子4、5を実装・配線接続を行って電力回路を形成し、他方の面3frに電力回路で発生した熱を放熱するための放熱板2が接合された回路部材をケース11内に収納し、電力回路が形成された回路面3fs側を封止体12の構成材料で封止して、パッケージ化したものである。ただし、以降の図では、回路部材の説明をしやすくするために、パッケージ部材1であるケース11と封止体12のうち、封止体12部分を除いて説明する。
In the power semiconductor device, the
電力用半導体装置の電力回路を構成するための回路基板3は、窒化アルミニウム(AlN:厚さ0.635mm)製の絶縁基板31の一方の面(図2、3で下側)を放熱面3fr、他方の面(同上側)を回路面3fsとし、放熱面3frには、伝熱および放熱板2との接合のために、厚さ0.1mmの銅の金属層33が形成され、回路面3fsには、電力回路を構成するために、厚さ0.1mmの銅の回路パターン32A〜32E(まとめて32)が形成されている。本実施の形態にかかる電力用半導体装置では、この回路基板3を3枚用いている。
The
図において、パッケージ部材1のうち筐体として機能するPPS(PolyPhenylene-Sulfide)製のケース11に銅製の放熱板2がセットされている。そして、放熱板2には、3枚の回路基板3のそれぞれの放熱面3frが金属層33を介してはんだ8Aにより接合され、回路基板3の回路面3fsの回路パターン32Aには、電力用半導体素子であるダイオード4の一方の電極(面)およびIGBT(Insulated Gate Bipolar Transistor)5のエミッタ電極(面)がはんだ8Aにより接合されている。また、回路パターン32Dには、(外部挿入)端子9Cがはんだ8Aにより接合される。はんだ8Aには、リボンやソルダペーストの状態で供給される低融点のSnAgCuはんだ(融点219℃)を用い、加熱溶融して接合を行う。なお、上記電力用半導体素子4、5の電極には、一般的な半導体素子の電極と同様に、はんだ材との接合を良好とするための複合金属膜が表面に形成されている。金属膜としては、例えば、厚さ数μmの薄いアルミニウムなどの膜やチタン、モリブデン、ニッケル、金などの薄膜層が用いられる。
In the figure, a copper
次に本発明の特徴である電極部材6を、ダイオード4の他方の電極(面)、およびIGBT5のコレクタ電極(面)にはんだ8Bにより接合することにより電気接続する。電極部材6は、長尺上の板材(銅製:厚さ0.5mm)をプレス成型により屈曲させて形成したものである。そして、電力用半導体素子4、5に対する接合部(面)6fsと、外部回路との電気接続のために回路基板3の回路面(xy面)3fsからz方向に向かって離れて位置するように架設される電線7Cとの架設接合部6jと、に加え、接合部(面)6fbをさらに有している。接合部6fbは、回路基板3の回路パターンのうち、電力用半導体素子(4、5)が接合される部分である回路パターン32Aから絶縁された回路パターン32Bとの接合のために設けたもので、電気接続経路における接合部6fsと架設接合部6jとの間に位置し、その面も、回路基板3の回路面3fsに対向するように、接合部6fsの面と同じ方向を向いて(平行)いる。
Next, the
そして、電極部材6の接合部6fsを電力用半導体素子4、5のそれぞれに電気接続のために接合する際には、同時に接合部6fbを回路パターン32Bにはんだ8Bにより接合する。はんだ8Bには、はんだ8Aより融点の低いBiSnはんだ(融点140℃)を用い、電力用半導体素子(4、5)の電極上の所定範囲、回路パターン32Bの所定範囲にBiSnはんだを供給し、電極部材6を載置して同時に加熱することで、電極部材6は、接合部6fsが電力用半導体素子(4、5)と、接合部6fbが回路パターン32Bに対して接合される。さらに、端子9Dを、回路パターン32Aと32Eをまたぐようにセットし、はんだ8Bを用いて接合する。
When joining the joint 6fs of the
つまり、1枚の回路基板3には、それぞれ上述したダイオード4とIGBT5からなる電力スイッチが形成され、放熱板2には3組の電力スイッチが搭載されたことになる。この3組の電力スイッチが放熱板2に搭載された状態で全体を洗浄し、ソルダペーストのフラックスなどを洗い落とす。
That is, the power switch composed of the above-described
つぎに、IGBT5のゲート電極5eと、回路基板3の回路パターン32D間が直径0.3mmのアルミニウム製のワイヤボンド7Yで接合する。なお、端子9Dにも、電極部材6と同様に2つの接合部のほかに回路基板3の回路面3fsからz方向に向かって離れて位置するように架設接合部が形成されている。そして、端子9Dの架設接合部には、断面積0.7mm2の銅撚り線からなる電線7Cがセットされ、かしめられてネジ止め外部端子9Bとそれぞれ接続される。電極部材6の架設接合部6jにも電線7Cがセットされ、かしめられ、3つの回路基板3上のダイオード4とIGBT5が電気的に接続され、末端が外部ネジ止め用の端子9Aに接続される。これにより、電線7Cを回路基板3から離れた位置に架橋することになり、回路面3fsと平行な面内(xy面)において重なる部分を有する電線7C、ワイヤ7Y、電力用半導体素子の電極6等の配線部材を、無理に曲げたりしなくとも、互いに接触せずに電気配線することが可能となる。
Next, the
ここで、電極部材6の架設接合部6jは、板材としての幅方向における中央部分6jiを厚み方向に曲げ、両外側部分6joと中央部分6jiにより、電線7Cを厚み方向で挟みやすいように形成されている。また、架設接合部6jと接合部6fbとの間の部分に形成した開口部6h部分では伝熱面積が他の部分に比べ小さくなっている。そのため、架設接合部6jとワイヤ7Cとの接合で、接合部6fbとパターン32Bとの接合部分Jbを構成する接合材料(本実施の形態でははんだ8A)の融点よりも高い温度が発生する場合でも、架設接合部6jから接合部6fbへの伝熱を抑制し、接合部分Jbへのダメージを防止することができる。また、開口部6h部分では他の部分に比べ剛性も低くなっているので、例えば、かしめによって架設接合部6jに力が加わった場合の接合部分Jbにかかる応力を緩和することができる。なお、接合部6fbと接合部6fs間にも開口部6hや薄肉部6tを形成することにより、接合部6fbと6fs間の伝熱抑制や応力緩和の効果を有する。また、端子9Dの回路パターン32Eと32Aをまたぐ部分には折り曲げ部が形成されており、回路パターン32Eと32A間に働く応力を緩和することができる。
Here, the installation
最後にゲル状の封止体12を用いて、ケース11内部の回路部材を封止することによってパッケージ化され、電力用半導体装置、つまりパワーモジュールが完成する。
Finally, a gel-
つぎに動作について説明する。
外部との電気接続とを終えた電力用半導体装置の端子9Cにゲート信号を出力することによりIGBT5を駆動させると、電力用半導体素子であるダイオード4、IGBT5をはじめとする電力用半導体素子、および主電力の電気系統である電線7C内に電流が流れ、端子9A、9Bを介して制御された主電力が出力される。その際、電気抵抗分の電力ロスが熱へと変換され、発熱が生ずるが、主な発熱源は電力用半導体素子に偏るので、電力用半導体装置内で温度差が生じる。しかも、絶縁基板31と、金属からなる放熱板2、電線7Cおよび電極部材6とは線膨張係数が異なっているので、電力用半導体装置内の部材間で、熱による変位に伴う応力(熱応力)が発生する。
Next, the operation will be described.
When the
しかし、本実施の形態にかかる電力用半導体装置では、回路基板3から離れるように架設された電線7Cにはバスバーよりも可撓性の高い銅撚り線を適用しているので、電線7Cと他の部材間にかかる応力が抑制される。さらに、電線7Cと電力用半導体素子(4、5)とを電気接続するための電極部材6には、電線7Cとの架設接合部6jと電力用半導体素子との接合部6fsとの間に回路基板3と接合するための接合部6fbを設け、接合部6fbは接合材料(はんだ8A)により、回路基板3(の回路パターン32B)接合されている。そのため、たとえ電線7Cに力がかかったとしても、その力は接合部6fbと回路パターン32Bとの接合部分Jbでブロックされて、電力用半導体素子との接合部分Jsに達することはなく、電力用半導体素子へのダメージを回避することができる。そのため、架設配線に剛性の高いバスバーを用い、例えば、寸法誤差により、接合時の矯正による応力が残っていたり、温度変化で応力が発生したりしたとしても、その応力が接合部6fbでブロックされ、電力用半導体素子との接合部6fsへの損傷を低減することができる。
However, in the power semiconductor device according to the present embodiment, a twisted copper wire that is more flexible than the bus bar is applied to the electric wire 7 </ b> C installed so as to be separated from the
また、接合部6fbと接合部6fs間に開口部6hを設けることにより、接合部分Jsと接合部分Jb間で変位が生じても、応力を緩和することができる。また、開口部6hの大きさを適度に抑制、あるいは無くすことにより、接合部分Jsと接合部分Jb間の伝熱量を維持することで、電力用半導体素子から電極部材6を介した放熱板2への伝熱経路が形成できる。つまり、電力用半導体素子で発生した熱を、回路パターン32Aと接合されているエミッタ電極側からではなく、反対側のコレクタ電極側を含めた両面から放熱板2に向けて放熱することができ、電力用半導体素子を効率よく冷却することもできる。そのため、電力用半導体装置内での温度分布が緩和されるので、応力がさらに緩和され、接合部分Jsの信頼性が高くなり、寿命信頼性が向上する。
Further, by providing the
つまり、従来のように、単に電力用半導体素子の上部電極に接合した電極部材に例えば、バスバーのような外部回路との配線部材を接合しただけでは、電力用半導体素子の上部電極からの放熱はほとんど期待できなかった。しかし、本実施の形態にかかる電極部材6の場合、電力用半導体素子4、5の上部電極と回路基板3間が、伝熱部材として機能可能な電極部材6を介して接続されているので、電力用半導体素子4、5の熱を上部と下部の両面から放熱することができる。そのため、電力用半導体素子4、5の動作温度が高くなっても、その熱が効率的に放熱されることで、局所的な高熱部の発生を抑え、熱疲労を抑制することができる。とくに、製造工程では、電線7Cとの接合部6jに熱が伝わる前に、回路基板3との接合部6fbを介して放熱板2側に熱が流れるので、電線7Cとの接合部6jにかかる熱疲労を抑制することができる。
That is, as in the prior art, by simply joining a wiring member with an external circuit such as a bus bar to an electrode member joined to the upper electrode of the power semiconductor element, heat dissipation from the upper electrode of the power semiconductor element is not caused. I could hardly expect it. However, in the case of the
つまり、電極部材6に、電力用半導体素子との接合部6fsと、回路基板3から電線を架橋配置するための架設接合部である接続部6jと、接合部6fsと接合部6jとの間に配置した回路基板3との接合部6fbとを設けるように構成したので、回路を構成するために必要な配線をコンパクトに形成することができるとともに、運転中や起動停止の繰り返しにともなう熱応力だけでなく、製造工程中に発生する応力が電力用半導体素子にかかるのを抑制できるので、運転温度が高くなっても、接合信頼性が高く、長寿命が期待できる電力用半導体装置を得ることができる。
In other words, the
なお、電力用半導体素子4、5として、シリコンウエハを基材とした一般的な素子でも良いが、本発明においては炭化ケイ素(SiC)や窒化ガリウム(GaN)、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用いた場合に特に顕著な効果が現れる。特に炭化ケイ素を用いた電力用半導体素子に好適に用いることができる。デバイス種類としては、スイッチング素子としてはIGBTの他に、MOSFET(Metal Oxide Semiconductor Field-Effect-Transistor)でもよい。
The
また、本実施の形態1においては、ケース11の素材としてPPSを用いたが、LCP(Liquid Crystal Polymer)など他の耐熱性樹脂やセラミックケースでも同様の効果が得られる。また、絶縁基板31に窒化アルミニウム基材を用いたが、窒化珪素やアルミナといった他の材料でもよい。また、回路パターン32や金属層33には、上述した銅のほか、アルミニウムなどの導電性材料またはそれらを主成分とする合金材料で形成してよく、さらに、酸化防止やはんだ材料の濡れ性を考慮して、表面にニッケルなどのめっき被膜を形成してもよい。また、回路パターン32を直接絶縁基板31に形成する必要もなく、絶縁基板31と独立した金属フレームをセラミック基材に接合する形態であっても同様の効果が得られる。
In the first embodiment, PPS is used as the material of the
また、はんだ材8A、8BとしてSnAgCuはんだやBiSnはんだを用いた例を示したが、SnSbはんだ(融点240℃)やSnZnはんだ(融点196℃)などを用いても同様の効果が得られる。さらに、電力用半導体素子のダイボンド材として、融点の高いAuSnはんだ(融点280℃)、AuSiはんだ(融点359℃以上)、あるいはCuSnはんだ(融点300℃以上)を用いることで、動作温度が200〜250℃を超える可能性がある炭化ケイ素等のワイドバンドギャップ半導体材料からなる電力用半導体素子にも対応することが可能となる。
Moreover, although the example which used SnAgCu solder or BiSn solder was shown as
また、耐熱温度の高い接合材料として導電性接着剤や低温焼成銀ナノパウダまたはペースト材などを用いても、同様の効果を得られる。導電性接着剤や低温焼成銀ナノパウダまたはペーストによる接合材料は、上述したはんだ材よりも軟らかい、つまり弾性率が低い材料である。そのため、接合部6fsと電力用半導体素子との接合材料よりも、接合部6fbと回路基板3との接合材料の方を軟らかい材料にするようにすれば、接合部分JsとJb間で変位が生じた場合、軟らかい接合材料を用いた接合部分Jb側が接合部分Js側より大きく変形するので、接合部分Jsにかかる応力が軽減され、電力用半導体素子への応力を抑制することができる。
The same effect can be obtained even when a conductive adhesive, a low-temperature baked silver nanopowder, or a paste material is used as a bonding material having a high heat-resistant temperature. A bonding material made of a conductive adhesive, low-temperature baked silver nanopowder or paste is a material that is softer than the above-described solder material, that is, has a low elastic modulus. Therefore, if the bonding material between the bonding portion 6fb and the
なお、本実施の形態および以降の変形例においては、電極部材6の3つの接合部は、接合材料8を用いて、それぞれ半導体素子、配線部材、および回路面と接合を行っているので接合部と称している。しかし、電極部材6の3つの接合部6fb、6fs、6jのうち、回路基板3と接合する接合部6fbは、回路基板3と機械的に接合する必要があるが、6fsと6jはそれぞれ半導体素子の電極および配線部材と電気接続できればよいのであって、必ずしも接合である必要はない。つまり、接合部6fs、6jについては、接合部と称するよりも電気接続部と称すべきものである。
In the present embodiment and subsequent modifications, the three joint portions of the
実施の形態1の変形例.
本発明の技術思想を具現化するのは、上記実施の形態に示した形状に限られるものではなく、様々な形態が適用できる。そこで、以下に、本実施の形態に対して具体的な2つの変形例を挙げて説明する。
Modification of the first embodiment.
The technical idea of the present invention is not limited to the shape shown in the above embodiment, and various forms can be applied. In view of this, two specific modifications to the present embodiment will be described below.
<第1の変形例>
図4と図5は、本実施の形態1の第1の変形例にかかる電極部材およびそれを用いた電力用半導体装置の構成を説明するためのもので、図4は本変形例にかかる電極部材を用いた電力用半導体装置の中の一つの電力用半導体素子の近傍部分を示すもので、図1と同様にパッケージから封止体を除いた場合の上面図、図5は図4のV−V線による断面を示す部分断面図である。本変形例にかかる電極部材206およびそれを用いた電力用半導体装置では、図1〜図3で説明した電極部材6に対し、図4、5に示すように、電極部材206の接合部の配置および形状を変更するとともに、回路基板203の構成に合わせ、回路基板203との接合材料も変更したものである。以下、図4,5に基づいて説明する。
<First Modification>
FIGS. 4 and 5 are for explaining the configuration of the electrode member according to the first modification of the first embodiment and the power semiconductor device using the electrode member, and FIG. 4 shows the electrode according to the modification. FIG. 5 shows the vicinity of one power semiconductor element in the power semiconductor device using the member, and is a top view when the sealing body is removed from the package as in FIG. 1, and FIG. It is a fragmentary sectional view which shows the cross section by the -V line. In the
電極部材206には、電線7Cとの架設接合部6jと、電力用半導体素子との接合部6fsと、架設接合部6jと接合部6fsとの間に設けた接合部6fbに加え、さらに、電極部材206での電気経路(6fs〜6j間)に対して、接合部6fsより外側に位置する部分に、回路基板203との接合部6feを設けた。さらに、接合部6fbと6feの接合面を形成する部分6wの幅、つまり電極部材206における電気経路に沿った長さに対して垂直な方向(y方向)の長さを接合部6fs部分の幅、つまり接合部6fsの接合対象のダイオード4の幅よりも広くした。
The
このような電極部材206の3つの接合部6fb、6fs、6feを、回路基板203およびダイオード4に対して、導電性接着剤8Cを用いて同時に接合する。すると、図4、図5に示すように、回路基板203の回路面に平行な面内において、ダイオード4との接合部分Jsを挟むように電極部材206と回路基板203との接合部分JbとJeが形成される。そのため、製造時においては、接合部6fb、6fe部分で支えることにより、接合部6fsを容易にダイオード4に対して平行で一定の距離を保つようにすることができる。また、運転中には、ダイオード4で発生した熱を接合部6fb、6feと面方向で対称の位置から放熱できるので、ダイオード4の面内温度分布がより均一になり、放熱性と信頼性のさらなる向上が可能となる。
The three joint portions 6fb, 6fs, and 6fe of the
しかも、接合部6fb、6feが形成される部分6wは、回路基板3に平行な面内で、接合部分JbとJeを結ぶ直線に略垂直な方向(y方向)における接合部分JbとJeの長さが、挟み込んだダイオード4の一辺の長さより長くなるように幅広に形成している。つまり、接合部6fb、6feが形成される部分6wは、接合時に対向するダイオード4の電極面の辺に平行な長さ(幅)が、当該辺の長さよりも長くなるように形成している。そのため、製造時においては、電極部材206が接合部分JbとJeを結ぶ直線を軸にして回転方向に移動してしまうのを防止し、よりダイオード4に対して平行で一定の距離を保つことができる。
Moreover, the
なお、本変形例では、導電性接着剤8Cを用いて電極部材206を接合したので、電極部材206を回路基板203の絶縁基板31部分に直接接合することができた。その点については、導電性のない絶縁接着剤を用いても、同様の効果を得ることができる。なお、図1で説明したように、絶縁基板上に形成した回路パターンに対してはんだ付けにより接合するようにしてもよいことは言うまでもない。
In this modification, since the
また、本変形例では、ダイオード4を挟むように、ダイオード4の矩形の電極面の対向する2辺の外側にそれぞれ電極部材206と回路基板203との接合部分Jb、Jeが位置するように接合部6fb、6feを形成したが、ダイオード4の3辺、あるいは4辺すべてを囲むように接合部を配置(形成)しても同様の効果が得られる。3方向以上に形成する場合、接合部の対応するダイオードの辺と平行な方向の幅は、ダイオードの辺より短くても同様の効果が得られる。
Further, in the present modification, the
<第2の変形例>
また、図6は第2の変形例にかかる電極部材を用いた電力用半導体装置の中の一つの電力用半導体素子の近傍部分を示すもので、図1と同様にパッケージから封止体を除いた場合の上面図である。本変形例にかかる電極部材306およびそれを用いた電力用半導体装置では、図1〜図3で説明した電極部材6に対し、図6に示すように、電極部材306の回路基板303との接合部6fbが形成された部分6sを、ダイオード4の矩形の電極面の4辺のうち、3辺を囲むように形成したものである。
<Second Modification>
FIG. 6 shows the vicinity of one power semiconductor element in the power semiconductor device using the electrode member according to the second modification, and the sealing body is removed from the package as in FIG. FIG. In the
このように形成することで、上述した第1の変形例と同様、製造時および運転時に電極部材と電力用半導体素子との接合部分Jsに偏った力がかかるのを抑制し、信頼性を向上させることができる。 By forming in this way, as in the first modification described above, it is possible to suppress the application of biased force to the joint portion Js between the electrode member and the power semiconductor element during manufacturing and operation, and improve reliability. Can be made.
以上のように、本発明の実施の形態1あるいは各変形例にかかる電極部材6(または206、306、以降まとめて6)によれば、電力用半導体装置において、回路基板3の回路面3fsに第1の面が接合された電力用半導体素子4、5の第2の面に形成された電極と、外部回路と接続するための配線部材7Cと、を電気接続するための電極部材6であって、前記電極と電気接続するための第1の電気接続部である接合部6fsと、配線部材7Cを回路面3fsから距離をおくように架設するとともに、配線部材7Cと電気接続するための第2の電気接続部である接合部6jと、第2の電気接続部6jと第1の電気接続部6fsとの間に形成され、回路面3fsにおける前記第1の面が接合された部分から離れた部分と接合するための接合部である接合部6fbと、を備えるように構成したので、電極部材6に配線部材7Cを電気接続するときの、応力や熱が接合部6fbと回路基板3との接合部分Jbで遮断されるため、電力用半導体素子4、5と電極部材6との接合部分Jsに与える影響を小さくすることが可能となる。あるいは、これを用いて電力用半導体装置を構成した場合、電力用半導体装置の動作に伴い、電力用半導体素子4、5部分で発生した熱も、逆に接合部分Jbで遮断されるため、配線部材7Cと電極部材6との接合部分Jcへの熱的な影響を抑制することができる。さらに、電力用半導体素子4、5の両面から熱をすぐ近傍の回路基板3および放熱板2に伝熱させることができるため、単に電力用半導体素子上または金具を介して配線材料を架空配線する場合よりも効率的な放熱が可能となる。あるいは、電力用半導体素子4、5を銅の放熱板2と、銅の電極部材6とで上下から挟み込むことにより、膨張係数の差によって生じる熱歪みによるダイボンド部などへの損傷を低減することが可能となる。そのため、従来のSi半導体に比較して、高い放熱性が求められるSiC半導体に代表されるワイドバンドギャップ半導体材料を用いた電力用半導体素子および電力用半導体装置への適用が可能となる。
As described above, according to the electrode member 6 (or 206, 306, hereinafter collectively 6) according to the first embodiment of the present invention or each modified example, in the power semiconductor device, the circuit surface 3fs of the
ここで、第1の変形例に示すように、回路面3fsにおける前記第1の面が接合された部分から離れた部分と接合するために、接合部6fbとの間に第1の電気接続部6fsが位置するように第1の電気接続部6fsから延在するように形成された第2の接合部である接合部6feと、を備えるようにすれば、電力用半導体素子4、5と第1の電気接続部6fsとの接合箇所Jsを、接合部6fbと回路面3fsとの接合箇所Jbと、第2接合部6feと回路面3fsとの接合箇所Jeと、によって挟み込むように両側から支えるので、製造工程では、接合部6fb、6fe部分で電極部材6を支えることにより、接合部6fsを容易に電力用半導体素子4、5に対して平行で一定の距離を保つようにすることができる。また、運転中には、電力用半導体素子4、5で発生した熱を接合部6fb、6feと面方向で対象の位置から放熱できるので、電力用半導体素子4、5の面内温度分布がより均一になり、放熱性と信頼性のさらなる向上が可能となる。
Here, as shown in the first modified example, in order to join the portion of the circuit surface 3fs that is away from the portion where the first surface is joined, the first electrical connection portion is provided between the joint portion 6fb. If it is provided with a junction 6fe which is a second junction formed so as to extend from the first electrical connection 6fs so that 6fs is located, the
また、第2の変形例に示すように、接合部6fbは、矩形形状をなす電力用半導体素子4、5の4側面のうち、接合部6fbが対向する側面と平行な方向における長さが、対向する側面の長さより長くなるように幅広部6wを形成した。そのため、製造工程中および運転中において、電極部材206が回路面3fsに対してねじれる動きを防止し、安定して信頼性の高い電力用半導体装置を得ることができる。
Further, as shown in the second modification example, the junction portion 6fb has a length in a direction parallel to the side surface facing the junction portion 6fb among the four side surfaces of the
また、第1の電気接続部6fsと電力用半導体素子4、5とを接合する第1の接合材料の弾性率よりも、接合部6fbと回路面3fsとを接合する第2の接合材料の弾性率の方が低くなるように構成すれば、接合部分JsとJb間で変位が生じた場合、軟らかい接合材料を用いた接合部分Jb側が接合部分Js側より大きく変形するので、接合部分Jsにかかる応力が軽減され、電力用半導体素子への応力を抑制することができる。
Further, the elasticity of the second bonding material for bonding the bonding portion 6fb and the circuit surface 3fs is higher than the elastic modulus of the first bonding material for bonding the first electric connection portion 6fs to the
なお、上記各実施の形態においては、スイッチング素子(トランジスタ)5や整流素子(ダイオード)4として機能する電力用半導体素子には、炭化ケイ素によって形成されたものを示したが、これに限られることはなく、一般的に用いられているケイ素(Si)で形成されたものであってもよい。しかし、ケイ素よりもバンドギャップが大きい、いわゆるワイドギャップ半導体を形成できる炭化ケイ素や、窒化ガリウム系材料又はダイヤモンドを用いた時の方が、以下に述べるように本発明による効果をより一層発揮することができる。 In each of the above embodiments, the power semiconductor element functioning as the switching element (transistor) 5 or the rectifier element (diode) 4 is formed of silicon carbide, but is not limited thereto. However, it may be formed of silicon (Si) which is generally used. However, when using silicon carbide, gallium nitride-based material, or diamond that can form a so-called wide gap semiconductor having a larger band gap than silicon, the effects of the present invention can be further exhibited as described below. Can do.
ワイドバンドギャップ半導体によって形成されたスイッチング素子や整流素子(本実施の形態における電力用半導体素子4、5)は、ケイ素で形成された素子よりも電力損失が低いため、スイッチング素子や整流素子における高効率化が可能であり、ひいては、電力用半導体装置の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や整流素子の小型化が可能であり、これら小型化されたスイッチング素子や整流素子を用いることにより、電力用半導体装置も小型化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力用半導体装置の一層の小型化が可能になる。
Since switching elements and rectifier elements (
一方、上記のように高温動作する場合は停止・駆動時の温度差が大きくなり、さらに、高効率・小型化によって、単位体積当たりに扱う電流量が大きくなる。そのため経時的な温度変化や空間的な温度勾配が大きくなり、電力用半導体素子と配線部材との熱応力も大きくなる可能性がある。しかし、本発明のように電力用半導体素子4、5と配線部材7Cとを電気接続する電極部材6では、電気接続部6fsと6jとの間に、回路面3fsとの接合部6fbを設けたので、配線部材7Cに起因する応力が電力用半導体素子4、5との接合部分Jsにかかるのを低減することができるので、ワイドバンドギャップ半導体の特性を活かして、小型化や高効率化を進めてもパワーサイクル寿命が長く、信頼性の高い電力用半導体装置を得ることが容易となる。つまり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。
On the other hand, when operating at a high temperature as described above, the temperature difference during stop and drive increases, and the amount of current handled per unit volume increases due to high efficiency and downsizing. Therefore, the temperature change over time and the spatial temperature gradient increase, and the thermal stress between the power semiconductor element and the wiring member may increase. However, in the
なお、スイッチング素子及び整流素子の両方がワイドバンドギャップ半導体によって形成されていても、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよい。 Note that both the switching element and the rectifying element may be formed of a wide band gap semiconductor, or one of the elements may be formed of a wide band gap semiconductor.
実施の形態2.
本実施の形態2では、実施の形態1と較べて、電極部材の電力用半導体素子との接合部の形状を変更したものである。図7は、本実施の形態2にかかる電極部材およびそれを用いた電力用半導体装置の構成を説明するためのもので、図7(a)は電力用半導体装置中の2つの電力用半導体素子とそれらと電気接合された電極部材を含む部分の断面図、図7(b)は図7(a)で示した部分の内、一つの電力用半導体素子との接合部を含む部分上面図である。
In the second embodiment, the shape of the joint portion between the electrode member and the power semiconductor element is changed as compared with the first embodiment. FIG. 7 is a diagram for explaining the configuration of the electrode member and the power semiconductor device using the electrode member according to the second embodiment. FIG. 7A shows two power semiconductor elements in the power semiconductor device. FIG. 7B is a partial top view including a joint portion with one power semiconductor element among the portions shown in FIG. 7A. is there.
本実施の形態2にかかる電極部材6には、図7(a)に示すように、2つの電力用半導体素子4A、4Bのそれぞれとの接合部6fs1、6fs2が設けられている。そして、接合部6fs1、6fs2は、それぞれ、電力用半導体素子4A、4Bとの接合領域において、内側よりも外側の方が電力用半導体素子4(の電極)との間隔が広がるように形成されている。
As shown in FIG. 7A, the
具体的には、電力用半導体素子4Bとの接合部6fs2は、幅方向(y)に沿って屈曲部6bが形成されるように電極部材6を屈曲させることで、接合領域において、長さ方向(x)での外側部分の方が、内側部分よりも電力用半導体素子4Bとの間隔が広がるようになる。これにより、電力用半導体素子4Bと接合するためのはんだ8Bは、長さ方向(x)での内側(中央)よりも外側(周縁部)の方が厚みが厚くなっている。
Specifically, the joining portion 6fs2 with the
また、電力用半導体素子4Aとの接合部6fs1は、図7(b)に示すように、接合領域における中央部分が凹むように凹状部(窪み)6dを設けることで、接合領域において外側部分の方が、内側部分よりも電力用半導体素子4Bとの間隔が広がる。これにより、電力用半導体素子4Bとの接合材料であるはんだ8Bが、内側(中央)よりも外側(周縁部)の方が厚みが厚くなっている。
In addition, as shown in FIG. 7B, the junction 6fs1 with the
上記のように、電力用半導体素子4との接合部材(はんだ8B)の厚みが、外側の方が内側よりも厚くなるようにすることにより、温度変化による電極部材6と電力用半導体素子4間にかかる熱応力を低減することができる。これは、線膨張係数の異なる部材が接合された場合、温度変化に伴って生じる部材間の位置関係は、接合部の中央部を起点に生じるため、外側の方が内側よりも位置ずれが大きく、熱応力の影響が顕著になる傾向がある。これに対して、本実施の形態では、内側よりも外側の方が、接合部材(はんだ8B)の厚みが厚くなるので、厚みあたりの変位(位置ずれ)を低減し、接合面内でのせん断応力の分布を平準化して接合信頼性を高めることができる。
As described above, the thickness of the joining member (
なお、上記例では、2つの接合部を異なる形状にする例を示したが、これは、形状の例を示すために異なる形状のものを記載しただけであって、同じ形状のものを形成してもよいことは言うまでもない。また、上記例では、曲面(球面)状の凹状部6dや直線的に屈曲する屈曲部6bの例を示したが、階段状や他の状態であっても、電力用半導体素子4との接合部材(はんだ8B)の厚みが、外側の方が内側よりも厚くなるようにすることにより、上記と同様の効果を得ることができる。
In the above example, the two joint portions are shown in different shapes. However, this is merely a description of different shapes to show examples of shapes, and the same shapes are formed. Needless to say. In the above example, the curved surface (spherical surface) -shaped
さらに、例えば、接合部6fs1のように、十字型のスリット、つまり、厚み方向(z)に貫通し、面の延在方向(y)に延びる複数の切込が交差する切込部6cを形成することにより、接合部6fs1部分の剛性を低く抑え、熱応力をさらに低減することが可能である。このとき、はんだ8Bが、切込部6c内を満たすことになるので、さらに接合力が増す。また切込部6cは、ここでは切込が十字型に交差する例を示しているが、直交である必要はなく、また、交差する数や角度を変化させても同様の効果が得られる。なお、この切込部6cは、例えば、実施の形態1で示したように、接合領域内で電力用半導体素子4との間隔を変化させていない場合に用いてもよいことは言うまでもない。
Further, for example, like the joint 6fs1, a cross-shaped slit, that is, a notch 6c that penetrates in the thickness direction (z) and intersects with a plurality of notches extending in the surface extending direction (y) is formed. By doing so, it is possible to reduce the rigidity of the joint 6fs1 portion and further reduce the thermal stress. At this time, since the
1 パッケージ部材(11:ケース、12:封止体(封止用ゲル))、 2 放熱板(放熱部材)、
3 回路基板(31:絶縁基板、32:回路パターン、33:金属層、3fr:放熱面、3fs:回路面)、
4 ダイオード(電力用半導体素子)、 5 IGBT(電力用半導体素子)、
6 電極部材(6b:屈曲部、6c:切込部、6d:凹状部、6fe:第2の接合部、6fs:電力用半導体素子との接合部(第1の電気接続部)、6fb:回路基板との接合部(接合部)、6j:電線との架橋接合部(第2の電気接続部)、6h:開口部、6s:接合部6fbを形成する特別な形状(囲む形状)部分、6t:薄肉部、6v:折り曲げ部、6w:接合部(6fbを形成する特別な形状(幅広形状)部分))
7 配線部材(7C:(架設される)電線、7Y:ボンディングワイヤ)、
8 接合材料(8A:はんだ、8B:はんだ、8C:導電性接着剤)、
9 端子、
Jb:電極部材の接合部と回路基板との接合部分、Jc:電極部材の第2の電気接続部と配線部材との接合部分、Js:電極部材の第1の電気接続部と電力用半導体素子との接合部分、Je:電極部材の第2の接合部と回路基板との接合部分、
百位の数字の違いは変形例による構成の相違を示す。
1 package member (11: case, 12: sealing body (gel for sealing)), 2 heat radiating plate (heat radiating member),
3 circuit board (31: insulating substrate, 32: circuit pattern, 33: metal layer, 3fr: heat dissipation surface, 3fs: circuit surface),
4 diode (power semiconductor element), 5 IGBT (power semiconductor element),
6 electrode member (6b: bent portion, 6c: notch portion, 6d: concave portion, 6fe: second junction portion, 6fs: junction portion (first electrical connection portion) with power semiconductor element, 6fb: circuit Joint part (joint part) with substrate, 6j: Cross-linked joint part (second electrical connection part) with electric wire, 6h: Opening part, 6s: Special shape (enclosing shape) part for forming joint part 6fb, 6t : Thin-walled part, 6v: Bent part, 6w: Joined part (special shape (wide shape) part forming 6fb))
7 Wiring member (7C: Electric wire (built), 7Y: Bonding wire),
8 bonding materials (8A: solder, 8B: solder, 8C: conductive adhesive),
9 terminals,
Jb: junction part of electrode member and circuit board, Jc: junction part of second electrical connection part of electrode member and wiring member, Js: first electrical connection part of electrode member and power semiconductor element Je: a joint part between the second joint part of the electrode member and the circuit board,
A difference in the hundreds indicates a difference in configuration according to the modification.
Claims (8)
前記電極部材は、板材を屈曲させた形状であり、
前記電極と電気接続するための第1の電気接続部と、
前記配線部材を前記回路面から距離をおくように架設するとともに、前記配線部材と電気接続するための第2の電気接続部と、
前記第2の電気接続部と前記第1の電気接続部との間に形成され、前記回路面における前記第1の面が接合された部分から離れた部分と接合するための接合部と、
前記接合部と前記第2の電気接続部との間または前記第2の電気接続部と前記第1の電気接続部との間に設けられた開口部と
を備えたことを特徴とする電力用半導体装置。 A circuit board; a power semiconductor element having a first surface joined to a circuit surface of the circuit board; an electrode formed on the second surface of the power semiconductor element; and wiring for connecting to an external circuit A power semiconductor device having a member and an electrode member for electrically connecting the electrode and the wiring member ,
The electrode member has a shape obtained by bending a plate material,
A first electrical connection for electrical connection with the electrode;
A second electrical connection portion for constructing the wiring member at a distance from the circuit surface and electrically connecting the wiring member;
A joint portion formed between the second electrical connection portion and the first electrical connection portion, for joining a portion of the circuit surface away from the portion where the first surface is joined;
An electrical power supply comprising: an opening provided between the joint and the second electrical connection or between the second electrical connection and the first electrical connection Semiconductor device .
前記電極と電気接続するための第1の電気接続部と、
前記配線部材を前記回路面から距離をおくように架設するとともに、前記配線部材と電気接続するための第2の電気接続部と、
前記第2の電気接続部と前記第1の電気接続部との間に形成され、前記回路面における前記第1の面が接合された部分から離れた部分と接合するための接合部と、を備え、
前記第1の電気接続部には、前記電極との接合領域において、厚み方向に貫通するとともに、面の延在方向に延びる複数の切込が交差する切込部が形成されていることを特徴とする電力用半導体装置。 A circuit board; a power semiconductor element having a first surface joined to a circuit surface of the circuit board; an electrode formed on the second surface of the power semiconductor element; and wiring for connecting to an external circuit A power semiconductor device having a member and an electrode member for electrically connecting the electrode and the wiring member,
A first electrical connection for electrical connection with the electrode;
A second electrical connection portion for constructing the wiring member at a distance from the circuit surface and electrically connecting the wiring member;
A joint portion formed between the second electrical connection portion and the first electrical connection portion, for joining a portion of the circuit surface away from the portion where the first surface is joined; Prepared,
The first electrical connection portion is formed with a notch portion that penetrates in the thickness direction and intersects with a plurality of notches extending in the surface extending direction in a bonding region with the electrode. A power semiconductor device .
を備えたことを特徴とする請求項1または3に記載の電力用半導体装置。 In order to join the portion of the circuit surface away from the portion where the first surface is joined, the first electrical connection portion is positioned so that the first electrical connection portion is located between the joint portion. A second joint formed to extend from,
The power semiconductor device according to claim 1 or 3, further comprising a.
前記電極と電気接続するための第1の電気接続部と、
前記配線部材を前記回路面から距離をおくように架設するとともに、前記配線部材と電気接続するための第2の電気接続部と、
前記第2の電気接続部と前記第1の電気接続部との間に形成され、前記回路面における前記第1の面が接合された部分から離れた部分と接合するための接合部と、を備え、
前記接合部は、矩形形状をなす前記電力用半導体素子の4側面のうち、当該接合部が対向する側面と平行な方向における長さが、前記対向する側面の長さより長い、
ことを特徴とする電力用半導体装置。 A circuit board; a power semiconductor element having a first surface joined to a circuit surface of the circuit board; an electrode formed on the second surface of the power semiconductor element; and wiring for connecting to an external circuit A power semiconductor device having a member and an electrode member for electrically connecting the electrode and the wiring member,
A first electrical connection for electrical connection with the electrode;
A second electrical connection portion for constructing the wiring member at a distance from the circuit surface and electrically connecting the wiring member;
A joint portion formed between the second electrical connection portion and the first electrical connection portion, for joining a portion of the circuit surface away from the portion where the first surface is joined; Prepared,
The joint portion has a length in a direction parallel to the side surface facing the joint portion of the four side surfaces of the power semiconductor element having a rectangular shape, which is longer than the length of the facing side surface.
A power semiconductor device .
前記接合部と前記回路面との接合が第2の接合材料により行われ、
前記第1の接合材料の弾性率よりも、前記第2の接合材料の弾性率の方が低いことを特徴とする請求項1ないし5のいずれか1項に記載の電力用半導体装置。 Electrical connection between the first electrical connection portion and the electrode is performed by bonding using a first bonding material;
Bonding between the bonding portion and the circuit surface is performed by a second bonding material,
It said than the elastic modulus of the first bonding material, the power semiconductor device according to any one of claims 1 to 5, wherein the second is lower elastic modulus of the bonding material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012184870A JP5863602B2 (en) | 2011-08-31 | 2012-08-24 | Power semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011188753 | 2011-08-31 | ||
JP2011188753 | 2011-08-31 | ||
JP2012184870A JP5863602B2 (en) | 2011-08-31 | 2012-08-24 | Power semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013065836A JP2013065836A (en) | 2013-04-11 |
JP5863602B2 true JP5863602B2 (en) | 2016-02-16 |
Family
ID=48189031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012184870A Active JP5863602B2 (en) | 2011-08-31 | 2012-08-24 | Power semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5863602B2 (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2015107871A1 (en) * | 2014-01-15 | 2017-03-23 | パナソニックIpマネジメント株式会社 | Semiconductor device |
JP2015201505A (en) * | 2014-04-07 | 2015-11-12 | 三菱電機株式会社 | semiconductor device |
JP2016099127A (en) * | 2014-11-18 | 2016-05-30 | 富士電機株式会社 | Manufacturing method of power semiconductor module and intermediate assembly unit thereof |
JP6242328B2 (en) * | 2014-12-02 | 2017-12-06 | 三菱電機株式会社 | Semiconductor device |
EP3252810B1 (en) * | 2015-01-29 | 2020-01-08 | Kyocera Corporation | Circuit board and electronic device |
US10559538B2 (en) | 2015-02-25 | 2020-02-11 | Mitsubishi Electric Corporation | Power module |
JP6524809B2 (en) * | 2015-06-10 | 2019-06-05 | 富士電機株式会社 | Semiconductor device |
US10217690B2 (en) | 2015-11-30 | 2019-02-26 | Kabushiki Kaisha Toshiba | Semiconductor module that have multiple paths for heat dissipation |
CN108496247B (en) | 2016-01-29 | 2022-05-17 | 三菱电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
US11557564B2 (en) | 2019-04-08 | 2023-01-17 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
JP7422696B2 (en) * | 2021-02-09 | 2024-01-26 | 三菱電機株式会社 | Semiconductor device and semiconductor device manufacturing method |
WO2023022001A1 (en) * | 2021-08-20 | 2023-02-23 | 三菱電機株式会社 | Power module and power conversion device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5001545A (en) * | 1988-09-09 | 1991-03-19 | Motorola, Inc. | Formed top contact for non-flat semiconductor devices |
JPH0749802Y2 (en) * | 1989-12-28 | 1995-11-13 | 富士電機株式会社 | Semiconductor device |
JPH11186689A (en) * | 1997-12-25 | 1999-07-09 | Kyocera Corp | Connection structure for wiring boards |
JP2000277557A (en) * | 1999-03-26 | 2000-10-06 | Fujitsu Ten Ltd | Semiconductor device |
JP4499577B2 (en) * | 2005-01-19 | 2010-07-07 | 三菱電機株式会社 | Semiconductor device |
JP2009259981A (en) * | 2008-04-15 | 2009-11-05 | Toshiba Corp | Semiconductor device, and method of manufacturing the same |
JP2010092918A (en) * | 2008-10-03 | 2010-04-22 | Toyota Industries Corp | Connection structure and connection method between plate type electrode and block type electrode |
JP5388661B2 (en) * | 2009-04-03 | 2014-01-15 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
DE102009020733B4 (en) * | 2009-05-11 | 2011-12-08 | Danfoss Silicon Power Gmbh | Process for the contact sintering of band-shaped contact elements |
JP5185956B2 (en) * | 2010-01-06 | 2013-04-17 | 三菱電機株式会社 | Power semiconductor device |
-
2012
- 2012-08-24 JP JP2012184870A patent/JP5863602B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013065836A (en) | 2013-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5863602B2 (en) | Power semiconductor device | |
US10559538B2 (en) | Power module | |
US10070528B2 (en) | Semiconductor device wiring pattern and connections | |
US9379083B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US9673118B2 (en) | Power module and method of manufacturing power module | |
JP5279632B2 (en) | Semiconductor module | |
KR101173927B1 (en) | semiconductor device module | |
JP2007234690A (en) | Power semiconductor module | |
CN108735692B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
WO2017217369A1 (en) | Power semiconductor device | |
JP5895220B2 (en) | Manufacturing method of semiconductor device | |
JP2010283053A (en) | Semiconductor device and method for manufacturing the same | |
JP2015115471A (en) | Power semiconductor device | |
JP6504962B2 (en) | Power semiconductor device | |
JP5676413B2 (en) | Power semiconductor device | |
JP2009164647A (en) | Semiconductor device | |
CN112331632B (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
US20130256920A1 (en) | Semiconductor device | |
JP2012089563A (en) | Semiconductor module | |
JP5800716B2 (en) | Power semiconductor device | |
JP2014116478A (en) | Semiconductor module, semiconductor module manufacturing method and power conversion apparatus | |
JP7209615B2 (en) | semiconductor equipment | |
JP2015026667A (en) | Semiconductor module | |
KR101897304B1 (en) | Power module | |
JP2018073923A (en) | Power semiconductor device, method of manufacturing the same, and power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151222 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5863602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |