JP5860362B2 - 負荷駆動装置 - Google Patents

Description

本発明は、抵抗性負荷に繰り返しパルス電圧を印加するパルス駆動回路を備える負荷駆動装置に関する。

従来より、例えば、ジルコニア等の固体電解質体を主体に構成された酸素センサの検出素子を加熱するヒータなどの抵抗性負荷を駆動する負荷駆動装置として、一端が接地された抵抗性負荷の他端に、自身の出力端を接続して、この抵抗性負荷に繰り返しパルス電圧を印加するパルス駆動回路を備えるものが用いられている。このような負荷駆動装置において、パルス駆動回路と抵抗性負荷との接続経路内における接地電位または電源電位への短絡や、接続経路内での断線などの異常が発生する場合がある。特に、接地電位または電源電位への短絡が発生した場合には、抵抗性負荷の駆動を続けるとパルス駆動回路の故障にも繋がるため、負荷駆動装置は、このような異常の発生を適切に検知できる異常検知手段を備えていることが好ましい。
例えば、特許文献１には、駆動装置から負荷装置に至る経路にどのようなショート（短絡）が発生しているかを特定するレベル特定手段を備える制御装置が開示されている。

特開２００６−３０８４５７号公報

ところで、このような負荷駆動装置においても、昨今のコストダウンの要求等により、従来に比して、回路の部品点数の削減が進んでいる。すると、従来は判別可能であったパルス駆動回路と抵抗性負荷との接続経路内での断線発生と、この接続経路のうち、パルス駆動回路の出力端と抵抗性負荷の他端とを接続する第１接続路の電源電位への短絡発生とが、判別出来ない場合があることが判明した。具体的には、例えば、パルス駆動回路の出力端と接地電位との間にコンデンサを有する一方、このコンデンサに充電された電荷の放電経路が、回路の部品点数の削減によって、抵抗性負荷以外になくなった場合などが挙げられる。この場合は、パルス駆動回路と抵抗性負荷との接続経路が断線した状態でパルス駆動回路がオンすると、パルス駆動回路の出力端と接地電位との間のコンデンサが充電されたままとなって、パルス駆動回路の出力端における出力端電圧のレベルがハイレベルに固定されてしまう。一方、接続経路のうち、第１接続路が電源電位に短絡しているときも同様にハイレベルに固定される。従って、これらの場合に、上述の出力端電圧がハイレベルに固定された状態を検出しても、それが接続経路内での断線によるものか、電源電位への短絡によるものかの区別が出来ない。このため、接続経路において、これらの異常が発生した場合に、その異常の内容を適切に通知することが出来ないという問題があった。

本発明は、かかる問題点に鑑みてなされたものであって、抵抗性負荷に繰り返しパルス電圧を印加するパルス駆動回路を備える負荷駆動装置に関して、パルス駆動回路と抵抗性負荷との接続経路において発生した異常を、適切に検知出来る負荷駆動装置を提供するものである。

その一態様は、一端が接地された抵抗性負荷の他端に、自身の出力端を接続して、上記抵抗性負荷に繰り返しパルス電圧を印加するパルス駆動回路であって、上記出力端と接地電位との間にコンデンサを有するパルス駆動回路と、上記パルス駆動回路の上記出力端における出力端電圧を、ハイレベル及びローレベルのいずれかとして検知するレベル検知回路と、スイッチの非放電側から放電側への切り換えにより上記コンデンサに充電された電荷を放電させる放電経路を構成してなり、上記パルス駆動回路による上記パルス電圧の印加を停止し、かつ、上記出力端電圧がハイレベルを保つ状態において、上記パルス駆動回路と上記抵抗性負荷との接続経路内で断線が生じている場合には、上記出力端電圧がハイレベルからローレベルへ変化するに足る放電維持時間にわたって、上記スイッチを上記放電側へ切り換える切換放電手段と、上記スイッチを上記非放電側へ戻した後、上記レベル検知回路により上記出力端電圧のレベルを検知する放電後検知手段と、上記放電後検知手段でローレベルを検知したときは、上記接続経路内での断線発生と判断する一方、上記放電後検知手段でハイレベルを検知したときは、上記接続経路のうち、上記出力端と上記抵抗性負荷の上記他端とを接続する第１接続路の電源電位への短絡発生と判断する判断手段と、を備える負荷駆動装置である。

前述の通り、パルス駆動回路の出力端と接地電位との間にコンデンサを有している場合であって、抵抗性負荷以外に、このコンデンサに充電された電荷の接地電位への放電経路がない場合には、パルス駆動回路の出力端における出力端電圧がハイレベルに固定されてしまうことがある。
しかるに、この負荷駆動装置では、スイッチの非放電側から放電側への切り換えによりコンデンサに充電された電荷を放電させる放電経路を構成してなり、パルス駆動回路によるパルス電圧の印加を停止し、かつ、出力端電圧がハイレベルを保つ状態において、放電維持時間にわたってスイッチを放電側へ切り換える切換放電手段を備えている。ここで、パルス駆動回路と抵抗性負荷との接続経路内で断線している場合には、切換放電手段のスイッチを放電側へ切り換えることにより、コンデンサに充電された電荷が放電経路を通じて放電されて、パルス駆動回路の出力端電圧のレベルがローレベルまで下がる。
一方、パルス駆動回路の出力端と抵抗性負荷の他端とを接続する第１接続路の電源電位への短絡が発生している場合には、切換放電手段のスイッチを放電側へ切り換えて、コンデンサに充電された電荷を放電経路を通じて放電させようとしても、パルス駆動回路の出力端電圧のレベルは、電源電位（ハイレベル）に固定されたままとなる。

そこで、切換放電手段のスイッチを非放電側へ戻した後、放電後検知手段で出力端電圧のレベルがハイレベルであるかローレベルであるかを検知する。これにより、放電後検知手段で、ローレベルを検知したときは、接続経路内での断線発生と判断することができ、一方、ハイレベルを検知したときは、第１接続路の電源電位への短絡発生と判断することができる（判断手段）。
かくして、この負荷駆動装置では、パルス駆動回路と抵抗性負荷との接続経路における異常のうち、接続経路内での断線発生と、第１接続路の電源電位への短絡発生を、それぞれ適切に検知することが出来る。

なお、切換放電手段としては、放電経路として抵抗器を用いて、この抵抗器の一端をパルス駆動回路の出力端に接続し、抵抗器の他端を、放電維持時間にわたり、トランジスタ等のスイッチング素子やリレーなどのスイッチを介して接地電位（ローレベル）に接続する構成が挙げられる。また、放電経路である抵抗器の他端をマイクロプロセッサのＩ／Ｏポートに接続し、このＩ／Ｏポートから放電維持時間にわたりローレベルを出力する構成も挙げられる。

さらに、上述の負荷駆動装置であって、前記切換放電手段の実行に先立って、前記パルス駆動回路により、前記抵抗性負荷に前記パルス電圧を繰り返し印加し続けた状態において、前記出力端電圧について継続してハイレベルが生じているか、または、継続してローレベルが生じているか、あるいはそれ以外かを検知する予備検知手段を備え、上記切換放電手段は、上記予備検知手段でハイレベルの継続が検知された場合に実行される構成とされてなる負荷駆動装置とすると良い。

この負荷駆動装置では、予備検知手段を備えており、予備検知手段でハイレベルの継続が検知された場合に、切換放電手段が実行される。これにより、切換放電手段の実行に先立って、接続経路内での断線、または、第１接続路の電源電位への短絡のいずれかの異常が発生していることを、適切に検知することができる。

さらに、上述の負荷駆動装置であって、前記予備検知手段で、ローレベルの継続が検知されたときに、前記第１接続路の前記接地電位への短絡発生と判断する接地電位短絡判断手段を備える負荷駆動装置とすると良い。

この負荷駆動装置では、予備検知手段でローレベルの継続が検知されたときに、第１接続路の接地電位への短絡発生と判断する。これにより、接続経路における異常について、接続経路内での断線発生と、第１接続路の電源電位への短絡発生に加えて、第１接続路の接地電位への短絡発生を、それぞれ適切に検知することができる。

さらに、上述のいずれかの負荷駆動装置であって、前記放電後検知手段は、前記スイッチを前記放電側から前記非放電側へ戻した後、待ち時間の経過を待って、前記レベル検知回路により前記出力端電圧のレベルを検知し、上記待ち時間が、前記第１接続路が前記電源電位へ短絡している場合に、上記スイッチを上記放電側から上記非放電側へ戻した後、上記出力端電圧がハイレベルに戻るまでに要する第１戻り時間よりも長い時間に設定されてなる負荷駆動装置とすると良い。

例えば、切換放電手段の放電経路として抵抗器を用い、この抵抗器の一端をパルス駆動回路の出力端に接続し、抵抗器の他端を、スイッチを介して接地電位に接続する。さらに、抵抗器の他端を、レベル検知回路にも接続し、この抵抗器を介して出力端電圧のレベルを検知する回路構成とした場合を考える。このような回路構成で、第１接続路の電源電位への短絡が発生している場合には、切換放電手段のスイッチを放電側へ切り換えて、抵抗器の他端を接地電位に接続しても、前述したように、抵抗器の一端が接続されたパルス駆動回路の出力端は電源電位に固定されたままである。一方、この間、抵抗器の他端は接地電位に接続されているので、レベル検知回路では、ローレベルが検知される状態となる。そして、切換放電手段のスイッチを放電側から非放電側へ戻すと、抵抗器を介してレベル検知回路で検知される出力端電圧のレベルは、すみやかにハイレベルに戻る。但し、スイッチを非放電側に戻した直後に出力端電圧のレベルを検知すると、ハイレベルに戻る前のローレベルを検知してしまい、本来検知されるべきハイレベルが適切に検知できない場合がありうる。

しかるに、この負荷駆動装置では、切換放電手段のスイッチを非放電側へ戻した後、上述の第１戻り時間よりも長い待ち時間の経過を待って、レベル検知回路により出力端電圧のレベルを検知する。これにより、第１接続路の電源電位への短絡が発生している場合に、放電後検知手段で検知されるべき出力端電圧のハイレベルを適切に検知でき、電源電位への短絡の発生を確実に検知することができる。

さらに、上述の負荷駆動装置であって、前記放電後検知手段は、前記待ち時間が、前記接続経路内での断線が発生している場合に、前記スイッチを前記放電側から前記非放電側へ戻した後、前記出力端電圧がハイレベルに戻るのに要する第２戻り時間よりも短い時間に設定されてなる負荷駆動装置とすると良い。

接続経路内での断線が発生している場合、パルス駆動回路によるパルス電圧の印加を停止した状態であっても、切換放電手段のスイッチを放電側から非放電側へ戻すと、漏れ電流等の影響によりコンデンサが再度充電され、出力端電圧が徐々に上昇して再びハイレベルに戻る場合がある。
しかるに、この負荷駆動装置では、待ち時間を、上述の第２戻り時間よりも短い時間に設定している。このため、出力端電圧が徐々に上昇しても、これをハイレベルと検知することはない。これにより、接続経路内での断線が発生している場合に、放電後検知手段で検知されるべき出力端電圧のローレベルを適切に検知でき、接続経路内での断線の発生を確実に検知することができる。

さらに、上述の負荷駆動装置であって、前記放電維持時間が、前記パルス駆動回路から出力する前記パルス電圧の繰り返し周期よりも長い時間に設定されてなる負荷駆動装置とすると良い。

判断手段での判断を適切に行うには、接続経路内での断線が発生している場合に、コンデンサを放電させてパルス駆動回路の出力端電圧がローレベルに下がるのに足る時間にわたって、切換放電手段によるスイッチの放電側への切り換えを維持することが望ましい。
この負荷駆動装置では、放電維持時間を、パルス駆動回路から出力するパルス電圧の繰り返し周期よりも長い時間に設定しているので、接続経路内での断線が発生した場合に、コンデンサに蓄えられた電荷を十分放電させて、パルス駆動回路の出力端電圧をローレベルまで十分に下げることができる。これにより、判断手段での判断を適切に行うことができる。

さらに、上述のいずれかの負荷駆動装置であって、前記切換放電手段は、前記放電経路として、前記出力端に自身の一端側を接続した抵抗器を含み、前記スイッチを前記放電側へ切り換えて、上記抵抗器の他端の電位を前記放電維持時間にわたりローレベルとする手段である負荷駆動装置とすると良い。

この負荷駆動装置では、切換放電手段は、放電経路として、パルス駆動回路の出力端に一端側を接続した抵抗器を含んでいる。そして、スイッチの放電側への切り換えにより、抵抗器の他端の電位を放電維持時間にわたりローレベルとする。これにより、簡易な構成で、コンデンサを放電することができる。

さらに、上述の負荷駆動装置であって、マイクロプロセッサを備え、前記レベル検知回路は、上記マイクロプロセッサ内に設けられ、このマイクロプロセッサの入出力ポートに接続したデジタル入力回路を含み、前記パルス駆動回路の前記出力端は、前記抵抗器を介して、上記入出力ポートに接続されており、前記切換放電手段は、上記マイクロプロセッサ内に設けられ、上記入出力ポートに接続し、上記抵抗器の前記他端の電位をローレベルとするデジタル出力回路を含む負荷駆動装置とすると良い。

この負荷駆動装置では、レベル検知回路は、マイクロプロセッサの入出力ポートに接続したデジタル入力回路（入力ポート）を含み、パルス駆動回路の出力端が、切換放電手段の放電経路をなす抵抗器を介して、この入出力ポートに接続されている。そして、切換放電手段は、この入出力ポートに接続し、抵抗器の他端の電位をローレベルとするデジタル出力回路（出力ポート）を含んでいる。したがって、レベル検知回路と切換放電手段とで、入出力ポートを兼用し、さらに、切換放電手段の抵抗器を、レベル検知回路におけるデジタル入力回路の保護用の抵抗器として兼用することができる。
これにより、レベル検知回路及び切換放電手段として、マイクロプロセッサの外部に、それぞれ別々の回路を用意する必要がなく、しかもパルス駆動回路の出力端を抵抗器を介して、マイクロプロセッサの入出力ポートに接続するだけの簡易な回路構成で、両者を兼用した回路を実現することができる。

実施形態に係る負荷駆動装置の概略構成を示す説明図である。 実施形態に係る負荷駆動装置のうち、マイクロプロセッサの動作を示すフローチャートである。 二次検知ルーチンの内容を示すフローチャートである。 二次検知ルーチンの動作を示すタイミングチャートである。

以下、本発明の実施の形態を、図面を参照しつつ説明する。図１は、本実施形態の負荷駆動装置１の概略構成を示す図である。この負荷駆動装置１は、抵抗性負荷を駆動するためのものであり、本実施形態では、ジルコニア等の固体電解質体を主体に構成された酸素センサの検出素子（不図示）を加熱するヒータ２の駆動に用いた場合を例示する。なお、ここでは、酸素センサ及びその検出素子についての説明は省略する。

負荷駆動装置１は、マイクロプロセッサ１０、パルス駆動回路１４、ＦＥＴ１５、抵抗器Ｒなどを備え、ヒータ２の駆動に用いられる。
ヒータ２は、その一端２Ｎが、リード線２３を介して、接地端２１に接続されており、この接地端２１は、負荷駆動装置１の回路内で、接地電位ＧＮＤに接地されている。また、ヒータ２の他端２Ｐは、リード線２２を介して、パルス駆動回路１４の出力端２０に接続されている。

パルス駆動回路１４は、Ｐチャネル型のパワーＭＯＳ−ＦＥＴ（以下、単にＦＥＴともいう）１４ａを内蔵したハイサイド型のドライバモジュールであり、ＦＥＴ１４ａのドレインＤは、パルス駆動回路１４の出力端２０に接続されている。
また、このパルス駆動回路１４は、ＦＥＴ１４ａのほか、ゲートドライブ回路１４ｂ、電流検出抵抗１４ｃ、及び、過電流保護回路１４ｄを内蔵しており、ＦＥＴ１４ａのソースＳは、電流検出抵抗１４ｃを介して電源電位ＶＢに接続している。また、ＦＥＴ１４ａのゲートＧは、ゲートドライブ回路１４ｂに接続されており、このゲートドライブ回路１４ｂの入力は、パルス駆動回路１４の外部に取り出されている。さらに、過電流保護回路１４ｄは、電流検出抵抗１４ｃに流れる電流を検出し、過電流発生時には、ゲートドライブ回路１４ｂを制御してＦＥＴ１４ａに流れる電流を遮断する。また、この過電流保護回路１４ｄは、電流検出抵抗１４ｃに流れる電流の大きさを電圧値としてをパルス駆動回路１４の外部に出力する。

マイクロプロセッサ１０は、Ａ／Ｄ入力ポート１１、入出力ポート１２、及びＰＷＭ出力ポート１３を有している。マイクロプロセッサ１０のＰＷＭ出力ポート１３は、前段ドライバであるＦＥＴ１５を介してパルス駆動回路１４のゲートドライブ回路１４ｂの入力に接続されており、ＰＷＭ出力ポート１３の指示に基づいて、パルス駆動回路１４のＦＥＴ１４ａがオンオフされる。これにより、パルス駆動回路１４は、電源電位ＶＢをＰＷＭ制御によりスイッチングして、出力端２０と接地端２１の間に接続されたヒータ２に、繰り返しのパルス電圧ＰＳを印加する。なお、本実施形態では、パルス電圧ＰＳの繰り返し周期Ｔは、１０ｍｓｅｃとされている。
また、マイクロプロセッサ１０のＡ／Ｄ入力ポート１１は、過電流保護回路１４ｄの出力に接続されており、電流検出抵抗１４ｃに流れる電流の大きさを電圧値として入力する。

さらに、マイクロプロセッサ１０の入出力ポート１２は、抵抗器Ｒを介して、パルス駆動回路１４の出力端２０に接続されている。具体的には、パルス駆動回路１４の出力端２０に抵抗器Ｒの一端Ｒｐ側が接続され、この抵抗器Ｒの他端Ｒｎが入出力ポート１２に接続されている。入出力ポート１２は、マイクロプロセッサ１０の内部で、デジタル入力回路１２Ｉ及びデジタル出力回路１２Ｏに接続されている。このうち、デジタル出力回路１２Ｏは、設定により出力のオンオフが可能であり、デジタル出力回路１２Ｏの出力をオンにしたときは、入出力ポート１２は出力ポートとして機能する。一方、デジタル出力回路１２Ｏの出力をオフにしたときは、入出力ポート１２は入力ポートとして機能し、入出力ポート１２に入力された電圧を、デジタル入力回路１２Ｉでハイレベルまたはローレベルとして読み取る。これにより、入出力ポート１２は、設定で入力ポートあるいは出力ポートに切換可能である。本実施形態では、入出力ポート１２を入力ポートに設定したときは、抵抗器Ｒを介して、デジタル入力回路１２Ｉで、パルス駆動回路１４の出力端２０の出力端電圧ＶＤのレベルをハイレベルまたはローレベルとして読み取る。一方、入出力ポート１２を出力ポートに設定したときは、デジタル出力回路１２Ｏからローレベルを出力して、パルス駆動回路１４の出力端２０に一端Ｒｐ側を接続した抵抗器Ｒの他端Ｒｎの電位をローレベルとする。

ここで、パルス駆動回路１４とヒータ２との接続経路であるリード線２２，２３に異常が発生した場合に、その異常を検知する手法について検討する。
まず、接地端２１とヒータ２の一端２Ｎとを接続するリード線２３が、その経路の途中で接地電位ＧＮＤに短絡している場合を考える。元々リード線２３は、接地端２１を通じて接地電位ＧＮＤに接地されているので、リード線２３が経路の途中で接地電位ＧＮＤに短絡しても、正常な場合との電気回路的な差異が無い。このため、これを異常として検知することは困難であり、また、使用上の問題も特に生じないので、ここでは、検知の対象から除外する。
また、リード線２３が、電源電位ＶＢに短絡している場合を考えると、これは、電源電位ＶＢと接地電位ＧＮＤの短絡となるので、パルス駆動回路１４によるヒータ２の駆動とは関係なく、電源側で過電流の異常が発生することになる。このため、こちらについても検知の対象から除外する。
従って、本実施形態の負荷駆動装置１では、リード線２３の接地電位ＧＮＤまたは電源電位ＶＢへの短絡については、検知を行わない。

次いで、パルス駆動回路１４の出力端２０とヒータ２の他端２Ｐとを接続するリード線２２（第１接続路）が、接地電位ＧＮＤに短絡している場合を考える。この場合には、パルス駆動回路１４により、ヒータ２にパルス電圧ＰＳを繰り返し印加し続けても、出力端２０の出力端電圧ＶＤは、接地電位ＧＮＤに固定されたままとなる。このため、入出力ポート１２を入力ポートに設定して、出力端電圧ＶＤのレベルを検知すると、デジタル入力回路１２Ｉはローレベルを検知し続ける。一方、短絡が発生していない正常時には、ヒータ２にパルス電圧ＰＳを繰り返し印加することで、出力端電圧ＶＤのレベルが、ハイレベルとローレベルとの間の遷移を繰り返す。
従って、これを利用すれば、リード線２２の接地電位ＧＮＤへの短絡を判別することができる。また、この状態でパルス駆動回路１４のＦＥＴ１４ａがオンすると、ＦＥＴ１４ａ及び電流検出抵抗１４ｃに過電流が流れるので、過電流保護回路１４ｄが過電流を検出して、ＦＥＴ１４ａに流れる電流を遮断する。

ところで、負荷駆動装置１は、パルス駆動回路１４の出力端２０と接地電位ＧＮＤとの間にコンデンサＣを有している。一方、この負荷駆動装置１は、ヒータ２以外に、コンデンサＣに充電された電荷を放電可能な放電経路を有していない。このため、パルス駆動回路１４とヒータ２との接続経路であるリード線２２，２３のいずれかが断線した場合には、コンデンサＣに充電された電荷の放電経路がなくなる。従って、この状態でパルス駆動回路１４が一旦オンして、コンデンサＣが充電されると、その後パルス駆動回路１４がオフになっても、コンデンサＣに充電された電荷が放電されず、出力端電圧ＶＤは、電源電位ＶＢ近くの電位（ハイレベル）を保ったままとなる。これにより、入出力ポート１２を入力ポートに設定して、出力端電圧ＶＤのレベルを検知した場合には、デジタル入力回路１２Ｉは、ハイレベルを検知し続ける。

一方、パルス駆動回路１４の出力端２０とヒータ２の他端２Ｐとを接続するリード線２２（第１接続路）が、電源電位ＶＢに短絡している場合を考える。この場合も、出力端２０の出力端電圧ＶＤは、電源電位ＶＢに固定されたままとなるので、デジタル入力回路１２Ｉは、出力端電圧ＶＤのハイレベルを検知し続ける。また、この場合、ヒータ２には、電源電位ＶＢから直接電流が流れているので、パルス駆動回路１４のＦＥＴ１４ａがオンしても、このＦＥＴ１４ａ及び電流検出抵抗１４ｃにはほとんど電流が流れない。

従って、この負荷駆動装置１では、出力端電圧ＶＤのレベルをそのまま検知しただけでは、リード線２２，２３（接続経路）のいずれかが断線した場合と、リード線２２（第１接続路）が電源電位ＶＢに短絡した場合とを判別することが出来ない。
そこで、この負荷駆動装置１は、まず、リード線２２（第１接続路）の接地電位ＧＮＤへの短絡の発生と、リード線２２，２３（接続経路）における他の不具合の発生についての判断を行っている。そして、他の不具合の発生と判断した場合には、入出力ポート１２を出力ポートに設定し、デジタル出力回路１２Ｏからローレベルを出力して、抵抗器Ｒの他端Ｒｎの電位をローレベルとすることにより、コンデンサＣに充電された電荷を抵抗器Ｒを通じて放電させる。その後、入出力ポート１２を入力ポートに戻して、出力端２０の出力端電圧ＶＤのレベルをデジタル入力回路１２Ｉで検知することにより、リード線２２（第１接続路）の電源電位ＶＢへの短絡であるか（ハイレベル）、あるいは、リード線２２，２３（接続経路）の断線であるか（ローレベル）を判断している。

以下、図２及び図３を参照しつつ、本実施形態の負荷駆動装置１によるパルス駆動回路１４とヒータ２との接続経路（リード線２２，２３）における不具合の検知手法について、具体的に説明する。
図２及び図３は、本実施形態１に係る負荷駆動装置１のうち、リード線２２，２３（接続経路）における不具合を検知するための、マイクロプロセッサ１０の動作を示すフローチャートである。マイクロプロセッサ１０は、ヒータ２の駆動を開始するにあたって、図２に示すヒータ駆動開始ルーチンを最初に実行する。

まず、ステップＳ１では、マイクロプロセッサ１０の入出力ポート１２を入力ポートに設定する。入出力ポート１２は、前述の通り、抵抗器Ｒを介して、パルス駆動回路１４の出力端２０に接続されており、入力ポートに設定することにより、パルス駆動回路１４の出力端２０の出力端電圧ＶＤのレベルを、デジタル入力回路１２Ｉでハイレベルまたはローレベルとして検知する。
続くステップＳ２では、ヒータエッジ割り込みを許可する。このヒータエッジ割り込みは、デジタル入力回路１２Ｉに入力されたパルス駆動回路１４の出力端電圧ＶＤのレベルが、ハイレベルからローレベル、または、ローレベルからハイレベルに遷移する毎に発生する割り込みである。そして、続くステップＳ３では、このヒータエッジ割り込み、即ち、出力端電圧ＶＤにおけるハイレベルとローレベルとの間の遷移の有無を２秒間にわたり監視すべく、２秒間の計時を行う２ｓｅｃタイマをスタートさせる。

次いで、ステップＳ４では、マイクロプロセッサ１０のＰＷＭ出力ポート１３の出力をオンして（０％＜デューティ比＜１００％，繰り返し周期Ｔ＝１０ｍｓｅｃ）、パルス駆動回路１４により、ヒータ２のパルス駆動を開始する。次いで、ステップＳ５では、ヒータ２を駆動して、ヒータ２にパルス電圧ＰＳを繰り返し印加し続けた状態において、ステップＳ２で許可したヒータエッジ割り込みの有無を判断する。ヒータエッジ割り込みが発生していない場合には、ステップＳ５でＮｏと判定され、ステップＳ６に進む。ステップＳ６では、ステップＳ３でスタートした２ｓｅｃタイマがタイムアップしたか否かを判断し、タイムアップしていなければ（Ｎｏ）、ステップＳ５に戻る。これにより、２ｓｅｃタイマがタイムアップするまでの２秒間にわたり、ステップＳ５とステップＳ６を繰り返しながら、ヒータエッジ割り込みの発生を待つ。

リード線２２，２３（接続経路）に異常が無い場合には、パルス駆動回路１４によるパルス電圧ＰＳのオンオフに応じて、ヒータエッジ割り込みが発生する。このため、ステップＳ５でＹｅｓと判定され、ステップＳ７に進む。ステップＳ７では、２ｓｅｃタイマを停止して、そのまま本ヒータ駆動開始ルーチンを終了する。以降は、ヒータ２の駆動が、そのまま継続される。

一方、リード線２２，２３（接続経路）において、短絡や断線の異常が発生している場合は、デジタル入力回路１２Ｉに入力されたパルス駆動回路１４の出力端電圧ＶＤが、ハイレベルまたはローレベルに固定されたままとなり、この出力端電圧ＶＤにおけるハイレベルとローレベルとの間の遷移が検知できず、ヒータエッジ割り込みが発生しない。すると、ヒータエッジ割り込みがないまま２ｓｅｃタイマがタイムアップして、ステップＳ６でＹｅｓと判定され、ステップＳ８に進む。ステップＳ８では、ＰＷＭ出力ポート１３の出力をオフして（デューティ比＝０％）、パルス駆動回路１４をオフにし、ヒータ２の駆動を停止する。そして、続くステップＳ９で、ヒータエッジ割り込みを禁止した後、ステップＳ１０で、デジタル入力回路１２Ｉに入力されたパルス駆動回路１４の出力端電圧ＶＤのレベルを検知する。

次いで、ステップＳ１１では、検知したパルス駆動回路１４の出力端電圧ＶＤのレベルをチェックする。ステップＳ１０で読み込んだ出力端電圧ＶＤのレベルが、ローレベルの場合には、ステップＳ１１でＮｏと判定されて、ステップＳ１２に進む。この場合は、ヒータ２の他端２Ｐに接続するリード線２２（第１接続路）が接地電位ＧＮＤに短絡することにより、パルス駆動回路１４の出力端電圧ＶＤのレベルがローレベルに固定されていることを示す。従って、ステップＳ１２では、リード線２２（第１接続路）の接地電位ＧＮＤへの短絡（ヒータＧＮＤショート）が発生したことを確定する。次いで、ステップＳ１５に進み、異常の内容を外部装置に通知した後、本ヒータ駆動開始ルーチンを終了する。

一方、ステップＳ１０で検知した出力端電圧ＶＤのレベルが、ハイレベルの場合には、ステップＳ１１でＹｅｓと判定されて、ステップＳ１３に進む。この場合は、他の不具合、具体的には、リード線２２（第１接続路）が電源電位ＶＢに短絡するか、リード線２２，２３（接続経路）が断線するかにより、パルス駆動回路１４の出力端電圧ＶＤのレベルがハイレベルに固定されていることを示す。従って、ステップＳ１３では、リード線２２（第１接続路）の電源電位ＶＢへの短絡（以下、ヒータＶＢショートともいう）、または、リード線２２，２３（接続経路）の断線（以下、ヒータオープンともいう）のいずれかが発生したことを確定する。次いで、ステップＳ１４に進み、次述する二次検知ルーチンを実行して、ヒータＶＢショートとヒータオープンのいずれの異常であるかを確定する。さらに、ステップＳ１５に進み、異常の内容を外部装置に通知した後、本ヒータ駆動開始ルーチンを終了する。

次いで、図４のタイミングチャートを参照しつつ、図３のフローチャートに示す二次検知ルーチンについて説明する。
まず、ステップＳ１４１で、入出力ポート１２を出力ポートに設定し、次いで、ステップＳ１４２で、デジタル出力回路１２Ｏ（出力ポート）からローレベルを出力して、抵抗器Ｒの他端Ｒｎの電位をローレベルとする。
次いで、ステップＳ１４３では、放電維持時間ＴＤ（１００ｍｓｅｃ）を計時する１００ｍｓｅｃタイマをスタートさせる。次いで、ステップＳ１４４に進み、１００ｍｓｅｃタイマがタイムアップするまで（Ｎｏ）、ステップＳ１４４を繰り返す。

すると、ステップＳ８で、パルス駆動回路１４は既にオフになっているので、リード線２２，２３（接続経路）のいずれかが断線している場合（図４（ａ）参照）には、この放電維持時間ＴＤ（＝１００ｍｓｅｃ）の間に、コンデンサＣに充電された電荷は、抵抗器Ｒを通じて、ローレベルを出力するデジタル出力回路１２Ｏ（これに接続する接地電位ＧＮＤ）に向けて放電され、抵抗器Ｒの一端Ｒｐに接続するパルス駆動回路１４の出力端２０の出力端電圧ＶＤが、ローレベルに下がる。なお、本実施形態では、放電維持時間ＴＤ（＝１００ｍｓｅｃ）は、パルス電圧ＰＳの繰り返し周期Ｔ（＝１０ｍｓｅｃ）よりも長くされており、コンデンサＣに充電された電荷を十分放電させて、出力端電圧ＶＤをローレベルまで十分に下げることができる。
一方、リード線２２（第１接続路）が電源電位ＶＢに短絡している場合（図４（ｂ）参照）には、デジタル出力回路１２Ｏからローレベルを出力して、抵抗器Ｒの他端Ｒｎの電位をローレベルとしても、電源電位ＶＢから電荷が供給されるので、抵抗器Ｒの一端Ｒｐに接続するパルス駆動回路１４の出力端２０の出力端電圧ＶＤのレベルは、電源電位ＶＢに固定されたまま変わらない。

そして、１００ｍｓｅｃタイマがタイムアップして放電維持時間ＴＤが終了すると、ステップＳ１４４でＹｅｓとなり、ステップＳ１４５に進む。
ステップＳ１４５では、入出力ポート１２の設定を出力ポートから入力ポートに切り換える。これにより、ローレベルを出力していたデジタル出力回路１２Ｏの出力がオフになる。次いで、ステップＳ１４６で、１０μｓｅｃの待ち時間ＴＷを経て、ステップＳ１４７で、デジタル入力回路１２Ｉに入力されたパルス駆動回路１４の出力端電圧ＶＤのレベルを読み込む。
なお、この待ち時間ＴＷ（＝１０μｓｅｃ）は、リード線２２（第１接続路）が電源電位ＶＢに短絡している場合（図４（ｂ）参照）に、入出力ポート１２の設定を出力ポートから入力ポートに切り換えて、出力端電圧ＶＤのレベルをデジタル入力回路１２Ｉで検知したとき、出力端電圧ＶＤがハイレベルに戻るまでに要する第１戻り時間ＴＲ１よりも長い時間に設定されている。また、この待ち時間ＴＷは、リード線２２，２３（接続経路）のいずれかが断線している場合（図４（ａ）参照）に、放電後のコンデンサＣが漏れ電流等により再度充電されて、出力端電圧ＶＤがハイレベルに戻るのに要する第２戻り時間ＴＲ２よりも短い時間に設定されている。即ち、待ち時間ＴＷ（＝１０μｓｅｃ）は、デジタル出力回路１２Ｏの出力をオフにした後、デジタル入力回路１２Ｉで、リード線２２，２３（接続経路）のいずれかが断線している場合にはローレベルを、リード線２２（第１接続路）が電源電位ＶＢに短絡している場合にはハイレベルを、それぞれ確実に検知できる時間に設定されている。

次いで、ステップＳ１４８では、ステップＳ１４７で読み込んだパルス駆動回路１４の出力端電圧ＶＤのレベルをチェックする。パルス駆動回路１４の出力端電圧ＶＤがローレベルであれば、ステップＳ１４８でＮｏと判定され、ステップＳ１４９に進む。ステップＳ１４９では、リード線２２，２３（接続経路）の断線（ヒータオープン）が発生したことを確定する。一方、パルス駆動回路１４の出力端電圧ＶＤがハイレベルであれば、ステップＳ１４８でＹｅｓと判定され、ステップＳ１４Ａに進む。ステップＳ１４Ａでは、リード線２２（第１接続路）の電源電位ＶＢへの短絡（ヒータＶＢショート）が発生したことを確定する。そして、ステップＳ１４９またはステップＳ１４Ａが終了すると、本二次検知ルーチンを終了して、ヒータ駆動開始ルーチンのステップＳ１５に戻り、確定した異常の内容を通知する。

本実施形態において、ヒータ２が抵抗性負荷に相当し、リード線２２が第１接続路に、リード線２２，２３が接続経路にそれぞれ相当する。また、抵抗器Ｒ及びマイクロプロセッサ１０の入出力ポート１２に接続されたデジタル入力回路１２Ｉが、レベル検知回路に相当する。また、抵抗器Ｒ、マイクロプロセッサ１０の入出力ポート１２に接続されたデジタル出力回路１２Ｏ、及びステップＳ１４１〜Ｓ１４５を実行しているマイクロプロセッサ１０が、切換放電手段に相当する。また、放電維持時間ＴＤにわたって、デジタル出力回路１２Ｏ（出力ポート）からローレベルを出力することが、この切換放電手段におけるスイッチを非放電側から放電側へ切り換えることに相当し、入出力ポート１２の設定を出力ポートから入力ポートに切り換えて、デジタル出力回路１２Ｏ（出力ポート）の出力をオフにすることが放電側から非放電側へ戻すことに相当する。さらに、ステップＳ１４６〜Ｓ１４７を実行しているマイクロプロセッサ１０が、放電後検知手段に相当する。
さらに、ステップＳ５〜Ｓ１３を実行しているマイクロプロセッサ１０が、予備検知手段に相当し、ステップＳ１１〜Ｓ１２を実行しているマイクロプロセッサ１０が、接地電位短絡判断手段に相当する。また、ステップＳ１４８〜Ｓ１４９，Ｓ１４Ａを実行しているマイクロプロセッサ１０が、判断手段に相当する。

以上で説明したように、本実施形態の負荷駆動装置１では、パルス駆動回路１４によるパルス電圧ＰＳの印加を停止し、かつ、出力端電圧ＶＤがハイレベルを保つ状態において、コンデンサＣに充電された電荷を放電させる放電経路を構成する切換放電手段（ステップＳ１４１〜Ｓ１４５）を備えている。そして、デジタル出力回路１２Ｏ（出力ポート）からローレベルを出力することにより、切換放電手段のスイッチを放電側へ切り換える。その後、入出力ポート１２を出力ポートから入力ポートに切り換えることにより、ローレベルの出力をオフにして、スイッチを放電側から非放電側へ戻した後、放電後検知手段（ステップＳ１４６〜Ｓ１４７）で、出力端電圧ＶＤのレベルがハイレベルであるかローレベルであるかを検知する。
これにより、パルス駆動回路１４とヒータ２との接続経路（リード線２２，２３）内での断線発生と、第１接続路（リード線２２）の電源電位ＶＢへの短絡発生とを、それぞれ適切に検知することができる。

さらに、本実施形態の負荷駆動装置１では、予備検知手段（ステップＳ５〜Ｓ１３）を備えており、この予備検知手段でハイレベルが継続して検知された場合に、切換放電手段（ステップＳ１４１〜Ｓ１４５）が実行される。これにより、切換放電手段の実行に先立って、接続経路（リード線２２，２３）内での断線、または、第１接続路（リード線２２）の電源電位への短絡のいずれかの異常が発生していることを、適切に検知することができる。

さらに、本実施形態の負荷駆動装置１では、予備検知手段（ステップＳ５〜Ｓ１３）で、ローレベルが継続して検知されたときに、第１接続路（リード線２２）の接地電位ＧＮＤへの短絡発生と判断する。これにより、接続経路（リード線２２，２３）における異常について、接続経路（リード線２２，２３）内での断線と、第１接続路（リード線２２）の電源電位ＶＢへの短絡に加えて、第１接続路（リード線２２）の接地電位ＧＮＤへの短絡を、それぞれ適切に検知することができる。

さらに、本実施形態の負荷駆動装置１では、切換放電手段（ステップＳ１４１〜Ｓ１４５）における放電側への切り換え（デジタル出力回路１２Ｏ（出力ポート）からのローレベルの出力）を非放電側へ戻した（デジタル出力回路１２Ｏ（出力ポート）の出力をオフにした）後、第１戻り時間ＴＲ１（図４（ｂ）参照）よりも長い待ち時間ＴＷ（＝１０μｓｅｃ）の経過を待って、レベル検知回路１２Ｉにより出力端電圧ＶＤのレベルを検知する。これにより、第１接続路（リード線２２）の電源電位ＶＢへの短絡が発生している場合に、放電後検知手段（ステップＳ１４６〜Ｓ１４７）で検知されるべき出力端電圧ＶＤのハイレベルを適切に検知でき、第１接続路（リード線２２）の電源電位ＶＢへの短絡の発生を確実に検知することができる。

接続経路（リード線２２，２３）内での断線が発生している場合、切換放電手段（ステップＳ１４１〜Ｓ１４５）におけるスイッチの放電側への切り換え（デジタル出力回路１２Ｏ（出力ポート）からのローレベルの出力）を非放電側へ戻した（デジタル出力回路１２Ｏ（出力ポート）の出力をオフにした）後、漏れ電流等の影響によりコンデンサＣが再度充電され、出力端電圧ＶＤが徐々に上昇して再びハイレベルに戻る場合がある。
しかるに、本実施形態の負荷駆動装置１では、放電後検知手段（ステップＳ１４６〜Ｓ１４７）における待ち時間ＴＷ（＝１０μｓｅｃ）を、第２戻り時間ＴＲ２（図４（ａ）参照）よりも短い時間に設定している。このため、出力端電圧ＶＤが徐々に上昇しても、これをハイレベルと検知することはない。これにより、接続経路（リード線２２，２３）内で断線が発生している場合に、放電後検知手段（ステップＳ１４６〜Ｓ１４７）で検知されるべき出力端電圧ＶＤのローレベルを適切に検知でき、接続経路（リード線２２，２３）内での断線の発生を確実に検知することができる。

また、本実施形態の負荷駆動装置１では、切換放電手段（ステップＳ１４１〜Ｓ１４５）による放電維持時間ＴＤ（＝１００ｍｓｅｃ）を、パルス電圧ＰＳの繰り返し周期Ｔ（＝１０ｍｓｅｃ）よりも長い時間に設定しているので、接続経路（リード線２２，２３）内での断線が発生した場合に、コンデンサＣに蓄えられた電荷を十分放電させて、パルス駆動回路１４の出力端電圧ＶＤをローレベルまで十分に下げることができる。これにより、判断手段（ステップＳ１４６〜Ｓ１４９，Ｓ１４Ａ）での判断を適切に行うことができる。

さらに、本実施形態の負荷駆動装置１では、切換放電手段（ステップＳ１４１〜Ｓ１４５）が、放電経路として、パルス駆動回路１４の出力端２０に一端Ｒｐ側を接続した抵抗器Ｒを含んでいる。そして、抵抗器Ｒの他端Ｒｎの電位を放電維持時間ＴＤにわたりローレベルとしている。これにより、簡易な構成で、コンデンサを放電することができる。

さらに、本実施形態の負荷駆動装置１では、レベル検知回路は、マイクロプロセッサ１０の入出力ポート１２に接続したデジタル入力回路１２Ｉ（入力ポート）を含み、パルス駆動回路１４の出力端２０が、抵抗器Ｒを介して、この入出力ポート１２に接続されている。そして、切換放電手段は、この入出力ポート１２に接続し、抵抗器Ｒの他端Ｒｎの電位をローレベルとするデジタル出力回路１２Ｏ（出力ポート）を含んでいる。したがって、レベル検知回路と切換放電手段とで、入出力ポート１２を兼用し、さらに、切換放電手段の抵抗器Ｒを、レベル検知回路におけるデジタル入力回路（入力ポート１２Ｉ）の保護用の抵抗器として兼用している。
これにより、レベル検知回路（抵抗器Ｒ，デジタル入力回路１２Ｉ）と切換放電手段（抵抗器Ｒ，デジタル出力回路１２Ｏ）とで、マイクロプロセッサ１０の外部に、それぞれ別々の回路を用意する必要がなく、しかもパルス駆動回路１４の出力端２０を抵抗器Ｒを介して、マイクロプロセッサ１０の入出力ポート１２に接続するだけの簡易な回路構成で、両者を兼用した回路を実現することができる。

以上において、本発明を実施形態に即して説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることは言うまでもない。

例えば、実施形態では、抵抗器Ｒをマイクロプロセッサ１０の入出力ポート１２に接続し、切換放電手段は、この入出力ポート１２を出力ポートに設定して、デジタル出力回路１２Ｏからローレベルを出力し、抵抗器Ｒの他端Ｒｎの電位をローレベルとする構成とした。しかし、切換放電手段は、抵抗器Ｒの他端Ｒｎをトランジスタ等のスイッチング素子やリレーを用いて接地電位（ローレベル）に接続する構成としても良い。
また、実施形態では、入出力ポート１２を設定により入力ポートと出力ポートとに切り換えて、レベル検知回路（デジタル入力回路１２Ｉ）と切換放電手段（デジタル出力回路１２Ｏ）とで兼用したが、抵抗器Ｒを両者で兼用せず、レベル検知回路として、切換放電手段とは別の入力専用ポートに接続されたデジタル入力回路を用いても良い。
また、実施形態では、抵抗性負荷として、固体電解質体を主体に構成された酸素センサの検出素子を加熱するヒータを駆動する場合を示した。しかし、抵抗性負荷は、これに限られず、例えば、金属酸化物半導体式ガスセンサの検出素子を加熱するヒータや、流体加熱用のヒータなども挙げられる。

１ 負荷駆動装置
２ ヒータ（抵抗性負荷）
２Ｎ （ヒータの）一端
２Ｐ （ヒータの）他端
１０ マイクロプロセッサ
１２ 入出力ポート（入力ポート，出力ポート）
１２Ｉ デジタル入力回路（レベル検知回路）
１２Ｏ デジタル出力回路（切換放電手段）
１３ ＰＷＭ出力ポート
１４ パルス駆動回路
２０ 出力端
２１ 接地端
２２ リード線（第１接続路，接続経路）
２３ リード線（接続経路）
Ｒ 抵抗器（レベル検知回路，切換放電手段）
Ｒｐ （抵抗器の）一端
Ｒｎ （抵抗器の）他端
Ｃ コンデンサ
ＶＢ 電源電位
ＧＮＤ 接地電位
ＶＤ 出力端電圧
ＰＳ パルス電圧
Ｔ （パルス電圧の）繰り返し周期
ＴＤ 放電維持時間
ＴＷ 待ち時間
Ｓ５〜Ｓ１３ 予備検知手段
Ｓ１１〜Ｓ１２ 接地電位短絡判断手段
Ｓ１４１〜Ｓ１４５ 切換放電手段
Ｓ１４６〜Ｓ１４７ 放電後検知手段
Ｓ１４８〜Ｓ１４９，Ｓ１４Ａ 判断手段

Claims (8)

1. 一端が接地された抵抗性負荷の他端に、自身の出力端を接続して、上記抵抗性負荷に繰り返しパルス電圧を印加するパルス駆動回路であって、上記出力端と接地電位との間にコンデンサを有するパルス駆動回路と、
   上記パルス駆動回路の上記出力端における出力端電圧を、ハイレベル及びローレベルのいずれかとして検知するレベル検知回路と、
   スイッチの非放電側から放電側への切り換えにより上記コンデンサに充電された電荷を放電させる放電経路を構成してなり、上記パルス駆動回路による上記パルス電圧の印加を停止し、かつ、上記出力端電圧がハイレベルを保つ状態において、上記パルス駆動回路と上記抵抗性負荷との接続経路内で断線が生じている場合に、上記出力端電圧がハイレベルからローレベルへ変化するに足る放電維持時間にわたって、上記スイッチを上記放電側へ切り換える切換放電手段と、
   上記スイッチを上記非放電側へ戻した後、上記レベル検知回路により上記出力端電圧のレベルを検知する放電後検知手段と、
   上記放電後検知手段でローレベルを検知したときは、上記接続経路内での断線発生と判断する一方、
   上記放電後検知手段でハイレベルを検知したときは、上記接続経路のうち、上記出力端と上記抵抗性負荷の上記他端とを接続する第１接続路の電源電位への短絡発生と判断する
   判断手段と、を備える
   負荷駆動装置。
2. 請求項１に記載の負荷駆動装置であって、
   前記切換放電手段の実行に先立って、前記パルス駆動回路により、前記抵抗性負荷に前記パルス電圧を繰り返し印加し続けた状態において、前記出力端電圧について継続してハイレベルが生じているか、または、継続してローレベルが生じているか、あるいはそれ以外かを検知する
   予備検知手段を備え、
   上記切換放電手段は、
   上記予備検知手段でハイレベルの継続が検知された場合に実行される構成とされてなる
   負荷駆動装置。
3. 請求項２に記載の負荷駆動装置であって、
   前記予備検知手段で、ローレベルの継続が検知されたときに、前記第１接続路の前記接地電位への短絡発生と判断する
   接地電位短絡判断手段を備える
   負荷駆動装置。
4. 請求項１〜請求項３のいずれか一項に記載の負荷駆動装置であって、
   前記放電後検知手段は、
   前記スイッチを前記放電側から前記非放電側へ戻した後、待ち時間の経過を待って、前記レベル検知回路により前記出力端電圧のレベルを検知し、
   上記待ち時間が、
   前記第１接続路が前記電源電位へ短絡している場合に、上記スイッチを上記放電側から上記非放電側へ戻した後、上記出力端電圧がハイレベルに戻るまでに要する第１戻り時間よりも長い時間に設定されてなる
   負荷駆動装置。
5. 請求項４に記載の負荷駆動装置であって、
   前記放電後検知手段は、
   前記待ち時間が、
   前記接続経路内での断線が発生している場合に、前記スイッチを前記放電側から前記非放電側へ戻した後、前記出力端電圧がハイレベルに戻るのに要する第２戻り時間よりも短い時間に設定されてなる
   負荷駆動装置。
6. 請求項１〜請求項５のいずれか一項に記載の負荷駆動装置であって、
   前記放電維持時間が、
   前記パルス駆動回路から出力する前記パルス電圧の繰り返し周期よりも長い時間に設定されてなる
   負荷駆動装置。
7. 請求項１〜請求項６のいずれか一項に記載の負荷駆動装置であって、
   前記切換放電手段は、
   前記放電経路として、前記出力端に自身の一端側を接続した抵抗器を含み、
   前記スイッチを前記放電側へ切り換えて、上記抵抗器の他端の電位を前記放電維持時間にわたりローレベルとする手段である
   負荷駆動装置。
8. 請求項７に記載の負荷駆動装置であって、
   マイクロプロセッサを備え、
   前記レベル検知回路は、
   上記マイクロプロセッサ内に設けられ、このマイクロプロセッサの入出力ポートに接続したデジタル入力回路を含み、
   前記パルス駆動回路の前記出力端は、前記抵抗器を介して、上記入出力ポートに接続されており、
   前記切換放電手段は、
   上記マイクロプロセッサ内に設けられ、上記入出力ポートに接続し、上記抵抗器の前記他端の電位をローレベルとするデジタル出力回路を含む
   負荷駆動装置。

Images