JP5830308B2

JP5830308B2 - 負荷回路の制御装置

Info

Publication number: JP5830308B2
Application number: JP2011190288A
Authority: JP
Inventors: 晃則丸山; 圭祐上田; 中村　吉秀; 吉秀中村; 宜範生田
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2011-09-01
Filing date: 2011-09-01
Publication date: 2015-12-09
Anticipated expiration: 2031-09-01
Also published as: EP2752952A4; EP2752952A1; EP2752952B1; US9130569B2; US20140247085A1; WO2013031763A1; CN103782517A; JP2013055721A

Description

本発明は、複数の半導体スイッチを用いて、負荷回路のオン、オフを制御する制御装置に関する。

例えば、車両に搭載されるモータやランプ等の負荷は、バッテリとの間にＦＥＴ等の半導体スイッチを設け、該ＦＥＴのオン、オフを切り替えることにより、負荷の駆動、停止を制御する。また、負荷回路に大電流が流れる場合には、複数の半導体スイッチを並列に接続し、各半導体スイッチを同一の制御信号で制御することにより、負荷回路に流れる電流を分散させて１つの半導体スイッチに流れる電流を低減させ、ひいては発熱を抑制するる方式が提案されている（例えば、特許文献１参照）。

特開２００１−３１０７２０号公報

しかしながら、上述した特許文献１に開示された従来例では、半導体スイッチを構成する各素子のばらつきにより、各半導体スイッチに流れる電流に偏りが発生し、特定の半導体スイッチの発熱量が大きくなるという問題が発生する。

本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、並列に接続した半導体スイッチの発熱を均一化することが可能な負荷回路の制御装置を提供することにある。

上記目的を達成するため、本願請求項１に記載の発明は、電源（ＶＢ）と負荷（ＲＬ）とを接続する負荷回路に、複数の半導体スイッチ（ＭＯＳＦＥＴＱ１，Ｑ２）を並列に配置し、各半導体スイッチのオン、オフを切り替えることにより、前記負荷の駆動、停止を制御する負荷回路の制御装置において、前記各半導体スイッチにそれぞれ設けられ、各半導体スイッチに流れる電流を検出する電流検出手段（電流センサ１２，２２）と、駆動指令信号が入力された際に、前記各半導体スイッチ毎にそれぞれ異なるオン時間帯、及びオフ時間帯となるように各半導体スイッチに制御信号を出力する制御を行い、且つ、前記電流検出手段により検出される電流に基づいて、前記各半導体スイッチを遮断する制御を行う制御手段（制御部３１）と、を有し、前記制御手段は、複数の半導体スイッチのうち、相対的に温度上昇が高い半導体スイッチが、よりオン時間が短くなるように設定することを特徴とする。

請求項２に記載の発明は、前記電流検出手段は、オペアンプを用いて前記半導体スイッチに流れる電流に比例した参照電流を発生させ、該参照電流に基づいて、前記半導体スイッチに流れる電流を検出することを特徴とする。

請求項３に記載の発明は、前記制御手段は、前記各半導体スイッチのうちのいずれか一つがオンとなるように、各半導体スイッチのオン時間帯、及びオフ時間帯を設定することを特徴とする。

請求項４に記載の発明は、前記制御手段は、前記各半導体スイッチに対して順次オン時間帯を設定すると共に、今回オンとする半導体スイッチのオン時間帯と、次回オンとする半導体スイッチのオン時間帯が若干重複するように、各半導体スイッチのオン時間帯、及びオフ時間帯を設定することを特徴とする。

請求項１の発明では、負荷回路に複数の半導体スイッチの並列接続を配置し、各半導体のオン時間帯、及びオフ時間帯をそれぞれ設定するので、電流検出手段に存在するオフセット誤差による影響を軽減することができ、高精度な電流検出が可能となる。その結果、負荷回路に過電流が流れた場合には即時にこれを検出して負荷回路を遮断することが可能となる。

請求項２の発明では、電流検出手段がオペアンプを備えており、オペアンプを用いて半導体スイッチに流れる電流に比例した参照電流を発生させ、この参照電流に基づいて半導体スイッチに流れる電流を検出するので、電流検出の精度を向上させることができる。

請求項３の発明では、複数の半導体スイッチのうちいずれか一つがオンとなるように制御されるので、電流検出手段に存在するオフセット誤差による影響を低減でき、電流検出を高精度に行うことが可能となる。

請求項４の発明では、今回オンとなる半導体スイッチがオフとなる前に、次回オンとなる半導体スイッチがオンとなるので、オンとする半導体スイッチが切り替わる際に、若干の重複時間が存在し、ノイズの発生を低減することが可能となる。

本発明の一実施形態に係る制御装置が設けられた負荷回路を示す説明図である。本発明の一実施形態に係る負荷回路の制御装置の、各配線に存在する抵抗を等価的示した説明図であり、Ｑ１，Ｑ２が共にオフの状態を示す。本発明の一実施形態に係る負荷回路の制御装置の、各配線に存在する抵抗を等価的示した説明図であり、Ｑ１，Ｑ２が共にオンの状態を示す。本発明の一実施形態に係る負荷回路の制御装置の、各配線に存在する抵抗を等価的示した説明図であり、Ｑ１がオフ、Ｑ２がオンの状態を示す。本発明の一実施形態に係る負荷回路の制御装置の、各配線に存在する抵抗を等価的示した説明図であり、Ｑ１がオン、Ｑ２がオフの状態を示す。本発明の一実施形態に係る負荷回路の制御装置に設けられる電流センサの構成を示す回路図である。本発明の一実施形態に係る負荷回路の制御装置の、各半導体スイッチ回路のオン時間帯、オフ時間帯を示すタイミングチャート図である。本発明の一実施形態に係る負荷回路の制御装置の、各ＭＯＳＦＥＴの温度上昇を示す特性図である。本発明の一実施形態に係る負荷回路の制御装置の、各半導体スイッチのオン時間、オフ時間を適切に設定した場合のオン時間帯、オフ時間帯、及び各ＭＯＳＦＥＴの温度変化を示すタイミングチャートである。本発明の変形例に係る負荷回路の制御装置の、各ＭＯＳＦＥＴのオン時間帯、オフ時間帯を示すタイミングチャートである。

以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の一実施形態に係る制御装置が接続された負荷回路示す回路図である。図１に示すように、本実施形態に係る制御装置１００は、バッテリＶＢと負荷ＲＬとの間に設置され、負荷ＲＬのオン、オフを制御するものであり、互いに並列に接続された２つの半導体スイッチ回路１１，２１と、制御部３１と、加算回路３２を備えている。

半導体スイッチ回路１１は、一つの半導体チップで構成されており、ＭＯＳＦＥＴ（Ｑ１；半導体スイッチ）と、該ＭＯＳＦＥＴ（Ｑ１）に流れる電流を検出する電流センサ（電流検出手段）１２を備えている。そして、ＭＯＳＦＥＴ（Ｑ１）のドレインは端子ＴＢ１１を介してバッテリＶＢに接続され、ソースは端子ＴＢ１２を介してモータやランプ等の負荷ＲＬに接続されている。更に、ＭＯＳＦＥＴ（Ｑ１）のゲートは、端子ＴＢ１３を介して制御部３１に接続され（図ではＴＢ１３〜Ｑ１間の接続線を省略）、電流センサ１２は端子ＴＢ１４を介して加算回路３２に接続されている。

半導体スイッチ回路２１についても同様に、一つの半導体チップで構成されており、ＭＯＳＦＥＴ（Ｑ２）と、該ＭＯＳＦＥＴ（Ｑ２）に流れる電流を検出する電流センサ２２を備えている。そして、ＭＯＳＦＥＴ（Ｑ２）のドレインは端子ＴＢ２１を介してバッテリＶＢに接続され、ソースは端子Ｔ２２を介して負荷ＲＬに接続されている。更に、ＭＯＳＦＥＴ（Ｑ２）のゲートは、端子ＴＢ２３を介して制御部３１に接続され（図ではＴＢ２３〜Ｑ２間の接続線を省略）、電流センサ２２は端子ＴＢ１４を介して加算回路３２に接続されている。そして、加算回路３２の出力端子は制御部３１に接続されている。

図２は、図１に示した制御装置１００に存在する配線抵抗、及び半導体素子の抵抗を等価的に示す回路であり、バッテリＶＢと半導体スイッチ回路１１とを接続する配線（図１のＶＢ〜ＴＢ１１間の配線）には抵抗Ｒａ１が存在し、半導体スイッチ回路１１と負荷ＲＬとの間（図１のＴＢ１２〜ＲＬ間の配線）には抵抗Ｒａ２が存在し、ＭＯＳＦＥＴ（Ｑ１）にはオン抵抗Ｒａfetが存在する。同様に、バッテリＶＢと半導体スイッチ回路２１とを接続する配線（図１のＶＢ〜ＴＢ２１間の配線）には抵抗Ｒｂ１が存在し、半導体スイッチ回路２１と負荷ＲＬとの間（図１のＴＢ２２〜ＲＬ間の配線）には抵抗Ｒｂ２が存在し、ＭＯＳＦＥＴ（Ｑ２）にはオン抵抗Ｒｂfetが存在する。

次に、電流センサ１２，２２、及び加算回路３２の詳細な構成について、図６に示す回路図を参照して説明する。図６に示すように、ＭＯＳＦＥＴ（Ｑ１）は、メインＦＥＴ（Ｑ１ａ）とサブＦＥＴ（Ｑ１ｂ）から成るマルチソースＦＥＴを構成しており、メインＦＥＴ（Ｑ１ａ）のソースは２系統に分岐され、一つ目の分岐線は図１に示した端子ＴＢ１２を介して負荷ＲＬに接続され、二つ目の分岐線はアンプＡＭＰ１１の一方の入力端子に接続されている。また、サブＦＥＴ（Ｑ１ｂ）のソースは２系統に分岐され、一つ目の分岐線はＰ型のＭＯＳＦＥＴ（Ｑ１１）のソースに接続され、二つ目の分岐線はアンプＡＭＰ１１の他方の入力端子に接続されている。

更に、アンプＡＭＰ１１の出力端子は、ＭＯＳＦＥＴ（Ｑ１１）のゲートに接続され、該ＭＯＳＦＥＴ（Ｑ１１）のドレインはセンス抵抗Ｒｓを介してグランドに接地されている。

従って、アンプＡＭＰ１１は、メインＦＥＴ（Ｑ１ａ）のソース電圧とサブＦＥＴ（Ｑ１ｂ）のソース電圧が等しくなるように、ＭＯＳＦＥＴ（Ｑ１１）のゲートに制御信号を出力するので、ＭＯＳＦＥＴ（Ｑ１１）にはＭＯＳＦＥＴ（Ｑ１）に流れる電流に比例した大きさの電流が流れることになる。

ＭＯＳＦＥＴ（Ｑ２）についても同様に、メインＦＥＴ（Ｑ２ａ）とサブＦＥＴ（Ｑ２ｂ）から成るマルチソースＦＥＴを構成しており、メインＦＥＴ（Ｑ２ａ）のソースはアンプＡＭＰ２１の一方の入力端子に接続され、サブＦＥＴ（Ｑ２ｂ）のソースはアンプＡＭＰ２１の他方の入力端子に接続されている。

更にアンプＡＭＰ２１の出力端子は、Ｐ型のＭＯＳＦＥＴ（Ｑ２１）のゲートに接続され、該ＭＯＳＦＥＴ（Ｑ２１）のソースはサブＦＥＴ（Ｑ２ｂ）に接続され、ドレインはセンス抵抗Ｒｓを介してグランドに接地されている。

従って、アンプＡＭＰ２１は、メインＦＥＴ（Ｑ２ａ）のソース電圧とサブＦＥＴ（Ｑ２ｂ）のソース電圧が等しくなるように、ＭＯＳＦＥＴ（Ｑ２１）のゲートに制御信号を出力するので、ＭＯＳＦＥＴ（Ｑ２１）にはＭＯＳＦＥＴ（Ｑ２）に流れる電流に比例した大きさの電流が流れることになる。

また、各ＭＯＳＦＥＴ（Ｑ１１），（Ｑ２１）に流れる電流（参照電流）を加算した電流がセンス抵抗Ｒｓに流れるので、該センス抵抗Ｒｓの両端電圧を測定することにより、負荷ＲＬに流れる電流を測定することができる。即ち、電流センサ１２，２２（電流検出手段）は、オペアンプを用いてＭＯＳＦＥＴ（Ｑ１，Ｑ２；半導体スイッチ）に流れる電流に比例した参照電流を発生させ、該参照電流に基づいて、ＭＯＳＦＥＴ（Ｑ１，Ｑ２）に流れる電流を検出する。また、センス抵抗Ｒｓが、図１に示した加算回路３２に相当する。

更に、図１に示した制御部３１は、ＭＯＳＦＥＴ（Ｑ１）に流れる電流Ｉａと、ＭＯＳＦＥＴ（Ｑ２）に流れる電流Ｉｂを加算した電流Ｉｃに基づき、電流Ｉｃが予め設定した閾値を上回った場合には、各ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）をオフとして負荷回路を遮断し、回路全体を保護する制御を行う。或いは、電流Ｉｃに基づいて負荷回路の電線温度を推定し、推定温度が閾値を上回った場合には負荷回路を遮断して、回路全体を過熱から保護する制御を行う。

そして、本実施形態では、各ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）のオン、オフを交互に切り替えることにより、各ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）のうちの一方をオン、他方をオフとして、各ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）に流れる電流の偏りを抑制する。以下、各ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）を同時にオンとして負荷ＲＬを駆動する場合（従来の方式）と、各ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）を交互に切り替えて負荷ＲＬを駆動する場合（本発明の方式）の双方における、電流の偏りについて説明する。

［Ｑ１，Ｑ２を同時にオンとする場合］
初めに、２つの半導体スイッチ回路１１，２１を共にオンすることにより、負荷ＲＬに流れる電流を、２つの半導体スイッチ回路１１，２１に分散する場合の動作について説明する。図２に示した等価回路によると、半導体スイッチ回路１１を経由する回路の抵抗（これを、Ｒａとする）は、次の（１）式で示すことができる。

Ｒａ＝Ｒａ１＋Ｒａfet＋Ｒａ２ …（１）
同様に、半導体スイッチ回路２１を経由する回路の抵抗（これを、Ｒｂとする）は、次の（２）式で示すことができる。

Ｒｂ＝Ｒｂ１＋Ｒｂfet＋Ｒｂ２ …（２）
従って、図３に示すように、２つのＭＯＳＦＥＴ（Ｑ１），（Ｑ２）を共にオンとした場合には、半導体スイッチ回路１１に電流Ｉａが流れ、半導体スイッチ回路２１に電流Ｉｂが流れることになり、電流Ｉａと電流Ｉｂの比率「Ｉａ／Ｉｂ」は、抵抗の逆比に等しいので「Ｉａ／Ｉｂ＝Ｒｂ／Ｒａ」となる。

この際、図６に示した電流センサ１２，２２では、仮にアンプＡＭＰ１１，ＡＭＰ２１にオフセット誤差が存在しなければ、ＭＯＳＦＥＴ（Ｑ１）の両端電圧Ｖａfetを、「Ｖａfet＝Ｒａfet＊Ｉａ」として検出し、ＭＯＳＦＥＴ（Ｑ２）の両端電圧Ｖｂfetを、「Ｖｂfet＝Ｒｂfet＊Ｉｂ」として検出することになる。しかし、実際にはアンプＡＭＰ１１，ＡＭＰ２１にはオフセット誤差Ｖａoffset，Ｖｂoffsetが存在するので、各電圧Ｖａfet，Ｖｂfetを以下に示す（３）式、（４）式のように検出してしまう。

Ｖａfet＝Ｒａfet＊Ｉａ＋Ｖａoffset …（３）
Ｖｂfet＝Ｒｂfet＊Ｉｂ＋Ｖｂoffset …（４）
従って、電流Ｉａ，Ｉｂの測定値Ｉａsens，Ｉｂsensは、次の（５）式、（６）式として検出されることになる。

Ｉａsens＝（Ｖａfet／Ｒａfet）＝Ｉａ＋Ｖａoffset／Ｒａfet …（５）
Ｉｂsens＝（Ｖｂfet／Ｒｂfet）＝Ｉｂ＋Ｖｂoffset／Ｒｂfet …（６）
負荷ＲＬに流れる電流をＩｃとすると、その測定値Ｉｃsensは（５）式と（６）式を加算するので、下記の（７）式として検出される。

Ｉｃsens＝Ｉｃ＋Ｖａoffset／Ｒａfet＋Ｖｂoffset／Ｒｂfet …（７）
（７）式から理解されるように、ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）を共にオンとして負荷ＲＬに電流を流すと、本来測定しようとする電流Ｉｃに対して２つの電流センサ１２，２２のオフセット誤差の成分が加算されてしまう。更に（７）式より、抵抗Ｒａfet、Ｒｂfetが小さい程、その影響（Ｉｃに対する割合）が大きくなるので、ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）の発熱、即ち、ジュール熱「Ｒａfet＊Ｉａ2＋Ｒｂfet＊Ｉｂ2」を抑えるために抵抗Ｒａfet、Ｒｂfetを小さくすると、より誤差の影響を助長することになる。

［Ｑ１，Ｑ２を交互にオンとする場合］
次に、ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）を交互にオンとして負荷ＲＬに電流を供給する場合の動作について説明する。この場合には、図７に示すように、ＭＯＳＦＥＴ（Ｑ１）がオン時間帯のときに、ＭＯＳＦＥＴ（Ｑ２）をオフ時間帯とし、ＭＯＳＦＥＴ（Ｑ１）がオフ時間帯のときに、ＭＯＳＦＥＴ（Ｑ２）をオン時間帯とするように、各ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）を制御する。

そして、負荷ＲＬに流れる電流Ｉｃの測定値Ｉｃsensは、ＭＯＳＦＥＴ（Ｑ１）がオンのとき（図５参照）には下記の（８）式で示され、ＭＯＳＦＥＴ（Ｑ２）がオンのとき（図４参照）には、下記の（９）式で示されることになる。

Ｉｃsens＝Ｉｃ＋Ｖａoffset／Ｒａfet …（８）
Ｉｃsens＝Ｉｃ＋Ｖｂoffset／Ｒｂfet …（９）
（８），（９）式より、ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）を交互に動作させる場合には、一方の電流センサの誤差のみが発生することとなる。

このように、いずれか一方のＭＯＳＦＥＴのみをオンとすることにより、アンプが有するオフセット誤差の影響を低減することができることが理解される。

また、２つのＭＯＳＦＥＴ（Ｑ１），（Ｑ２）は、オン抵抗が同一であるとは限らないので、各ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）のオン時間帯、及びオフ時間帯を均一に設定すると、各ＭＯＳＦＥＴの発熱量に偏りが発生する場合があり、一方のＭＯＳＦＥＴの温度上昇が大きくなるという問題が生じる。

本実施形態では、ＭＯＳＦＥＴの温度の上昇し易さに応じて、オン時間帯、及びオフ時間帯を調整し、各ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）の温度が均一となるようにする。具体的には、温度が上昇し易いＭＯＳＦＥＴについてはオン時間帯を短く設定し、反対に、温度が上昇し難いＭＯＳＦＥＴについてはオン時間帯を長く設定する。

温度が上昇し易いか否かの判断は、ＭＯＳＦＥＴの電気抵抗、熱抵抗の理論値を用いる方法、基板設計後にサンプルの実測値を取得し、この実測値に基づいて判断する方法、或いは、出荷前の検査時に各製品毎に温度上昇の度合いを測定する方法等を用いることができる。

例えば、図８に示すように、一定時間の通電によりＭＯＳＦＥＴ（Ｑ１）の温度がＴ１となり、ＭＯＳＦＥＴ（Ｑ２）の温度がＴ１よりも高いＴ２となる場合には、図９（ａ），（ｂ）に示すように、ＭＯＳＦＥＴ（Ｑ１）のオン時間をｔ１とし、ＭＯＳＦＥＴ（Ｑ２）のオン時間をｔ２（＜ｔ１）とすることにより、各ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）の温度を均一化させる。具体的には、図９（ｃ）に示すように、ＭＯＳＦＥＴ（Ｑ１）の温度は曲線ｐ１に示すように上昇、下降を繰り返して変化し、ＭＯＳＦＥＴ（Ｑ２）の温度は曲線ｐ２に示すように上昇、下降を繰り返して変化する。その結果、温度Ｔ１とＴ２の平均値に収束することになり、各ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）の温度を均一化することができる。

このようにして、本実施形態に係る負荷回路の制御装置１００では、２つのＭＯＳＦＥＴ（Ｑ１），（Ｑ２）を並列に配置し、いずれか一方をオンとするように制御するので、電流センサ１２，２２のアンプＡＭＰ１１，ＡＭＰ２１にオフセット誤差が存在する場合であっても、このオフセット誤差の影響を低減することができ、高精度な電流検出が可能となる。従って、検出した電流値に基づいて半導体スイッチ回路１１，２１を遮断する制御を実行する場合には、高精度な遮断制御が可能となる。

また、各ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）のオン抵抗にばらつきが存在する場合であっても、各ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）のオン時間帯、及びオフ時間帯を適宜設定することにより、全体の温度を均一化することが可能となる。

［変形例の説明］
次に、上述した実施形態の変形例について説明する。上述した実施形態では、図７に示したように、一方のＭＯＳＦＥＴがオンの時には他方のＭＯＳＦＥＴがオフとなるように制御したが、変形例では図１０（ａ），（ｂ）に示すように、ＭＯＳＦＥＴ（Ｑ２）がオンからオフに切り替わるタイミングよりも、ＭＯＳＦＥＴ（Ｑ１）がオフからオンに切り替わるタイミングの方が若干時間Δｔだけ早くなるように制御する。即ち、双方のＭＯＳＦＥＴのオン時間帯に若干の重複時間を設けている。

このような構成によれば、各ＭＯＳＦＥＴのオン、オフ切替時におけるノイズを低減することができる。

以上、本発明の負荷回路の制御装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。

例えば、上述した本実施形態では、２つの半導体スイッチ回路１１，２１を並列に接続し、各ＭＯＳＦＥＴ（Ｑ１），（Ｑ２）を交互にオンとするように制御する例について説明したが、本発明はこれに限定されるものではなく、３個以上の半導体スイッチ回路を設け、各半導体スイッチ回路を順繰りにオンとすることで、上述と同様の効果を達成することが可能となる。

本発明は、複数の半導体スイッチを用いて負荷を駆動する際の、電流の偏りを防止することに利用できる。

１１，２１半導体スイッチ回路
１２，２２電流センサ
３１制御部
３２加算回路
１００制御装置
Ｑ１，Ｑ２ＭＯＳＦＥＴ

Claims

電源と負荷とを接続する負荷回路に、複数の半導体スイッチを並列に配置し、各半導体スイッチのオン、オフを切り替えることにより、前記負荷の駆動、停止を制御する負荷回路の制御装置において、
前記各半導体スイッチにそれぞれ設けられ、各半導体スイッチに流れる電流を検出する電流検出手段と、
駆動指令信号が入力された際に、前記各半導体スイッチ毎にそれぞれ異なるオン時間帯、及びオフ時間帯となるように各半導体スイッチに制御信号を出力する制御を行い、且つ、前記電流検出手段により検出される電流に基づいて、前記各半導体スイッチを遮断する制御を行う制御手段と、を有し、
前記制御手段は、複数の半導体スイッチのうち、相対的に温度上昇が高い半導体スイッチが、よりオン時間が短くなるように設定すること
を特徴とする負荷回路の制御装置。
前記電流検出手段は、オペアンプを用いて前記半導体スイッチに流れる電流に比例した参照電流を発生させ、該参照電流に基づいて、前記半導体スイッチに流れる電流を検出することを特徴とする請求項１に記載の負荷回路の制御装置。
前記制御手段は、前記各半導体スイッチのうちのいずれか一つがオンとなるように、各半導体スイッチのオン時間帯、及びオフ時間帯を設定することを特徴とする請求項１または請求項２のいずれかに記載の負荷回路の制御装置。
前記制御手段は、前記各半導体スイッチに対して順次オン時間帯を設定すると共に、今回オンとする半導体スイッチのオン時間帯と、次回オンとする半導体スイッチのオン時間帯が若干重複するように、各半導体スイッチのオン時間帯、及びオフ時間帯を設定することを特徴とする請求項１または請求項２のいずれかに記載の負荷回路の制御装置。