WO2013031763A1 - 負荷回路の制御装置 - Google Patents

負荷回路の制御装置 Download PDF

Info

Publication number
WO2013031763A1
WO2013031763A1 PCT/JP2012/071687 JP2012071687W WO2013031763A1 WO 2013031763 A1 WO2013031763 A1 WO 2013031763A1 JP 2012071687 W JP2012071687 W JP 2012071687W WO 2013031763 A1 WO2013031763 A1 WO 2013031763A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor switch
current
time zone
semiconductor
control device
Prior art date
Application number
PCT/JP2012/071687
Other languages
English (en)
French (fr)
Inventor
晃則 丸山
圭祐 上田
中村 吉秀
宜範 生田
Original Assignee
矢崎総業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矢崎総業株式会社 filed Critical 矢崎総業株式会社
Priority to CN201280042119.4A priority Critical patent/CN103782517A/zh
Priority to EP12828667.1A priority patent/EP2752952B1/en
Priority to US14/342,043 priority patent/US9130569B2/en
Publication of WO2013031763A1 publication Critical patent/WO2013031763A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00Circuit arrangements for dc mains or dc distribution networks
    • H02J1/10Parallel operation of dc sources
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/087Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/32Means for protecting converters other than automatic disconnection
    • H02M1/327Means for protecting converters other than automatic disconnection against abnormal temperatures

Definitions

  • the present invention relates to a control device that controls on and off of a load circuit using a plurality of semiconductor switches.
  • a semiconductor switch such as an FET is provided between the battery and the semiconductor switch is turned on and off to control driving and stopping of the load.
  • a semiconductor switch such as an FET is provided between the battery and the semiconductor switch is turned on and off to control driving and stopping of the load.
  • the present invention has been made to solve such a conventional problem, and an object of the present invention is to provide a load circuit control device capable of uniformizing heat generation of semiconductor switches connected in parallel. It is to provide.
  • a first technical aspect of the present invention is that a plurality of semiconductor switches are arranged in parallel in a load circuit connecting a power source and a load, and each semiconductor switch is switched on and off,
  • a load circuit control device that controls driving and stopping of a load, provided in each semiconductor switch, and a current sensor that detects a current flowing through each semiconductor switch, and each semiconductor when a drive command signal is input
  • Control is performed to output a control signal to each semiconductor switch so that each switch has a different on-time zone and off-time zone, and control is performed to shut off each semiconductor switch based on the current detected by the current sensor.
  • a control unit that controls driving and stopping of a load, provided in each semiconductor switch, and a current sensor that detects a current flowing through each semiconductor switch, and each semiconductor when a drive command signal is input
  • Control is performed to output a control signal to each semiconductor switch so that each switch has a different on-time zone and off-time zone, and control is performed to shut off each semiconductor switch based on the current detected by the
  • the parallel connection of multiple semiconductor switches is arranged in the load circuit, and the ON time zone and the OFF time zone of each semiconductor are set individually, so the effects of offset errors existing in the current sensor can be reduced, and high accuracy Current detection is possible. As a result, when an overcurrent flows through the load circuit, it is possible to immediately detect this and shut off the load circuit.
  • the current sensor may generate a reference current proportional to the current flowing through the semiconductor switch using an operational amplifier, and detect the current flowing through the semiconductor switch based on the generated reference current.
  • the current sensor is equipped with an operational amplifier, which generates a reference current proportional to the current flowing through the semiconductor switch using the operational amplifier and detects the current flowing through the semiconductor switch based on the generated reference current. Can be improved.
  • the control unit may set an on time zone and an off time zone of each semiconductor switch so that any one of the semiconductor switches is turned on.
  • any one of the plurality of semiconductor switches is controlled to be turned on, the influence of the offset error existing in the current sensor can be reduced, and the current detection can be performed with high accuracy.
  • the control unit sequentially sets the on-time period for each semiconductor switch, and the semiconductor switch that is turned on this time and the on-time period of the semiconductor switch that is turned on next time slightly overlap each semiconductor switch. You may make it set the ON time slot
  • FIG. 1 is an explanatory diagram illustrating a load circuit provided with a control device according to the embodiment.
  • FIG. 2 is an explanatory diagram equivalently showing resistances existing in each wiring of the load circuit control device according to the present embodiment, in which both the first semiconductor switch (Q1) and the second semiconductor switch (Q2) are off. Indicates the state.
  • FIG. 3 is an explanatory diagram equivalently showing resistances present in each wiring of the load circuit control device according to the embodiment, in which both the first semiconductor switch (Q1) and the second semiconductor switch (Q2) are turned on. Indicates.
  • FIG. 4 is an explanatory diagram equivalently showing resistances present in each wiring of the load circuit control device according to the embodiment, in which the first semiconductor switch (Q1) is off and the second semiconductor switch (Q2) is on.
  • FIG. 5 is an explanatory diagram equivalently showing resistances present in each wiring of the load circuit control device according to the embodiment, in which the first semiconductor switch (Q1) is on and the second semiconductor switch (Q2) is off. Indicates the state.
  • FIG. 6 is a circuit diagram illustrating a configuration of a current sensor provided in the load circuit control device according to the embodiment.
  • FIG. 7 is a timing chart illustrating an on time zone and an off time zone of each semiconductor switch of the load circuit control device according to the embodiment.
  • FIG. 8 is a characteristic diagram showing a temperature rise of each semiconductor switch of the load circuit control device according to the embodiment.
  • FIG. 9 is a timing chart showing an on-time period, an off-time period, and a temperature change of each semiconductor switch when the on-time and off-time of each semiconductor switch of the load circuit control device according to the embodiment are appropriately set. It is.
  • FIG. 10 is a timing chart showing an on time zone and an off time zone of each semiconductor switch of the load circuit control device according to the modification of the embodiment.
  • a control device 100 As shown in FIG. 1, a control device 100 according to the embodiment is installed between a battery VB and a load RL, controls on and off of the load RL, and is connected to each other in parallel.
  • a switch circuit 11, a first semiconductor switch circuit 21, a control unit 31, and an adder circuit 32 are provided.
  • the first semiconductor switch circuit 11 is composed of a single semiconductor chip, and includes a first semiconductor switch Q1 made of a MOSFET and a first current sensor 12 that detects a current flowing through the first semiconductor switch Q1.
  • the drain of the first semiconductor switch Q1 is connected to the battery VB via the terminal TB11.
  • the source of the first semiconductor switch Q1 is connected to a load RL such as a motor or a lamp via a terminal TB12.
  • the gate of the first semiconductor switch Q1 is connected to the control unit 31 via the terminal TB13 (the connection line between TB13 and Q1 is omitted in the figure).
  • the first current sensor 12 is connected to the adding circuit 32 via the terminal TB14.
  • the semiconductor switch circuit 21 is composed of a single semiconductor chip, and includes a second semiconductor switch Q2 made of a MOSFET and a second current sensor 22 that detects a current flowing through the second semiconductor switch Q2.
  • the drain of the second semiconductor switch Q2 is connected to the battery VB via the terminal TB21.
  • the source of the second semiconductor switch Q2 is connected to the load RL via the terminal T22.
  • the gate of the second semiconductor switch Q2 is connected to the control unit 31 via the terminal TB23 (the connection line between TB23 and Q2 is omitted in the figure).
  • the second current sensor 22 is connected to the adder circuit 32 via the terminal TB14.
  • the output terminal of the adder circuit 32 is connected to the control unit 31.
  • a resistor Ra1 exists in the wiring connecting the battery VB and the first semiconductor switch circuit 11 (the wiring between VB and TB11 in FIG. 1), and the first semiconductor switch circuit 11 and the load RL 1 (the wiring between TB12 to RL in FIG. 1) has a resistance Ra2, and the first semiconductor switch Q1 has an on-resistance Rafet.
  • a resistor Rb1 is present in the wiring connecting the battery VB and the second semiconductor switch circuit 21 (the wiring between VB and TB21 in FIG. 1), and is connected between the second semiconductor switch circuit 21 and the load RL (see FIG. 1 includes a resistor Rb2 and a second semiconductor switch Q2 has an on-resistance Rbfet.
  • the first semiconductor switch Q1 forms a multi-source FET including a first main FET (Q1a) and a first sub FET (Q1b).
  • the source of the first main FET (Q1a) is branched into two systems.
  • the first branch line is connected to the load RL via the terminal TB12 shown in FIG.
  • the second branch line is connected to one input terminal of the first amplifier AMP11.
  • the source of the first sub-FET (Q1b) is branched into two systems.
  • the first branch line is connected to the source of the third semiconductor switch Q11 made of a P-type MOSFET.
  • the second branch line is connected to the other input terminal of the first amplifier AMP11.
  • the output terminal of the first amplifier AMP11 is connected to the gate of the third semiconductor switch Q11.
  • the drain of the third semiconductor switch Q11 is grounded via the sense resistor Rs.
  • the first amplifier AMP11 outputs a control signal to the gate of the third semiconductor switch Q11 so that the source voltage of the first main FET (Q1a) and the source voltage of the first sub-FET (Q1b) are equal. For this reason, a current having a magnitude proportional to the current flowing through the first semiconductor switch Q1 flows through the third semiconductor switch Q11.
  • the second semiconductor switch Q2 constitutes a multi-source FET composed of a second main FET (Q2a) and a second sub FET (Q2b).
  • the source of the second main FET (Q2a) is connected to one input terminal of the second amplifier AMP21.
  • the source of the second sub-FET (Q2b) is connected to the other input terminal of the second amplifier AMP21.
  • the output terminal of the second amplifier AMP21 is connected to the gate of the fourth semiconductor switch Q21 made of a P-type MOSFET.
  • the source of the fourth semiconductor switch Q21 is connected to the second sub-FET (Q2b).
  • the drain of the fourth semiconductor switch Q21 is grounded through the sense resistor Rs.
  • the second amplifier AMP21 outputs a control signal to the gate of the fourth semiconductor switch Q21 so that the source voltage of the second main FET (Q2a) is equal to the source voltage of the second sub-FET (Q2b). For this reason, a current having a magnitude proportional to the current flowing through the second semiconductor switch Q2 flows through the fourth semiconductor switch Q21.
  • the current flowing through the load RL can be measured by measuring the voltage across the sense resistor Rs. That is, the first current sensor 12 and the second current sensor 22 generate a reference current proportional to the current flowing through the first semiconductor switch Q1 and the second semiconductor switch Q2 using an operational amplifier, and based on the generated reference current. The current flowing through the first semiconductor switch Q1 and the second semiconductor switch Q2 is detected.
  • the sense resistor Rs corresponds to the adder circuit 32 shown in FIG.
  • the load RL is driven by simultaneously turning on the first semiconductor switch Q1 and the second semiconductor switch Q2 (conventional method), the load RL is switched by alternately switching the first semiconductor switch Q1 and the second semiconductor switch Q2. Current bias in both cases of driving (the method of the embodiment) will be described.
  • Iasens and Ibsens of the currents Ia and Ib are detected as the following formulas (5) and (6).
  • Icsens Ic + Vaoffset / Rafet + Vboffset / Rbfet (7)
  • the measured value Icsens of the current Ic flowing through the load RL is expressed by the following equation (8) when the first semiconductor switch Q1 is on (see FIG. 5), and when the second semiconductor switch Q2 is on ( (See FIG. 4), it is shown by the following formula (9).
  • Icsens Ic + Vaoffset / Rafet (8)
  • Icsens Ic + Vboffset / Rbfet (9)
  • the on-time zone and the off-time zone of the first semiconductor switch Q1 and the second semiconductor switch Q2 are made uniform. If set, there is a case where the amount of heat generated in each semiconductor switch is biased, and a problem arises that the temperature rise of one semiconductor switch becomes large.
  • the ON time zone and the OFF time zone are adjusted according to the easiness of the temperature rise of each semiconductor switch so that the temperatures of the first semiconductor switch Q1 and the second semiconductor switch Q2 become uniform.
  • the on-time zone is set short for a semiconductor switch whose temperature tends to rise, and conversely, the on-time zone is set long for a semiconductor switch whose temperature hardly rises.
  • Judging whether the temperature is likely to rise is based on the method of using the theoretical values of the electrical resistance and thermal resistance of the semiconductor switch, the method of obtaining the measured value of the sample after designing the board, and judging based on this measured value, before shipping For example, a method of measuring the degree of temperature rise for each product during the inspection can be used.
  • the first semiconductor switch Q1 and the second semiconductor switch Q1 are turned on by setting the on time of the first semiconductor switch Q1 to t1 and the on time of the second semiconductor switch Q2 to t2 (t2 ⁇ t1).
  • the temperature of the switch Q2 is made uniform.
  • the temperature of the first semiconductor switch Q1 changes by repeatedly increasing and decreasing as shown by the curve p1
  • the temperature of the second semiconductor switch Q2 is shown by the curve p2.
  • the first semiconductor switch Q1 and the second semiconductor switch Q2 are arranged in parallel, and one of the semiconductor switches is controlled to be turned on. Therefore, even when an offset error exists in the first amplifier AMP11 of the first current sensor 12 and the second amplifier AMP21 of the second current sensor 22, the influence of the offset error can be reduced. For this reason, highly accurate current detection becomes possible. Therefore, when executing the control for shutting off the first semiconductor switch circuit 11 and the second semiconductor switch circuit 21 based on the detected current value, the shut-off control with high accuracy is possible.
  • the on-time zone and the off-time zone of the first semiconductor switch Q1 and the second semiconductor switch Q2 are set appropriately. By doing so, it becomes possible to make the whole temperature uniform.
  • the load circuit control device has been described above based on the illustrated embodiment.
  • the present invention is not limited to this, and the configuration of each part is an arbitrary configuration having the same function. Can be replaced.
  • the first semiconductor switch circuit 11 and the second semiconductor switch circuit 21 are connected in parallel, and the first semiconductor switch Q1 and the second semiconductor switch Q2 are controlled to be turned on alternately.
  • the present invention is not limited to this, and it is possible to achieve the same effect as described above by providing three or more semiconductor switch circuits and sequentially turning on the semiconductor switches of each semiconductor switch circuit. It becomes possible.
  • the present invention can be used to prevent current bias when driving a load using a plurality of semiconductor switches.

Abstract

 電源と負荷とを接続する負荷回路に、2個の半導体スイッチ(Q1,Q2)を並列に配置する。そして、各半導体スイッチ(Q1,Q2)が交互にオンとオフとになるように制御する。その結果、各半導体スイッチ(Q1,Q2)のいずれか一方にのみ電流が流れることになるので、電流センサ(12,22)で検出されるオフセット誤差は、いずれか一方のオフセット誤差のみとなり、高精度な電流検出が可能となる。従って、負荷に流れる電流が過電流となった際に回路を遮断する制御を行う際に、高精度な遮断制御が可能となる。

Description

負荷回路の制御装置
 本発明は、複数の半導体スイッチを用いて、負荷回路のオンとオフとを制御する制御装置に関する。
 車両に搭載されるモータやランプ等の負荷は、例えば、バッテリとの間にFET等の半導体スイッチを設け、半導体スイッチのオンとオフとを切り替えることにより、負荷の駆動と停止とを制御する。負荷回路に大電流が流れる場合には、複数の半導体スイッチを並列に接続し、各半導体スイッチを同一の制御信号で制御することにより、負荷回路に流れる電流を分散させて1つの半導体スイッチに流れる電流を低減させ、ひいては発熱を抑制する方式が提案されている(特許文献1参照)。
JP 2001-310720 A
 しかしながら、上述した特許文献1に開示された従来例では、半導体スイッチを構成する各素子のばらつきにより、各半導体スイッチに流れる電流に偏りが発生し、特定の半導体スイッチの発熱量が大きくなる可能性があるという問題が発生する。
 本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、並列に接続した半導体スイッチの発熱を均一化することが可能な負荷回路の制御装置を提供することにある。
 上記目的を達成するため、本発明の第1の技術的側面は、電源と負荷とを接続する負荷回路に複数の半導体スイッチを並列に配置し、各半導体スイッチのオンとオフを切り替えることにより、負荷の駆動と停止を制御する負荷回路の制御装置であって、各半導体スイッチにそれぞれ設けられ、各半導体スイッチに流れる電流を検出する電流センサと、駆動指令信号が入力された際に、各半導体スイッチ毎にそれぞれ異なるオン時間帯及びオフ時間帯となるように各半導体スイッチに制御信号を出力する制御を行い、且つ、電流センサにより検出される電流に基づいて各半導体スイッチを遮断する制御を行う制御部とを備える。
 負荷回路に複数の半導体スイッチの並列接続を配置し、各半導体のオン時間帯、及びオフ時間帯をそれぞれ設定するので、電流センサに存在するオフセット誤差による影響を軽減することができ、高精度な電流検出が可能となる。その結果、負荷回路に過電流が流れた場合には即時にこれを検出して負荷回路を遮断することが可能となる。
 電流センサは、オペアンプを用いて半導体スイッチに流れる電流に比例した参照電流を発生させ、発生させた参照電流に基づいて半導体スイッチに流れる電流を検出してもよい。
 電流センサがオペアンプを備えており、オペアンプを用いて半導体スイッチに流れる電流に比例した参照電流を発生させ、発生させた参照電流に基づいて半導体スイッチに流れる電流を検出するので、電流検出の精度を向上させることができる。
 制御部は、各半導体スイッチのうちのいずれか一つがオンとなるように、各半導体スイッチのオン時間帯及びオフ時間帯を設定するようにしてもよい。
 複数の半導体スイッチのうちいずれか一つがオンとなるように制御されるので、電流センサに存在するオフセット誤差による影響を低減でき、電流検出を高精度に行うことが可能となる。
 制御部は、各半導体スイッチに対して順次オン時間帯を設定すると共に、今回オンとする半導体スイッチのオン時間帯と、次回オンとする半導体スイッチのオン時間帯が若干重複するように、各半導体スイッチのオン時間帯及びオフ時間帯を設定するようにしてもよい。
 今回オンとなる半導体スイッチがオフとなる前に、次回オンとなる半導体スイッチがオンとなるので、オンとする半導体スイッチが切り替わる際に、若干の重複時間が存在し、ノイズの発生を低減することが可能となる。
図1は、実施形態に係る制御装置が設けられた負荷回路を示す説明図である。 図2は、本実施形態に係る負荷回路の制御装置の各配線に存在する抵抗を等価的示した説明図であり、第1半導体スイッチ(Q1)と第2半導体スイッチ(Q2)が共にオフの状態を示す。 図3は、実施形態に係る負荷回路の制御装置の各配線に存在する抵抗を等価的示した説明図であり、第1半導体スイッチ(Q1)と第2半導体スイッチ(Q2)が共にオンの状態を示す。 図4は、実施形態に係る負荷回路の制御装置の各配線に存在する抵抗を等価的示した説明図であり、第1半導体スイッチ(Q1)がオフ、第2半導体スイッチ(Q2)がオンの状態を示す。 図5は、実施形態に係る負荷回路の制御装置の各配線に存在する抵抗を等価的示した説明図であり、第1半導体スイッチ(Q1)がオン、第2半導体スイッチ(Q2)がオフの状態を示す。 図6は、実施形態に係る負荷回路の制御装置に設けられる電流センサの構成を示す回路図である。 図7は、実施形態に係る負荷回路の制御装置の各半導体スイッチのオン時間帯とオフ時間帯を示すタイミングチャート図である。 図8は、実施形態に係る負荷回路の制御装置の各半導体スイッチの温度上昇を示す特性図である。 図9は、実施形態に係る負荷回路の制御装置の各半導体スイッチのオン時間とオフ時間とを適切に設定した場合のオン時間帯、オフ時間帯、及び各半導体スイッチの温度変化を示すタイミングチャートである。 図10は、実施形態の変形例に係る負荷回路の制御装置の各半導体スイッチのオン時間帯とオフ時間帯を示すタイミングチャートである。
 以下、本発明の実施形態を図面に基づいて説明する。
 図1に示すように、実施形態に係る制御装置100は、バッテリVBと負荷RLとの間に設置され、負荷RLのオンとオフを制御するものであり、互いに並列に接続された第1半導体スイッチ回路11と第1半導体スイッチ回路21と、制御部31と、加算回路32とを備える。
 第1半導体スイッチ回路11は、一つの半導体チップで構成されており、MOSFETからなる第1半導体スイッチQ1と、第1半導体スイッチQ1に流れる電流を検出する第1電流センサ12とを備える。第1半導体スイッチQ1のドレインは、端子TB11を介してバッテリVBに接続される。第1半導体スイッチQ1のソースは、端子TB12を介してモータやランプ等の負荷RLに接続される。第1半導体スイッチQ1のゲートは、端子TB13を介して制御部31に接続される(図ではTB13~Q1間の接続線を省略)。第1電流センサ12は、端子TB14を介して加算回路32に接続される。
 半導体スイッチ回路21は、一つの半導体チップで構成されており、MOSFETからなる第2半導体スイッチQ2と、第2半導体スイッチQ2に流れる電流を検出する第2電流センサ22とを備える。第2半導体スイッチQ2のドレインは、端子TB21を介してバッテリVBに接続される。第2半導体スイッチQ2のソースは、端子T22を介して負荷RLに接続される。第2半導体スイッチQ2のゲートは、端子TB23を介して制御部31に接続される(図ではTB23~Q2間の接続線を省略)。第2電流センサ22は、端子TB14を介して加算回路32に接続される。加算回路32の出力端子は、制御部31に接続される。
 図2に示すように、バッテリVBと第1半導体スイッチ回路11とを接続する配線(図1のVB~TB11間の配線)には抵抗Ra1が存在し、第1半導体スイッチ回路11と負荷RLとの間(図1のTB12~RL間の配線)には抵抗Ra2が存在し、第1半導体スイッチQ1にはオン抵抗Rafetが存在する。同様に、バッテリVBと第2半導体スイッチ回路21とを接続する配線(図1のVB~TB21間の配線)には抵抗Rb1が存在し、第2半導体スイッチ回路21と負荷RLとの間(図1のTB22~RL間の配線)には抵抗Rb2が存在し、第2半導体スイッチQ2にはオン抵抗Rbfetが存在する。
 次に、第1電流センサ12、第2電流センサ22、加算回路32の詳細な構成について、図6に示す回路図を参照して説明する。図6に示すように、第1半導体スイッチQ1は、第1メインFET(Q1a)と第1サブFET(Q1b)から成るマルチソースFETを構成している。第1メインFET(Q1a)のソースは、2系統に分岐される。一つ目の分岐線は、図1に示した端子TB12を介して負荷RLに接続される。二つ目の分岐線は、第1アンプAMP11の一方の入力端子に接続されている。また、第1サブFET(Q1b)のソースは2系統に分岐される。一つ目の分岐線は、P型のMOSFETからなる第3半導体スイッチQ11のソースに接続される。二つ目の分岐線は、第1アンプAMP11の他方の入力端子に接続されている。
 第1アンプAMP11の出力端子は、第3半導体スイッチQ11のゲートに接続される。第3半導体スイッチQ11のドレインはセンス抵抗Rsを介してグランドに接地される。
 第1アンプAMP11は、第1メインFET(Q1a)のソース電圧と第1サブFET(Q1b)のソース電圧が等しくなるように第3半導体スイッチQ11のゲートに制御信号を出力する。このため、第3半導体スイッチQ11には、第1半導体スイッチQ1に流れる電流に比例した大きさの電流が流れることになる。
 第2半導体スイッチQ2は、第2メインFET(Q2a)と第2サブFET(Q2b)から成るマルチソースFETを構成している。第2メインFET(Q2a)のソースは、第2アンプAMP21の一方の入力端子に接続される。第2サブFET(Q2b)のソースは、第2アンプAMP21の他方の入力端子に接続される。
 第2アンプAMP21の出力端子は、P型のMOSFETからなる第4半導体スイッチQ21のゲートに接続される。第4半導体スイッチQ21のソースは、第2サブFET(Q2b)に接続される。第4半導体スイッチQ21のドレインは、センス抵抗Rsを介してグランドに接地される。
 第2アンプAMP21は、第2メインFET(Q2a)のソース電圧と第2サブFET(Q2b)のソース電圧が等しくなるように、第4半導体スイッチQ21のゲートに制御信号を出力する。このため、第4半導体スイッチQ21には、第2半導体スイッチQ2に流れる電流に比例した大きさの電流が流れることになる。
 また、第3半導体スイッチQ11と第4半導体スイッチQ21に流れる電流(参照電流)を加算した電流がセンス抵抗Rsに流れる。このため、センス抵抗Rsの両端電圧を測定することにより、負荷RLに流れる電流を測定することができる。即ち、第1電流センサ12と第2電流センサ22は、オペアンプを用いて第1半導体スイッチQ1と第2半導体スイッチQ2とに流れる電流に比例した参照電流を発生させ、発生させた参照電流に基づいて第1半導体スイッチQ1と第2半導体スイッチQ2に流れる電流を検出する。センス抵抗Rsが、図1に示した加算回路32に相当する。
 図1に示した制御部31は、第1半導体スイッチQ1に流れる電流Iaと第2半導体スイッチQ2に流れる電流Ibとを加算した電流Icに基づき、電流Icが予め設定した閾値を上回った場合には、第1半導体スイッチQ1と第2半導体スイッチQ2とをオフとして負荷回路を遮断し、回路全体を保護する制御を行う。或いは、電流Icに基づいて負荷回路の電線温度を推定し、推定温度が閾値を上回った場合には負荷回路を遮断して、回路全体を過熱から保護する制御を行う。
 実施形態では、第1半導体スイッチQ1と第2半導体スイッチQ2のオンとオフを交互に切り替えることにより、第1半導体スイッチQ1と第2半導体スイッチQ2のうちの一方をオン、他方をオフとして、第1半導体スイッチQ1と第2半導体スイッチQ2に流れる電流の偏りを抑制する。以下、第1半導体スイッチQ1と第2半導体スイッチQ2を同時にオンとして負荷RLを駆動する場合(従来の方式)と、第1半導体スイッチQ1と第2半導体スイッチQ2とを交互に切り替えて負荷RLを駆動する場合(実施形態の方式)の双方における、電流の偏りについて説明する。
 [第1半導体スイッチQ1と第2半導体スイッチQ2を同時にオンとする場合]
 初めに、第1半導体スイッチQ1と第2半導体スイッチQ2を共にオンすることにより、負荷RLに流れる電流を第1半導体スイッチ回路11と第2半導体スイッチ回路21に分散する場合の動作について説明する。図2に示した等価回路によると、第1半導体スイッチ回路11を経由する回路の抵抗(これをRaとする)は、次の(1)式で示すことができる。
   Ra=Ra1+Rafet+Ra2  …(1)
 同様に、第2半導体スイッチ回路21を経由する回路の抵抗(これをRbとする)は、次の(2)式で示すことができる。
   Rb=Rb1+Rbfet+Rb2  …(2)
 従って、図3に示すように、第1半導体スイッチQ1と第2半導体スイッチQ2を共にオンとした場合には、第1半導体スイッチ回路11に電流Iaが流れ、第2半導体スイッチ回路21に電流Ibが流れることになる。電流Iaと電流Ibの比率「Ia/Ib」は、抵抗の逆比に等しいので「Ia/Ib=Rb/Ra」となる。
 この際、図6に示した第1電流センサ12と第2電流センサ22では、仮に第1アンプAMP11と第2アンプAMP21にオフセット誤差が存在しなければ、第1半導体スイッチQ1の両端電圧Vafetを、「Vafet=Rafet×Ia」として検出し、第2半導体スイッチQ2の両端電圧Vbfetを、「Vbfet=Rbfet×Ib」として検出することになる。しかし、実際には第1アンプAMP11と第2アンプAMP21にはオフセット誤差Vaoffset,Vboffsetが存在するので、各電圧Vafet,Vbfetを以下に示す(3)式、(4)式のように検出してしまう。
   Vafet=Rafet×Ia+Vaoffset  …(3)
   Vbfet=Rbfet×Ib+Vboffset  …(4)
 従って、電流Ia,Ibの測定値Iasens,Ibsensは、次の(5)式、(6)式として検出されることになる。
   Iasens=(Vafet/Rafet)=Ia+Vaoffset/Rafet  …(5)
   Ibsens=(Vbfet/Rbfet)=Ib+Vboffset/Rbfet  …(6)
 負荷RLに流れる電流をIcとすると、その測定値Icsensは(5)式と(6)式を加算するので、下記の(7)式として検出される。
   Icsens=Ic+Vaoffset/Rafet+Vboffset/Rbfet  …(7)
 (7)式から理解されるように、第1半導体スイッチQ1と第2半導体スイッチQ2を共にオンとして負荷RLに電流を流すと、本来測定しようとする電流Icに対して第1電流センサ12と第2電流センサ22のオフセット誤差の成分が加算されてしまう。更に(7)式より、抵抗Rafet、Rbfetが小さい程、その影響(Icに対する割合)が大きくなるので、第1半導体スイッチQ1と第2半導体スイッチQ2の発熱、即ち、ジュール熱「Rafet×Ia2+Rbfet×Ib2」を抑えるために抵抗Rafet、Rbfetを小さくすると、より誤差の影響を助長することになる。
 [第1半導体スイッチQ1と第2半導体スイッチQ2とを交互にオンとする場合]
 次に、第1半導体スイッチQ1と第2半導体スイッチQ2を交互にオンとして負荷RLに電流を供給する場合の動作について説明する。この場合には、図7に示すように、第1半導体スイッチQ1がオン時間帯のときに第2半導体スイッチQ2をオフ時間帯とし、第1半導体スイッチQ1がオフ時間帯のときに第2半導体スイッチQ2をオン時間帯とするように、第1半導体スイッチQ1と第1半導体スイッチQ2を制御する。
 そして、負荷RLに流れる電流Icの測定値Icsensは、第1半導体スイッチQ1がオンのとき(図5参照)には下記の(8)式で示され、第2半導体スイッチQ2がオンのとき(図4参照)には下記の(9)式で示されることになる。
   Icsens=Ic+Vaoffset/Rafet  …(8)
   Icsens=Ic+Vboffset/Rbfet  …(9)
 (8),(9)式より、第1半導体スイッチQ1と第1半導体スイッチQ2を交互に動作させる場合には、一方の電流センサの誤差のみが発生することとなる。
 このように、いずれか一方の半導体スイッチのみをオンとすることにより、アンプが有するオフセット誤差の影響を低減することができることが理解される。
 また、第1半導体スイッチQ1と第2半導体スイッチQ2は、オン抵抗が同一であるとは限らないので、第1半導体スイッチQ1と第2半導体スイッチQ2のオン時間帯、及びオフ時間帯を均一に設定すると、各半導体スイッチの発熱量に偏りが発生する場合があり、一方の半導体スイッチの温度上昇が大きくなるという問題が生じる。
 実施形態では、各半導体スイッチの温度の上昇し易さに応じて、オン時間帯とオフ時間帯を調整し、第1半導体スイッチQ1と第2半導体スイッチQ2の温度が均一となるようにする。具体的には、温度が上昇し易い半導体スイッチについてはオン時間帯を短く設定し、反対に、温度が上昇し難い半導体スイッチについてはオン時間帯を長く設定する。
 温度が上昇し易いか否かの判断は、半導体スイッチの電気抵抗、熱抵抗の理論値を用いる方法、基板設計後にサンプルの実測値を取得し、この実測値に基づいて判断する方法、出荷前の検査時に各製品毎に温度上昇の度合いを測定する方法等を用いることができる。
 例えば、図8に示すように、一定時間の通電により第1半導体スイッチQ1の温度がT1となり、第2半導体スイッチQ2の温度がT1よりも高いT2となる場合には、図9(a),9(b)に示すように、第1半導体スイッチQ1のオン時間をt1とし、第2半導体スイッチQ2のオン時間をt2(t2<t1)とすることにより、第1半導体スイッチQ1と第2半導体スイッチQ2の温度を均一化させる。具体的には、図9(c)に示すように、第1半導体スイッチQ1の温度は曲線p1に示すように上昇と下降を繰り返して変化し、第2半導体スイッチQ2の温度は曲線p2に示すように上昇と下降を繰り返して変化する。その結果、温度T1とT2の平均値に収束することになり、第1半導体スイッチQ1と第1半導体スイッチQ2の温度を均一化することができる。
 このように、実施形態に係る負荷回路の制御装置100では、第1半導体スイッチQ1と第2半導体スイッチQ2とを並列に配置し、いずれか一方の半導体スイッチをオンとするように制御する。ので、第1電流センサ12の第1アンプAMP11と第2電流センサ22の第2アンプAMP21にオフセット誤差が存在する場合であっても、オフセット誤差の影響を低減することができる。このため、高精度な電流検出が可能となる。従って、検出した電流値に基づいて第1半導体スイッチ回路11と第2半導体スイッチ回路21を遮断する制御を実行する場合には、高精度な遮断制御が可能となる。
 また、第1半導体スイッチQ1と第2半導体スイッチQ2のオン抵抗にばらつきが存在する場合であっても、第1半導体スイッチQ1と第2半導体スイッチQ2のオン時間帯、及びオフ時間帯を適宜設定することにより、全体の温度を均一化することが可能となる。
 [変形例の説明]
 次に、上述した実施形態の変形例について説明する。上述した実施形態では、図7に示したように、一方の半導体スイッチがオンの時には他方の半導体スイッチがオフとなるように制御した。変形例では、図10(a),10(b)に示すように、第2半導体スイッチQ2がオンからオフに切り替わるタイミングよりも、第1半導体スイッチQ1がオフからオンに切り替わるタイミングの方が若干時間Δtだけ早くなるように制御する。即ち、双方の半導体スイッチのオン時間帯に若干の重複時間を設けている。
 このような構成によれば、各半導体スイッチのオンとオフの切替時におけるノイズを低減することができる。
 以上、本発明の負荷回路の制御装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
 例えば、上述した実施形態では、第1半導体スイッチ回路11と第2半導体スイッチ回路21を並列に接続し、第1半導体スイッチQ1と第2半導体スイッチQ2とを交互にオンとするように制御する例について説明した。しかし、本発明はこれに限定されるものではなく、3個以上の半導体スイッチ回路を設け、各半導体スイッチ回路の半導体スイッチを順繰りにオンとすることで、上述と同様の効果を達成することが可能となる。
 本発明は、複数の半導体スイッチを用いて負荷を駆動する際の、電流の偏りを防止することに利用できる。

Claims (4)

  1.  電源と負荷とを接続する負荷回路に複数の半導体スイッチを並列に配置し、各半導体スイッチのオンとオフを切り替えることにより、前記負荷の駆動と停止を制御する負荷回路の制御装置であって、
     前記各半導体スイッチにそれぞれ設けられ、各半導体スイッチに流れる電流を検出する電流センサと、
     駆動指令信号が入力された際に、前記各半導体スイッチ毎にそれぞれ異なるオン時間帯及びオフ時間帯となるように各半導体スイッチに制御信号を出力する制御を行い、且つ、前記電流センサにより検出される電流に基づいて前記各半導体スイッチを遮断する制御を行う制御部と、
    を備えることを特徴とする制御装置。
  2.  請求項1に記載の制御装置であって、
     前記電流センサは、オペアンプを用いて前記半導体スイッチに流れる電流に比例した参照電流を発生させ、発生させた参照電流に基づいて前記半導体スイッチに流れる電流を検出する
    ことを特徴とする制御装置。
  3.  請求項1に記載の制御装置であって、
     前記制御部は、前記各半導体スイッチのうちのいずれか一つがオンとなるように、各半導体スイッチのオン時間帯及びオフ時間帯を設定する
    ことを特徴とする制御装置。
  4.  請求項1に記載の制御装置であって、
     前記制御部は、前記各半導体スイッチに対して順次オン時間帯を設定すると共に、今回オンとする半導体スイッチのオン時間帯と、次回オンとする半導体スイッチのオン時間帯が若干重複するように、各半導体スイッチのオン時間帯及びオフ時間帯を設定する
    ことを特徴とする制御装置。
PCT/JP2012/071687 2011-09-01 2012-08-28 負荷回路の制御装置 WO2013031763A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201280042119.4A CN103782517A (zh) 2011-09-01 2012-08-28 负载电路的控制器
EP12828667.1A EP2752952B1 (en) 2011-09-01 2012-08-28 Control device for load circuit
US14/342,043 US9130569B2 (en) 2011-09-01 2012-08-28 Controller for load circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011190288A JP5830308B2 (ja) 2011-09-01 2011-09-01 負荷回路の制御装置
JP2011-190288 2011-09-01

Publications (1)

Publication Number Publication Date
WO2013031763A1 true WO2013031763A1 (ja) 2013-03-07

Family

ID=47756247

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/071687 WO2013031763A1 (ja) 2011-09-01 2012-08-28 負荷回路の制御装置

Country Status (5)

Country Link
US (1) US9130569B2 (ja)
EP (1) EP2752952B1 (ja)
JP (1) JP5830308B2 (ja)
CN (1) CN103782517A (ja)
WO (1) WO2013031763A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7000966B2 (ja) 2018-04-04 2022-01-19 株式会社デンソー スイッチの過電流検出回路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015022860A1 (ja) * 2013-08-12 2015-02-19 日産自動車株式会社 スイッチング装置
DE102014224169A1 (de) * 2014-11-26 2016-06-02 Robert Bosch Gmbh Verfahren und Vorrichtung zum Ansteuern parallel geschalteter Leistungshalbleiterschalter
JP6561794B2 (ja) * 2015-11-20 2019-08-21 トヨタ自動車株式会社 スイッチング回路
EP3176903B1 (en) 2015-12-04 2023-09-20 HS Elektronik Systeme GmbH Power distribution system
JP6724706B2 (ja) * 2016-10-11 2020-07-15 株式会社デンソー スイッチング素子の駆動回路
US11881846B2 (en) * 2018-11-06 2024-01-23 Hitachi Astemo, Ltd. Load drive device and transmission drive system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04172962A (ja) * 1990-11-02 1992-06-19 Hitachi Ltd Igbtの駆動回路
JPH05167409A (ja) * 1991-12-10 1993-07-02 Asmo Co Ltd 電気負荷の駆動回路
JPH07113826A (ja) * 1993-10-15 1995-05-02 Nippon Motorola Ltd 負荷電流を無損失で検出する半導体集積回路装置
JP2001310720A (ja) 2000-04-28 2001-11-06 Denso Corp 負荷駆動回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053289A (ja) * 1991-01-09 1993-01-08 Nec Corp 電力用半導体装置
US5220207A (en) * 1991-09-03 1993-06-15 Allegro Microsystems, Inc. Load current monitor for MOS driver
CN2166560Y (zh) * 1993-08-28 1994-05-25 何毅忠 多处开关控制器
US6002226A (en) * 1998-06-17 1999-12-14 General Motors Corporation Brushless DC motor control method and apparatus for reduced commutation noise
US7672107B2 (en) * 2006-10-13 2010-03-02 Advanced Analogic Technologies, Inc. Current limit control with current limit detector
JP5342153B2 (ja) * 2008-02-20 2013-11-13 矢崎総業株式会社 モータ負荷制御装置
JP5574845B2 (ja) * 2010-06-22 2014-08-20 株式会社東芝 電力変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04172962A (ja) * 1990-11-02 1992-06-19 Hitachi Ltd Igbtの駆動回路
JPH05167409A (ja) * 1991-12-10 1993-07-02 Asmo Co Ltd 電気負荷の駆動回路
JPH07113826A (ja) * 1993-10-15 1995-05-02 Nippon Motorola Ltd 負荷電流を無損失で検出する半導体集積回路装置
JP2001310720A (ja) 2000-04-28 2001-11-06 Denso Corp 負荷駆動回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7000966B2 (ja) 2018-04-04 2022-01-19 株式会社デンソー スイッチの過電流検出回路

Also Published As

Publication number Publication date
EP2752952A4 (en) 2015-05-06
EP2752952A1 (en) 2014-07-09
EP2752952B1 (en) 2019-05-01
CN103782517A (zh) 2014-05-07
US9130569B2 (en) 2015-09-08
JP2013055721A (ja) 2013-03-21
US20140247085A1 (en) 2014-09-04
JP5830308B2 (ja) 2015-12-09

Similar Documents

Publication Publication Date Title
WO2013031763A1 (ja) 負荷回路の制御装置
JP6030849B2 (ja) 半導体スイッチの制御装置
JP6632794B2 (ja) 入力ノードから出力ノードに結合される負荷に電力を供給するためのシステム
WO2013161364A1 (ja) 通電回路の保護装置
WO2013161362A1 (ja) 通電回路の保護装置
JP5944729B2 (ja) 通電回路の保護装置
US20120074883A1 (en) Electric power tool
US20140091853A1 (en) Switching circuit
JP6151295B2 (ja) デューティサイクリングを用いる広範囲の電流計測
KR20150025919A (ko) Igbt 모듈의 온도 센싱 회로
JP2007288356A (ja) 電力供給制御装置
JP2015225076A (ja) 可変抵抗を用いる広範囲の電流計測
JP5876367B2 (ja) 通電回路の保護装置
JP2012244866A (ja) 電源装置
JP5823144B2 (ja) 過電流保護装置
JP2009296263A (ja) 負荷回路の過電流保護装置
JP5776946B2 (ja) 電力供給制御装置
WO2012039200A1 (ja) 負荷駆動装置
JP5989171B1 (ja) 電流検出回路、及びその回路を備えた車両用電子制御装置
JP5097229B2 (ja) 過熱保護装置
JP6831052B2 (ja) 漏れ電流検出装置及び加熱装置
JP6497275B2 (ja) 電子制御装置
JP7127736B2 (ja) 電流検出装置及び給電制御装置
JP6379294B2 (ja) 電気回路装置
EP2889941B1 (en) Apparatus for controlling fuel cell heating value

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12828667

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2012828667

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14342043

Country of ref document: US