JP5822981B2 - 改善されたチョーク回路、およびそれを組み込んだバス電源 - Google Patents

Description

本発明は、改善されたチョーク回路およびＫＮＸ ＴＰバス用の能動チョーク回路を組み込んだバス電源に関する。

チョーク回路は、一般にバス電源の不可欠の部分として知られている。ＥＮ５００９０で標準化されている、例示的なＫＮＸツイスト・ペアであるＫＮＸ ＴＰバスにおいて、バス電源は、ツイスト・ペア・ケーブルを介してバス・ノードに電力を供給する。この点において、１つまたは複数のバス・ノードは、その後に、バス、すなわちツイスト・ペア・ケーブルを介して、バス電源に接続されてバス・セグメントを形成する。

１つまたは複数のバス・ノードは、バスを介してバス電源から動作電圧が供給される。ＫＮＸ ＴＰバス用に規定されているように、バス電源は、２９Ｖの動作直流（ＤＣ）電圧をバスに提供する。

バス・ノードは、少なくとも２１ＶのＤＣ電圧で適正に動作するように構成される。この点において、８Ｖの許容範囲が、ＫＮＸ ＴＰバスを間欠故障から保護する。したがって、バス上の穏やかな電圧降下の場合でも、または接触抵抗の高い場合でも、ＫＮＸ ＴＰバスおよび接続されたバス・ノードは、動作可能状態にある。

同時に、１つまたは複数のバス・ノードは、バス、すなわち、同じツイスト・ペア・ケーブルを介してデータを伝送するように構成される。このために、バス・ノードは、ＤＣ供給電圧に加えて、バス上で重畳された交流（ＡＣ）伝送信号を検出する。変圧器により、各バス・ノードにおいて、ＤＣ供給電圧からＡＣ伝送信号を減結合することが可能になり、コンデンサが、ＤＣ供給電圧を安定させることができる。変圧器は、バスを介してバス・ノードによってデータを伝送するためにも使用できる。

データ伝送に関して、ＫＮＸ ＴＰバスは、「０」ビット値または「１」ビット値を表す２つの異なる伝送信号形式を規定している。「０」ビットは、ＤＣ供給電圧に重畳されたＡＣ信号の形態で伝送される。「１」ビット値は、交流が存在しないときに、すなわち、ＤＣ供給電圧を変化させずに維持することによって伝送される。言い換えれば、後続の「１」ビット値の伝送は、バスの「アイドル状態」として識別することができる。

ＫＮＸ ＴＰバスの重要な特性は、信号伝送が、バスを介して差動的に実行されることである。言い換えれば、当該バスは、所定の基準電位、例えば、接地電位線を指定しないが、その代わりに、バス・ノードがツイスト・ペア・ケーブルの２つの線の間の差動信号としてデータ伝送を受け取る。したがって、ＫＮＸ ＴＰバスは、ハードウェアの複雑性がわずかに増すことを代償に、より良い電磁環境耐性を提供する。

「０」ビットの差動伝送は、以下のように実現される。すなわち、ＡＣ波形の伝送に関しては、まず、バス・ノードが約５Ｖだけ（例えば、２９Ｖから２４Ｖに）バス上の電位を能動的に下げる。信号幅の約３分の１の後、バス・ノードはバス上の電位の低下を停止する。このバス上の電位の低下は、伝送信号の負の半波に対応する。

次に、バス・ノードがバス上の電位の低下を停止すると、バスの動作により、誘導性反応によって電圧のオーバーシュートが生じる、すなわち、ツイスト・ペア・ケーブルの２つの線の間の電位がバスのアイドル状態を超える。

具体的には、ＫＮＸ ＴＰバスは、各バス・ノードに変圧器およびコンデンサを用意し、またバス電源内に共に共振回路として働くチョーク回路も用意する。さらに、電圧のオーバーシュートは、伝送信号の正の半波に対応する。

例示的なＫＮＸ ＴＰバス・システムを図１ａおよび図１ｂに示す。バス・システム１００は、２９ＶのＤＣ電圧を供給するように構成されたＤＣ電源１１０を含む。このＤＣ電圧は、チョーク回路１２０を介して、少なくとも１つのバス・ノード１３０が接続されたバスに提供される。ＤＣ電源１１０およびチョーク回路１２０は、共にバス電源を形成する。

具体的には、チョーク回路１２０は、一方の側で、ＤＣ＋およびＤＣ−端子を介してＤＣ電源１１０に接続され、他方の側でバス、すなわち、端子Ｂｕｓ＋、Ｂｕｓ−を介して少なくとも１つのノード１３０に接続されるチョーク（例えば、コモンモードのチョーク）を含む。このチョーク回路１２０内のチョークにより、バス・ノード１３０の間のデータ伝送が可能になる。

前述のように、データ、例えば「０」ビットを伝送する場合、バス・ノード１３０がＢｕｓ＋とＢｕｓ−の間の電位を約５Ｖだけ減少させる。チョーク回路１２０がないと、周知のＤＣ電源は高負荷電流に抵抗するように構成されているので、ＤＣ電源１１０はバス上の低下した電位にただちに反作用する。したがって、ＤＣ電源１１０は、チョーク・コイル１２０がない場合、バス・ノード１３０による電位の低下を抑止する。

より詳細には、バス・ノード１３０は、バス・ノード１３０内に含まれる変圧器において磁界を誘導するために、（１）の位置で変圧器の巻線Ｌ３を通して電流を駆動する電流源Ｉ_Ｌ３のｕｓによって「０」ビットを伝送する。巻線Ｌ３は、巻線Ｌ１およびＬ２に磁気的に結合されているので、電圧Ｕ_Ｌ１およびＵ_Ｌ２が、（２）の位置でそれぞれ巻線Ｌ１およびＬ２内で誘導される。

したがって、バス・ノード１３０によって発生したＵ_Ｌ１とＵ_Ｌ２の合計電圧は、（３）の位置においてＢｕｓ＋とＢｕｓ−の間の電位、すなわち負の半波を減少させ、同時に、コンデンサにおける電圧は安定した２９Ｖのままである。この電位の減少を、ｔ_１からｔ_２までの時間において（３）の位置に存在するとして図１ｂに示す。

バス・ノード１３０が（３）の位置におけるＢｕｓ＋とＢｕｓ−の間の電位の減少を停止したとき、各バス・ノード１３０の変圧器およびコンデンサと、チョーク回路１２０におけるチョークとを含むバスの共振回路は、伝送信号の正の半波を提供する。このオーバーシュートを、ｔ_３の時間に（３）の位置に存在するとして図１ｂに示す。

図１ａに示すように、チョーク回路１２０は、第１の巻線がＤＣ電源１１０をＢｕｓ＋線から分離し、第２の巻線がＤＣ電源１１０をバスのＢｕｓ−線から分離する、２つの磁気的に結合された巻線を含むコモンモードのチョーク素子として従来実現されている。

コモンモードのチョーク回路１２０の２つの巻線は、バス・ノード１３０内の変圧器の巻線Ｌ１およびＬ２にその対応があり、コモンモードの電流を遮断する（例えば、電磁妨害により）ことを可能にするが、チョーク回路１２０のコモンモードのチョークは、高価で、かさばり、また、製造の観点からは非常に複雑な回路要素である。

さらに、コモンモードのチョーク回路１２０の２つの巻線は、チョーク回路１２０の電力効率を低減する実質的なＤＣ抵抗値を提供する。したがって、バス・ノード１３０にＤＣ電圧を供給する場合、チョーク回路１２０のＤＣ抵抗が、バス・システム１００の消費電力に対して悪影響がある。

この点において、上記の欠点を解消する、改善されたチョーク回路を提案することが本発明の一目的である。

この目的は、複数の独立請求項の主題によって達成される。利点のある諸実施形態は、複数の従属請求項を条件とする。

本発明の第１の態様によれば、改善されたチョーク回路は、インダクタＬ１１と、インダクタＬ１１がデータ伝送信号の完全性を保存するのを助けるブースト回路とを含む。したがって、ブースト回路によって、高価で、かさばる、また、製造の観点からは非常に複雑なチョーク回路の必要がなくなる。

本発明の背景に関して記載しているように、データ伝送は、所定の電圧レベル（例えば、５Ｖ）だけバスの電圧レベルを減少させるバス・ノードによって実行される。これは、信号幅の約３分の１の間、電流をバス・ノードがバスから引き出すことによって実施される。

減少した電圧レベルは、データ伝送の負の半波に対応する。したがって、バス上のチョーク回路のインダクタは、データ伝送の正の半波に対応するピーク電圧を誘導する。

簡潔にするために、バス・ノードは、データ伝送のためにバスを介して類似の電流ｉを引き出すように構成されている、すなわち、電流がバスの負荷または供給された電圧レベルＵ_ＤＣから独立しているとする。次に、バスの電圧レベルＵ_ＢＵＳが、チョーク回路に含まれるインダクタＬ１１のインダクタンスＬによって、すなわち、Ｕ_ＢＵＳ＝Ｕ_ＤＣ−Ｌ・ｄｉ／ｄｔとして決定される。この点において、チョーク回路に含まれるインダクタのインダクタンスＬの減少は、バス上の電圧レベルＵ_ＢＵＳの増加に比例する。

これまでは、データ伝送を正しく検出するための他のバス・ノードの場合、約５Ｖ（例えば、２９Ｖから２４Ｖまで）の所定の電位差が必要なので、チョーク回路のインダクタンスＬを減少させることができないというのが共通の理解であった。

本発明においては、データ伝送信号の完全性を保存するインダクタを助ける追加のブースト回路を提供することにより、チョーク回路は今や、チョーク回路内のインダクタのインダクタンス値が減少することを許容する。

具体的には、本発明のチョーク回路内のブースト回路は、例えば、データ伝送の負の半波の時間に、一時的に基準電位を増加させることにより、電位差の減少に反作用する。この点において、バス・ノードは、前の時間の場合と同様、バス上の所定の電圧レベルだけ同じ減少を受ける。所定の電圧レベルだけ減少することにより、伝送されるデータを正しく復号することが可能になる。

典型的には、本発明のチョーク回路は、減少したインダクタンス値Ｌ／２をもつ、インダクタＬ１１を含むことができる。ブースト回路がないと、データ伝送の場合、バス上の電圧レベルも、所定の電圧レベルの半分だけしか減少しない（すなわちΔＵ＝Ｌ／２・ｄｉ／ｄｔ）。しかし、ブースト回路は、減少に反作用し、一時的にバス上の電圧レベルをΔＵだけ増加させることによって（すなわち、第２の出力端子Ｂｕｓ−から出力される電圧を増加させることによって）、バス上の所定の電圧レベルを回復する。したがって、バス・ノードは、同じ所定の電位差を受ける。

本発明の第１の態様による例示的な一実施形態によれば、ＤＣ電源によって少なくとも１つのバス・ノードに供給される入力電圧を提供するためのチョーク回路が提案される。チョーク回路２２０は、ＤＣ電源によって供給される入力電圧を受け取る２つの入力端子と、入力電圧に基づく電圧を少なくとも１つのバス・ノードに出力する２つの出力端子とを備える。チョーク回路は、第１の入力端子と第１の出力端子の間に接続されたインダクタと、第２の出力端子から出力される電圧レベルを増加させる、第２の入力端子と第２の出力端子の間に接続されたブースト回路と、第２の入力端子と第２の出力端子の間に挿入されたブースト回路を迂回するためにブースト回路に並列に接続されたスイッチング素子とをさらに備える。チョーク回路内にさらに備えられた比較器が、インダクタ両端間の電位差を検出するために、第１の入力端子と第１の出力端子の間に接続され、比較器が閾値より高い電位差を検出した場合、スイッチング素子がＯＦＦ状態になるように制御され、その結果、ブースト回路によって増加した電圧レベルが第２の出力端子から出力され、比較器が閾値より低いまたは閾値に等しい電位差を検出した場合、スイッチング素子はＯＮ状態になるように制御され、その結果、ブースト回路が迂回され、入力電圧に対応する電圧レベルが第２の出力端子から出力される。

より詳細な一実施形態によれば、ブースト回路は、第２の出力端子から出力される電圧レベルを所定の電圧レベルだけ増加させるように構成され、所定の電圧レベルは、インダクタのインダクタンスに基づいて決定される。

別のより詳細な一実施形態によれば、ブースト回路は、第２の入力端子と第２の出力端子の間に接続された第１の直列回路を含み、第１の直列回路は、ダイオードと、コンデンサ内に２つの出力端子の間を送出電流として流れる電荷を蓄積するためのコンデンサとで形成され、第２の電流は、少なくとも１つのバス・ノードのうちの１つのデータ伝送から生じ、ブースト回路は、第２の出力端子から出力される電圧レベルをコンデンサ内に蓄積された電荷の量だけ増加させるように構成される。

さらにより詳細な一実施形態によれば、チョーク回路の第１の直列回路は、コンデンサ両端間の電圧が所定の電圧レベルに対応するようにコンデンサに蓄積された電荷の量を制限するためにコンデンサに並列に接続されたツェナー・ダイオードをさらに含む。

別のより詳細な一実施形態によれば、チョーク回路の第１の直列回路は、コンデンサ両端間の電圧レベルが所定の電圧レベルに対応するようにコンデンサに蓄積された電荷の量を制限するためにコンデンサに並列に接続された電圧調整器をさらに含む。

より詳細な一実施形態によれば、チョーク回路の第１の直列回路は、コンデンサ両端間の電圧レベルが所定の電圧レベルに対応するように、エネルギーを高い周波数に変換し第１の入力端子に帰還させることによって、コンデンサに蓄積された電荷の量を制限するためにコンデンサに並列に接続されたスイッチング・コンバータをさらに含む。

別のより詳細な一実施形態によれば、チョーク回路のスイッチング・コンバータは、インダクタとコンデンサに並列に接続されたスイッチング素子との直列回路と、インダクタとスイッチング素子との直列回路の中間ノードおよび第１の入力端子に接続され、インダクタから第１の入力端子にエネルギーを帰還させるように構成されたダイオードとを備える。

さらにより詳細な一実施形態によれば、チョーク回路は、基準電圧を発生するための基準電圧源であって、基準電圧が所定の電圧レベルに基づいて決定される基準電圧源と、コンデンサ両端間の電圧を基準電圧と比較するように構成された第２の比較器とをさらに備え、スイッチング・コンバータのスイッチング素子が、第２の比較器の比較結果に基づいて制御されるように構成されている。

別のより詳細な一実施形態によれば、チョーク回路の基準電圧源によって供給される基準電圧は、少なくとも１つのバス・ノードから生じるＤＣバス負荷に基づいて変化する。

より詳細な一実施形態によれば、チョーク回路の基準電圧源は、ＤＣバス負荷によって影響される負荷電流を搬送するように接続された分流抵抗器をさらに備え、分流抵抗器の抵抗値は、インダクタのＤＣ抵抗に対応する。

別のより詳細な一実施形態によれば、チョーク回路の基準電圧源は、分流抵抗器における電圧をろ波、増幅、および変換し、それを基準電圧として第２の比較器に出力するための変換器回路をさらに備える。

さらにより詳細な一実施形態によれば、チョーク回路は、抵抗器と、ダイオートおよび別の抵抗器で形成された第２の直列回路とをさらに備え、抵抗器および第２の直列回路の両方は、インダクタに並列に接続される。

別のより詳細な一実施形態によれば、チョーク回路の比較器の反転入力は、第１の分圧器とコンデンサとを介して第１の入力端子に接続され、比較器の非反転入力は、第２の分圧器と別のコンデンサとを介して第１の出力端子に接続される。

より詳細な一実施形態によれば、チョーク回路は、比較器にスイッチング素子を制御できるようにするために、第１のスイッチング素子に電圧を供給するように構成されたプルアップ抵抗器と、比較器の出力をスイッチング素子のゲート端子に接続するように構成された抵抗器とをさらに備える。

代替方法としてより詳細な一実施形態によれば、チョーク回路は、スイッチング素子を制御するために比較器の出力電圧を駆動するように構成された駆動回路をさらに備える。

本発明の第２の態様によれば、先述の同じチョーク回路を組み込むことを可能にするバス電源が提案される。

より高価でなく、より効率がよく、よりかさばらない、また、製造の観点からは、より複雑でないチョーク回路を考慮して、組立て段階を低減し、モジュールの統合レベルを改善するために、ここで同じチョーク回路をバス電源に組み込むことができる。

本発明の第２の態様による別の例示的な一実施形態によれば、電圧を少なくとも１つのバス・ノードに提供するためのバス電源が提案される。バス電源は、ＤＣ電圧を提供するためのＤＣ電源回路と、先述の諸実施形態の１つによるチョーク回路とを備え、ＤＣ電源回路は、チョーク回路の２つの入力端子に接続される。

添付の図面は、本発明のいくつかの実施形態を示すために、本明細書に組み込まれ、本明細書の一部を形成する。これらの図面は、記述と共に、本発明の原理を説明する働きをする。図面は、本発明をどのように実施し、使用することができるかの好ましいおよび代替の諸例を単に示すためだけのものであり、図示し説明した実施形態のみに本発明が限定されるものと解釈してはならない。さらに、本実施形態のいくつかの態様は、個々にまたは異なる組合せで、本発明による解決策を形成することができる。さらなる特徴および利点は、同じ参照は同じ要素を表す添付の図面において示す、本発明の様々な実施形態の以下のより具体的な説明から明らかになろう。

バス電源と、チョーク回路と、バス・ノードとを含む従来のＫＮＸ ＴＰバスおよびＫＮＸ ＴＰバス上のデータ伝送信号を概略的に示す図である。 バス電源と、チョーク回路と、バス・ノードとを含む従来のＫＮＸ ＴＰバスおよびＫＮＸ ＴＰバス上のデータ伝送信号を概略的に示す図である。 本発明の第１の実施形態によるチョーク回路を概略的に示す図である。 本発明の第２の実施形態によるチョーク回路を概略的に示す図である。 本発明の第２の実施形態の変形によるチョーク回路を概略的に示す図である。 本発明の第２の実施形態の代替変形によるチョーク回路を概略的に示す図である。 本発明の第２の実施形態による、チョーク回路用の減結合回路の例示的な実施を概略的に示す図である。 本発明の第２の実施形態による、チョーク回路用の減結合回路の別の例示的な実施を概略的に示す図である。 本発明の第２の実施形態による、チョーク回路用のブースト回路の例示的な実施を概略的に示す図である。 本発明の第２の実施形態による、図９のチョーク回路のブースト回路の実施に使用するための基準電圧源１０２６を概略的に示す図である。

次に図２を参照し、本発明の第１の実施形態によるチョーク回路２２０を示す。この実施形態のチョーク回路２２０は、減結合回路２２１とブースト回路２２２とを含み、外部接続されたＤＣ電源１１０および少なくとも１つの外部接続されたバス・ノード１３０と共に使用することができる。

チョーク回路２２０は、外部接続されたＤＣ電源から入力電圧を受け取るための２つの入力端子、すなわち、ＤＣ＋、ＤＣ−を含む。ＤＣ電源は図１に示すように実現することができる。

ＫＮＸ ＴＰバスにおいて、ＤＣ電源は、２９Ｖをチョーク回路２２０のＤＣ＋端子に、０Ｖをチョーク回路２２０のＤＣ−端子に供給する。しかし、チョーク回路２２０は、他のどんな電圧レベルにも使用することができ、この点において制限されないことを容易に理解することができる。

さらに、チョーク回路２２０は、電圧レベルを少なくとも１つのバス・ノードに出力するための２つの出力端子、すなわち、Ｂｕｓ＋、Ｂｕｓ−を含む。チョーク回路２２０によって出力された電圧レベルは、少なくとも１つのバス・ノードによって電源として使用される。

出力電圧レベルは、入力電圧に基づく。ＫＮＸ ＴＰバスにおいて、出力電圧レベルは、出力端子Ｂｕｓ＋とＢｕｓ−との間で約２９Ｖである。しかし、この場合もまた、他の様々な電圧レベルを出力することができ、チョーク回路２２０がこの点において制限されないことを容易に理解することができる。

チョーク回路２２０は、入力端子ＤＣ＋、ＤＣ−を出力端子Ｂｕｓ＋、Ｂｕｓ−から誘導的に減結合するための減結合回路２２１を含む。チョーク回路２２０は、ブースト回路２２２も含む。チョーク回路２２０の減結合回路２２１は、インダクタＬ１１と、比較器ＣＭＰと、スイッチング素子Ｔ１２とを含む。

回路２２１のインダクタＬ１１は、第１の入力端子ＤＣ＋と第１の出力端子Ｂｕｓ＋との間に接続される。したがって、インダクタＬ１１は、第１の入力端子ＤＣ＋における入力電圧のＤＣ成分を第１の出力端子Ｂｕｓ＋−に送る。

インダクタＬ１１により、バス・ノード間のデータ伝送が可能になる。具体的には、「０」ビットを伝送するためには、バス・ノードは、所定の電圧レベル（例えば、約５Ｖ）だけ出力端子Ｂｕｓ＋とＢｕｓ−の間の電圧を減少させる。インダクタＬ１１が第１の入力端子ＤＣ＋と第１の出力端子Ｂｕｓ＋−との間に挿入されることで、高周波交流電流がバス、すなわち、第１の出力端子Ｂｕｓ＋からＤＣ電源、すなわち、第１の入力端子ＤＣ＋に通過することを抑制する。

具体的には、インダクタＬ１１のインダクタンスは、バス上の突然の電位の変化がバス電源に送られるのを防止する。その代わりに、インダクタＬ１１は、交流電流を遅延させ、それによって、バス電源がバス上の電位の変化（例えば、低下）に反作用するのを軽減する。

インダクタＬ１１は、磁界を増加させるために、例えば、コイルに巻き上げた線または他の導体製のチョークとして実装することができる。しかし、インダクタＬ１１は、上記の特性をもつインダクタンスを提供する限り、他のどんな考え得る方法で実装してもよい。

ブースト回路２２２は、第２の入力端子ＤＣ−と第２の出力端子Ｂｕｓ−との間に接続される。第２の入力端子ＤＣ−と第２の出力端子Ｂｕｓ−は、間にインダクタＬ１１が接続された２つの入力端子の第１の入力端子ではなく、２つの出力端子の第１の出力端子ではないと理解するものとする。言い換えれば、インダクタＬ１１とブースト回路２２２は、チョーク回路２２０の２つの入力端子ＤＣ＋、ＤＣ−と出力端子Ｂｕｓ＋、Ｂｕｓ−との間に別々の経路を提供する。

ブースト回路２２２は、第２の出力端子Ｂｕｓ−から出力される電圧レベルを増加させるように構成される。したがって、ブースト回路２２２は、第２の入力端子ＤＣ−に供給される電圧を送るだけでなく、少なくとも限定された時間に、より高い電圧レベルが第２の出力端子Ｂｕｓ−から出力されるように、電圧レベルを増加させることができる。

利点のある実施によれば、ブースト回路２２２は、第２の出力端子Ｂｕｓ−から出力される電圧を所定の電圧レベルだけ増加させるように構成される。所定の電圧レベルは、インダクタＬ１１のインダクタンスに基づいて決定される。

さらに、回路２２１のスイッチング素子Ｔ１２も、第２の入力端子ＤＣ−と第２の出力端子Ｂｕｓ−との間に接続される。したがって、スイッチング素子Ｔ１２は、ブースト回路２２２に並列に接続され、第２の出力端子Ｂｕｓ−から第２の入力端子ＤＣ−に迂回する（すなわち、短絡する）ことを可能にする。

典型的には、スイッチング素子Ｔ１２は、トランジスタとして、例えば、金属酸化半導体電界効果トランジスタＭＯＳＦＥＴとして、パワーＭＯＳＦＥＴとして、バイポーラ接合トランジスタＢＪＴとして、接合ゲート電界効果トランジスタＪＦＥＴとして、または絶縁ゲート・バイポーラ・トランジスタＩＧＢＴとして実施される。所望の回路特性によって、いずれのトランジスタの種類でもその固有の特徴に利点があり得る。

スイッチング素子Ｔ１２は、第２の入力端子ＤＣ−に供給される電圧レベルが、スイッチング素子Ｔ１２によって（例えば、ドレイン−ソース・チャネルを介して）渡され、第２の出力端子Ｂｕｓ−から出力することができるように、ブースト回路２２２の迂回路を提供する。

したがって、スイッチング素子Ｔ１２とブースト回路２２２との並列接続により、スイッチング素子Ｔ１２は、スイッチング素子Ｔ１２がＯＮ状態にあるとき、第２の入力端子ＤＣ−に供給され、第２の入力端子ＤＣ−から出力される電圧レベルを決定し、スイッチング素子Ｔ１２がＯＦＦ状態にあるとき、電圧レベルを決定しない。後者の状況において、ブースト回路２２２によって増加した電圧レベルは、第２の出力端子Ｂｕｓ−に供給され、第２の出力端子Ｂｕｓ−から出力される。

より詳細には、スイッチング素子Ｔ１２は、第２の入力端子ＤＣ−と第２の出力端子Ｂｕｓ−との間をスイッチング素子Ｔ１２を介して電流が流れるようにするか、または流れないようにできるように構成され、それによって、ブースト回路２２２を迂回するか、または迂回しない。

ＯＮ状態では、スイッチング素子Ｔ１２により、ブースト回路２２２を迂回するように第２の入力端子ＤＣ−と第２の出力端子Ｂｕｓ−との間でスイッチング素子Ｔ１２を介して電流が流れることが可能になる。ＯＦＦ状態では、スイッチング素子Ｔ１２は、ブースト回路２２２が迂回されないように、スイッチング素子Ｔ１２を介して電流が流れるのを抑止し、したがって、ブースト回路２２２は、第２の出力端子Ｂｕｓ−から出力される電圧レベルを決定する。

スイッチング素子Ｔ１２は、回路２２１にさらに含まれる比較器ＣＭＰの検出結果に基づいて制御される。

典型的には、比較器ＣＭＰは、演算増幅器として実施される。演算増幅器には多くの異なる実現があり、その固有の特徴に利点があり得る。しかし、比較器ＣＭＰには他の実施も考えられる。この点において、諸例は、本発明を限定すると理解してはならない。

比較器ＣＭＰの入力は、第１の入力端子ＤＣ＋と第１の出力端子Ｂｕｓ−に接続される。したがって、比較器ＣＭＰは、インダクタＬ１１によって決まる電圧差を検出するように構成される。言い換えれば、比較器ＣＭＰは、バス上のデータ伝送から生じるＡＣ信号を検出するように適合される。具体的には、比較器ＣＭＰは、バス・ノード１３０が２つの出力端子Ｂｕｓ＋とＢｕｓ−との間の電流をまず引き出し始め、次いで引き出しを停止する状況を検出することができる。

より詳細には、インダクタＬ１１が第１の入力端子ＤＣ＋と第１の出力端子Ｂｕｓ＋の間に接続され、したがって、バス上、すなわち、Ｂｕｓ＋とＢｕｓ−との間の電位の変化にさらされる。インダクタＬ１１は、バス上の電圧の突然の変化をバス電源に送ることを防止する。したがって、電位差がインダクタＬ１１において（すなわち、インダクタＬ１１がその両方に接続されている、第１の入力端子ＤＣ＋と第１の出力端子Ｂｕｓ＋の間で）蓄積される。

したがって、データ伝送による変化の場合、比較器ＣＭＰは、第１の入力端子ＤＣ＋と第１の出力端子Ｂｕｓ−との間の電圧差を検出する。この比較器ＣＭＰの検出結果は、スイッチング素子Ｔ１２の制御に利用される。

具体的には、比較器ＣＭＰが、所定の閾値（例えば、インダクタＬ１１のＤＣ抵抗より高い）より高い電圧差を検出した場合、スイッチング素子Ｔ１２は、ＯＦＦ状態になるように制御される。スイッチング素子Ｔ１２がＯＦＦ状態にある場合、ブースト回路２２２によって増加した電圧レベルが第２の出力端子Ｂｕｓ−から出力されるように、スイッチング素子Ｔ１２によって電流が送られるのが防止される。

比較器ＣＭＰが、所定の閾値より低いまたは所定の閾値に等しい電圧差を検出した場合、スイッチング素子Ｔ１２はＯＮ状態になるように制御される。スイッチング素子Ｔ１２がＯＮ状態にあると、ブースト回路２２２が迂回され、入力電圧に基づく電圧レベルが第２の出力端子Ｂｕｓ−から出力されるように、スイッチング素子Ｔ１２を介して電流が流れる（すなわち、スイッチング素子Ｔ１２によって送られる）ことが可能になる。

要するに、上に説明したチョーク回路２２０の構成により、バス上のデータ伝送から生じるＡＣ信号の検出に応答して出力端子Ｂｕｓ＋、Ｂｕｓ−から（特に、第２の出力端子Ｂｕｓ−から）出力される電圧レベルを調整することが可能になる。言い換えれば、データ伝送の時間の間に出力における電圧レベルを増加させることにより、チョーク回路２２０は、インダクタＬ１１のインダクタンスの低減を補償することを可能にする。

有利には、したがって、チョーク回路２２０は、従来のコモンモードのチョーク素子を代替し、高価で、かさばる、また、製造の観点からは非常に複雑な設計をする必要があることを解消する。

次に図３を参照し、本発明の第２の実施形態による、チョーク回路３２０を示す。図３のチョーク回路３２０は、図２のチョーク回路２２０に基づくが、その場合、対応する部分には対応する参照番号および用語が与えられる。対応する部分の詳細な説明は、簡潔にするために省略されている。

この実施形態のチョーク回路３２０は、チョーク回路２２０に関連して既述したように回路２２１を含む。さらに、チョーク回路３２０は、ブースト回路２２２の代わりに第１の直列回路３２２を含む。チョーク回路３２０は、外部接続されたＤＣ電源１１０および少なくとも１つの外部接続されたバス・ノード１３０と共に使用することができる。

第１の直列回路３２２は、第２の入力端子ＤＣ−と第２の出力端子Ｂｕｓ−との間に接続される。したがって、この実施形態においても、第１の直列回路３２２は、スイッチング素子Ｔ１２に並列に接続される。したがって、スイッチング素子Ｔ１２は、第２の入力端子ＤＣ−と第２の出力端子Ｂｕｓ−との間でスイッチング素子Ｔ１２を介して電流が流れるようにするか、または流れないようにできるように構成され、それによって、第１の直列回路３２２を迂回するか、または迂回しない。

第１の直列回路３２２は、コンデンサＣ１４と直列に接続され、少なくとも１つのバス・ノード１３０によって引き出される電流として流れる電荷をコンデンサＣ１４に蓄積するように構成されたダイオードＤ１６を含む。言い換えれば、ダイオードＤ１６は、第２の出力端子Ｂｕｓ−から電流が渡され、コンデンサＣ１４によって蓄積することができるようにバイアスがかけられる。

次に第１の直列回路３２２の動作を参照する。

ＯＮ状態では、スイッチング素子Ｔ１２により、第１の直列回路３２２を迂回するように、第２の入力端子ＤＣ−と第２の出力端子Ｂｕｓ−との間でスイッチング素子Ｔ１２を介して（すなわち、Ｔ１２のドレイン−ソース・チャネルを介して）電流が流れることが可能になる。ＯＦＦ状態では、スイッチング素子Ｔ１２は、第１の直列回路３２２が迂回されないように、スイッチング素子Ｔ１２を介して（すなわち、Ｔ１２のドレイン−ソース・チャネルを介して）電流が流れるのを抑止する。この場合、第１の直列回路３２２は、第２の出力端子Ｂｕｓ−から出力される電圧レベルを増加させる。

比較器ＣＭＰが所定の閾値（例えば、インダクタＬ１１のＤＣ抵抗より高い）より低いまたは所定の閾値と等しい電圧差を検出した場合、スイッチング素子Ｔ１２は、ＯＮ状態になるように制御される。スイッチング素子Ｔ１２がＯＮ状態にあると、第１の直列回路３２２が迂回され、入力電圧に基づく電圧レベルが第２の出力端子Ｂｕｓ−から出力されるように、電流がスイッチング素子Ｔ１２を介して流れることが可能になる。

比較器ＣＭＰが所定の閾値より高い電圧差を検出した場合、スイッチング素子Ｔ１２は、ＯＦＦ状態になるように制御される。この状況において、バス上、すなわち、Ｂｕｓ＋とＢｕｓ−の２つの出力端子の間を流れる電流Ｉ_Ｂｕｓは、ダイオードＤ１６を介してコンデンサＣ１４に向かって送られる。したがって、バス電流Ｉ_Ｂｕｓは、コンデンサＣ１４を充電する。同時に、コンデンサＣ１４がすでに電荷を蓄積しているので、第２の出力端子Ｂｕｓ−から出力される電圧レベルが増加する、すなわちコンデンサＣ１４に蓄積された電荷に対応する電圧だけ増加する。

さらに、バス電流Ｉ_Ｂｕｓは、データ伝送のためにバス・ノード１３０によって引き出される交流送出電流Ｉ_Ｓｅｎｄ≒１０５ｍＡと、少なくとも１つのバス・ノードのすべてにおけるＤＣ負荷から生じる負荷電流０ｍＡ≦Ｉ_ｌｏａｄ≦７１１ｍＡとを含む。

したがって、スイッチング素子Ｔ１２がＯＦＦ状態になるように制御されるとき、コンデンサＣ１４に向かって送られたバス電流Ｉ_Ｂｕｓは、コンデンサＣ１４において電圧Ｖ_Ｃ１４を増加させる。

当業者には明らかなように、バス電流Ｉ_Ｂｕｓは、１つのデータ伝送の間（ＫＮＸ ＴＰの場合、負の半波の時間が約ｔ＝３５μｓと定義されている）にコンデンサＣ１４を充電するには十分でない。

しかし、コンデンサＣ１４が所定の電圧レベル（コンデンサＣ１４の初期状態）まで充電されると、バス電流Ｉ_Ｂｕｓは、コンデンサＣ１４が漏れ電流により放電するのを妨げるのに十分であり、コンデンサＣ１４における電圧Ｖ_Ｃ１４を少なくとも所定の電圧レベルに維持する。

さらに、チョーク回路が常にバス・システム上にあるＫＮＸ ＴＰバス用であることは容易に理解することができる。したがって、コンデンサＣ１４の初期充電は、１回だけ、すなわち、バス・システムの組立て時に行われる。

このコンデンサＣ１４に蓄積された所定の電圧レベルにより、第１の直列回路３２２は、第２の出力端子Ｂｕｓ−から出力される電圧レベルを増加させることが可能になる。所定の電圧レベルは、インダクタＬ１１のインダクタンスに基づいて決定される。

本発明の第２の実施形態の様々な変形は、図４〜図６に示すように、バス上を流れるバス電流Ｉ_ＢｕｓがコンデンサＣ１４を充電し、第２の出力端子Ｂｕｓ−から出力される電圧レベルを増加させるために、定義された所定の電圧レベルより実質的に高い電圧レベルを蓄積する状況に重点を置いている。

要するに、上に説明したチョーク回路３２０の構成は、バス上のデータ伝送から生じるＡＣ信号の検出に応答して、出力端子Ｂｕｓ＋、Ｂｕｓ−から（特に第２の出力端子Ｂｕｓ−から）出力される電圧レベルを調整することを可能にする。言い換えれば、データ伝送の時間の間に出力における電圧レベルを増加させることによって、チョーク回路３２０は、インダクタＬ１１のインダクタンス値の低減を補償することを可能にする。

有利には、したがって、チョーク回路３２０は、通常のコモンモードのチョーク素子を代替し、高価で、かさばる、また、製造の観点からは非常に複雑な設計をする必要があることを解消する。

さらに、コンデンサＣ１４の初期充電には、コンデンサＣ１４を所定の電圧レベルまで充電するように構成された外部電源を使用することができる。あるいは、追加の充電回路をチョーク回路の一部として用意して、入力端子ＤＣ＋およびＤＣ−を介して入力される電圧レベルを使用し、それによって、コンデンサＣ１４を所定の電圧レベルまで充電することができる。

さらに、代替方法として、チョーク回路３２０のコンデンサＣ１４を充電するのに始動手順を実行することができる。この始動手順は、人工的に送出電流を発生してコンデンサＣ１４を充電するために、反復されるダミー・データ伝送を含むことができる。ダミー・データ伝送は、「実際の」データ伝送とは区別するものとする。ダミー・データ伝送の送出電流は、充電されたコンデンサＣ１４による助けがない場合には、Ｂｕｓ＋とＢｕｓ−との間の電位の低減が、バス・ノードがこのようなデータ伝送を正しく復号するほど十分な大きさとはならない。

次に図４を参照し、本発明の第２の実施形態の一変形によるチョーク回路４２０を示す。図４のチョーク回路４２０は、図３のチョーク回路３２０に基づくが、その場合、対応する部分には対応する参照番号および用語が与えられる。対応する部分の詳細な説明は、簡潔にするために省略されている。

この実施形態のチョーク回路４２０は、チョーク回路２２０および３２０に関連して既述した回路２２１を含む。

さらに、チョーク回路４２０は、ブースト回路２２２または第１の直列回路３２２の代わりに異なる第１の直列回路４２２を含む。チョーク回路４２０は、外部接続されたＤＣ電源１１０および少なくとも１つの外部接続されたバス・ノード１３０と共に使用することができる。

第１の直列回路４２２は、第２の入力端子ＤＣ−と第２の出力端子Ｂｕｓ−との間に接続される。したがって、この実施形態においても、直列回路４２２は、スイッチング素子Ｔ１２に並列に接続される。したがって、スイッチング素子Ｔ１２は、第１の直列回路４２２を迂回するか、または迂回しないように構成される。

さらに、第１の直列回路４２２は、コンデンサＣ１４に直列に接続され、コンデンサ１４内に少なくとも１つのバス・ノード１３０によって引き出された電流Ｉとして流れる電荷を蓄積するように構成されたダイオードＤ１６を含む。言い換えれば、ダイオードＤ１６は、電流が第２の出力端子Ｂｕｓ−から渡され、コンデンサＣ１４によって蓄積できるようにバイアスをかけて構成されている。

さらに、第１の直列回路４２２は、コンデンサＣ１４に蓄積された電圧レベルを制御するようにコンデンサＣ１４に並列に接続されたツェナー・ダイオードＺを含む。したがって、ツェナー・ダイオードＺは、コンデンサＣ１４に蓄積された所定の電圧レベルに対して逆バイアスで接続される。

言い換えれば、ツェナー・ダイオードＺのカソードは、コンデンサＣ１４の正極側に、すなわち、ダイオードＤ１６およびコンデンサＣ１４を相互接続するノードＮ１４に接続され、アノードがコンデンサの負極側、すなわち、第２の入力端子ＤＣ−に接続される。

次に回路４２２の動作を参照する。

スイッチング素子Ｔ１２により、ＯＮ状態では、第１の直列回路４２２が迂回されるように、第２の入力端子ＤＣ−と第２の出力端子Ｂｕｓ−との間でスイッチング素子Ｔ１２を介して（すなわち、Ｔ１２のドレイン−ソース・チャネルを介して）電流が流れることが可能になる。ＯＦＦ状態では、スイッチング素子Ｔ１２は、第１の直列回路４２２が迂回されないように、スイッチング素子Ｔ１２を介して（すなわち、Ｔ１２のドレイン−ソース・チャネルを介して）電流が流れるのを抑止する。この場合、第１の直列回路４２２は、第２の出力端子Ｂｕｓ−から出力された電圧レベルを増加させる。

比較器ＣＭＰが所定の閾値（例えば、インダクタＬ１１のＤＣ抵抗より高い）より低いまたは所定の閾値に等しい電圧差を検出した場合、スイッチング素子Ｔ１２は、ＯＮ状態になるように制御される。スイッチング素子Ｔ１２がＯＮ状態にあると、第１の直列回路４２２を迂回し、入力電圧に基づく電圧レベルが第２の出力端子Ｂｕｓ−から出力されるように、電流がスイッチング素子Ｔ１２を介して流れることが可能になる。

比較器ＣＭＰが所定の閾値より高い電圧差を検出した場合、スイッチング素子Ｔ１２は、ＯＦＦ状態にあるように制御される。この状況では、バス上、すなわち、２つの出力端子Ｂｕｓ＋とＢｕｓ−との間を流れる電流Ｉ_Ｂｕｓは、ダイオードＤ１６を介してコンデンサＣ１４に送られる。したがって、バス電流Ｉ_Ｂｕｓは、コンデンサＣ１４を充電する。同時に、コンデンサＣ１４はすでに電荷を蓄積しているので、第２の出力端子Ｂｕｓ−から出力された電圧レベルが増加する、すなわち、コンデンサＣ１４に蓄積された電荷に対応する電圧だけ増加する。

このチョーク回路４２０の変形において、ツェナー・ダイオードＺは、コンデンサＣ１４に蓄積される電荷を制限する。具体的には、ツェナー・ダイオードＺの降伏電圧は、コンデンサＣ１４の所定の電圧レベルに対応するように適合させられる。さらに、ツェナー・ダイオードＺの降伏電圧および所定の電圧レベルは、インダクタＬ１１のインダクタンスに基づいて決まる。

さらに詳細には、電流Ｉとして流れる電荷がコンデンサＣ１４の両端間に、所定の電圧レベルに対応するツェナー・ダイオードＺの降伏電圧より高い、電圧を蓄積した場合、ツェナー・ダイオードＺは、降伏現象を起こし、ツェナー・ダイオードＺを介して電流が逆方向に流れることができるように、構成される。したがって、ツェナー・ダイオードＺの降伏電圧より高いレベルまでコンデンサＣ１４を充電したであろう電流が、第２の入力端子ＤＣ−に向かって放電される。

要するに、上に説明したチョーク回路４２０の構成も、バス上のデータ伝送から生じるＡＣ信号の検出に応答して、出力端子Ｂｕｓ＋、Ｂｕｓ−から（特に第２の出力端子Ｂｕｓ−から）出力される電圧レベルを調整することを可能にする。言い換えれば、データ伝送の時間の間に出力における電圧レベルを増加させることによって、チョーク回路４２０は、インダクタＬ１１のインダクタンスの低減を補償することを可能にする。

有利には、したがって、チョーク回路４２０は、従来のコモンモードのチョーク素子を代替し、高価で、かさばる、また、製造の観点からは非常に複雑な設計をする必要があることを解消する。

他の利点として、コンデンサＣ１４における電圧レベルを、所定の電圧レベルに一定に維持することができる。したがって、データ伝送の検出に応答して、チョーク回路４２０は、バス上の電圧レベルを負の半波に正確に調整することができる。

図示していない、第２の実施形態の別の一変形において、前述のチョーク回路４２０のツェナー・ダイオードＺは、電圧調整器に置き換えられる。電圧調整器は、電圧レベル（例えば、コンデンサＣ１４における電圧レベル）を所定の電圧レベルで一定に維持するのがより正確であるとして知られている。

次に図５を参照し、本発明の第２の実施形態の他の一変形によるチョーク回路５２０を示す。図５のチョーク回路５２０は、図３のチョーク回路３２０に基づくが、その場合、対応する部分には対応する参照番号および用語が与えられる。対応する部分の詳細な説明は、簡潔にするために省略されている。

この実施形態のチョーク回路５２０は、図２のチョーク回路２２０に関連して既述した回路２２１を含む。さらに、チョーク回路５２０は、図２のブースト回路２２２または図３の第１の直列回路３２２の代わりに異なるブースト回路５２２を含む。チョーク回路５２０は、外部接続されたＤＣ電源および少なくとも１つの外部接続されたバス・ノードと共に使用することができる。

ブースト回路５２２は、第２の入力端子ＤＣ−と第２の出力端子Ｂｕｓ−との間に接続される。したがって、この実施形態においても、ブースト回路５２２は、スイッチング素子Ｔ１２に並列に接続される。したがって、スイッチング素子Ｔ１２は、第１の直列回路５２２を迂回するか、または迂回しないように構成される。

ブースト回路５２２は、コンデンサＣ１４に直列に接続され、少なくとも１つのバス・ノード１３０によって引き出された電流Ｉとして流れる電荷をコンデンサＣ１４内に蓄積するように構成されたダイオードＤ１６を含む。言い換えれば、ダイオードＤ１６は、第２の出力端子Ｂｕｓ−から電流が渡され、その電荷がコンデンサＣ１４によって蓄積することができるようにバイアスがかけられる。

さらに、ブースト回路５２２は、コンデンサＣ１４に蓄積された電圧レベルを所定の電圧レベルに調整するように構成されたスイッチング・コンバータ（例えば、ブースト・コンバータ）５２３を含む。スイッチング・コンバータ５２３は、スイッチング素子Ｔ１３、インダクタＬ１０と、ダイオードＤ１５とを含む。

インダクタＬ１０およびスイッチング素子Ｔ１３は、コンデンサＣ１４に並列に接続された直列回路を形成する。具体的には、直列回路のインダクタＬ１０は、コンデンサＣ１４の正極側に、すなわち、ダイオードＤ１６およびコンデンサＣ１４を相互接続するノードＮ１４に接続され、直列回路のスイッチング素子Ｔ１３は、コンデンサＣ１４の負極側に、すなわち、第２の入力端子ＤＣ−に接続される。

さらに、ダイオードＤ１５のカソードが、第１の入力端子ＤＣ＋に接続され、ダイオードＤ１５のアノードが、インダクタＬ１０とスイッチング素子Ｔ１３とで形成される直列回路の中間ノードＮ１４、すなわち、インダクタＬ１０とスイッチン素子Ｔ１３のドレインとの間の接続部に接続される。

次にブースト回路５２２の動作を参照する。

ＯＮ状態では、スイッチング素子Ｔ１２により、ブースト回路５２２を迂回するように、第２の入力端子ＤＣ−と第２の出力端子Ｂｕｓ−との間でスイッチング素子Ｔ１２を介して電流が流れることが可能になる。ＯＦＦ状態では、スイッチング素子Ｔ１２は、ブースト回路５２２が迂回されないように、スイッチング素子Ｔ１２のドレインとソースとの間を電流が流れるのを抑止する。この場合、ブースト回路５２２は、第２の出力端子Ｂｕｓ−から出力される電圧レベルを増加させる。

比較器ＣＭＰが所定の閾値（例えば、インダクタＬ１１のＤＣ抵抗より高い）より低いまたは所定の閾値と等しい電圧差を検出した場合、スイッチング素子Ｔ１２は、ＯＮ状態になるように制御される。スイッチング素子Ｔ１２がＯＮ状態にあると、ブースト回路５２２が迂回され、入力電圧に基づく電圧レベルが第２の出力端子Ｂｕｓ−から出力されるように、電流がスイッチング素子Ｔ１２を介して流れることが可能になる。

比較器ＣＭＰが所定の閾値より高い電圧差を検出した場合、スイッチング素子Ｔ１２は、ＯＦＦ状態になるように制御される。この状況において、バス上、すなわち、Ｂｕｓ＋とＢｕｓ−の２つの出力端子の間を流れる電流Ｉ_Ｂｕｓは、ダイオードＤ１６を介してコンデンサＣ１４に向かって送られる。したがって、バス電流Ｉ_Ｂｕｓは、コンデンサＣ１４を充電する。同時に、コンデンサＣ１４がすでに電荷を蓄積しているので、第２の出力端子Ｂｕｓ−から出力される電圧レベルが増加する、すなわちコンデンサＣ１４に蓄積された電荷に対応する電圧だけ増加する。

このチョーク回路５２０の変形において、スイッチング・コンバータ（例えば、ブースト・コンバータ）５２３は、コンデンサＣ１４に蓄積される電荷を制限する。

具体的には、スイッチング・コンバータ（例えば、ブースト・コンバータ）５２３は、第１の入力端子ＤＣ＋に帰還させるために、コンデンサＣ１４に蓄積された過剰なエネルギーをコンデンサＣ１４における電圧レベルからより高い電圧レベル（すなわち、第１の入力端子ＤＣ＋における電圧レベル）に変換するように制御される。

この点において、ブースト回路５２３は、コンデンサＣ１４の両端間の電圧レベルが所定の電圧レベルを超えるかどうかにより制御される。具体的には、スイッチング素子Ｔ１３のスイッチング・パターンが、コンデンサＣ１４における過剰な電圧のより高い電圧レベル（すなわち、第１の入力端子ＤＣ＋における電圧レベル）への変換を決定する。スイッチング・パターンの使用により、コンデンサＣ１４の両端間の電圧をインダクタＬ１１のインダクタンスに基づいて決まる所定の電圧レベルに維持することが可能になる。

次にスイッチング・コンバータ（例えば、ブースト・コンバータ）５２３の動作を参照する。

スイッチング素子Ｔ１３は、スイッチング素子Ｔ１３のＯＮ状態の間、コンデンサＣ１４からインダクタＬ１０にエネルギーを転送し、スイッチング素子Ｔ１３のその後のＯＦＦ状態の間、ダイオードＤ１５を介してインダクタＬ１０から第１の入力端子ＤＣ＋にこのエネルギーをさらに転送するように制御される。

より詳細には、スイッチング素子Ｔ１３がＯＮ状態になるように制御された場合、インダクタＬ１０およびスイッチング素子Ｔ１３のドレイン−ソース・チャネルを介してコンデンサＣ１４の正極側からコンデンサＣ１４の負極側に電流が流れる。電流がインダクタＬ１０内を流れた結果として、そこに磁界が発生する。

スイッチング素子Ｔ１３がＯＦＦ状態になるように制御された場合、インダクタＬ１０における磁界が電圧を誘導し、それによって電流が以前の方向に強制される。電流は、スイッチング素子Ｔ１３を介してそれ以上流れることができない（すなわち、Ｔ１３がＯＦＦ状態にある）ので、ダイオードＤ１５を介して第１の入力端子ＤＣ＋に流れることを選択する。

したがって、スイッチング・コンバータ（例えば、ブースト・コンバータ）５２３により、コンデンサＣ１４に以前に蓄積されたエネルギー、すなわち、所定の電圧レベルを超えるコンデンサＣ１４における電圧レベルをもたらす電荷の量を第１の入力端子ＤＣ＋に帰還させることが可能になる。したがって、コンデンサＣ１４における電圧レベルは、所定の電圧レベルに一定に維持される。

要するに、上に説明したチョーク回路５２０の構成も、バス上のデータ伝送から生じるＡＣ信号の検出に応答して出力端子Ｂｕｓ＋、Ｂｕｓ−から（特に、第２の出力端子Ｂｕｓ−から）出力される電圧レベルを調整することを可能にする。言い換えれば、データ伝送の時間の間に出力における電圧レベルを増加させることによって、チョーク回路５２０は、インダクタＬ１１のインダクタンス値の低減を補償することを可能にする。

有利には、したがって、チョーク回路５２０は、従来のコモンモードのチョーク素子を代替し、高価で、かさばる、また、製造の観点からは非常に複雑な設計をする必要があることを解消する。

他の利点として、コンデンサＣ１４における電圧レベルを、所定の電圧レベルに一定に維持することができる。したがって、データ伝送の検出に応答して、チョーク回路５２０は、バス上の電圧レベルを負の半波に正確に調整することができる。

さらに有利には、チョーク回路５２０において、コンデンサＣ１４に蓄積された過剰なエネルギーは、バス・システムの総合効率を改善するように第１の入力端子ＤＣ＋に帰還される。

次に図６を参照し、本発明の第２の実施形態による、チョーク回路用の減結合回路６２１の例示的な実施を示す。図６の減結合回路６２１は、図２〜図５の減結合回路２２１に基づくが、その場合、対応する部分には対応する参照番号および用語が与えられる。対応する部分の詳細な説明は、簡潔にするために省略されている。

この実施形態の減結合回路６２１は、図２〜図５の回路２２１に関連して既述した構成部品を含む。詳しくは、減結合回路６２１は、第１の入力端子ＤＣ＋と第１の出力端子Ｂｕｓ＋との間に接続されたインダクタＬ１１と、第２の入力端子ＤＣ−と第２の出力端子Ｂｕｓ−との間に接続されたスイッチング素子Ｔ１２と、スイッチング素子Ｔ１２の制御を可能にするために第１の入力端子ＤＣ＋および第１の出力端子Ｂｕｓ−に接続された比較器ＣＭＰとを含む。

減結合回路６２１の例示的な実施は、保護回路６２４をさらに含む。保護回路６２４は、図１ｂに示すようにｔ_０およびｔ_２の時間においてインダクタＬ１１によって誘導されるピーク電圧を制限するためのものである。

このために、保護回路６２４は、抵抗器Ｒ１０を含み、ダイオードＤ１０および別の抵抗器Ｒ１２で形成された第２の直列回路が含まれ、抵抗器Ｒ１０と第２の直列回路の両方は、インダクタＬ１１に並列に接続される。時間ｔ_０における送出電流Ｉ_Ｓｅｎｄは、ダイオードＤ１０の順方向に流れ、Ｒ１０とＲ１２の並列回路によって制限される。時間ｔ_２における逆電流は、ダイオードＤ１０の逆方向に流れ、したがって、抵抗器Ｒ１０のみによって制限される。

減結合回路６２１の例示的な実施は、２つの分圧器回路をさらに含む。分圧器回路は、比較器ＣＭＰに入力されるように第１の入力端子ＤＣ＋および第１の出力端子Ｂｕｓ＋における電圧をそれぞれ分割するためのものである。

具体的には、比較器ＣＭＰの反転入力は、第１の分圧器Ｒ１３、Ｒ２２およびコンデンサＣ１０を介して第１の入力端子ＤＣ＋に接続され、比較器ＣＭＰの非反転入力は、第２の分圧器Ｒ１４、Ｒ１５および別のコンデンサＣ１１を介して第１の出力端子Ｂｕｓ−に接続される。コンデンサＣ１０およびＣ１１は、電磁妨害を抑制する。

減結合回路６２１の例示的な実施は、駆動回路をさらに含む。駆動回路により、比較器ＣＭＰは、スイッチング素子Ｔ１２をＯＦＦ状態になるように制御し、スイッチング素子Ｔ１２をＯＮ状態になるように制御する両方のために、スイッチング素子Ｔ１２を制御することが可能になる。

スイッチング素子Ｔ１２をＯＦＦ状態になるように制御するためには、スイッチング素子Ｔ１２のゲートは、接地電圧に設定しなければならない。したがって、電流は、スイッチング素子Ｔ１２のゲートから比較器ＣＭＰのレール端子を介して第２の入力端子ＤＣ−に流れることになる。この電流を制限するために、および比較器ＣＭＰを保護するために、比較器ＣＭＰの出力端子は、抵抗器Ｒ２９を介してスイッチング素子Ｔ１２のゲート端子に接続される。

さらに、スイッチング素子Ｔ１２をＯＮ状態になるように制御するためには、スイッチング素子Ｔ１２のゲート−ソース間電圧を所定のスイッチング電圧より高いレベルに設定しなければならない。この特定の場合において、第１の入力端子ＤＣ＋を介してスイッチング素子Ｔ１２のゲートを駆動するためにプルアップ抵抗器Ｒ１６が使用され、ツェナー・ダイオードＤ１１がその降伏電圧によりスイッチング素子Ｔ１２のゲートにおける電圧レベルを制限する。さらに、第１の入力端子ＤＣ＋とスイッチング素子Ｔ１２のゲートとを接続するプルアップ抵抗器Ｒ１６の抵抗は、プルアップ電流を制限する。

上記から容易に理解できるように、図６に関して説明される互いに異なる回路（すなわち、保護回路６２４、分圧器回路、および駆動回路）は、別々の効果を提供し、したがって、図２〜図５のいずれによっても、チョーク回路の様々な構成で使用することができる。言い換えれば、図２〜図５のいずれによるチョーク回路も、図６に関して説明される互いに異なる回路を必ずしもすべて実施しなくてよいが、それらのサブセットを実施してもよい。

次に図７を参照し、本発明の第２の実施形態による、チョーク回路用の減結合回路７２１の別の例示的な実施を示す。図７の減結合回路７２１は、図６の減結合回路６２１に基づくが、その場合、対応する部分には対応する参照番号および用語が与えられる。対応する部分の詳細な説明は、簡潔にするために省略されている。

この実施形態の減結合回路７２１は、図２〜図５の回路２２１に関連して既述した構成部品を含み、図６の回路６２１に関連して説明した保護回路６２４および２つの分圧器回路をさらに含む。

さらに、減結合回路７２１の例示的な実施は、異なる駆動回路７２５を含む。駆動回路７２５により、比較器ＣＭＰは、より高速でスイッチング素子Ｔ１２を制御することが可能になる。したがって、駆動回路７２５により、スイッチング素子Ｔ１２の、より速い状態変更、すなわち、ＯＦＦ状態からＯＮ状態、およびその逆への、状態変更が可能になる。

このために、駆動回路７２５は、供給電圧と基準電圧との間に直列に接続されたＴ１０とＴ１１の２つの相補するスイッチング素子を含む。Ｔ１０とＴ１１の両方のスイッチング素子のゲートは、抵抗器Ｒ１９を介して比較器ＣＭＰの出力に接続され、プルアップ抵抗器Ｒ２３が、高電圧レベルを比較器ＣＭＰの出力に供給する。有利には、相補するスイッチング素子Ｔ１０とＴ１１は、決して両方が同時に動作せず、それによって、図６の駆動回路に対して効率が改善される。

典型的には、相補するスイッチング素子Ｔ１０およびＴ１１の供給電圧は、抵抗器Ｒ１６、ツェナー・ダイオードＤ１１およびコンデンサＣ１２によるスイッチング素子Ｔ１２の入力電圧制限により、制限することができる。さらに、スイッチング素子Ｔ１２のゲートに供給される駆動電流は、先述のように抵抗器Ｒ３６によって制限することができる。

また、この場合においても、図７に関して説明される互いに異なる回路（すなわち、保護回路、分圧器回路、および駆動回路７２５）は、別々の効果を提供し、したがって、図２〜図５のいずれによっても、チョーク回路の可変構成で使用することができる。言い換えれば、図２〜図５のいずれによるチョーク回路も、図７に関して説明され、図示される互いに異なる回路を必ずしもすべて実施しなくてよいが、それらのサブセットを実施してもよい。

次に図８を参照し、本発明の第２の実施形態による、チョーク回路用のブースト回路８２２の例示的な実施を示す。図８のブースト回路８２２は、図５のブースト回路５２２に基づくが、その場合、対応する部分には対応する参照番号および用語が与えられる。対応する部分の詳細な説明は、簡潔にするために省略されている。

この実施形態のブースト回路８２２は、図５の回路５２２に関連して既述した構成部品を含む。詳しくは、ブースト回路８２２は、ダイオードＤ１６と、コンデンサＣ１４と、インダクタＬ１０、ダイオードＤ１５およびスイッチング素子Ｔ１３で形成されたスイッチング・コンバータ（例えば、ブースト・コンバータ）５２３とを含む。したがって、スイッチング・コンバータ（例えば、ブースト・コンバータ）５２３により、コンデンサＣ１４に以前に蓄積されたエネルギー、すなわち、所定の電圧レベルを超えるコンデンサＣ１４における電圧レベルをもたらす電荷の量を第１の入力端子ＤＣ＋に帰還させることが可能になる。

コンデンサＣ１４における電圧レベルが所定の電圧レベルを超えるかどうかを検出するために、第２の比較器ＣＭＰ２が提供され、第２の比較器ＣＭＰ２の非反転入力は、ダイオードＤ１６およびコンデンサＣ１４を相互接続するノードＮ１４に接続され、第２の比較器ＣＭＰ２の反転入力には、基準電圧レベルＵ_ｒｅｆが供給される。基準電圧レベルＵ_ｒｅｆは、基準電圧源８２７によって発生し、図９に関連してより詳細に例示される。

したがって、コンデンサＣ１４における電圧の変化の場合、第２の比較器ＣＭＰ２が、供給された基準電圧レベルＵ_ｒｅｆと、ダイオードＤ１６およびコンデンサＣ１４を相互接続するノードＮ１４における電圧Ｕ_Ｃ１４との間の電圧差を検出する。この第２の比較器ＣＭＰの検出結果は、スイッチング素子Ｔ１３の制御に利用される。

具体的には、第２の比較器ＣＭＰ２が、電圧差を検出した場合、スイッチング素子Ｔ１３は、ＯＮ状態になるように制御される。より詳細には、スイッチング素子Ｔ１３が、ＯＮ状態になるように制御された場合、インダクタＬ１０およびスイッチング素子Ｔ１３のドレイン−ソース・チャネルを介してコンデンサＣ１４の正極側からコンデンサＣ１４の負極側に電流が流れる。電流がインダクタＬ１０内を流れた結果として、そこに磁界が発生する。

比較器ＣＭＰ２が電圧差を検出しなかった場合、スイッチング素子Ｔ１３は、ＯＦＦ状態になるように制御される。スイッチング素子Ｔ１３が、ＯＦＦ状態になるように制御された場合、インダクタＬ１０における磁界が電圧を誘導し、それによって以前の方向に電流が強制される。電流は、スイッチング素子Ｔ１３を介してそれ以上流れることができない（すなわち、Ｔ１３がＯＦＦ状態にある）ので、代わりにダイオードＤ１５を介して第１の入力端子ＤＣ＋に流れる。

ブースト回路８２２の例示的な実施は、駆動回路８２６を含む。駆動回路８２６により、第２の比較器ＣＭＰ２は、スイッチング素子Ｔ１３をより高速度で制御することが可能になる。したがって、駆動回路８２６により、スイッチング素子Ｔ１３の、より早い状態変更、すなわち、ＯＦＦ状態からＯＮ状態、およびその逆への、変更が可能になる。

このために、駆動回路８２６は、供給電圧ノードと基準電圧（ＧＮＤノード）との間に直列に接続されたＴ１４とＴ１５の２つの相補するスイッチング素子を含む。Ｔ１４とＴ１５の両方のスイッチング素子のゲートは、抵抗器Ｒ３１を介して第２の比較器ＣＭＰ２の出力に接続され、プルアップ抵抗器Ｒ４５が、高電圧レベルを第２の比較器ＣＭＰ２の出力に供給する。有利には、相補するスイッチング素子Ｔ１４およびＴ１５は、決して両方が同時に動作しない。

典型的には、相補するスイッチング素子Ｔ１４とＴ１５の供給電圧は、抵抗器Ｒ２８、ツェナー・ダイオードＤ１２およびコンデンサＣ１８によるスイッチング素子Ｔ１３の入力電圧制限により、制限することができる。さらに、スイッチング素子Ｔ１３のゲートに供給される駆動電流は、先述のように抵抗器Ｒ４３によって制限することができる。

また、この場合においても、図８に関して説明される駆動回路８２６は、トランジスタＴ１３のスイッチング速度を改善する別の効果を提供し、したがって、不要とすることもできる。さらに、駆動回路８２６は、より小型で、より安価な設計という利点をもって、図６に関連して説明したように実現することもできる。

次に図９を参照し、本発明の第２の実施形態による、チョーク回路用の基準電圧源９２７の例示的な実施を示す。

図９の基準電圧源９２７は、図８のブースト回路８２２用の基準電圧レベルＶ_ｒｅｆを例示的に提供することができる。基準電圧源９２７は、図８の基準電圧源８２７の代わりに使用してもよい。この点において、基準電圧源９２７の出力は、図８のブースト回路８２２の第２の比較器ＣＭＰ２の反転入力に接続される。

しかし、電圧源８２７は、どんな種類でも、所定の電圧レベルに基づいて決まる基準電圧レベルＶ_ｒｅｆを提供できることが当業者には明らかである。

より詳細には、基準電圧源９２７は、出力端子Ｂｕｓ＋およびＢｕｓ−に接続された少なくとも１つのバス・ノードから生じるＤＣバス負荷に基づいて決定される基準電圧レベルＶ_ｒｅｆを供給する。

前に説明したように、バス電流Ｉ_Ｂｕｓは、データ伝送のためにバス・ノードによって引き出される送出電流Ｉ_Ｓｅｎｄと、少なくとも１つのバス・ノードのすべてにおけるＤＣ負荷から生じる負荷電流Ｉ_ｌｏａｄとを含む。

したがって、ＤＣバス負荷は、２つの出力端子Ｂｕｓ＋とＢｕｓ−との間で送られる負荷電流Ｉ_ｌｏａｄに基づいて決定することができる。簡単にするために、ＤＣバス負荷は、バス電流Ｉ_Ｂｕｓに基づいて、すなわち、２つの出力端子Ｂｕｓ＋とＢｕｓ−との間で送られる送出電流Ｉ_Ｓｅｎｄを含むＡＣ成分をろ波して除去することにより、決定することもできる。

より詳細には、ＤＣバス負荷を決定するために、第１のステップにおいて、バス電流Ｉ_Ｂｕｓまたは負荷電流Ｉ_ｌｏａｄを電圧の形態で変換し、次いで、第２のステップにおいて、電圧を増幅し、第３のステップにおいて、増幅した電圧を、データ伝送時に、すなわち、負の半波の持続時間（すなわち、図１ｂに示すように時間ｔ_１とｔ_２の間）に、インダクタＬ１１における電圧降下を補償するように変換する。

第１のステップに関して、基準電圧源９２７は、分流抵抗器Ｒ３７を含む。分流抵抗器Ｒ３７は、インダクタＬ１１のＤＣ抵抗に一致した小さな抵抗をもつ。さらに、分流抵抗器Ｒ３７は、バス電流Ｉ_Ｂｕｓまたは負荷電流Ｉ_ｌｏａｄを搬送するように接続される。したがって、分流抵抗器Ｒ３７と並列に電圧を測定することができ、その後のステップにおいて電圧変換が可能になる。

好ましくは、基準電圧源９２７の分流抵抗器Ｒ３７は、基準電圧源８２７に関して示したように、すなわち、第２の入力端子ＤＣ−に向かう電流の流れを遮断するように接続される。言い換えれば、分流抵抗器Ｒ３７は、第２の入力端子ＤＣ−と、スイッチング素子Ｔ１２およびブースト回路８２２が接続される中間ノードＮ１２との間に接続される。したがって、分流抵抗器Ｒ３７は、バス負荷に影響された負荷電流Ｉ_ｌｏａｄを含むバス電流Ｉ_Ｂｕｓを搬送する。

分流抵抗器Ｒ３７を通して流れるバス電流Ｉ_ＢｕｓのＤＣ成分を決定するために（すなわち、送出電流Ｉ_Ｓｅｎｄを含むＡＣ成分を除去するために）、ＲＣローパス・フィルター（例えば、抵抗器Ｒ２４とコンデンサＣ１３とで形成された）が分流抵抗器Ｒ３７に並列に接続される。

あるいは、基準電圧源９２７の分流抵抗器Ｒ３７は、スイッチング素子Ｔ１２だけ（例えば、図８に示すスイッチング素子Ｔ１２のソース端子と中間ノードＮ１２との間）からの電流を遮断するように接続される。さらに、この場合、分流抵抗器Ｒ３７だけが負荷電流Ｉ_ｌｏａｄを搬送する。

第２のステップに関して、ＲＣローパス・フィルターからの出力は、ＲＣローパス・フィルターによって出力される電圧レベルを所定の電圧範囲（すなわち、０．．．５３０ｍＶ）まで増幅するために増幅器９２８に入力される。このために、ＲＣローパス・フィルターの出力は、非反転増幅器として実現される増幅器９２８（例えば、第３の比較器ＣＭＰ３および抵抗器Ｒ２５とＲ３２で形成される）に接続される。したがって、分流抵抗器Ｒ３８における電圧は、ろ波され、次いで、電圧がバスのＤＣ負荷に対応するように、所定の、一定のスケール係数（例えば、約１０の）で増幅される。

第３のステップに関して、増幅器９２８からの出力は、低バス負荷または高バス負荷にそれぞれ対応する基準電圧レベルにマッピングするために、変換回路９２９に入力される。変換回路９２９によって提供される基準電圧レベルは、図８のブースト回路８２２用に提供される。

具体的には、全負荷がかかったバスの場合、基準電圧源９２７によって出力される基準電圧レベルは、Ｖ_ｒｅｆ≒２．４ＶおよびＤＣ負荷なしのバスの場合、基準電圧源９２７によって出力される基準電圧レベルは、Ｖ_ｒｅｆ≒２．９３Ｖであることが有利であると分かっている。

このために、変換回路９２９は、第４の比較器ＣＭＰ４を含む。第４の比較器ＣＭＰ４の非反転入力には、２．９３Ｖの基準電圧レベルが提供される（例えば、ツェナー・ダイオードＤ１４および抵抗器Ｒ２７の直列回路と、抵抗器Ｒ３４およびＲ１８の分圧器回路とで形成された基準電圧源によって供給される）。第４の比較器ＣＭＰ４の反転入力には、２．９３Ｖのオフセットを含む増幅器９２８の出力（すなわち、０．．．５３０ｍＶの範囲における電圧）が提供される（例えば、ツェナー・ダイオードＤ１３および抵抗器Ｒ２６の直列回路と、抵抗器Ｒ３３およびＲ１７の分圧器回路とで形成された別の基準電圧源によって供給される）。

したがって、第４の比較器ＣＭＰ４は、電圧差を増幅せず、単に、全負荷がかかったバスでＶ_ｒｅｆ≒２．４ＶおよびＤＣ負荷なしのバスでＶ_ｒｅｆ≒２．９３Ｖに達するその入力間の差を決定する。この点において、図９の基準電圧源９２７と組み合わせた図８のブースト回路８２２は、データ伝送時に、すなわち、負の半波の持続時間（すなわち、図１ｂで示すように時間ｔ_１とｔ_２との間）に、インダクタＬ１１における電圧降下を補償することができる。

Claims (15)

1. ＤＣ電源（１１０）によって供給される入力電圧を少なくともとも１つのバス・ノード（１３０）に提供するためのチョーク回路（２２０）であって、
   前記ＤＣ電源（２１０）によって供給される前記入力電圧を受け取るための第１の入力端子（ＤＣ＋）と第２の入力端子（ＤＣ−）とを含む２つの入力端子と、
   前記入力電圧に基づく電圧を前記少なくとも１つのバス・ノード（２３０）に出力するための第１の出力端子（Ｂｕｓ＋）と第２の出力端子（Ｂｕｓ−）とを含む２つの出力端子と、
   前記第１の入力端子（ＤＣ＋）と前記第１の出力端子（Ｂｕｓ＋）との間に接続されたインダクタ（Ｌ１１）と、
   前記第２の出力端子（Ｂｕｓ−）から出力される電圧レベルを増加させるための前記第２の入力端子（ＤＣ−）と前記第２の出力端子（Ｂｕｓ−）との間に接続されたブースト回路（２２２）と、
   前記第２の入力端子（ＤＣ−）と前記第２の出力端子（Ｂｕｓ−）との間に挿入された前記ブースト回路（２２２）を迂回するための前記ブースト回路（２２２）に並列に接続されたスイッチング素子（Ｔ１２）と、
   前記インダクタ（Ｌ１１）の両端間の電位差を検出するための前記第１の入力端子（ＤＣ＋）と前記第１の出力端子（Ｂｕｓ＋）との間に接続された比較器（ＣＭＰ）と、を備え、
   前記比較器（ＣＭＰ）が閾値より高い電位差を検出した場合、前記スイッチング素子（Ｔ１２）がＯＦＦ状態になるように制御され、その結果、前記ブースト回路（２２２）によって増加した電圧レベルが前記第２の出力端子（Ｂｕｓ−）から出力され、
   前記比較器（ＣＭＰ）が前記閾値より低いまたは前記閾値に等しい電位差を検出した場合、前記スイッチング素子（Ｔ１２）がＯＮ状態になるように制御され、その結果、前記ブースト回路（２２２）が迂回され、前記入力電圧に対応する電圧レベルが前記第２の出力端子（Ｂｕｓ−）から出力される、チョーク回路。
2. 前記ブースト回路（２２２）が、前記第２の出力端子（Ｂｕｓ−）から出力される前記電圧レベルを所定の電圧レベルだけ増加させるように構成され、前記所定の電圧レベルが、前記インダクタ（Ｌ１１）のインダクタンスに基づいて決定される、請求項１に記載のチョーク回路（２２０）。
3. 前記ブースト回路（２２２）が、
   前記第２の入力端子（ＤＣ−）と前記第２の出力端子（Ｂｕｓ−）との間に接続され、前記２つの出力端子（Ｂｕｓ＋、Ｂｕｓ−）の間を送出電流として流れる電荷をコンデンサ（Ｃ１４）内に蓄積するためにダイオード（Ｄ１６）および前記コンデンサ（Ｃ１４）で形成される第１の直列回路（３２２）を含み、
   前記送出電流が、前記少なくとも１つのバス・ノード（２３０）のうちの１つのデータ伝送から生じ、前記ブースト回路（２２２）が、前記第２の出力端子（Ｂｕｓ−）から出力される電圧レベルを、前記コンデンサ（Ｃ１４）に蓄積された電荷の量だけ増加させるように構成される、請求項１または２に記載のチョーク回路。
4. 前記第１の直列回路（４２２）が、前記コンデンサ（Ｃ１４）の両端間の電圧が前記所定の電圧レベルに対応するように、前記コンデンサ（Ｃ１４）に蓄積された前記電荷の量を制限するために前記コンデンサ（Ｃ１４）に並列に接続されたツェナー・ダイオード（Ｚ）をさらに含む、請求項３に記載のチョーク回路（４２０）。
5. 前記第１の直列回路（５２２）が、前記コンデンサ（Ｃ１４）の両端間の電圧レベルが前記所定の電圧レベルに対応するように、前記コンデンサ（Ｃ１４）に蓄積された前記電荷の量を制限するために前記コンデンサ（Ｃ１４）に並列に接続された電圧調整器をさらに含む、請求項３に記載のチョーク回路（４２０）。
6. 前記第１の直列回路（６２２）が、
   前記コンデンサ（Ｃ１４）の両端間の電圧レベルが前記所定の電圧レベルに対応するように、所定の電圧レベルを超える前記コンデンサ（Ｃ１４）における電圧レベルをもたらす電荷の量であるエネルギーを、前記第１の入力端子（ＤＣ＋）に帰還させることによって前記コンデンサ（Ｃ１４）に蓄積された電荷の量を制限するための前記コンデンサ（Ｃ１４）に並列に接続されたスイッチング・コンバータ（６２３）をさらに含む、請求項３に記載のチョーク回路（５２０）。
7. 前記スイッチング・コンバータ（５２３）が、
   前記コンデンサ（Ｃ１４）に並列に接続された、インダクタ（Ｌ１０）およびスイッチング素子（Ｔ１３）の直列回路と、
   前記インダクタ（Ｌ１０）および前記スイッチング素子（Ｔ１３）の前記直列回路の中間ノードと、前記第１の入力端子（ＤＣ＋）とに接続され、前記インダクタ（Ｌ１０）から前記第１の入力端子（ＤＣ＋）にエネルギーを帰還させるように構成されたダイオード（Ｄ１５）と、を備える、請求項６に記載のチョーク回路（６２０）。
8. 基準電圧を発生するための基準電圧源（８２７、９２７）であって、前記基準電圧が前記所定の電圧レベルに基づいて決定される、基準電圧源と、
   前記コンデンサ（Ｃ１４）の両端間の電圧と前記基準電圧とを比較するように構成された第２の比較器（ＣＭＰ２）と、をさらに備え、
   前記スイッチング・コンバータ（６２３）の前記スイッチング素子（Ｔ１３）が、前記第２の比較器（ＣＭＰ２）の前記比較結果に基づいて制御されるように構成される、請求項７に記載のチョーク回路（６２０）。
9. 前記基準電圧源（９２７）によって供給される前記基準電圧が、前記少なくとも１つのバス・ノード（２３０）から生じるＤＣバス負荷に基づいて変化する、請求項８に記載のチョーク回路（６２０）。
10. 前記基準電圧源（９２７）が、
    ＤＣバス負荷によって影響された前記負荷電流を搬送するように接続された分流抵抗器（Ｒ３７）をさらに備え、前記分流抵抗器（Ｒ３７）の抵抗値が、前記インダクタ（Ｌ１１）の前記ＤＣ抵抗に対応する、請求項９に記載のチョーク回路（６２０）。
11. 前記基準電圧源（９２７）が、
    前記分流抵抗器（Ｒ３７）における前記電圧をろ波、増幅、および変換し、それを基準電圧として前記第２の比較器（ＣＭＰ２）に出力するための変換器回路（９２８）をさらに備える、請求項１０に記載のチョーク回路（６２０）。
12. 抵抗（Ｒ１０）と、ダイオード（Ｄ１０）および別の抵抗器（Ｒ１２）で形成された第２の直列回路とをさらに備え、前記抵抗（Ｒ１０）と前記第２の直列回路の両方が、前記インダクタ（Ｌ１１）に並列に接続される、請求項１から１１のいずれかに記載のチョーク回路（６２０）。
13. 前記比較器（ＣＭＰ）の反転入力が、第１の分圧器（Ｒ１３、Ｒ２２）およびコンデンサ（Ｃ１０）を介して前記第１の入力端子（ＤＣ＋）に接続され、前記比較器（ＣＭＰ）の非反転入力が、第２の分圧器（Ｒ１４、Ｒ１５）および別のコンデンサ（Ｃ１１）を介して前記第１の出力端子（Ｂｕｓ＋）に接続される、請求項１から１２のいずれかに記載のチョーク回路（６２０）。
14. 前記比較器（ＣＭＰ）が前記スイッチング素子（Ｔ１２）を制御することを可能にするために前記スイッチング素子（Ｔ１２）に電圧を供給するように構成されたプルアップ抵抗器（Ｒ１６）と、
    前記比較器（ＣＭＰ）の出力を前記スイッチング素子（Ｔ１２）のゲート端子に接続するように構成された抵抗器（Ｒ３６）と、をさらに備え、あるいは
    前記スイッチング素子（Ｔ１２）の制御のために前記比較器（ＣＭＰ）の出力電圧を駆動するように構成された駆動回路（８２８）を備える、請求項１から１３のいずれかに記載のチョーク回路（６２０）。
15. 少なくとも１つのバス・ノード（１３０）に電圧を提供するためのバス電源であって、
    ＤＣ電圧を提供するためのＤＣ電源回路（１１０）と、
    請求項１から１４のいずれかに記載のチョーク回路と、を備え、前記ＤＣ電源回路（１１０）が、前記チョーク回路の前記２つの入力端子（ＤＣ＋、ＤＣ−）に接続される、バス電源。

Images