CN108776265A - 动态阻抗电路及信号检测电路 - Google Patents

Abstract

本申请实施例提供的动态阻抗电路及信号检测电路，包括第一分压元件组、第二分压元件组、第一阻抗网络、第二阻抗网络、第三阻抗网络以及第四阻抗网络，第一分压元件组经第二阻抗网络接地，第二分压元件组经第二阻抗网络接地；第一阻抗网络与电源连接，第一阻抗网络与第二阻抗网络的远离接地端的一端连接；第三阻抗网络的一端与第一阻抗网络以及第二阻抗网络之间连接，第三阻抗网络的另一端经第一开关与电源连接；第四阻抗网络的一端与第一阻抗网络以及第二阻抗网络之间连接，第四阻抗网络的另一端经第二开关接地。当共模瞬态事件发生时，可以通过导通或关断第一开关以及第二开关来降低或升高偏置电压，从而将偏置电压维持在一定范围内。

Description

动态阻抗电路及信号检测电路

技术领域

本申请涉及信号检测领域，具体而言，涉及一种动态阻抗电路及信号检测电路。

背景技术

在进行信号检测过程中，为了使检测电路(如信号放大器、信号比较器、运算放大器等)正常工作，电路的输入信号的偏置电压必须维持在一定的范围内。若由于外界的干扰导致偏置电压发生漂移，从而导致偏置电压过高或过低，会导致检测电路失效。

外界干扰中，较为常见的便是共模瞬态事件，共模瞬态事件指的是发射器电路与接收器电路有不同的地电位，并且发射器电路的地电位和接收器电路地电位的相对电压瞬间发生改变。例如在电机马达驱动器、逆变器中常用的栅极驱动器，当系统中的高压功率管进行较快速度的开/关时，栅极驱动器的发射模块和接收模块之间存在着快速瞬变的电压。特别是随着高速开关器件(例如GaN)的应用，电压的瞬变速度越来越快，共模瞬态事件对数字隔离器、栅极驱动器、数据隔离总线收发器传输信号偏置电压的影响也越来越严重。

申请内容

有鉴于此，本申请实施例提供了一种动态阻抗电路及信号检测电路。

第一方面，本申请实施例提供了一种动态阻抗电路，所述电路包括：第一分压元件组、第二分压元件组、第一阻抗网络、第二阻抗网络、第三阻抗网络以及第四阻抗网络，所述第一分压元件组经所述第二阻抗网络接地，所述第二分压元件组经所述第二阻抗网络接地；所述第一阻抗网络的一端与电源连接，所述第一阻抗网络的另一端与所述第二阻抗网络的远离接地端的一端连接；所述第三阻抗网络的一端与所述第一阻抗网络以及第二阻抗网络之间连接，所述第三阻抗网络的另一端经第一开关与所述电源连接；所述第四阻抗网络的一端与所述第一阻抗网络以及第二阻抗网络之间连接，所述第四阻抗网络的另一端经第二开关接地。

第二方面，本申请实施例提供了一种信号检测电路，包括发射器电路、信号处理电路以及上述的动态阻抗电路，所述发射器电路经所述动态阻抗电路与所述信号处理电路连接。

本申请实施例提供的动态阻抗电路及信号检测电路的有益效果为：

本申请实施例提供的动态阻抗电路，包括第一分压元件组、第二分压元件组、第一阻抗网络、第二阻抗网络、第三阻抗网络以及第四阻抗网络，所述第一分压元件组经所述第二阻抗网络接地且经所述第一阻抗网络接电源电压，所述第二分压元件组经所述第二阻抗网络接地且经所述第一阻抗网络接电源电压；所述第一阻抗网络的一端与电源连接，所述第一阻抗网络的另一端与所述第二阻抗网络的远离接地端的一端连接；所述第三阻抗网络的一端与所述第一阻抗网络以及第二阻抗网络之间连接，所述第三阻抗网络的另一端经第一开关与所述电源连接；所述第四阻抗网络的一端与所述第一阻抗网络以及第二阻抗网络之间连接，所述第四阻抗网络的另一端经第二开关接地。当共模瞬态事件发生时，可以通过导通或关断第一开关以及第二开关来降低或升高偏置电压，从而将偏置电压维持在一定范围内，避免电子器件失效。

为使本申请实施例所要实现的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚的说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中的信号检测电路的电路图；

图2示出了本申请实施例提供的动态阻抗电路的电路图；

图3示出了本申请实施例提供的动态阻抗电路的一种具体实施方式的电路图；

图4示出了本申请实施例提供的信号检测电路的电路图；

图5示出了监测点电压与第一开关及第二开关的通段关系的示意图；

图6示出了监测点电压随瞬态共模事件变化的示意图。

具体实施方式

请参见图1，图1示出了现有技术中的信号检测电路，第一高压隔离电容Ca1和第二高压隔离电容Ca2是发射器电路TX和接收器电路RX之间的电容，它们与接收器电路RX中的检测网络相连，经过检测网络滤波后的差分电压信号Va1和Va2作为信号处理电路Q的输入。信号处理电路Q通常可以为比较器或放大器。

检测网络包含参考电压Vref1，以及位于参考电压和差分电压信号之间的电容(Cb1/Cb2)和电阻(Rb1/Rb2)。发射器电路TX在Vt1的输出信号被Ca1以及“Cb1与Rb1的并联”分压，形成信号Va1；发射器电路TX在Vt2上的输出信号被Ca2以及“Cb2与Rb2的并联”分压，形成信号Va2。由于Va1和Va2共用同一个参考电压Vref1，所以Vt1和Vt2上的差分信号就传输到Va1和Va2处，形成被Ca1及Ca2隔离的差分信号。

发射器电路TX与接收器电路RX之间存在共模电压瞬变的情形，以发射器电路TX的地电位相对于接收器电路RX的地电位电压快速上升为例进行说明：将电容Ca1的电容值和电容Ca2的电容值看做相等，即均为Ca；电压快速上升的速率为βkV/us(最高可达数百kV/us)。通常Ca1和Ca2远小于Cb1和Cb2，所以共模电压主要由Ca1和Ca2承担；那么流过Ca1和Ca2的共模电流Ia1和Ia2的大小为:

I_a1＝I_a2≈βC_a

由于信号处理电路Q通常具有很大的输入阻抗，所以共模电流Ia1和Ia2的绝大部分会通过Cb1/Cb2和Rb1/Rb2流入参考电压Vref1。为了控制静态电流，参考电压Vref1所使用的分压电阻Rf1和Rf2的电阻值很大，所以可以近似认为全部的共模电流均流入了稳压电容Cf。对于一个持续时间为Δt的电压瞬变事件，可以计算出Vref1的变化量ΔVref1为：

由于集成电路的片上电容有限，所以Cf较小(例如小于数百pF)。发射器和接收器之间的总电容也会接近或达到pF量级。如果一个β约为100kV/us的电压瞬变事件维持了10ns，那么ΔVref1可以达到若干伏。

另一方面，共模电流Ia1和Ia2的一部分会分别流过电阻Rb1和Rb2，分别在电阻Rb1和Rb2产生压降，使得Va1和Va2相对于Vref1产生一个额外的增量。

由于信号处理电路Q的偏置电压的工作范围通常不超过若干伏，经过上述分析，作为信号处理电路Q输入的Va1和Va2的电压很容易超出Q的偏置电压工作范围，则Q就不能再对Va1和Va2传输的差分信号进行处理。也就是说在电压瞬变的过程中，接收器电路就不再正常工作。

为解决上述技术问题，本申请实施例提供了如下的动态阻抗电路及信号检测电路，下面将结合附图，对本申请实施例中的动态阻抗电路及信号检测电路进行详细介绍。

实施例

具体请参见图2，图2示出了本申请实施例提供的动态阻抗电路，所述电路包括：第一分压元件组U1、第二分压元件组U2、第一阻抗网络Z1、第二阻抗网络Z2、第三阻抗网络Z3以及第四阻抗网络Z4，所述第一分压元件组U1经所述第二阻抗网络Z2接地，所述第二分压元件组U2经所述第二阻抗网络Z2接地；所述第一分压元件组U1经所述第一阻抗网络Z1接电源，所述第二分压元件组U2经所述第一阻抗网络Z1接电源。所述第一阻抗网络Z1的一端与电源Vdd连接，所述第一阻抗网络Z1的另一端与所述第二阻抗网络Z2的远离接地端的一端连接；所述第三阻抗网络Z3的一端与所述第一阻抗网络Z1以及第二阻抗网络Z2之间连接，所述第三阻抗网络Z3的另一端经第一开关SW1与所述电源Vdd连接；所述第四阻抗网络Z4的一端与所述第一阻抗网络Z1以及第二阻抗网络Z2之间连接，所述第四阻抗网络Z4的另一端经第二开关SW2接地。

应当理解，第一开关SW1与第三阻抗网络Z3之间的位置可以互换，第二开关SW2与第四阻抗网络Z4之间的位置也可以互换；交换第一开关SW1与第三阻抗网络Z3之间的位置，或交换第二开关SW2与第四阻抗网络Z4之间的位置不影响本发明的功能实现。即第一开关SW1和第三阻抗网络Z3串联，第一开关SW1和第三阻抗网络Z3串联后的一端与所述第一阻抗网络Z1以及第二阻抗网络Z2之间连接，另一端与电源电压相连；另一方面，第二开关SW2和第四阻抗网络Z4串联，第二开关SW2和第四阻抗网络Z4串联后的一端与所述第一阻抗网络Z1以及第二阻抗网络Z2之间连接，另一端与地相连。

请参见图2，第一分压元件组U1、第二分压元件组U2、第一阻抗网络Z1、第二阻抗网络Z2、第三阻抗网络Z3以及第四阻抗网络Z4共同组成动态阻抗电路，第一分压元件组U1的远离所述第二分压元件组U2的一端可分别与信号处理电路Q的第一输入端以及第一高压隔离电容Ca1连接，第二分压元件组U2的远离第一分压元件组U1的一端可分别与信号处理电路Q的第二输入端以及第二高压隔离电容Ca2连接。

请参见图2，第一高压隔离电容Ca1以及第二高压隔离电容Ca2的右侧为接收器电路RX，第一高压隔离电容Ca1以及第二高压隔离电容Ca2的左侧为发射器电路TX。当共模瞬态事件发生时，下面以发射器电路TX的电压高于接收器电路RX的电压为例进行说明：

共模瞬态事件刚刚开始发生的时候，第一开关SW1以及第二开关SW2均处于关断状态，对于参考电压Vref来说，共模电流的充电形成一个增量ΔVref，而Va1在参考电压Vref有增量的基础上，还有共模电流流过第一分压元件组U1分压产生的增量；Va2在参考电压Vref有增量的基础上，还有共模电流流过第二分压元件组U2分压产生的增量。在上述两种因素的作用下，Va1的电压和Va2的电压将会开始迅速上升，如果不加以控制，Va1和Va2的电压在短时间内就会超出信号处理电路Q的工作电压范围。

在本发明中，当Va1或Va2的电压超过到第二阈值后(尚未超过信号处理电路Q的工作电压范围上限)，第二开关SW2导通，将Vref通过第四阻抗网络Z4接地。而Z4的阻抗是远小于Z2的。因此，即使有第一分压元件组U1和第二分压元件组U2分别拉高Va1和Va2，但由于第二开关SW2的导通拉低了参考电压Vref，从而使得Va1以及Va2的电压保持在工作电压范围以内。

类似的，如果发生发射器电位相对于接收器电位突然下降的共模瞬态事件时，当Va1或Va2的电压降到低于第一阈值后(尚未低于信号处理电路Q的工作电压范围下限)，第一开关SW1导通，将Vref通过第三阻抗网络Z3接到电源电压Vdd。而Z3的阻抗是远小于Z1的。因此，即使有第一分压元件组U1和第二分压元件组U2分别拉低Va1和Va2，但由于第一开关SW1的导通拉高了参考电压Vref，从而使得Va1以及Va2的电压保持在工作电压范围以内。

因此，上述两种机制保证了Va1和Va2的电压被约束在一个属于工作电压范围的子区间中。

请参见图3，图3示出了本申请实施例的一种具体实施方式提供的动态阻抗电路，其中，所述第一分压元件组U1包括第一分压电容Cb1以及第一分压电阻Rb1，所述第一分压电容Cb1与所述第一分压电阻Rb1并联，所述第一分压电容Cb1与所述第一分压电阻Rb1并联后的一端与所述第一阻抗网络Z1和第二阻抗网络Z2之间连接，另一端与所述第一高压隔离电容Ca1连接。

所述第二分压元件组U2包括第二分压电容Cb2以及第二分压电阻Rb2，所述第二分压电容Cb2与所述第二分压电阻Rb2并联，所述第二分压电容Cb2与所述第二分压电阻Rb2并联后的一端与所述第一阻抗网络Z1和第二阻抗网络Z2之间连接，另一端与所述第二高压隔离电容Ca2连接。

请参见图3，图3示出的包含动态阻抗电路中，有一对差分信号的输入，即第一差分信号Va1和第二差分信号Va2。在第一差分信号Va1和参考电压点Vref之间有第一滤波电阻Rb1，在第二差分信号Va2和参考电压点Vref之间有第二滤波电阻Rb2。第一滤波电阻Rb1的一端与参考电压节点相连，第一滤波电阻Rb1的另一端与第一差分信号Va1相连；第二滤波电阻Rb2的一端与参考电压节点Vref相连，第二滤波电阻Rb2的另一端与第二差分信号Va2相连。第一差分信号和第二差分信号与信号处理电路Q的输入端相连。该输入端通常为MOS的栅极或者三极管的基极。

请参见图4，图4示出了本申请实施例的另一种具体实施方式提供的动态阻抗电路，所述第一阻抗网络Z1包括第三分压电阻Rf1，所述第三分压电阻Rf1的一端与所述第二阻抗网络Z2的远离接地端的一端连接，所述第三分压电阻Rf1的另一端与电源Vdd连接。所述第二阻抗网络Z2包括第四分压电阻Rf2以及稳压电容Cf，所述第四分压电阻Rf2与所述稳压电容Cf并联，所述第四分压电阻Rf2与所述稳压电容Cf并联后的一端与所述第三分压电阻Rf1的远离电源Vdd的一端连接，所述第四分压电阻Rf2与所述稳压电容Cf并联后的另一端接地。

所述稳压电容Cf也可以位于第一阻抗网络Z1内与Rf1并联，即所述地三分压电阻Rf1与稳压电容Cf并联后的一端与电源电压相连，另一端与第一分压元件组U1和第二分压元件组U2之间相连。进一步的，稳压电容Cf也可以一部分位于第一阻抗网络内，另一部分位于第二阻抗网络内。综上所述，所述动态阻抗电路至少包含一个稳压电容，若所述稳压电容位于第一阻抗网络内，则该电容的一端接电源电压，另一端与第一分压元件组U1和第二分压元件组U2之间相连；若所述稳压电容位于第二阻抗网络内，则该电容的一端接地，另一端与第一分压元件组U1和第二分压元件组U2之间相连。

具体请参见图4，动态阻抗电路还包括第一比较器K1和第二比较器K2，所述第一比较器K1的第一输入端与所述第一高压隔离电容Ca1连接，所述第一比较器K1的输出端与所述第一开关SW1的控制端(栅极)连接；所述第二比较器K2的第一输入端与所述第二高压隔离电容Ca2连接，所述第二比较器K2的输出端与所述第二开关SW2的控制端(栅极)连接。

本申请实施例提供的动态阻抗电路的工作原理为：

在动态阻抗电路中需要选择监测点，并且对监测点的电压进行检测。监测点可以选择参考电压节点，即图4示出的Vref所在的位置；也可以选择差分信号检测电路的两个输入差分信号中的任意一个，即图4示出的Va1或Va2中的任意一个；或者为差分信号检测电路的两个输入差分信号中的任意一个信号的某一个比例(例如通过分压器将差分信号检测电路的两个差分信号中的任意一个差分信号进行分压，取分压点的电压为检测点)；或者为两个差分信号电压的平均值。这些监测点的电压都跟踪差分信号的偏置电压的变化，即与差分信号的偏置电压大致正相关。因此，具体选择何者作为监测点不应该理解为是对本申请的限制。

为了方便叙述，以差分信号检测电路中的两个差分信号中的任何一个作为监测点进行说明，当监测点的电压高于第一阈值Vth1时，第一开关SW1关断；当监测点的电压低于第一阈值Vth1时，第一开关SW1导通。当监测点电压低于第二阈值Vth2时，第二开关SW2关断；当监测点电压高于第二阈值Vth2时，第二开关SW2导通。

请参见图5，在共模瞬态过程中，可以近似的认为通过电容流过的位移电流是恒定的直流电流，所以在这一过程中对差分比较器的共模电压影响最大的是阻抗网络中的直流阻抗。由于需要通过第三阻抗网络Z3和第四阻抗网络Z4动态调整检测电路的阻抗，所以第三阻抗网络Z3和第四阻抗网络Z4的直流阻抗应当分别小于第一阻抗网络Z1和第二阻抗网络Z2的阻抗。具体的，第三阻抗网络Z3的直流阻抗可以小于第一阻抗网络Z1直流阻抗的1/2；第四阻抗网络Z4的直流阻抗可以小于第二阻抗网络Z2直流阻抗的1/2。为保证较低的静态功耗，第一开关SW1和第二开关SW2不能同时开启，所以要求第一阈值电压小于第二阈值电压。在本申请中，第一阈值电压低于电源Vdd电压的50％，第二阈值电压高于电源Vdd电压的50％，如图5所示。

需要说明的是，本申请优选的采用差分信号检测器的输入电压Va1或Va2为检测点。当差分信号的偏置电压上升时，Va1和Va2有可能不是单调上升的。请参见图6，例如当Va1由于瞬态共模事件上升的时候，正在传输的数据可以在Va1上叠加一个负脉冲501；当Va2由于瞬态共模事件下降的时候，正在传输的数据也可以在Va2上叠加一个正脉冲502。这就导致在较短的时间内(数据脉冲的持续时间通常小于共模瞬态事件的持续时间)Va1有一个较小趋势的下降，Va2有一个较小趋势的上升(数据脉冲的幅度通常小于共模瞬态事件对偏置电压的带来的漂移)，以Va1作为监测点为例，监测点Va1和差分信号检测电路的偏置电压不是完全单调的、严格的正相关。但是上述较小趋势的变化可以近似忽略。因为脉冲维持时间很短，小于瞬态共模事件的持续时间；脉冲幅度小，小于瞬态共模事件引发的偏置电压漂移，所以Va1仍然能较为准确的跟踪和反应偏置电压的变化；比较器K1，K2也具有一定的输入电容，对小的脉冲有一定的过滤作用。因此，由于传输信号叠加在偏置电压上的脉冲对波形造成的影响，并不破坏本发明所述的“监测点的电压能够跟踪差分信号的偏置的变化”。

请参见图4，以Va1作为监测点为例，当监测点的电压低于第一阈值Vth1时，第一比较器K1的输出为0，PMOS组成的第一开关SW1进入导通状态，从而将第三阻抗网络Z3(即电阻Rf3)连接到电源Vdd电压Vdd和参考电压Vref之间。

当监测点的电压高于第二阈值Vth2时，第二比较器K2输出为1，NMOS组成的第二开关SW2进入导通状态，从而将第四阻抗网络Z4(即电阻Rf4)连接到地电位和参考电压Vref之间。当监测点电压位于第一阈值电压和第二阈值电压之间时，第一比较器K1输出为1将SW1关断，第二比较器K2输出为0将SW1关断。

本申请实施例还提供了一种信号检测电路，详情请参见图4，该信号检测电路包括发射器电路TX、信号处理电路Q以及如上述的动态阻抗电路，发射器电路TX经动态阻抗电路与信号处理电路Q连接。

请参见图4，在图4示出的发射器电路TX中，将输入信号Vin和通过反相器601反相后的输入信号通过驱动器602和603增强，再通过第一高压隔离电容Ca1和第二高压隔离电容Ca2以差分信号的形式传输到接收电路。在接收器内，采用了本申请提供的具有动态阻抗网络的参考电压提供参考电压Vref。为了保持系统的对称性，第一比较器K1和第二比较器K2分别取了Va1和Va2作为监测点。显然，监测点的电压能够跟踪差分信号的偏置的变化。除了在信号传输的过程中叠加了差分信号，监测点Va1和Va2的电压几乎完全相等。

本申请实施例提供的动态阻抗电路及信号检测电路，包括第一分压元件组U1、第二分压元件组U2、第一阻抗网络Z1、第二阻抗网络Z2、第三阻抗网络Z3以及第四阻抗网络Z4，所述第一分压元件组U1经所述第二阻抗网络Z2接地，所述第二分压元件组U2经所述第二阻抗网络Z2接地；所述第一阻抗网络Z1的一端与电源Vdd连接，所述第一阻抗网络Z1的另一端与所述第二阻抗网络Z2的远离接地端的一端连接；所述第三阻抗网络Z3的一端与所述第一阻抗网络Z1以及第二阻抗网络Z2之间连接，所述第三阻抗网络Z3的另一端经第一开关SW1与所述电源Vdd连接；所述第四阻抗网络Z4的一端与所述第一阻抗网络Z1以及第二阻抗网络Z2之间连接，所述第四阻抗网络Z4的另一端经第二开关SW2接地。当共模瞬态事件发生时，可以通过导通或关断第一开关SW1以及第二开关SW2来降低或升高偏置电压，从而将偏置电压维持在一定范围内，避免电子器件失效。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置类实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种动态阻抗电路，其特征在于，所述电路包括：第一分压元件组、第二分压元件组、第一阻抗网络、第二阻抗网络、第三阻抗网络以及第四阻抗网络，所述第一分压元件组经所述第二阻抗网络接地且经所述第一阻抗网络接电源电压，所述第二分压元件组经所述第二阻抗网络接地且经所述第一阻抗网络接电源电压；

所述第一阻抗网络的一端与电源连接，所述第一阻抗网络的另一端与所述第二阻抗网络的远离接地端的一端连接；

所述第三阻抗网络与第一开关串联，所述第三阻抗网络与第一开关串联后的一端与所述第一阻抗网络以及第二阻抗网络之间连接，该串联电路的另一端与所述电源连接；

所述第四阻抗网络与第二开关串联，所述第四阻抗网络与第二开关串联后的一端与所述第一阻抗网络以及第二阻抗网络之间连接，另一端接地。

2.根据权利要求1所述的动态阻抗电路，其特征在于，还包括第一高压隔离电容，所述第一分压元件组的远离所述第二阻抗网络的一端与所述第一高压隔离电容连接。

3.根据权利要求2所述的动态阻抗电路，其特征在于，所述第一分压元件组包括第一分压电容以及第一分压电阻，所述第一分压电容与所述第一分压电阻并联，所述第一分压电容与所述第一分压电阻并联后的一端与所述第二阻抗网络连接，另一端与所述第一高压隔离电容连接。

4.根据权利要求1所述的动态阻抗电路，其特征在于，还包括第二高压隔离电容，所述第二分压元件组的远离所述第二阻抗网络的一端与所述第二高压隔离电容连接。

5.根据权利要求4所述的动态阻抗电路，其特征在于，所述第二分压元件组包括第二分压电容以及第二分压电阻，所述第二分压电容与所述第二分压电阻并联，所述第二分压电容与所述第二分压电阻并联后的一端与所述第二阻抗网络连接，另一端与所述第二高压隔离电容连接。

6.根据权利要求1所述的动态阻抗电路，其特征在于，所述第一阻抗网络包括第三分压电阻，所述第三分压电阻的一端与所述第二阻抗网络的远离接地端的一端连接，所述第三分压电阻的另一端与电源连接，所述第二阻抗网络包括第四分压电阻，所述第四分压电阻的一端与所述第一阻抗网络的远离电源的一端连接，所述第四分压电阻的另一端接地。

7.根据权利要求6所述的动态阻抗电路，其特征在于，包括至少一个稳压电容，若所述稳压电容位于第一阻抗网络内，则所述稳压电容的一端接电源电压，另一端与第一分压网络和第二分压网络之间相连；若所述稳压电容位于第二阻抗网络内，则所述稳压电容的一端接地，另一端与第一分压网络和第二分压网络之间相连。

8.根据权利要求2所述的动态阻抗电路，其特征在于，还包括第一比较器，所述第一比较器的第一输入端与所述第一高压隔离电容连接，所述第一比较器的输出端与所述第一开关的控制端连接。

9.根据权利要求4所述的动态阻抗电路，其特征在于，还包括第二比较器，所述第二比较器的第一输入端与所述第二高压隔离电容连接，所述第二比较器的输出端与所述第二开关的控制端连接。

10.一种信号检测电路，其特征在于，包括发射器电路、信号处理电路以及如权利要求1-9任一项所述的动态阻抗电路，所述发射器电路经所述动态阻抗电路与所述信号处理电路连接。