JP5819052B2 - Semiconductor device and manufacturing method of semiconductor device - Google Patents

Semiconductor device and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5819052B2
JP5819052B2 JP2010201852A JP2010201852A JP5819052B2 JP 5819052 B2 JP5819052 B2 JP 5819052B2 JP 2010201852 A JP2010201852 A JP 2010201852A JP 2010201852 A JP2010201852 A JP 2010201852A JP 5819052 B2 JP5819052 B2 JP 5819052B2
Authority
JP
Japan
Prior art keywords
semiconductor device
bonding pad
lead
die bonding
resin package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010201852A
Other languages
Japanese (ja)
Other versions
JP2012059927A (en
Inventor
是知 山下
是知 山下
淳 塩見
淳 塩見
隆次 椿
隆次 椿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2010201852A priority Critical patent/JP5819052B2/en
Publication of JP2012059927A publication Critical patent/JP2012059927A/en
Application granted granted Critical
Publication of JP5819052B2 publication Critical patent/JP5819052B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H01L2224/78314—Shape
    • H01L2224/78315—Shape of the pressing surface, e.g. tip or head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。   The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

従来から、ダイオードやトランジスタなどの半導体素子を樹脂パッケージで覆った挿入実装型の半導体装置が知られている（たとえば、特許文献１参照）。このような半導体装置は、半導体素子と、ダイボンディングパッドと、リードと、樹脂パッケージとを備える。半導体素子は、ダイボンディングパッドに配置されている。ダイボンディングパッドおよびリードは、互いにつながっている。樹脂パッケージは、半導体素子、ダイボンディングパッド、およびリードを覆っている。リードの一部は、樹脂パッケージから露出している。実装基板に形成された孔にリードが挿入されることにより、半導体装置が実装基板に実装される。   2. Description of the Related Art Conventionally, an insertion mounting type semiconductor device in which a semiconductor element such as a diode or a transistor is covered with a resin package is known (for example, see Patent Document 1). Such a semiconductor device includes a semiconductor element, a die bonding pad, a lead, and a resin package. The semiconductor element is disposed on the die bonding pad. The die bonding pad and the lead are connected to each other. The resin package covers the semiconductor element, the die bonding pad, and the lead. A part of the lead is exposed from the resin package. The semiconductor device is mounted on the mounting substrate by inserting leads into holes formed in the mounting substrate.

このような半導体装置が用いられる際には半導体素子が発熱する。従来から、半導体素子にて生じた熱を速やかに外部に放出できる半導体装置の開発がおこなわれている。   When such a semiconductor device is used, the semiconductor element generates heat. 2. Description of the Related Art Conventionally, a semiconductor device that can quickly release heat generated in a semiconductor element to the outside has been developed.

特開平１１−２９７７２９号公報JP-A-11-297729

本発明は、上記した事情のもとで考え出されたものであって、放熱性に優れる半導体装置、および、放熱性に優れる半導体装置の製造方法を提供することをその課題とする。   The present invention has been conceived under the circumstances described above, and it is an object of the present invention to provide a semiconductor device excellent in heat dissipation and a method for manufacturing a semiconductor device excellent in heat dissipation.

本発明の第１の側面によって提供される挿入実装型の半導体装置は、半導体素子と、放熱部材と、上記半導体素子が配置された配置面を有し、且つ、上記半導体素子および上記放熱部材の間に位置するダイボンディングパッドと、上記半導体素子、上記放熱部材、および、上記ダイボンディングパッドを覆う樹脂パッケージと、上記ダイボンディングパッドとつながり、且つ、上記樹脂パッケージから突出する挿入実装用の第１リードと、を備える。   An insertion mounting type semiconductor device provided by the first aspect of the present invention includes a semiconductor element, a heat dissipation member, an arrangement surface on which the semiconductor element is arranged, and the semiconductor element and the heat dissipation member. A die bonding pad positioned therebetween, a resin package covering the semiconductor element, the heat radiating member, and the die bonding pad; and a first insertion mounting connected to the die bonding pad and protruding from the resin package. A lead.

本発明の好ましい実施の形態においては、上記ダイボンディングパッドおよび上記第１リードは、一体成型されたものであり、上記ダイボンディングパッドの厚さは、上記第１リードの厚さと同一である。   In a preferred embodiment of the present invention, the die bonding pad and the first lead are integrally molded, and the thickness of the die bonding pad is the same as the thickness of the first lead.

本発明の好ましい実施の形態においては、上記第１リードは、上記配置面と交差する方向に延び且つ上記ダイボンディングパッドにつながる連結部と、上記連結部につながり且つ上記樹脂パッケージから突出する部位を有する端子部と、を含む。   In a preferred embodiment of the present invention, the first lead includes a connecting portion extending in a direction intersecting with the arrangement surface and connected to the die bonding pad, and a portion connected to the connecting portion and protruding from the resin package. Having a terminal portion.

本発明の好ましい実施の形態においては、上記放熱部材は、超音波接合によって上記ダイボンディングパッドに接合されている。   In a preferred embodiment of the present invention, the heat radiating member is bonded to the die bonding pad by ultrasonic bonding.

本発明の好ましい実施の形態においては、上記放熱部材は、上記樹脂パッケージを構成する材料よりも熱伝導率の大きい材料よりなる。   In a preferred embodiment of the present invention, the heat radiating member is made of a material having a higher thermal conductivity than a material constituting the resin package.

本発明の好ましい実施の形態においては、上記放熱部材は、上記ダイボンディングパッドを構成する材料よりも熱伝導率の大きい材料よりなる。   In a preferred embodiment of the present invention, the heat radiating member is made of a material having a higher thermal conductivity than the material constituting the die bonding pad.

本発明の好ましい実施の形態においては、上記放熱部材は、アルミニウム、銅、もしくは、鉄よりなる。   In preferable embodiment of this invention, the said heat radiating member consists of aluminum, copper, or iron.

本発明の好ましい実施の形態においては、上記放熱部材は、上記ダイボンディングパッドに接合された第１面と、上記第１面と反対側を向く第２面とを有し、上記第２面は、上記樹脂パッケージから露出している。   In a preferred embodiment of the present invention, the heat radiating member has a first surface bonded to the die bonding pad and a second surface facing away from the first surface, and the second surface is , Exposed from the resin package.

本発明の好ましい実施の形態においては、上記第１リードは、上記ダイボンディングパッドに接合されている。   In a preferred embodiment of the present invention, the first lead is bonded to the die bonding pad.

本発明の好ましい実施の形態においては、上記第１リードは、上記配置面と交差する方向に延び且つ上記ダイボンディングパッドに接合された接合部と、上記接合部につながり且つ上記樹脂パッケージから突出する部位を有する端子部と、を含み、上記接合部および上記端子部は、一体成型されている。   In a preferred embodiment of the present invention, the first lead extends in a direction intersecting the arrangement surface and is joined to the die bonding pad, and is connected to the joint and protrudes from the resin package. A terminal portion having a portion, and the joint portion and the terminal portion are integrally molded.

本発明の好ましい実施の形態においては、上記ダイボンディングパッドは、上記半導体素子が配置された板状部と、上記板状部から上記配置面と交差する方向に延び且つ上記第１リードに接合された延出部と、を含み、上記板状部および上記延出部は、一体成型されている。   In a preferred embodiment of the present invention, the die bonding pad includes a plate-like portion on which the semiconductor element is arranged, and extends from the plate-like portion in a direction crossing the arrangement surface and is bonded to the first lead. The plate-like part and the extension part are integrally molded.

本発明の好ましい実施の形態においては、上記延出部は、上記板状部から、上記第２面側から上記第１面側に向かう方向に延びる。   In a preferred embodiment of the present invention, the extending portion extends from the plate-like portion in a direction from the second surface side toward the first surface side.

本発明の好ましい実施の形態においては、上記放熱部材は、絶縁材料よりなる。   In a preferred embodiment of the present invention, the heat dissipation member is made of an insulating material.

本発明の好ましい実施の形態においては、上記絶縁材料は、セラミックである。   In a preferred embodiment of the present invention, the insulating material is ceramic.

本発明の好ましい実施の形態においては、上記セラミックは、アルミナ、ジルコニア、または、チッ化アルミニウムである。   In a preferred embodiment of the present invention, the ceramic is alumina, zirconia, or aluminum nitride.

本発明の好ましい実施の形態においては、上記放熱部材は、金属よりなる基材と、上記基材を包む絶縁膜とを含む。   In preferable embodiment of this invention, the said heat radiating member contains the base material which consists of metals, and the insulating film which wraps the said base material.

本発明の好ましい実施の形態においては、上記絶縁膜は、上記金属の酸化物よりなる。   In a preferred embodiment of the present invention, the insulating film is made of the metal oxide.

本発明の好ましい実施の形態においては、上記放熱部材は、上記配置面と垂直である方向視において、上記第２面からはみ出る脱落防止部を含み、上記脱落防止部は、上記樹脂パッケージよりも、上記第２面から上記第１面に向かう側に位置する。   In a preferred embodiment of the present invention, the heat dissipating member includes a drop-off prevention portion protruding from the second surface in a direction perpendicular to the arrangement surface, and the drop-off prevention portion is more than the resin package. It is located on the side from the second surface toward the first surface.

本発明の好ましい実施の形態においては、上記放熱部材は、上記配置面と垂直である方向視において、上記樹脂パッケージからはみ出る部位を有する。   In a preferred embodiment of the present invention, the heat dissipating member has a portion that protrudes from the resin package when viewed in a direction perpendicular to the arrangement surface.

本発明の好ましい実施の形態においては、上記放熱部材は、上記第１面を構成する第１基板と、上記第１基板に積層され且つ上記第２面を構成する第２基板と、を含み、上記第１基板は、上記配置面と垂直である方向視において上記第２基板からはみ出ており、且つ、上記樹脂パッケージよりも、上記第２面から上記第１面に向かう側に位置する脱落防止部を有する。   In a preferred embodiment of the present invention, the heat dissipation member includes a first substrate constituting the first surface, and a second substrate laminated on the first substrate and constituting the second surface, The first substrate protrudes from the second substrate when viewed in a direction perpendicular to the arrangement surface, and is prevented from falling off, which is located closer to the first surface from the second surface than the resin package. Part.

本発明の好ましい実施の形態においては、上記第２基板は、上記配置面と垂直である方向視において、全体にわたって上記第１基板と重なる。   In a preferred embodiment of the present invention, the second substrate overlaps the first substrate as a whole when viewed in a direction perpendicular to the arrangement surface.

本発明の好ましい実施の形態においては、上記第１面および上記ダイボンディングパッドの間に介在し且つ上記第１面および上記ダイボンディングパッドを接合する接合層を更に備える。   In a preferred embodiment of the present invention, the semiconductor device further includes a bonding layer interposed between the first surface and the die bonding pad and bonding the first surface and the die bonding pad.

本発明の好ましい実施の形態においては、上記接合層は、銀ペーストである。   In a preferred embodiment of the present invention, the bonding layer is a silver paste.

本発明の好ましい実施の形態においては、上記接合層は、上記第１面および上記ダイボンディングパッドの間に介在し且つ樹脂よりなる樹脂層と、上記樹脂層に混入されたフィラーと、を含む。   In a preferred embodiment of the present invention, the bonding layer includes a resin layer made of a resin interposed between the first surface and the die bonding pad, and a filler mixed in the resin layer.

本発明の好ましい実施の形態においては、上記放熱部材は、上記配置面と垂直である方向視において上記ダイボンディングパッドと重なる平板部と、上記第１リードと重なり且つ上記第１リードが突出する方向に向かって上記平板部から突出する突出部と、を更に含む。   In a preferred embodiment of the present invention, the heat dissipation member has a flat plate portion that overlaps the die bonding pad in a direction perpendicular to the arrangement surface, a direction that overlaps the first lead, and the first lead protrudes. And a protruding portion protruding from the flat plate portion toward the surface.

本発明の好ましい実施の形態においては、第１ワイヤボンディングパッドと、上記第１リードに並列され、且つ、上記第１ワイヤボンディングパッドにつながる挿入実装用の第２リードと、を更に備え、上記配置面と垂直である方向視において、上記第１ワイヤボンディングパッドと上記突出部との間には隙間が形成されている。   In a preferred embodiment of the present invention, the semiconductor device further comprises a first wire bonding pad and a second lead for insertion mounting that is parallel to the first lead and connected to the first wire bonding pad. A gap is formed between the first wire bonding pad and the protrusion when viewed in a direction perpendicular to the surface.

本発明の好ましい実施の形態においては、第２ワイヤボンディングパッドと、上記第１リードに並列され、且つ、上記第２ワイヤボンディングパッドにつながる挿入実装用の第３リードと、を更に備え、上記第１リードは、上記第２リードおよび上記第３リードの間に位置し、上記配置面と垂直である方向視において、上記第２ワイヤボンディングパッドと上記突出部との間には隙間が形成されている。   In a preferred embodiment of the present invention, the apparatus further comprises a second wire bonding pad and a third lead for insertion mounting that is parallel to the first lead and connected to the second wire bonding pad. One lead is located between the second lead and the third lead, and a gap is formed between the second wire bonding pad and the protruding portion in a direction perpendicular to the arrangement surface. Yes.

本発明の好ましい実施の形態においては、上記ダイボンディングパッドには、孔が形成されており、上記放熱部材は、矩形状であり、且つ、上記孔より上記第１リードが突出する方向の側に位置する。   In a preferred embodiment of the present invention, a hole is formed in the die bonding pad, the heat radiating member is rectangular, and the first lead protrudes from the hole. To position.

本発明の好ましい実施の形態においては、上記ダイボンディングパッドには、孔が形成されており、上記放熱部材には、上記孔と重なるネジ穴が形成されている。   In a preferred embodiment of the present invention, a hole is formed in the die bonding pad, and a screw hole that overlaps the hole is formed in the heat dissipation member.

本発明の好ましい実施の形態においては、上記ダイボンディングパッドには、孔が形成されており、上記放熱部材は、上記第１リードが突出する方向と反対側に開口し且つ上記孔と重なる凹部を有する。   In a preferred embodiment of the present invention, a hole is formed in the die bonding pad, and the heat radiating member has a recess that opens on the opposite side to the direction in which the first lead protrudes and overlaps the hole. Have.

本発明の好ましい実施の形態においては、上記半導体素子および上記ダイボンディングパッドの間に介在する接着層を更に備える。   In a preferred embodiment of the present invention, an adhesive layer interposed between the semiconductor element and the die bonding pad is further provided.

本発明の第２の側面によって提供される挿入実装型の半導体装置の製造方法は、第１面と上記第１面とは反対側の第２面とを有する放熱部材を準備し、上記第１面にダイボンディングパッドを接合し、上記ダイボンディングパッドを接合する工程の後に、上記ダイボンディングパッドにリードを接合し、上記ダイボンディングパッドを挟んで上記放熱部材とは反対側に、半導体素子を配置し、上記第２面を露出させ且つ上記リードの一部と上記ダイボンディングパッドと上記半導体素子とを覆う樹脂パッケージを形成する、各工程を備える。   According to a second aspect of the present invention, there is provided a method for manufacturing an insertion mounting type semiconductor device, comprising preparing a heat dissipation member having a first surface and a second surface opposite to the first surface. After bonding the die bonding pad to the surface and bonding the die bonding pad, the lead is bonded to the die bonding pad, and the semiconductor element is disposed on the opposite side of the heat dissipation member across the die bonding pad. And a step of forming a resin package that exposes the second surface and covers a portion of the lead, the die bonding pad, and the semiconductor element.

本発明の好ましい実施の形態においては、上記放熱部材を準備する工程は、セラミックよりなるシートに、セラミックよりなる複数の基板を配置し、上記シートと上記複数の基板とを一括して焼成し、上記シートを、各々が上記複数の基板のいずれかが接合された複数の個片に切断する、各工程を含む。   In a preferred embodiment of the present invention, the step of preparing the heat dissipating member includes arranging a plurality of ceramic substrates on a ceramic sheet, and firing the sheets and the plurality of substrates all together. Each step includes cutting the sheet into a plurality of pieces each of which is bonded to any of the plurality of substrates.

本発明の第３の側面によって提供される挿入実装型の半導体装置は、半導体素子と、上記半導体素子を覆う樹脂パッケージと、上記半導体素子が配置され且つ上記樹脂パッケージに覆われた配置面、および、上記配置面と反対側を向き且つ上記樹脂パッケージから露出する裏面を有するダイボンディングパッドと、上記裏面を覆う絶縁膜と、上記ダイボンディングパッドとつながり、且つ、上記樹脂パッケージから突出する挿入実装用の第１リードと、を備える。   The insertion mounting type semiconductor device provided by the third aspect of the present invention includes a semiconductor element, a resin package covering the semiconductor element, an arrangement surface on which the semiconductor element is arranged and covered by the resin package, and A die bonding pad having a back surface facing away from the placement surface and exposed from the resin package; an insulating film covering the back surface; and a die bonding pad connected to the die bonding pad and protruding from the resin package A first lead.

本発明の好ましい実施の形態においては、上記絶縁膜は、上記樹脂パッケージを覆う。   In a preferred embodiment of the present invention, the insulating film covers the resin package.

本発明の好ましい実施の形態においては、上記樹脂パッケージは、上記裏面と面一であり且つ上記絶縁膜に覆われた実装面を有する。   In a preferred embodiment of the present invention, the resin package has a mounting surface that is flush with the back surface and is covered with the insulating film.

本発明の好ましい実施の形態においては、上記絶縁膜は、上記樹脂パッケージから露出する露出面を有し、上記樹脂パッケージは、上記露出面と面一である実装面を有する。   In a preferred embodiment of the present invention, the insulating film has an exposed surface exposed from the resin package, and the resin package has a mounting surface that is flush with the exposed surface.

本発明の好ましい実施の形態においては、上記第１リードは、上記配置面と交差する方向に延び且つ上記ダイボンディングパッドにつながる連結部と、上記連結部につながり且つ上記樹脂パッケージから突出する部位を有する端子部と、を含む。   In a preferred embodiment of the present invention, the first lead includes a connecting portion extending in a direction intersecting with the arrangement surface and connected to the die bonding pad, and a portion connected to the connecting portion and protruding from the resin package. Having a terminal portion.

本発明の好ましい実施の形態においては、第１ワイヤボンディングパッドと、第２ワイヤボンディングパッドと、上記第１リードに並列され、且つ、上記第１ワイヤボンディングパッドにつながる挿入実装用の第２リードと、上記第１リードに並列され、且つ、上記第２ワイヤボンディングパッドにつながる挿入実装用の第３リードと、を更に備え、上記第１リードは、上記第２リードおよび上記第３リードの間に位置する。   In a preferred embodiment of the present invention, a first wire bonding pad, a second wire bonding pad, a second lead for insertion mounting that is parallel to the first lead and connected to the first wire bonding pad; A third lead for insertion mounting parallel to the first lead and connected to the second wire bonding pad, wherein the first lead is between the second lead and the third lead. To position.

本発明の好ましい実施の形態においては、上記絶縁膜は、ポリアミドイミドもしくはポリイミドよりなる。   In a preferred embodiment of the present invention, the insulating film is made of polyamideimide or polyimide.

本発明の好ましい実施の形態においては、上記半導体素子と上記ダイボンディングパッドとの間に介在する接着層を更に備える。   In a preferred embodiment of the present invention, an adhesive layer is further provided between the semiconductor element and the die bonding pad.

本発明の第４の側面によって提供される挿入実装型の半導体装置の製造方法は、配置面と上記配置面の反対側を向く裏面とを有するダイボンディングパッドを用い、上記配置面に半導体素子を配置する工程と、上記半導体素子を配置する工程の後に、上記裏面が臨む開口を有し、且つ、上記配置面および上記半導体素子を覆う樹脂パッケージを形成する工程と、上記裏面に絶縁膜を形成する工程と、を備える。   According to a fourth aspect of the present invention, there is provided a method of manufacturing an insertion mounting type semiconductor device, wherein a die bonding pad having a placement surface and a back surface facing the opposite side of the placement surface is used, and a semiconductor element is disposed on the placement surface. After the step of arranging, and the step of arranging the semiconductor element, the step of forming a resin package having an opening facing the back surface and covering the arrangement surface and the semiconductor element, and forming an insulating film on the back surface And a step of performing.

本発明の好ましい実施の形態においては、上記絶縁膜を形成する工程は、上記樹脂パッケージを形成する工程の後に行う。   In a preferred embodiment of the present invention, the step of forming the insulating film is performed after the step of forming the resin package.

本発明の好ましい実施の形態においては、上記絶縁膜を形成する工程においては、上記絶縁膜により上記樹脂パッケージの一部を覆う。   In a preferred embodiment of the present invention, in the step of forming the insulating film, a part of the resin package is covered with the insulating film.

本発明の好ましい実施の形態においては、上記絶縁膜を形成する工程は、上記半導体素子を配置する工程の前に行う。   In a preferred embodiment of the present invention, the step of forming the insulating film is performed before the step of disposing the semiconductor element.

本発明の好ましい実施の形態においては、上記絶縁膜を形成する工程は、スプレーコーティングにより行う。   In a preferred embodiment of the present invention, the step of forming the insulating film is performed by spray coating.

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。   Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.

本発明の第１実施形態にかかる半導体装置の実装構造を示す要部断面図である。It is principal part sectional drawing which shows the mounting structure of the semiconductor device concerning 1st Embodiment of this invention. 本発明の第１実施形態にかかる半導体装置の正面図である。1 is a front view of a semiconductor device according to a first embodiment of the present invention. 本発明の第１実施形態にかかる半導体装置の平面図である。1 is a plan view of a semiconductor device according to a first embodiment of the present invention. 本発明の第１実施形態にかかる半導体装置の底面図である。1 is a bottom view of a semiconductor device according to a first embodiment of the present invention. 本発明の第１実施形態にかかる半導体装置の断面図である。1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention. 本発明の第１実施形態にかかる半導体装置の平面図（一部透視化）である。1 is a plan view (partially see through) of a semiconductor device according to a first embodiment of the present invention; 本発明の第１実施形態にかかる半導体装置の底面図（一部透視化）である。1 is a bottom view (partially see through) of a semiconductor device according to a first embodiment of the present invention; 図５に示した半導体装置の部分拡大断面図である。FIG. 6 is a partial enlarged cross-sectional view of the semiconductor device shown in FIG. 5. （ａ）は本発明の第１実施形態にかかる半導体装置の製造工程の一工程における正面図である。（ｂ）は（ａ）に示す構成の平面図である。(A) is a front view in one process of the manufacturing process of the semiconductor device concerning 1st Embodiment of this invention. (B) is a top view of the structure shown to (a). 本発明の第１実施形態にかかる半導体装置を製造する際に行うワイヤボンディング方法の一例において、ボンディング開始時の状態を示す要部正面図である。It is a principal part front view which shows the state at the time of a bonding start in an example of the wire bonding method performed when manufacturing the semiconductor device concerning 1st Embodiment of this invention. 本発明の第１実施形態にかかる半導体装置を製造する際に行うワイヤボンディング方法の一例において用いるボンディングツールの一例を示す、全体概略図である。It is a whole schematic diagram showing an example of a bonding tool used in an example of a wire bonding method performed when manufacturing the semiconductor device concerning a 1st embodiment of the present invention. 本発明の第１実施形態にかかる半導体装置を製造する際に行うワイヤボンディング方法において用いるボンディングツールのウエッジを示す要部斜視図である。It is a principal part perspective view which shows the wedge of the bonding tool used in the wire bonding method performed when manufacturing the semiconductor device concerning 1st Embodiment of this invention. 図１２のＸＩＩＩ−ＸＩＩＩ線に沿う要部断面図である。It is principal part sectional drawing in alignment with the XIII-XIII line | wire of FIG. 図１２のＸＩＶ−ＸＩＶ線に沿う要部断面図である。It is principal part sectional drawing in alignment with the XIV-XIV line | wire of FIG. 本発明の第１実施形態にかかる半導体装置を製造する際に行うワイヤボンディング方法の一例における、ファーストボンディング工程を示す要部正面図である。It is a principal part front view which shows the first bonding process in an example of the wire bonding method performed when manufacturing the semiconductor device concerning 1st Embodiment of this invention. 本発明の第１実施形態にかかる半導体装置を製造する際に行うワイヤボンディング方法の一例における、ファーストボンディング工程を終えた状態を示す要部正面図である。It is a principal part front view which shows the state which finished the first bonding process in an example of the wire bonding method performed when manufacturing the semiconductor device concerning 1st Embodiment of this invention. 本発明の第１実施形態にかかる半導体装置を製造する際に行うワイヤボンディング方法の一例における、セカンドボンディング工程を示す要部正面図である。It is a principal part front view which shows the 2nd bonding process in an example of the wire bonding method performed when manufacturing the semiconductor device concerning 1st Embodiment of this invention. 本発明の第１実施形態にかかる半導体装置を製造する際に行うワイヤボンディング方法の一例において、ワイヤをカットする工程を示す要部正面図である。It is a principal part front view which shows the process of cutting a wire in an example of the wire bonding method performed when manufacturing the semiconductor device concerning 1st Embodiment of this invention. 本発明の第１実施形態にかかる半導体装置を製造する際に行うワイヤボンディング方法の一例において、ワイヤボンディング作業の終了状態を示す要部正面図である。It is a principal part front view which shows the completion state of a wire bonding operation | work in an example of the wire bonding method performed when manufacturing the semiconductor device concerning 1st Embodiment of this invention. 本発明の第１実施形態にかかる半導体装置におけるワイヤボンディング構造の一例を示す要部拡大正面図である。It is a principal part enlarged front view which shows an example of the wire bonding structure in the semiconductor device concerning 1st Embodiment of this invention. 本発明の第１実施形態にかかる半導体装置におけるワイヤボンディング構造の一例を示す要部拡大平面図である。It is a principal part enlarged plan view which shows an example of the wire bonding structure in the semiconductor device concerning 1st Embodiment of this invention. （ａ）は本発明の第１実施形態にかかる半導体装置の製造工程の一工程における正面図である。（ｂ）は（ａ）に示す構成の平面図である。(A) is a front view in one process of the manufacturing process of the semiconductor device concerning 1st Embodiment of this invention. (B) is a top view of the structure shown to (a). 本発明の第１実施形態にかかる半導体装置の製造工程の一工程における正面図（一部断面図）である。It is a front view (partial sectional view) in one process of a manufacturing process of a semiconductor device concerning a 1st embodiment of the present invention. 本発明の第１実施形態の第１変形例にかかる半導体装置の断面図である。It is sectional drawing of the semiconductor device concerning the 1st modification of 1st Embodiment of this invention. 本発明の第１実施形態の第１変形例にかかる半導体装置の平面図（一部透視化）である。It is a top view (partially see through) of the semiconductor device concerning the 1st modification of a 1st embodiment of the present invention. 本発明の第１実施形態の第１変形例にかかる半導体装置の底面図（一部透視化）である。It is a bottom view (partially see through) of the semiconductor device concerning the 1st modification of a 1st embodiment of the present invention. 本発明の第１実施形態の第２変形例にかかる半導体装置の断面図である。It is sectional drawing of the semiconductor device concerning the 2nd modification of 1st Embodiment of this invention. 本発明の第１実施形態の第２変形例にかかる半導体装置の平面図（一部透視化）である。It is a top view (partially see-through | perspective) of the semiconductor device concerning the 2nd modification of 1st Embodiment of this invention. 本発明の第１実施形態の第２変形例にかかる半導体装置の底面図（一部透視化）である。It is a bottom view (partially see through) of the semiconductor device concerning the 2nd modification of a 1st embodiment of the present invention. 本発明の第１実施形態の第３変形例にかかる半導体装置の断面図である。It is sectional drawing of the semiconductor device concerning the 3rd modification of 1st Embodiment of this invention. 本発明の第１実施形態の第３変形例にかかる半導体装置の平面図（一部透視化）である。It is a top view (partially see through) of the semiconductor device concerning the 3rd modification of a 1st embodiment of the present invention. 本発明の第１実施形態の第３変形例にかかる半導体装置の底面図（一部透視化）である。It is a bottom view (partially see through) of the semiconductor device concerning the 3rd modification of a 1st embodiment of the present invention. 本発明の第１実施形態にかかる半導体装置の実装構造の変形例を示す要部断面図である。It is principal part sectional drawing which shows the modification of the mounting structure of the semiconductor device concerning 1st Embodiment of this invention. 本発明の第２実施形態にかかる半導体装置の実装構造を示す要部断面図である。It is principal part sectional drawing which shows the mounting structure of the semiconductor device concerning 2nd Embodiment of this invention. 本発明の第２実施形態にかかる半導体装置の正面図である。It is a front view of the semiconductor device concerning a 2nd embodiment of the present invention. 本発明の第２実施形態にかかる半導体装置の平面図である。It is a top view of the semiconductor device concerning a 2nd embodiment of the present invention. 本発明の第２実施形態にかかる半導体装置の底面図である。It is a bottom view of the semiconductor device concerning 2nd Embodiment of this invention. 本発明の第２実施形態にかかる半導体装置の断面図である。It is sectional drawing of the semiconductor device concerning 2nd Embodiment of this invention. 本発明の第２実施形態にかかる半導体装置の平面図（一部透視化）である。It is a top view (partially see through) of the semiconductor device concerning a 2nd embodiment of the present invention. 本発明の第２実施形態にかかる半導体装置の底面図（一部透視化）である。It is a bottom view (partially see through) of the semiconductor device concerning a 2nd embodiment of the present invention. 図３８に示した半導体装置の部分拡大断面図である。FIG. 39 is a partial enlarged cross-sectional view of the semiconductor device shown in FIG. 38. （ａ）は本発明の第２実施形態にかかる半導体装置の製造工程の一工程における正面図である。（ｂ）は（ａ）に示す構成の平面図である。(A) is a front view in one process of the manufacturing process of the semiconductor device concerning 2nd Embodiment of this invention. (B) is a top view of the structure shown to (a). （ａ）は本発明の第２実施形態にかかる半導体装置の製造工程の一工程における正面図である。（ｂ）は（ａ）に示す構成の平面図である。(A) is a front view in one process of the manufacturing process of the semiconductor device concerning 2nd Embodiment of this invention. (B) is a top view of the structure shown to (a). （ａ）は本発明の第２実施形態にかかる半導体装置の製造工程の一工程における正面図である。（ｂ）は（ａ）に示す構成の平面図である。(A) is a front view in one process of the manufacturing process of the semiconductor device concerning 2nd Embodiment of this invention. (B) is a top view of the structure shown to (a). 本発明の第２実施形態にかかる半導体装置の製造工程の一工程における断面図である。It is sectional drawing in 1 process of the manufacturing process of the semiconductor device concerning 2nd Embodiment of this invention. 本発明の第２実施形態の第１変形例にかかる半導体装置の断面図である。It is sectional drawing of the semiconductor device concerning the 1st modification of 2nd Embodiment of this invention. 本発明の第２実施形態の第１変形例にかかる半導体装置の平面図（一部透視化）である。It is a top view (partially see through) of the semiconductor device concerning the 1st modification of a 2nd embodiment of the present invention. 本発明の第２実施形態の第１変形例にかかる半導体装置の底面図（一部透視化）である。It is a bottom view (partially see through) of the semiconductor device concerning the 1st modification of a 2nd embodiment of the present invention. 本発明の第２実施形態の第２変形例にかかる半導体装置の断面図である。It is sectional drawing of the semiconductor device concerning the 2nd modification of 2nd Embodiment of this invention. 本発明の第２実施形態の第２変形例にかかる半導体装置の平面図（一部透視化）である。It is a top view (partially see through) of the semiconductor device concerning the 2nd modification of a 2nd embodiment of the present invention. 本発明の第２実施形態の第２変形例にかかる半導体装置の底面図（一部透視化）である。It is a bottom view (partially see through) of the semiconductor device concerning the 2nd modification of a 2nd embodiment of the present invention. 本発明の第２実施形態の第２変形例にかかる半導体装置の製造工程の一工程における断面図である。It is sectional drawing in 1 process of the manufacturing process of the semiconductor device concerning the 2nd modification of 2nd Embodiment of this invention. 本発明の第２実施形態の第３変形例にかかる半導体装置の断面図である。It is sectional drawing of the semiconductor device concerning the 3rd modification of 2nd Embodiment of this invention. 本発明の第２実施形態の第３変形例にかかる半導体装置の平面図（一部透視化）である。It is a top view (partially see through) of the semiconductor device concerning the 3rd modification of a 2nd embodiment of the present invention. 本発明の第２実施形態の第３変形例にかかる半導体装置の底面図（一部透視化）である。It is a bottom view (partially see through) of the semiconductor device concerning the 3rd modification of a 2nd embodiment of the present invention. 本発明の第２実施形態の第４変形例にかかる半導体装置の断面図である。It is sectional drawing of the semiconductor device concerning the 4th modification of 2nd Embodiment of this invention. 本発明の第２実施形態の第４変形例にかかる半導体装置の底面図である。It is a bottom view of the semiconductor device concerning the 4th modification of a 2nd embodiment of the present invention. 本発明の第２実施形態の第４変形例にかかる半導体装置の底面図（一部透視化）である。It is a bottom view (partially see through) of the semiconductor device concerning the 4th modification of a 2nd embodiment of the present invention. 本発明の第２実施形態の第５変形例にかかる半導体装置の部分拡大断面図である。It is a partial expanded sectional view of the semiconductor device concerning the 5th modification of a 2nd embodiment of the present invention. 本発明の第２実施形態の第６変形例にかかる半導体装置の部分拡大断面図である。It is a partial expanded sectional view of the semiconductor device concerning the 6th modification of a 2nd embodiment of the present invention. 本発明の第２実施形態の第７変形例にかかる半導体装置の断面図である。It is sectional drawing of the semiconductor device concerning the 7th modification of 2nd Embodiment of this invention. 本発明の第２実施形態の第７変形例にかかる半導体装置の底面図である。It is a bottom view of the semiconductor device concerning the 7th modification of a 2nd embodiment of the present invention. 本発明の第２実施形態の第７変形例にかかる半導体装置の底面図（一部透視化）である。It is a bottom view (partially see through) of the semiconductor device concerning the 7th modification of a 2nd embodiment of the present invention. 本発明の第２実施形態の第７変形例にかかる半導体装置の製造工程の一工程における斜視図である。It is a perspective view in 1 process of the manufacturing process of the semiconductor device concerning the 7th modification of 2nd Embodiment of this invention. 本発明の第２実施形態の第７変形例にかかる半導体装置の製造工程の一工程における斜視図である。It is a perspective view in 1 process of the manufacturing process of the semiconductor device concerning the 7th modification of 2nd Embodiment of this invention. 本発明の第２実施形態にかかる半導体装置の実装構造の変形例を示す要部断面図である。It is principal part sectional drawing which shows the modification of the mounting structure of the semiconductor device concerning 2nd Embodiment of this invention. 本発明の第３実施形態にかかる半導体装置の実装構造を示す要部断面図である。It is principal part sectional drawing which shows the mounting structure of the semiconductor device concerning 3rd Embodiment of this invention. 本発明の第３実施形態にかかる半導体装置の正面図である。It is a front view of the semiconductor device concerning 3rd Embodiment of this invention. 本発明の第３実施形態にかかる半導体装置の平面図である。It is a top view of the semiconductor device concerning a 3rd embodiment of the present invention. 本発明の第３実施形態にかかる半導体装置の底面図である。It is a bottom view of the semiconductor device concerning 3rd Embodiment of this invention. 本発明の第３実施形態にかかる半導体装置の断面図である。It is sectional drawing of the semiconductor device concerning 3rd Embodiment of this invention. 本発明の第３実施形態にかかる半導体装置の平面図（一部透視化）である。It is a top view (partially see-through | perspective) of the semiconductor device concerning 3rd Embodiment of this invention. 本発明の第３実施形態にかかる半導体装置の底面図（一部透視化）である。It is a bottom view (partially see through) of the semiconductor device concerning a 3rd embodiment of the present invention. 図７１に示した半導体装置の部分拡大断面図である。FIG. 72 is a partial enlarged cross-sectional view of the semiconductor device shown in FIG. 71. （ａ）は本発明の第３実施形態にかかる半導体装置の製造工程の一工程における正面図である。（ｂ）は（ａ）に示す構成の平面図である。(A) is a front view in one process of the manufacturing process of the semiconductor device concerning 3rd Embodiment of this invention. (B) is a top view of the structure shown to (a). （ａ）は本発明の第３実施形態にかかる半導体装置の製造工程の一工程における正面図である。（ｂ）は（ａ）に示す構成の平面図である。(A) is a front view in one process of the manufacturing process of the semiconductor device concerning 3rd Embodiment of this invention. (B) is a top view of the structure shown to (a). 本発明の第３実施形態にかかる半導体装置の製造工程の一工程における断面図である。It is sectional drawing in 1 process of the manufacturing process of the semiconductor device concerning 3rd Embodiment of this invention. 本発明の第３実施形態にかかる半導体装置の製造工程の一工程において製造される中間品を示す正面図である。It is a front view which shows the intermediate product manufactured in 1 process of the manufacturing process of the semiconductor device concerning 3rd Embodiment of this invention. 本発明の第３実施形態の第１変形例にかかる半導体装置の断面図である。It is sectional drawing of the semiconductor device concerning the 1st modification of 3rd Embodiment of this invention. 本発明の第３実施形態の第１変形例にかかる半導体装置の底面図である。It is a bottom view of the semiconductor device concerning the 1st modification of a 3rd embodiment of the present invention. 図７９に示した半導体装置の部分拡大断面図である。FIG. 80 is a partial enlarged cross-sectional view of the semiconductor device shown in FIG. 79. （ａ）は本発明の第３実施形態の第１変形例にかかる半導体装置の製造工程の一工程における正面図である。（ｂ）は（ａ）に示す構成の平面図である。(A) is a front view in 1 process of the manufacturing process of the semiconductor device concerning the 1st modification of 3rd Embodiment of this invention. (B) is a top view of the structure shown to (a). （ａ）は本発明の第３実施形態の第１変形例にかかる半導体装置の製造工程の一工程における正面図である。（ｂ）は（ａ）に示す構成の平面図である。(A) is a front view in 1 process of the manufacturing process of the semiconductor device concerning the 1st modification of 3rd Embodiment of this invention. (B) is a top view of the structure shown to (a). 本発明の第３実施形態にかかる半導体装置の実装構造の変形例を示す要部断面図である。It is principal part sectional drawing which shows the modification of the mounting structure of the semiconductor device concerning 3rd Embodiment of this invention.

［第１実施形態］
図１〜図２３を用いて、本発明の第１実施形態について説明する。 [First Embodiment]
1st Embodiment of this invention is described using FIGS.

図１は、本実施形態にかかる半導体装置の実装構造を示す要部断面図である。   FIG. 1 is a cross-sectional view of the main part showing the mounting structure of the semiconductor device according to the present embodiment.

図１に示す半導体装置の実装構造Ｂ１は、半導体装置Ａ１０と、実装基板８１と、放熱板８２とを備える。   The semiconductor device mounting structure B1 shown in FIG. 1 includes a semiconductor device A10, a mounting substrate 81, and a heat sink 82.

実装基板８１は、複数の電子部品が実装される基板である。実装基板８１は、絶縁性の材料よりなる。実装基板８１には図示しない配線パターンが形成されている。実装基板８１には、複数の孔８１１が形成されている。放熱板８２は、実装基板８１に立設されている。放熱板８２は、熱伝導率の比較的大きな材料、たとえば、アルミニウムなどの金属よりなる。   The mounting substrate 81 is a substrate on which a plurality of electronic components are mounted. The mounting substrate 81 is made of an insulating material. A wiring pattern (not shown) is formed on the mounting substrate 81. A plurality of holes 811 are formed in the mounting substrate 81. The heat sink 82 is erected on the mounting substrate 81. The heat sink 82 is made of a material having a relatively high thermal conductivity, for example, a metal such as aluminum.

図２は、本実施形態にかかる半導体装置の正面図である。図３は、本実施形態にかかる半導体装置の平面図である。図４は、本実施形態にかかる半導体装置の底面図である。図５は、本実施形態にかかる半導体装置の断面図である。図６は、本実施形態にかかる半導体装置の平面図（一部透視化）である。図７は、本実施形態にかかる半導体装置の底面図（一部透視化）である。図８は、図５に示した半導体装置の部分拡大断面図である。   FIG. 2 is a front view of the semiconductor device according to the present embodiment. FIG. 3 is a plan view of the semiconductor device according to the present embodiment. FIG. 4 is a bottom view of the semiconductor device according to the present embodiment. FIG. 5 is a cross-sectional view of the semiconductor device according to the present embodiment. FIG. 6 is a plan view (partially see through) of the semiconductor device according to the present embodiment. FIG. 7 is a bottom view (partially see through) of the semiconductor device according to the present embodiment. 8 is a partial enlarged cross-sectional view of the semiconductor device shown in FIG.

これらの図に示す半導体装置Ａ１０は、半導体素子１と、電極２〜４と、放熱部材５と、接着層６１（図８参照、その他の図では略）と、メッキ層６２（図１、図５参照、その他の図では略）と、２本のワイヤ６９と、樹脂パッケージ７と、を備える。図６、図７では、樹脂パッケージ７を、２点鎖線で示している。図１に示すように、半導体装置Ａ１０は、実装基板８１に実装されている。半導体装置Ａ１０は、半導体素子１の種類により、電気回路におけるスイッチング機能、整流機能、増幅機能などを果たす電子部品として用いられる。   The semiconductor device A10 shown in these drawings includes a semiconductor element 1, electrodes 2 to 4, a heat radiating member 5, an adhesive layer 61 (see FIG. 8, omitted in other drawings), and a plating layer 62 (FIG. 1, FIG. 5, omitted in other drawings), two wires 69, and a resin package 7. 6 and 7, the resin package 7 is indicated by a two-dot chain line. As shown in FIG. 1, the semiconductor device A <b> 10 is mounted on a mounting substrate 81. The semiconductor device A10 is used as an electronic component that performs a switching function, a rectifying function, an amplifying function, and the like in an electric circuit depending on the type of the semiconductor element 1.

図１、図５、図６に示す半導体素子１は、平面視矩形状である。半導体素子１は、たとえば、ダイオードやトランジスタなどの半導体からなる素子である。本実施形態では、半導体素子１はトランジスタである。   The semiconductor element 1 shown in FIGS. 1, 5, and 6 has a rectangular shape in plan view. The semiconductor element 1 is an element made of a semiconductor such as a diode or a transistor. In the present embodiment, the semiconductor element 1 is a transistor.

図５〜図７によく表れているように、電極２は、ダイボンディングパッド２１と、リード２２とを含む。ダイボンディングパッド２１およびリード２２は、たとえば、銅などの導電材料よりなる。ダイボンディングパッド２１およびリード２２は、一体成型されている。本実施形態においては、ダイボンディングパッド２１およびリード２２は、厚さが均一の導電部材を、たとえば折り曲げ成型するなど、一体成型することにより形成されている。   As best shown in FIGS. 5 to 7, the electrode 2 includes a die bonding pad 21 and a lead 22. The die bonding pad 21 and the lead 22 are made of a conductive material such as copper, for example. The die bonding pad 21 and the lead 22 are integrally molded. In this embodiment, the die bonding pad 21 and the lead 22 are formed by integrally molding a conductive member having a uniform thickness, for example, by bending.

ダイボンディングパッド２１は、半導体素子１を搭載するためのものである。ダイボンディングパッド２１は、ｘｙ平面に広がる平板状である。ダイボンディングパッド２１は、配置面２１１と、裏面２１２とを有する。配置面２１１は方向ｚ１を向く。裏面２１２は、方向ｚ２を向く。配置面２１１には、半導体素子１が配置されている。ダイボンディングパッド２１には半導体素子１にて発生した熱が伝わる。ダイボンディングパッド２１には、配置面２１１から裏面２１２にわたって貫通する孔２１４が形成されている。図６に示すように、孔２１４は、ｘｙ平面視において、ダイボンディングパッド２１の方向ｘ２側の端部からｘ１方向に凹む凹状である。   The die bonding pad 21 is for mounting the semiconductor element 1. The die bonding pad 21 has a flat plate shape extending in the xy plane. The die bonding pad 21 has an arrangement surface 211 and a back surface 212. The arrangement surface 211 faces the direction z1. The back surface 212 faces the direction z2. The semiconductor element 1 is arranged on the arrangement surface 211. Heat generated in the semiconductor element 1 is transmitted to the die bonding pad 21. The die bonding pad 21 has a hole 214 penetrating from the arrangement surface 211 to the back surface 212. As shown in FIG. 6, the hole 214 has a concave shape that is recessed in the x1 direction from the end on the direction x2 side of the die bonding pad 21 in the xy plan view.

リード２２は、ダイボンディングパッド２１から線状に延びる形状である。リード２２は挿入実装用のものである。図１に示したように、リード２２は孔８１１に挿入される。これにより、半導体装置Ａ１０が実装基板８１に実装される。リード２２を実装基板８１に固定するために、孔８１１にハンダ８４が充填されている。図５〜図７に示すように、リード２２は、連結部２２１と、端子部２２２とを有する。連結部２２１は、ダイボンディングパッド２１につながる。連結部２２１は、ダイボンディングパッド２１から配置面２１１と交差する方向に延びる。端子部２２２は連結部２２１につながる。端子部２２２は、連結部２２１から方向ｘ１に向かって延びる。端子部２２２は後述の樹脂パッケージ７から突出する部位を有する。上述のように、リード２２は、ダイボンディングパッド２１とともに、厚さが均一の導体部材を一体成型したものである。そのため、図５に示すように、端子部２２２のうち樹脂パッケージ７から突出する部分における厚さＬ２（方向ｚにおける寸法）は、ダイボンディングパッド２１の厚さＬ１（方向ｚにおける寸法）と同一である。   The lead 22 has a shape extending linearly from the die bonding pad 21. The lead 22 is for insertion mounting. As shown in FIG. 1, the lead 22 is inserted into the hole 811. As a result, the semiconductor device A10 is mounted on the mounting substrate 81. In order to fix the lead 22 to the mounting substrate 81, the hole 811 is filled with solder 84. As shown in FIGS. 5 to 7, the lead 22 includes a connecting portion 221 and a terminal portion 222. The connecting part 221 is connected to the die bonding pad 21. The connecting portion 221 extends from the die bonding pad 21 in a direction intersecting with the arrangement surface 211. The terminal part 222 is connected to the connecting part 221. The terminal portion 222 extends from the connecting portion 221 in the direction x1. The terminal portion 222 has a portion protruding from the resin package 7 described later. As described above, the lead 22 is formed by integrally molding a conductor member having a uniform thickness together with the die bonding pad 21. Therefore, as shown in FIG. 5, the thickness L <b> 2 (dimension in the direction z) of the terminal portion 222 protruding from the resin package 7 is the same as the thickness L <b> 1 (dimension in the direction z) of the die bonding pad 21. is there.

図６に示すように、電極３は、ワイヤボンディングパッド３１と、リード３２とを含む。電極３は、ｘｙ平面視において、ダイボンディングパッド２１の方向ｘ１側、且つ、リード２２の方向ｙ１側、に位置する。ワイヤボンディングパッド３１およびリード３２は、一体成型されている。ワイヤボンディングパッド３１およびリード３２は、たとえば銅などの導電性材料よりなる。ワイヤボンディングパッド３１は、ダイボンディングパッド２１より小さい略矩形の平板状である。リード３２は、ワイヤボンディングパッド３１とつながる。リード３２は、ワイヤボンディングパッド３１から方向ｘ１に向かって線状に延びる形状である。リード３２は、リード２２に並列されている。リード３２は、後述の樹脂パッケージ７から突出する部位を有する。リード３２は挿入実装用のものである。図１に示すように、リード３２は孔８１１に挿入される。これにより、半導体装置Ａ１０が実装基板８１に実装される。リード３２を実装基板８１に固定するために、孔８１１にハンダ８４が充填されている。   As shown in FIG. 6, the electrode 3 includes a wire bonding pad 31 and a lead 32. The electrode 3 is located on the direction x1 side of the die bonding pad 21 and on the direction y1 side of the lead 22 in the xy plan view. The wire bonding pad 31 and the lead 32 are integrally molded. The wire bonding pad 31 and the lead 32 are made of a conductive material such as copper, for example. The wire bonding pad 31 has a substantially rectangular flat plate shape smaller than the die bonding pad 21. The lead 32 is connected to the wire bonding pad 31. The lead 32 has a shape extending linearly from the wire bonding pad 31 toward the direction x1. The lead 32 is in parallel with the lead 22. The lead 32 has a portion protruding from a resin package 7 described later. The lead 32 is for insertion mounting. As shown in FIG. 1, the lead 32 is inserted into the hole 811. As a result, the semiconductor device A10 is mounted on the mounting substrate 81. In order to fix the lead 32 to the mounting substrate 81, the hole 811 is filled with solder 84.

図６に示すように、電極４は、ワイヤボンディングパッド４１と、リード４２とを含む。電極４は、ｘｙ平面視において、ダイボンディングパッド２１の方向ｘ１側、且つ、リード２２の方向ｙ２側、に位置する。ワイヤボンディングパッド４１およびリード４２は、一体成型されている。ワイヤボンディングパッド４１およびリード４２は、たとえば銅などの導電性材料よりなる。ワイヤボンディングパッド４１は、ダイボンディングパッド２１より小さい略矩形の平板状である。リード４２は、ワイヤボンディングパッド４１とつながる。リード４２は、ワイヤボンディングパッド４１から方向ｘ１に向かって線状に延びる形状である。リード４２は、リード２２に並列されている。リード４２とリード３２との間に、リード２２が位置する。リード４２は、後述の樹脂パッケージ７から突出する部位を有する。リード４２は挿入実装用のものである。図１に示すように、リード４２は、孔８１１に挿入される。これにより、半導体装置Ａ１０が実装基板８１に実装される。リード４２を実装基板８１に固定するために、孔８１１にハンダ８４が充填されている。   As shown in FIG. 6, the electrode 4 includes a wire bonding pad 41 and a lead 42. The electrode 4 is located on the direction x1 side of the die bonding pad 21 and on the direction y2 side of the lead 22 in the xy plan view. The wire bonding pad 41 and the lead 42 are integrally molded. The wire bonding pad 41 and the lead 42 are made of a conductive material such as copper, for example. The wire bonding pad 41 has a substantially rectangular flat plate shape smaller than the die bonding pad 21. The lead 42 is connected to the wire bonding pad 41. The lead 42 has a shape extending linearly from the wire bonding pad 41 in the direction x1. The lead 42 is parallel to the lead 22. The lead 22 is located between the lead 42 and the lead 32. The lead 42 has a portion protruding from a resin package 7 described later. The lead 42 is for insertion mounting. As shown in FIG. 1, the lead 42 is inserted into the hole 811. As a result, the semiconductor device A10 is mounted on the mounting substrate 81. In order to fix the lead 42 to the mounting substrate 81, the hole 811 is filled with solder 84.

図８に示すように、接着層６１は、半導体素子１とダイボンディングパッド２１との間に介在する。接着層６１は、半導体素子１をダイボンディングパッド２１に接着するためのものである。本実施形態においては、接着層６１を介して、半導体素子１がダイボンディングパッド２１と導通している。接着層６１は、たとえば、銀ペーストもしくはハンダペーストである。   As shown in FIG. 8, the adhesive layer 61 is interposed between the semiconductor element 1 and the die bonding pad 21. The adhesive layer 61 is for bonding the semiconductor element 1 to the die bonding pad 21. In the present embodiment, the semiconductor element 1 is electrically connected to the die bonding pad 21 through the adhesive layer 61. The adhesive layer 61 is, for example, a silver paste or a solder paste.

図５〜図７に示すように、放熱部材５は、ダイボンディングパッド２１を挟んで、半導体素子１が配置された側と反対側に配置されている。すなわち、放熱部材５と半導体素子１との間にダイボンディングパッド２１が位置する。放熱部材５は、孔２１４よりも方向ｘ１側に位置する。本実施形態においては、放熱部材５は、略矩形の板状である。放熱部材５が略矩形の板状である場合には、放熱部材５を形成するのに穴を空けるなどの特殊な加工をする必要がないため、放熱部材５を製造し易い。放熱部材５は、ダイボンディングパッド２１と接着剤を介して接合されていてもよいが、本実施形態においては、ダイボンディングパッド２１と超音波接合によって、接合されている。そのため、放熱部材５とダイボンディングパッド２１との間には、接着剤などが介在しておらず、放熱部材５とダイボンディングパッド２１とは直接接する。   As shown in FIGS. 5 to 7, the heat dissipating member 5 is disposed on the opposite side to the side on which the semiconductor element 1 is disposed with the die bonding pad 21 interposed therebetween. That is, the die bonding pad 21 is located between the heat dissipation member 5 and the semiconductor element 1. The heat radiating member 5 is located on the side of the direction x1 from the hole 214. In the present embodiment, the heat radiating member 5 has a substantially rectangular plate shape. When the heat radiating member 5 has a substantially rectangular plate shape, it is not necessary to perform a special process such as making a hole to form the heat radiating member 5, so that the heat radiating member 5 is easy to manufacture. The heat dissipation member 5 may be bonded to the die bonding pad 21 via an adhesive, but in the present embodiment, the heat radiating member 5 is bonded to the die bonding pad 21 by ultrasonic bonding. Therefore, no adhesive or the like is interposed between the heat radiating member 5 and the die bonding pad 21, and the heat radiating member 5 and the die bonding pad 21 are in direct contact with each other.

放熱部材５は、半導体素子１にて発生した熱を速やかに半導体装置Ａ１０の外部に放出するために、設けられている。半導体素子１にて発生した熱を速やかに半導体装置Ａ１０の外部に放出するには、放熱部材５を構成する材料の熱伝導率は大きければ大きいほど良い。好ましくは、放熱部材５は、樹脂パッケージ７を構成する材料の熱伝導率よりも熱伝導率が大きい材料よりなる。さらに好ましくは、放熱部材５は、ダイボンディングパッド２１を構成する材料の熱伝導率よりも熱伝導率が大きい材料よりなる。放熱部材５は、たとえば、アルミニウム、銅、もしくは、鉄などの導体よりなる。なお、放熱部材５は、アルミニウムに銀メッキがされたものであってもよい。   The heat radiating member 5 is provided in order to quickly release the heat generated in the semiconductor element 1 to the outside of the semiconductor device A10. In order to quickly release the heat generated in the semiconductor element 1 to the outside of the semiconductor device A10, the higher the thermal conductivity of the material constituting the heat dissipation member 5, the better. Preferably, the heat radiating member 5 is made of a material having a higher thermal conductivity than that of the material constituting the resin package 7. More preferably, the heat radiating member 5 is made of a material having a thermal conductivity higher than that of the material constituting the die bonding pad 21. The heat radiating member 5 is made of a conductor such as aluminum, copper, or iron. In addition, the heat radiating member 5 may be made of aluminum plated with silver.

図１〜図８に示す樹脂パッケージ７は、半導体素子１、電極２〜４、および、放熱部材５を覆っている。樹脂パッケージ７は、たとえば、黒色のエポキシ樹脂よりなる。図１〜図４に示すように、樹脂パッケージ７は、第１面７１と、第２面７２とを有する。第１面７１は、平坦面７１５とテーパ面７１６とを有する。図１に示すように、平坦面７１５は、放熱板８２に正対する。平坦面７１５と放熱板８２との間にはグリース８９が介在していてもよい。もしくは、図示しないが、平坦面７１５と放熱板８２とが接していてもよい。これらは、半導体装置Ａ１０の放熱性向上の観点から好ましい。テーパ面７１６は、平坦面７１５につながる。テーパ面７１６は、方向ｚ１に向かうにつれ、ｘｙ平面における外側に向かう形状である。図４に示すように、樹脂パッケージ７には、平坦面７１５から凹むピン跡７１１が形成されている。   A resin package 7 shown in FIGS. 1 to 8 covers the semiconductor element 1, the electrodes 2 to 4, and the heat dissipation member 5. The resin package 7 is made of, for example, a black epoxy resin. As shown in FIGS. 1 to 4, the resin package 7 has a first surface 71 and a second surface 72. The first surface 71 has a flat surface 715 and a tapered surface 716. As shown in FIG. 1, the flat surface 715 faces the heat sink 82. Grease 89 may be interposed between the flat surface 715 and the heat sink 82. Or although not shown in figure, the flat surface 715 and the heat sink 82 may contact | connect. These are preferable from the viewpoint of improving the heat dissipation of the semiconductor device A10. The tapered surface 716 is connected to the flat surface 715. The taper surface 716 has a shape toward the outside in the xy plane as it goes in the direction z1. As shown in FIG. 4, pin marks 711 that are recessed from the flat surface 715 are formed in the resin package 7.

図２、図３に示すように、第２面７２は、複数の平坦面７２５と、複数のテーパ面７２６とを有する。各テーパ面７２６は、複数の平坦面７２５のいずれかにつながる。各テーパ面７２６は、方向ｚ２に向かうにつれ、ｘｙ平面における外側に向かう形状である。各テーパ面７２６は、境界７３において、テーパ面７１６とつながる。図３に示すように、樹脂パッケージ７には、平坦面７２５から凹むピン跡７２１が形成されている。また、樹脂パッケージ７には、ネジ穴７８が形成されている。図１に示すように、ネジ穴７８には、半導体装置Ａ１０を放熱板８２に固定するためのネジ８３が挿通される。   As shown in FIGS. 2 and 3, the second surface 72 has a plurality of flat surfaces 725 and a plurality of tapered surfaces 726. Each tapered surface 726 is connected to one of the plurality of flat surfaces 725. Each tapered surface 726 has a shape toward the outside in the xy plane as it goes in the direction z2. Each tapered surface 726 is connected to the tapered surface 716 at the boundary 73. As shown in FIG. 3, pin traces 721 that are recessed from the flat surface 725 are formed in the resin package 7. Further, screw holes 78 are formed in the resin package 7. As shown in FIG. 1, a screw 83 for fixing the semiconductor device A <b> 10 to the heat sink 82 is inserted into the screw hole 78.

図５、図６に示す各ワイヤ６９は、たとえば、アルミニウムなどの金属よりなる。２本のワイヤ６９のうちの一つは、半導体素子１とワイヤボンディングパッド３１とに接合されている。これにより、半導体素子１とワイヤボンディングパッド３１とが導通している。２本のワイヤ６９のうちの一つは、半導体素子１とワイヤボンディングパッド４１とに接合されている。これにより、半導体素子１とワイヤボンディングパッド４１とが導通している。半導体素子１がトランジスタでなくダイオードである場合には、ワイヤボンディングパッド３１，４１のいずれにもワイヤ６９がボンディングされている必要はない。この場合、ワイヤボンディングパッド３１，４１のいずれか一方に、ワイヤ６９がボンディングされていればよい。   Each wire 69 shown in FIGS. 5 and 6 is made of a metal such as aluminum, for example. One of the two wires 69 is bonded to the semiconductor element 1 and the wire bonding pad 31. Thereby, the semiconductor element 1 and the wire bonding pad 31 are conducted. One of the two wires 69 is bonded to the semiconductor element 1 and the wire bonding pad 41. Thereby, the semiconductor element 1 and the wire bonding pad 41 are electrically connected. When the semiconductor element 1 is not a transistor but a diode, the wire 69 need not be bonded to either of the wire bonding pads 31 and 41. In this case, the wire 69 may be bonded to either one of the wire bonding pads 31 and 41.

図１、図５に示すメッキ層６２は、各リード２２，３２，４２の樹脂パッケージ７から突出している部位を覆っている。メッキ層６２は、たとえば、スズと銀と銅との合金よりなる。   The plating layer 62 shown in FIGS. 1 and 5 covers the portions of the leads 22, 32, 42 that protrude from the resin package 7. The plated layer 62 is made of an alloy of tin, silver and copper, for example.

次に、図９〜図２３を用いて、半導体装置Ａ１０の製造方法について説明する。   Next, a method for manufacturing the semiconductor device A10 will be described with reference to FIGS.

まず、図９に示すように、電極２’，３’，４’を形成する。次に、同図（ａ）に示すように、電極２’のダイボンディングパッド２１に、放熱部材５を接合する。本実施形態においては、ダイボンディングパッド２１と放熱部材５との接合は、超音波接合によって行う。次に、後に図２２（ａ），（ｂ）にて示すように、接着層６１（図８参照、図２２では省略）を介して半導体素子１をダイボンディングパッド２１に配置する。半導体素子１を配置する位置は、ダイボンディングパッド２１を挟んで放熱部材５とは反対側である。   First, as shown in FIG. 9, electrodes 2 ', 3', and 4 'are formed. Next, as shown in FIG. 3A, the heat radiating member 5 is bonded to the die bonding pad 21 of the electrode 2 '. In this embodiment, the die bonding pad 21 and the heat dissipation member 5 are joined by ultrasonic joining. Next, as shown in FIGS. 22A and 22B later, the semiconductor element 1 is disposed on the die bonding pad 21 via an adhesive layer 61 (see FIG. 8, omitted in FIG. 22). The position where the semiconductor element 1 is disposed is on the opposite side of the heat dissipation member 5 with the die bonding pad 21 interposed therebetween.

次に、半導体素子１とワイヤボンディングパッド３１とに、ワイヤ６９を接合する。同様に、半導体素子１とワイヤボンディングパッド４１とに、ワイヤ６９を接合する。ワイヤ６９の接合は、以下のボンディングツール９００Ａを用いて、次のように行う。   Next, the wire 69 is bonded to the semiconductor element 1 and the wire bonding pad 31. Similarly, the wire 69 is bonded to the semiconductor element 1 and the wire bonding pad 41. The bonding of the wire 69 is performed as follows using the following bonding tool 900A.

図１０および図１１は、ボンディングツールの一例を示している。本実施形態のボンディングツール９００Ａは、ウエッジ９０１、ワイヤガイド９０２、カッタ９０３、本体９０４、およびホーン９０５を備えている。   10 and 11 show an example of the bonding tool. The bonding tool 900A of this embodiment includes a wedge 901, a wire guide 902, a cutter 903, a main body 904, and a horn 905.

ホーン９０５は、ウエッジ９０１を保持しており、ウエッジ９０１を接続対象に押し付けながら、超音波振動を付加するためのものである。ホーン９０５は、本体９０４に支持されている。本実施形態においては、ホーン９０５は、弾性支持部材（図示略）を介して本体９０４に固定されている。これにより、ホーン９０５は、本体９０４によって弾性的に支持されている。   The horn 905 holds the wedge 901 and is used to apply ultrasonic vibration while pressing the wedge 901 against the connection target. The horn 905 is supported by the main body 904. In the present embodiment, the horn 905 is fixed to the main body 904 via an elastic support member (not shown). Thereby, the horn 905 is elastically supported by the main body 904.

ワイヤガイド９０２は、ウエッジ９０１に対して固定されており、たとえばワイヤリール９６５からのワイヤ６９’をウエッジ９０１へと導くためのものである。ウエッジ９０１から見てワイヤガイド９０２が取り付けられている側が、後述するボンディング作業において前側となる。   The wire guide 902 is fixed with respect to the wedge 901, for example, for guiding the wire 69 ′ from the wire reel 965 to the wedge 901. The side on which the wire guide 902 is attached as viewed from the wedge 901 is the front side in the bonding operation described later.

ウエッジ９０１は、ワイヤ６９’を押し付けるとともに、超音波振動によって接続対象に接合する部分である。ウエッジ９０１は、たとえばタングステンカーバイトからなる。図１２〜図１４に示すように、ウエッジ９０１には、ガイド溝９１１および補助溝９１２が形成されている。ガイド溝９１１は、ウエッジ９０１の下端に設けられており、前後方向に延びるＶ字溝である。補助溝９１２は、ウエッジ９０１の先端部分のほぼ中央に設けられており、ガイド溝９１１と直角に延びる略半楕円溝である。ガイド溝９１１の内面のうち、補助溝９１２よりも前側にある部分が前方押し付け面９１１ａを構成しており、補助溝９１２よりも後側にある部分が後方押し付け面９１１ｂを構成している。また、補助溝９１２によって空隙部９１３が規定されている。空隙部９１３は、前方押し付け面９１１ａと後方押し付け面９１１ｂとの間に介在する。本実施形態においては、前方押し付け面９１１ａ、後方押し付け面９１１ｂ、および空隙部９１３の前後方向長さは、互いにほとんど同一とされている。   The wedge 901 is a portion that presses the wire 69 ′ and joins to the connection target by ultrasonic vibration. The wedge 901 is made of, for example, tungsten carbide. As shown in FIGS. 12 to 14, a guide groove 911 and an auxiliary groove 912 are formed in the wedge 901. The guide groove 911 is provided at the lower end of the wedge 901 and is a V-shaped groove extending in the front-rear direction. The auxiliary groove 912 is a substantially semi-elliptical groove that is provided substantially at the center of the tip portion of the wedge 901 and extends at right angles to the guide groove 911. Of the inner surface of the guide groove 911, a portion on the front side of the auxiliary groove 912 forms a front pressing surface 911a, and a portion on the rear side of the auxiliary groove 912 forms a rear pressing surface 911b. Further, the gap 913 is defined by the auxiliary groove 912. The gap portion 913 is interposed between the front pressing surface 911a and the rear pressing surface 911b. In the present embodiment, the lengths in the front-rear direction of the front pressing surface 911a, the rear pressing surface 911b, and the gap portion 913 are almost the same.

カッタ９０３は、ワイヤ６９’を切断するためのものであり、ウエッジ９０１の後ろ側に配置されている。本実施形態においては、カッタ９０３は、本体９０４に対して剛的に取り付けられている。   The cutter 903 is for cutting the wire 69 ′ and is disposed on the rear side of the wedge 901. In the present embodiment, the cutter 903 is rigidly attached to the main body 904.

次に、ボンディングツール９００Ａを用いたワイヤボンディング方法について、図１０および図１５〜図１９を参照しつつ以下に説明する。   Next, a wire bonding method using the bonding tool 900A will be described below with reference to FIGS. 10 and 15 to 19.

ボンディングツール９００Ａを用いたワイヤボンディング方法においては、たとえば、ダイボンディングパッド２１に搭載された半導体素子１の電極パッド９８１と、電極３のワイヤボンディングパッド３１とをワイヤ６９’を介して接続する。図１０に示すように、あらかじめワイヤボンディング方法を開始可能な状態とされたボンディングツール９００Ａのウエッジ９０１の先端を、電極パッド９８１の直上に位置させる。そして、ウエッジ９０１の先端を電極パッド９８１に向かわせる。このとき、ワイヤ６９’の先端部分は、ガイド溝９１１に嵌っている。   In the wire bonding method using the bonding tool 900A, for example, the electrode pad 981 of the semiconductor element 1 mounted on the die bonding pad 21 and the wire bonding pad 31 of the electrode 3 are connected via a wire 69 '. As shown in FIG. 10, the tip of the wedge 901 of the bonding tool 900 </ b> A that is ready to start the wire bonding method is positioned immediately above the electrode pad 981. Then, the tip of the wedge 901 is directed toward the electrode pad 981. At this time, the tip portion of the wire 69 ′ is fitted in the guide groove 911.

次いで、図１５に示すように、ファーストボンディング工程を行う。具体的には、ウエッジ９０１を電極パッド９８１に押し当てつつ、超音波振動をワイヤ６９’に付加する。これにより、ワイヤ６９’の先端部分と電極パッド９８１とが超音波溶接される。ワイヤ６９’のうち、電極パッド９８１に対して超音波溶接される部分は、前方押し付け面９１１ａと電極パッド９８１とに挟まれた部分、ないし、後方押し付け面９１１ｂと電極パッド９８１とにはさまれた部分である。一方、ワイヤ６９’のうち空隙部９１３に収容された部分は、電極パッド９８１に対してほとんど押し付けられない。この結果、図１６に示すように、前方押し付け面９１１ａによって接合された前方接合部９６１，後方押し付け面によって接合された後方接合部９６３、および中間部９６２を有するファーストボンディング部９０６Ａが形成される。中間部９６２は、空隙部９１３に収容されていた部分であったため、電極パッド９８１には接合されておらず、本実施形態においては、電極パッド９８１から若干浮いたアーチ状とされている。   Next, as shown in FIG. 15, a first bonding process is performed. Specifically, ultrasonic vibration is applied to the wire 69 ′ while pressing the wedge 901 against the electrode pad 981. Thereby, the tip portion of the wire 69 ′ and the electrode pad 981 are ultrasonically welded. The portion of the wire 69 ′ that is ultrasonically welded to the electrode pad 981 is sandwiched between the front pressing surface 911 a and the electrode pad 981 or between the rear pressing surface 911 b and the electrode pad 981. Part. On the other hand, the portion of the wire 69 ′ accommodated in the gap 913 is hardly pressed against the electrode pad 981. As a result, as shown in FIG. 16, a first bonding portion 906A having a front joint portion 961 joined by the front pressing surface 911a, a rear joint portion 963 joined by the rear pressing surface, and an intermediate portion 962 is formed. Since the intermediate portion 962 is a portion accommodated in the gap portion 913, it is not joined to the electrode pad 981, and has an arch shape slightly lifted from the electrode pad 981 in this embodiment.

次いで、図１７に示すように、セカンドボンディング工程を行う。具体的には、ウエッジ９０１の後方押し付け面９１１ｂを電極３’のワイヤボンディングパッド３１に押し付ける。このとき、ワイヤボンディングパッド３１の前端は、空隙部９１３と重なる位置にある。そして、ウエッジ９０１によってワイヤ６９’に超音波振動を付加する。これにより、ワイヤ６９’のうち後方押し付け面９１１ｂとワイヤボンディングパッド３１とに挟まれた部分が、ワイヤボンディングパッド３１に接合される。この接合された部分は、図１８に示すように、セカンドボンディング部９０６Ｂとなる。   Next, as shown in FIG. 17, a second bonding step is performed. Specifically, the rear pressing surface 911b of the wedge 901 is pressed against the wire bonding pad 31 of the electrode 3 '. At this time, the front end of the wire bonding pad 31 is at a position overlapping the gap 913. Then, ultrasonic vibration is applied to the wire 69 ′ by the wedge 901. As a result, a portion of the wire 69 ′ sandwiched between the rear pressing surface 911 b and the wire bonding pad 31 is bonded to the wire bonding pad 31. As shown in FIG. 18, the joined portion becomes a second bonding portion 906B.

次いで、ボンディングツール９００Ａを前方に移動させる。この移動により、カッタ９０３は、セカンドボンディング部９０６Ｂの前端とワイヤボンディングパッド３１の前端との間に位置する。この範囲にあるワイヤ６９’は、空隙部９１３に収容されていた部分であるため、ワイヤボンディングパッド３１に対しては接合されていない。次いで、本体９０４を押し下げると、本体９０４に対して剛的に取り付けられたカッタ９０３が、本体９０４とともに下降する。本実施形態においては、このカッタ９０３の下降により、ワイヤ６９’に切れ目がつけられる。すなわち、本体９０４の下降量は、カッタ９０３がワイヤ６９’を完全に切断してしまわない程度に設定されている。一方、本体９０４に弾性的に取り付けられたウエッジ９０１は、電極３’と当接したとしても、それ以上過度に電極３’に食い込むことは無い。   Next, the bonding tool 900A is moved forward. By this movement, the cutter 903 is positioned between the front end of the second bonding portion 906 </ b> B and the front end of the wire bonding pad 31. The wire 69 ′ in this range is a portion that has been accommodated in the gap portion 913 and is not bonded to the wire bonding pad 31. Next, when the main body 904 is pushed down, the cutter 903 rigidly attached to the main body 904 is lowered together with the main body 904. In the present embodiment, the wire 69 ′ is cut by the lowering of the cutter 903. That is, the lowering amount of the main body 904 is set to such an extent that the cutter 903 does not completely cut the wire 69 '. On the other hand, even if the wedge 901 elastically attached to the main body 904 comes into contact with the electrode 3 ', it does not bite into the electrode 3' excessively.

この後は、図１９に示すように、ウエッジ９０１とともにワイヤ６９’をワイヤボンディングパッド３１から離間させる。これにより、切れ目がつけられたワイヤ６９’は切断され、ワイヤ６９が生じる。以上の工程を経ることにより、ワイヤボンディング作業が終了し、図示されたワイヤボンディング構造９００Ｂが完成する。   Thereafter, as shown in FIG. 19, the wire 69 ′ is separated from the wire bonding pad 31 together with the wedge 901. As a result, the cut wire 69 ′ is cut and a wire 69 is generated. Through the above steps, the wire bonding operation is completed, and the illustrated wire bonding structure 900B is completed.

ワイヤボンディング構造９００Ｂは、半導体素子１の電極パッド９８１に接合されたファーストボンディング部９０６Ａと、ワイヤボンディングパッド３１に接合されたセカンドボンディング部９０６Ｂと、これらをつなぐ橋絡部９０６Ｃとを有するワイヤ６９によって構成されている。図２０および図２１は、ファーストボンディング部９０６Ａをより詳細に示している。図２０において、斜線が付された部分が、電極パッド９８１と確実に接合された前方接合部９６１および後方接合部９６３である。前方接合部９６１および後方接合部９６３は、ウエッジ９０１によって押しつぶされるため、図２１に示すように若干広げられた形状とされている。中間部９６２は、空隙部９１３に収容されていたため、前方接合部９６１および後方接合部９６３と比較すると変形の度合いが顕著に少ない。本実施形態においては、前方接合部９６１、後方接合部９６３、および中間部９６２の前後方向（ワイヤ６９の長手方向）長さは、互いにほとんど同一である。以上のように、ワイヤ６９をワイヤボンディンングパッド３１と半導体素子１とに接合する。詳細は説明しないが、同様に、ワイヤ６９をワイヤボンディングパッド４１と半導体素子１とに接合する。このようにして、図２２に示す構成を得ることができる。   The wire bonding structure 900B includes a first bonding portion 906A bonded to the electrode pad 981 of the semiconductor element 1, a second bonding portion 906B bonded to the wire bonding pad 31, and a wire 69 having a bridging portion 906C connecting them. It is configured. 20 and 21 show the first bonding portion 906A in more detail. In FIG. 20, the hatched portions are a front joint portion 961 and a rear joint portion 963 that are securely joined to the electrode pad 981. Since the front joint portion 961 and the rear joint portion 963 are crushed by the wedge 901, they have a slightly expanded shape as shown in FIG. Since the intermediate portion 962 is accommodated in the gap portion 913, the degree of deformation is significantly less than that of the front joint portion 961 and the rear joint portion 963. In the present embodiment, the lengths in the front-rear direction (longitudinal direction of the wire 69) of the front joint portion 961, the rear joint portion 963, and the intermediate portion 962 are almost the same. As described above, the wire 69 is bonded to the wire bonding pad 31 and the semiconductor element 1. Although not described in detail, similarly, the wire 69 is bonded to the wire bonding pad 41 and the semiconductor element 1. In this way, the configuration shown in FIG. 22 can be obtained.

次に、図２３に示すように、金型８５および金型８６によって、リード２２’，３２’，４２’を挟み込む（図２３では、リード４２’のみ示す）。金型８５，８６がリード２２’，３２’，４２’を挟み込んでいる状態で、金型８５，８６をリード２２’，３２’，４２’に固定する。ピン８７，８８を用いて、金型８５，８６に対しダイボンディングパッド２１を固定する。金型８５，８６によってリード２２’，３２’，４２’を挟み込んだ際、金型８５および金型８６に囲まれた空間８９１が形成される。空間８９１は、ダイボンディングパッド２１や、半導体素子１などを収容している。   Next, as shown in FIG. 23, the leads 22 ', 32', and 42 'are sandwiched between the mold 85 and the mold 86 (only the lead 42' is shown in FIG. 23). The molds 85 and 86 are fixed to the leads 22 ′, 32 ′, and 42 ′ with the molds 85 and 86 sandwiching the leads 22 ′, 32 ′, and 42 ′. The die bonding pad 21 is fixed to the molds 85 and 86 using the pins 87 and 88. When the leads 22 ′, 32 ′ and 42 ′ are sandwiched between the molds 85 and 86, a space 891 surrounded by the mold 85 and the mold 86 is formed. The space 891 accommodates the die bonding pad 21, the semiconductor element 1, and the like.

次に、空間８９１に樹脂を注入する。次に、ダイボンディングパッド２１からピン８７をわずかに離間させる。すると、ダイボンディングパッド２１とピン８７との間にも樹脂が入り込む。同様にダイボンディングパッド２１からピン８８をわずかに離間させる。すると、ダイボンディングパッド２１およびピン８８の間に樹脂が入り込む。その後、樹脂が完全に硬化した後に、樹脂パッケージ７から金型８５，８６を取り外す。このようにして、図２〜図４に示した上述の樹脂パッケージ７が形成される。樹脂パッケージ７のうち金型８５によって形成された面が、上述の第１面７１となる。一方、樹脂パッケージ７のうち金型８６によって形成された面が、上述の第２面７２となる。樹脂パッケージ７のうちピン８７が挿入されていた部位は、上述のピン跡７１１となる。同様に、樹脂パッケージ７のうちピン８８が挿入されていた部位は、上述のピン跡７２１となる。その後、線８９９（図２２参照）に沿ってリード２２’，３２’，４２’を切断するなどして、半導体装置Ａ１０が製造される。   Next, resin is injected into the space 891. Next, the pin 87 is slightly separated from the die bonding pad 21. Then, the resin also enters between the die bonding pad 21 and the pin 87. Similarly, the pin 88 is slightly separated from the die bonding pad 21. Then, the resin enters between the die bonding pad 21 and the pin 88. Thereafter, after the resin is completely cured, the molds 85 and 86 are removed from the resin package 7. In this way, the above-described resin package 7 shown in FIGS. 2 to 4 is formed. The surface formed by the mold 85 in the resin package 7 is the first surface 71 described above. On the other hand, the surface formed by the mold 86 of the resin package 7 is the above-described second surface 72. The portion of the resin package 7 where the pin 87 has been inserted becomes the pin mark 711 described above. Similarly, the portion of the resin package 7 where the pin 88 is inserted becomes the above-described pin mark 721. Thereafter, the leads 22 ', 32', and 42 'are cut along the line 899 (see FIG. 22) to manufacture the semiconductor device A10.

次に、本実施形態の作用効果について説明する。   Next, the effect of this embodiment is demonstrated.

半導体装置Ａ１０は、放熱部材５を備えている。そのため、半導体素子１からダイボンディングパッド２１に伝わった熱は、放熱部材５を介して、放熱板８２に伝導し得る。よって、半導体素子１からダイボンディングパッド２１に伝わった熱は、放熱板８２に伝わりやすくなる。したがって、半導体装置Ａ１０は、半導体素子１が過度に高温となることを抑制するのに適する。すなわち、半導体装置Ａ１０は、放熱性に優れている。   The semiconductor device A10 includes a heat dissipation member 5. Therefore, the heat transferred from the semiconductor element 1 to the die bonding pad 21 can be conducted to the heat radiating plate 82 through the heat radiating member 5. Therefore, the heat transferred from the semiconductor element 1 to the die bonding pad 21 is easily transferred to the heat radiating plate 82. Therefore, the semiconductor device A10 is suitable for suppressing the semiconductor element 1 from becoming excessively high in temperature. That is, the semiconductor device A10 is excellent in heat dissipation.

半導体装置Ａ１０においては、電極２は、均一の厚さの導電部材を成型することにより形成されている。そのため、電極２を形成するために、ダイボンディングパッド２１の厚さとリード２２の厚さが異なる導電部材を用いる必要がない。均一の厚さの導電部材は、低コストで製造できる。したがって、半導体装置Ａ１０は、製造コストの削減を図るのに適する。   In the semiconductor device A10, the electrode 2 is formed by molding a conductive member having a uniform thickness. Therefore, it is not necessary to use a conductive member in which the thickness of the die bonding pad 21 and the thickness of the lead 22 are different in order to form the electrode 2. A conductive member having a uniform thickness can be manufactured at low cost. Therefore, the semiconductor device A10 is suitable for reducing the manufacturing cost.

半導体装置Ａ１０においては、ダイボンディングパッド２１と放熱部材５とは、超音波接合によって接合されている。超音波接合によりダイボンディングパッド２１と放熱部材５とを接合する際には、ダイボンディングパッド２１の温度を上昇させる必要がない。そのため、放熱部材５を接合する際に、ダイボンディングパッド２１が酸化されにくい。すなわち、放熱部材５を接合した後であっても、ダイボンディングパッド２１の配置面２１１が酸化膜に覆われておらず導電材料が露出した状態を保つことができる。したがって、半導体装置Ａ１０は、ダイボンディングパッド２１と半導体素子１とをより確実に導通させるのに適する。   In the semiconductor device A10, the die bonding pad 21 and the heat dissipation member 5 are bonded by ultrasonic bonding. When bonding the die bonding pad 21 and the heat radiating member 5 by ultrasonic bonding, it is not necessary to raise the temperature of the die bonding pad 21. Therefore, the die bonding pad 21 is not easily oxidized when the heat dissipation member 5 is bonded. That is, even after the heat dissipation member 5 is bonded, the arrangement surface 211 of the die bonding pad 21 is not covered with the oxide film, and the conductive material can be kept exposed. Therefore, the semiconductor device A10 is suitable for connecting the die bonding pad 21 and the semiconductor element 1 more reliably.

本実施形態によれば、前方押し付け面９１１ａおよび後方押し付け面９１１ｂを用いてファーストボンディング部９０６Ａを形成するのに対し、セカンドボンディング部９０６Ｂの形成においては、後方押し付け面９１１ｂのみを用いる。これにより、セカンドボンディング部９０６Ｂの前後方向（ワイヤ６９の長手方向）長さは、ファーストボンディング部９０６Ａよりも顕著に短くなっており、本実施形態の場合、１／３程度である。したがって、ファーストボンディング部９０６Ａと電極パッド９８１との接合面積を十分に確保しつつ、ワイヤボンディングパッド３１を電極パッド９８１の１／３程度とすることが可能であり、半導体素子１を備えた半導体装置の小型化を図ることができる。   According to the present embodiment, the first bonding portion 906A is formed using the front pressing surface 911a and the rear pressing surface 911b, whereas only the rear pressing surface 911b is used in forming the second bonding portion 906B. As a result, the length of the second bonding portion 906B in the front-rear direction (longitudinal direction of the wire 69) is significantly shorter than that of the first bonding portion 906A, and is about 1/3 in this embodiment. Therefore, it is possible to make the wire bonding pad 31 about 1/3 of the electrode pad 981 while ensuring a sufficient bonding area between the first bonding portion 906A and the electrode pad 981, and the semiconductor device including the semiconductor element 1 Can be miniaturized.

ガイド溝９１１を設けておくことにより、ワイヤ６９’を確実に保持することができる。補助溝９１２を形成することにより、前方押し付け面９１１ａと後方押し付け面９１１ｂとを確実に離間させることが可能である。また、補助溝９１２の形状およびサイズを適宜設定することにより、空隙部９１３の大きさを調整することができる。これにより、ファーストボンディング部９０６Ａの中間部９６２の電極パッド９８１に対する浮き代を所望の大きさとすることができる。   By providing the guide groove 911, the wire 69 'can be reliably held. By forming the auxiliary groove 912, the front pressing surface 911a and the rear pressing surface 911b can be reliably separated. In addition, the size of the gap 913 can be adjusted by appropriately setting the shape and size of the auxiliary groove 912. Thereby, the floating allowance with respect to the electrode pad 981 of the intermediate part 962 of the first bonding part 906A can be set to a desired size.

ワイヤ６９’のうち、セカンドボンディング部９０６Ｂの前方に隣接する部分は、ワイヤボンディングパッド３１に対して接合されていない。この部分にカッタ９０３によって切れ目を入れることにより、ボンディングツール９００Ａを離間させる動作によってワイヤ６９’を適切に切断することができる。カッタ９０３が本体９０４に対して剛的に取り付けられていることにより、本体９０４の下降動作のみによってワイヤ６９’に切れ目をいれることができる。これは、たとえばカッタ９０３を駆動するための専用の駆動源を備える構成と比べて、全体の構成が複雑になってしまうことを回避するのに適している。   Of the wire 69 ′, the portion adjacent to the front of the second bonding portion 906 B is not bonded to the wire bonding pad 31. By cutting the portion with a cutter 903, the wire 69 'can be appropriately cut by the operation of separating the bonding tool 900A. Since the cutter 903 is rigidly attached to the main body 904, the wire 69 'can be cut only by the lowering operation of the main body 904. This is suitable for avoiding the overall configuration from becoming complicated as compared with a configuration including a dedicated drive source for driving the cutter 903, for example.

以下に、本実施形態の変形例を示す。以下の変形例では、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。   Below, the modification of this embodiment is shown. In the following modifications, the same or similar elements as those in the above embodiment are denoted by the same reference numerals as those in the above embodiment.

＜第１変形例＞
次に、図２４〜図２６を用いて、本実施形態にかかる半導体装置の第１変形例について説明する。 <First Modification>
Next, a first modification of the semiconductor device according to the present embodiment will be described with reference to FIGS.

図２４は、本変形例にかかる半導体装置の断面図である。図２５は、本変形例にかかる半導体装置の平面図（一部透視化）である。図２６は、本変形例にかかる半導体装置の底面図（一部透視化）である。   FIG. 24 is a cross-sectional view of a semiconductor device according to this variation. FIG. 25 is a plan view (partially see through) of the semiconductor device according to this variation. FIG. 26 is a bottom view (partially see through) of the semiconductor device according to this variation.

これらの図に示す半導体装置Ａ１１は、半導体装置Ａ１０と同様に、半導体素子１と、電極２〜４と、放熱部材５と、接着層６１（図８参照、本変形例では図示略）と、メッキ層６２と、２本のワイヤ６９と、樹脂パッケージ７と、を備える。半導体装置Ａ１１は、放熱部材５の形状が半導体装置Ａ１０と相違する。半導体装置Ａ１１における半導体素子１、電極２〜４、接着層６１、メッキ層６２、ワイヤ６９、および、樹脂パッケージ７の各構成は、半導体装置Ａ１０の構成と同様であるから、説明を省略する。   Similar to the semiconductor device A10, the semiconductor device A11 shown in these drawings includes the semiconductor element 1, the electrodes 2 to 4, the heat radiating member 5, the adhesive layer 61 (see FIG. 8, not shown in this modification), A plated layer 62, two wires 69, and a resin package 7 are provided. The semiconductor device A11 is different from the semiconductor device A10 in the shape of the heat dissipation member 5. Since each configuration of the semiconductor element 1, the electrodes 2 to 4, the adhesive layer 61, the plating layer 62, the wire 69, and the resin package 7 in the semiconductor device A11 is the same as the configuration of the semiconductor device A10, the description thereof is omitted.

本変形例においては、放熱部材５は、平板部５１と、突出部５２とを含む。平板部５１は、略矩形の板状を呈する。平板部５１は、ｘｙ平面視において、ダイボンディングパッド２１と重なる。突出部５２は、平板部５１から方向ｘ１に向かって突出している。突出部５２は、ｘｙ平面視において、リード２２と重なる。図２５、図２６に示すように、突出部５２とワイヤボンディングパッド３１との間に隙間３９が形成されている。同様に、突出部５２とワイヤボンディングパッド４１との間に隙間４９が形成されている。突出部５２の方向ｘ１側の先端は、ダイボンディングパッド２１よりも方向ｘ１側に位置する。   In the present modification, the heat dissipation member 5 includes a flat plate portion 51 and a protruding portion 52. The flat plate portion 51 has a substantially rectangular plate shape. The flat plate portion 51 overlaps the die bonding pad 21 in the xy plan view. The protruding portion 52 protrudes from the flat plate portion 51 in the direction x1. The protrusion 52 overlaps the lead 22 in the xy plan view. As shown in FIGS. 25 and 26, a gap 39 is formed between the protrusion 52 and the wire bonding pad 31. Similarly, a gap 49 is formed between the protrusion 52 and the wire bonding pad 41. The tip of the protrusion 52 on the direction x1 side is located on the direction x1 side with respect to the die bonding pad 21.

次に、本変形例の作用効果について説明する。   Next, the effect of this modification is demonstrated.

半導体装置Ａ１１においては、放熱部材５は、平板部５１から突出する突出部５２を含む。放熱部材５が突出部５２を含む構成は、ｘｙ平面視において、放熱部材５の面積を大きくするのに適する。そのため、半導体装置Ａ１１によると、放熱部材５を介して、ダイボンディングパッド２１から放熱板８２に熱が伝わりやすくなる。   In the semiconductor device A <b> 11, the heat dissipation member 5 includes a protruding portion 52 that protrudes from the flat plate portion 51. The structure in which the heat radiating member 5 includes the protrusions 52 is suitable for increasing the area of the heat radiating member 5 in the xy plan view. Therefore, according to the semiconductor device A11, heat is easily transmitted from the die bonding pad 21 to the heat dissipation plate 82 via the heat dissipation member 5.

半導体装置Ａ１１においては、ｘｙ平面視において、突出部５２とワイヤボンディングパッド３１との間に隙間３９が形成されている。このような構成によると、ｘｙ平面視において、突出部５２がワイヤボンディングパッド３１と重なる領域を小さくすることができる。ワイヤ６９をワイヤボンディングパッド３１に接合する際には、ワイヤボンディングパッド３１の方向ｚ２側に図示しないヒータを配置する。ｘｙ平面視における突出部５２とワイヤボンディングパッド３１とが重なる領域が小さいと、当該ヒータを配置し易い。したがって、半導体装置Ａ１１によると、ワイヤボンディングパッド３１にワイヤ６９を容易に接合できる。同様の理由により、半導体装置Ａ１１によると、ワイヤボンディングパッド４１にワイヤ６９を容易に接合できる。   In the semiconductor device A11, a gap 39 is formed between the protrusion 52 and the wire bonding pad 31 in the xy plan view. According to such a configuration, it is possible to reduce a region where the protrusion 52 overlaps the wire bonding pad 31 in the xy plan view. When bonding the wire 69 to the wire bonding pad 31, a heater (not shown) is disposed on the direction z2 side of the wire bonding pad 31. When the region where the protrusion 52 and the wire bonding pad 31 overlap in the xy plan view is small, the heater is easily disposed. Therefore, according to the semiconductor device A11, the wire 69 can be easily bonded to the wire bonding pad 31. For the same reason, according to the semiconductor device A11, the wire 69 can be easily bonded to the wire bonding pad 41.

＜第２変形例＞
次に、図２７〜図２９を用いて、本実施形態にかかる半導体装置の第２変形例について説明する。 <Second Modification>
Next, a second modification of the semiconductor device according to the present embodiment will be described with reference to FIGS.

図２７は、本変形例にかかる半導体装置の断面図である。図２８は、本変形例にかかる半導体装置の平面図（一部透視化）である。図２９は、本変形例にかかる半導体装置の底面図（一部透視化）である。   FIG. 27 is a cross-sectional view of a semiconductor device according to this modification. FIG. 28 is a plan view (partially see through) of the semiconductor device according to this variation. FIG. 29 is a bottom view (partially see through) of the semiconductor device according to this variation.

これらの図に示す半導体装置Ａ１２は、半導体装置Ａ１０と同様に、半導体素子１と、電極２〜４と、放熱部材５と、接着層６１（図８参照、本変形例では図示略）と、メッキ層６２と、２本のワイヤ６９と、樹脂パッケージ７と、を備える。半導体装置Ａ１２は、放熱部材５の形状が、半導体装置Ａ１０と相違する。半導体装置Ａ１２における半導体素子１、電極２〜４、接着層６１、メッキ層６２、ワイヤ６９、および、樹脂パッケージ７の各構成は、半導体装置Ａ１０の構成と同様であるから、説明を省略する。放熱部材５には、ネジ挿通用の円形のネジ穴５４が形成されている。図２８に示すように、放熱部材５は、ダイボンディングパッド２１よりも、方向ｘ２の側に位置する部位を有する。   Similar to the semiconductor device A10, the semiconductor device A12 shown in these drawings includes the semiconductor element 1, the electrodes 2 to 4, the heat dissipation member 5, the adhesive layer 61 (see FIG. 8, not shown in this modification), A plated layer 62, two wires 69, and a resin package 7 are provided. The semiconductor device A12 is different from the semiconductor device A10 in the shape of the heat dissipation member 5. Since each configuration of the semiconductor element 1, the electrodes 2 to 4, the adhesive layer 61, the plating layer 62, the wire 69, and the resin package 7 in the semiconductor device A12 is the same as the configuration of the semiconductor device A10, the description thereof is omitted. A circular screw hole 54 for screw insertion is formed in the heat radiating member 5. As shown in FIG. 28, the heat dissipation member 5 has a portion located on the side of the direction x2 from the die bonding pad 21.

半導体装置Ａ１２は、ｘｙ平面視において、放熱部材５の面積を大きくするのに適する。そのため、半導体装置Ａ１２によると、放熱部材５を介して、ダイボンディングパッド２１から放熱板８２に熱が伝わりやすくなる。   The semiconductor device A12 is suitable for increasing the area of the heat dissipation member 5 in the xy plan view. Therefore, according to the semiconductor device A12, heat is easily transmitted from the die bonding pad 21 to the heat dissipation plate 82 via the heat dissipation member 5.

なお、本変形例における放熱部材５は、半導体装置Ａ１１における平板部５１と突出部５２とを備える構成であってもよい。   In addition, the structure provided with the flat plate part 51 and the protrusion part 52 in semiconductor device A11 may be sufficient as the heat radiating member 5 in this modification.

＜第３変形例＞
次に、図３０〜図３２を用いて、本実施形態にかかる半導体装置の第３変形例について説明する。 <Third Modification>
Next, a third modification of the semiconductor device according to the present embodiment will be described with reference to FIGS.

図３０は、本変形例にかかる半導体装置の断面図である。図３１は、本変形例にかかる半導体装置の平面図（一部透視化）である。図３２は、本変形例にかかる半導体装置の底面図（一部透視化）である。   FIG. 30 is a cross-sectional view of a semiconductor device according to this variation. FIG. 31 is a plan view (partially see through) of the semiconductor device according to this variation. FIG. 32 is a bottom view (partially see through) of the semiconductor device according to this variation.

これらの図に示す半導体装置Ａ１３は、半導体装置Ａ１０と同様に、半導体素子１と、電極２〜４と、放熱部材５と、接着層６１（図８参照、本変形例では図示略）と、メッキ層６２と、２本のワイヤ６９と、樹脂パッケージ７と、を備える。半導体装置Ａ１３は、放熱部材５の形状が、半導体装置Ａ１０と相違する。半導体装置Ａ１２における半導体素子１、電極２〜４、接着層６１、メッキ層６２、ワイヤ６９、および、樹脂パッケージ７の各構成は、半導体装置Ａ１０の構成と同様であるから、説明を省略する。放熱部材５には、方向ｘ２の端部から方向ｘ１側に凹む凹部５５が形成されている。凹部５５は、方向ｘ２側に開口している。ｘｙ平面視において、凹部５５は、ダイボンディングパッド２１における孔２１４と重なる。図３１に示すように、本変形例においても、放熱部材５は、ダイボンディングパッド２１よりも、方向ｘ２の側に位置する部位を有する。   Similar to the semiconductor device A10, the semiconductor device A13 shown in these drawings includes the semiconductor element 1, the electrodes 2 to 4, the heat radiating member 5, the adhesive layer 61 (see FIG. 8, not shown in this modification), A plated layer 62, two wires 69, and a resin package 7 are provided. The semiconductor device A13 is different from the semiconductor device A10 in the shape of the heat dissipation member 5. Since each configuration of the semiconductor element 1, the electrodes 2 to 4, the adhesive layer 61, the plating layer 62, the wire 69, and the resin package 7 in the semiconductor device A12 is the same as the configuration of the semiconductor device A10, the description thereof is omitted. The heat radiation member 5 is formed with a recess 55 that is recessed from the end in the direction x2 toward the direction x1. The recess 55 is open on the direction x2 side. In the xy plan view, the recess 55 overlaps the hole 214 in the die bonding pad 21. As shown in FIG. 31, also in this modification, the heat radiating member 5 has a part located on the side of the direction x2 from the die bonding pad 21.

半導体装置Ａ１３は、ｘｙ平面視において、放熱部材５の面積を大きくするのに適する。そのため、半導体装置Ａ１３によると、放熱部材５を介して、ダイボンディングパッド２１から放熱板８２に熱が伝わりやすくなる。   The semiconductor device A13 is suitable for increasing the area of the heat dissipation member 5 in the xy plan view. Therefore, according to the semiconductor device A13, heat is easily transmitted from the die bonding pad 21 to the heat dissipation plate 82 via the heat dissipation member 5.

なお、本変形例における放熱部材５は、半導体装置Ａ１１における平板部５１と突出部５２とを備える構成であってもよい。   In addition, the structure provided with the flat plate part 51 and the protrusion part 52 in semiconductor device A11 may be sufficient as the heat radiating member 5 in this modification.

＜半導体装置の実装構造の変形例＞
次に、図３３を用いて、本実施形態にかかる半導体装置の実装構造の変形例について示す。 <Modified example of mounting structure of semiconductor device>
Next, a modified example of the mounting structure of the semiconductor device according to the present embodiment will be described with reference to FIG.

図３３は、本変形例にかかる半導体装置の実装構造の要部断面図である。同図に示す半導体装置の実装構造Ｂ２は、半導体装置Ａ１０と、実装基板８１と、放熱板８２とを備える。半導体装置の実装構造Ｂ２は、半導体装置の実装構造Ｂ１と異なり、実装基板８１と平行に放熱板８２が形成されている。そして、リード２２，３２，４２のいずれもが屈曲した状態で、半導体装置Ａ１０が実装基板８１に実装されている。なお、半導体装置Ａ１０に代えて、半導体装置Ａ１１〜Ａ１３のいずれかが実装基板８１に実装されていてもよい。   FIG. 33 is a fragmentary cross-sectional view of a semiconductor device mounting structure according to this variation. The semiconductor device mounting structure B2 shown in the figure includes a semiconductor device A10, a mounting substrate 81, and a heat sink 82. The semiconductor device mounting structure B <b> 2 is different from the semiconductor device mounting structure B <b> 1 in that a heat sink 82 is formed in parallel with the mounting substrate 81. The semiconductor device A10 is mounted on the mounting substrate 81 with all the leads 22, 32, 42 bent. Instead of the semiconductor device A10, any of the semiconductor devices A11 to A13 may be mounted on the mounting substrate 81.

［第２実施形態］
次に、図３４〜図４５を用いて、本発明の第２実施形態について説明する。 [Second Embodiment]
Next, a second embodiment of the present invention will be described with reference to FIGS.

図３４は、本実施形態にかかる半導体装置の実装構造を示す要部断面図である。   FIG. 34 is a cross-sectional view of the principal part showing the mounting structure of the semiconductor device according to the present embodiment.

図３４に示す半導体装置の実装構造Ｂ３は、半導体装置Ａ２０と、実装基板８１と、放熱板８２とを備える。   The semiconductor device mounting structure B3 shown in FIG. 34 includes a semiconductor device A20, a mounting substrate 81, and a heat sink 82.

実装基板８１は、複数の電子部品が実装される基板である。実装基板８１は、絶縁性の材料よりなる。実装基板８１には図示しない配線パターンが形成されている。実装基板８１には、複数の孔８１１が形成されている。放熱板８２は、実装基板８１に立設されている。放熱板８２は、熱伝導率の比較的大きな材料、たとえば、アルミニウムなどの金属よりなる。   The mounting substrate 81 is a substrate on which a plurality of electronic components are mounted. The mounting substrate 81 is made of an insulating material. A wiring pattern (not shown) is formed on the mounting substrate 81. A plurality of holes 811 are formed in the mounting substrate 81. The heat sink 82 is erected on the mounting substrate 81. The heat sink 82 is made of a material having a relatively high thermal conductivity, for example, a metal such as aluminum.

図３５は、本実施形態にかかる半導体装置の正面図である。図３６は、本実施形態にかかる半導体装置の平面図である。図３７は、本実施形態にかかる半導体装置の底面図である。図３８は、本実施形態にかかる半導体装置の断面図である。図３９は、本実施形態にかかる半導体装置の平面図（一部透視化）である。図４０は、本実施形態にかかる半導体装置の底面図（一部透視化）である。図４１は、図３８に示した半導体装置の部分拡大断面図である。   FIG. 35 is a front view of the semiconductor device according to the present embodiment. FIG. 36 is a plan view of the semiconductor device according to the present embodiment. FIG. 37 is a bottom view of the semiconductor device according to the present embodiment. FIG. 38 is a cross-sectional view of the semiconductor device according to the present embodiment. FIG. 39 is a plan view (partially see through) of the semiconductor device according to the present embodiment. FIG. 40 is a bottom view (partially see through) of the semiconductor device according to the present embodiment. 41 is a partial enlarged cross-sectional view of the semiconductor device shown in FIG.

これらの図に示す半導体装置Ａ２０は、半導体素子１と、電極２〜４と、放熱部材５と、接着層６１（図４１参照、その他の図では略）と、メッキ層６２（図３４、図３８参照、その他の図では略）と、接合層６３（図４１参照、その他の図では略）と、２本のワイヤ６９と、樹脂パッケージ７と、を備える。図３９、図４０では、樹脂パッケージ７を、２点鎖線で示している。図３４に示すように、半導体装置Ａ２０は、実装基板８１に実装されている。半導体装置Ａ２０は、半導体素子１の種類により、電気回路におけるスイッチング機能、整流機能、増幅機能などを果たす電子部品として用いられる。   The semiconductor device A20 shown in these drawings includes a semiconductor element 1, electrodes 2 to 4, a heat radiating member 5, an adhesive layer 61 (see FIG. 41, omitted in other drawings), and a plating layer 62 (FIG. 34, FIG. 38, omitted in other drawings), a bonding layer 63 (see FIG. 41, omitted in other drawings), two wires 69, and a resin package 7. 39 and 40, the resin package 7 is indicated by a two-dot chain line. As shown in FIG. 34, the semiconductor device A20 is mounted on a mounting substrate 81. The semiconductor device A20 is used as an electronic component that performs a switching function, a rectifying function, an amplifying function, and the like in an electric circuit depending on the type of the semiconductor element 1.

図３４、図３８、図３９に示す半導体素子１は、平面視矩形状である。半導体素子１は、たとえば、ダイオードやトランジスタなどの半導体からなる素子である。本実施形態では、半導体素子１はトランジスタである。   The semiconductor element 1 shown in FIGS. 34, 38, and 39 has a rectangular shape in plan view. The semiconductor element 1 is an element made of a semiconductor such as a diode or a transistor. In the present embodiment, the semiconductor element 1 is a transistor.

図３４、図３８〜図４０に示す電極２は、ダイボンディングパッド２１と、リード２２とを含む。ダイボンディングパッド２１およびリード２２は、たとえば、銅などの導電材料よりなる。   The electrode 2 shown in FIGS. 34 and 38 to 40 includes a die bonding pad 21 and leads 22. The die bonding pad 21 and the lead 22 are made of a conductive material such as copper, for example.

ダイボンディングパッド２１は、半導体素子１を搭載するためのものである。ダイボンディングパッド２１は、平板状である。ダイボンディングパッド２１は、配置面２１１と、裏面２１２とを有する。配置面２１１は方向ｚ１を向く。裏面２１２は、方向ｚ２を向く。配置面２１１には、半導体素子１が配置されている。ダイボンディングパッド２１には半導体素子１にて発生した熱が伝わる。ダイボンディングパッド２１には、配置面２１１から裏面２１２にわたって貫通する孔２１４が形成されている。図３９に示すように、孔２１４は、ｘｙ平面視において、ダイボンディングパッド２１の方向ｘ２側の端部からｘ１方向に凹む形状である。   The die bonding pad 21 is for mounting the semiconductor element 1. The die bonding pad 21 has a flat plate shape. The die bonding pad 21 has an arrangement surface 211 and a back surface 212. The arrangement surface 211 faces the direction z1. The back surface 212 faces the direction z2. The semiconductor element 1 is arranged on the arrangement surface 211. Heat generated in the semiconductor element 1 is transmitted to the die bonding pad 21. The die bonding pad 21 has a hole 214 penetrating from the arrangement surface 211 to the back surface 212. As shown in FIG. 39, the hole 214 has a shape that is recessed in the x1 direction from the end on the direction x2 side of the die bonding pad 21 in the xy plan view.

リード２２は、ダイボンディングパッド２１から線状に延びる形状である。リード２２は挿入実装用のものである。図３４に示すように、リード２２は孔８１１に挿入される。これにより、半導体装置Ａ２０が実装基板８１に実装される。リード２２を実装基板８１に固定するために、孔８１１にはハンダ８４が充填されている。図３８〜図４０に示すように、リード２２は、接合部２２３と、端子部２２２とを有する。本実施形態においては、接合部２２３と端子部２２２とは一体成型されている。接合部２２３は、ダイボンディングパッド２１に接合されている。接合部２２３は、配置面２１１と交差する方向に延びる形状である。図３８に示すように、接合部２２３は、ダイボンディングパッド２１の裏面２１２よりも、方向ｚ２側に位置する部位を有する。すなわち、接合部２２３の方向ｚ２側の先端は、ダイボンディングパッド２１の裏面２１２よりも、方向ｚ２側に位置する。端子部２２２は、接合部２２３につながる。端子部２２２は、接合部２２３から方向ｘ１に向かって延びる。端子部２２２は、後述の樹脂パッケージ７から突出する部位を有する。   The lead 22 has a shape extending linearly from the die bonding pad 21. The lead 22 is for insertion mounting. As shown in FIG. 34, the lead 22 is inserted into the hole 811. As a result, the semiconductor device A20 is mounted on the mounting substrate 81. In order to fix the lead 22 to the mounting substrate 81, the hole 811 is filled with solder 84. As shown in FIGS. 38 to 40, the lead 22 includes a joint portion 223 and a terminal portion 222. In the present embodiment, the joint portion 223 and the terminal portion 222 are integrally molded. The bonding part 223 is bonded to the die bonding pad 21. The joint portion 223 has a shape that extends in a direction intersecting the arrangement surface 211. As shown in FIG. 38, the bonding portion 223 has a portion located on the direction z <b> 2 side with respect to the back surface 212 of the die bonding pad 21. That is, the tip of the bonding portion 223 on the direction z2 side is located on the direction z2 side of the back surface 212 of the die bonding pad 21. The terminal part 222 is connected to the joint part 223. The terminal portion 222 extends from the joint portion 223 in the direction x1. The terminal portion 222 has a portion that protrudes from a resin package 7 described later.

図３９、図４０に示す電極３は、ワイヤボンディングパッド３１と、リード３２とを含む。電極３は、ｘｙ平面視において、ダイボンディングパッド２１の方向ｘ１側、且つ、リード２２の方向ｙ１側、に位置する。ワイヤボンディングパッド３１およびリード３２は、一体成型されている。ワイヤボンディングパッド３１およびリード３２は、たとえば銅などの導電性材料よりなる。ワイヤボンディングパッド３１は、ダイボンディングパッド２１より小さい略矩形の平板状である。リード３２は、ワイヤボンディングパッド３１とつながる。リード３２は、ワイヤボンディングパッド３１から方向ｘ１に向かって線状に延びる形状である。リード３２は、リード２２に並列されている。リード３２は、後述の樹脂パッケージ７から突出する部位を有する。リード３２は挿入実装用のものである。図３４に示すように、リード３２は孔８１１に挿入される。これにより、半導体装置Ａ２０が実装基板８１に実装される。リード３２を実装基板８１に固定するために、孔８１１にはハンダ８４が充填されている。   The electrode 3 shown in FIGS. 39 and 40 includes a wire bonding pad 31 and a lead 32. The electrode 3 is located on the direction x1 side of the die bonding pad 21 and on the direction y1 side of the lead 22 in the xy plan view. The wire bonding pad 31 and the lead 32 are integrally molded. The wire bonding pad 31 and the lead 32 are made of a conductive material such as copper, for example. The wire bonding pad 31 has a substantially rectangular flat plate shape smaller than the die bonding pad 21. The lead 32 is connected to the wire bonding pad 31. The lead 32 has a shape extending linearly from the wire bonding pad 31 toward the direction x1. The lead 32 is in parallel with the lead 22. The lead 32 has a portion protruding from a resin package 7 described later. The lead 32 is for insertion mounting. As shown in FIG. 34, the lead 32 is inserted into the hole 811. As a result, the semiconductor device A20 is mounted on the mounting substrate 81. In order to fix the lead 32 to the mounting substrate 81, the hole 811 is filled with solder 84.

図３９、図４０に示す電極４は、ワイヤボンディングパッド４１と、リード４２とを含む。電極４は、ｘｙ平面視において、ダイボンディングパッド２１の方向ｘ１側、且つ、リード２２の方向ｙ２側、に位置する。ワイヤボンディングパッド４１およびリード４２は、一体成型されている。ワイヤボンディングパッド４１およびリード４２は、たとえば銅などの導電性材料よりなる。ワイヤボンディングパッド４１は、ダイボンディングパッド２１より小さい略矩形の平板状である。リード４２は、ワイヤボンディングパッド４１とつながる。リード４２は、ワイヤボンディングパッド４１から方向ｘ１に向かって線状に延びる形状である。リード４２は、リード２２に並列されている。リード４２とリード３２との間に、リード２２が位置する。リード４２は、後述の樹脂パッケージ７から突出する部位を有する。リード４２は挿入実装用のものである。図３４に示すように、リード４２は孔８１１に挿入される。これにより、半導体装置Ａ２０が実装基板８１に実装される。リード４２を実装基板８１に固定するために、孔８１１にはハンダ８４が充填されている。   The electrode 4 shown in FIGS. 39 and 40 includes a wire bonding pad 41 and leads 42. The electrode 4 is located on the direction x1 side of the die bonding pad 21 and on the direction y2 side of the lead 22 in the xy plan view. The wire bonding pad 41 and the lead 42 are integrally molded. The wire bonding pad 41 and the lead 42 are made of a conductive material such as copper, for example. The wire bonding pad 41 has a substantially rectangular flat plate shape smaller than the die bonding pad 21. The lead 42 is connected to the wire bonding pad 41. The lead 42 has a shape extending linearly from the wire bonding pad 41 in the direction x1. The lead 42 is parallel to the lead 22. The lead 22 is located between the lead 42 and the lead 32. The lead 42 has a portion protruding from a resin package 7 described later. The lead 42 is for insertion mounting. As shown in FIG. 34, the lead 42 is inserted into the hole 811. As a result, the semiconductor device A20 is mounted on the mounting substrate 81. In order to fix the lead 42 to the mounting substrate 81, the hole 811 is filled with solder 84.

図４１に示すように、接着層６１は、半導体素子１とダイボンディングパッド２１との間に介在する。接着層６１は、半導体素子１をダイボンディングパッド２１に接着するためのものである。本実施形態においては、接着層６１を介して、半導体素子１がダイボンディングパッド２１と導通している。接着層６１は、たとえば、銀ペーストもしくはハンダペーストである。   As shown in FIG. 41, the adhesive layer 61 is interposed between the semiconductor element 1 and the die bonding pad 21. The adhesive layer 61 is for bonding the semiconductor element 1 to the die bonding pad 21. In the present embodiment, the semiconductor element 1 is electrically connected to the die bonding pad 21 through the adhesive layer 61. The adhesive layer 61 is, for example, a silver paste or a solder paste.

図３８〜図４０に示す放熱部材５は、ダイボンディングパッド２１を挟んで、半導体素子１が配置された側と反対側に配置されている。すなわち、放熱部材５と半導体素子１との間にダイボンディングパッド２１が位置する。放熱部材５は、孔２１４よりも方向ｘ１側に位置する。放熱部材５は、略矩形の板状である。放熱部材５が略矩形の板状である場合には、放熱部材５を形成するのに穴を空けるなどの特殊な加工をする必要がないため、放熱部材５を製造し易い。   The heat radiating member 5 shown in FIGS. 38 to 40 is disposed on the opposite side to the side where the semiconductor element 1 is disposed with the die bonding pad 21 interposed therebetween. That is, the die bonding pad 21 is located between the heat dissipation member 5 and the semiconductor element 1. The heat radiating member 5 is located on the side of the direction x1 from the hole 214. The heat radiating member 5 has a substantially rectangular plate shape. When the heat radiating member 5 has a substantially rectangular plate shape, it is not necessary to perform a special process such as making a hole to form the heat radiating member 5, so that the heat radiating member 5 is easy to manufacture.

放熱部材５は、半導体素子１にて発生した熱を速やかに半導体装置Ａ２０の外部に放出するために、設けられている。本実施形態において放熱部材５は、セラミックなどの絶縁材料よりなる。このようなセラミックとしては、たとえば、アルミナ、ジルコニア、もしくは、チッ化アルミニウムが挙げられる。   The heat radiating member 5 is provided in order to quickly release the heat generated in the semiconductor element 1 to the outside of the semiconductor device A20. In the present embodiment, the heat radiating member 5 is made of an insulating material such as ceramic. Examples of such a ceramic include alumina, zirconia, and aluminum nitride.

放熱部材５は、面５ａ，５ｂを有する。面５ａは、方向ｚ１を向く。面５ｂは、方向ｚ２を向く。面５ａは、ダイボンディングパッド２１に接合されている。   The heat radiating member 5 has surfaces 5a and 5b. The surface 5a faces the direction z1. The surface 5b faces the direction z2. The surface 5a is bonded to the die bonding pad 21.

図４１に示す接合層６３は、たとえば、銀ペーストである。接合層６３は、面５ａとダイボンディングパッド２１との間に介在する。接合層６３は、面５ａとダイボンディングパッド２１を接合している。   The joining layer 63 shown in FIG. 41 is, for example, a silver paste. The bonding layer 63 is interposed between the surface 5a and the die bonding pad 21. The bonding layer 63 bonds the surface 5 a and the die bonding pad 21.

図３４〜図３８に示すように、樹脂パッケージ７は、半導体素子１、電極２〜４、および、放熱部材５を覆っている。樹脂パッケージ７は、たとえば、黒色のエポキシ樹脂よりなる。図３５に示すように、樹脂パッケージ７は、第１面７１と、第２面７２とを有する。第１面７１は、平坦面７１５とテーパ面７１６とを有する。平坦面７１５は、半導体装置Ａ２０を実装基板８１に実装するための実装面である。図３７、図３８に示すように、平坦面７１５からは、放熱部材５の面５ｂが露出している。平坦面７１５は、面５ｂと面一となっている。平坦面７１５は、必ずしも面５ｂと面一となっている必要はない。たとえば、平坦面７１５から放熱部材５がわずかに突出していてもよい。図３４に示すように、平坦面７１５および面５ｂは、放熱板８２に正対する。面５ｂと放熱板８２との間に放熱用のグリース８９が介在していてもよい。もしくは、図示しないが、面５ｂと放熱板８２が接していてもよい。これらは、半導体装置Ａ２０の放熱性向上の観点から好ましい。テーパ面７１６は、平坦面７１５につながる。テーパ面７１６は、方向ｚ１に向かうにつれ、ｘｙ平面における外側に向かう形状である。   As shown in FIGS. 34 to 38, the resin package 7 covers the semiconductor element 1, the electrodes 2 to 4, and the heat dissipation member 5. The resin package 7 is made of, for example, a black epoxy resin. As shown in FIG. 35, the resin package 7 has a first surface 71 and a second surface 72. The first surface 71 has a flat surface 715 and a tapered surface 716. The flat surface 715 is a mounting surface for mounting the semiconductor device A20 on the mounting substrate 81. As shown in FIGS. 37 and 38, the surface 5 b of the heat radiating member 5 is exposed from the flat surface 715. The flat surface 715 is flush with the surface 5b. The flat surface 715 is not necessarily flush with the surface 5b. For example, the heat dissipation member 5 may slightly protrude from the flat surface 715. As shown in FIG. 34, the flat surface 715 and the surface 5 b face the heat sink 82. A heat radiating grease 89 may be interposed between the surface 5 b and the heat radiating plate 82. Or although not shown in figure, the surface 5b and the heat sink 82 may contact | connect. These are preferable from the viewpoint of improving heat dissipation of the semiconductor device A20. The tapered surface 716 is connected to the flat surface 715. The taper surface 716 has a shape toward the outside in the xy plane as it goes in the direction z1.

図３５に示すように、第２面７２は、複数の平坦面７２５と、複数のテーパ面７２６とを有する。各テーパ面７２６は、複数の平坦面７２５のいずれかにつながる。各テーパ面７２６は、方向ｚ２に向かうにつれ、ｘｙ平面における外側に向かう形状である。各テーパ面７２６は、境界７３において、テーパ面７１６とつながる。図３６に示すように、樹脂パッケージ７には、複数の平坦面７２５の一つから凹むピン跡７２１が形成されている。樹脂パッケージ７には、ネジ穴７８が形成されている。図３４に示すように、ネジ穴７８には、半導体装置Ａ２０を放熱板８２に固定するためのネジ８３が挿通される。   As shown in FIG. 35, the second surface 72 has a plurality of flat surfaces 725 and a plurality of tapered surfaces 726. Each tapered surface 726 is connected to one of the plurality of flat surfaces 725. Each tapered surface 726 has a shape toward the outside in the xy plane as it goes in the direction z2. Each tapered surface 726 is connected to the tapered surface 716 at the boundary 73. As shown in FIG. 36, the resin package 7 has a pin mark 721 that is recessed from one of the plurality of flat surfaces 725. A screw hole 78 is formed in the resin package 7. As shown in FIG. 34, a screw 83 for fixing the semiconductor device A20 to the heat sink 82 is inserted into the screw hole 78.

図３９に示す２本のワイヤ６９は、たとえば、アルミニウムなどの金属よりなる。２本のワイヤ６９のうちの一つは、半導体素子１とワイヤボンディングパッド３１とに接合されている。これにより、半導体素子１とワイヤボンディングパッド３１とが導通している。２本のワイヤ６９のうちの一つは、半導体素子１とワイヤボンディングパッド４１とに接合されている。これにより、半導体素子１とワイヤボンディングパッド４１とが導通している。半導体素子１がトランジスタでなくダイオードである場合には、ワイヤボンディングパッド３１，４１のいずれにもワイヤ６９がボンディングされている必要はない。この場合、ワイヤボンディングパッド３１，４１のいずれか一方に、ワイヤ６９がボンディングされていればよい。   The two wires 69 shown in FIG. 39 are made of a metal such as aluminum, for example. One of the two wires 69 is bonded to the semiconductor element 1 and the wire bonding pad 31. Thereby, the semiconductor element 1 and the wire bonding pad 31 are conducted. One of the two wires 69 is bonded to the semiconductor element 1 and the wire bonding pad 41. Thereby, the semiconductor element 1 and the wire bonding pad 41 are electrically connected. When the semiconductor element 1 is not a transistor but a diode, the wire 69 need not be bonded to either of the wire bonding pads 31 and 41. In this case, the wire 69 may be bonded to either one of the wire bonding pads 31 and 41.

図３４、図３８に示すメッキ層６２は、各リード２２，３２，４２の樹脂パッケージ７から突出している部位を覆っている。メッキ層６２は、たとえば、スズと銀と銅との合金よりなる。   The plated layer 62 shown in FIGS. 34 and 38 covers the portions of the leads 22, 32, 42 that protrude from the resin package 7. The plated layer 62 is made of an alloy of tin, silver and copper, for example.

次に、図４２〜図４５を用いて、半導体装置Ａ２０の製造方法について説明する。   Next, a method for manufacturing the semiconductor device A20 will be described with reference to FIGS.

まず、図４２に示すように、ダイボンディングパッド２１および放熱部材５を準備する。次に、接合層６３（図４１参照、図４２では略）を介して、ダイボンディングパッド２１を、放熱部材５の面５ａに接合する。次に、図４３に示すように、ダイボンディングパッド２１にリード２２’を、たとえば溶接をするなどして、接合する。ダイボンディングパッド２１とリード２２’との接合は、リード２２’の端子部２２２’を、放熱部材５の面５ｂから方向ｚにおいて距離Ｌ３だけ離間させた状態で行う。リード２２’の周囲には電極３’および電極４’が、配置されている。   First, as shown in FIG. 42, the die bonding pad 21 and the heat radiating member 5 are prepared. Next, the die bonding pad 21 is bonded to the surface 5a of the heat radiating member 5 via the bonding layer 63 (see FIG. 41, omitted in FIG. 42). Next, as shown in FIG. 43, the lead 22 'is joined to the die bonding pad 21, for example, by welding. The die bonding pad 21 and the lead 22 'are joined in a state where the terminal portion 222' of the lead 22 'is separated from the surface 5b of the heat radiating member 5 by a distance L3 in the direction z. An electrode 3 'and an electrode 4' are disposed around the lead 22 '.

次に、図４４に示すように、接着層６１（図４１参照、図４４では略）を介して、ダイボンディングパッド２１に半導体素子１を配置する。半導体素子１を配置する位置は、ダイボンディングパッド２１を挟んで放熱部材５とは反対側である。   Next, as shown in FIG. 44, the semiconductor element 1 is disposed on the die bonding pad 21 via an adhesive layer 61 (see FIG. 41, omitted in FIG. 44). The position where the semiconductor element 1 is disposed is on the opposite side of the heat dissipation member 5 with the die bonding pad 21 interposed therebetween.

次に、半導体素子１と電極３’のワイヤボンディングパッド３１とに、ワイヤ６９を接合する。同様に、半導体素子１と電極４’のワイヤボンディングパッド４１とに、ワイヤ６９を接合する。ワイヤ６９の接合は、第１実施形態で述べたように行う。   Next, the wire 69 is bonded to the semiconductor element 1 and the wire bonding pad 31 of the electrode 3 ′. Similarly, a wire 69 is bonded to the semiconductor element 1 and the wire bonding pad 41 of the electrode 4 ′. The bonding of the wire 69 is performed as described in the first embodiment.

次に、図４５に示すように、金型８５および金型８６によって、リード２２’，３２’，４２’（図４５ではリード２２’のみ示す）を挟み込む。金型８５，８６がリード２２’，３２’，４２’を挟み込んでいる状態で、金型８５，８６をリード２２’，３２’，４２’に固定する。また、ピン８８を用いて、金型８５，８６に対しダイボンディングパッド２１を固定する。金型８５は、放熱部材５の面５ｂに当接している。金型８５のうち面５ｂに当接する面と、方向ｚにおける、金型８５のうち端子部２２２’に当接する部位との離間距離Ｌ４は、上述の距離Ｌ３と略同一である。金型８５，８６によってリード２２’，３２’，４２’を挟み込んだ際、金型８５および金型８６に囲まれた空間８９１が形成される。空間８９１は、ダイボンディングパッド２１や、半導体素子１などを収容している。   Next, as shown in FIG. 45, the leads 22 ′, 32 ′ and 42 ′ (only the lead 22 ′ is shown in FIG. 45) are sandwiched between the mold 85 and the mold 86. The molds 85 and 86 are fixed to the leads 22 ′, 32 ′, and 42 ′ with the molds 85 and 86 sandwiching the leads 22 ′, 32 ′, and 42 ′. Further, the die bonding pad 21 is fixed to the molds 85 and 86 using the pins 88. The mold 85 is in contact with the surface 5 b of the heat radiating member 5. The distance L4 between the surface of the mold 85 that contacts the surface 5b and the portion of the mold 85 that contacts the terminal portion 222 'in the direction z is substantially the same as the distance L3 described above. When the leads 22 ′, 32 ′ and 42 ′ are sandwiched between the molds 85 and 86, a space 891 surrounded by the mold 85 and the mold 86 is formed. The space 891 accommodates the die bonding pad 21, the semiconductor element 1, and the like.

次に、空間８９１に樹脂を注入する。次に、ダイボンディングパッド２１からピン８８をわずかに離間させる。すると、ダイボンディングパッド２１およびピン８８の間に樹脂が入り込む。その後、樹脂が完全に硬化した後に、樹脂パッケージ７から金型８５，８６を取り外す。このようにして、図３５〜図３８に示した上述の樹脂パッケージ７が形成される。樹脂パッケージ７のうち金型８５によって形成された面が、上述の第１面７１となる。一方、樹脂パッケージ７のうち金型８６によって形成された面が、上述の第２面７２となる。樹脂パッケージ７のうちピン８８が挿入されていた部位は、上述のピン跡７２１となる。その後、図４４に示す線８９９に沿ってリード２２’，３２’，４２’を切断するなどして、半導体装置Ａ２０が製造される。   Next, resin is injected into the space 891. Next, the pin 88 is slightly separated from the die bonding pad 21. Then, the resin enters between the die bonding pad 21 and the pin 88. Thereafter, after the resin is completely cured, the molds 85 and 86 are removed from the resin package 7. In this way, the above-described resin package 7 shown in FIGS. 35 to 38 is formed. The surface formed by the mold 85 in the resin package 7 is the first surface 71 described above. On the other hand, the surface formed by the mold 86 of the resin package 7 is the above-described second surface 72. The portion of the resin package 7 where the pin 88 has been inserted becomes the above-described pin mark 721. Thereafter, the semiconductor device A20 is manufactured by cutting the leads 22 ', 32', and 42 'along the line 899 shown in FIG.

次に、本実施形態の作用効果について説明する。   Next, the effect of this embodiment is demonstrated.

半導体装置Ａ２０は、放熱部材５を備えている。そのため、半導体素子１からダイボンディングパッド２１に伝わった熱は、放熱部材５を介して、放熱板８２に伝導し得る。よって、半導体素子１からダイボンディングパッド２１に伝わった熱は、放熱板８２に伝わりやすくなる。したがって、半導体装置Ａ２０は、半導体素子１が過度に高温となることを抑制するのに適する。すなわち、半導体装置Ａ２０は、放熱性に優れている。   The semiconductor device A20 includes the heat dissipation member 5. Therefore, the heat transferred from the semiconductor element 1 to the die bonding pad 21 can be conducted to the heat radiating plate 82 through the heat radiating member 5. Therefore, the heat transferred from the semiconductor element 1 to the die bonding pad 21 is easily transferred to the heat radiating plate 82. Therefore, the semiconductor device A20 is suitable for suppressing the semiconductor element 1 from becoming excessively high in temperature. That is, the semiconductor device A20 is excellent in heat dissipation.

半導体装置Ａ２０においては、放熱部材５の面５ｂが、樹脂パッケージ７の平坦面７１５から露出している。そのため、放熱部材５から放熱板８２へ、樹脂パッケージ７を介さずに、熱が伝導しうる。これにより、放熱部材５から放熱板８２へ速やかに熱が伝わる。したがって、半導体装置Ａ２０は、半導体素子１が過度に高温となることを抑制するのにさらに適する。すなわち、半導体装置Ａ２０は、放熱性に特に優れている。   In the semiconductor device A <b> 20, the surface 5 b of the heat dissipation member 5 is exposed from the flat surface 715 of the resin package 7. Therefore, heat can be conducted from the heat radiating member 5 to the heat radiating plate 82 without using the resin package 7. Thereby, heat is quickly transmitted from the heat radiating member 5 to the heat radiating plate 82. Therefore, the semiconductor device A20 is further suitable for suppressing the semiconductor element 1 from becoming excessively high in temperature. That is, the semiconductor device A20 is particularly excellent in heat dissipation.

本実施形態にかかる製造方法においては、図４２に示すように放熱部材５とダイボンディングパッド２１とを接合した後に、図４３に示すようにリード２２’をダイボンディングパッド２１に接合している。そのため、放熱部材５の厚さ（方向ｚにおける寸法）のばらつきがあっても、放熱部材５の面５ｂとリード２２’の端子部２２２’との方向ｚにおける離間距離Ｌ３を、ほぼ一定にすることができる。これにより、離間距離Ｌ３を、図４５に示した金型８５における距離Ｌ４と略同一にすることができる。仮にＬ３＜Ｌ４である場合を想定する。この場合、金型８５はリード２２’の端子部２２２’に当接する。だが、金型８５は、放熱部材５の面５ｂには当接せず、金型８５と面５ｂとの間には隙間が生じる。金型８５と面５ｂとの間に隙間が生じたままでは、面５ｂを樹脂パッケージ７から露出させることができない。また、仮にＬ３＞Ｌ４である場合を想定する。この場合、金型８５は、放熱部材５の面５ｂに当接する。だが、金型８５は、リード２２’の端子部２２２’に当接せず、金型８５と端子部２２２’との間には隙間が生じる。金型８５と端子部２２２’との間に隙間が生じたままでは、空間８９１から樹脂が流れ出すため、樹脂パッケージ７を形成することができない。一方、本実施形態にかかる方法では、距離Ｌ３を距離Ｌ４と略同一にすることができるため、金型８５，８６によってリード２２’を挟むとき、金型８５を、面５ｂおよびリード２２’の端子部２２２’のいずれにも、確実に当接させることができる。したがって、本実施形態にかかる方法は、面５ｂが樹脂パッケージ７から露出している装置を確実に製造するのに適する。   In the manufacturing method according to the present embodiment, after the heat radiation member 5 and the die bonding pad 21 are bonded as shown in FIG. 42, the lead 22 'is bonded to the die bonding pad 21 as shown in FIG. Therefore, even if the thickness (the dimension in the direction z) of the heat radiating member 5 varies, the separation distance L3 in the direction z between the surface 5b of the heat radiating member 5 and the terminal portion 222 ′ of the lead 22 ′ is made substantially constant. be able to. Thereby, the separation distance L3 can be made substantially the same as the distance L4 in the mold 85 shown in FIG. Assume that L3 <L4. In this case, the mold 85 abuts on the terminal portion 222 'of the lead 22'. However, the mold 85 does not contact the surface 5b of the heat dissipation member 5, and a gap is generated between the mold 85 and the surface 5b. If there is a gap between the mold 85 and the surface 5b, the surface 5b cannot be exposed from the resin package 7. Further, it is assumed that L3> L4. In this case, the mold 85 abuts on the surface 5 b of the heat radiating member 5. However, the mold 85 does not contact the terminal portion 222 ′ of the lead 22 ′, and a gap is generated between the mold 85 and the terminal portion 222 ′. If there is a gap between the mold 85 and the terminal portion 222 ′, the resin flows out of the space 891, and the resin package 7 cannot be formed. On the other hand, since the distance L3 can be made substantially the same as the distance L4 in the method according to the present embodiment, when the lead 22 ′ is sandwiched between the molds 85 and 86, the mold 85 is placed between the surface 5b and the lead 22 ′. It can be reliably brought into contact with any of the terminal portions 222 ′. Therefore, the method according to this embodiment is suitable for reliably manufacturing a device in which the surface 5b is exposed from the resin package 7.

半導体装置Ａ２０においては、放熱部材５は、セラミックよりなる。セラミックよりなる放熱部材５の厚さは、放熱部材５ごとにばらつきやすい。このような場合であっても、放熱部材５をダイボンディングパッド２１に接合した後に、リード２２’をダイボンディングパッド２１に接合すると、方向ｚにおける、面５ｂと端子部２２２’との離間距離Ｌ３を、距離Ｌ４と略同一にすることができる。したがって、本実施形態にかかる方法は、放熱部材５がセラミックよりなる場合に面５ｂが樹脂パッケージ７から露出している装置を確実に製造するのに、より好適である。   In the semiconductor device A20, the heat dissipation member 5 is made of ceramic. The thickness of the heat radiating member 5 made of ceramic tends to vary from one heat radiating member 5 to another. Even in such a case, when the lead 22 ′ is bonded to the die bonding pad 21 after the heat dissipation member 5 is bonded to the die bonding pad 21, the separation distance L3 between the surface 5b and the terminal portion 222 ′ in the direction z. Can be made substantially the same as the distance L4. Therefore, the method according to the present embodiment is more suitable for reliably manufacturing a device in which the surface 5b is exposed from the resin package 7 when the heat dissipation member 5 is made of ceramic.

以下に、本実施形態の変形例を示す。以下の変形例では、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。   Below, the modification of this embodiment is shown. In the following modifications, the same or similar elements as those in the above embodiment are denoted by the same reference numerals as those in the above embodiment.

＜第１変形例＞
次に、図４６〜図４８を用いて、本実施形態の半導体装置の第１変形例について説明する。 <First Modification>
Next, a first modification of the semiconductor device of this embodiment will be described with reference to FIGS.

図４６は、本変形例にかかる半導体装置の断面図である。図４７は、本変形例にかかる半導体装置の平面図（一部透視化）である。図４８は、本変形例にかかる半導体装置の底面図（一部透視化）である。   FIG. 46 is a cross-sectional view of a semiconductor device according to this variation. FIG. 47 is a plan view (partially see through) of the semiconductor device according to this variation. FIG. 48 is a bottom view (partially see through) of the semiconductor device according to this variation.

これらの図に示す半導体装置Ａ２１は、半導体装置Ａ２０と同様に、半導体素子１と、電極２〜４と、放熱部材５と、接着層６１（図４１参照、本変形例では図示略）と、メッキ層６２と、接合層６３（図４１参照、本変形例では図示略）と、２本のワイヤ６９と、樹脂パッケージ７と、を備える。半導体装置Ａ２１は、電極２の構成および放熱部材５の形状が、半導体装置Ａ２０と相違する。半導体装置Ａ２１における半導体素子１、電極３，４、接着層６１、メッキ層６２、接合層６３、ワイヤ６９、および樹脂パッケージ７の各構成は、半導体装置Ａ２０の構成と同様であるから、説明を省略する。   Similar to the semiconductor device A20, the semiconductor device A21 shown in these drawings includes the semiconductor element 1, the electrodes 2 to 4, the heat radiating member 5, the adhesive layer 61 (see FIG. 41, not shown in this modification), A plating layer 62, a bonding layer 63 (see FIG. 41, not shown in the present modification), two wires 69, and a resin package 7 are provided. The semiconductor device A21 is different from the semiconductor device A20 in the configuration of the electrode 2 and the shape of the heat dissipation member 5. Each configuration of the semiconductor element 1, the electrodes 3 and 4, the adhesive layer 61, the plating layer 62, the bonding layer 63, the wire 69, and the resin package 7 in the semiconductor device A21 is the same as the configuration of the semiconductor device A20. Omitted.

電極２は、ダイボンディングパッド２１と、リード２２とを含む。本変形例においては、ダイボンディングパッド２１は、板状部２１５および延出部２１６を有する。板状部２１５は、略矩形の板状を呈する。延出部２１６は、板状部２１５から、配置面２１１と交差する方向に延びる。より具体的には、延出部２１６は、方向ｚ２側から方向ｚ１側に向かう方向に延びる。板状部２１５および延出部２１６は、一体成型されている。リード２２は、方向ｘ１に向かって延びる線状である。リード２２は、延出部２１６と接合されている。図４６に示すように、延出部２１６はリード２２よりも方向ｚ１側に位置する部位を有する。すなわち、延出部２１６の方向ｚ１側の先端は、リード２２よりも方向ｚ１側に位置する。   The electrode 2 includes a die bonding pad 21 and a lead 22. In this modification, the die bonding pad 21 has a plate-like portion 215 and an extending portion 216. The plate-like portion 215 has a substantially rectangular plate shape. The extension part 216 extends from the plate-like part 215 in a direction intersecting with the arrangement surface 211. More specifically, the extending part 216 extends in the direction from the direction z2 side toward the direction z1 side. The plate-like part 215 and the extension part 216 are integrally molded. The lead 22 has a linear shape extending in the direction x1. The lead 22 is joined to the extending portion 216. As shown in FIG. 46, the extending portion 216 has a portion located on the direction z1 side from the lead 22. That is, the distal end of the extending portion 216 on the direction z1 side is located on the direction z1 side with respect to the lead 22.

本変形例においては、放熱部材５は、平板部５１と、突出部５２とを含む。平板部５１は、略矩形の板状を呈する。図４７、図４８に示すように、平板部５１は、ｘｙ平面視において、ダイボンディングパッド２１と重なる。突出部５２は、平板部５１から方向ｘ１に向かって突出している。突出部５２は、ｘｙ平面視において、リード２２と重なる。本変形例においては、突出部５２とワイヤボンディングパッド３１との間に隙間３９が形成されている。同様に、突出部５２とワイヤボンディングパッド４１との間に隙間４９が形成されている。突出部５２の方向ｘ１側の先端は、板状部２１５の端面よりも方向ｘ１側に位置する。   In the present modification, the heat dissipation member 5 includes a flat plate portion 51 and a protruding portion 52. The flat plate portion 51 has a substantially rectangular plate shape. As shown in FIGS. 47 and 48, the flat plate portion 51 overlaps the die bonding pad 21 in the xy plan view. The protruding portion 52 protrudes from the flat plate portion 51 in the direction x1. The protrusion 52 overlaps the lead 22 in the xy plan view. In this modification, a gap 39 is formed between the protrusion 52 and the wire bonding pad 31. Similarly, a gap 49 is formed between the protrusion 52 and the wire bonding pad 41. The tip of the protrusion 52 on the direction x1 side is located on the side of the direction x1 from the end surface of the plate-like part 215.

次に、本変形例の作用効果について説明する。   Next, the effect of this modification is demonstrated.

半導体装置Ａ２１においては、放熱部材５は、平板部５１から突出する突出部５２を含む。放熱部材５が突出部５２を含む構成は、ｘｙ平面視において、放熱部材５の面積を大きくするのに適する。そのため、半導体装置Ａ２１によると、放熱部材５を介して、ダイボンディングパッド２１から放熱板８２に熱が伝わりやすくなる。   In the semiconductor device A <b> 21, the heat dissipation member 5 includes a protruding portion 52 that protrudes from the flat plate portion 51. The structure in which the heat radiating member 5 includes the protrusions 52 is suitable for increasing the area of the heat radiating member 5 in the xy plan view. Therefore, according to the semiconductor device A21, heat is easily transmitted from the die bonding pad 21 to the heat dissipation plate 82 via the heat dissipation member 5.

半導体装置Ａ２１においては、ｘｙ平面視において、突出部５２とワイヤボンディングパッド３１との間に隙間３９が形成されている。このような構成によると、ｘｙ平面視において、突出部５２がワイヤボンディングパッド３１と重なる領域を小さくすることができる。ワイヤ６９をワイヤボンディングパッド３１に接合する際には、ワイヤボンディングパッド３１の方向ｚ２側に図示しないヒータを配置する。ｘｙ平面視における突出部５２とワイヤボンディングパッド３１とが重なる領域が小さいと、当該ヒータを配置し易い。したがって、半導体装置Ａ２１によると、ワイヤボンディングパッド３１にワイヤ６９を容易に接合できる。同様の理由により半導体装置Ａ２１によると、ワイヤボンディングパッド４１にワイヤ６９を容易に接合できる。   In the semiconductor device A21, a gap 39 is formed between the protruding portion 52 and the wire bonding pad 31 in the xy plan view. According to such a configuration, it is possible to reduce a region where the protrusion 52 overlaps the wire bonding pad 31 in the xy plan view. When bonding the wire 69 to the wire bonding pad 31, a heater (not shown) is disposed on the direction z2 side of the wire bonding pad 31. When the region where the protrusion 52 and the wire bonding pad 31 overlap in the xy plan view is small, the heater is easily disposed. Therefore, according to the semiconductor device A21, the wire 69 can be easily bonded to the wire bonding pad 31. For the same reason, according to the semiconductor device A21, the wire 69 can be easily bonded to the wire bonding pad 41.

＜第２変形例＞
次に、図４９〜図５２を用いて、本実施形態の半導体装置の第２変形例について説明する。 <Second Modification>
Next, a second modification of the semiconductor device of this embodiment will be described with reference to FIGS.

図４９は、本変形例にかかる半導体装置の断面図である。図５０は、本変形例にかかる半導体装置の平面図（一部透視化）である。図５１は、本変形例にかかる半導体装置の底面図（一部透視化）である。   FIG. 49 is a cross-sectional view of a semiconductor device according to this variation. FIG. 50 is a plan view (partially see through) of the semiconductor device according to this variation. FIG. 51 is a bottom view (partially see through) of the semiconductor device according to this variation.

これらの図に示す半導体装置Ａ２２は、半導体装置Ａ２０と同様に、半導体素子１と、電極２〜４と、放熱部材５と、接着層６１（図４１参照、本変形例では図示略）と、メッキ層６２と、接合層６３（図４１参照、本変形例では図示略）と、２本のワイヤ６９と、樹脂パッケージ７と、を備える。半導体装置Ａ２２は、放熱部材５の形状が、半導体装置Ａ２０と相違する。半導体装置Ａ２２における半導体素子１、電極２〜４、接着層６１、メッキ層６２、接合層６３、ワイヤ６９、および、樹脂パッケージ７の各構成は、半導体装置Ａ２０の構成と同様であるから、説明を省略する。放熱部材５は、外郭形状が矩形状の平板である。放熱部材５には、ネジ挿通用の円形のネジ穴５４が形成されている。ネジ穴５４は、ｘｙ平面視において、ダイボンディングパッド２１に形成された孔２１４と重なる。図５０に示すように、放熱部材５は、ダイボンディングパッド２１よりも、方向ｘ２の側に位置する部位を有する。本変形例ではさらに、放熱部材５は、ｘｙ平面視において、樹脂パッケージ７から方向ｘ２側に、はみ出る部位を有する。   Similar to the semiconductor device A20, the semiconductor device A22 shown in these drawings includes the semiconductor element 1, the electrodes 2 to 4, the heat radiating member 5, the adhesive layer 61 (see FIG. 41, not shown in this modification), A plating layer 62, a bonding layer 63 (see FIG. 41, not shown in the present modification), two wires 69, and a resin package 7 are provided. The semiconductor device A22 is different from the semiconductor device A20 in the shape of the heat dissipation member 5. Each configuration of the semiconductor element 1, the electrodes 2 to 4, the adhesive layer 61, the plating layer 62, the bonding layer 63, the wire 69, and the resin package 7 in the semiconductor device A22 is the same as the configuration of the semiconductor device A20. Is omitted. The heat dissipation member 5 is a flat plate having a rectangular outer shape. A circular screw hole 54 for screw insertion is formed in the heat radiating member 5. The screw hole 54 overlaps with the hole 214 formed in the die bonding pad 21 in the xy plan view. As shown in FIG. 50, the heat radiating member 5 has a portion located on the side of the direction x2 from the die bonding pad 21. In the present modification, the heat dissipation member 5 further has a portion that protrudes from the resin package 7 toward the direction x2 in the xy plan view.

半導体装置Ａ２２においては、放熱部材５は、ダイボンディングパッド２１よりも、方向ｘ２の側に位置する部位を有する。これは、ｘｙ平面視において、放熱部材５の面積を大きくするのに適する。そのため、半導体装置Ａ２２によると、放熱部材５を介して、ダイボンディングパッド２１から放熱板８２に熱が伝わりやすくなる。   In the semiconductor device A22, the heat radiating member 5 has a portion located on the side of the direction x2 from the die bonding pad 21. This is suitable for increasing the area of the heat dissipation member 5 in the xy plan view. Therefore, according to the semiconductor device A22, heat is easily transmitted from the die bonding pad 21 to the heat dissipation plate 82 via the heat dissipation member 5.

半導体装置Ａ２２においては、放熱部材５は、ｘｙ平面視において、樹脂パッケージ７から方向ｘ２側にはみ出る部位を有する。これは、ｘｙ平面視において、放熱部材５の面積を大きくするのに適する。そのため、半導体装置Ａ２２によると、放熱部材５を介して、ダイボンディングパッド２１から放熱板８２に熱が伝わりやすくなる。   In the semiconductor device A22, the heat dissipation member 5 has a portion that protrudes from the resin package 7 toward the direction x2 in the xy plan view. This is suitable for increasing the area of the heat dissipation member 5 in the xy plan view. Therefore, according to the semiconductor device A22, heat is easily transmitted from the die bonding pad 21 to the heat dissipation plate 82 via the heat dissipation member 5.

半導体装置Ａ２２においては、放熱部材５は、ｘｙ平面視において、樹脂パッケージ７から方向ｘ２側にはみ出る部位を有している。このような半導体装置Ａ２２を製造するには、図５２に示す金型８５，８６を用いる。同図に示す金型８５，８６を用いる場合には、金型８５および金型８６が、放熱部材５を挟み込む。そのため、図４５に示したピン８８を用いる必要がない。ピン８８を用いないならば、ピン８８の移動に要する手間および時間を削減できる。そのため、半導体装置Ａ２２は、製造工程の簡素化、および、効率化を図るのに適する。   In the semiconductor device A22, the heat dissipation member 5 has a portion that protrudes from the resin package 7 toward the direction x2 in the xy plan view. In order to manufacture such a semiconductor device A22, molds 85 and 86 shown in FIG. 52 are used. When the molds 85 and 86 shown in the figure are used, the mold 85 and the mold 86 sandwich the heat radiating member 5. Therefore, it is not necessary to use the pin 88 shown in FIG. If the pin 88 is not used, the labor and time required to move the pin 88 can be reduced. Therefore, the semiconductor device A22 is suitable for simplifying the manufacturing process and increasing efficiency.

なお、本変形例における放熱部材５は、半導体装置Ａ２１における平板部５１と突出部５２とを備える構成であってもよい。   In addition, the structure provided with the flat plate part 51 and the protrusion part 52 in semiconductor device A21 may be sufficient as the heat radiating member 5 in this modification.

＜第３変形例＞
次に、図５３〜図５５を用いて、本実施形態の半導体装置の第３変形例について説明する。 <Third Modification>
Next, a third modification of the semiconductor device of this embodiment will be described with reference to FIGS.

図５３は、本変形例にかかる半導体装置の断面図である。図５４は、本変形例にかかる半導体装置の平面図（一部透視化）である。図５５は、本変形例にかかる半導体装置の底面図（一部透視化）である。   FIG. 53 is a cross-sectional view of a semiconductor device according to this variation. FIG. 54 is a plan view (partially see through) of the semiconductor device according to this variation. FIG. 55 is a bottom view (partially see through) of the semiconductor device according to this variation.

これらの図に示す半導体装置Ａ２３は、半導体装置Ａ２０と同様に、半導体素子１と、電極２〜４と、放熱部材５と、接着層６１（図４１参照、本変形例では図示略）と、メッキ層６２と、接合層６３（図４１参照、本変形例では図示略）と、２本のワイヤ６９と、樹脂パッケージ７と、を備える。半導体装置Ａ２３は、放熱部材５の形状が、半導体装置Ａ２０と相違する。半導体装置Ａ２３における半導体素子１、電極２〜４、接着層６１、メッキ層６２、および、樹脂パッケージ７の各構成は、半導体装置Ａ２０の構成と同様であるから、説明を省略する。   Similar to the semiconductor device A20, the semiconductor device A23 shown in these drawings includes the semiconductor element 1, the electrodes 2 to 4, the heat dissipation member 5, the adhesive layer 61 (see FIG. 41, not shown in this modification), A plating layer 62, a bonding layer 63 (see FIG. 41, not shown in the present modification), two wires 69, and a resin package 7 are provided. The semiconductor device A23 is different from the semiconductor device A20 in the shape of the heat dissipation member 5. Each configuration of the semiconductor element 1, the electrodes 2 to 4, the adhesive layer 61, the plating layer 62, and the resin package 7 in the semiconductor device A23 is the same as the configuration of the semiconductor device A20, and thus the description thereof is omitted.

放熱部材５には、方向ｘ２の端部から方向ｘ１側に凹む凹部５５が形成されている。凹部５５は、方向ｘ２側に開口している。ｘｙ平面視において、凹部５５は、ダイボンディングパッド２１における孔２１４と重なる。図５４に示すように、放熱部材５は、ダイボンディングパッド２１よりも、方向ｘ２の側に位置する部位を有する。   The heat radiation member 5 is formed with a recess 55 that is recessed from the end in the direction x2 toward the direction x1. The recess 55 is open on the direction x2 side. In the xy plan view, the recess 55 overlaps the hole 214 in the die bonding pad 21. As shown in FIG. 54, the heat radiating member 5 has a part located on the side of the direction x2 from the die bonding pad 21.

半導体装置Ａ２３は、ｘｙ平面視において、放熱部材５の面積を大きくするのに適する。そのため、半導体装置Ａ２３によると、放熱部材５を介して、ダイボンディングパッド２１から放熱板８２に熱が伝わりやすくなる。   The semiconductor device A23 is suitable for increasing the area of the heat dissipation member 5 in the xy plan view. Therefore, according to the semiconductor device A23, heat is easily transmitted from the die bonding pad 21 to the heat dissipation plate 82 via the heat dissipation member 5.

なお、本変形例における放熱部材５は、半導体装置Ａ２１における平板部５１と突出部５２とを備える構成であってもよい。   In addition, the structure provided with the flat plate part 51 and the protrusion part 52 in semiconductor device A21 may be sufficient as the heat radiating member 5 in this modification.

＜第４変形例＞
次に、図５６〜図５８を用いて、本実施形態の半導体装置の第４変形例について説明する。 <Fourth Modification>
Next, a fourth modification of the semiconductor device of the present embodiment will be described with reference to FIGS.

図５６は、本変形例にかかる半導体装置の断面図である。図５７は、本変形例にかかる半導体装置の底面図である。図５８は、本変形例にかかる半導体装置の底面図（一部透視化）である。   FIG. 56 is a cross-sectional view of a semiconductor device according to this variation. FIG. 57 is a bottom view of a semiconductor device according to this variation. FIG. 58 is a bottom view (partially see through) of the semiconductor device according to this variation.

これらの図に示す半導体装置Ａ２４は、半導体装置Ａ２０と同様に、半導体素子１と、電極２〜４と、放熱部材５と、接着層６１（図４１参照、本変形例では図示略）と、メッキ層６２と、接合層６３（図４１参照、本変形例では図示略）と、２本のワイヤ６９と、樹脂パッケージ７と、を備える。半導体装置Ａ２４は、放熱部材５の形状が、半導体装置Ａ２０と相違する。半導体装置Ａ２４における半導体素子１、電極２〜４、接着層６１、メッキ層６２、接合層６３の各構成は、半導体装置Ａ２０の構成と同様であるから、説明を省略する。   Similar to the semiconductor device A20, the semiconductor device A24 shown in these drawings includes the semiconductor element 1, the electrodes 2 to 4, the heat dissipation member 5, the adhesive layer 61 (see FIG. 41, not shown in this modification), A plating layer 62, a bonding layer 63 (see FIG. 41, not shown in the present modification), two wires 69, and a resin package 7 are provided. The semiconductor device A24 is different from the semiconductor device A20 in the shape of the heat dissipation member 5. Since each configuration of the semiconductor element 1, the electrodes 2 to 4, the adhesive layer 61, the plating layer 62, and the bonding layer 63 in the semiconductor device A24 is the same as the configuration of the semiconductor device A20, the description thereof is omitted.

本変形例においては、放熱部材５は、四角錐台状である。放熱部材５は、脱落防止部５９１を含む。脱落防止部５９１は、放熱部材５のうち、ｘｙ平面視において面５ｂからはみ出る部分である。すなわち、脱落防止部５９１は、ｘｙ平面視において面５ｂと重ならない部分である。図５６によく表れているように、脱落防止部５９１よりも方向ｚ２に向かう側には、樹脂パッケージ７が形成されている。このような構成によると、樹脂パッケージ７に対する放熱部材５の方向ｚ２側への移動が規制される。したがって、放熱部材５が樹脂パッケージ７から脱落することを防止できる。   In this modification, the heat radiating member 5 has a quadrangular frustum shape. The heat radiating member 5 includes a drop-off preventing portion 591. The drop-off prevention portion 591 is a portion of the heat dissipation member 5 that protrudes from the surface 5b in the xy plan view. In other words, the dropout prevention portion 591 is a portion that does not overlap the surface 5b in the xy plan view. As clearly shown in FIG. 56, the resin package 7 is formed on the side toward the direction z2 from the drop-off preventing portion 591. According to such a structure, the movement to the direction z2 side of the thermal radiation member 5 with respect to the resin package 7 is controlled. Therefore, it is possible to prevent the heat radiating member 5 from dropping from the resin package 7.

なお、本変形例にかかる構成を、本実施形態にかかる第１〜第３変形例の各構成と組み合わせてもよい。   In addition, you may combine the structure concerning this modification with each structure of the 1st-3rd modification concerning this embodiment.

＜第５変形例＞
次に、図５９を用いて、本実施形態の半導体装置の第５変形例について説明する。 <Fifth Modification>
Next, a fifth modification of the semiconductor device of this embodiment is described with reference to FIG.

図５９は、本実施形態の第５変形例にかかる半導体装置の部分拡大断面図である。   FIG. 59 is a partial enlarged cross-sectional view of a semiconductor device according to a fifth modification of the present embodiment.

同図に示す半導体装置Ａ２５は、接合層６３の構成が、半導体装置Ａ２０と異なる。半導体装置Ａ２５における半導体素子１、電極２〜４、放熱部材５、接着層６１、メッキ層６２、ワイヤ６９、および、樹脂パッケージ７の各構成は、半導体装置Ａ２０の構成と同様であるから、説明を省略する。   The semiconductor device A25 shown in the figure is different from the semiconductor device A20 in the configuration of the bonding layer 63. Each configuration of the semiconductor element 1, the electrodes 2 to 4, the heat radiating member 5, the adhesive layer 61, the plating layer 62, the wire 69, and the resin package 7 in the semiconductor device A25 is the same as the configuration of the semiconductor device A20. Is omitted.

本変形例においては、接合層６３は、樹脂層６３１と、フィラー６３２とを含む。樹脂層６３１は、放熱部材５の面５ａとダイボンディングパッド２１との間に介在している。樹脂層６３１は、たとえば、エポキシなどの樹脂よりなる。フィラー６３２は、微細な形状であり、樹脂層６３１に混入されている。フィラー６３２は、樹脂層６３１を構成する材料の熱伝導率より大きい熱伝導率の材料よりなる。このような材料としては、ＡｌＮ、Ａｇなどが挙げられる。   In the present modification, the bonding layer 63 includes a resin layer 631 and a filler 632. The resin layer 631 is interposed between the surface 5 a of the heat dissipation member 5 and the die bonding pad 21. The resin layer 631 is made of a resin such as epoxy. The filler 632 has a fine shape and is mixed in the resin layer 631. The filler 632 is made of a material having a thermal conductivity higher than that of the material constituting the resin layer 631. Examples of such a material include AlN and Ag.

このような構成によれば、ダイボンディングパッド２１から放熱部材５へ、熱を伝えやすいフィラー６３２を経由して、熱が伝導しうる。そのため、ダイボンディングパッド２１から放熱部材５へ熱が伝わりやすくなる。したがって、半導体装置Ａ２５は、放熱性に優れる。   According to such a configuration, heat can be conducted from the die bonding pad 21 to the heat radiating member 5 via the filler 632 that easily conducts heat. Therefore, heat is easily transmitted from the die bonding pad 21 to the heat radiating member 5. Therefore, the semiconductor device A25 is excellent in heat dissipation.

なお、本実施形態の第１〜第４変形例における接合層６３として、本変形例の構成を採用してもよい。   Note that the configuration of this modification may be employed as the bonding layer 63 in the first to fourth modifications of the present embodiment.

＜第６変形例＞
次に、図６０を用いて、本実施形態の半導体装置の第６変形例について説明する。 <Sixth Modification>
Next, a sixth modification of the semiconductor device of this embodiment is described with reference to FIG.

図６０は、本実施形態の第６変形例にかかる半導体装置の部分拡大断面図である。   FIG. 60 is a partial enlarged cross-sectional view of a semiconductor device according to a sixth modification of the present embodiment.

同図に示す半導体装置Ａ２６は、放熱部材５の構成が、上述の半導体装置Ａ２０と異なる。半導体素子１、電極２〜４、接着層６１、メッキ層６２、接合層６３、２本のワイヤ６９、および、樹脂パッケージ７の各構成は、半導体装置Ａ２０の構成と同様であるから、説明を省略する。   The semiconductor device A26 shown in the figure is different from the semiconductor device A20 described above in the configuration of the heat dissipation member 5. Each configuration of the semiconductor element 1, the electrodes 2 to 4, the adhesive layer 61, the plating layer 62, the bonding layer 63, the two wires 69, and the resin package 7 is the same as the configuration of the semiconductor device A20. Omitted.

放熱部材５は、基材５５１と、絶縁膜５５２とを含む。基材５５１は、たとえば、アルミニウムなどの金属よりなる。絶縁膜５５２は、絶縁材料からなる。絶縁膜５５２は、基材５５１を構成する金属の酸化物よりなる。絶縁膜５５２は、基材５５１がアルミニウムよりなる場合、アルミニウムの陽極酸化皮膜であるとよい。絶縁膜５５２は、面５ａ，５ｂを構成している。   The heat dissipation member 5 includes a base material 551 and an insulating film 552. The base material 551 is made of a metal such as aluminum, for example. The insulating film 552 is made of an insulating material. The insulating film 552 is made of a metal oxide constituting the base material 551. The insulating film 552 is preferably an anodized film of aluminum when the base material 551 is made of aluminum. The insulating film 552 constitutes the surfaces 5a and 5b.

なお、本実施形態の第１〜第５変形例における放熱部材５として、本変形例の構成を採用してもよい。   In addition, you may employ | adopt the structure of this modification as the heat radiating member 5 in the 1st-5th modification of this embodiment.

＜第７変形例＞
次に、図６１〜図６５を用いて、本実施形態の半導体装置の第７変形例について説明する。 <Seventh Modification>
Next, a seventh modification of the semiconductor device of this embodiment will be described with reference to FIGS.

図６１は、本変形例にかかる半導体装置の断面図である。図６２は、本変形例にかかる半導体装置の底面図である。図６３は、本変形例にかかる半導体装置の底面図（一部透視化）である。   FIG. 61 is a cross-sectional view of a semiconductor device according to this variation. FIG. 62 is a bottom view of a semiconductor device according to this variation. FIG. 63 is a bottom view (partially see through) of the semiconductor device according to this variation.

これらの図に示す半導体装置Ａ２７は、半導体装置Ａ２０と同様に、半導体素子１と、電極２〜４と、接着層６１（図４１参照、本変形例では図示略）と、メッキ層６２と、接合層６３（図４１参照、本変形例では図示略）と、２本のワイヤ６９と、樹脂パッケージ７と、を備える。半導体装置Ａ２７は、放熱部材５の構成が、上述の半導体装置Ａ２０と異なる。半導体装置Ａ２７における半導体素子１、電極２〜４、接着層６１、メッキ層６２、接合層６３、２本のワイヤ６９、および、樹脂パッケージ７の各構成は、半導体装置Ａ２０の構成と同様であるから、説明を省略する。   Similar to the semiconductor device A20, the semiconductor device A27 shown in these drawings includes the semiconductor element 1, the electrodes 2 to 4, the adhesive layer 61 (see FIG. 41, not shown in this modification), the plating layer 62, A bonding layer 63 (see FIG. 41, not shown in this modification), two wires 69, and a resin package 7 are provided. The semiconductor device A27 differs from the above-described semiconductor device A20 in the configuration of the heat dissipation member 5. Each configuration of the semiconductor element 1, the electrodes 2 to 4, the adhesive layer 61, the plating layer 62, the bonding layer 63, the two wires 69, and the resin package 7 in the semiconductor device A27 is the same as that of the semiconductor device A20. Therefore, the description is omitted.

本変形例においては、放熱部材５は、第１基板５８と、第２基板５９とを含む。第１基板５８および第２基板５９はいずれも、セラミックなどの絶縁材料よりなる。このようなセラミックとしては、たとえば、アルミナ、ジルコニア、もしくは、チッ化アルミニウムが挙げられる。   In the present modification, the heat radiating member 5 includes a first substrate 58 and a second substrate 59. Both the first substrate 58 and the second substrate 59 are made of an insulating material such as ceramic. Examples of such a ceramic include alumina, zirconia, and aluminum nitride.

第１基板５８は、矩形状の平板である。第１基板５８は、面５ａを構成している。第２基板５９は、第１基板５８より小さい矩形状の平板である。第２基板５９は、第１基板５８に積層されている。第２基板５９は、面５ｂを構成している。第２基板５９は、後述のように、第１基板５８とともに焼成することにより、接合されている。第２基板５９は、ｘｙ平面視において、全体にわたって第１基板５８と重なる。   The first substrate 58 is a rectangular flat plate. The first substrate 58 constitutes the surface 5a. The second substrate 59 is a rectangular flat plate smaller than the first substrate 58. The second substrate 59 is stacked on the first substrate 58. The second substrate 59 constitutes the surface 5b. The second substrate 59 is bonded by firing together with the first substrate 58 as will be described later. The second substrate 59 entirely overlaps the first substrate 58 in the xy plan view.

第１基板５８は、脱落防止部５８１を有する。脱落防止部５８１は、ｘｙ平面視において、第２基板５９からはみ出ている部位である。すなわち、脱落防止部５８１は、第１基板５８のうち、ｘｙ平面視において、第２基板５９と重ならない部位である。図６１に示すように、脱落防止部５８１よりも方向ｚ２に向かう側に、樹脂パッケージ７が形成されている。このような構成によると、樹脂パッケージ７に対する放熱部材５の方向ｚ２側への移動が規制される。したがって、放熱部材５が樹脂パッケージ７から脱落することを防止できる。   The first substrate 58 has a drop prevention unit 581. The dropout prevention portion 581 is a portion that protrudes from the second substrate 59 in the xy plan view. That is, the drop-off prevention unit 581 is a part of the first substrate 58 that does not overlap the second substrate 59 in the xy plan view. As shown in FIG. 61, the resin package 7 is formed on the side toward the direction z2 from the drop-off preventing portion 581. According to such a structure, the movement to the direction z2 side of the thermal radiation member 5 with respect to the resin package 7 is controlled. Therefore, it is possible to prevent the heat radiating member 5 from dropping from the resin package 7.

次に、図６４、図６５を用いて、半導体装置Ａ２７の放熱部材５の製造方法の一例について簡単に説明する。   Next, an example of a method for manufacturing the heat dissipation member 5 of the semiconductor device A27 will be briefly described with reference to FIGS.

まず、図６４に示すように、セラミックからなるシート８７１を用意する。次に、シート８７１に、セラミックよりなる複数の基板８７２を配置する。次に、シート８７１と複数の基板８７２とを一括して焼成する。次に、図６５に示すように、シート８７１を、複数の個片８７３に切断する。各個片８７３には、基板８７２が接合されている。基板８７２が接合された個片８７３の一つを、放熱部材５として用いる。放熱部材５をダイボンディングパッド２１に接合層６３（図４１参照、本変形例では図示略）を介して接合するなど、半導体装置Ａ２０に関して述べた方法と同様の方法を行うことにより、半導体装置Ａ２７を製造することができる。   First, as shown in FIG. 64, a sheet 871 made of ceramic is prepared. Next, a plurality of substrates 872 made of ceramic are disposed on the sheet 871. Next, the sheet 871 and the plurality of substrates 872 are baked together. Next, as shown in FIG. 65, the sheet 871 is cut into a plurality of individual pieces 873. A substrate 872 is bonded to each piece 873. One of the pieces 873 to which the substrate 872 is bonded is used as the heat dissipation member 5. By performing the same method as described regarding the semiconductor device A20, such as bonding the heat dissipation member 5 to the die bonding pad 21 via the bonding layer 63 (see FIG. 41, not shown in this modification), the semiconductor device A27 is performed. Can be manufactured.

なお、本実施形態の第１〜第６変形例における放熱部材５として、第１基板５８と第２基板５９とが積層された本変形例の構成を採用してもよい。   Note that, as the heat dissipation member 5 in the first to sixth modifications of the present embodiment, the configuration of this modification in which the first substrate 58 and the second substrate 59 are stacked may be employed.

＜半導体装置の実装構造の変形例＞
次に、図６６を用いて、半導体装置の実装構造の変形例について示す。 <Modified example of mounting structure of semiconductor device>
Next, a modified example of the semiconductor device mounting structure will be described with reference to FIGS.

図６６は、本実施形態にかかる半導体装置の実装構造の変形例を示す要部断面図である。   FIG. 66 is a cross-sectional view of a principal part showing a modification of the mounting structure of the semiconductor device according to the present embodiment.

同図に示す半導体装置の実装構造Ｂ４は、半導体装置Ａ２０と、実装基板８１と、放熱板８２とを備える。半導体装置の実装構造Ｂ４は、半導体装置の実装構造Ｂ３と異なり、実装基板８１と平行に放熱板８２が形成されている。そして、リード２２，３２，４２のいずれもが屈曲した状態で、半導体装置Ａ２０が実装基板８１に実装されている。なお、半導体装置Ａ２０に代えて、半導体装置Ａ２１〜Ａ２７のいずれかが実装基板８１に実装されていてもよい。   The semiconductor device mounting structure B4 shown in the figure includes a semiconductor device A20, a mounting substrate 81, and a heat sink 82. The semiconductor device mounting structure B4 is different from the semiconductor device mounting structure B3 in that a heat sink 82 is formed in parallel with the mounting substrate 81. The semiconductor device A20 is mounted on the mounting substrate 81 with all the leads 22, 32, 42 bent. Instead of the semiconductor device A20, any of the semiconductor devices A21 to A27 may be mounted on the mounting substrate 81.

［第３実施形態］
次に、図６７〜図７８を用いて、本発明の第３実施形態について説明する。 [Third Embodiment]
Next, a third embodiment of the present invention will be described with reference to FIGS.

図６７は、本実施形態にかかる半導体装置の実装構造を示す要部断面図である。   FIG. 67 is a cross-sectional view of the principal part showing the mounting structure of the semiconductor device according to the present embodiment.

図６７に示す半導体装置の実装構造Ｂ５は、半導体装置Ａ３０と、実装基板８１と、放熱板８２とを備える。   A semiconductor device mounting structure B5 shown in FIG. 67 includes a semiconductor device A30, a mounting substrate 81, and a heat sink 82.

実装基板８１は、複数の電子部品が実装される基板である。実装基板８１は、絶縁性の材料よりなる。実装基板８１には図示しない配線パターンが形成されている。実装基板８１には、複数の孔８１１が形成されている。放熱板８２は、実装基板８１に立設されている。放熱板８２は、熱伝導率の比較的大きな材料、たとえば、アルミニウムなどの金属よりなる。   The mounting substrate 81 is a substrate on which a plurality of electronic components are mounted. The mounting substrate 81 is made of an insulating material. A wiring pattern (not shown) is formed on the mounting substrate 81. A plurality of holes 811 are formed in the mounting substrate 81. The heat sink 82 is erected on the mounting substrate 81. The heat sink 82 is made of a material having a relatively high thermal conductivity, for example, a metal such as aluminum.

図６８は、本実施形態にかかる半導体装置の正面図である。図６９は、本実施形態にかかる半導体装置の平面図である。図７０は、本実施形態にかかる半導体装置の底面図である。図７１は、本実施形態にかかる半導体装置の断面図である。図７２は、本実施形態にかかる半導体装置の平面図（一部透視化）である。図７３は、本実施形態にかかる半導体装置の底面図（一部透視化）である。図７４は、図７１に示した半導体装置の部分拡大断面図である。   FIG. 68 is a front view of the semiconductor device according to the present embodiment. FIG. 69 is a plan view of the semiconductor device according to the present embodiment. FIG. 70 is a bottom view of the semiconductor device according to the present embodiment. FIG. 71 is a cross-sectional view of the semiconductor device according to the present embodiment. FIG. 72 is a plan view (partially see through) of the semiconductor device according to the present embodiment. FIG. 73 is a bottom view (partially see through) of the semiconductor device according to the present embodiment. 74 is a partial enlarged cross-sectional view of the semiconductor device shown in FIG.

これらの図に示す半導体装置Ａ３０は、半導体素子１と、電極２〜４と、接着層６１（図７４参照、その他の図では省略）と、メッキ層６２（図６７、図７１参照、その他の図では省略）と、２本のワイヤ６９と、樹脂パッケージ７と、絶縁膜８と、を備える。図７２、図７３では、樹脂パッケージ７を２点鎖線で示している。半導体装置Ａ３０は、実装基板８１に実装されている。図６７に示すように、半導体装置Ａ３０は、半導体素子１の種類により、電気回路におけるスイッチング機能、整流機能、増幅機能などを果たす電子部品として用いられる。   The semiconductor device A30 shown in these drawings includes a semiconductor element 1, electrodes 2 to 4, an adhesive layer 61 (see FIG. 74, omitted in other drawings), and a plated layer 62 (see FIGS. 67 and 71, other components). (Not shown in the figure), two wires 69, a resin package 7, and an insulating film 8. 72 and 73, the resin package 7 is indicated by a two-dot chain line. The semiconductor device A30 is mounted on the mounting substrate 81. As shown in FIG. 67, the semiconductor device A30 is used as an electronic component that performs a switching function, a rectifying function, an amplifying function, and the like in an electric circuit depending on the type of the semiconductor element 1.

図６７、図７１、図７２に示す半導体素子１は、平面視矩形状である。半導体素子１は、たとえば、ダイオードやトランジスタなどの半導体からなる素子である。本実施形態では、半導体素子１はトランジスタである。   The semiconductor element 1 shown in FIGS. 67, 71, and 72 has a rectangular shape in plan view. The semiconductor element 1 is an element made of a semiconductor such as a diode or a transistor. In the present embodiment, the semiconductor element 1 is a transistor.

図７１〜図７３に示す電極２は、ダイボンディングパッド２１と、リード２２とを含む。ダイボンディングパッド２１およびリード２２は、たとえば、銅などの導電材料よりなる。   The electrode 2 shown in FIGS. 71 to 73 includes a die bonding pad 21 and leads 22. The die bonding pad 21 and the lead 22 are made of a conductive material such as copper, for example.

ダイボンディングパッド２１は、半導体素子１を搭載するためのものである。ダイボンディングパッド２１は、平板状である。ダイボンディングパッド２１は、配置面２１１と、裏面２１２とを有する。配置面２１１は方向ｚ１を向く。裏面２１２は、方向ｚ２を向く。配置面２１１には、半導体素子１が配置されている。ダイボンディングパッド２１には半導体素子１にて発生した熱が伝わる。ダイボンディングパッド２１には、配置面２１１から裏面２１２にわたって貫通する孔２１４が形成されている。図７２に示すように、孔２１４は、ｘｙ平面視において、ダイボンディングパッド２１の方向ｘ２側の端部からｘ１方向に凹む形状である。   The die bonding pad 21 is for mounting the semiconductor element 1. The die bonding pad 21 has a flat plate shape. The die bonding pad 21 has an arrangement surface 211 and a back surface 212. The arrangement surface 211 faces the direction z1. The back surface 212 faces the direction z2. The semiconductor element 1 is arranged on the arrangement surface 211. Heat generated in the semiconductor element 1 is transmitted to the die bonding pad 21. The die bonding pad 21 has a hole 214 penetrating from the arrangement surface 211 to the back surface 212. As shown in FIG. 72, the hole 214 has a shape that is recessed in the x1 direction from the end on the direction x2 side of the die bonding pad 21 in the xy plan view.

リード２２は、ダイボンディングパッド２１から線状に延びる形状である。リード２２は挿入実装用のものである。図６７に示すように、リード２２が孔８１１に挿入される。これにより、半導体装置Ａ３０が実装基板８１に実装される。リード２２を実装基板８１に固定するために、孔８１１にはハンダ８４が充填されている。図７１〜図７３に示すように、リード２２は、連結部２２１と、端子部２２２とを有する。本実施形態においては、連結部２２１と端子部２２２とは一体成型されている。連結部２２１は、ダイボンディングパッド２１につながる。連結部２２１は、ダイボンディングパッド２１から、配置面２１１と交差する方向に延びる形状である。端子部２２２は、連結部２２１につながる。端子部２２２は、連結部２２１から方向ｘ１に向かって延びる。端子部２２２は、後述の樹脂パッケージ７から突出する部位を有する。   The lead 22 has a shape extending linearly from the die bonding pad 21. The lead 22 is for insertion mounting. As shown in FIG. 67, the lead 22 is inserted into the hole 811. As a result, the semiconductor device A30 is mounted on the mounting substrate 81. In order to fix the lead 22 to the mounting substrate 81, the hole 811 is filled with solder 84. As shown in FIGS. 71 to 73, the lead 22 has a connecting portion 221 and a terminal portion 222. In the present embodiment, the connecting portion 221 and the terminal portion 222 are integrally molded. The connecting part 221 is connected to the die bonding pad 21. The connecting portion 221 has a shape extending from the die bonding pad 21 in a direction intersecting with the arrangement surface 211. The terminal part 222 is connected to the connecting part 221. The terminal portion 222 extends from the connecting portion 221 in the direction x1. The terminal portion 222 has a portion that protrudes from a resin package 7 described later.

図７２、図７３に示す電極３は、ワイヤボンディングパッド３１と、リード３２とを含む。電極３は、ｘｙ平面視において、ダイボンディングパッド２１の方向ｘ１側、且つ、リード２２の方向ｙ１側、に位置する。ワイヤボンディングパッド３１およびリード３２は、一体成型されている。ワイヤボンディングパッド３１およびリード３２は、たとえば銅などの導電性材料よりなる。ワイヤボンディングパッド３１は、ダイボンディングパッド２１より小さい略矩形の平板状である。リード３２は、ワイヤボンディングパッド３１とつながる。リード３２は、ワイヤボンディングパッド３１から方向ｘ１に向かって線状に延びる形状である。リード３２は、リード２２に並列されている。リード３２は、後述の樹脂パッケージ７から突出する部位を有する。リード３２は挿入実装用のものである。図６７に示すように、リード３２は孔８１１に挿入される。これにより、半導体装置Ａ３０が実装基板８１に実装される。リード３２を実装基板８１に固定するために、孔８１１にハンダ８４が充填されている。   The electrode 3 shown in FIGS. 72 and 73 includes a wire bonding pad 31 and a lead 32. The electrode 3 is located on the direction x1 side of the die bonding pad 21 and on the direction y1 side of the lead 22 in the xy plan view. The wire bonding pad 31 and the lead 32 are integrally molded. The wire bonding pad 31 and the lead 32 are made of a conductive material such as copper, for example. The wire bonding pad 31 has a substantially rectangular flat plate shape smaller than the die bonding pad 21. The lead 32 is connected to the wire bonding pad 31. The lead 32 has a shape extending linearly from the wire bonding pad 31 toward the direction x1. The lead 32 is in parallel with the lead 22. The lead 32 has a portion protruding from a resin package 7 described later. The lead 32 is for insertion mounting. As shown in FIG. 67, the lead 32 is inserted into the hole 811. As a result, the semiconductor device A30 is mounted on the mounting substrate 81. In order to fix the lead 32 to the mounting substrate 81, the hole 811 is filled with solder 84.

図７２、図７３に示す電極４は、ワイヤボンディングパッド４１と、リード４２とを含む。電極４は、ｘｙ平面視において、ダイボンディングパッド２１の方向ｘ１側、且つ、リード２２の方向ｙ２側、に位置する。ワイヤボンディングパッド４１およびリード４２は、一体成型されている。ワイヤボンディングパッド４１およびリード４２は、たとえば銅などの導電性材料よりなる。ワイヤボンディングパッド４１は、ダイボンディングパッド２１より小さい略矩形の平板状である。リード４２は、ワイヤボンディングパッド４１とつながる。リード４２は、ワイヤボンディングパッド４１から方向ｘ１に向かって線状に延びる形状である。リード４２を実装基板８１に固定するために、孔８１１にハンダ８４が充填されている。リード４２は、リード２２に並列されている。リード４２とリード３２との間に、リード２２が位置する。リード４２は、後述の樹脂パッケージ７から突出する部位を有する。リード４２は挿入実装用のものである。図６７に示すように、リード４２が孔８１１に挿入される。これにより、半導体装置Ａ３０が実装基板８１に実装される。   The electrode 4 shown in FIGS. 72 and 73 includes a wire bonding pad 41 and leads 42. The electrode 4 is located on the direction x1 side of the die bonding pad 21 and on the direction y2 side of the lead 22 in the xy plan view. The wire bonding pad 41 and the lead 42 are integrally molded. The wire bonding pad 41 and the lead 42 are made of a conductive material such as copper, for example. The wire bonding pad 41 has a substantially rectangular flat plate shape smaller than the die bonding pad 21. The lead 42 is connected to the wire bonding pad 41. The lead 42 has a shape extending linearly from the wire bonding pad 41 in the direction x1. In order to fix the lead 42 to the mounting substrate 81, the hole 811 is filled with solder 84. The lead 42 is parallel to the lead 22. The lead 22 is located between the lead 42 and the lead 32. The lead 42 has a portion protruding from a resin package 7 described later. The lead 42 is for insertion mounting. As shown in FIG. 67, the lead 42 is inserted into the hole 811. As a result, the semiconductor device A30 is mounted on the mounting substrate 81.

図７４に示す接着層６１は、半導体素子１とダイボンディングパッド２１との間に介在する。接着層６１は、半導体素子１をダイボンディングパッド２１に接着するためのものである。本実施形態においては、接着層６１を介して、半導体素子１がダイボンディングパッド２１と導通している。接着層６１は、たとえば、銀ペーストもしくはハンダペーストである。   The adhesive layer 61 shown in FIG. 74 is interposed between the semiconductor element 1 and the die bonding pad 21. The adhesive layer 61 is for bonding the semiconductor element 1 to the die bonding pad 21. In the present embodiment, the semiconductor element 1 is electrically connected to the die bonding pad 21 through the adhesive layer 61. The adhesive layer 61 is, for example, a silver paste or a solder paste.

図７１に示すように、樹脂パッケージ７は、半導体素子１、および、電極２〜４を覆っている。樹脂パッケージ７は、たとえば、黒色のエポキシ樹脂よりなる。図６８に示すように、樹脂パッケージ７は、第１面７１と、第２面７２とを有する。第１面７１は、平坦面７１５とテーパ面７１６とを有する。図６７に示すように、平坦面７１５は、半導体装置Ａ３０を実装基板８１に実装するための実装面である。図７４に示すように、平坦面７１５からは、ダイボンディングパッド２１の裏面２１２が露出している。本実施形態においては、平坦面７１５は、裏面２１２と面一となっている。なお、平坦面７１５は、裏面２１２と面一でなくてもよい。図６８に示すように、テーパ面７１６は、平坦面７１５につながる。テーパ面７１６は、方向ｚ１に向かうにつれ、ｘｙ平面における外側に向かう形状である。   As shown in FIG. 71, the resin package 7 covers the semiconductor element 1 and the electrodes 2 to 4. The resin package 7 is made of, for example, a black epoxy resin. As shown in FIG. 68, the resin package 7 has a first surface 71 and a second surface 72. The first surface 71 has a flat surface 715 and a tapered surface 716. As shown in FIG. 67, the flat surface 715 is a mounting surface for mounting the semiconductor device A30 on the mounting substrate 81. As shown in FIG. 74, the back surface 212 of the die bonding pad 21 is exposed from the flat surface 715. In the present embodiment, the flat surface 715 is flush with the back surface 212. Note that the flat surface 715 may not be flush with the back surface 212. As shown in FIG. 68, the tapered surface 716 is connected to the flat surface 715. The taper surface 716 has a shape toward the outside in the xy plane as it goes in the direction z1.

図６８に示すように、第２面７２は、複数の平坦面７２５と、複数のテーパ面７２６とを有する。各テーパ面７２６は、複数の平坦面７２５のいずれかにつながる。各テーパ面７２６は、方向ｚ２に向かうにつれ、ｘｙ平面における外側に向かう形状である。各テーパ面７２６は、境界７３において、テーパ面７１６とつながる。樹脂パッケージ７には、図６９に示すように、複数の平坦面７２５の一つから凹むピン跡７２１が形成されている。また、図６９、図７０に示すように、樹脂パッケージ７には、ネジ穴７８が形成されている。図６７に示すように、ネジ穴７８には、半導体装置Ａ３０を放熱板８２に固定するためのネジ８３が挿通される。   As shown in FIG. 68, the second surface 72 has a plurality of flat surfaces 725 and a plurality of tapered surfaces 726. Each tapered surface 726 is connected to one of the plurality of flat surfaces 725. Each tapered surface 726 has a shape toward the outside in the xy plane as it goes in the direction z2. Each tapered surface 726 is connected to the tapered surface 716 at the boundary 73. As shown in FIG. 69, the resin package 7 has a pin mark 721 that is recessed from one of the plurality of flat surfaces 725. As shown in FIGS. 69 and 70, the resin package 7 is formed with a screw hole 78. As shown in FIG. 67, a screw 83 for fixing the semiconductor device A30 to the heat sink 82 is inserted into the screw hole 78.

図７１、図７４によく表れているように、絶縁膜８は、ダイボンディングパッド２１の裏面２１２と、樹脂パッケージ７における平坦面７１５とを覆っている。絶縁膜８は、裏面２１２と平坦面７１５とを直接覆っている。すなわち、絶縁膜８は、裏面２１２および平坦面７１５に接している。半導体装置Ａ３０を使用する際にダイボンディングパッド２１に電流が流れるのであるならば、絶縁膜８は、厚さ方向に約６ｋＶの電圧が印加されても、絶縁破壊しないことが好ましい。絶縁膜８の厚さ（方向ｚにおける寸法）は、ダイボンディングパッド２１の厚さ（方向ｚにおける寸法）より小さい。ダイボンディングパッド２１の厚さは、たとえば、２００〜８００μｍである。一方、絶縁膜８の厚さは、たとえば、１０〜２００μｍである。絶縁膜８を構成する材料の絶縁耐圧は、たとえば、３〜４．６ｋＶ／ｍｍである。絶縁膜８を構成する材料は、たとえば、ポリアミドイミドもしくはポリイミドが挙げられる。絶縁膜８は、面８ａを有する。面８ａは、方向ｚ２を向く。   As clearly shown in FIGS. 71 and 74, the insulating film 8 covers the back surface 212 of the die bonding pad 21 and the flat surface 715 of the resin package 7. The insulating film 8 directly covers the back surface 212 and the flat surface 715. That is, the insulating film 8 is in contact with the back surface 212 and the flat surface 715. If a current flows through the die bonding pad 21 when using the semiconductor device A30, the insulating film 8 preferably does not break down even when a voltage of about 6 kV is applied in the thickness direction. The thickness of the insulating film 8 (dimension in the direction z) is smaller than the thickness of the die bonding pad 21 (dimension in the direction z). The thickness of the die bonding pad 21 is, for example, 200 to 800 μm. On the other hand, the thickness of the insulating film 8 is, for example, 10 to 200 μm. The withstand voltage of the material constituting the insulating film 8 is, for example, 3 to 4.6 kV / mm. Examples of the material constituting the insulating film 8 include polyamideimide or polyimide. The insulating film 8 has a surface 8a. The surface 8a faces the direction z2.

図６７に示すように、面８ａは、放熱板８２に正対している。面８ａと放熱板８２との間には、放熱用のグリース８９が介在していてもよい。もしくは、図示しないが、面８ａと放熱板８２とが接していてもよい。これらは、半導体装置Ａ３０の放熱性向上の観点から好ましい。   As shown in FIG. 67, the surface 8a faces the heat sink 82. A heat radiating grease 89 may be interposed between the surface 8 a and the heat radiating plate 82. Or although not shown in figure, the surface 8a and the heat sink 82 may contact | connect. These are preferable from the viewpoint of improving heat dissipation of the semiconductor device A30.

図７２に示す２本のワイヤ６９は、たとえば、アルミニウムなどの金属よりなる。２本のワイヤ６９のうちの一つは、半導体素子１とワイヤボンディングパッド３１とに接合されている。これにより、半導体素子１とワイヤボンディングパッド３１とが導通している。２本のワイヤ６９のうちの一つは、半導体素子１とワイヤボンディングパッド４１とに接合されている。これにより、半導体素子１とワイヤボンディングパッド４１とが導通している。半導体素子１がトランジスタでなくダイオードである場合には、ワイヤボンディングパッド３１，４１のいずれにもワイヤ６９がボンディングされている必要はない。この場合、ワイヤボンディングパッド３１，４１のいずれか一方に、ワイヤ６９がボンディングされていればよい。   The two wires 69 shown in FIG. 72 are made of a metal such as aluminum, for example. One of the two wires 69 is bonded to the semiconductor element 1 and the wire bonding pad 31. Thereby, the semiconductor element 1 and the wire bonding pad 31 are conducted. One of the two wires 69 is bonded to the semiconductor element 1 and the wire bonding pad 41. Thereby, the semiconductor element 1 and the wire bonding pad 41 are electrically connected. When the semiconductor element 1 is not a transistor but a diode, the wire 69 need not be bonded to either of the wire bonding pads 31 and 41. In this case, the wire 69 may be bonded to either one of the wire bonding pads 31 and 41.

図６７、図７１に示すメッキ層６２は、各リード２２，３２，４２の樹脂パッケージ７から突出している部位を覆っている。メッキ層６２は、たとえば、スズと銀と銅との合金よりなる。   The plated layer 62 shown in FIGS. 67 and 71 covers the portions of the leads 22, 32, 42 that protrude from the resin package 7. The plated layer 62 is made of an alloy of tin, silver and copper, for example.

次に、図７５〜図７８を用いて、半導体装置Ａ３０の製造方法の一例について説明する。   Next, an example of a manufacturing method of the semiconductor device A30 will be described with reference to FIGS.

まず、図７５に示すように、電極２’，３’，４’を形成する。次に、図７６に示すように、ダイボンディングパッド２１の配置面２１１に、図７４に示した接着層６１を介して半導体素子１を配置する。半導体素子１の配置は、還元雰囲気中の、たとえば３００〜３５０℃の環境にて行う。   First, as shown in FIG. 75, electrodes 2 ', 3' and 4 'are formed. Next, as shown in FIG. 76, the semiconductor element 1 is arranged on the arrangement surface 211 of the die bonding pad 21 through the adhesive layer 61 shown in FIG. The semiconductor element 1 is disposed in an environment of, for example, 300 to 350 ° C. in a reducing atmosphere.

次に、半導体素子１とワイヤボンディングパッド３１とに、ワイヤ６９を接合する。同様に、半導体素子１とワイヤボンディングパッド４１とに、ワイヤ６９を接合する。ワイヤ６９の接合は、第１実施形態で示したように行う。   Next, the wire 69 is bonded to the semiconductor element 1 and the wire bonding pad 31. Similarly, the wire 69 is bonded to the semiconductor element 1 and the wire bonding pad 41. The bonding of the wire 69 is performed as shown in the first embodiment.

次に、図７７に示すように、金型８５および金型８６によって、リード２２’，３２’，４２’を挟み込む（図７７では、リード４２’のみ示す）。金型８５，８６がリード２２’，３２’，４２’を挟み込んでいる状態で、金型８５，８６をリード２２’，３２’，４２’に固定する。ピン８８を用いて、金型８５，８６に対しダイボンディングパッド２１を固定する。金型８５は、ダイボンディングパッド２１の裏面２１２に当接している。金型８５，８６によってリード２２’，３２’，４２’を挟み込んだ際、金型８５および金型８６に囲まれた空間８９１が形成される。空間８９１は、ダイボンディングパッド２１や、半導体素子１などを収容している。   Next, as shown in FIG. 77, the leads 22 ', 32', and 42 'are sandwiched between the mold 85 and the mold 86 (only the lead 42' is shown in FIG. 77). The molds 85 and 86 are fixed to the leads 22 ′, 32 ′, and 42 ′ with the molds 85 and 86 sandwiching the leads 22 ′, 32 ′, and 42 ′. The die bonding pad 21 is fixed to the molds 85 and 86 using the pins 88. The mold 85 is in contact with the back surface 212 of the die bonding pad 21. When the leads 22 ′, 32 ′ and 42 ′ are sandwiched between the molds 85 and 86, a space 891 surrounded by the mold 85 and the mold 86 is formed. The space 891 accommodates the die bonding pad 21, the semiconductor element 1, and the like.

次に、空間８９１に樹脂を注入する。次に、ダイボンディングパッド２１からピン８８をわずかに離間させる。すると、ダイボンディングパッド２１およびピン８８の間に樹脂が入り込む。その後、樹脂が完全に硬化したのち、樹脂パッケージ７から金型８５，８６を取り外す。このようにして、図７８に示す樹脂パッケージ７が形成される。樹脂パッケージ７のうち金型８５によって形成された面が、第１面７１となる。一方、樹脂パッケージ７のうち金型８６によって形成された面が、第２面７２となる。樹脂パッケージ７のうちピン８８が挿入されていた部位は、ピン跡７２１となる。   Next, resin is injected into the space 891. Next, the pin 88 is slightly separated from the die bonding pad 21. Then, the resin enters between the die bonding pad 21 and the pin 88. Thereafter, after the resin is completely cured, the molds 85 and 86 are removed from the resin package 7. In this way, the resin package 7 shown in FIG. 78 is formed. A surface formed by the mold 85 in the resin package 7 becomes the first surface 71. On the other hand, the surface formed by the metal mold 86 in the resin package 7 becomes the second surface 72. A portion of the resin package 7 where the pin 88 is inserted becomes a pin mark 721.

次に、ダイボンディングパッド２１の裏面２１２と、樹脂パッケージ７の平坦面７１５とに、絶縁膜８を形成する。絶縁膜８の形成は、ダイボンディングパッド２１の裏面２１２などを表面処理することにより行う。このような表面処理としては、たとえば、スプレーコーティングが挙げられる。なお、この際、ネジ穴７８の一部に絶縁膜８が形成されることもある。その後、図７６に示した線８９９に沿ってリード２２’，３２’，４２’を切断するなどして、半導体装置Ａ３０が製造される。   Next, the insulating film 8 is formed on the back surface 212 of the die bonding pad 21 and the flat surface 715 of the resin package 7. The insulating film 8 is formed by subjecting the back surface 212 of the die bonding pad 21 to a surface treatment. Examples of such surface treatment include spray coating. At this time, the insulating film 8 may be formed in a part of the screw hole 78. Thereafter, the semiconductor device A30 is manufactured by cutting the leads 22 ', 32', and 42 'along the line 899 shown in FIG.

次に、本実施形態の作用効果について説明する。   Next, the effect of this embodiment is demonstrated.

半導体装置Ａ３０においては、ダイボンディングパッド２１の裏面２１２が樹脂パッケージ７から露出している。そのため、裏面２１２を覆う絶縁膜８も樹脂パッケージ７に覆われていない部分を有する。これにより、ダイボンディングパッド２１から絶縁膜８に伝わった熱は、樹脂パッケージ７を介さずに、放熱板８２へ伝導しうる。その結果、絶縁膜８から放熱板８２へ速やかに熱が伝わる。したがって、半導体装置Ａ３０は、半導体素子１が過度に高温となることを抑制するのに適する。すなわち、半導体装置Ａ３０は、放熱性に特に優れている。   In the semiconductor device A30, the back surface 212 of the die bonding pad 21 is exposed from the resin package 7. Therefore, the insulating film 8 that covers the back surface 212 also has a portion that is not covered by the resin package 7. Thereby, the heat transmitted from the die bonding pad 21 to the insulating film 8 can be conducted to the heat radiating plate 82 without passing through the resin package 7. As a result, heat is quickly transferred from the insulating film 8 to the heat sink 82. Therefore, the semiconductor device A30 is suitable for suppressing the semiconductor element 1 from becoming excessively high in temperature. That is, the semiconductor device A30 is particularly excellent in heat dissipation.

上述のように、ダイボンディングパッド２１への半導体素子１の配置は、約３００〜３５０℃の環境においてなされる。また、本実施形態にかかる半導体装置の製造方法においては、半導体素子１をダイボンディングパッド２１に配置した後に、絶縁膜８を形成している。そのため、絶縁膜８を構成する材料として、ダイボンディングパッド２１が配置される際の温度（３００〜３５０℃）よりも耐熱温度が低いものを、用いることができる。その結果、絶縁膜８を構成する材料の選択の幅が広がる。   As described above, the semiconductor element 1 is disposed on the die bonding pad 21 in an environment of about 300 to 350 ° C. In the method for manufacturing the semiconductor device according to the present embodiment, the insulating film 8 is formed after the semiconductor element 1 is disposed on the die bonding pad 21. Therefore, a material having a heat resistant temperature lower than the temperature (300 to 350 ° C.) when the die bonding pad 21 is disposed can be used as the material constituting the insulating film 8. As a result, the selection range of the material constituting the insulating film 8 is widened.

以下に、本実施形態の変形例を示す。以下の変形例では、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。   Below, the modification of this embodiment is shown. In the following modifications, the same or similar elements as those in the above embodiment are denoted by the same reference numerals as those in the above embodiment.

＜第１変形例＞
次に、図７９〜図８３を用いて、本実施形態にかかる半導体装置の第１変形例について説明する。 <First Modification>
Next, a first modification of the semiconductor device according to the present embodiment will be described with reference to FIGS.

図７９は、本実施形態の第１変形例にかかる半導体装置の断面図である。図８０は、本実施形態の第１変形例にかかる半導体装置の底面図である。図８１は、図７９に示した半導体装置の部分拡大断面図である。   FIG. 79 is a cross-sectional view of the semiconductor device according to the first modification example of the present embodiment. FIG. 80 is a bottom view of the semiconductor device according to the first modification example of the present embodiment. 81 is a partial enlarged cross-sectional view of the semiconductor device shown in FIG.

これらの図に示す半導体装置Ａ３１は、半導体素子１と、電極２〜４と、接着層６１（図８１参照、本変形例では図示略）と、メッキ層６２と、２本のワイヤ６９と、樹脂パッケージ７と、絶縁膜８と、を備える。半導体素子１、電極２〜４、接着層６１、メッキ層６２、およびワイヤ６９の各構成は、上述の半導体装置Ａ３０と同様であるから、説明を省略する。   The semiconductor device A31 shown in these drawings includes a semiconductor element 1, electrodes 2 to 4, an adhesive layer 61 (see FIG. 81, not shown in this modification), a plating layer 62, two wires 69, A resin package 7 and an insulating film 8 are provided. Since each configuration of the semiconductor element 1, the electrodes 2 to 4, the adhesive layer 61, the plating layer 62, and the wire 69 is the same as that of the semiconductor device A30 described above, the description thereof is omitted.

図７９、図８１に示すように、絶縁膜８は、ダイボンディングパッド２１の裏面２１２を覆っている。絶縁膜８は、裏面２１２を直接覆っている。すなわち、絶縁膜８は、裏面２１２に接している。半導体装置Ａ３０を使用する際にダイボンディングパッド２１に電流が流れるのであるならば、絶縁膜８は、厚さ方向に約６ｋＶの電圧が印加されても、絶縁破壊しないことが好ましい。絶縁膜８の厚さ（方向ｚにおける寸法）は、ダイボンディングパッド２１の厚さ（方向ｚにおける寸法）より小さい。ダイボンディングパッド２１の厚さは、たとえば、２００〜８００μｍである。一方、絶縁膜８の厚さは、たとえば、１０〜２００μｍである。絶縁膜８を構成する材料の絶縁耐圧は、たとえば、３〜４．６ｋＶ／ｍｍである。本変形例においては、絶縁膜８を構成する材料の耐熱温度は、たとえば、４００℃程度であることが好ましい。絶縁膜８を構成する材料は、たとえば、ポリアミドイミド系の材料が挙げられる。絶縁膜８は、面８ａを有する。面８ａは、方向ｚ２を向く。面８ａは、樹脂パッケージ７から露出する露出面となっている。   As shown in FIGS. 79 and 81, the insulating film 8 covers the back surface 212 of the die bonding pad 21. The insulating film 8 directly covers the back surface 212. That is, the insulating film 8 is in contact with the back surface 212. If a current flows through the die bonding pad 21 when using the semiconductor device A30, the insulating film 8 preferably does not break down even when a voltage of about 6 kV is applied in the thickness direction. The thickness of the insulating film 8 (dimension in the direction z) is smaller than the thickness of the die bonding pad 21 (dimension in the direction z). The thickness of the die bonding pad 21 is, for example, 200 to 800 μm. On the other hand, the thickness of the insulating film 8 is, for example, 10 to 200 μm. The withstand voltage of the material constituting the insulating film 8 is, for example, 3 to 4.6 kV / mm. In this modification, the heat-resistant temperature of the material constituting the insulating film 8 is preferably about 400 ° C., for example. Examples of the material constituting the insulating film 8 include a polyamideimide-based material. The insulating film 8 has a surface 8a. The surface 8a faces the direction z2. The surface 8 a is an exposed surface exposed from the resin package 7.

面８ａと放熱板８２とは接しているか、もしくは、面８ａと放熱板８２との間に放熱用のグリース（図示略）が介在しているとよい。これは、半導体装置Ａ３１の放熱性向上の観点から好ましい。   It is preferable that the surface 8a and the heat radiating plate 82 are in contact with each other, or that heat radiating grease (not shown) is interposed between the surface 8a and the heat radiating plate 82. This is preferable from the viewpoint of improving the heat dissipation of the semiconductor device A31.

図７９、図８１に示すように、本変形例においては、平坦面７１５は、絶縁膜８の面８ａと面一となっている。なお、平坦面７１５と面８ａとが面一であることは必ずしも必要ではない。図示しないが、たとえば、樹脂パッケージ７が面８ａの一部を覆っていてもよい。   As shown in FIGS. 79 and 81, in this modification, the flat surface 715 is flush with the surface 8 a of the insulating film 8. Note that the flat surface 715 and the surface 8a are not necessarily flush with each other. Although not shown, for example, the resin package 7 may cover a part of the surface 8a.

次に、図８２、図８３を用いて、半導体装置Ａ３１の製造方法の一例について説明する。   Next, an example of a method for manufacturing the semiconductor device A31 will be described with reference to FIGS.

まず、図８２に示すように、電極２’，３’，４’を形成する。次に、ダイボンディングパッド２１の裏面２１２に、絶縁膜８を形成する。絶縁膜８の形成は、ダイボンディングパッド２１の裏面２１２を表面処理することにより行う。このような表面処理としては、たとえば、スプレーコーティングが挙げられる。次に、図８３に示すように、ダイボンディングパッド２１の配置面２１１に、接着層６１を介して半導体素子１を配置する。半導体素子１の配置は、還元雰囲気中の、たとえば３００〜３５０℃の環境にて行う。   First, as shown in FIG. 82, electrodes 2 ', 3', and 4 'are formed. Next, the insulating film 8 is formed on the back surface 212 of the die bonding pad 21. The insulating film 8 is formed by subjecting the back surface 212 of the die bonding pad 21 to surface treatment. Examples of such surface treatment include spray coating. Next, as shown in FIG. 83, the semiconductor element 1 is arranged on the arrangement surface 211 of the die bonding pad 21 via the adhesive layer 61. The semiconductor element 1 is disposed in an environment of, for example, 300 to 350 ° C. in a reducing atmosphere.

その後、半導体装置Ａ３０を製造するのと同様に、ワイヤ６９をボンディングし、樹脂パッケージ７を形成するなどして、半導体装置Ａ３１を製造する。   Thereafter, in the same manner as in manufacturing the semiconductor device A30, the wire 69 is bonded to form the resin package 7, and the semiconductor device A31 is manufactured.

半導体装置Ａ３１においては、ダイボンディングパッド２１の裏面２１２が樹脂パッケージ７から露出している。そのため、裏面２１２を覆う絶縁膜８も樹脂パッケージ７に覆われていない部分を有する。これにより、ダイボンディングパッド２１から絶縁膜８に伝わった熱は、樹脂パッケージ７を介さずに、放熱板８２へ伝導しうる。その結果、絶縁膜８から放熱板８２へ速やかに熱が伝わる。したがって、半導体装置Ａ３１は、半導体素子１が過度に高温となることを抑制するのに適する。すなわち、半導体装置Ａ３１は、放熱性に特に優れている。   In the semiconductor device A31, the back surface 212 of the die bonding pad 21 is exposed from the resin package 7. Therefore, the insulating film 8 that covers the back surface 212 also has a portion that is not covered by the resin package 7. Thereby, the heat transmitted from the die bonding pad 21 to the insulating film 8 can be conducted to the heat radiating plate 82 without passing through the resin package 7. As a result, heat is quickly transferred from the insulating film 8 to the heat sink 82. Therefore, the semiconductor device A31 is suitable for suppressing the semiconductor element 1 from becoming excessively high temperature. That is, the semiconductor device A31 is particularly excellent in heat dissipation.

次に、図８４を用いて、本実施形態の半導体装置の実装構造の変形例について示す。   Next, a modification of the mounting structure of the semiconductor device of this embodiment will be described with reference to FIG.

図８４は、本変形例にかかる半導体装置の実装構造の要部断面図である。同図に示す半導体装置の実装構造Ｂ６は、半導体装置Ａ３０と、実装基板８１と、放熱板８２とを備える。半導体装置の実装構造Ｂ６は、半導体装置の実装構造Ｂ５と異なり、実装基板８１と平行に放熱板８２が形成されている。そして、リード２２，３２，４２のいずれもが屈曲した状態で、半導体装置Ａ３０が実装基板８１に実装されている。なお、半導体装置Ａ３０に代えて、半導体装置Ａ３１が実装基板８１に実装されていてもよい。   FIG. 84 is a fragmentary cross-sectional view of the mounting structure of the semiconductor device according to this variation. The semiconductor device mounting structure B6 shown in the figure includes a semiconductor device A30, a mounting substrate 81, and a heat sink 82. The semiconductor device mounting structure B6 is different from the semiconductor device mounting structure B5 in that a heat sink 82 is formed in parallel with the mounting substrate 81. The semiconductor device A30 is mounted on the mounting substrate 81 with all of the leads 22, 32, 42 bent. Instead of the semiconductor device A30, the semiconductor device A31 may be mounted on the mounting substrate 81.

本発明の範囲は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。   The scope of the present invention is not limited to the embodiment described above. The specific configuration of each part of the present invention can be changed in various ways.

Ｂ１〜Ｂ６ 半導体装置の実装構造
Ａ１０〜Ａ１３，Ａ２０〜Ａ２７，Ａ３０，Ａ３１ 半導体装置
１ 半導体素子
２，２’ 電極
２１ ダイボンディングパッド
２１１ 配置面
２１２ 裏面
２１４ 孔
２１５ 板状部
２１６ 延出部
２２，２２’ リード
２２１ 連結部
２２２，２２２’ 端子部
２２３ 接合部
３ 電極
３１ ワイヤボンディングパッド
３２ リード
３９ 隙間
４ 電極
４１ ワイヤボンディングパッド
４２ リード
４９ 隙間
５ 放熱部材
５１ 平板部
５２ 突出部
５４ ネジ穴
５５ 凹部
５５１ 基材
５５２ 絶縁膜
５８ 第１基板
５８１ 脱落防止部
５９ 第２基板
５９１ 脱落防止部
５ａ，５ｂ 面
６１ 接着層
６２ メッキ層
６３ 接合層
６３１ 樹脂層
６３２ フィラー
６９，６９’ ワイヤ
７ 樹脂パッケージ
７１ 第１面
７１１ ピン跡
７１５ 平坦面
７１６ テーパ面
７２ 第２面
７２１ ピン跡
７２５ 平坦面
７２６ テーパ面
７３ 境界
７８ ネジ穴
８ 絶縁膜
８ａ 面
８１ 実装基板
８１１ 孔
８２ 放熱板
８３ ネジ
８４ ハンダ
８５，８６ 金型
８７，８８ ピン跡
８７１ シート
８７２ 基板
８７３ 固片
８９ グリース
８９１ 空間
９００Ａ ボンディングツール
９００Ｂ ワイヤボンディング構造
９０１ ウエッジ
９１１ ガイド溝
９１１ａ 前方押し付け面
９１１ｂ 後方押し付け面
９１２ 補助溝
９１３ 空隙部
９０２ ワイヤガイド
９０３ カッタ
９０４ 本体
９０５ ホーン
９０６Ａ ファーストボンディング部
９６１ 前方接合部
９６２ 中間部
９６３ 後方接合部
９０６Ｂ セカンドボンディング部
９０６Ｃ 橋絡部
９６５ ワイヤリール
９８１ 電極パッド B1 to B6 Semiconductor device mounting structures A10 to A13, A20 to A27, A30, A31 Semiconductor device 1 Semiconductor element 2, 2 ′ Electrode 21 Die bonding pad 211 Arrangement surface 212 Back surface 214 Hole 215 Plate-shaped portion 216 Extension portion 22, 22 'lead 221 connecting part 222, 222' terminal part 223 joint part 3 electrode 31 wire bonding pad 32 lead 39 gap 4 electrode 41 wire bonding pad 42 lead 49 gap 5 heat radiating member 51 flat plate part 52 projecting part 54 screw hole 55 recessed part 551 Substrate 552 Insulating film 58 First substrate 581 Fall-off prevention portion 59 Second substrate 591 Fall-off prevention portion 5a, 5b Surface 61 Adhesive layer 62 Plating layer 63 Bonding layer 631 Resin layer 632 Filler 69, 69 ′ Wire 7 Resin package 71 First Surface 711 Pin mark 715 Flat surface 716 Tapered surface 72 2 surface 721 pin mark 725 flat surface 726 taper surface 73 boundary 78 screw hole 8 insulating film 8a surface 81 mounting substrate 811 hole 82 heat sink 83 screw 84 solder 85, 86 die 87, 88 pin mark 871 sheet 872 substrate 873 solid piece 89 Grease 891 Space 900A Bonding tool 900B Wire bonding structure 901 Wedge 911 Guide groove 911a Front pressing surface 911b Back pressing surface 912 Auxiliary groove 913 Gap portion 902 Wire guide 903 Cutter 904 Main body 905 Horn 906A First bonding portion 961 Front joint portion 962 Intermediate portion 963 Rear bonding portion 906B Second bonding portion 906C Bridge portion 965 Wire reel 981 Electrode pad

Claims (38)

電極パッドを有する半導体素子と、
放熱部材と、
上記半導体素子が配置された配置面を有し、且つ、上記半導体素子および上記放熱部材の間に位置するダイボンディングパッドと、
上記半導体素子、上記放熱部材、および、上記ダイボンディングパッドを覆う樹脂パッケージと、
上記ダイボンディングパッドとつながり、且つ、上記樹脂パッケージから突出する挿入実装用の第１リードと、を備え、
上記放熱部材は、上記配置面と垂直である方向視において上記ダイボンディングパッドと重なる平板部と、上記第１リードと重なり且つ上記第１リードが突出する方向に向かって上記平板部から突出する突出部と、を更に含み、
第１ワイヤボンディングパッドと、
上記第１リードに並列され、且つ、上記第１ワイヤボンディングパッドにつながる挿入実装用の第２リードと、を更に備え、
上記配置面と垂直である方向視において、上記第１ワイヤボンディングパッドと上記突出部との間には隙間が形成されているとともに、
上記電極パッドに接合されたファーストボンディング部、および第１ワイヤボンディングパッドに接合されたセカンドボンディング部、を有するワイヤを更に備え、
上記ファーストボンディング部は、
上記セカンドボンディング部に対して近い側に位置するとともに、幅方向両側において扁平形状に押しつぶされた一対の前方両側領域とこれらの前方両側領域に挟まれ且つ押しつぶされていないことから上記前方両側領域よりも高さが高い前方中央領域とを有する前方接合部、
上記セカンドボンディング部に対して遠い側に位置するとともに、幅方向両側において扁平形状に押しつぶされた一対の後方両側領域とこれらの後方両側領域に挟まれ且つ押しつぶされていないことから上記後方両側領域よりも高さが高い後方中央領域とを有する後方接合部、
およびこれらの前方接合部および後方接合部に挟まれており、かつ上記電極パッドから浮いたアーチ状とされた中間部を有しており、
上記セカンドボンディング部は、上記ワイヤの長手方向における接合長さが上記ファーストボンディング部より小である、挿入実装型の半導体装置。 A semiconductor element having an electrode pad;
A heat dissipating member;
A die bonding pad having an arrangement surface on which the semiconductor element is arranged, and located between the semiconductor element and the heat dissipation member;
A resin package covering the semiconductor element, the heat dissipation member, and the die bonding pad;
A first lead for insertion mounting that is connected to the die bonding pad and protrudes from the resin package;
The heat radiating member includes a flat plate portion that overlaps the die bonding pad in a direction perpendicular to the arrangement surface, and a protrusion that overlaps the first lead and protrudes from the flat plate portion in a direction in which the first lead protrudes. And further comprising
A first wire bonding pad;
A second lead for insertion mounting in parallel with the first lead and connected to the first wire bonding pad;
A gap is formed between the first wire bonding pad and the protrusion in a direction perpendicular to the arrangement surface.
A wire having a first bonding portion bonded to the electrode pad and a second bonding portion bonded to the first wire bonding pad;
The first bonding part
It is located on the side closer to the second bonding portion, and is sandwiched between the pair of front both side regions that are flattened on both sides in the width direction and the front both side regions and is not crushed. A front junction having a high front central region ,
It is located on the far side with respect to the second bonding part, and it is sandwiched between the pair of rear side regions and the rear side regions that are crushed flat on both sides in the width direction and is not crushed. A rear junction having a rear central region that is also high in height ,
And an intermediate part sandwiched between these front joint part and rear joint part, and having an arch shape floating from the electrode pad ,
The insertion bonding type semiconductor device, wherein the second bonding portion has a bonding length in the longitudinal direction of the wire smaller than that of the first bonding portion. 上記前方接合部および上記後方接合部は、前記中間部よりも広げられた形状である、請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the front joint portion and the rear joint portion have a shape that is wider than the intermediate portion. 上記ダイボンディングパッドおよび上記第１リードは、一体成型されたものであり、
上記ダイボンディングパッドの厚さは、上記第１リードの厚さと同一である、請求項１または２に記載の半導体装置。 The die bonding pad and the first lead are integrally molded,
The semiconductor device according to claim 1, wherein a thickness of the die bonding pad is the same as a thickness of the first lead. 上記第１リードは、上記配置面と交差する方向に延び且つ上記ダイボンディングパッドにつながる連結部と、上記連結部につながり且つ上記樹脂パッケージから突出する部位を有する端子部と、を含む、請求項３に記載の半導体装置。   The first lead includes a connecting portion extending in a direction intersecting with the arrangement surface and connected to the die bonding pad, and a terminal portion having a portion connected to the connecting portion and protruding from the resin package. 3. The semiconductor device according to 3. 上記放熱部材は、超音波接合によって上記ダイボンディングパッドに接合されている、請求項３または４に記載の半導体装置。   The semiconductor device according to claim 3, wherein the heat dissipation member is bonded to the die bonding pad by ultrasonic bonding. 上記放熱部材は、上記樹脂パッケージを構成する材料よりも熱伝導率の大きい材料よりなる、請求項３ないし５のいずれかに記載の半導体装置。   The semiconductor device according to claim 3, wherein the heat radiating member is made of a material having a higher thermal conductivity than a material constituting the resin package. 上記放熱部材は、上記ダイボンディングパッドを構成する材料よりも熱伝導率の大きい材料よりなる、請求項３ないし５のいずれかに記載の半導体装置。   6. The semiconductor device according to claim 3, wherein the heat radiating member is made of a material having a higher thermal conductivity than a material constituting the die bonding pad. 上記放熱部材は、アルミニウム、銅、もしくは、鉄よりなる、請求項３ないし５のいずれかに記載の半導体装置。   The semiconductor device according to claim 3, wherein the heat dissipation member is made of aluminum, copper, or iron. 上記放熱部材は、上記ダイボンディングパッドに接合された第１面と、上記第１面と反対側を向く第２面とを有し、
上記第２面は、上記樹脂パッケージから露出している、請求項１または２に記載の半導体装置。 The heat dissipation member has a first surface bonded to the die bonding pad and a second surface facing the opposite side of the first surface,
The semiconductor device according to claim 1, wherein the second surface is exposed from the resin package. 上記第１リードは、上記ダイボンディングパッドに接合されている、請求項９に記載の半導体装置。   The semiconductor device according to claim 9, wherein the first lead is bonded to the die bonding pad. 上記第１リードは、上記配置面と交差する方向に延び且つ上記ダイボンディングパッドに接合された接合部と、上記接合部につながり且つ上記樹脂パッケージから突出する部位を有する端子部と、を含み、
上記接合部および上記端子部は、一体成型されている、請求項１０に記載の半導体装置。 The first lead includes a joint portion extending in a direction intersecting with the arrangement surface and joined to the die bonding pad, and a terminal portion having a portion connected to the joint portion and projecting from the resin package,
The semiconductor device according to claim 10, wherein the joint portion and the terminal portion are integrally molded. 上記ダイボンディングパッドは、上記半導体素子が配置された板状部と、上記板状部から上記配置面と交差する方向に延び且つ上記第１リードに接合された延出部と、を含み、
上記板状部および上記延出部は、一体成型されている、請求項１０に記載の半導体装置。 The die bonding pad includes a plate-like portion on which the semiconductor element is arranged, and an extending portion that extends from the plate-like portion in a direction intersecting the arrangement surface and joined to the first lead,
The semiconductor device according to claim 10, wherein the plate-like portion and the extending portion are integrally molded. 上記延出部は、上記板状部から、上記第２面側から上記第１面側に向かう方向に延びる、請求項１２に記載の半導体装置。   The semiconductor device according to claim 12, wherein the extension portion extends from the plate-like portion in a direction from the second surface side toward the first surface side. 上記放熱部材は、絶縁材料よりなる、請求項９ないし１３のいずれかに記載の半導体装置。   The semiconductor device according to claim 9, wherein the heat dissipation member is made of an insulating material. 上記絶縁材料は、セラミックである、請求項１４に記載の半導体装置。   The semiconductor device according to claim 14, wherein the insulating material is ceramic. 上記セラミックは、アルミナ、ジルコニア、または、チッ化アルミニウムである、請求項１５に記載の半導体装置。   The semiconductor device according to claim 15, wherein the ceramic is alumina, zirconia, or aluminum nitride. 上記放熱部材は、金属よりなる基材と、上記基材を包む絶縁膜とを含む、請求項９ないし１３のいずれかに記載の半導体装置。   The semiconductor device according to claim 9, wherein the heat dissipation member includes a base material made of metal and an insulating film that wraps the base material. 上記絶縁膜は、上記金属の酸化物よりなる、請求項１７に記載の半導体装置。   The semiconductor device according to claim 17, wherein the insulating film is made of an oxide of the metal. 上記放熱部材は、上記配置面と垂直である方向視において、上記第２面からはみ出る脱落防止部を含み、
上記脱落防止部は、上記樹脂パッケージよりも、上記第２面から上記第１面に向かう側に位置する、請求項９ないし１８のいずれかに記載の半導体装置。 The heat dissipating member includes a drop-off preventing portion that protrudes from the second surface in a direction perpendicular to the arrangement surface.
19. The semiconductor device according to claim 9, wherein the drop-off prevention unit is located closer to the first surface from the second surface than the resin package. 上記放熱部材は、上記配置面と垂直である方向視において、上記樹脂パッケージからはみ出る部位を有する、請求項９ないし１９のいずれかに記載の半導体装置。   The semiconductor device according to claim 9, wherein the heat dissipating member has a portion protruding from the resin package when viewed in a direction perpendicular to the arrangement surface. 上記放熱部材は、上記第１面を構成する第１基板と、上記第１基板に積層され且つ上記第２面を構成する第２基板と、を含み、
上記第１基板は、上記配置面と垂直である方向視において上記第２基板からはみ出ており、且つ、上記樹脂パッケージよりも、上記第２面から上記第１面に向かう側に位置する脱落防止部を有する、請求項１４ないし１６のいずれかに記載の半導体装置。 The heat dissipation member includes a first substrate constituting the first surface, and a second substrate laminated on the first substrate and constituting the second surface,
The first substrate protrudes from the second substrate when viewed in a direction perpendicular to the arrangement surface, and is prevented from falling off, which is located closer to the first surface from the second surface than the resin package. The semiconductor device according to claim 14, further comprising a portion. 上記第２基板は、上記配置面と垂直である方向視において、全体にわたって上記第１基板と重なる、請求項２１に記載の半導体装置。   The semiconductor device according to claim 21, wherein the second substrate entirely overlaps the first substrate when viewed in a direction perpendicular to the arrangement surface. 上記第１面および上記ダイボンディングパッドの間に介在し且つ上記第１面および上記ダイボンディングパッドを接合する接合層を更に備える、請求項９ないし２２のいずれかに記載の半導体装置。   The semiconductor device according to any one of claims 9 to 22, further comprising a bonding layer interposed between the first surface and the die bonding pad and bonding the first surface and the die bonding pad. 上記接合層は、銀ペーストである、請求項２３に記載の半導体装置。   The semiconductor device according to claim 23, wherein the bonding layer is a silver paste. 上記接合層は、上記第１面および上記ダイボンディングパッドの間に介在し且つ樹脂よりなる樹脂層と、上記樹脂層に混入されたフィラーと、を含む、請求項２３に記載の半導体装置。   24. The semiconductor device according to claim 23, wherein the bonding layer includes a resin layer made of resin and interposed between the first surface and the die bonding pad, and a filler mixed in the resin layer. 第２ワイヤボンディングパッドと、
上記第１リードに並列され、且つ、上記第２ワイヤボンディングパッドにつながる挿入実装用の第３リードと、を更に備え、
上記第１リードは、上記第２リードおよび上記第３リードの間に位置し、
上記配置面と垂直である方向視において、上記第２ワイヤボンディングパッドと上記突出部との間には隙間が形成されている、請求項１ないし２５のいずれかに記載の半導体装置。 A second wire bonding pad;
A third lead for insertion mounting connected in parallel to the first lead and connected to the second wire bonding pad;
The first lead is located between the second lead and the third lead,
26. The semiconductor device according to claim 1, wherein a gap is formed between the second wire bonding pad and the protruding portion when viewed in a direction perpendicular to the arrangement surface. 上記ダイボンディングパッドには、孔が形成されており、
上記放熱部材は、矩形状であり、且つ、上記孔より上記第１リードが突出する方向の側に位置する、請求項１ないし２６のいずれかに記載の半導体装置。 The die bonding pad has a hole,
27. The semiconductor device according to claim 1, wherein the heat dissipating member has a rectangular shape and is located on a side in a direction in which the first lead protrudes from the hole. 上記ダイボンディングパッドには、孔が形成されており、
上記放熱部材には、上記孔と重なるネジ穴が形成されている、請求項１ないし２６のいずれかに記載の半導体装置。 The die bonding pad has a hole,
27. The semiconductor device according to claim 1, wherein a screw hole that overlaps the hole is formed in the heat dissipation member. 上記ダイボンディングパッドには、孔が形成されており、
上記放熱部材は、上記第１リードが突出する方向と反対側に開口し且つ上記孔と重なる凹部を有する、請求項１ないし２６のいずれかに記載の半導体装置。 The die bonding pad has a hole,
27. The semiconductor device according to claim 1, wherein the heat dissipating member has a recess that opens to a side opposite to a direction in which the first lead protrudes and overlaps the hole. 上記半導体素子および上記ダイボンディングパッドの間に介在する接着層を更に備える、請求項１ないし２９のいずれかに記載の半導体装置。   30. The semiconductor device according to claim 1, further comprising an adhesive layer interposed between the semiconductor element and the die bonding pad. 電極パッドを有する半導体素子と、
上記半導体素子を覆う樹脂パッケージと、
上記半導体素子が配置され且つ上記樹脂パッケージに覆われた配置面、および、上記配置面と反対側を向き且つ上記樹脂パッケージから露出する裏面を有するダイボンディングパッドと、
上記裏面を覆う絶縁膜と、
上記ダイボンディングパッドとつながり、且つ、上記樹脂パッケージから突出する挿入実装用の第１リードと、
第１ワイヤボンディングパッドと、
第２ワイヤボンディングパッドと、
上記第１リードに並列され、且つ、上記第１ワイヤボンディングパッドにつながる挿入実装用の第２リードと、
上記第１リードに並列され、且つ、上記第２ワイヤボンディングパッドにつながる挿入実装用の第３リードと、
上記電極パッドに接合されたファーストボンディング部、および第１ワイヤボンディングパッドに接合されたセカンドボンディング部、を有するワイヤと、を更に備え、
上記第１リードは、上記第２リードおよび上記第３リードの間に位置するとともに、
上記ファーストボンディング部は、
上記セカンドボンディング部に対して近い側に位置するとともに、幅方向両側において扁平形状に押しつぶされた一対の前方両側領域とこれらの前方両側領域に挟まれ且つ押しつぶされていないことから上記前方両側領域よりも高さが高い前方中央領域とを有する前方接合部、
上記セカンドボンディング部に対して遠い側に位置するとともに、幅方向両側において扁平形状に押しつぶされた一対の後方両側領域とこれらの後方両側領域に挟まれ且つ押しつぶされていないことから上記後方両側領域よりも高さが高い後方中央領域とを有する後方接合部、
およびこれらの前方接合部および後方接合部に挟まれており、かつ上記電極パッドから浮いたアーチ状とされた中間部を有しており、
上記セカンドボンディング部は、上記ワイヤの長手方向における接合長さが上記ファーストボンディング部より小である、半導体装置。 A semiconductor element having an electrode pad;
A resin package covering the semiconductor element;
A die bonding pad having an arrangement surface on which the semiconductor element is arranged and covered with the resin package, and a back surface facing away from the arrangement surface and exposed from the resin package;
An insulating film covering the back surface;
A first lead for insertion mounting that is connected to the die bonding pad and protrudes from the resin package;
A first wire bonding pad;
A second wire bonding pad;
A second lead for insertion mounting in parallel with the first lead and connected to the first wire bonding pad;
A third lead for insertion mounting in parallel with the first lead and connected to the second wire bonding pad;
A wire having a first bonding portion bonded to the electrode pad and a second bonding portion bonded to the first wire bonding pad;
The first lead is located between the second lead and the third lead,
The first bonding part
It is located on the side closer to the second bonding portion, and is sandwiched between the pair of front both side regions that are flattened on both sides in the width direction and the front both side regions and is not crushed. A front junction having a high front central region ,
It is located on the far side with respect to the second bonding part, and it is sandwiched between the pair of rear side regions and the rear side regions that are crushed flat on both sides in the width direction and is not crushed. A rear junction having a rear central region that is also high in height ,
And an intermediate part sandwiched between these front joint part and rear joint part, and having an arch shape floating from the electrode pad ,
The second bonding portion is a semiconductor device in which the bonding length in the longitudinal direction of the wire is smaller than that of the first bonding portion. 上記前方接合部および上記後方接合部は、前記中間部よりも広げられた形状である、請求項３１に記載の半導体装置。   32. The semiconductor device according to claim 31, wherein the front joint portion and the rear joint portion have a shape that is wider than the intermediate portion. 上記絶縁膜は、上記樹脂パッケージを覆う、請求項３１または３２に記載の半導体装置。   33. The semiconductor device according to claim 31, wherein the insulating film covers the resin package. 上記樹脂パッケージは、上記裏面と面一であり且つ上記絶縁膜に覆われた実装面を有する、請求項３３に記載の半導体装置。   The semiconductor device according to claim 33, wherein the resin package has a mounting surface that is flush with the back surface and is covered with the insulating film. 上記絶縁膜は、上記樹脂パッケージから露出する露出面を有し、
上記樹脂パッケージは、上記露出面と面一である実装面を有する、請求項３１または３２に記載の半導体装置。 The insulating film has an exposed surface exposed from the resin package,
33. The semiconductor device according to claim 31, wherein the resin package has a mounting surface that is flush with the exposed surface. 上記第１リードは、上記配置面と交差する方向に延び且つ上記ダイボンディングパッドにつながる連結部と、上記連結部につながり且つ上記樹脂パッケージから突出する部位を有する端子部と、を含む、請求項３１ないし３５のいずれかに記載の半導体装置。   The first lead includes a connecting portion extending in a direction intersecting with the arrangement surface and connected to the die bonding pad, and a terminal portion having a portion connected to the connecting portion and protruding from the resin package. 36. The semiconductor device according to any one of 31 to 35. 上記絶縁膜は、ポリアミドイミドもしくはポリイミドよりなる、請求項３１ないし３６のいずれかに記載の半導体装置。   37. The semiconductor device according to claim 31, wherein the insulating film is made of polyamideimide or polyimide. 上記半導体素子と上記ダイボンディングパッドとの間に介在する接着層を更に備える、請求項３１ないし３７のいずれかに記載の半導体装置。   38. The semiconductor device according to claim 31, further comprising an adhesive layer interposed between the semiconductor element and the die bonding pad.
JP2010201852A 2010-09-09 2010-09-09 Semiconductor device and manufacturing method of semiconductor device Active JP5819052B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010201852A JP5819052B2 (en) 2010-09-09 2010-09-09 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010201852A JP5819052B2 (en) 2010-09-09 2010-09-09 Semiconductor device and manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2012059927A JP2012059927A (en) 2012-03-22
JP5819052B2 true JP5819052B2 (en) 2015-11-18

Family

ID=46056665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010201852A Active JP5819052B2 (en) 2010-09-09 2010-09-09 Semiconductor device and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5819052B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6510310B2 (en) 2014-05-12 2019-05-08 ローム株式会社 Semiconductor device
US10622285B2 (en) 2016-07-08 2020-04-14 Rohm Co., Ltd. Semiconductor device with solders of different melting points and method of manufacturing
WO2018185805A1 (en) * 2017-04-03 2018-10-11 三菱電機株式会社 Switching element drive unit
US10629520B2 (en) 2017-05-29 2020-04-21 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
CN110959191B (en) * 2017-08-24 2023-10-20 新电元工业株式会社 Semiconductor device with a semiconductor device having a plurality of semiconductor chips
CN113410200B (en) * 2020-03-16 2023-12-05 苏州捷芯威半导体有限公司 Chip packaging frame and chip packaging structure
CN117712049B (en) * 2020-10-14 2024-06-07 罗姆股份有限公司 Semiconductor module
WO2024095788A1 (en) * 2022-11-04 2024-05-10 ローム株式会社 Semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59104541U (en) * 1982-12-29 1984-07-13 日本電気ホームエレクトロニクス株式会社 Resin-sealed pellet mount structure
JPS62219649A (en) * 1986-03-20 1987-09-26 Hitachi Ltd Electronic device
JPH0766327A (en) * 1993-08-25 1995-03-10 Toshiba Corp Semiconductor device with heat sink and manufacture of heat sink
US5650663A (en) * 1995-07-03 1997-07-22 Olin Corporation Electronic package with improved thermal properties
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
JP4761617B2 (en) * 2000-12-07 2011-08-31 株式会社東芝 Aluminum nitride sintered body, method for producing the same, and electronic component using the same
US20040217488A1 (en) * 2003-05-02 2004-11-04 Luechinger Christoph B. Ribbon bonding
JP2005332937A (en) * 2004-05-19 2005-12-02 Mitsui High Tec Inc Lead frame with heat releasing member and method for manufacturing the same
JP2005353805A (en) * 2004-06-10 2005-12-22 Toshiba Corp Semiconductor device and its manufacturing method
JP2006222406A (en) * 2004-08-06 2006-08-24 Denso Corp Semiconductor device
JP2008066527A (en) * 2006-09-07 2008-03-21 Fujikura Ltd Cooling structure of printed circuit board mounting component
JP2010103411A (en) * 2008-10-27 2010-05-06 Shindengen Electric Mfg Co Ltd Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP2012059927A (en) 2012-03-22

Similar Documents

Publication Publication Date Title
JP5819052B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6076675B2 (en) Semiconductor device
JP6139710B2 (en) Electrode terminal, power semiconductor device, and method for manufacturing power semiconductor device
CN107615464B (en) Method for manufacturing power semiconductor device and power semiconductor device
JP6499642B2 (en) Wire bonding structure manufacturing method, wire bonding structure, and electronic device
JP2019192751A (en) Semiconductor device
JP2020145476A (en) Semiconductor device
JP5125975B2 (en) Resin case manufacturing method
JP3851760B2 (en) Semiconductor device, mounting method thereof, manufacturing method of electronic circuit device, and electronic circuit device manufactured by the manufacturing method
JP6923614B2 (en) Semiconductor device
JP5295146B2 (en) Power semiconductor device and manufacturing method thereof
JP2010251374A (en) Semiconductor device and method of manufacturing the same
US8581378B2 (en) Semiconductor device and method of manufacturing the same
JP2010287726A (en) Semiconductor device
JP2010050288A (en) Resin-sealed semiconductor device and method of manufacturing the same
JP7460051B2 (en) Semiconductor Device
JP7329919B2 (en) Semiconductor device, method for manufacturing semiconductor device, and clip lead
US9070682B2 (en) Semiconductor device packaging having plurality of wires bonding to a leadframe
JP5822468B2 (en) Semiconductor device
JP2021093473A (en) Semiconductor device and semiconductor device manufacturing method
WO2024111058A1 (en) Semiconductor device and production method for semiconductor device
JP6619121B1 (en) Semiconductor device manufacturing method, semiconductor device manufacturing jig, and semiconductor device
JP2011003631A (en) Power semiconductor device
JP5254374B2 (en) Electronic component and manufacturing method thereof
JP2011100756A (en) Method of manufacturing semiconductor device, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150826

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150930

R150 Certificate of patent or registration of utility model

Ref document number: 5819052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250