JP2005353805A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2005353805A JP2005353805A JP2004172294A JP2004172294A JP2005353805A JP 2005353805 A JP2005353805 A JP 2005353805A JP 2004172294 A JP2004172294 A JP 2004172294A JP 2004172294 A JP2004172294 A JP 2004172294A JP 2005353805 A JP2005353805 A JP 2005353805A
- Authority
- JP
- Japan
- Prior art keywords
- insulating sheet
- element mounting
- power semiconductor
- lead
- mounting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、パワー半導体素子をリードフレームに搭載し樹脂封止した半導体装置及びその製造方法に関するものである。 The present invention relates to a semiconductor device in which a power semiconductor element is mounted on a lead frame and sealed with a resin, and a method for manufacturing the same.
IGBT(Insulated Gate Bipolar Transistor) 、パワーMOSFETなどのパワー半導体素子は、絶縁耐圧が高く、且つ熱抵抗の小さい半導体パッケージが必要である。
図4は、従来の半導体装置の断面図を示している。この半導体装置では、リードフレーム101を用いる。リードフレーム101は、リード部101a及び素子搭載部101bを備えている。リード部101aは、素子搭載部101bに一体に繋がるリードと、アルミニウムなどからなるボンディングワイヤ103によって素子搭載部に搭載された半導体素子の表面電極に電気的に接続されたリードとを備えている。素子搭載部101bにはIGBTやMOSFETなどのパワー半導体素子102が固着されている。そして、パワー素子102、素子搭載部101b、リード部101aの一部、ボンディングワイヤ103は、トランスファモールド法などにより形成されたエポキシ樹脂などを材料とする樹脂封止体104により樹脂封止されている。
従来のリードフレームに搭載された樹脂封止型半導体装置において、特許文献1には、ヒートシンクとリードフレームとの間に放熱性フィラーを含有した絶縁層を介在させた構造が記載されている。
Power semiconductor elements such as IGBTs (Insulated Gate Bipolar Transistors) and power MOSFETs require a semiconductor package having high withstand voltage and low thermal resistance.
FIG. 4 shows a cross-sectional view of a conventional semiconductor device. In this semiconductor device, a
In a resin-encapsulated semiconductor device mounted on a conventional lead frame, Patent Document 1 describes a structure in which an insulating layer containing a heat dissipating filler is interposed between a heat sink and a lead frame.
このような樹脂封止型の半導体装置は、エポキシ樹脂などの熱硬化性樹脂を樹脂封止体に用いるが、放熱性を向上させるために樹脂封止体104として高熱伝導タイプの樹脂を使用する必要がある。それと共に、リードフレーム101の素子搭載部101bに搭載されたパワー半導体素子102の実装面に対向する面の樹脂厚(素子搭載部より下の部分の厚さ(d))を薄化する必要がある。しかしながら、この部分は、薄くすればするほど樹脂を均一に充填することは困難である。均一性がなければ部分的に絶縁性が損なわれて半導体装置が破壊される。従来、絶縁性を維持するためには、この部分の厚さは、500μmは必要であった(d=500)。従って、この部分を薄くして熱抵抗を低減することは困難であった。
本発明は、以上の問題を解決するためになされたものであり、絶縁耐圧を保ちながら熱抵抗を低減したパワー半導体素子を樹脂封止した半導体装置及びその製造方法を提供する。 The present invention has been made to solve the above problems, and provides a semiconductor device in which a power semiconductor element having a reduced thermal resistance while maintaining a withstand voltage is resin-sealed, and a method for manufacturing the same.
本発明の半導体装置の一態様は、リードフレームと、前記リードフレームの素子搭載部に搭載されたパワー半導体素子と、前記パワー半導体素子の電極と前記リードフレームのリード部とを電気的に接続するボンディングワイヤと、前記素子搭載部を搭載する主面を有する絶縁シートと、前記リード部の一部、前記素子搭載部を搭載する絶縁シート主面、前記素子搭載部及び前記パワー半導体素子を封止する樹脂封止体とを備え、前記絶縁シートの熱伝導率は、前記樹脂封止体の熱伝導率よりも高いことを特徴としている。 One aspect of the semiconductor device of the present invention electrically connects a lead frame, a power semiconductor element mounted on an element mounting portion of the lead frame, an electrode of the power semiconductor element, and a lead portion of the lead frame. A bonding wire, an insulating sheet having a main surface for mounting the element mounting portion, a part of the lead portion, an insulating sheet main surface for mounting the element mounting portion, the element mounting portion, and the power semiconductor element are sealed. The insulating sheet has a thermal conductivity higher than that of the resin sealing body.
また、本発明の半導体装置の一態様は、リードフレームと、前記リードフレームの素子搭載部に搭載されたパワー半導体素子と、前記パワー半導体素子の電極と前記リードフレームのリード部とを電気的に接続するボンディングワイヤと、前記素子搭載部を搭載する主面を有する絶縁シートと、前記絶縁シートの前記素子搭載部を搭載する主面とは対向する面に形成された金属シートと、前記リード部の一部、前記素子搭載部を搭載する絶縁シート主面、前記金属シートの前記絶縁シートが設けられた面とは反対の面、前記素子搭載部及び前記パワー半導体素子を封止する樹脂封止体とを備え、前記絶縁シートの熱伝導率は、前記樹脂封止体の熱伝導率よりも高いことを特徴としている。 According to another aspect of the semiconductor device of the present invention, a lead frame, a power semiconductor element mounted on an element mounting portion of the lead frame, an electrode of the power semiconductor element, and a lead portion of the lead frame are electrically connected. A bonding wire to be connected; an insulating sheet having a main surface on which the element mounting portion is mounted; a metal sheet formed on a surface of the insulating sheet facing the main surface on which the element mounting portion is mounted; and the lead portion Part of the insulating sheet main surface for mounting the element mounting portion, the surface of the metal sheet opposite to the surface on which the insulating sheet is provided, resin sealing for sealing the element mounting portion and the power semiconductor element And a thermal conductivity of the insulating sheet is higher than a thermal conductivity of the resin-encapsulated body.
また、本発明の半導体装置の製造方法の一態様は、リードフレームの素子搭載部にパワー半導体素子を搭載する工程と、前記パワー半導体素子の電極と前記リードフレームのリード部とをボンディングワイヤにより電気的に接続する工程と、半硬化状態の絶縁シートの一面に金属シートを設ける工程と、前記素子搭載部を前記絶縁シートの前記金属シートが設けられた主面とは対向する主面に搭載する工程と、前記パワー半導体素子を搭載した前記リードフレームを金型に載置し、前記リード部の一部、前記素子搭載部を搭載する絶縁シート主面、前記素子搭載部及び前記パワー半導体素子を封止する樹脂封止体を形成する工程とを備え、前記絶縁シートの熱伝導率は、前記樹脂封止体の熱伝導率よりも高いことを特徴としている。 According to another aspect of the method of manufacturing a semiconductor device of the present invention, a step of mounting a power semiconductor element on an element mounting portion of a lead frame, and an electrode of the power semiconductor element and a lead portion of the lead frame are electrically connected by a bonding wire. The step of providing a connection, the step of providing a metal sheet on one surface of the semi-cured insulating sheet, and mounting the element mounting portion on the main surface of the insulating sheet opposite to the main surface provided with the metal sheet. A step of placing the lead frame on which the power semiconductor element is mounted on a mold, a part of the lead part, an insulating sheet main surface on which the element mounting part is mounted, the element mounting part, and the power semiconductor element; And a step of forming a resin sealing body to be sealed, wherein the thermal conductivity of the insulating sheet is higher than the thermal conductivity of the resin sealing body.
本発明は、樹脂封止体より熱伝導率の高い絶縁シートを素子搭載部の下の部分に設けることにより封止樹脂の充填性を考慮する必要がなくなり、絶縁性を充分確保しながらこの部分の厚みの薄化が可能となり熱抵抗の低減が可能となる。また、絶縁シートは使用前は半硬化状態にあるので、硬度が十分でなく作業性が悪いが、絶縁シートに金属シートを固着することにより硬度が保て作業性が向上すると共に樹脂封止後の外力による絶縁シートのワレ、カケで絶縁が保てなくなることを防止する。 The present invention eliminates the need to consider the filling property of the sealing resin by providing an insulating sheet having a higher thermal conductivity than that of the resin sealing body in the lower portion of the element mounting portion, and this portion while ensuring sufficient insulation. It is possible to reduce the thickness of the film and to reduce the thermal resistance. Also, since the insulating sheet is in a semi-cured state before use, the hardness is not sufficient and workability is poor, but by fixing the metal sheet to the insulating sheet, the hardness is maintained and workability is improved and after resin sealing Prevents insulation from being lost due to cracks and cracks in the insulation sheet due to external forces.
本発明は、樹脂封止型の半導体パッケージにおいて、絶縁シートを用いることにより絶縁耐圧を保ちながら熱抵抗を低減させることを特徴とする。
以下、実施例を参照して発明の実施の形態を説明する。
The present invention is characterized in that, in a resin-encapsulated semiconductor package, by using an insulating sheet, the thermal resistance is reduced while maintaining the withstand voltage.
Hereinafter, embodiments of the invention will be described with reference to examples.
まず、図1及び図2を参照して実施例1を説明する。
図1は、この実施例のヒートシンクを備え樹脂封止された半導体装置の断面図、図2は、図1に示す半導体装置を上方から透視してみた透視平面図であり、図1は、図2のA−A′線に沿う部分の断面図である。この半導体装置では、リードフレーム1を用いる。リードフレーム1は、フレーム部(図示しない)に保持されたリード部1a及び素子搭載部1bを備えている。リードフレーム1は、例えば、Cuを素材としている。勿論材料はこれに限るものではなく、Cuの合金やFe+42Ni合金などを用いることができる。リード部1aは、素子搭載部1bに一体に繋がるリードと、アルミニウムなどからなるボンディングワイヤ3によって素子搭載部1bに搭載された半導体素子2の表面電極(図示しない)に電気的に接続されたリードとを備えている。素子搭載部1bにはIGBTやMOSFET、パワートランジスタなどのパワー半導体素子2がはんだなどにより固着されている。素子搭載部1bは、パワー半導体素子2が完全に占めることができる主面を有している。
First, Embodiment 1 will be described with reference to FIGS.
FIG. 1 is a cross-sectional view of a resin-sealed semiconductor device provided with a heat sink of this embodiment, FIG. 2 is a perspective plan view of the semiconductor device shown in FIG. 1 seen from above, and FIG. It is sectional drawing of the part which follows the AA 'line of 2. FIG. In this semiconductor device, a lead frame 1 is used. The lead frame 1 includes a
また、素子搭載部1bは、絶縁シート5の上に搭載されている。絶縁シート5は、素子搭載部1bが完全に占めることができる主面を有している。この実施例では絶縁シート5にはエポキシ樹脂などの熱硬化性樹脂を用いているが、本発明はエポキシ樹脂に限定されるものではなく、他の周知の熱硬化性樹脂を用いることができる。絶縁シート5は、少なくとも半導体素子を封止する樹脂封止体より熱伝導性の高いものが用いられる。通常半導体素子を封止する樹脂封止体は、この実施例も含めて、2.5W/m・K程度の熱伝導性を有している。この実施例では3.5W/m・K程度の熱伝導性を有する絶縁シート5を用いている。本発明で用いられる絶縁シートは、3.0W/m・K以上、より好ましくは、3.5W/m・K以上の熱伝導性を有している。この実施例の絶縁シート5の厚みは250μm程度である。本発明では、絶縁シートの厚さは、300μm以下、より好ましくは200〜250μmが適当である。絶縁シートの厚さがこの範囲にあれば従来より絶縁破壊を恐れは少なくなる。 The element mounting portion 1b is mounted on the insulating sheet 5. The insulating sheet 5 has a main surface that can be completely occupied by the element mounting portion 1b. In this embodiment, a thermosetting resin such as an epoxy resin is used for the insulating sheet 5, but the present invention is not limited to the epoxy resin, and other known thermosetting resins can be used. As the insulating sheet 5, a material having higher thermal conductivity than a resin sealing body that seals at least a semiconductor element is used. The resin sealing body that normally seals the semiconductor element has a thermal conductivity of about 2.5 W / m · K including this embodiment. In this embodiment, the insulating sheet 5 having a thermal conductivity of about 3.5 W / m · K is used. The insulating sheet used in the present invention has a thermal conductivity of 3.0 W / m · K or more, more preferably 3.5 W / m · K or more. The thickness of the insulating sheet 5 of this embodiment is about 250 μm. In the present invention, the thickness of the insulating sheet is 300 μm or less, more preferably 200 to 250 μm. If the thickness of the insulating sheet is within this range, there is less fear of dielectric breakdown than in the past.
素子搭載部上のパワー半導体素子2、素子搭載部1b、リード部1aの一部、ボンディングワイヤ3及び絶縁シート5の素子搭載部が搭載されている主面は、トランスファモールド法などにより形成されたエポキシ樹脂などを材料とする樹脂封止体4により封止されている。絶縁シート5の素子搭載部が搭載されている主面と対向する主面は、樹脂封止体から露出している。絶縁シートの熱伝導率は、絶縁シートに混入されるシリカや窒化アルミなどの無機質フィラーの量によって調製される。本発明において、絶縁シートに含まれるシリカなどの無機質フィラー含有量は、70〜80重量%が適当である。フィラーの含有量が多いと成形性が低下して作業中に絶縁シートが破壊されてしまう。一方、含有量が少ないと所期の熱伝導度を得ることは難しい。無機質フィラーの含有量がこの範囲内にあるならば、絶縁シートの熱伝導率を3W/m・K以上に安定して調整することができる。
この実施例における半導体装置は、高熱伝導の絶縁シートを設けることにより、封止樹脂の充填性を考慮する必要がなくなり、絶縁性を十分確保しながら薄肉部(樹脂封止体の素子搭載部の下の領域)の厚みの薄厚化が可能となり、したがって、この部分の熱抵抗の低減が可能となる。
The main surface on which the power semiconductor element 2, the element mounting portion 1b, a part of the
In the semiconductor device in this embodiment, it is not necessary to consider the filling property of the sealing resin by providing an insulating sheet with high thermal conductivity, and the thin wall portion (of the element mounting portion of the resin sealing body) while ensuring sufficient insulation. The thickness of the lower region) can be reduced, and therefore the thermal resistance of this portion can be reduced.
次に、図を参照しながらこの実施例の半導体装置の製造方法を説明する。
まず、IGBTなどのパワー半導体素子5を素子搭載部1bにはんだ等により固着する。図2に示すように、ベッドといわれる素子搭載部1bは、引き出し端子となるリード部1aの1つ(コレクタ端子)に連続的に繋がっている。やはり引き出し端子(エミッタ端子及びゲート端子)となる2本のリード部1aは、素子搭載部1bとは少し離れていて、これらリード部1aとパワー半導体素子2の2つの表面電極2a、2aとをそれぞれAlなどからなるボンディングワイヤ3、3により電気的に接続する。
Next, a method for manufacturing the semiconductor device of this embodiment will be described with reference to the drawings.
First, the power semiconductor element 5 such as IGBT is fixed to the element mounting portion 1b with solder or the like. As shown in FIG. 2, the element mounting portion 1b called a bed is continuously connected to one of the
その後、図示はしないが、先ずは厚さが250μmのエポキシ樹脂からなる半硬化状態の絶縁シート5を、次にパワー半導体素子2を搭載したリードフレーム1を成型金型のキャビティ内に載置する。この時、キャビティ内の下金型の部分に絶縁シート5が直接接しており、その上に素子搭載部1bが載置されている。この成型金型が密閉されて、エポキシ樹脂などの樹脂がキャビティ内に充填されて封止樹脂あるいは樹脂封止体4が形成される。成型金型から取り出された樹脂封止体4及び絶縁シート5は、熟成されて硬化する。その後、樹脂封止体4から露出していたフレーム部やバリなどを取り除いて半導体装置が形成される。
この実施例では素子搭載部より下の部分は、絶縁シートで構成されているので従来より薄く形成される。この実施例の素子搭載部より下の部分は、図4に示される従来例の前記素子搭載部より下の部分(d(=500μm)に相当する)に比較して1/2の薄さになりながら、絶縁性は十分維持され、熱抵抗が低減されている。
Thereafter, although not shown, first, the semi-cured insulating sheet 5 made of an epoxy resin having a thickness of 250 μm is placed, and then the lead frame 1 on which the power semiconductor element 2 is mounted is placed in the cavity of the molding die. . At this time, the insulating sheet 5 is in direct contact with the lower mold portion in the cavity, and the element mounting portion 1b is placed thereon. The molding die is sealed, and a resin such as an epoxy resin is filled in the cavity to form a sealing resin or a resin sealing body 4. The resin sealing body 4 and the insulating sheet 5 taken out from the molding die are aged and hardened. Thereafter, the frame portion and burrs exposed from the resin sealing body 4 are removed to form a semiconductor device.
In this embodiment, the portion below the element mounting portion is made of an insulating sheet, so that it is thinner than the conventional one. The portion below the element mounting portion of this embodiment is ½ the thickness of the portion below the element mounting portion of the conventional example shown in FIG. 4 (corresponding to d (= 500 μm)). However, the insulation is sufficiently maintained and the thermal resistance is reduced.
次に、図3を参照して実施例2を説明する。
図3は、この実施例のヒートシンクを備え樹脂封止された半導体装置の断面図であり、実施例1を説明する図2と同じ様な平面形状になっている。リードフレーム21は、フレーム部(図示しない)に保持されたリード部21a及び素子搭載部21bを備えている。リードフレーム21は、例えば、Cuを素材としている。リード部21aは、素子搭載部21bに一体に繋がるリードと、アルミニウムなどからなるボンディングワイヤ23によって素子搭載部21bに搭載された半導体素子22の表面電極(図示しない)に電気的に接続されたリードとを備えている。素子搭載部21bにはIGBTやMOSFET、パワートランジスタなどのパワー半導体素子22がはんだなどにより固着されている。素子搭載部21bは、パワー半導体素子22が完全に占めることができる主面を有している。また、素子搭載部21bは、絶縁シート25の上に搭載されている。絶縁シート25は、素子搭載部21bが完全に占めることができる主面を有している。
Next, Embodiment 2 will be described with reference to FIG.
FIG. 3 is a cross-sectional view of a resin-sealed semiconductor device provided with the heat sink of this embodiment, and has a planar shape similar to that of FIG. The
絶縁シート25は、少なくとも半導体素子を封止する樹脂封止体より熱伝導性の高いものが用いられる。通常半導体素子を封止する樹脂封止体は、この実施例も含めて、2.5W/m・K程度の熱伝導性を有している。この実施例では3.5W/m・K程度の熱伝導性を有する絶縁シート25を用いている。また、この実施例の絶縁シート25の厚みは250μm程度である。
絶縁シート25の1つの主面には素子搭載部21bが搭載されており、この主面と対向する他の主面(この場合絶縁シートの下面)は、アルミニウム箔などからなる金属シート26により被覆されている。本発明においては、金属シートには、Al(アルミニウム)箔に限らず、Cu(銅)箔などを他の金属を用いることができる。その厚さは、0.2mm以下が好ましく、この実施例では100μmのものを用いている。Cu箔を用いる場合には表面の酸化を防ぐためにメッキ処理を施すこともできる。素子搭載部上のパワー半導体素子22、素子搭載部21b、リード部21aの一部、ボンディングワイヤ23、絶縁シート25の素子搭載部が搭載されている主面及び金属シート26の絶縁シートを被覆している主面は、トランスファモールド法などにより形成されたエポキシ樹脂などを材料とする樹脂封止体24により封止されている。
As the insulating
The
金属シート26の絶縁シートを被覆している主面と対向する主面は、樹脂封止体24から露出している。絶縁シートの熱伝導率は、絶縁シートに混入されるシリカなどの無機質フィラーの量によって調製される。本発明に用いる絶縁シートの無機質フィラー含有量は、70〜80重量%が適当である。フィラーの含有量が多いと成形性が低下して作業中に絶縁シートが破壊されてしまう。一方、含有量が少ないと所期の熱伝導度を得ることは難しい。
この実施例における半導体装置は、高熱伝導の絶縁シートを設けることにより、封止樹脂の充填性を考慮する必要がなくなり、絶縁性を十分確保しながら薄肉部(樹脂封止体の素子搭載部の下の領域)の厚みの薄厚化が可能となって、この部分の熱抵抗の低減が可能となる。
The main surface opposite to the main surface covering the insulating sheet of the
In the semiconductor device in this embodiment, it is not necessary to consider the filling property of the sealing resin by providing an insulating sheet with high thermal conductivity, and the thin wall portion (of the element mounting portion of the resin sealing body) while ensuring sufficient insulation. The thickness of the lower region) can be reduced, and the thermal resistance of this portion can be reduced.
次に、この実施例の半導体装置の製造方法を説明する。
まず、IGBTなどのパワー半導体素子22を素子搭載部21bにはんだなどの手段により固着する。素子搭載部21bは、引き出し端子となるリード部21aの1つ(コレクタ端子)に連続的に繋がっている。また、やはり引き出し端子(エミッタ端子及びゲート端子)となる2本のリード部21aは、素子搭載部21bとは少し離れている。これらリード部21aとパワー半導体素子22の2つの表面電極とをそれぞれAlなどからなるボンディングワイヤ23により電気的に接続する。
Next, a method for manufacturing the semiconductor device of this embodiment will be described.
First, the
その後、図示はしないが、先ずはアルミニウム箔等の金属シート26に貼り付けた厚さが250μmのエポキシ樹脂からなる半硬化状態の絶縁シート25を、次にパワー半導体素子22を搭載したリードフレーム21を成型金型のキャビティ内に載置する。この時、キャビティ内の下金型の部分に金属シート26が直接接しており、その上に絶縁シート25を介して素子搭載部21bが載置されている。この成型金型が密閉されて、エポキシ樹脂などの樹脂がキャビティ内に充填されて封止樹脂あるいは樹脂封止体24が形成される。成型金型から取り出された樹脂封止体24及び絶縁シート25は、熟成されて硬化する。その後、樹脂封止体24から露出していたフレーム部やバリなどを取り除いて半導体装置が形成される。
絶縁シートは、工程の初期の段階では半硬化状態にあるので、硬度が十分でなく作業性が悪い。しかし、アルミニウム箔などの金属シートを設けることにより絶縁シートの硬度が保て作業性が容易となると共に樹脂封止後の外力による絶縁シートのワレ、カケで絶縁が保てなくなることを十分防止できる。また、この金属シートがこの部分の熱抵抗を低減させることも可能になる。
Thereafter, although not shown in the drawing, first, a semi-cured insulating
Since the insulating sheet is in a semi-cured state at the initial stage of the process, the hardness is not sufficient and workability is poor. However, by providing a metal sheet such as an aluminum foil, the hardness of the insulating sheet can be maintained and workability can be facilitated, and it is possible to sufficiently prevent insulation from being lost due to cracking or chipping of the insulating sheet due to external force after resin sealing. . In addition, this metal sheet can reduce the thermal resistance of this portion.
1、21 リードフレーム
1a、21a リードフレームのリード部
1b、21b リードフレームの素子搭載部
2 パワー半導体素子
2a パワー半導体素子の表面電極
3 ボンディングワイヤ
4、24 樹脂封止体
5、25 絶縁シート
26 金属シート
1, 21
Claims (5)
前記リードフレームの素子搭載部に搭載されたパワー半導体素子と、
前記パワー半導体素子の電極と前記リードフレームのリード部とを電気的に接続するボンディングワイヤと、
前記素子搭載部を搭載する主面を有する絶縁シートと、
前記リード部の一部、前記素子搭載部を搭載する絶縁シート主面、前記素子搭載部及び前記パワー半導体素子を封止する樹脂封止体とを備え、
前記絶縁シートの熱伝導率は、前記樹脂封止体の熱伝導率よりも高いことを特徴とする半導体装置。 A lead frame,
A power semiconductor element mounted on the element mounting portion of the lead frame;
A bonding wire for electrically connecting the electrode of the power semiconductor element and the lead portion of the lead frame;
An insulating sheet having a main surface on which the element mounting portion is mounted;
A part of the lead part, an insulating sheet main surface for mounting the element mounting part, a resin sealing body for sealing the element mounting part and the power semiconductor element,
The semiconductor device according to claim 1, wherein a thermal conductivity of the insulating sheet is higher than a thermal conductivity of the resin sealing body.
前記リードフレームの素子搭載部に搭載されたパワー半導体素子と、
前記パワー半導体素子の電極と前記リードフレームのリード部とを電気的に接続するボンディングワイヤと、
前記素子搭載部を搭載する主面を有する絶縁シートと、
前記絶縁シートの前記素子搭載部を搭載する主面とは対向する面に形成された金属シートと、
前記リード部の一部、前記素子搭載部を搭載する絶縁シート主面、前記金属シートの前記絶縁シートが設けられた面とは反対の面、前記素子搭載部及び前記パワー半導体素子を封止する樹脂封止体とを備え、
前記絶縁シートの熱伝導率は、前記樹脂封止体の熱伝導率よりも高いことを特徴とする半導体装置。 A lead frame,
A power semiconductor element mounted on the element mounting portion of the lead frame;
A bonding wire for electrically connecting the electrode of the power semiconductor element and the lead portion of the lead frame;
An insulating sheet having a main surface on which the element mounting portion is mounted;
A metal sheet formed on a surface opposite to a main surface on which the element mounting portion of the insulating sheet is mounted;
A part of the lead part, an insulating sheet main surface on which the element mounting part is mounted, a surface of the metal sheet opposite to the surface on which the insulating sheet is provided, the element mounting part, and the power semiconductor element are sealed. A resin sealing body,
The semiconductor device according to claim 1, wherein a thermal conductivity of the insulating sheet is higher than a thermal conductivity of the resin sealing body.
前記パワー半導体素子の電極と前記リードフレームのリード部とをボンディングワイヤにより電気的に接続する工程と、
半硬化状態の絶縁シートの一面に金属シートを設ける工程と、
前記素子搭載部を前記絶縁シートの前記金属シートが設けられた主面とは対向する主面に搭載する工程と、
前記パワー半導体素子を搭載した前記リードフレームを金型に載置し、前記リード部の一部、前記素子搭載部を搭載する絶縁シート主面、前記素子搭載部及び前記パワー半導体素子を封止する樹脂封止体を形成する工程とを備え、
前記絶縁シートの熱伝導率は、前記樹脂封止体の熱伝導率よりも高いことを特徴とする半導体装置の製造方法。 Mounting a power semiconductor element on the element mounting portion of the lead frame;
Electrically connecting the electrode of the power semiconductor element and the lead portion of the lead frame with a bonding wire;
Providing a metal sheet on one surface of the semi-cured insulating sheet;
Mounting the element mounting portion on a main surface of the insulating sheet opposite to the main surface provided with the metal sheet;
The lead frame on which the power semiconductor element is mounted is placed on a mold, and a part of the lead part, an insulating sheet main surface on which the element mounting part is mounted, the element mounting part, and the power semiconductor element are sealed. Forming a resin sealing body,
The method of manufacturing a semiconductor device, wherein the thermal conductivity of the insulating sheet is higher than the thermal conductivity of the resin sealing body.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004172294A JP2005353805A (en) | 2004-06-10 | 2004-06-10 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004172294A JP2005353805A (en) | 2004-06-10 | 2004-06-10 | Semiconductor device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005353805A true JP2005353805A (en) | 2005-12-22 |
Family
ID=35588013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004172294A Pending JP2005353805A (en) | 2004-06-10 | 2004-06-10 | Semiconductor device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005353805A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008021220A2 (en) | 2006-08-11 | 2008-02-21 | Vishay General Semiconductor Llc | Semiconductor device and method for manufacturing a semiconductor device having improved heat dissipation capabilities |
JP2012059927A (en) * | 2010-09-09 | 2012-03-22 | Rohm Co Ltd | Semiconductor device and method for manufacturing the semiconductor device |
JP5949935B2 (en) * | 2012-10-25 | 2016-07-13 | 三菱電機株式会社 | Semiconductor device |
US10373896B2 (en) | 2014-03-28 | 2019-08-06 | Mitsubishi Electric Corporation | Semiconductor module and drive device equipped with semiconductor module |
EP4109519A3 (en) * | 2021-06-23 | 2023-01-11 | Infineon Technologies Austria AG | Semiconductor package with releasable isolation layer protection |
-
2004
- 2004-06-10 JP JP2004172294A patent/JP2005353805A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008021220A2 (en) | 2006-08-11 | 2008-02-21 | Vishay General Semiconductor Llc | Semiconductor device and method for manufacturing a semiconductor device having improved heat dissipation capabilities |
EP2057665A4 (en) * | 2006-08-11 | 2016-01-06 | Vishay Gen Semiconductor Llc | Semiconductor device and method for manufacturing a semiconductor device having improved heat dissipation capabilities |
JP2012059927A (en) * | 2010-09-09 | 2012-03-22 | Rohm Co Ltd | Semiconductor device and method for manufacturing the semiconductor device |
JP5949935B2 (en) * | 2012-10-25 | 2016-07-13 | 三菱電機株式会社 | Semiconductor device |
JPWO2014064806A1 (en) * | 2012-10-25 | 2016-09-05 | 三菱電機株式会社 | Semiconductor device |
US9601408B2 (en) | 2012-10-25 | 2017-03-21 | Mitsubishi Electric Corporation | Semiconductor device |
US10373896B2 (en) | 2014-03-28 | 2019-08-06 | Mitsubishi Electric Corporation | Semiconductor module and drive device equipped with semiconductor module |
EP4109519A3 (en) * | 2021-06-23 | 2023-01-11 | Infineon Technologies Austria AG | Semiconductor package with releasable isolation layer protection |
US11791238B2 (en) | 2021-06-23 | 2023-10-17 | Infineon Technologies Austria Ag | Semiconductor package with releasable isolation layer protection |
US12080625B2 (en) | 2021-06-23 | 2024-09-03 | Infineon Technologies Austria Ag | Semiconductor package with releasable isolation layer protection |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7671453B2 (en) | Semiconductor device and method for producing the same | |
US7045907B2 (en) | Semiconductor device and method of manufacturing same | |
US7582958B2 (en) | Semiconductor package | |
JP6115738B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5163055B2 (en) | Power semiconductor module | |
US20060056213A1 (en) | Power module package having excellent heat sink emission capability and method for manufacturing the same | |
JP2010021338A (en) | Semiconductor device, and method of manufacturing the same | |
US20050082690A1 (en) | Method for producing semiconductor device and semiconductor device | |
JP2003124437A (en) | Semiconductor device | |
JP4146785B2 (en) | Power semiconductor device | |
WO2016166834A1 (en) | Semiconductor device | |
JP2005191071A (en) | Semiconductor device | |
JP2008263210A (en) | Power semiconductor package | |
JP4100332B2 (en) | Electronic device and manufacturing method thereof | |
JP2005353805A (en) | Semiconductor device and its manufacturing method | |
KR101490751B1 (en) | Semiconductor device and manufacturing method thereof | |
JP7135293B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US11152275B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2000091472A (en) | Semiconductor device | |
JP2002110867A (en) | Semiconductor device and its manufacturing method | |
EP2309538A2 (en) | Package for semiconductor devices | |
JP2017191807A (en) | Power semiconductor device and manufacturing method of power semiconductor device | |
US11462504B2 (en) | Semiconductor apparatus | |
JP2019110278A (en) | Semiconductor device | |
KR20180002419A (en) | Power module and manufacturing method therefor |