JP7460051B2 - Semiconductor Device - Google Patents
Semiconductor Device Download PDFInfo
- Publication number
- JP7460051B2 JP7460051B2 JP2019142835A JP2019142835A JP7460051B2 JP 7460051 B2 JP7460051 B2 JP 7460051B2 JP 2019142835 A JP2019142835 A JP 2019142835A JP 2019142835 A JP2019142835 A JP 2019142835A JP 7460051 B2 JP7460051 B2 JP 7460051B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- wire
- main surface
- sintered metal
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 216
- 239000002184 metal Substances 0.000 claims description 196
- 229910052751 metal Inorganic materials 0.000 claims description 196
- 239000000463 material Substances 0.000 claims description 182
- 238000007747 plating Methods 0.000 claims description 132
- 229910052709 silver Inorganic materials 0.000 claims description 53
- 239000004332 silver Substances 0.000 claims description 51
- 229920005992 thermoplastic resin Polymers 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 50
- 229920005989 resin Polymers 0.000 description 46
- 239000011347 resin Substances 0.000 description 46
- 238000007789 sealing Methods 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 28
- 238000000034 method Methods 0.000 description 23
- 238000012986 modification Methods 0.000 description 14
- 230000004048 modification Effects 0.000 description 14
- 239000002245 particle Substances 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- 238000003825 pressing Methods 0.000 description 12
- 238000005245 sintering Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 230000008646 thermal stress Effects 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 239000002105 nanoparticle Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000002904 solvent Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- WABPQHHGFIMREM-AKLPVKDBSA-N lead-210 Chemical compound [210Pb] WABPQHHGFIMREM-AKLPVKDBSA-N 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 150000002843 nonmetals Chemical class 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Powder Metallurgy (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本開示は、半導体素子を搭載した半導体装置に関する。 The present disclosure relates to a semiconductor device equipped with a semiconductor element.
半導体装置において、半導体素子の電極とリードとを電気的に接続するために、ワイヤボンディングが行われる。たとえばボールボンディングを行うワイヤボンディングの場合、まず、ワイヤの先端に溶融ボールを形成し、これを電極に押し付けて超音波振動を付加して接合することで、ボール接合部を形成する。そして、ワイヤを引き出しつつキャピラリを移動させ、ワイヤをリードに押し付けて超音波振動を付加して接合し、ワイヤを切断することで、ステッチ接合部を形成する。ステッチ接合部はボール接合部より接合強度が低く、熱応力によってステッチ接合部にクラックが発生する場合がある。 In semiconductor devices, wire bonding is performed to electrically connect the electrodes and leads of a semiconductor element. For example, in the case of wire bonding using ball bonding, a molten ball is first formed at the tip of the wire, which is then pressed against the electrode and bonded by applying ultrasonic vibrations to form a ball bond. Then, the capillary is moved while drawing out the wire, and the wire is pressed against the lead and bonded by applying ultrasonic vibrations, and the wire is cut to form a stitch bond. Stitch bond has a lower bond strength than ball bond, and thermal stress can cause cracks to occur in stitch bond.
ステッチ接合部の接合強度を高めるために、ステッチ接合部を覆うようにさらにボールボンディングを行う方法がある。特許文献1には、このようなワイヤボンディング方法が開示されている。しかしながら、ワイヤの材料がCuの場合、ワイヤの表面が酸化しやすいので、ステッチ接合部と、これを覆うボール接合部との界面の接合が不安定になる。
To increase the bonding strength of the stitch joint, there is a method of further performing ball bonding to cover the stitch joint.
本開示は、上記した事情のもとで考え出されたものであって、ワイヤの材料に関係なくボンディングワイヤの接合部の接合強度を高めることができる半導体装置を提供することをその課題とする。 The present disclosure was conceived under the above circumstances, and an object of the present disclosure is to provide a semiconductor device that can increase the bonding strength of bonding wire bonding parts regardless of the material of the wire. .
本開示によって提供される半導体装置は、第1端部を有するボンディングワイヤと、前記第1端部が接続されるワイヤボンディング部と、多孔質の焼結金属を含み、かつ、前記ワイヤボンディング部の少なくとも一部と前記第1端部とを覆う焼結金属接合材とを備えている。 A semiconductor device provided by the present disclosure includes a bonding wire having a first end, a wire bonding portion to which the first end is connected, and a porous sintered metal, and A sintered metal bonding material covering at least a portion and the first end.
本開示によると、焼結金属接合材は、接続された第1端部およびワイヤボンディング部を覆っている。これにより、第1端部は接合強度が高められ、熱応力によるクラックの発生が抑制される。 According to the present disclosure, the sintered metal bonding material covers the connected first end and the wire bonding portion. This increases the bonding strength of the first end and suppresses the occurrence of cracks due to thermal stress.
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present disclosure will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.
以下、本開示の好ましい実施の形態を、添付図面を参照して具体的に説明する。 A preferred embodiment of the present disclosure will be described in detail below with reference to the attached drawings.
〔第1実施形態〕
図1~図5に基づき、本開示の第1実施形態にかかる半導体装置A10について説明する。半導体装置A10は、複数のリード1~5、半導体素子6、ボンディングワイヤ71~74、焼結金属接合材75,76、めっき層79、および封止樹脂8を備えている。
First Embodiment
1 to 5, a semiconductor device A10 according to a first embodiment of the present disclosure will be described. The semiconductor device A10 includes a plurality of
図1は、半導体装置A10を示す斜視図である。図2は、半導体装置A10を示す平面図である。図2においては、理解の便宜上、封止樹脂8を透過して、封止樹脂8の外形を想像線(二点鎖線)で示している。図3は、半導体装置A10を示す底面図である。図4は、図2のIV-IV線に沿う断面図である。図5は、半導体装置A10の要部拡大断面写真である。
Figure 1 is a perspective view showing semiconductor device A10. Figure 2 is a plan view showing semiconductor device A10. In Figure 2, for ease of understanding, the outline of sealing
これらの図に示す半導体装置A10は、様々な機器の回路基板に表面実装される装置である。半導体装置A10の厚さ方向視の形状は矩形状である。説明の便宜上、半導体装置A10の厚さ方向をz方向とし、z方向に直交する半導体装置A10の一方の辺に沿う方向(図2における左右方向)をx方向、z方向およびx方向に直交する方向(図2における上下方向)をy方向とする。半導体装置A10の大きさは特に限定されない。 The semiconductor device A10 shown in these figures is a device that is surface-mounted on the circuit boards of various devices. The shape of the semiconductor device A10 when viewed in the thickness direction is rectangular. For ease of explanation, the thickness direction of the semiconductor device A10 is defined as the z direction, the direction along one side of the semiconductor device A10 perpendicular to the z direction (the left-right direction in FIG. 2) is defined as the x direction, and the direction perpendicular to the z direction and the x direction (the up-down direction in FIG. 2) is defined as the y direction. There are no particular limitations on the size of the semiconductor device A10.
複数のリード1~5は、半導体素子6を支持するとともに、半導体素子6と導通している。リード1~5は、金属からなり、好ましくはCuおよびNiのいずれか、またはこれらの合金や42アロイなどからなる。本実施形態においては、リード1~5が、Cuからなる場合を例に説明する。リード1~5の厚さは、たとえば0.08~0.5mmであり、本実施形態においては0.5mm程度である。リード1~5は、たとえば、金属板にエッチング加工を施すことで形成されている。なお、リード1~5は、金属板に打ち抜き加工や折り曲げ加工等を施すことにより形成されてもよい。以降の説明においては、第1リード1、第2リード2、第3リード3、第4リード4、および第5リード5と記載する。なお、まとめて示す場合は、リード1~5と記載する。
The multiple leads 1 to 5 support the
図2に示すように、第1リード1は、半導体装置A10のy方向の中央より一方側(図2においては下側)寄りに配置され、x方向の全体に広がっている。第2リード2と第3リード3とは、y方向において、第1リード1を挟んで互いに反対側に、それぞれ第1リード1から離間して配置されている。第2リード2は、y方向の一方側の端部であり、かつ、x方向の一方側(図2においては左側)の端部に配置されている。第3リード3は、y方向の他方側(図2においては上側)の端部に配置され、x方向の全体に広がっている。第4リード4と第5リード5とは、y方向において、第1リード1に対して第2リード2と同じ側(図2においては下側)に、それぞれ第1リード1から離間して配置されている。また、第2リード2、第5リード5および第4リード4は、互いに離間して、この順でx方向に並んで配置されている。第1リード1は、z方向視寸法が、他のリード2~5に比べて大きい。リード2~5のx方向の寸法は、第3リード3が最大であり、第2リード2、第4リード4、第5リード5の順に小さくなっている。また、第3リード3の第1リード1からの離間距離は、第2リード2、第5リード5および第4リード4の第1リード1からの離間距離より大きい。
As shown in FIG. 2, the
第1リード1は、搭載部110および連結部120を備えている。
The
搭載部110は、z方向視において第1リード1の中央に位置し、z方向視略矩形状である。搭載部110は、搭載部主面111、搭載部裏面112および搭載部裏面側凹部113を有する。搭載部主面111および搭載部裏面112は、z方向において互いに反対側を向いている。搭載部主面111は、図4の上方を向く面である。搭載部主面111は、半導体素子6が搭載される面である。搭載部裏面112は、図4の下方を向く面である。搭載部裏面112は、封止樹脂8から露出して、裏面端子になる。搭載部裏面側凹部113は、搭載部110の一部が搭載部裏面112からz方向に凹んだ部分である。搭載部110のうち搭載部裏面側凹部113が位置する部分の厚さ(z方向の寸法)は、搭載部裏面112が位置する部分の厚さの半分程度である。搭載部裏面側凹部113は、たとえばハーフエッチング処理により形成される。
The mounting
連結部120は、搭載部110に繋がっており、z方向視矩形状である。連結部120は、搭載部110のx方向の一方端面に2個配置されている。また、連結部120は、搭載部110のx方向の他方端面にも2個配置されている。つまり、連結部120は、合計4個配置されている。各連結部120は、連結部主面121、連結部裏面122、および連結部端面123を有する。連結部主面121および連結部裏面122は、z方向において互いに反対側を向いている。連結部主面121は、図4の上方を向く面である。連結部主面121と搭載部主面111とは、面一になっている。連結部裏面122は、図4の下方を向く面である。連結部120の厚さ(z方向の寸法)は、搭載部110のうち搭載部裏面側凹部113が位置する部分の厚さと同程度である。連結部120は、たとえばハーフエッチング処理により形成される。連結部端面123は、連結部主面121および連結部裏面122を繋ぐ面であり、x方向外側を向いている。連結部端面123は、封止樹脂8から露出している(図1参照)。
The connecting
第2リード2は、z方向視において、半導体装置A10の角部(図2においては左下の角部)に配置され、ワイヤボンディング部210、端子部220および連結部230を備えている。
The
ワイヤボンディング部210は、z方向視において、x方向に長い矩形状である。ワイヤボンディング部210は、ワイヤボンディング部主面211、ワイヤボンディング部裏面212およびワイヤボンディング部裏面側凹部213を有する。ワイヤボンディング部主面211およびワイヤボンディング部裏面212は、z方向において互いに反対側を向いている。ワイヤボンディング部主面211は、図4の上方を向く面である。ワイヤボンディング部主面211は、ボンディングワイヤ71がボンディングされる面である。ワイヤボンディング部裏面212は、図4の下方を向く面である。ワイヤボンディング部裏面212は、封止樹脂8から露出して、裏面端子になる。ワイヤボンディング部裏面側凹部213は、ワイヤボンディング部210の一部がワイヤボンディング部裏面212からz方向に凹んだ部分である。ワイヤボンディング部210のうちワイヤボンディング部裏面側凹部213が位置する部分の厚さ(z方向の寸法)は、ワイヤボンディング部裏面212が位置する部分の厚さの半分程度である。ワイヤボンディング部裏面側凹部213は、たとえばハーフエッチング処理により形成される。
When viewed in the z direction, the
端子部220は、ワイヤボンディング部210に繋がっており、z方向視矩形状である。端子部220は、ワイヤボンディング部210のy方向の一方端面(半導体装置A10の外側を向く端面)にx方向に2個並んで配置されている。端子部220は、端子部主面221、端子部裏面222、および端子部端面223を有する。端子部主面221および端子部裏面222は、z方向において互いに反対側を向いている。端子部主面221は、図4の上方を向く面である。端子部主面221とワイヤボンディング部主面211とは、面一になっている。端子部裏面222は、図4の下方を向く面である。端子部裏面222とワイヤボンディング部裏面212とは、面一になっている。端子部端面223は、端子部主面221および端子部裏面222を繋ぐ面であり、y方向外側を向いている。ワイヤボンディング部裏面212、端子部裏面222および端子部端面223は、封止樹脂8から露出して繋がっており、端子になる。
The
連結部230は、ワイヤボンディング部210のx方向外側(図2において左側)に繋がって配置されている。連結部230の厚さ(z方向の寸法)は、ワイヤボンディング部裏面側凹部213が位置するワイヤボンディング部210の厚さと同程度である。連結部230は、たとえばハーフエッチング処理により形成される。連結部230は、連結部主面231、連結部裏面232、および連結部端面233を有する。連結部主面231および連結部裏面232は、z方向において互いに反対側を向いている。連結部主面231は、図4の上方を向く面である。連結部主面231とワイヤボンディング部主面211とは、面一になっている。したがって、ワイヤボンディング部主面211、端子部主面221および連結部主面231は、面一の一体となった面になっている(図2参照)。連結部裏面232は、図4の下方を向く面である。連結部端面233は、連結部主面231および連結部裏面232を繋ぐ面のうち、x方向を向く面であり、封止樹脂8から露出する面である。
The connecting
第3リード3は、z方向視において、半導体装置A10のy方向の他方側(図2においては上側)の端部に配置され、x方向の全体に広がっており、ワイヤボンディング部310、端子部320、および連結部330を備えている。
The
ワイヤボンディング部310は、z方向視において、x方向に長い矩形状である。ワイヤボンディング部310は、ワイヤボンディング部主面311、ワイヤボンディング部裏面312、およびワイヤボンディング部裏面側凹部313を有する。ワイヤボンディング部主面311およびワイヤボンディング部裏面312は、z方向において互いに反対側を向いている。ワイヤボンディング部主面311は、図4の上方を向く面である。ワイヤボンディング部主面311は、ボンディングワイヤ72がボンディングされる面である。ワイヤボンディング部裏面312は、図4の下方を向く面である。ワイヤボンディング部裏面312は、封止樹脂8から露出して、裏面端子になる。ワイヤボンディング部裏面側凹部313は、ワイヤボンディング部310の一部がワイヤボンディング部裏面312からz方向に凹んだ部分である。ワイヤボンディング部310のうちワイヤボンディング部裏面側凹部313が位置する部分の厚さ(z方向の寸法)は、ワイヤボンディング部裏面312が位置する部分の厚さの半分程度である。ワイヤボンディング部裏面側凹部313は、たとえばハーフエッチング処理により形成される。
When viewed in the z direction, the
端子部320は、ワイヤボンディング部310に繋がっており、z方向視矩形状である。端子部320は、ワイヤボンディング部310のy方向の一方端面(半導体装置A10の外側を向く端面)にx方向に4個並んで配置されている。端子部320は、端子部主面321、端子部裏面322、および端子部端面323を有する。端子部主面321および端子部裏面322は、z方向において互いに反対側を向いている。端子部主面321は、図4の上方を向く面である。端子部主面321とワイヤボンディング部主面311とは、面一になっている。端子部裏面322は、図4の下方を向く面である。端子部裏面322とワイヤボンディング部裏面312とは、面一になっている。端子部端面323は、端子部主面321および端子部裏面322を繋ぐ面であり、y方向外側を向いている。ワイヤボンディング部裏面312、端子部裏面322および端子部端面323は、封止樹脂8から露出して繋がっており、端子になる。
The
連結部330は、2個備えられており、ワイヤボンディング部310のx方向両端部にそれぞれ繋がって配置されている。連結部330の厚さ(z方向の寸法)は、ワイヤボンディング部裏面側凹部313が位置するワイヤボンディング部310の厚さと同程度である。連結部330は、たとえばハーフエッチング処理により形成される。連結部330は、連結部主面331、連結部裏面332、および連結部端面333を有する。連結部主面331および連結部裏面332は、z方向において互いに反対側を向いている。連結部主面331は、図4の上方を向く面である。連結部主面331とワイヤボンディング部主面311とは、面一になっている。したがって、ワイヤボンディング部主面311、端子部主面321および連結部主面331は、面一の一体となった面になっている(図2参照)。連結部裏面332は、図4の下方を向く面である。連結部端面333は、連結部主面331および連結部裏面332を繋ぐ面のうち、x方向を向く面であり、封止樹脂8から露出する面である。
Two connecting
第4リード4は、z方向視において、半導体装置A10の角部(図2においては右下の角部)に配置され、ワイヤボンディング部410、端子部420および連結部430を備えている。
The
ワイヤボンディング部410は、z方向視において、x方向に長い矩形状である。ワイヤボンディング部410は、ワイヤボンディング部主面411、ワイヤボンディング部裏面412およびワイヤボンディング部裏面側凹部413を有する。ワイヤボンディング部主面411およびワイヤボンディング部裏面412は、z方向において互いに反対側を向いている。ワイヤボンディング部主面411は、図4の上方を向く面である。ワイヤボンディング部主面411は、ボンディングワイヤ73がボンディングされる面である。ワイヤボンディング部裏面412は、図4の下方を向く面である。ワイヤボンディング部裏面412は、封止樹脂8から露出して、裏面端子になる。ワイヤボンディング部裏面側凹部413は、ワイヤボンディング部410の一部がワイヤボンディング部裏面412からz方向に凹んだ部分である。ワイヤボンディング部410のうちワイヤボンディング部裏面側凹部413が位置する部分の厚さ(z方向の寸法)は、ワイヤボンディング部裏面412が位置する部分の厚さの半分程度である。ワイヤボンディング部裏面側凹部413は、たとえばハーフエッチング処理により形成される。
When viewed in the z direction, the
端子部420は、ワイヤボンディング部410に繋がっており、z方向視矩形状である。端子部420は、ワイヤボンディング部410のy方向の一方端面(半導体装置A10の外側を向く端面)に配置されている。端子部420は、端子部主面421、端子部裏面422、および端子部端面423を有する。端子部主面421および端子部裏面422は、z方向において互いに反対側を向いている。端子部主面421は、図4の上方を向く面である。端子部主面421とワイヤボンディング部主面411とは、面一になっている。端子部裏面422は、図4の下方を向く面である。端子部裏面422とワイヤボンディング部裏面412とは、面一になっている。端子部端面423は、端子部主面421および端子部裏面422を繋ぐ面であり、y方向外側を向いている。ワイヤボンディング部裏面412、端子部裏面422および端子部端面423は、封止樹脂8から露出して繋がっており、端子になる。
The
連結部430は、ワイヤボンディング部410のx方向外側(図2において右側)に繋がって配置されている。連結部430の厚さ(z方向の寸法)は、ワイヤボンディング部裏面側凹部413が位置するワイヤボンディング部410の厚さと同程度である。連結部430は、たとえばハーフエッチング処理により形成される。連結部430は、連結部主面431、連結部裏面432、および連結部端面433を有する。連結部主面431および連結部裏面432は、z方向において互いに反対側を向いている。連結部主面431は、図4の上方を向く面である。連結部主面431とワイヤボンディング部主面411とは、面一になっている。したがって、ワイヤボンディング部主面411、端子部主面421および連結部主面431は、面一の一体となった面になっている(図2参照)。連結部裏面432は、図4の下方を向く面である。連結部端面433は、連結部主面431および連結部裏面432を繋ぐ面のうち、x方向を向く面であり、封止樹脂8から露出する面である。
The connecting
第5リード5は、z方向視において、半導体装置A10のy方向の一方側(図2においては下側)の端部の、第2リード2と第4リード4との間に配置され、ワイヤボンディング部510および端子部520を備えている。
The
ワイヤボンディング部510は、z方向視において、x方向に長い矩形状である。ワイヤボンディング部510は、ワイヤボンディング部主面511、ワイヤボンディング部裏面512およびワイヤボンディング部裏面側凹部513を有する。ワイヤボンディング部主面511およびワイヤボンディング部裏面512は、z方向において互いに反対側を向いている。ワイヤボンディング部主面511は、図4の上方を向く面である。ワイヤボンディング部主面511は、ボンディングワイヤ74がボンディングされる面である。ワイヤボンディング部裏面512は、図4の下方を向く面である。ワイヤボンディング部裏面512は、封止樹脂8から露出して、裏面端子になる。ワイヤボンディング部裏面側凹部513は、ワイヤボンディング部510の一部がワイヤボンディング部裏面512からz方向に凹んだ部分である。ワイヤボンディング部510のうちワイヤボンディング部裏面側凹部513が位置する部分の厚さ(z方向の寸法)は、ワイヤボンディング部裏面512が位置する部分の厚さの半分程度である。ワイヤボンディング部裏面側凹部513は、たとえばハーフエッチング処理により形成される。
When viewed in the z direction, the
端子部520は、ワイヤボンディング部510に繋がっており、z方向視矩形状である。端子部520は、ワイヤボンディング部510のy方向の一方端面(半導体装置A10の外側を向く端面)に配置されている。端子部520は、端子部主面521、端子部裏面522、および端子部端面523を有する。端子部主面521および端子部裏面522は、z方向において互いに反対側を向いている。端子部主面521は、図4の上方を向く面である。端子部主面521とワイヤボンディング部主面511とは、面一になっている。端子部裏面522は、図4の下方を向く面である。端子部裏面522とワイヤボンディング部裏面512とは、面一になっている。端子部端面523は、端子部主面521および端子部裏面522を繋ぐ面であり、y方向外側を向いている。ワイヤボンディング部裏面512、端子部裏面522および端子部端面523は、封止樹脂8から露出して繋がっており、端子になる。
The
めっき層79は、図2および図4に示すように、各リード1~5の焼結金属接合材75または焼結金属接合材76が配置される領域に形成されている。めっき層79は、たとえばAgを含有する。なお、めっき層79の材料は限定されない。めっき層79は、めっき層791~795を含んでいる。
As shown in FIGS. 2 and 4, the plating layer 79 is formed in a region where the sintered
めっき層791は、第1リード1の搭載部主面111に接して形成されており、搭載部主面111のうち、半導体素子6が搭載され焼結金属接合材75が配置される領域を覆っている。本実施形態においては、めっき層791は、z方向視において長矩形状であり、搭載部主面111のx方向中央で、かつ、y方向中央に配置されている。なお、めっき層791は、少なくとも焼結金属接合材75が配置される領域を覆っていればよく、その他の部分も覆っていてもよい。つまり、めっき層791は、搭載部主面111の全面を覆っていてもよいし、搭載部裏面112にも形成されていてもよい。また、めっき層791は、第1リード1の全体を覆っていてもよい。
The
めっき層792は、第2リード2のワイヤボンディング部主面211に接して形成されており、ワイヤボンディング部主面211のうち、ボンディングワイヤ71が接続され焼結金属接合材76が配置される領域を覆っている。本実施形態においては、めっき層792は、z方向視において長矩形状であり、ワイヤボンディング部主面211上に2個配置されている。なお、めっき層792は、少なくとも焼結金属接合材76が配置される領域を覆っていればよく、その他の部分も覆っていてもよい。つまり、めっき層792は、ワイヤボンディング部主面211の全面を覆っていてもよいし、ワイヤボンディング部裏面212にも形成されていてもよい。また、めっき層792は、第2リード2の全体を覆っていてもよい。
The
めっき層793は、第3リード3のワイヤボンディング部主面311に接して形成されており、ワイヤボンディング部主面311のうち、ボンディングワイヤ72が接続され焼結金属接合材76が配置される領域を覆っている。本実施形態においては、めっき層793は、z方向視において長矩形状であり、ワイヤボンディング部主面311上に4個配置されている。なお、めっき層793は、少なくとも焼結金属接合材76が配置される領域を覆っていればよく、その他の部分も覆っていてもよい。つまり、めっき層793は、ワイヤボンディング部主面311の全面を覆っていてもよいし、ワイヤボンディング部裏面312にも形成されていてもよい。また、めっき層793は、第3リード3の全体を覆っていてもよい。
The
めっき層794は、第4リード4のワイヤボンディング部主面411に接して形成されており、ワイヤボンディング部主面411のうち、ボンディングワイヤ73が接続され焼結金属接合材76が配置される領域を覆っている。本実施形態においては、めっき層794は、z方向視において長矩形状であり、ワイヤボンディング部主面411上に1個配置されている。なお、めっき層794は、少なくとも焼結金属接合材76が配置される領域を覆っていればよく、その他の部分も覆っていてもよい。つまり、めっき層794は、ワイヤボンディング部主面411の全面を覆っていてもよいし、ワイヤボンディング部裏面412にも形成されていてもよい。また、めっき層794は、第4リード4の全体を覆っていてもよい。
The
めっき層795は、第5リード5のワイヤボンディング部主面511に接して形成されており、ワイヤボンディング部主面511のうち、ボンディングワイヤ74が接続され焼結金属接合材76が配置される領域を覆っている。本実施形態においては、めっき層795は、z方向視において長矩形状であり、ワイヤボンディング部主面511上に1個配置されている。なお、めっき層795は、少なくとも焼結金属接合材76が配置される領域を覆っていればよく、その他の部分も覆っていてもよい。つまり、めっき層795は、ワイヤボンディング部主面511の全面を覆っていてもよいし、ワイヤボンディング部裏面512にも形成されていてもよい。また、めっき層795は、第5リード5の全体を覆っていてもよい。
The
半導体素子6は、半導体装置A10の電気的機能を発揮する要素である。本実施形態では、半導体素子6は、トランジスタである。なお、トランジスタの種類および内部構造は限定されない。また、半導体素子6は、他の半導体素子であってもよく、たとえばダイオードや、サイリスタ、コントロールICなどのICチップであってもよい。本実施形態では、半導体素子6はHEMT(High Electron Mobility Transistor:高電子移動度トランジスタ)であって、素子本体60、第1電極61、第2電極62、第3電極63、および金属層64を備えている。
The
素子本体60は、半導体材料よりなる。本実施形態においては、当該半導体材料はシリコンである。素子本体60は、直方体であり、素子主面6a、素子裏面6b、および素子側面6cを備えている。図4に示すように、素子主面6aおよび素子裏面6bは、z方向において互いに反対側を向いている。素子主面6aは、図4の上方を向く面である。素子裏面6bは、図4の下方を向く面である。素子側面6cは、素子主面6aおよび素子裏面6bに繋がる面であり、x方向またはy方向を向いている。
The element body 60 is made of a semiconductor material. In this embodiment, the semiconductor material is silicon. The element body 60 is a rectangular parallelepiped, and has an element
第1電極61、第2電極62、および第3電極63は、たとえばCu,Ni,Al,Auなどのめっき層からなり、図2に示すように、素子主面6aに配置されている。なお、第1電極61、第2電極62、および第3電極63の配置のレイアウトは限定されない。第1電極61は、ソース電極として機能する。第2電極62は、ドレイン電極として機能する。第3電極63は、ゲート電極として機能する。
The
金属層64は、図4に示すように、素子裏面6bに配置されている。本実施形態では、金属層64は、素子裏面6bの全体を覆っている。なお、金属層64は、素子裏面6bの一部にのみ形成されていてもよい。ただし、焼結金属接合材75に接する面積を大きくするために、金属層64は、素子裏面6bの全面を覆うことが望ましい。金属層64の材料は、焼結金属接合材75と金属結合する金属であればよく、たとえばAg,Au,Cu,Niなどが考えられる。なお、金属層64の材料は、これらに限定されず、他の金属であってもよいし、合金であってもよい。本実施形態では、金属層64の材料は、Agである。
The
図2に示すように、半導体素子6は、第1リード1の搭載部主面111に形成されためっき層79上に搭載されている。図4に示すように、半導体素子6は、素子裏面6bを搭載部主面111に向けて、焼結金属接合材75を介して、第1リード1の搭載部主面111に搭載されている。
As shown in FIG. 2, the
焼結金属接合材75は、半導体素子6と第1リード1との間に介在し、これらを接合する。焼結金属接合材75は、焼結金属を含んでいる。本実施形態においては、当該焼結金属は、焼結銀である。なお、焼結金属はこれに限られず、焼結銅などであってもよい。焼結金属接合材75は多孔質であり、多数の微細孔を有する。焼結金属接合材75は、銀粒子を含むペーストに焼結処理を行って銀粒子を焼結させ、金属結合された多孔質の焼結銀の層として形成される。焼結金属接合材75は、半導体素子6の素子裏面6bに形成された金属層64に接しており、金属層64と金属結合している。また、焼結金属接合材75は、第1リード1の搭載部主面111に形成されためっき層79に接しており、めっき層79とも金属結合している。これにより、焼結金属接合材75は、半導体素子6が放出した熱を、効率よく第1リード1に伝達することができる。
The sintered
焼結金属接合材75は、図2に示すように、z方向視において、半導体素子6に重なっている。また、焼結金属接合材75は、z方向視において、めっき層79に内包されている。本実施形態では、焼結金属接合材75のz方向に直交する断面は、第1リード1の搭載部主面111に近づくほど大きくなり、半導体素子6に近づくほど小さくなっている。つまり、図4に示すように、焼結金属接合材75のx方向視の形状は台形状になっており、図示しないが、焼結金属接合材75のy方向視の形状も台形状になっている。また、本実施形態では、図4に示すように、焼結金属接合材75は、半導体素子6の素子本体60の素子側面6cの一部も覆っている。
2, the sintered
ボンディングワイヤ71~74は、半導体素子6とリード2~5とを接続し、これらを導通させるものである。ボンディングワイヤ71~74は、たとえばCu,Au,Ag,Alなどの金属からなる。なお、ボンディングワイヤ71~74の材料は限定されない。また、ボンディングワイヤ71~74は、たとえば不純物として他の成分(金属、非金属等)を許容範囲内で含んでいてもよい。本実施形態においては、ボンディングワイヤ71~74が、Cuからなる場合を例に説明する。なお、ボンディングワイヤ71~74は、さらにPdなどによって表面が覆われていてもよい。
The
複数のボンディングワイヤ71は、図2に示すように、半導体素子6の第1電極61と、第2リード2のワイヤボンディング部主面211とに接続されている。これにより、第2リード2は、半導体素子6の第1電極61(ソース電極)に電気的に接続されて、ソース端子として機能する。図4に示すように、各ボンディングワイヤ71は、互いに反対側の端部に位置する第1接合部711および第2接合部712を備えている。第1接合部711は、半導体素子6の第1電極61に接合されている。第1接合部711は、製造工程のワイヤボンディング工程において、ボールボンディングによって接合されたボール接合部である。第1接合部711は、ワイヤの先端に溶融ボールを形成し、これを第1電極61に押し付けて超音波振動を付加して接合することで形成される。第2接合部712は、第2リード2のワイヤボンディング部主面211に形成されためっき層792に接合されている。第2接合部712は、製造工程のワイヤボンディング工程において、ステッチボンディングによって接合されたステッチ接合部である。第2接合部712は、第1接合部711を形成してワイヤを引き出しつつキャピラリを移動させた後、ワイヤをめっき層792に押し付けて超音波振動を付加して接合し、ワイヤを切断することで形成される。本実施形態では、「第1接合部711」が本開示の第2端部に相当し、「第2接合部712」が本開示の第1端部に相当する。
The plurality of
複数のボンディングワイヤ72は、図2に示すように、半導体素子6の第2電極62と、第3リード3のワイヤボンディング部主面311とに接続されている。これにより、第3リード3は、半導体素子6の第2電極62(ドレイン電極)に電気的に接続されて、ドレイン端子として機能する。図4に示すように、各ボンディングワイヤ72は、互いに反対側の端部に位置する第1接合部721および第2接合部722を備えている。第1接合部721は、半導体素子6の第2電極62に接合されている。第1接合部721は、製造工程のワイヤボンディング工程において、ボールボンディングによって接合されたボール接合部である。第1接合部721は、ワイヤの先端に溶融ボールを形成し、これを第2電極62に押し付けて超音波振動を付加して接合することで形成される。第2接合部722は、第3リード3のワイヤボンディング部主面311に形成されためっき層793に接合されている。第2接合部722は、製造工程のワイヤボンディング工程において、ステッチボンディングによって接合されたステッチ接合部である。第2接合部722は、第1接合部721を形成してワイヤを引き出しつつキャピラリを移動させた後、ワイヤをめっき層793に押し付けて超音波振動を付加して接合し、ワイヤを切断することで形成される。本実施形態では、「第1接合部721」が本開示の第2端部に相当し、「第2接合部722」が本開示の第1端部に相当する。
The plurality of
ボンディングワイヤ73は、図2に示すように、半導体素子6の第3電極63と、第4リード4のワイヤボンディング部主面411とに接続されている。これにより、第4リード4は、半導体素子6の第3電極63(ゲート電極)に電気的に接続されて、ゲート端子として機能する。ボンディングワイヤ73は、図示しないが、互いに反対側の端部に位置する第1接合部731および第2接合部732を備えている。第1接合部731は、半導体素子6の第3電極63に接合されている。第1接合部731は、製造工程のワイヤボンディング工程において、ボールボンディングによって接合されたボール接合部である。第1接合部731は、ワイヤの先端に溶融ボールを形成し、これを第3電極63に押し付けて超音波振動を付加して接合することで形成される。第2接合部732は、第4リード4のワイヤボンディング部主面411に形成されためっき層794に接合されている。第2接合部732は、製造工程のワイヤボンディング工程において、ステッチボンディングによって接合されたステッチ接合部である。第2接合部732は、第1接合部731を形成してワイヤを引き出しつつキャピラリを移動させた後、ワイヤをめっき層794に押し付けて超音波振動を付加して接合し、ワイヤを切断することで形成される。本実施形態では、「第1接合部731」が本開示の第2端部に相当し、「第2接合部732」が本開示の第1端部に相当する。
The
複数のボンディングワイヤ74は、図2に示すように、半導体素子6の第1電極61と、第5リード5のワイヤボンディング部主面511とに接続されている。これにより、第5リード5は、半導体素子6の第1電極61(ソース電極)に電気的に接続されて、ソースセンス端子として機能する。ソースセンス端子は、第1電極61(ソース電極)の電位を検出するための端子である。各ボンディングワイヤ74は、図示しないが、互いに反対側の端部に位置する第1接合部741および第2接合部742を備えている。第1接合部741は、半導体素子6の第1電極61に接合されている。第1接合部741は、製造工程のワイヤボンディング工程において、ボールボンディングによって接合されたボール接合部である。第1接合部741は、ワイヤの先端に溶融ボールを形成し、これを第1電極61に押し付けて超音波振動を付加して接合することで形成される。第2接合部742は、第5リード5のワイヤボンディング部主面511に形成されためっき層795に接合されている。第2接合部742は、製造工程のワイヤボンディング工程において、ステッチボンディングによって接合されたステッチ接合部である。第2接合部742は、第1接合部741を形成してワイヤを引き出しつつキャピラリを移動させた後、ワイヤをめっき層795に押し付けて超音波振動を付加して接合し、ワイヤを切断することで形成される。本実施形態では、「第1接合部741」が本開示の第2端部に相当し、「第2接合部742」が本開示の第1端部に相当する。
As shown in FIG. 2, the
なお、各ボンディングワイヤ71~74の本数は限定されない。また、各ボンディングワイヤ71~74の材料および太さは限定されず、全て同じであってもよいし、それぞれ異なっていてもよい。
Note that the number of each
焼結金属接合材76は、ボンディングワイヤ71(72,73,74)の第2接合部712(722,732,742)の接合強度を高めるために形成されている。焼結金属接合材76は、焼結金属を含んでいる。本実施形態においては、当該焼結金属は、焼結銀である。なお、焼結金属はこれに限られず、焼結銅などであってもよい。焼結金属接合材76は多孔質であり、多数の微細孔を有する。焼結金属接合材76は、銀粒子を含むペーストに焼結処理を行って銀粒子を焼結させ、金属結合された多孔質の焼結銀の層として形成される。
The sintered
本実施形態では、焼結金属接合材76における焼結銀の体積比率は、比較的高く、たとえば50%以上80%以下である。なお、焼結銀の体積比率はこの範囲に限定されない。また、焼結金属接合材76は、スペーサを含んでいない。なお、焼結金属接合材76は、たとえばアクリル樹脂などからなるスペーサを含んでいてもよい。なお、スペーサの材料は限定されず、他の熱可塑性樹脂であってもよいし、その他の材料であってもよい。本実施形態では、焼結金属接合材76は、焼結金属接合材75と同じ材料からなるが、焼結金属接合材76の材料は、焼結金属接合材75と異なっていてもよい。焼結金属接合材76は、焼結金属接合材761,762,763,764を含んでいる。
In this embodiment, the volume ratio of sintered silver in the sintered
焼結金属接合材761は、図4に示すように、ボンディングワイヤ71の第2接合部712と、第2リード2のワイヤボンディング部主面211の一部とを覆っている。焼結金属接合材761は、ワイヤボンディング部主面211に形成されためっき層792に接しており、めっき層792と金属結合している。また、焼結金属接合材761は、ボンディングワイヤ71に接しており、ボンディングワイヤ71とも金属結合している。つまり、ボンディングワイヤ71とめっき層792とが、焼結金属接合材761によって、広い範囲で金属結合により接合されている。これにより、第2接合部712の接合強度が高められている。
As shown in FIG. 4, the sintered
図5(a)は、図4の領域Aの部分に相当する要部拡大断面写真である。図5(b)は、図5(a)の要部拡大断面写真における領域Bの部分をさらに拡大した要部拡大断面写真である。図5(b)を見ると、ボンディングワイヤ71と焼結金属接合材761とが金属結合していることが解る。また、図5(c)は、図5(a)の要部拡大断面写真における領域Cの部分をさらに拡大した要部拡大断面写真である。図5(c)を見ると、めっき層792と焼結金属接合材761とが金属結合していることが解る。
Figure 5(a) is an enlarged cross-sectional photograph of the essential part corresponding to region A in Figure 4. Figure 5(b) is an enlarged cross-sectional photograph of the essential part, further enlarging region B in the enlarged cross-sectional photograph of the essential part in Figure 5(a). From Figure 5(b), it can be seen that the
焼結金属接合材762は、図4に示すように、ボンディングワイヤ72の第2接合部722と、第3リード3のワイヤボンディング部主面311の一部とを覆っている。焼結金属接合材762は、ワイヤボンディング部主面311に形成されためっき層793に接しており、めっき層793と金属結合している。また、焼結金属接合材762は、ボンディングワイヤ72に接しており、ボンディングワイヤ72とも金属結合している。つまり、ボンディングワイヤ72とめっき層793とが、焼結金属接合材762によって、広い範囲で金属結合により接合されている。これにより、第2接合部722の接合強度が高められている。
As shown in FIG. 4, the sintered
焼結金属接合材763は、ボンディングワイヤ73の第2接合部732と、第4リード4のワイヤボンディング部主面411の一部とを覆っている。焼結金属接合材763は、ワイヤボンディング部主面411に形成されためっき層794に接しており、めっき層794と金属結合している。また、焼結金属接合材763は、ボンディングワイヤ73に接しており、ボンディングワイヤ73とも金属結合している。つまり、ボンディングワイヤ73とめっき層794とが、焼結金属接合材763によって、広い範囲で金属結合により接合されている。これにより、第2接合部732の接合強度が高められている。
The sintered metal bonding material 763 covers the second bonding portion 732 of the
焼結金属接合材764は、ボンディングワイヤ74の第2接合部742と、第5リード5のワイヤボンディング部主面511の一部とを覆っている。焼結金属接合材764は、ワイヤボンディング部主面511に形成されためっき層795に接しており、めっき層795と金属結合している。また、焼結金属接合材764は、ボンディングワイヤ74に接しており、ボンディングワイヤ74とも金属結合している。つまり、ボンディングワイヤ74とめっき層795とが、焼結金属接合材764によって、広い範囲で金属結合により接合されている。これにより、第2接合部742の接合強度が高められている。
The sintered
封止樹脂8は、各リード1~5の一部ずつ、半導体素子6、焼結金属接合材75,76、めっき層79、およびボンディングワイヤ71~74を覆っている。封止樹脂8は、電気絶縁性を有する熱硬化性の合成樹脂である。本実施形態においては、封止樹脂8は、たとえば黒色のエポキシ樹脂からなる。
The sealing
封止樹脂8は、樹脂主面81、樹脂裏面82および樹脂側面83を有する。樹脂主面81と樹脂裏面82とは、z方向において互いに反対側を向いている。樹脂主面81は、図4の上方を向く面であり、樹脂裏面82は、図4の下方を向く面である。樹脂側面83は、樹脂主面81および樹脂裏面82を繋ぐ面であり、x方向またはy方向を向いている。
The sealing
本実施形態においては、第1リード1の連結部端面123と、第2リード2の端子部端面223および連結部端面233と、第3リード3の端子部端面323および連結部端面333と、第4リード4の端子部端面423および連結部端面433と、第5リード5の端子部端面523とが、封止樹脂8の樹脂側面83と互いに面一である。また、第1リード1の搭載部裏面112と、第2リード2のワイヤボンディング部裏面212および端子部裏面222と、第3リード3のワイヤボンディング部裏面312および端子部裏面322と、第4リード4のワイヤボンディング部裏面412および端子部裏面422と、第5リード5のワイヤボンディング部裏面512および端子部裏面522とが、封止樹脂8の樹脂裏面82と互いに面一である。
In this embodiment, the connecting
次に、半導体装置A10の製造方法の一例について、図6~図10を参照して以下に説明する。なお、これらの図は、部分拡大平面図であり、x方向およびy方向は、図2と同じ方向を示している。 Next, an example of a method for manufacturing the semiconductor device A10 will be described below with reference to FIGS. 6 to 10. Note that these figures are partially enlarged plan views, and the x direction and y direction indicate the same directions as in FIG. 2.
まず、図6に示すように、リードフレーム910を用意する。リードフレーム910は、各リード1~5となる板状の材料である。リードフレーム910の主面911は、第1リード1の搭載部主面111および連結部主面121と、第2リード2のワイヤボンディング部主面211、端子部主面221および連結部主面231と、第3リード3のワイヤボンディング部主面311、端子部主面321および連結部主面331と、第4リード4のワイヤボンディング部主面411、端子部主面421および連結部主面431と、第5リード5のワイヤボンディング部主面511および端子部主面521になる面である。リードフレーム910の主面911は、面一になっている。図中の比較的密であるハッチングが施された領域は、厚さ(z方向の寸法)が厚い領域である。一方、図中の比較的粗であるハッチングが施された領域は、厚さ(z方向の寸法)が薄い領域である。当該領域は、たとえばハーフエッチング処理により形成される。本実施形態においては、リードフレーム910の母材は、Cuからなる。
First, as shown in FIG. 6, a
また、リードフレーム910とは別に、半導体素子6を用意する。具体的には、素子本体60となるウエハに第1電極61、第2電極62、第3電極63、および金属層64となるめっき処理を施す。当該ウエハは、素子本体60(半導体素子6)を複数個生成可能なサイズとされる。そして、めっき処理されたウエハをダイシングして、半導体素子6を生成する。
Further, apart from the
次いで、図7に示すように、リードフレーム910にめっき層791~795を形成し、めっき層791に、焼結金属接合材75になる焼結銀ペースト920を塗布する。めっき層791は、主面911のうち、第1リード1の搭載部主面111になる部分の中央に形成される。めっき層792は主面911のうち、第2リード2のワイヤボンディング部主面211になる部分に形成される。めっき層793は主面911のうち、第3リード3のワイヤボンディング部主面311になる部分に形成される。めっき層794は主面911のうち、第4リード4のワイヤボンディング部主面411になる部分に形成される。めっき層795は主面911のうち、第5リード5のワイヤボンディング部主面511になる部分に形成される。めっき層791~795は、たとえば、電解めっきにより形成される。焼結銀ペースト920は、溶媒中にマイクロサイズあるいはナノサイズの銀粒子を混ぜ合わせたペースト状である。焼結銀ペースト920は、たとえばディスペンサーを用いて、めっき層791の中央に塗布される。
Next, as shown in FIG. 7, plating layers 791-795 are formed on the
次いで、焼結銀ペースト920を挟むようにして、半導体素子6をめっき層791上に載置する。半導体素子6は、素子裏面6bを搭載部主面111に向けて載置される。本実施形態では、半導体素子6は、特に力を加えることなく、焼結銀ペースト920上に載置される。半導体素子6の自重により、図8に示すように、焼結銀ペースト920は周囲に広がる。
Next, the
次いで、焼結処理工程を行う。具体的には、焼結銀ペースト920上に半導体素子6を載置した状態を維持したまま、焼結銀ペースト920を、所定の焼結条件で熱処理する。当該焼結条件としては、加圧の有無、加熱時間、加熱温度、環境(雰囲気)などが挙げられる。本実施形態においては、たとえば、無加圧状態で、200℃で2時間の熱処理を、酸素を含んだ雰囲気中で行う。なお、焼結条件は、上記したものに限定されない。上記熱処理を行うことで、焼結銀ペースト920の溶媒が揮発・消失し、ナノサイズの銀粒子が溶融してマイクロサイズの銀粒子が焼結される。これにより、金属結合された多孔質の焼結銀の層が、焼結金属接合材75として形成される。焼結金属接合材75は、金属層64およびめっき層791とも金属結合する。
Next, a sintering process is performed. Specifically, the
次いで、図9に示すように、ボンディングワイヤ71~74を半導体素子6の各電極61~63とリードフレーム910とにボンディングする。ワイヤボンディング工程は、キャピラリを用いたワイヤボンダによって行う。具体的には、まず、ワイヤボンダのキャピラリからワイヤの先端部を突出させ、これを溶解させて、ワイヤの先端部に溶融ボールを形成する。この溶融ボールを電極61~63に押し付けて超音波振動を付加して接合する。次に、キャピラリからワイヤを引き出しつつキャピラリを移動させた後、リードフレーム910の各リード2~5になる部分に形成されためっき層792~795にワイヤを押し付けて超音波振動を付加して接合する。そして、キャピラリのクランパでワイヤを押さえながら、キャピラリを持ち上げ、ワイヤを切断する。これにより、ボンディングワイヤ71~74が形成される。なお、ボンディングワイヤ71~74の形成の順番は限定されない。
9, the
次いで、図10に示すように、めっき層792~795に、焼結金属接合材76(761~764)になる焼結銀ペースト930をそれぞれ塗布する。焼結銀ペースト930は、溶媒中にマイクロサイズあるいはナノサイズの銀粒子を混ぜ合わせたペースト状である。本実施形態においては、焼結銀ペースト920と焼結銀ペースト930の材料は同じである。焼結銀ペースト930は、たとえばディスペンサーを用いて塗布される。
Next, as shown in FIG. 10, sintered
次いで、焼結処理工程を行う。具体的には、焼結銀ペースト930を、所定の焼結条件で熱処理する。当該焼結条件としては、加圧の有無、加熱時間、加熱温度、環境(雰囲気)などが挙げられる。本実施形態においては、たとえば、無加圧状態で、200℃で2時間の熱処理を、酸素を含んだ雰囲気中で行う。なお、焼結条件は、上記したものに限定されない。上記熱処理を行うことで、焼結銀ペースト930の溶媒が揮発・消失し、ナノサイズの銀粒子が溶融してマイクロサイズの銀粒子が焼結される。これにより、金属結合された多孔質の焼結銀の層が、焼結金属接合材761~764として形成される。焼結金属接合材761は、ボンディングワイヤ71およびめっき層792とも金属結合している。焼結金属接合材762は、ボンディングワイヤ72およびめっき層793とも金属結合している。焼結金属接合材763は、ボンディングワイヤ73およびめっき層794とも金属結合している。焼結金属接合材764は、ボンディングワイヤ74およびめっき層795とも金属結合している。
Next, a sintering process is performed. Specifically, sintered
次いで、樹脂材料を硬化させることにより、リードフレーム910の一部、半導体素子6、およびボンディングワイヤ71~74を覆う封止樹脂8(図示略)を形成する。封止樹脂8の形成工程は、たとえば、金型を用いた、周知のトランスファモールド成形により行われる。具体的には、半導体素子6およびボンディングワイヤ71~74をボンディングしたリードフレーム910を、金型成形機にセットし、流動化させたエポキシ樹脂を金型内のキャビティに流し込み、モールド成形する。そして、エポキシ樹脂を硬化させ、成形済みのリードフレーム910を取り出す。そして、余分な樹脂やバリ取りなどを行う。本実施形態においては、封止樹脂8は、図10に示された全領域に形成される。
Next, by curing the resin material, a sealing resin 8 (not shown) that covers a portion of the
次いで、リードフレーム910および封止樹脂8を、図10に示す切断線950に沿って切断する。これにより、半導体装置A10となる個片が形成される。以上の工程を経ることにより、上述した半導体装置A10が得られる。
Next, the
次に、半導体装置A10の作用効果について説明する。 Next, the effects of the semiconductor device A10 will be described.
本実施形態によると、焼結金属接合材761は、ボンディングワイヤ71の第2接合部712と、第2リード2のワイヤボンディング部主面211の一部とを覆っている。焼結金属接合材761は、ワイヤボンディング部主面211に形成されためっき層792に接しており、めっき層792と金属結合している。また、焼結金属接合材761は、ボンディングワイヤ71に接しており、ボンディングワイヤ71とも金属結合している。つまり、ボンディングワイヤ71とめっき層792とが、焼結金属接合材761によって、広い範囲で金属結合により接合されている。これにより、第2接合部712は接合強度が高められ、熱応力によるクラックの発生が抑制される。ボンディングワイヤ72(73,74)の第2接合部722(732,742)も同様であり、ボンディングワイヤ72(73,74)とめっき層793(794,795)とが焼結金属接合材762(763,764)によって広い範囲で金属結合により接合されているので、接合強度が高められ、熱応力によるクラックの発生が抑制される。
According to this embodiment, the sintered
本実施形態によると、第2リード2(ワイヤボンディング部主面211)に、Agを含有するめっき層792が形成され、焼結金属接合材761はめっき層792と金属結合している。したがって、焼結金属接合材761が、Cuからなる第2リード2と直接金属結合する場合より、第2接合部712の接合強度を高めることができる。第2接合部722,732,742も同様である。
In this embodiment, a
本実施形態によると、焼結金属接合材76は、スペーサを含んでおらず、焼結銀の体積比率が比較的高い。したがって、焼結金属接合材76は、めっき層792~795およびボンディングワイヤ71~74との結合強度が高い。よって、第2接合部712,722,732,742の接合強度をより高めることができる。
In this embodiment, the sintered
〔第1変形例〕
図11は、半導体装置A10の第1変形例である半導体装置A11を示している。図11において、先述した半導体装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図11は、半導体装置A11を示す断面図であり、図4に対応する図である。
[First Modification]
Fig. 11 shows a semiconductor device A11 which is a first modification of the semiconductor device A10. In Fig. 11, elements which are the same as or similar to those of the semiconductor device A10 described above are given the same reference numerals and duplicated explanations are omitted. Fig. 11 is a cross-sectional view showing the semiconductor device A11 and corresponds to Fig. 4.
半導体装置A11は、めっき層79(791~795)が形成されていない点で、半導体装置A10と異なる。 The semiconductor device A11 differs from the semiconductor device A10 in that the plating layer 79 (791 to 795) is not formed.
半導体装置A11は、搭載部主面111にめっき層791が形成されず、焼結金属接合材75が搭載部主面111に直接形成されている。この場合、焼結金属接合材75は、搭載部主面111に接し、搭載部主面111と金属結合する。また、半導体装置A11は、ワイヤボンディング部主面211(311,411,511)にめっき層792(793,794,795)が形成されず、焼結金属接合材761(762,763,764)がワイヤボンディング部主面211(311,411,511)に直接形成されている。この場合、焼結金属接合材761(762,763,764)は、ワイヤボンディング部主面211(311,411,511)に接し、ワイヤボンディング部主面211(311,411,511)と金属結合する。
In the semiconductor device A11, the
本変形例においても、ボンディングワイヤ71(72,73,74)とワイヤボンディング部主面211(311,411,511)とが、焼結金属接合材761(762,763,764)によって、広い範囲で金属結合により接合されている。これにより、第2接合部712(722,732,742)は接合強度が高められ、熱応力によるクラックの発生が抑制される。また、めっき層79(791~795)を形成する工程を省略できるので、製造工程が簡略化できる。なお、めっき層791が形成されず、めっき層792~795が形成されてもよいし、めっき層792~795が形成されず、めっき層791が形成されてもよい。
Also in this modification, the bonding wire 71 (72, 73, 74) and the main surface 211 (311, 411, 511) of the wire bonding part are bonded over a wide area by the sintered metal bonding material 761 (762, 763, 764). are joined by metal bonding. This increases the joint strength of the second joint portion 712 (722, 732, 742), and suppresses the occurrence of cracks due to thermal stress. Furthermore, since the step of forming the plating layer 79 (791 to 795) can be omitted, the manufacturing process can be simplified. Note that the
〔第2変形例〕
図12は、半導体装置A10の第2変形例である半導体装置A12を示している。図12において、先述した半導体装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図12は、半導体装置A12を示す断面図であり、図4に対応する図である。
[Second Modification]
Fig. 12 shows a semiconductor device A12 which is a second modification of the semiconductor device A10. In Fig. 12, elements which are the same as or similar to those of the semiconductor device A10 described above are given the same reference numerals and will not be described again. Fig. 12 is a cross-sectional view showing the semiconductor device A12 and corresponds to Fig. 4.
半導体装置A12は、ワイヤボンディング工程における各ボンディングワイヤ71~74の形成方法が、半導体装置A10と異なる。
The semiconductor device A12 differs from the semiconductor device A10 in the method for forming each of the
本変形例におけるボンディングワイヤ71は、溶融ボールをリード2のワイヤボンディング部主面211のめっき層792に接合した後、引き出したワイヤを半導体素子6の第1電極61に接合することで形成される。したがって、図12に示すように、ボンディングワイヤ71の第1接合部711はめっき層792に接合されており、第2接合部712は第1電極61に接合されている。なお、本変形例では、ワイヤボンディング部主面211にめっき層792が形成されているが、めっき層792が形成されてなくてもよい。この場合、ボンディングワイヤ71の第1接合部711は、第2リード2のワイヤボンディング部主面211に接合される。
The
また、本変形例における焼結金属接合材761は、図12に示すように、ボンディングワイヤ71の第2接合部712と、半導体素子6の第1電極61の一部とを覆っている。焼結金属接合材761は、第1電極61に接しており、第1電極61と金属結合している。また、焼結金属接合材761は、ボンディングワイヤ71に接しており、ボンディングワイヤ71とも金属結合している。つまり、ボンディングワイヤ71と第1電極61とが、焼結金属接合材761によって、広い範囲で金属結合により接合されている。これにより、第2接合部712の接合強度が高められている。
In addition, as shown in FIG. 12, the sintered
本変形例におけるボンディングワイヤ72~74も同様であり、ボンディングワイヤ72(73,74)の第1接合部721(731,741)はワイヤボンディング部主面311(411,511)のめっき層793(794,795)に接合されており、第2接合部722(732,742)は第2電極62(第3電極63、第1電極61)に接合されている。また、焼結金属接合材762(763,764)は、ボンディングワイヤ72(73,74)の第2接合部722(732,742)と、半導体素子6の第2電極62(第3電極63、第1電極61)の一部とを覆っている。焼結金属接合材762(763,764)は、第2電極62(第3電極63、第1電極61)に接して金属結合し、ボンディングワイヤ72(73,74)とも接して金属結合している。つまり、ボンディングワイヤ72(73,74)と第2電極62(第3電極63、第1電極61)とが、焼結金属接合材762(763,764)によって、広い範囲で金属結合により接合されている。これにより、第2接合部722(732,742)の接合強度が高められている。本変形例では、「第1電極61」、「第2電極62」、「第3電極63」が本開示のワイヤボンディング部に相当する。
The same is true for the
本変形例においても、ボンディングワイヤ71(72,73,74)と第1電極61(第2電極62、第3電極63、第1電極61)とが、焼結金属接合材761(762,763,764)によって、広い範囲で金属結合により接合されている。これにより、第2接合部712(722,732,742)は接合強度が高められ、熱応力によるクラックの発生が抑制される。
Also in this modification, the bonding wire 71 (72, 73, 74) and the first electrode 61 (
〔第3変形例〕
図13は、半導体装置A10の第3変形例である半導体装置A13を示している。図13において、先述した半導体装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図13は、半導体装置A13を示す断面図であり、図4に対応する図である。
[Third modification]
FIG. 13 shows a semiconductor device A13 that is a third modification example of the semiconductor device A10. In FIG. 13, elements that are the same or similar to those of the semiconductor device A10 described above are given the same reference numerals, and redundant explanation will be omitted. FIG. 13 is a cross-sectional view showing the semiconductor device A13, and corresponds to FIG. 4. As shown in FIG.
半導体装置A13は、各ボンディングワイヤ71~74の両方の接合部に焼結金属接合材76が形成されている点で、半導体装置A10と異なる。
The semiconductor device A13 differs from the semiconductor device A10 in that a sintered
本変形例においては、製造工程のワイヤボンディング工程は、ウェッジツールを用いたウェッジボンディングによって行われる。ウェッジボンディングでは、ワイヤの先端部に溶融ボールを形成することなく、ワイヤの先端を電極61~63に押し付けて超音波振動を付加して接合する。よって、溶融ボールを形成して接合するボールボンディングに比べて、接合強度が低くなる。したがって、半導体装置A13では、第1接合部711,721,731,741にも、焼結金属接合材76(761~764)が形成されている。
In this modified example, the wire bonding step in the manufacturing process is performed by wedge bonding using a wedge tool. In wedge bonding, the tip of the wire is pressed against the electrodes 61-63 and ultrasonic vibration is applied to bond the wires without forming a molten ball at the tip of the wire. This results in a lower bond strength than ball bonding, which forms a molten ball to bond the wires. Therefore, in the semiconductor device A13, sintered metal bonding material 76 (761-764) is also formed on the
第1接合部711に形成された焼結金属接合材761は、図13に示すように、ボンディングワイヤ71の第1接合部711と、半導体素子6の第1電極61の一部とを覆っている。焼結金属接合材761は、第1電極61に接しており、第1電極61と金属結合している。また、焼結金属接合材761は、ボンディングワイヤ71に接しており、ボンディングワイヤ71とも金属結合している。つまり、ボンディングワイヤ71と第1電極61とが、焼結金属接合材761によって、広い範囲で金属結合により接合されている。これにより、第1接合部711の接合強度が高められている。
As shown in FIG. 13, the sintered
第1接合部721に形成された焼結金属接合材762は、図13に示すように、ボンディングワイヤ72の第1接合部721と、半導体素子6の第2電極62の一部とを覆っている。焼結金属接合材762は、第2電極62に接しており、第2電極62と金属結合している。また、焼結金属接合材762は、ボンディングワイヤ72に接しており、ボンディングワイヤ72とも金属結合している。つまり、ボンディングワイヤ72と第2電極62とが、焼結金属接合材762によって、広い範囲で金属結合により接合されている。これにより、第1接合部721の接合強度が高められている。
As shown in FIG. 13, the sintered
第1接合部731に形成された焼結金属接合材763は、ボンディングワイヤ73の第1接合部731と、半導体素子6の第3電極63の一部とを覆っている。焼結金属接合材763は、第3電極63に接しており、第3電極63と金属結合している。また、焼結金属接合材763は、ボンディングワイヤ73に接しており、ボンディングワイヤ73とも金属結合している。つまり、ボンディングワイヤ73と第3電極63とが、焼結金属接合材763によって、広い範囲で金属結合により接合されている。これにより、第1接合部731の接合強度が高められている。
The sintered metal bonding material 763 formed in the first bonding portion 731 covers the first bonding portion 731 of the
第1接合部741に形成された焼結金属接合材764は、ボンディングワイヤ74の第1接合部741と、半導体素子6の第1電極61の一部とを覆っている。焼結金属接合材764は、第1電極61に接しており、第1電極61と金属結合している。また、焼結金属接合材764は、ボンディングワイヤ74に接しており、ボンディングワイヤ74とも金属結合している。つまり、ボンディングワイヤ74と第1電極61とが、焼結金属接合材764によって、広い範囲で金属結合により接合されている。これにより、第1接合部741の接合強度が高められている。
The sintered
本変形例によると、ボンディングワイヤ71(72,73,74)と第1電極61(第2電極62、第3電極63、第1電極61)とが、焼結金属接合材761(762,763,764)によって、広い範囲で金属結合により接合されている。これにより、第1接合部711(721,731,741)は接合強度が高められ、熱応力によるクラックの発生が抑制される。
According to this modification, the bonding wire 71 (72, 73, 74) and the first electrode 61 (
なお、ボンディングワイヤ71~74のいずれかのみが、両方の接合部に焼結金属接合材76を形成されてもよい。たとえば、キャピラリを用いたボールボンディングによってボンディングされたか、ウェッジツールを用いたウェッジボンディングによってボンディングされたかによって、ボンディングワイヤ71~74ごとに、焼結金属接合材76の形成を変更してもよい。
Note that the sintered
〔第2実施形態〕
図14~図15に基づき、本開示の第2実施形態にかかる半導体装置A20について説明する。これらの図において、先述した半導体装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図14は、半導体装置A20を示す平面図であり、図2に対応する図である。図15は、図14のXV-XV線に沿う断面図である。
Second Embodiment
A semiconductor device A20 according to a second embodiment of the present disclosure will be described with reference to Figures 14 and 15. In these figures, elements that are the same as or similar to those of the semiconductor device A10 described above are given the same reference numerals, and duplicated descriptions will be omitted. Figure 14 is a plan view showing the semiconductor device A20, and corresponds to Figure 2. Figure 15 is a cross-sectional view taken along line XV-XV in Figure 14.
本実施形態にかかる半導体装置A20は、半導体素子6の第1電極61と第1リード1の搭載部主面111とに接続されているボンディングワイヤ77と、焼結金属接合材765とをさらに備えている点で、第1実施形態にかかる半導体装置A10と異なる。
The semiconductor device A20 according to the present embodiment further includes a
複数のボンディングワイヤ77は、半導体素子6の第1電極61と、第1リード1の搭載部主面111とに接続されている。これにより、第1リード1は、半導体素子6の第1電極61(ソース電極)に電気的に接続されて、ソース端子として機能する。なお、ボンディングワイヤ77は、ボンディングワイヤ71~74と同様の材料からなる。図15に示すように、各ボンディングワイヤ77は、互いに反対側の端部に位置する第1接合部771および第2接合部772を備えている。第1接合部771は、半導体素子6の第1電極61に接合されている。第1接合部771は、製造工程のワイヤボンディング工程において、ボールボンディングによって接合されたボール接合部である。第1接合部771は、ワイヤの先端に溶融ボールを形成し、これを第1電極61に押し付けて超音波振動を付加して接合することで形成される。第2接合部772は、第1リード1の搭載部主面111に形成されためっき層791に接合されている。第2接合部772は、製造工程のワイヤボンディング工程において、ステッチボンディングによって接合されたステッチ接合部である。第2接合部772は、第1接合部771を形成してワイヤを引き出しつつキャピラリを移動させた後、ワイヤをめっき層791に押し付けて超音波振動を付加して接合し、ワイヤを切断することで形成される。なお、ボンディングワイヤ77の本数、材料および太さは限定されない。本実施形態では、「第1接合部771」が本開示の第2端部に相当し、「第2接合部772」が本開示の第1端部に相当する。また、「搭載部110」が本開示のワイヤボンディング部に相当する。
The
焼結金属接合材765は、焼結金属接合材761~764と同様の材料からなり、同様に形成される。焼結金属接合材765は、図14および図15に示すように、ボンディングワイヤ77の第2接合部772と、第1リード1の搭載部主面111の一部とを覆っている。焼結金属接合材765は、搭載部主面111に形成されためっき層791に接しており、めっき層791と金属結合している。また、焼結金属接合材765は、ボンディングワイヤ77に接しており、ボンディングワイヤ77とも金属結合している。つまり、ボンディングワイヤ77とめっき層791とが、焼結金属接合材765によって、広い範囲で金属結合により接合されている。これにより、第2接合部772の接合強度が高められている。
The sintered
本実施形態においても、第1実施形態と同様の効果を奏することができる。また、本実施形態によると、焼結金属接合材765は、ボンディングワイヤ77の第2接合部772と、第1リード1の搭載部主面111の一部とを覆っている。焼結金属接合材765は、搭載部主面111に形成されためっき層791に接しており、めっき層791と金属結合している。また、焼結金属接合材765は、ボンディングワイヤ77に接しており、ボンディングワイヤ77とも金属結合している。つまり、ボンディングワイヤ77とめっき層791とが、焼結金属接合材765によって、広い範囲で金属結合により接合されている。これにより、第2接合部772は接合強度が高められ、熱応力によるクラックの発生が抑制される。
In this embodiment, the same effect as in the first embodiment can be achieved. In addition, according to this embodiment, the sintered
〔第3実施形態〕
図16~図17に基づき、本開示の第3実施形態にかかる半導体装置A30について説明する。これらの図において、先述した半導体装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図16は、半導体装置A30を示す平面図であり、図2に対応する図である。図17は、図16のXVII-XVII線に沿う断面図である。
[Third embodiment]
A semiconductor device A30 according to a third embodiment of the present disclosure will be described based on FIGS. 16 and 17. In these figures, the same or similar elements as those of the semiconductor device A10 described above are denoted by the same reference numerals, and redundant explanation will be omitted. FIG. 16 is a plan view showing the semiconductor device A30, and corresponds to FIG. 2. FIG. 17 is a cross-sectional view taken along line XVII-XVII in FIG. 16.
本実施形態にかかる半導体装置A30は、ボンディングワイヤの接合部が、半導体素子6を接合する焼結金属接合材75に覆われている点で、第1実施形態にかかる半導体装置A10と異なる。
The semiconductor device A30 of this embodiment differs from the semiconductor device A10 of the first embodiment in that the bonding wire joint is covered with a sintered metal
半導体装置A30は、第6リード9およびボンディングワイヤ78を備えている。
The semiconductor device A30 has a
第6リード9は、リード1~5と同様にして形成される。第6リード9は、ボンディングワイヤ78を介して、第1リード1と導通している。第6リード9は、ワイヤボンディング部主面91を備えている。ワイヤボンディング部主面91は、z方向において第1リード1の搭載部主面111と同じ方向を向く面であり、ボンディングワイヤ78がボンディングされる面である。
The
複数のボンディングワイヤ78は、第6リード9のワイヤボンディング部主面91と、第1リード1の搭載部主面111とに接続されている。これにより、第6リード9は、第1リード1に電気的に接続されて、第1リード1と同電位になる。なお、ボンディングワイヤ78は、ボンディングワイヤ71~74と同様の材料からなる。図17に示すように、各ボンディングワイヤ78は、互いに反対側の端部に位置する第1接合部781および第2接合部782を備えている。第1接合部781は、第6リード9のワイヤボンディング部主面91に接合されている。第1接合部781は、製造工程のワイヤボンディング工程において、ボールボンディングによって接合されたボール接合部である。第1接合部781は、ワイヤの先端に溶融ボールを形成し、これをワイヤボンディング部主面91に押し付けて超音波振動を付加して接合することで形成される。第2接合部782は、第1リード1の搭載部主面111に形成されためっき層791に接合されている。第2接合部782は、製造工程のワイヤボンディング工程において、ステッチボンディングによって接合されたステッチ接合部である。第2接合部782は、第1接合部781を形成してワイヤを引き出しつつキャピラリを移動させた後、ワイヤをめっき層791に押し付けて超音波振動を付加して接合し、ワイヤを切断することで形成される。なお、ボンディングワイヤ78の本数、材料および太さは限定されない。本実施形態では、「第2接合部782」が本開示の第1端部に相当する。また、「搭載部110」が本開示のワイヤボンディング部に相当する。
The
本実施形態では、焼結金属接合材75は、図17に示すように、半導体素子6と第1リード1との間に介在してこれらを接合しつつ、ボンディングワイヤ78の第2接合部782も覆っている。焼結金属接合材75は、搭載部主面111に形成されためっき層791に接しており、めっき層791と金属結合している。また、焼結金属接合材75は、ボンディングワイヤ78に接しており、ボンディングワイヤ78とも金属結合している。つまり、ボンディングワイヤ78とめっき層791とが、焼結金属接合材75によって、広い範囲で金属結合により接合されている。これにより、第2接合部782の接合強度が高められている。
In this embodiment, as shown in FIG. 17, the sintered
次に、半導体装置A30の製造方法の一例について、図18~図20を参照して以下に説明する。なお、第1実施形態にかかる半導体装置A10の製造方法と共通する部分は説明を省略する。図18~図20は、半導体装置A30の製造方法の一例の工程を示す図である。図18~図20は、部分拡大断面図であり、図17と同じ断面を示している。 Next, an example of a method for manufacturing the semiconductor device A30 will be described below with reference to FIGS. 18 to 20. Note that explanations of parts common to the method for manufacturing the semiconductor device A10 according to the first embodiment will be omitted. 18 to 20 are diagrams showing steps of an example of a method for manufacturing the semiconductor device A30. 18 to 20 are partially enlarged sectional views showing the same cross section as FIG. 17.
リードフレーム910および半導体素子6を用意する工程、および、めっき層を形成する工程は、第1実施形態の場合と同様である。半導体装置A30の製造方法では、半導体素子6を搭載する前に、図18に示すように、ボンディングワイヤ78のボンディングを行う。当該ワイヤボンディング工程は、キャピラリを用いたワイヤボンダによって行う。具体的には、まず、ワイヤボンダのキャピラリからワイヤの先端部を突出させ、これを溶解させて、ワイヤの先端部に溶融ボールを形成する。この溶融ボールをリードフレーム910のワイヤボンディング部主面91になる部分に押し付けて超音波振動を付加して接合する。次に、キャピラリからワイヤを引き出しつつキャピラリを移動させた後、リードフレーム910の搭載部主面111になる部分に形成されためっき層791にワイヤを押し付けて超音波振動を付加して接合する。そして、キャピラリのクランパでワイヤを押さえながら、キャピラリを持ち上げ、ワイヤを切断する。これにより、ボンディングワイヤ78が形成される。
The process of preparing the
次いで、図19に示すように、めっき層791に、焼結金属接合材75になる焼結銀ペースト920を塗布する。焼結銀ペースト920は、めっき層791の中央に塗布されるが、半導体素子6を載置したときに焼結銀ペースト920がボンディングワイヤ78の第2接合部782を覆うまで広がるように、量および位置を設定して塗布される。次いで、焼結銀ペースト920を挟むようにして、半導体素子6をめっき層791上に載置する。本実施形態では、半導体素子6は、特に力を加えることなく、焼結銀ペースト920上に載置されるが、半導体素子6の自重により、図20に示すように、焼結銀ペースト920は周囲に広がる。これにより、ボンディングワイヤ78の第2接合部782は、焼結銀ペースト920によって覆われる。次いで、焼結処理工程を行う。焼結処理により、焼結銀ペースト920の溶媒が揮発・消失し、ナノサイズの銀粒子が溶融してマイクロサイズの銀粒子が焼結される。これにより、金属結合された多孔質の焼結銀の層が、焼結金属接合材75として形成される。焼結金属接合材75は、金属層64、めっき層791およびボンディングワイヤ78とも金属結合する。以下の工程は、第1実施形態の場合と共通する。
Next, as shown in FIG. 19, the
本実施形態においても、第1実施形態と同様の効果を奏することができる。また、本実施形態によると、焼結金属接合材75は、ボンディングワイヤ78の第2接合部782と、第1リード1の搭載部主面111の一部とを覆っている。焼結金属接合材75は、搭載部主面111に形成されためっき層791に接しており、めっき層791と金属結合している。また、焼結金属接合材75は、ボンディングワイヤ78に接しており、ボンディングワイヤ78とも金属結合している。つまり、ボンディングワイヤ78とめっき層791とが、焼結金属接合材75によって、広い範囲で金属結合により接合されている。これにより、第2接合部782の接合強度が高められ、熱応力によるクラックの発生が抑制される。また、半導体装置A30は、焼結金属接合材75を、半導体素子6と第1リード1とを接合する接合材として機能させ、かつ、第2接合部782の接合強度を高める機能も発揮させることができる。
Also in this embodiment, the same effects as in the first embodiment can be achieved. Further, according to the present embodiment, the sintered
〔第1変形例〕
図21は、半導体装置A30の第1変形例である半導体装置A31を示している。図21において、先述した半導体装置A30と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図21は、半導体装置A31を示す断面図であり、図17に対応する図である。
[First Modification]
Fig. 21 shows a semiconductor device A31 which is a first modification of the semiconductor device A30. In Fig. 21, elements which are the same as or similar to those of the semiconductor device A30 described above are given the same reference numerals and duplicated explanations are omitted. Fig. 21 is a cross-sectional view showing the semiconductor device A31 and corresponds to Fig. 17.
半導体装置A31は、ボンディングワイヤ78の第2接合部782が、z方向視において、半導体素子6に重なっている点で、半導体装置A30と異なる。
The semiconductor device A31 differs from the semiconductor device A30 in that the second
本変形例においても、第3実施形態と同様の効果を奏することができる。また、本変形例は、z方向視において半導体素子6に重ならない搭載部主面111の領域が狭く、当該領域にボンディングワイヤ78の第2接合部782をボンディングすることが困難である場合に、特に有効である。ただし、本変形例の場合は、半導体素子6がボンディングワイヤ78の第2接合部782に接触することを防止するために、焼結金属接合材75がたとえばアクリル樹脂などからなるスペーサを含んでいることが望ましい。また、スペーサの粒子径は、ボンディングワイヤ78の太さ以上にすることが望ましい。
This modified example can also achieve the same effect as the third embodiment. This modified example is particularly effective when the area of the mounting portion
なお、上記第1~第2実施形態では、焼結金属接合材75によって、半導体素子6が第1リード1に接合されている場合について説明したが、これに限られない。半導体素子6と第1リード1とを接合する接合材は、たとえば銀ペーストなどの導電性接合材であってもよい。ただし、この場合、半導体素子6の金属層64とめっき層791との間では、金属結合していないので、焼結金属接合材75によって接合されている場合と比較して、熱伝導性および導電性が低い。また、熱伝導性および導電性を必要としない場合は、半導体素子6と第1リード1とを接合する接合材は、たとえば絶縁性接合材であってもよい。この場合、半導体素子6には金属層64が形成されていなくてもよい。
In the above first and second embodiments, the
また、上記第1~第3実施形態では、1個の半導体素子6が第1リード1に搭載されている場合について説明したが、これに限られない。第1リード1に搭載される半導体素子6は、複数であってもよい。また、半導体素子6に加えて、半導体素子6とは異なる半導体素子が搭載されてもよい。
In addition, in the above first to third embodiments, a case where one
また、上記第1~第3実施形態では、リード1~5を備えている場合について説明したが、これに限られない。リードの数、形状、および配置は、半導体素子6の種類、数、配置などに応じて適宜設計される。
In addition, in the above first to third embodiments, the case where the
また、上記第1~第3実施形態では、各リード1~5が、封止樹脂8から突出しない場合について説明したが、これに限られない。本開示は、いずれかのリードが封止樹脂8から突出して外部端子となる半導体装置(たとえば、挿入実装型の半導体装置)においても適用することができる。
In addition, in the above first to third embodiments, the cases where the
本開示にかかる半導体装置は、先述した実施形態に限定されるものではない。本開示にかかる半導体装置の各部の具体的な構成は、種々に設計変更自在である。 The semiconductor device according to the present disclosure is not limited to the above-described embodiment. The specific configuration of each part of the semiconductor device according to the present disclosure can be freely designed in various ways.
〔付記1〕
第1端部を有するボンディングワイヤと、
前記第1端部が接続されるワイヤボンディング部と、
多孔質の焼結金属を含み、かつ、前記ワイヤボンディング部の少なくとも一部と前記第1端部とを覆う焼結金属接合材と、
を備えている、
半導体装置。
〔付記2〕
前記焼結金属接合材における前記焼結金属は、焼結銀である、
付記1に記載の半導体装置。
〔付記3〕
前記焼結金属接合材は、熱可塑性樹脂を含んでいる、
付記1または2に記載の半導体装置。
〔付記4〕
前記ボンディングワイヤは、Cuからなる、
付記1ないし3のいずれかに記載の半導体装置。
〔付記5〕
前記ボンディングワイヤは、表面がPdで覆われている、
付記4に記載の半導体装置。
〔付記6〕
半導体素子と、
前記半導体素子が搭載される第1リードと、
をさらに備える、
付記1ないし5のいずれかに記載の半導体装置。
〔付記7〕
前記ボンディングワイヤは、前記第1端部の反対側に位置する第2端部を有し、
前記第2端部は、前記半導体素子に接続されている、
付記6に記載の半導体装置。
〔付記8〕
前記第1リードから離間して配置された第2リードをさらに備えており、
前記ワイヤボンディング部は、前記第2リードの一部により構成されている、
付記7に記載の半導体装置。
〔付記9〕
前記ワイヤボンディング部は、前記第1リードの一部により構成されている、
付記6に記載の半導体装置。
〔付記10〕
前記焼結金属接合材は、前記半導体素子と前記第1リードとの間にも介在する、
付記9に記載の半導体装置。
〔付記11〕
前記第1端部は、前記半導体素子の厚さ方向視において、前記半導体素子に重なっている、
付記10に記載の半導体装置。
〔付記12〕
めっき層をさらに備え、
前記ワイヤボンディング部は、前記第1端部が接続されるワイヤボンディング部主面を備え、
前記めっき層は、前記ワイヤボンディング部主面に接して形成されており、かつ、前記焼結金属接合材に接している、
付記1ないし11のいずれかに記載の半導体装置。
〔付記13〕
前記ワイヤボンディング部は、前記ワイヤボンディング部主面とは反対側を向くワイヤボンディング部裏面を備え、
前記めっき層は、前記ワイヤボンディング部裏面にも形成されている、
付記12に記載の半導体装置。
〔付記14〕
前記めっき層は、Agを含有する、
付記12または13に記載の半導体装置。
〔付記15〕
前記半導体素子は、厚さ方向において、前記第1リードに対向する面とは反対側を向く素子主面と、前記素子主面に配置された第1電極とを有し、
前記ワイヤボンディング部は、前記第1電極である、
付記6に記載の半導体装置。
[Appendix 1]
a bonding wire having a first end;
a wire bonding portion to which the first end is connected;
a sintered metal bonding material including a porous sintered metal and covering at least a portion of the wire bonding portion and the first end portion;
Equipped with
Semiconductor device.
[Appendix 2]
The sintered metal in the sintered metal bonding material is sintered silver;
2. The semiconductor device according to
[Appendix 3]
The sintered metal bonding material contains a thermoplastic resin.
3. The semiconductor device according to
[Appendix 4]
The bonding wire is made of Cu.
4. The semiconductor device according to
[Appendix 5]
The bonding wire has a surface covered with Pd.
5. The semiconductor device according to
[Appendix 6]
A semiconductor element;
a first lead on which the semiconductor element is mounted;
Further comprising:
6. The semiconductor device according to
[Appendix 7]
the bonding wire has a second end opposite the first end;
The second end is connected to the semiconductor element.
7. The semiconductor device according to
[Appendix 8]
a second lead spaced apart from the first lead,
The wire bonding portion is formed of a part of the second lead.
8. The semiconductor device according to claim 7.
[Appendix 9]
The wire bonding portion is formed of a part of the first lead.
7. The semiconductor device according to
[Appendix 10]
The sintered metal bonding material is also interposed between the semiconductor element and the first lead.
10. The semiconductor device according to
[Appendix 11]
The first end portion overlaps the semiconductor element when viewed in a thickness direction of the semiconductor element.
11. The semiconductor device according to claim 10.
[Appendix 12]
Further comprising a plating layer;
the wire bonding portion includes a wire bonding portion main surface to which the first end is connected;
The plating layer is formed in contact with the main surface of the wire bonding portion and is in contact with the sintered metal bonding material.
12. The semiconductor device according to any one of
[Appendix 13]
the wire bonding portion includes a wire bonding portion back surface facing in a direction opposite to the wire bonding portion main surface,
The plating layer is also formed on the rear surface of the wire bonding portion.
13. The semiconductor device according to claim 12.
[Appendix 14]
The plating layer contains Ag.
14. The semiconductor device according to claim 12 or 13.
[Appendix 15]
the semiconductor element has a main surface facing a side opposite to a surface facing the first lead in a thickness direction, and a first electrode disposed on the main surface;
The wire bonding portion is the first electrode.
7. The semiconductor device according to
A10~A13,A20,A30~A31:半導体装置
1 :第1リード
110 :搭載部
111 :搭載部主面
112 :搭載部裏面
113 :搭載部裏面側凹部
120 :連結部
121 :連結部主面
122 :連結部裏面
123 :連結部端面
2 :第2リード
210 :ワイヤボンディング部
211 :ワイヤボンディング部主面
212 :ワイヤボンディング部裏面
213 :ワイヤボンディング部裏面側凹部
220 :端子部
221 :端子部主面
222 :端子部裏面
223 :端子部端面
230 :連結部
231 :連結部主面
232 :連結部裏面
233 :連結部端面
3 :第3リード
310 :ワイヤボンディング部
311 :ワイヤボンディング部主面
312 :ワイヤボンディング部裏面
313 :ワイヤボンディング部裏面側凹部
320 :端子部
321 :端子部主面
322 :端子部裏面
323 :端子部端面
330 :連結部
331 :連結部主面
332 :連結部裏面
333 :連結部端面
4 :第4リード
410 :ワイヤボンディング部
411 :ワイヤボンディング部主面
412 :ワイヤボンディング部裏面
413 :ワイヤボンディング部裏面側凹部
420 :端子部
421 :端子部主面
422 :端子部裏面
423 :端子部端面
430 :連結部
431 :連結部主面
432 :連結部裏面
433 :連結部端面
5 :第5リード
510 :ワイヤボンディング部
511 :ワイヤボンディング部主面
512 :ワイヤボンディング部裏面
513 :ワイヤボンディング部裏面側凹部
520 :端子部
521 :端子部主面
522 :端子部裏面
523 :端子部端面
6 :半導体素子
6a :素子主面
6b :素子裏面
6c :素子側面
60 :素子本体
61 :第1電極
62 :第2電極
63 :第3電極
64 :金属層
9 :第6リード
91 :ワイヤボンディング部主面
71~74,77,78:ボンディングワイヤ
711,721,731,741,771,781:第1接合部
712,722,732,742,772,782:第2接合部
75 :焼結金属接合材
76,761~765:焼結金属接合材
79,791~795:めっき層
8 :封止樹脂
81 :樹脂主面
82 :樹脂裏面
83 :樹脂側面
910 :リードフレーム
911 :主面
920 :焼結銀ペースト
930 :焼結銀ペースト
950 :切断線
A10 to A13, A20, A30 to A31: semiconductor device 1: first lead 110: mounting portion 111: mounting portion main surface 112: mounting portion back surface 113: mounting portion back surface recess 120: connecting portion 121: connecting portion main surface 122: connecting portion back surface 123: connecting portion end surface 2: second lead 210: wire bonding portion 211: wire bonding portion main surface 212: wire bonding portion back surface 213: wire bonding portion back surface recess 220: terminal portion 221: terminal portion main surface 222: terminal portion back surface 223: terminal portion end surface 230: connecting portion 231: connecting portion main surface 232: connecting portion back surface 233: connecting portion end surface 3: third lead 310: wire bonding portion 311: wire bonding portion main surface 312: wire bonding portion back surface 313 : Wire bonding portion back surface recess 320 : Terminal portion 321 : Terminal portion main surface 322 : Terminal portion back surface 323 : Terminal portion end surface 330 : Connection portion 331 : Connection portion main surface 332 : Connection portion back surface 333 : Connection portion end surface 4 : Fourth lead 410 : Wire bonding portion 411 : Wire bonding portion main surface 412 : Wire bonding portion back surface 413 : Wire bonding portion back surface recess 420 : Terminal portion 421 : Terminal portion main surface 422 : Terminal portion back surface 423 : Terminal portion end surface 430 : Connection portion 431 : Connection portion main surface 432 : Connection portion back surface 433 : Connection portion end surface 5 : Fifth lead 510 : Wire bonding portion 511 : Wire bonding portion main surface 512 : Wire bonding portion back surface 513 : Wire bonding portion back surface recess 520 : Terminal portion 521 : Terminal portion main surface 522 : Terminal portion back surface 523 : Terminal portion end surface 6 : Semiconductor element 6a : Element main surface 6b : Element back surface 6c : Element side surface 60 : Element body 61 : First electrode 62 : Second electrode 63 : Third electrode 64 : Metal layer 9 : Sixth lead 91 : Wire bonding portion main surface 71 to 74, 77, 78 : Bonding wire 711, 721, 731, 741, 771, 781 : First bonding portion 712, 722, 732, 742, 772, 782 : Second bonding portion 75 : Sintered metal bonding material 76, 761 to 765 : Sintered metal bonding material 79, 791 to 795 : Plating layer 8 : Sealing resin 81 : Resin main surface 82 : Resin back surface 83 : Resin side surface 910 : Lead frame 911 : Main surface 920 : Sintered silver paste 930 : Sintered silver paste 950 : Cutting line
Claims (10)
前記半導体素子が搭載される第1リードと、
第1端部を有するボンディングワイヤと、
前記第1リードの一部により構成され、かつ、前記第1端部が接続されるワイヤボンディング部と、
多孔質の焼結金属を含む焼結金属接合材と、
を備え、
前記焼結金属接合材は、前記半導体素子と前記第1リードとの間に介在し、かつ、前記ワイヤボンディング部の少なくとも一部と前記第1端部とを覆う、
半導体装置。 a semiconductor element;
a first lead on which the semiconductor element is mounted;
a bonding wire having a first end;
a wire bonding part configured by a part of the first lead and to which the first end is connected;
a sintered metal bonding material containing porous sintered metal;
Equipped with
The sintered metal bonding material is interposed between the semiconductor element and the first lead, and covers at least a portion of the wire bonding part and the first end.
Semiconductor equipment.
請求項1に記載の半導体装置。 The sintered metal in the sintered metal bonding material is sintered silver;
The semiconductor device according to claim 1 .
請求項1または2に記載の半導体装置。 The sintered metal bonding material contains a thermoplastic resin.
3. The semiconductor device according to claim 1 or 2 .
請求項1ないし3のいずれかに記載の半導体装置。 The bonding wire is made of Cu.
4. The semiconductor device according to claim 1.
請求項4に記載の半導体装置。 The bonding wire has a surface covered with Pd.
The semiconductor device according to claim 4 .
請求項1ないし5のいずれかに記載の半導体装置。 The first end portion overlaps the semiconductor element when viewed in a thickness direction of the semiconductor element.
6. The semiconductor device according to claim 1.
前記第2端部は、前記半導体素子に接続されている、
請求項1ないし5のいずれかに記載の半導体装置。 The bonding wire has a second end located opposite the first end,
the second end is connected to the semiconductor element;
A semiconductor device according to any one of claims 1 to 5 .
前記ワイヤボンディング部は、前記第1端部が接続されるワイヤボンディング部主面を備え、
前記めっき層は、前記ワイヤボンディング部主面に接して形成されており、かつ、前記焼結金属接合材に接している、
請求項1ないし7のいずれかに記載の半導体装置。 Further equipped with a plating layer,
The wire bonding portion includes a main surface of the wire bonding portion to which the first end portion is connected,
The plating layer is formed in contact with the main surface of the wire bonding part and in contact with the sintered metal bonding material,
A semiconductor device according to any one of claims 1 to 7.
前記めっき層は、前記ワイヤボンディング部裏面にも形成されている、
請求項8に記載の半導体装置。 The wire bonding portion includes a wire bonding portion back surface facing opposite to the wire bonding portion main surface,
The plating layer is also formed on the back surface of the wire bonding part,
The semiconductor device according to claim 8.
請求項8または9に記載の半導体装置。 The plating layer contains Ag.
The semiconductor device according to claim 8 or 9.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019142835A JP7460051B2 (en) | 2019-08-02 | 2019-08-02 | Semiconductor Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019142835A JP7460051B2 (en) | 2019-08-02 | 2019-08-02 | Semiconductor Device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021027117A JP2021027117A (en) | 2021-02-22 |
JP7460051B2 true JP7460051B2 (en) | 2024-04-02 |
Family
ID=74664058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019142835A Active JP7460051B2 (en) | 2019-08-02 | 2019-08-02 | Semiconductor Device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7460051B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2022219995A1 (en) * | 2021-04-12 | 2022-10-20 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014179541A (en) | 2013-03-15 | 2014-09-25 | Renesas Electronics Corp | Semiconductor device and method of manufacturing the same |
US20140284779A1 (en) | 2013-03-20 | 2014-09-25 | Texas Instruments Incorporated | Semiconductor device having reinforced wire bonds to metal terminals |
WO2016063931A1 (en) | 2014-10-24 | 2016-04-28 | ナミックス株式会社 | Conductive composition and electronic component using same |
-
2019
- 2019-08-02 JP JP2019142835A patent/JP7460051B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014179541A (en) | 2013-03-15 | 2014-09-25 | Renesas Electronics Corp | Semiconductor device and method of manufacturing the same |
US20140284779A1 (en) | 2013-03-20 | 2014-09-25 | Texas Instruments Incorporated | Semiconductor device having reinforced wire bonds to metal terminals |
WO2016063931A1 (en) | 2014-10-24 | 2016-04-28 | ナミックス株式会社 | Conductive composition and electronic component using same |
Also Published As
Publication number | Publication date |
---|---|
JP2021027117A (en) | 2021-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6992385B2 (en) | Semiconductor device, a method of manufacturing the same and an electronic device | |
JP4260263B2 (en) | Semiconductor device | |
US7400002B2 (en) | MOSFET package | |
CN107615464B (en) | Method for manufacturing power semiconductor device and power semiconductor device | |
JP2005191240A (en) | Semiconductor device and method for manufacturing the same | |
JP7089388B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
JP2021027116A (en) | Semiconductor device | |
JP2005317998A5 (en) | ||
JP4471555B2 (en) | Semiconductor device | |
JP2005244035A (en) | Mounting method of semiconductor device, and semiconductor device | |
JP7460051B2 (en) | Semiconductor Device | |
JP6718754B2 (en) | Semiconductor device | |
JP2019121698A (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP7123688B2 (en) | Semiconductor device and its manufacturing method | |
JP4305424B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2022168158A (en) | Semiconductor device | |
JP5444299B2 (en) | Semiconductor device | |
JP5119092B2 (en) | Manufacturing method of semiconductor device | |
JP4694594B2 (en) | Semiconductor device | |
JP2019145625A (en) | Semiconductor device | |
WO2021246204A1 (en) | Semiconductor device, semiconductor module, and method for manufacturing semiconductor device | |
JP7263792B2 (en) | Semiconductor device and its manufacturing method | |
JP4357492B2 (en) | Semiconductor device | |
JP4357493B2 (en) | Semiconductor device | |
JP5017228B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240308 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7460051 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |