JP5254374B2 - Electronic component and manufacturing method thereof - Google Patents

Electronic component and manufacturing method thereof Download PDF

Info

Publication number
JP5254374B2
JP5254374B2 JP2011002872A JP2011002872A JP5254374B2 JP 5254374 B2 JP5254374 B2 JP 5254374B2 JP 2011002872 A JP2011002872 A JP 2011002872A JP 2011002872 A JP2011002872 A JP 2011002872A JP 5254374 B2 JP5254374 B2 JP 5254374B2
Authority
JP
Japan
Prior art keywords
resin package
conductor
cutting
electronic component
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011002872A
Other languages
Japanese (ja)
Other versions
JP2011071558A (en
Inventor
正彦 小早川
雅秀 前田
弘務 楠木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2011002872A priority Critical patent/JP5254374B2/en
Publication of JP2011071558A publication Critical patent/JP2011071558A/en
Application granted granted Critical
Publication of JP5254374B2 publication Critical patent/JP5254374B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本願発明は、半導体素子、コンデンサ素子あるいは抵抗素子などの電子素子が樹脂パッケージにより封止され、かつ樹脂パッケージから導体が微小長さだけ突出した形態を有する電子部品を製造する方法、およびこの方法によって製造された電子部品に関する。 The present invention relates to a method of manufacturing an electronic component in which an electronic element such as a semiconductor element, a capacitor element, or a resistance element is sealed with a resin package, and a conductor protrudes from the resin package by a minute length , and by this method It relates to manufactured electronic components .

面実装型として構成された半導体装置の一例として、樹脂パッケージの底面から端子が露出したものがある。この半導体装置は、複数の半導体装置形成領域が設定されたフレームを用いて複数のものが同時に形成される。より具体的には、まず各半導体装置形成領域毎に半導体チップを搭載した後に個々の半導体チップに対してワイヤボンディングを行い、さらに半導体チップが樹脂封止される。次いで、隣接する半導体装置形成領域の間をパンチや回転ブレードなどの切断体を用いて切断することにより、半導体装置が得られる。   One example of a semiconductor device configured as a surface mount type is one in which terminals are exposed from the bottom surface of a resin package. A plurality of semiconductor devices are simultaneously formed using a frame in which a plurality of semiconductor device formation regions are set. More specifically, a semiconductor chip is first mounted in each semiconductor device formation region, then wire bonding is performed on each semiconductor chip, and the semiconductor chip is sealed with resin. Next, a semiconductor device is obtained by cutting between adjacent semiconductor device formation regions using a cutting body such as a punch or a rotating blade.

樹脂パッケージは、たとえば図１６に示したように複数の半導体チップ９０を一括して覆うようにして個々の半導体チップ９０を樹脂封止した後、隣接する半導体装置形成領域の間を切断体９２を用いて切断することにより形成される。この方法では、フレーム９３と同時に封止樹脂９１も切断する必要があるため、封止樹脂９１の切断により多くの切断バリが生じる。そればかりか、最終的に樹脂パッケージとなる部位以外にも樹脂封止する必要が生じて樹脂の使用量が多くなり、製造コスト的にも不利である。   For example, as shown in FIG. 16, the resin package encapsulates each semiconductor chip 90 so as to collectively cover a plurality of semiconductor chips 90, and then forms a cut body 92 between adjacent semiconductor device formation regions. It is formed by using and cutting. In this method, since it is necessary to cut the sealing resin 91 simultaneously with the frame 93, many cutting burrs are generated by cutting the sealing resin 91. In addition, it is necessary to seal the resin other than the part that will eventually become the resin package, and the amount of resin used increases, which is disadvantageous in terms of manufacturing cost.

そのため、図１７に示したように半導体装置形成領域毎に半導体チップ９０を個別に覆い、隣接する樹脂パッケージ９１Ａの間を切断体９２を用いて切断する方法も考えられる。この場合、半導体装置の小型化の観点からは、樹脂パッケージ９１Ａにより近い部位においてフレーム９３を切断する必要がある。半導体チップ９０に外力を作用させず、しかも樹脂パッケージ９１Ａからフレーム９３が剥離することなくフレーム９３を切断するためには、ダイ９４に対して図１７に仮想線で示したようにストリッパ９５でフレーム９３を押さえつける必要がある。   Therefore, as shown in FIG. 17, a method of individually covering the semiconductor chip 90 for each semiconductor device formation region and cutting between adjacent resin packages 91 </ b> A using a cutting body 92 is also conceivable. In this case, from the viewpoint of miniaturization of the semiconductor device, it is necessary to cut the frame 93 at a portion closer to the resin package 91A. In order to cut the frame 93 without applying an external force to the semiconductor chip 90 and without peeling the frame 93 from the resin package 91A, the frame is formed by the stripper 95 with respect to the die 94 as shown by phantom lines in FIG. 93 must be pressed down.

しかしながら、樹脂パッケージ９１Ａに極近接した部位においてフレーム９３を切断するためには、切断体９２と樹脂パッケージ９１Ａとの間の隙間が小さくなるため、その隙間に対応した寸法のストリッパ９５形成し、それによってフレーム９３を十分な力をもって押さえつけるのは事実上困難である。   However, in order to cut the frame 93 at a position in close proximity to the resin package 91A, the gap between the cut body 92 and the resin package 91A is reduced, so that a stripper 95 having a dimension corresponding to the gap is formed. Therefore, it is practically difficult to press down the frame 93 with sufficient force.

また、樹脂パッケージ９１Ａに極近接した部位においてフレーム９３を切断する場合に限らず、フレーム９３の上面から下面に向けて一気に切断する方法では、図１７に拡大して示したようにフレーム９３の下面に切断バリＢが付着してしまう。このようにして切断バリが付着した半導体装置では、この半導体装置を回路基板などに実装する際にその接合部分に切断バリが混入してしまう。半導体装置は、たとえばハンダなどにより回路基板に接合されるが、接合部分に切断バリが混在していれば接合部分の強度が低下してしまうといった問題も生じる。   Further, the method of cutting at a stroke from the upper surface of the frame 93 to the lower surface is not limited to the case where the frame 93 is cut at a portion in close proximity to the resin package 91A, and the lower surface of the frame 93 is enlarged as shown in FIG. Cutting burrs B adhere to the surface. In the semiconductor device to which the cutting burrs are attached in this way, when the semiconductor device is mounted on a circuit board or the like, the cutting burrs are mixed in the joint portion. The semiconductor device is bonded to the circuit board by solder or the like, for example. However, if cutting burrs are mixed in the bonded portion, there is a problem that the strength of the bonded portion is lowered.

本願発明は、このような事情のもとに考えだされたものであって、樹脂パッケージから導体が微小長さだけ突出した形態を有する電子部品を適切に形成することができる技術を提供することを課題としている。   The present invention has been conceived under such circumstances, and provides a technique capable of appropriately forming an electronic component having a form in which a conductor protrudes from a resin package by a minute length. Is an issue.

すなわち、本願発明により提供される電子部品の製造方法では、複数の導体に導通接続された電子素子が樹脂パッケージにより封止され、かつ上記樹脂パッケージから上記複数の導体のうちの少なくとも１つの導体が微小長さだけ突出した形態を有する電子部品を製造する方法であって、電子部品形成領域が複数設定され、かつ上記各電子部品形成領域毎に上記導体となるべき導体メンバが複数形成された製造用フレームを用い、上記導体メンバを電子素子と導通接続する工程と、上記各電子部品形成領域毎に少なくとも１つの導体メンバが上記樹脂パッケージの側面から突出するとともに当該導体メンバが上記樹脂パッケージの下面から露出し、かつ上記電子素子を個別に樹脂封止するようにして上記樹脂パッケージを形成する樹脂パッケージング工程と、上記複数の導体メンバのうちの上記少なくとも１つの導体メンバにおける上記樹脂パッケージの側面から突出した部位に対して、第１切断体により当該導体メンバの厚み方向の中間部にまで至り、上記樹脂パッケージ側の内壁が上記樹脂パッケージの下面に対して垂直な鉛直面とした凹部を、当該凹部と上記樹脂パッケージの側面との最短距離が１０〜１００μｍとなるように、かつ上記樹脂パッケージの下面側から形成する凹部形成工程と、上記凹部が形成された導体メンバに対して、上記樹脂パッケージをその上面側から押圧しつつ、上記樹脂パッケージの上面側から第２切断体を作用させ、上記凹部の上記樹脂パッケージ側の内壁が露出するように上記導体メンバを切断する切断工程と、を含むことを特徴としている。 That is, in the method for manufacturing an electronic component provided by the present invention, an electronic element conductively connected to a plurality of conductors is sealed with a resin package, and at least one conductor of the plurality of conductors is sealed from the resin package. A method of manufacturing an electronic component having a form protruding by a minute length, wherein a plurality of electronic component formation regions are set, and a plurality of conductor members to be the conductors are formed for each electronic component formation region And a step of electrically connecting the conductor member to the electronic element using the frame, and at least one conductor member protrudes from the side surface of the resin package for each electronic component forming region, and the conductor member is the bottom surface of the resin package. exposed from and so as to individually resin sealing the electronic element to form said resin package resin package And managing step for sites projecting from the side surface of the resin package in the at least one conductor member of the plurality of conductor members, optimum Ri by the first cutting member to an intermediate portion in the thickness direction of the conductive members The resin package side inner wall on the resin package side is a vertical surface perpendicular to the lower surface of the resin package so that the shortest distance between the recess and the side surface of the resin package is 10 to 100 μm. A recess forming step formed from the lower surface side of the resin member, and pressing the resin package from the upper surface side against the conductor member in which the recess is formed, and causing the second cut body to act from the upper surface side of the resin package , And a cutting step of cutting the conductor member so that the inner wall of the recess on the resin package side is exposed.

この製造方法によれば、切断工程に先んじて導体メンバの一面に凹部が形成されているので、切断工程においては、凹部の内面に繋がる切断面を形成するようにして導体メンバを切断すればよい。つまり、凹部を形成しない場合に比べて、切断工程において形成すべき切断面が小さくて済む。その結果、導体メンバに対して大きな力を作用させることなく、導体メンバを切断することができるようになる。これにより、導体メンバにおける樹脂パッケージからの距離が小さい部位においても、ストリッパやカットダイなどでリードを押さえなくとも導体メンバを切断することができるようになる。すなわち、樹脂パッケージング工程において電子素子を個別に樹脂パッケージしたとしても、樹脂パッケージから導体をほとんど突出させることなく導体メンバを切断することができるようになる。電子素子を個別に樹脂パッケージしても、不具合なく導体が微小長さだけ突出した形態の電子部品を製造できるようになれば、樹脂パッケージング工程で必要な樹脂量を低減して製造コストの低減を図ることができるようになる。また、電子部品のサイズが同じであれば、樹脂パッケージからの突出量を小さくできれば、相対的に樹脂パッケージサイズを大きくできる。これにより、 導体における電子部品を搭載すべき領域を大きく確保できるようになる。   According to this manufacturing method, since the recess is formed on one surface of the conductor member prior to the cutting step, the conductor member may be cut in the cutting step so as to form a cut surface connected to the inner surface of the recess. . That is, the cut surface to be formed in the cutting process can be smaller than when no recess is formed. As a result, the conductor member can be cut without applying a large force to the conductor member. As a result, the conductor member can be cut even in a portion where the distance from the resin package is small in the conductor member without pressing the lead with a stripper or a cut die. That is, even if the electronic elements are individually resin-packaged in the resin packaging process, the conductor member can be cut with almost no conductor protruding from the resin package. Even if the electronic elements are individually packaged with resin, if it becomes possible to manufacture electronic parts with a conductor protruding only a minute length without any defects, the amount of resin required in the resin packaging process will be reduced and the manufacturing cost will be reduced. Can be planned. If the size of the electronic component is the same, the resin package size can be relatively increased if the amount of protrusion from the resin package can be reduced. As a result, it is possible to secure a large area for mounting electronic components on the conductor.

さらに、導体メンバを小さい力により切断できるのであれば、導体メンバを切断する際に当該導体メンバと樹脂パッケージとの間の接合面に作用する力（剥離力）を小さくして、樹脂パッケージからの導体メンバ（導体）の剥離を抑制することができるようになる。   Furthermore, if the conductor member can be cut with a small force, the force (peeling force) acting on the joint surface between the conductor member and the resin package when cutting the conductor member can be reduced, The peeling of the conductor member (conductor) can be suppressed.

好ましい実施の形態においては、上記導体の端面を段状に形成する。 In a preferred embodiment, forming the end face of the upper Symbol conductor stepped.

凹部を形成した後にこれとは反対の面から第２切断体を作用させた場合には、第２切断体による切断面が凹部の内面と繋がった時点で導体メンバが切断されるのは上述した通りである。つまり、切断工程において第２切断体によって形成される切断面自体は、導体メンバの凹部形成面には至らない。したがって、切断工程において切断バリが生じた場合には、その切断バリが導体メンバの凹部形成面に付着するのではなく、導体の端面における段状の部分に付着する。   As described above, when the second cut body is applied from the opposite surface after forming the recess, the conductor member is cut when the cut surface of the second cut body is connected to the inner surface of the recess. Street. That is, the cut surface itself formed by the second cut body in the cutting step does not reach the concave portion forming surface of the conductor member. Therefore, when a cutting burr occurs in the cutting process, the cutting burr does not adhere to the recess forming surface of the conductor member, but adheres to the stepped portion on the end surface of the conductor.

樹脂パッケージング工程においては、上記複数の導体メンバのうちの少なくとも１つの導体メンバが上記樹脂パッケージの下面から露出させられ、上記凹部形成工程においては、上記導体メンバに対して上記樹脂パッケージの下面側から上記凹部が形成され、上記切断工程においては、上記樹脂パッケージの上面側から厚み方向の全体にわたって上記導体メンバが切断される。 In tree butter packaging process, at least one conductor member of the plurality of conductor members are exposed from the lower surface of the resin package, in the concave portion forming step, the lower surface of the resin package with respect to the conductor member The concave portion is formed from the side, and in the cutting step, the conductor member is cut from the upper surface side of the resin package over the entire thickness direction.

このような製造方法においては、樹脂パッケージの下面から導体が露出した形態の電子部品が得られ、この電子部品では、樹脂パッケージの上面側から導体メンバを切断したとしても、導体の下面に切断バリが付着することが抑制されている。導体における樹脂パッケージから露出する面は、ハンダなどを介して回路基板などに接合される部分である。したがって、導体の下面への切断バリの付着が抑制されれば、ハンダなどの接合層内に切断バリが混入することを抑制できる。接合層内に切断バリが混在すれば、接合強度が低下することが懸念されるが、切断バリの混入が抑制できれば、所望の接合強度を確保することができるようになる。   In such a manufacturing method, an electronic component having a conductor exposed from the lower surface of the resin package is obtained. In this electronic component, even if the conductor member is cut from the upper surface side of the resin package, the cutting burrs are formed on the lower surface of the conductor. Is prevented from adhering. The surface exposed from the resin package in the conductor is a portion joined to a circuit board or the like via solder or the like. Therefore, if the attachment of the cutting burr to the lower surface of the conductor is suppressed, it is possible to suppress the mixing of the cutting burr into the bonding layer such as solder. If cutting burrs are mixed in the bonding layer, there is a concern that the bonding strength is lowered. However, if mixing of cutting burrs can be suppressed, a desired bonding strength can be ensured.

なお、凹部は、たとえば断面Ｖ字状のノッチとして形成される。ただし、凹部における樹脂パッケージよりの内壁は、導体メンバの厚み方向に拡がる鉛直面とされる。そうすれば、切断工程においては、この工程において生じた切断バリが第２切断体を介して段状の部分に擦り付けられることとなり、第２切断体により切断バリが導体の表面にまで持ち去られることを抑制できる。その結果、切断バリを導体の端面に留めておいて、導体の表面に付着してしまうことをより確実に抑制することができるようになる。 The recess is formed as a notch having a V-shaped cross section, for example . However the inner wall of the resin package in the recess, Ru is a vertical plane extending in the thickness direction of the conductor members. Then, in the cutting step, the cutting burr generated in this step is rubbed against the stepped portion via the second cut body, and the cutting burr is taken away to the surface of the conductor by the second cut body. Can be suppressed. As a result, it is possible to more reliably suppress the cutting burr from being attached to the surface of the conductor while keeping the cutting burr on the end face of the conductor.

また、第１および第２切断体としては、ポンチや回転ブレードが使用される。   As the first and second cut bodies, punches and rotating blades are used.

本願発明のその他の利点および特徴については、以下に行う発明の実施の形態の説明から、より明らかとなるであろう。   Other advantages and features of the present invention will become more apparent from the following description of embodiments of the invention.

本願発明の適用対象となる半導体装置の一例を示す全体斜視図である。It is a whole perspective view which shows an example of the semiconductor device used as the application object of this invention. 図１の半導体装置を下面側からみた全体斜視図である。FIG. 2 is an overall perspective view of the semiconductor device of FIG. 1 viewed from the lower surface side. 図１のIII−III線に沿う断面図である。It is sectional drawing which follows the III-III line of FIG. 本願発明に係る製造方法で使用されるフレームを上面側から見た要部斜視図である。It is the principal part perspective view which looked at the flame | frame used with the manufacturing method which concerns on this invention from the upper surface side. 本願発明に係る製造方法で使用されるフレームを下面側から見た要部斜視図である。It is the principal part perspective view which looked at the flame | frame used with the manufacturing method which concerns on this invention from the lower surface side. フレームにダイボンディングおよびワイヤボンディングを施した状態を示す要部斜視図である。It is a principal part perspective view which shows the state which performed die bonding and wire bonding to the flame | frame. （ａ）はダイボンディング工程を説明するための要部断面図、（ｂ）はワイヤボンディング工程を説明するための要部断面図である。(A) is principal part sectional drawing for demonstrating a die bonding process, (b) is principal part sectional drawing for demonstrating a wire bonding process. （ａ）は樹脂パッケージング工程を説明するための要部断面図、（ｂ）は樹脂パッケージを形成した状態を示す要部断面図である。(A) is principal part sectional drawing for demonstrating a resin packaging process, (b) is principal part sectional drawing which shows the state which formed the resin package. 樹脂パッケージを形成した状態を示す要部斜視図である。It is a principal part perspective view which shows the state in which the resin package was formed. フレーム（導体メンバ）に凹部を形成した状態を示す要部断面図である。It is principal part sectional drawing which shows the state which formed the recessed part in the flame | frame (conductor member). フレーム（導体メンバ）に凹部を形成した状態を裏面側から見た要部拡大斜視図である。It is the principal part expansion perspective view which looked at the state which formed the recessed part in the flame | frame (conductor member) from the back surface side. 凹部形成工程を説明するための要部断面図である。It is principal part sectional drawing for demonstrating a recessed part formation process. 切断工程を説明するための要部断面図である。It is principal part sectional drawing for demonstrating a cutting process. 凹部の他の例を説明するための要部断面図である。It is principal part sectional drawing for demonstrating the other example of a recessed part. 本願発明の適用対象となる半導体装置の他の例を裏面側から見た全体斜視図である。It is the whole perspective view which looked at the other example of the semiconductor device used as the application object of this invention from the back side. 従来のフレーム（導体メンバ）切断工程を説明するための要部断面図である。It is principal part sectional drawing for demonstrating the conventional flame | frame (conductor member) cutting process. 従来のフレーム（導体メンバ）切断工程を説明するための要部断面図である。It is principal part sectional drawing for demonstrating the conventional flame | frame (conductor member) cutting process.

以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。図１ないし図３は、本願発明に係る製造方法の適用対象となる電子部品としての半導体装置の一例を示している。   Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings. 1 to 3 show an example of a semiconductor device as an electronic component to which a manufacturing method according to the present invention is applied.

半導体装置Ｘ１は、第１導体１、２つの第２導体２、半導体チップ３、ワイヤ４および樹脂パッケージ５を有している。   The semiconductor device X1 includes a first conductor 1, two second conductors 2, a semiconductor chip 3, wires 4, and a resin package 5.

第１導体１は、平面視矩形状の形態を有している。第１導体１の第１面１１は平坦面とされているのに対して、第２面１２は、２つの凸部１３が設けられて凹凸状とされている。凸部１３の表面１４は平坦面とされており、この平坦面は、樹脂パッケージ５の下面５０から露出して端子面を構成している。第１導体１の端部１５は、樹脂パッケージ５から微小長さ、たとえば１０〜１００μｍだけ突出している。端部１５の端面１６は、上半部が下半部に比べて突出した段状とされている。   The first conductor 1 has a rectangular shape in plan view. The first surface 11 of the first conductor 1 is a flat surface, whereas the second surface 12 is provided with two convex portions 13 and is uneven. The surface 14 of the convex portion 13 is a flat surface, and this flat surface is exposed from the lower surface 50 of the resin package 5 and constitutes a terminal surface. The end 15 of the first conductor 1 protrudes from the resin package 5 by a minute length, for example, 10 to 100 μm. The end surface 16 of the end portion 15 has a step shape in which the upper half protrudes from the lower half.

第２導体２は、直方体状とされており、第１面２０および第２面２１ともに平坦面とされている。第２面２１は、樹脂パッケージ５の下面５０から露出して端子面を構成している。第２導体２の端部２２もまた、樹脂パッケージ５から微小長さ、たとえば１０〜１００μｍだけ突出している。端部２２の端面２３もまた、上半部が下半部に比べて突出した段状とされている。   The second conductor 2 has a rectangular parallelepiped shape, and both the first surface 20 and the second surface 21 are flat surfaces. The second surface 21 is exposed from the lower surface 50 of the resin package 5 and constitutes a terminal surface. The end 22 of the second conductor 2 also protrudes from the resin package 5 by a minute length, for example, 10 to 100 μm. The end surface 23 of the end portion 22 is also formed in a step shape in which the upper half protrudes from the lower half.

半導体チップ３は、図面上に表れていないが上面および下面に電極が形成されている。この半導体チップ３は、ハンダペーストや銀ペーストなどの導電性材料を用いた実装作業により第１導体１の第１面１１上に実装されている。半導体チップ３の下面には電極が形成されていることから、導電性材料を用いて第１導体１上に半導体チップ３を実装すれば、第１導体１と半導体チップ３の下面の電極とが導通する。一方、半導体チップ３の上面の電極は、ワイヤ４を介して第２導体２の第１面２０と導通接続されている。   The semiconductor chip 3 is not shown in the drawing, but has electrodes formed on the upper surface and the lower surface. The semiconductor chip 3 is mounted on the first surface 11 of the first conductor 1 by a mounting operation using a conductive material such as solder paste or silver paste. Since the electrode is formed on the lower surface of the semiconductor chip 3, if the semiconductor chip 3 is mounted on the first conductor 1 using a conductive material, the first conductor 1 and the electrode on the lower surface of the semiconductor chip 3 are connected. Conduct. On the other hand, the electrode on the upper surface of the semiconductor chip 3 is conductively connected to the first surface 20 of the second conductor 2 via the wire 4.

樹脂パッケージ５は、半導体チップ３およびワイヤ４を封止している。この樹脂パッケージ５の下面５０からは、上述したように端子面１４，２１が露出している。これにより、半導体装置Ｘ１が回路基板などに対して面実装可能とされている。   The resin package 5 seals the semiconductor chip 3 and the wires 4. The terminal surfaces 14 and 21 are exposed from the lower surface 50 of the resin package 5 as described above. As a result, the semiconductor device X1 can be surface-mounted on a circuit board or the like.

以上の構成を有する半導体装置Ｘ１は、図４および図５に示したフレームを用いて製造される。なお、図４はフレームを上面側から見た要部斜視図、図５はフレームを下面側から見た要部斜視図である。   The semiconductor device X1 having the above configuration is manufactured using the frame shown in FIGS. 4 is a perspective view of a main part when the frame is viewed from the upper surface side, and FIG. 5 is a perspective view of the main part when the frame is viewed from the lower surface side.

フレーム６は、一対のサイドメンバ６０を有し、これらのサイドメンバ６０を橋渡すようにして複数のクロスメンバ６１が設けられている。各クロスメンバ６１からは、隣接するクロスメンバ６１に向けて第１導体メンバ６２および第２導体メンバ６３が突出して形成されている。第１および第２導体メンバ６２，６３は、図１ないし図３に示した半導体装置Ｘ１における第１および第２導体１，２となるべき部分である。第１導体メンバ６３は、半導体装置Ｘ１における端子面１４を構成すべき部分が厚肉とされており、その余の部分が薄肉とされている。このようなフレーム６では、隣接するクロスメンバ６１の間の領域に形成された第１導体６２と第２導体６３のペアによって１つの半導体装置Ｘ１が形成される。つまり、当該ペアを含む領域が図４および図５に仮想線で示したように個々の半導体装置形成領域６４を構成している。   The frame 6 has a pair of side members 60, and a plurality of cross members 61 are provided so as to bridge these side members 60. From each cross member 61, a first conductor member 62 and a second conductor member 63 are formed so as to protrude toward the adjacent cross member 61. The first and second conductor members 62 and 63 are portions to be the first and second conductors 1 and 2 in the semiconductor device X1 shown in FIGS. In the first conductor member 63, a portion that should constitute the terminal surface 14 in the semiconductor device X1 is thick, and the remaining portion is thin. In such a frame 6, one semiconductor device X <b> 1 is formed by a pair of the first conductor 62 and the second conductor 63 formed in the region between the adjacent cross members 61. That is, the region including the pair constitutes each semiconductor device forming region 64 as indicated by the phantom lines in FIGS.

このようなフレーム６に対しては、まず、ダイボンディングおよびワイヤボンディングを行い、図６に示したような状態とする。   First, die bonding and wire bonding are performed on such a frame 6 to obtain a state as shown in FIG.

ダイボンディングでは、図７（ａ）に示したように、まず、下面の電極にハンダペーストなどの導電性材料が塗布された半導体チップ３を、フレーム６の第１導体メンバ６２の上面６２ａに載置する。半導体チップは、吸着コレット７０を用いて第１導体メンバ６２に載置される。その後、加熱炉においてハンダペーストなどをリフローさせることにより半導体チップ３が第１導体メンバ６２に接合される。   In die bonding, as shown in FIG. 7A, first, the semiconductor chip 3 in which a conductive material such as solder paste is applied to the electrode on the lower surface is mounted on the upper surface 62a of the first conductor member 62 of the frame 6. Put. The semiconductor chip is placed on the first conductor member 62 using the suction collet 70. Thereafter, the semiconductor chip 3 is joined to the first conductor member 62 by reflowing solder paste or the like in a heating furnace.

一方、ワイヤボンディングは、既存のワイヤボンダーを用いて行われる。より具体的には、図７（ｂ）に示したように、まず、ワイヤボンダーのキャピラリ７１からワイヤ４′の先端部を突出させてこれを溶融させた後、当該先端部を半導体チップ３における上面の電極に押し付ける。次いで、キャピラリ７１からワイヤ４′を引き出しつつキャピラリ７１を移動させ、キャピラリ７１によって第２導体メンバ６３の上面にワイヤ４′を押し付けて切断することによりワイヤボンディングが行われる。   On the other hand, wire bonding is performed using an existing wire bonder. More specifically, as shown in FIG. 7B, first, the tip of the wire 4 ′ is protruded from the capillary 71 of the wire bonder and melted, and then the tip is attached to the semiconductor chip 3. Press against the top electrode. Next, the capillary 71 is moved while pulling out the wire 4 ′ from the capillary 71, and the wire 4 ′ is pressed against the upper surface of the second conductor member 63 by the capillary 71 and cut to perform wire bonding.

次いで、個々の半導体チップ３を個別に覆うようにして樹脂パッケージ５を形成する。樹脂パッケージングは、図８（ａ）に示したように型締め状態において個々の半導体チップ３を個別に覆うキャビティ空間７４を形成する上金型７２および下金型７３を用いて行われる。より具体的には、キャビティ空間７４内に半導体チップ３およびワイヤ４を収容した状態でキャビティ空間７４内に熱硬化性樹脂を注入した後に熱硬化性樹脂を熱硬化させることにより行われる。その後に離型すれば、図８（ｂ）や図９に示したように、個々の半導体チップ３を個別に覆うようにしてフレーム６の上面側に樹脂パッケージ５が形成される。   Next, the resin package 5 is formed so as to individually cover the individual semiconductor chips 3. Resin packaging is performed using an upper mold 72 and a lower mold 73 that form cavity spaces 74 that individually cover the individual semiconductor chips 3 in the mold-clamped state as shown in FIG. 8A. More specifically, it is performed by injecting a thermosetting resin into the cavity space 74 in a state where the semiconductor chip 3 and the wire 4 are accommodated in the cavity space 74 and then thermosetting the thermosetting resin. Thereafter, when the mold is released, the resin package 5 is formed on the upper surface side of the frame 6 so as to individually cover each semiconductor chip 3 as shown in FIG. 8B and FIG.

続いて、樹脂パッケージ５に極近接した部位において、第１および第２導体メンバ６２，６３を切断することにより図１ないし図３に示したような個別の半導体装置Ｘ１が得られる。第１および第２導体メンバ６２，６３の切断は、凹部形成工程と切断工程からなる。   Subsequently, the first and second conductor members 62 and 63 are cut at a part in close proximity to the resin package 5 to obtain the individual semiconductor device X1 as shown in FIGS. The cutting of the first and second conductor members 62 and 63 includes a recess forming process and a cutting process.

凹部形成工程においては、第１および第２導体メンバ６２，６３に対して図１０および図１１に示したような凹部６５が形成される。凹部６５は、第１および第２導体メンバ６２，６３の下面６２ａ、６３ａにおける樹脂パッケージ５に極近接した部位、たとえば樹脂パッケージ５からの最短距離が１０〜１００μｍの部位に形成される。凹部６５は、クロスメンバ６１と同方向に延びる断面Ｖ字状とされており、樹脂パッケージ５に近い部位が鉛直面６６とされている。   In the recess forming step, the recess 65 as shown in FIGS. 10 and 11 is formed in the first and second conductor members 62 and 63. The recess 65 is formed in a portion of the lower surfaces 62a and 63a of the first and second conductor members 62 and 63 that is in close proximity to the resin package 5, for example, a portion that has a shortest distance from the resin package 5 of 10 to 100 μm. The recess 65 has a V-shaped cross section extending in the same direction as the cross member 61, and a portion close to the resin package 5 is a vertical surface 66.

このような凹部６５は、図１２に示したようにダイ７５およびポンチ７６を用いて行われる。ダイ７５は、樹脂パッケージ５に対応した部位にこの樹脂パッケージ５を覆う得る凹部７５ａが形成されたものである。したがって、ダイ７５によってフレーム６の上面側を覆えば、樹脂パッケージ５を凹部７５ａに収容しつつフレーム６の上面を押圧することができる。一方、ポンチ７６は、複数の刃部７６ａを有するものであり、各々の刃部７６ａが片刃とされている。これらの刃部７６ａは、樹脂パッケージ５の寸法よりも若干大きな間隔を隔てて配置された２個のものが１つの組を構成しており、このような組がサイドメンバ６０（図４参照）の延びる方向に並んで複数組設けられている。   Such a recess 65 is formed by using a die 75 and a punch 76 as shown in FIG. The die 75 is formed with a recess 75 a that can cover the resin package 5 at a portion corresponding to the resin package 5. Therefore, if the upper surface side of the frame 6 is covered with the die 75, the upper surface of the frame 6 can be pressed while the resin package 5 is accommodated in the recess 75a. On the other hand, the punch 76 has a plurality of blade portions 76a, and each blade portion 76a is a single blade. Two of these blade portions 76a arranged at a distance slightly larger than the dimension of the resin package 5 constitute one set, and such a set constitutes a side member 60 (see FIG. 4). A plurality of sets are provided side by side in the extending direction.

フレーム６に凹部６５を形成する場合には、ダイ７５をフレーム６の上面に当接させた状態で、フレーム６の下面側からポンチ７６の刃部７６ａを作用させる。このとき、フレーム６（第１および第２導体メンバ６２，６３）に対する凹部形成位置や刃部７６ａの進入の程度（凹部の深さ）を規制し、またフレーム６を確実に固定するために、ストリッパ７７を介在させた状態でパンチ７６を作用させる。こうすることにより、第１および第２導体メンバ６２，６３の下面における樹脂パッケージ５に極近接した部位に、クロスメンバ６１と同方向に延びる断面Ｖ字状の凹部６５が、第１および第２メンバ６２，６３の中間部に至る深さに形成される。   When the recess 65 is formed in the frame 6, the blade portion 76 a of the punch 76 is applied from the lower surface side of the frame 6 with the die 75 in contact with the upper surface of the frame 6. At this time, in order to regulate the recessed portion forming position and the degree of entry of the blade portion 76a (depth of the recessed portion) with respect to the frame 6 (first and second conductor members 62, 63), and to securely fix the frame 6, The punch 76 is caused to act with the stripper 77 interposed. As a result, the concave portions 65 having a V-shaped cross section extending in the same direction as the cross member 61 are formed in the portions of the lower surfaces of the first and second conductor members 62 and 63 that are in close proximity to the resin package 5. It is formed to a depth reaching the intermediate part of the members 62 and 63.

一方、切断工程は、ポンチや回転ブレードなどの既存の切断体を用いて行われる。図１３にはポンチ７８を用いた場合を示した。同図に示したように、ポンチ７８は、隣接する樹脂パッケージ５の間の距離よりも若干小さな厚み寸法（図の左右方向）を有している。より具体的には、凹部６５における鉛直面６６の間の距離よりも若干小さな厚み寸法を有している。切断工程では、ダイ７９上にフレーム６を載置した状態でフレーム６の上面側からポンチ７８が作用させられ、これにより第１および第２メンバ６２，６３が切断されて個々の半導体装置Ｘ１が得られる。このとき、半導体チップ３をピンＰにより軽く押圧しておくのが好ましい。   On the other hand, the cutting process is performed using an existing cutting body such as a punch or a rotating blade. FIG. 13 shows a case where the punch 78 is used. As shown in the figure, the punch 78 has a thickness dimension (left and right direction in the figure) that is slightly smaller than the distance between the adjacent resin packages 5. More specifically, the thickness dimension is slightly smaller than the distance between the vertical surfaces 66 in the recess 65. In the cutting process, the punch 78 is caused to act from the upper surface side of the frame 6 with the frame 6 placed on the die 79, whereby the first and second members 62 and 63 are cut and individual semiconductor devices X1 are formed. can get. At this time, it is preferable to lightly press the semiconductor chip 3 with the pin P.

この製造方法によれば、先に凹部６５が形成されているので、凹部６５の内面（６６）とポンチ７８による切断面６７とが繋がれば第１および第２導体メンバ６２，６３は切断される。つまり、凹部６５が形成されていない場合に比べて、切断工程において切断すべき部位の厚みが事実上小さくされている。その結果、第１および第２導体メンバ６２，６３に対して大きな力を作用させることなく、第１および第２導体メンバ６２，６３を切断することができるようになる。これにより、第１および第２導体メンバ６２，６３における樹脂パッケージ５からの距離が小さい部位においても、フレーム６をストリッパやカットダイで押さえなくとも第１および第２導体メンバ６２，６３を切断することができるようになる。すなわち、樹脂パッケージング工程において半導体チップ３を個別に樹脂パッケージングしたとしても、樹脂パッケージ５から第１および第２導体１，２をほとんど突出させることなく第１および第２導体メンバ６２，６３を切断し、第１および第２導体１，２の突出量の極小さい半導体装置Ｘ１を提供できるようになる。   According to this manufacturing method, since the recess 65 is formed first, the first and second conductor members 62 and 63 are cut if the inner surface (66) of the recess 65 and the cut surface 67 by the punch 78 are connected. The That is, compared with the case where the recessed part 65 is not formed, the thickness of the site | part which should be cut | disconnected in a cutting process is made small effectively. As a result, the first and second conductor members 62 and 63 can be cut without applying a large force to the first and second conductor members 62 and 63. Thereby, the first and second conductor members 62 and 63 can be cut without pressing the frame 6 with a stripper or a cut die even at a portion where the distance from the resin package 5 in the first and second conductor members 62 and 63 is small. Will be able to. That is, even if the semiconductor chip 3 is individually resin-packaged in the resin packaging process, the first and second conductor members 62 and 63 are formed without causing the first and second conductors 1 and 2 to protrude from the resin package 5. By cutting the semiconductor device X1, the first and second conductors 1 and 2 can be provided with a very small protrusion amount.

半導体チップ３を個別に樹脂パッケージングしても、不具合なく第１および第２導体１，２が微小長さだけ突出した形態の半導体装置Ｘ１を製造できるようになれば、複数の半導体チップ３に対して一括して樹脂封止する場合に比べて、樹脂パッケージング工程で必要な樹脂量を低減して製造コストの低減を図ることができるようになる。また、半導体装置Ｘ１のサイズが同じであれば、樹脂パッケージ５からの突出量を小さくできれば、相対的に樹脂パッケージサイズを大きくできる。これにより、 第１および第２導体１，２における半導体チップ３を搭載すべき領域を大きく確保できるようになる。   If the semiconductor device X1 in which the first and second conductors 1 and 2 protrude by a minute length can be manufactured without defects even if the semiconductor chip 3 is individually packaged with a resin, a plurality of semiconductor chips 3 can be formed. On the other hand, as compared with the case where resin sealing is performed all at once, the amount of resin required in the resin packaging process can be reduced and the manufacturing cost can be reduced. Further, if the size of the semiconductor device X1 is the same, the resin package size can be relatively increased if the amount of protrusion from the resin package 5 can be reduced. As a result, a large area for mounting the semiconductor chip 3 on the first and second conductors 1 and 2 can be secured.

また、第１および第２導体メンバ１，２を小さい力により切断できるのであれば、第１および第２導体メンバ１，２を切断する際に当該導体メンバ１，２と樹脂パッケージ５との間の接合面に作用する力（剥離力）を小さくして、樹脂パッケージ５からの導体メンバ（導体）の剥離を抑制することができるようになる。これにより、歩留まりを向上させて製造コストの低減を図ることができるようになる。   Further, if the first and second conductor members 1 and 2 can be cut with a small force, when the first and second conductor members 1 and 2 are cut, the gap between the conductor members 1 and 2 and the resin package 5 is reduced. Thus, the force (peeling force) acting on the joint surface can be reduced, and the peeling of the conductor member (conductor) from the resin package 5 can be suppressed. As a result, the yield can be improved and the manufacturing cost can be reduced.

この製造方法の切断工程においては、凹部６５の鉛直面６６の間の距離よりもポンチ７８の厚み寸法のほうが小さくされている。このため、ポンチ７８による切断面６７が鉛直面６６から位置ずれした部位に形成され、第１および第２導体１，２の端面１６，２３が段状となる。このようにして段状の端面１６，２３を形成するようにすれば、切断工程において切断バリが生じた場合には、図１３に拡大図で示したように段状の部分に切断バリＢが付着する。特に、凹部６５が鉛直面６６を有するものとすれば、ポンチ７８が鉛直面６６を通過する際に切断バリＢが鉛直面６６に対して擦り付けられて付着する。したがって、樹脂パッケージ５の上面側から第１および第２導体メンバ６２，６３を切断したとしても、第１および第２導体１，２の下面（第２面）１３，２１に切断バリＢが付着することが抑制されている。   In the cutting process of this manufacturing method, the thickness dimension of the punch 78 is made smaller than the distance between the vertical surfaces 66 of the recess 65. For this reason, the cutting surface 67 by the punch 78 is formed at a position displaced from the vertical surface 66, and the end surfaces 16, 23 of the first and second conductors 1, 2 are stepped. If the stepped end faces 16 and 23 are formed in this way, when a cutting burr occurs in the cutting process, the cutting burr B is formed in the stepped portion as shown in the enlarged view of FIG. Adhere to. In particular, if the recess 65 has a vertical surface 66, the cutting burr B is rubbed against and adheres to the vertical surface 66 when the punch 78 passes through the vertical surface 66. Therefore, even if the first and second conductor members 62 and 63 are cut from the upper surface side of the resin package 5, the cutting burr B adheres to the lower surfaces (second surfaces) 13 and 21 of the first and second conductors 1 and 2. To be suppressed.

第１および第２導体１，２における樹脂パッケージ５の下面５０から露出する面は、ハンダなどを介して回路基板などに接合される部分である。このため、第１および第２導体１，２の下面への切断バリＢの付着が抑制されれば、ハンダなどの接合層内に切断バリＢが混入することを抑制できる。接合層内に切断バリが混在すれば、接合強度が低下することが懸念されるが、切断バリの混入が抑制できれば、所望の接合強度を確保することができるようになる。   The surface exposed from the lower surface 50 of the resin package 5 in the first and second conductors 1 and 2 is a portion joined to a circuit board or the like through solder or the like. For this reason, if adhesion of the cutting burr B to the lower surfaces of the first and second conductors 1 and 2 is suppressed, it is possible to suppress the cutting burr B from being mixed into the bonding layer such as solder. If cutting burrs are mixed in the bonding layer, there is a concern that the bonding strength is lowered. However, if mixing of cutting burrs can be suppressed, a desired bonding strength can be ensured.

以上に説明した実施の形態では、電子部品としての半導体装置を例にとって説明したが、樹脂パッケージから導体が微小長さだけ突出した形態を有する他の電子部品、たとえば電子素子としてコンデンサ素子や抵抗素子を採用した電子部品についても本願発明を適用できる。   In the embodiments described above, the semiconductor device as an electronic component has been described as an example. However, other electronic components having a form in which a conductor protrudes from a resin package by a minute length, such as a capacitor element or a resistance element as an electronic element. The present invention can also be applied to an electronic component employing the above.

本実施の形態においては、フレームに対して鉛直面を有する断面Ｖ字状の凹部を形成していたが、この凹部の形態は特に限定されない。たとえば図１４（ａ）に示したように断面矩形状であってもよいし、同図１７（ｂ）に示したように断面Ｕ字状であってもよい。また、２つの傾斜面を有する断面Ｖ字状や円弧状などのように他の形態であってもよい。   In the present embodiment, a concave portion having a V-shaped cross section having a vertical surface with respect to the frame is formed, but the shape of the concave portion is not particularly limited. For example, the cross section may be rectangular as shown in FIG. 14A, or the cross section may be U-shaped as shown in FIG. Further, other forms such as a V-shaped cross section having two inclined surfaces and an arc shape may be used.

図１ないし図３に示した半導体装置では、樹脂パッケージの底面から４つの端子面が露出していたが、たとえば図１５（ａ）に示したような２つの端子面１４′、２１′が露出する半導体装置Ｘ２や同図（ｂ）に示したような３つの端子面１４″、２１″が露出する半導体装置Ｘ３の他、５つ以上の端子面を有する半導体装置の製造方法としても本願発明を適用できる。   In the semiconductor device shown in FIGS. 1 to 3, four terminal surfaces are exposed from the bottom surface of the resin package. For example, two terminal surfaces 14 ′ and 21 ′ as shown in FIG. 15A are exposed. In addition to the semiconductor device X2 and the semiconductor device X3 in which the three terminal surfaces 14 ″ and 21 ″ are exposed as shown in FIG. Can be applied.

Ｘ１〜Ｘ３ 半導体装置（電子部品）
１ 第１導体
２ 第２導体
３ 半導体チップ（電子素子）
５ 樹脂パッケージ
５０ 下面（樹脂パッケージの）
６ フレーム
６２ 第１導体メンバ（フレームの）
６３ 第２導体メンバ（フレームの）
６５ 凹部（フレームの）
６６ 鉛直面（凹部の）
７６、７８ パンチ（切断体） X1 to X3 Semiconductor devices (electronic parts)
DESCRIPTION OF SYMBOLS 1 1st conductor 2 2nd conductor 3 Semiconductor chip (electronic element)
5 Resin package 50 Bottom (resin package)
6 Frame 62 First conductor member (of frame)
63 Second conductor member (of frame)
65 Recess (of the frame)
66 Vertical plane (recessed)
76, 78 Punch (cut body)

Claims (8)

複数の導体に導通接続された電子素子が樹脂パッケージにより封止され、かつ上記樹脂パッケージから上記複数の導体のうちの少なくとも１つの導体が微小長さだけ突出した形態を有する電子部品を製造する方法であって、
電子部品形成領域が複数設定され、かつ上記各電子部品形成領域毎に上記導体となるべき導体メンバが複数形成された製造用フレームを用い、上記導体メンバを電子素子と導通接続する工程と、
上記各電子部品形成領域毎に少なくとも１つの導体メンバが上記樹脂パッケージの側面から突出するとともに当該導体メンバが上記樹脂パッケージの下面から露出し、かつ上記電子素子を個別に樹脂封止するようにして上記樹脂パッケージを形成する樹脂パッケージング工程と、
上記複数の導体メンバのうちの上記少なくとも１つの導体メンバにおける上記樹脂パッケージの側面から突出した部位に対して、第１切断体により当該導体メンバの厚み方向の中間部にまで至り、上記樹脂パッケージ側の内壁が上記樹脂パッケージの下面に対して垂直な鉛直面とした凹部を、当該凹部と上記樹脂パッケージの側面との最短距離が１０〜１００μｍとなるように、かつ上記樹脂パッケージの下面側から形成する凹部形成工程と、
上記凹部が形成された導体メンバに対して、上記樹脂パッケージをその上面側から押圧しつつ、上記樹脂パッケージの上面側から第２切断体を作用させ、上記凹部の上記樹脂パッケージ側の内壁が露出するように上記導体メンバを切断する切断工程と、
を含むことを特徴とする、電子部品の製造方法。 Method of manufacturing an electronic component having a configuration in which an electronic element conductively connected to a plurality of conductors is sealed with a resin package, and at least one of the plurality of conductors protrudes from the resin package by a minute length Because
Using a manufacturing frame in which a plurality of electronic component forming regions are set and a plurality of conductor members to be the conductors are formed for each of the electronic component forming regions, and conductively connecting the conductor members to electronic elements;
The conductor member with at least one conductor member to the electronic components forming each region is projected from the side surface of the resin package is exposed from the lower surface of the resin package, and separately the electronic device so as to resin sealing A resin packaging process for forming the resin package;
Against sites that protrudes from said at least one side of the resin package in the conductor member of the plurality of conductor members, optimum Ri to an intermediate portion in the thickness direction of the conductor member by the first cutting member, the resin package A concave portion whose inner wall on the side is a vertical surface perpendicular to the lower surface of the resin package is arranged so that the shortest distance between the concave portion and the side surface of the resin package is 10 to 100 μm and from the lower surface side of the resin package. A recess forming step to be formed;
While pressing the resin package from the upper surface side against the conductor member in which the recess is formed, a second cut body is applied from the upper surface side of the resin package, and the inner wall of the recess on the resin package side is exposed. A cutting step of cutting the conductor member so as to
A method for manufacturing an electronic component, comprising: 上記切断工程においては、上記導体の端面を段状に形成する、請求項１に記載の電子部品の製造方法。   The method of manufacturing an electronic component according to claim 1, wherein in the cutting step, the end face of the conductor is formed in a step shape. 上記凹部は、断面Ｖ字状のノッチとして形成される、請求項１または２に記載の電子部品の製造方法。 The recess is formed as a V-shaped notch, a method of manufacturing an electronic component according to claim 1 or 2. 上記第１切断体および上記第２切断体は、パンチである、請求項１ないし３のいずれかに記載の電子部品の製造方法。 It said first cutting member and the second cutting member is a punch, the method of manufacturing an electronic component according to any of claims 1 to 3. 複数の導体に導通接続された電子素子が樹脂パッケージにより封止され、かつ上記樹脂パッケージから上記複数の導体のうちの少なくとも１つの導体が微小長さだけ突出した形態を有する電子部品を製造する方法であって、
電子部品形成領域が複数設定され、かつ上記各電子部品形成領域毎に上記導体となるべき導体メンバが複数形成された製造用フレームを用い、上記導体メンバを電子素子と導通接続する工程と、
上記各電子部品形成領域毎に少なくとも１つの導体メンバが上記樹脂パッケージの側面から突出するとともに当該導体メンバが上記樹脂パッケージの下面から露出し、かつ上記電子素子を個別に樹脂封止するようにして上記樹脂パッケージを形成する樹脂パッケージング工程と、
上記複数の導体メンバのうちの上記少なくとも１つの導体メンバにおける上記樹脂パッケージの側面から突出した部位に対して、第１切断体により当該導体メンバの厚み方向の中間部にまで至り、上記樹脂パッケージ側の内壁が上記樹脂パッケージの下面に対して垂直な鉛直面とした凹部を、当該凹部と上記樹脂パッケージの側面との最短距離が１０〜１００μｍとなるように、かつ上記樹脂パッケージの下面側から形成する凹部形成工程と、
上記凹部が形成された導体メンバに対して、上記樹脂パッケージの上面側から、上記樹脂パッケージをその上面側から押圧しつつ第２切断体を作用させ、当該導体メンバを、上記凹部の上記樹脂パッケージ側の内壁が露出して当該導体メンバの端面に段状部が形成されるように切断する切断工程と、
を含み、
上記切断工程においては、上記第２切断体によって切断バリを上記段状部に擦り付けることを特徴とする、電子部品の製造方法。 Method of manufacturing an electronic component having a configuration in which an electronic element conductively connected to a plurality of conductors is sealed with a resin package, and at least one of the plurality of conductors protrudes from the resin package by a minute length Because
Using a manufacturing frame in which a plurality of electronic component forming regions are set and a plurality of conductor members to be the conductors are formed for each of the electronic component forming regions, and conductively connecting the conductor members to electronic elements;
The conductor member with at least one conductor member to the electronic components forming each region is projected from the side surface of the resin package is exposed from the lower surface of the resin package, and separately the electronic device so as to resin sealing A resin packaging process for forming the resin package;
Against sites that protrudes from said at least one side of the resin package in the conductor member of the plurality of conductor members, optimum Ri to an intermediate portion in the thickness direction of the conductor member by the first cutting member, the resin package A concave portion whose inner wall on the side is a vertical surface perpendicular to the lower surface of the resin package is arranged so that the shortest distance between the concave portion and the side surface of the resin package is 10 to 100 μm and from the lower surface side of the resin package. A recess forming step to be formed;
A second cut body is applied to the conductor member in which the recess is formed from the upper surface side of the resin package while pressing the resin package from the upper surface side , and the conductor member is moved to the resin package in the recess. A cutting step of cutting so that the inner wall on the side is exposed and a stepped portion is formed on the end face of the conductor member;
Including
In the cutting step, a cutting burr is rubbed against the stepped portion by the second cut body. 上記凹部は、断面Ｖ字状のノッチとして形成される、請求項５に記載の電子部品の製造方法。 The method of manufacturing an electronic component according to claim 5 , wherein the recess is formed as a notch having a V-shaped cross section. 上記第１切断体および上記第２切断体は、パンチである、請求項５または６に記載の電子部品の製造方法。 The method for manufacturing an electronic component according to claim 5 , wherein the first cut body and the second cut body are punches. 複数の導体に導通接続された電子素子が樹脂パッケージにより封止され、かつ上記樹脂パッケージから上記複数の導体のうちの少なくとも１つの導体が上記樹脂パッケージの側面から突出させられているとともに上記樹脂パッケージの下面から露出させられている電子部品であって、
上記突出させられた導体の端面は、その厚み方向における上記樹脂パッケージの上面側の第１部分と、上記樹脂パッケージの下面側の第２部分とを有しており、
上記第１部分と上記第２部分は、上記樹脂パッケージの下面に対して垂直な平坦面であり、
上記第２部分は、上記樹脂パッケージの側面に対して１０〜１００μｍ離間しており、
上記第１部分に対して上記第２部分が上記樹脂パッケージ側に位置ずれしていて段状部が形成されており、かつ、
上記段状部には、切断により上記第１部分が形成される際に生じるバリが付着させられていることを特徴とする、電子部品。 An electronic element electrically connected to a plurality of conductors is sealed with a resin package, and at least one of the plurality of conductors is projected from a side surface of the resin package from the resin package, and the resin package Electronic parts exposed from the lower surface of the
The projected end face of the conductor has a first portion on the upper surface side of the resin package in the thickness direction and a second portion on the lower surface side of the resin package ,
The first part and the second part are flat surfaces perpendicular to the lower surface of the resin package,
The second part is separated from the side surface of the resin package by 10 to 100 μm,
Said second portion with respect to the upper Symbol first portion are stepped portions have been displaced in the said resin package side formation, and,
An electronic component, wherein a burr generated when the first portion is formed by cutting is attached to the stepped portion.
JP2011002872A 2011-01-11 2011-01-11 Electronic component and manufacturing method thereof Expired - Fee Related JP5254374B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011002872A JP5254374B2 (en) 2011-01-11 2011-01-11 Electronic component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011002872A JP5254374B2 (en) 2011-01-11 2011-01-11 Electronic component and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001275636A Division JP2003086750A (en) 2001-09-11 2001-09-11 Method for manufacturing electronic device

Publications (2)

Publication Number Publication Date
JP2011071558A JP2011071558A (en) 2011-04-07
JP5254374B2 true JP5254374B2 (en) 2013-08-07

Family

ID=44016438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011002872A Expired - Fee Related JP5254374B2 (en) 2011-01-11 2011-01-11 Electronic component and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5254374B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2526846B2 (en) * 1993-05-10 1996-08-21 日本電気株式会社 Lead cutting method for resin-sealed semiconductor device
JPH11354705A (en) * 1998-06-04 1999-12-24 Toshiba Corp Semiconductor device and its manufacture
JP2001077265A (en) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp Manufacture of resin sealed semiconductor device
JP2001077277A (en) * 1999-09-03 2001-03-23 Sony Corp Semiconductor package and its manufacture
JP3878781B2 (en) * 1999-12-27 2007-02-07 株式会社ルネサステクノロジ Manufacturing method of semiconductor device
JP4569048B2 (en) * 2001-06-04 2010-10-27 ソニー株式会社 Surface mount semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
JP2011071558A (en) 2011-04-07

Similar Documents

Publication Publication Date Title
US10431529B2 (en) Semiconductor device
JP5339800B2 (en) Manufacturing method of semiconductor device
JP6139710B2 (en) Electrode terminal, power semiconductor device, and method for manufacturing power semiconductor device
US10504822B2 (en) Semiconductor device
JP2003086750A (en) Method for manufacturing electronic device
US10192845B2 (en) Electronic device and mounting structure of the same
JP5819052B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5233853B2 (en) Semiconductor device
JP4918391B2 (en) Semiconductor device
JP2005191148A (en) Hybrid integrated circuit device and manufacturing method thereof
JP6080305B2 (en) Semiconductor device manufacturing method, semiconductor device, and lead frame
JP2009164240A (en) Semiconductor device
JP6480550B2 (en) Wire bonding method and semiconductor device
JP5254374B2 (en) Electronic component and manufacturing method thereof
JP6651699B2 (en) Manufacturing method of side emission type light emitting device
JP5119092B2 (en) Manufacturing method of semiconductor device
JP5410465B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4050200B2 (en) Semiconductor device manufacturing method and semiconductor device
JP7103519B2 (en) Electronic module
JP2005303107A (en) Lead frame, semiconductor device, and manufacturing method of them
JP7188915B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5261851B2 (en) Manufacturing method of semiconductor device
JP6620037B2 (en) Semiconductor package and manufacturing method thereof
KR100723211B1 (en) Packaging method of IC chip
JP2015032705A (en) Mold package

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130417

R150 Certificate of patent or registration of utility model

Ref document number: 5254374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees