JP7188915B2 - Semiconductor device and method for manufacturing semiconductor device - Google Patents

Semiconductor device and method for manufacturing semiconductor device Download PDF

Info

Publication number
JP7188915B2
JP7188915B2 JP2018119100A JP2018119100A JP7188915B2 JP 7188915 B2 JP7188915 B2 JP 7188915B2 JP 2018119100 A JP2018119100 A JP 2018119100A JP 2018119100 A JP2018119100 A JP 2018119100A JP 7188915 B2 JP7188915 B2 JP 7188915B2
Authority
JP
Japan
Prior art keywords
connector
sealing member
semiconductor chip
semiconductor device
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018119100A
Other languages
Japanese (ja)
Other versions
JP2019220653A (en
Inventor
久人 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2018119100A priority Critical patent/JP7188915B2/en
Publication of JP2019220653A publication Critical patent/JP2019220653A/en
Application granted granted Critical
Publication of JP7188915B2 publication Critical patent/JP7188915B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置、及び、半導体装置の製造方法に関する発明である。 The present invention relates to a semiconductor device and a method for manufacturing a semiconductor device.

従来、封止部材により封止され、フレームに接続子を介して電気的に接続された電極を有する半導体チップを備えた半導体装置が知られている。 2. Description of the Related Art Conventionally, a semiconductor device is known that includes a semiconductor chip that is sealed with a sealing member and has electrodes that are electrically connected to a frame via connectors.

そして、例えば、図5A、図5Bに示すように、接続子Sと電極を接続する場合に半導体チップX上のはんだ材Zが炉内で溶融すると、接続子Sの接合部の下面にはんだ材Zが濡れ拡がり、そのままの状態で冷え固まることが考えられる。 For example, as shown in FIGS. 5A and 5B, when the solder material Z on the semiconductor chip X is melted in the furnace when connecting the connector S and the electrode, the solder material is deposited on the lower surface of the joint portion of the connector S. It is conceivable that Z is wet and spreads, and it cools and hardens as it is.

このはんだ材Zが漏れ広がる量・形状によっては、半導体チップXとはんだ材とのの沿面距離が短くなり、信頼性が低下する懸念がある。 Depending on the amount and shape of the solder material Z that leaks and spreads, the creepage distance between the semiconductor chip X and the solder material may be shortened, resulting in a decrease in reliability.

ここで、例えば、特許文献1に記載の従来技術として、端子および配線は金からなる表面層を備えており、該表面層は、配線の端子との接続部が配線の幅方向に渡ってはんだ材と濡れにくいクロム,白金,チタン,アルミニウムのいずれか1つの金属と金との合金からなる配線基板が開示されている。 Here, for example, as a prior art disclosed in Patent Document 1, the terminal and the wiring are provided with a surface layer made of gold, and the surface layer is formed so that the connection portion of the wiring with the terminal is soldered across the width direction of the wiring. A wiring board made of an alloy of gold and any one of chromium, platinum, titanium, and aluminum, which is difficult to wet with the material, is disclosed.

この配線基板では、はんだ材と濡れにくい合金によって端子から配線へのはんだ材の濡れ拡がりが防止される。 In this wiring board, the solder material and the hard-to-wet alloy prevent the solder material from spreading from the terminal to the wiring.

しかし、この従来技術は、半導体チップに接続される接続子において、はんだ材が漏れ広がらないようにして、半導体チップの信頼性を向上するものではない。 However, this prior art does not improve the reliability of the semiconductor chip by preventing the solder material from leaking and spreading in the connectors connected to the semiconductor chip.

特開2013-175508JP 2013-175508

そこで、本発明は、接合時のはんだ材の接続子への漏れ広がりを抑制して、半導体チップの信頼性を向上させることが可能な半導体装置を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a semiconductor device capable of improving the reliability of a semiconductor chip by suppressing the spread of leakage of a solder material to a connector during bonding.

本発明の一態様に係る実施形態に従った半導体装置は、
封止部材と、
前記封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップと、
第1の方向に延在するように配置されており、一端部が前記封止部材により封止され、前記一端部の上面に、前記半導体チップが配置される搭載領域を有し、他端部が前記封止部材から露出した第1のフレームと、
前記封止部材内で、前記半導体チップの前記下部電極と前記第1のフレームの上面の搭載領域との間を接合し且つ導電性を有する第1の導電性接合材と、
前記第1の方向に延在するように配置されており、前記封止部材により封止された一端部の上面に接続領域を有し、他端部が前記封止部材から露出した第2のフレームと、
前記封止部材内で前記半導体チップの上方に配置され且つ前記半導体チップの前記上部電極に電気的に接続された第1接合部と、前記第2のフレームの一端部の上面の前記接続領域と電気的に接続された第2接合部と、を有し、金属からなる接続子と、
前記封止部材内で、前記半導体チップの前記上部電極と前記接続子の前記第1接合部との間を接合し且つ導電性を有する第2の導電性接合材と、
前記封止部材Mで、前記接続子の前記第2接合部と前記第2のフレームの上面の前記接続領域との間を接合し且つ導電性を有する第3の導電性接合材と、を備え、
前記接続子の前記第1接合部と前記第2接合部との間の下面の中間領域には、前記第2の導電性接合材が、前記第1接合部と前記半導体チップの前記上部電極との間から前記中間領域に漏れ広がるのを抑制する前記金属の酸化膜が形成されており、
前記酸化膜は、前記接続子を構成する前記金属へのレーザ照射により形成されている
ことを特徴とする。
A semiconductor device according to an embodiment of an aspect of the present invention comprises:
a sealing member;
a semiconductor chip sealed by the sealing member and having an upper electrode provided on the upper surface and a lower electrode provided on the lower surface;
arranged to extend in a first direction, one end is sealed by the sealing member, a mounting region is provided on an upper surface of the one end for placing the semiconductor chip thereon, and the other end is is exposed from the sealing member; and
a first conductive bonding material that bonds between the lower electrode of the semiconductor chip and a mounting region on the upper surface of the first frame in the sealing member and has conductivity;
A second semiconductor device arranged to extend in the first direction, having a connection region on an upper surface of one end sealed by the sealing member, and having the other end exposed from the sealing member a frame;
a first joint portion disposed above the semiconductor chip in the sealing member and electrically connected to the upper electrode of the semiconductor chip; and the connection region on an upper surface of one end portion of the second frame. a connector made of metal, having a second joint portion electrically connected;
a second conductive bonding material that bonds between the upper electrode of the semiconductor chip and the first bonding portion of the connector in the sealing member and has conductivity;
The sealing member M includes a third conductive bonding material that bonds between the second bonding portion of the connector and the connection region on the upper surface of the second frame and has conductivity. ,
In an intermediate region of the lower surface between the first joint portion and the second joint portion of the connector, the second conductive joint material is provided between the first joint portion and the upper electrode of the semiconductor chip. an oxide film of the metal is formed to suppress leaking and spreading from between to the intermediate region;
The oxide film is formed by irradiating the metal forming the connector with a laser.

前記半導体装置において、
前記接続子を構成する前記金属は、銅であり、
前記酸化膜は、酸化銅膜であることを特徴とする。
In the semiconductor device,
the metal constituting the connector is copper,
The oxide film is characterized by being a copper oxide film.

前記半導体装置において、
前記第1の導電性接合材、前記第2の導電性接合材、及び、前記第3の導電性接合材は、はんだ材である
ことを特徴とする。
In the semiconductor device,
The first conductive bonding material, the second conductive bonding material, and the third conductive bonding material are solder materials.

前記半導体装置において、
前記酸化膜は、
前記接続子の下面の前記中間領域の、前記第1の方向に直交する第2の方向の両端に亘って連続して形成されている
ことを特徴とする。
In the semiconductor device,
The oxide film is
The intermediate region on the lower surface of the connector is formed continuously across both ends in a second direction perpendicular to the first direction.

前記半導体装置において、
前記酸化膜は、少なくとも、前記接続子の下面の前記中間領域の前記第1接合部に近接する部分に形成されている
ことを特徴とする。
In the semiconductor device,
The oxide film is formed at least on a portion of the intermediate region on the lower surface of the connector, the portion being close to the first joint portion.

前記半導体装置において、
前記接続子は、
一端が前記第1接合部に接続され且つ前記第1接合部から上方に傾斜した第1傾斜部と、
一端が前記第1傾斜部の他端に接続された中間部と、
一端が前記中間部の他端に接続され、他端が前記第2接合部に接合され、前記中間部から前記第2接合部に向けて下方に傾斜した第2傾斜部と、を含み、
前記接続子の前記下面の前記中間領域は、
前記第1傾斜部の下面、前記中間部の下面、及び、前記第2傾斜部の下面を含む
ことを特徴とする。
In the semiconductor device,
The connector is
a first sloping portion having one end connected to the first joint and sloping upward from the first joint;
an intermediate portion having one end connected to the other end of the first inclined portion;
a second inclined portion, one end of which is connected to the other end of the intermediate portion, the other end of which is joined to the second joint portion, and which is inclined downward from the intermediate portion toward the second joint portion;
The intermediate region of the lower surface of the connector,
It includes a lower surface of the first inclined portion, a lower surface of the intermediate portion, and a lower surface of the second inclined portion.

前記半導体装置において、
前記酸化膜は、
前記第1傾斜部の下面の全体に亘って、形成されていることを特徴とする。
In the semiconductor device,
The oxide film is
It is characterized by being formed over the entire lower surface of the first inclined portion.

前記半導体装置において、
前記酸化膜は、
前記第1傾斜部及び前記中間部の下面の全体に亘って、形成されていることを特徴とする。
In the semiconductor device,
The oxide film is
It is characterized in that it is formed over the entire lower surfaces of the first inclined portion and the intermediate portion.

前記半導体装置において、
前記酸化膜は、
前記第1傾斜部の下面の前記第2の方向の両端に亘って複数連続して、形成されていることを特徴とする。
In the semiconductor device,
The oxide film is
It is characterized in that a plurality of the first inclined portions are continuously formed over both ends in the second direction of the lower surface of the first inclined portion.

前記半導体装置において、
前記酸化膜は、
成形プレスで前記接続子の外形が打ち抜かれる前の金属板のうち前記接続子の前記中間領域に対応する領域の表面へのレーザ照射により形成されている
ことを特徴とする。
In the semiconductor device,
The oxide film is
The outer shape of the connector is formed by irradiating a laser onto a surface of a region corresponding to the intermediate region of the connector in a metal plate before being punched out by a molding press.

前記半導体装置において、
前記酸化膜は、
成形プレスで前記接続子の外形が打ち抜かれた後の金属板のうち前記接続子の前記中間領域に対応する領域の表面へのレーザ照射により形成されている
ことを特徴とする。
In the semiconductor device,
The oxide film is
It is formed by irradiating a laser onto a surface of a region corresponding to the intermediate region of the connector in a metal plate after the outer shape of the connector is punched out by a molding press.

前記半導体装置において、
前記封止部材内において、前記第1のフレームの前記一端部の上面の高さは、前記第2のフレームの前記一端部の上面の高さと同じである
ことを特徴とする。
In the semiconductor device,
In the sealing member, the height of the upper surface of the one end of the first frame is the same as the height of the upper surface of the one end of the second frame.

前記半導体装置において、
前記接続子の上下方向の厚さは、前記第1及び第2のフレームの上下方向の厚さよりも、薄い
ことを特徴とする。
In the semiconductor device,
The vertical thickness of the connector is thinner than the vertical thickness of the first and second frames.

前記半導体装置において、
前記第1のフレームの前記一端部に近接した領域には、前記半導体チップの前記下部電極と前記第1のフレームの前記搭載領域との接合時に、前記第1の導電性接合材が前記第1のフレームの前記他端部側に流れるのを防止する溝が形成されている
ことを特徴とする。
In the semiconductor device,
In a region adjacent to the one end portion of the first frame, the first conductive bonding material is applied to the first conductive bonding material when bonding the lower electrode of the semiconductor chip and the mounting region of the first frame. A groove is formed to prevent the flow of fluid to the other end side of the frame.

本発明の一態様に係る実施形態に従った半導体装置の製造方法は、
封止部材と、前記封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップと、第1の方向に延在するように配置されており、一端部が前記封止部材により封止され、前記一端部の上面に、前記半導体チップが配置される搭載領域を有し、他端部が前記封止部材から露出した第1のフレームと、前記封止部材Mで、前記半導体チップの前記下部電極と前記第1のフレームの上面の搭載領域との間を接合し且つ導電性を有する第1の導電性接合材と、前記第1の方向に延在するように配置されており、前記封止部材Mにより封止された一端部の上面に接続領域を有し、他端部が前記封止部材Mから露出した第2のフレームと、前記封止部材内で前記半導体チップの上方に配置され且つ前記半導体チップの前記上部電極に電気的に接続された第1接合部と、前記第2のフレームの一端部の上面の前記接続領域と電気的に接続された第2接合部と、を有し、金属からなる接続子と、前記封止部材内で、前記半導体チップの前記上部電極と前記接続子の前記第1接合部との間を接合し且つ導電性を有する第2の導電性接合材と、前記封止部材M内で、前記接続子の前記第2接合部と前記第2のフレームの上面の前記接続領域との間を接合し且つ導電性を有する第3の導電性接合材と、を備えた半導体装置の製造方法であって、
前記接続子の前記第1接合部と前記第2接合部との間の下面の中間領域に、前記第2の導電性接合材が、前記第1接合部と前記半導体チップの前記上部電極との間から前記中間領域に漏れ広がるのを抑制する前記金属の酸化膜を、前記接続子を構成する前記金属へのレーザ照射により形成する
ことを特徴とする。
A method for manufacturing a semiconductor device according to an embodiment of an aspect of the present invention includes:
a sealing member; a semiconductor chip sealed by the sealing member and having an upper electrode provided on an upper surface and a lower electrode provided on a lower surface; a first frame having one end sealed by the sealing member, having a mounting region on which the semiconductor chip is arranged on the upper surface of the one end, and having the other end exposed from the sealing member; a first conductive bonding material that bonds between the lower electrode of the semiconductor chip and a mounting region on the upper surface of the first frame and has conductivity with the sealing member M; a second frame arranged to extend in a direction, having a connection region on an upper surface of one end sealed by the sealing member M, and having the other end exposed from the sealing member M; a first joint disposed above the semiconductor chip in the sealing member and electrically connected to the upper electrode of the semiconductor chip; and the connection region on the upper surface of one end of the second frame. a connector made of metal; and a connector between the upper electrode of the semiconductor chip and the first connector of the connector in the sealing member. a second conductive bonding material that bonds between and has electrical conductivity; and, in the sealing member M, between the second bonding portion of the connector and the connection region on the upper surface of the second frame. A method for manufacturing a semiconductor device comprising a third conductive bonding material that bonds and has conductivity,
The second conductive bonding material is provided in an intermediate region of the lower surface between the first bonding portion and the second bonding portion of the connector between the first bonding portion and the upper electrode of the semiconductor chip. The oxide film of the metal that suppresses leakage and spreading from the gap to the intermediate region is formed by irradiating the metal that constitutes the connector with a laser.

本発明の一態様に係る半導体装置は、封止部材と、封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップと、第1の方向に延在するように配置されており、一端部が封止部材により封止され、一端部の上面に、半導体チップが配置される搭載領域を有し、他端部が封止部材から露出した第1のフレームと、封止部材内で、半導体チップの下部電極と第1のフレームの上面の搭載領域との間を接合し且つ導電性を有する第1の導電性接合材と、第1の方向に延在するように配置されており、封止部材により封止された一端部の上面に接続領域を有し、他端部が封止部材から露出した第2のフレームと、封止部材内で半導体チップの上方に配置され且つ半導体チップの上部電極に電気的に接続された第1接合部と、第2のフレームの一端部の上面の接続領域と電気的に接続された第2接合部と、を有し、金属からなる接続子と、封止部材内で、半導体チップの上部電極と接続子の第1接合部との間を接合し且つ導電性を有する第2の導電性接合材と、封止部材内で、接続子の第2接合部と第2のフレームの上面の接続領域との間を接合し且つ導電性を有する第3の導電性接合材と、を備える。 A semiconductor device according to an aspect of the present invention includes a sealing member, a semiconductor chip sealed with the sealing member and having an upper electrode provided on an upper surface and a lower electrode provided on a lower surface; one end is sealed with a sealing member, has a mounting area on the upper surface of one end where a semiconductor chip is arranged, and the other end is exposed from the sealing member a first conductive bonding material that bonds between the lower electrode of the semiconductor chip and the mounting region on the upper surface of the first frame in the sealing member and has electrical conductivity; a second frame arranged to extend in a direction of and having a connection region on an upper surface of one end portion sealed by the sealing member and having the other end portion exposed from the sealing member; A first joint portion disposed above the semiconductor chip in the member and electrically connected to the upper electrode of the semiconductor chip; a connector made of metal; and a second conductive member that joins between the upper electrode of the semiconductor chip and the first joint portion of the connector in the sealing member and has conductivity. a bonding material; and a third conductive bonding material bonding between the second bonding portion of the connector and the connection region on the upper surface of the second frame in the sealing member and having electrical conductivity.

そして、接続子の第1接合部と第2接合部との間の下面の中間領域には、第2の導電性接合材が、第1接合部と半導体チップの上部電極との間から中間領域に漏れ広がるのを抑制する金属の酸化膜が形成されており、酸化膜は、接続子を構成する金属へのレーザ照射により形成されている。 A second conductive bonding material is applied from between the first bonding portion and the upper electrode of the semiconductor chip to the intermediate region of the lower surface between the first bonding portion and the second bonding portion of the connector. A metal oxide film is formed to suppress the leakage and spread of the connector, and the oxide film is formed by irradiating the metal constituting the connector with a laser.

このように、接続子の第1接合部と第2接合部との間の下面の中間領域へのレーザ照射により、接続子を焼損、すなわち、接続子の当該中間領域に酸化膜を形成することより、当該中間領域の酸化膜により、はんだ材が濡れ広がらなくなる。 In this way, by irradiating the intermediate region of the lower surface between the first joint portion and the second joint portion of the connector, the connector is burnt, that is, an oxide film is formed in the intermediate region of the connector. As a result, the oxide film in the intermediate region prevents the solder material from wetting and spreading.

これにより、本発明の半導体装置によれば、接合時のはんだ材の接続子への漏れ広がりを抑制して、半導体チップの信頼性を向上させることができる。 As a result, according to the semiconductor device of the present invention, it is possible to suppress the leakage and spread of the solder material to the connector at the time of bonding, thereby improving the reliability of the semiconductor chip.

図1Aは、実施例1に係る半導体装置100の構成の一例を示す上面図である。FIG. 1A is a top view showing an example of a configuration of a semiconductor device 100 according to Example 1. FIG. 図1Bは、実施例1に係る図1Aに示す半導体装置100の構成の一例を示す側面図である。FIG. 1B is a side view showing an example of the configuration of the semiconductor device 100 shown in FIG. 1A according to the first embodiment. 図2Aは、実施例1に係る半導体装置100の製造方法における、当該半導体装置100の接続子Sに加工する前のレーザ照射後の金属板Pの外観の一例を示す上面図である。FIG. 2A is a top view showing an example of the appearance of the metal plate P after laser irradiation before being processed into the connector S of the semiconductor device 100 in the manufacturing method of the semiconductor device 100 according to the first embodiment. 図2Bは、図2Aに示す工程の後における、成形プレスで接続子Sの外形が打ち抜かれた後の金属板Pの外観の一例を示す上面図である。FIG. 2B is a top view showing an example of the appearance of the metal plate P after the outer shape of the connector S is punched out by the molding press after the step shown in FIG. 2A. 図2Cは、図2Aに示す工程の後における、成形プレスで接続子Sの外形が打ち抜かれた後の金属板Pの外観の一例を示す側面図である。FIG. 2C is a side view showing an example of the appearance of the metal plate P after the outer shape of the connector S is punched out by the molding press after the step shown in FIG. 2A. 図2Dは、図2B、図2Cに示す工程の後における、金属版Pから切り離された接続子Sの外観の一例を示す側面図である。FIG. 2D is a side view showing an example of the appearance of the connector S separated from the metal plate P after the steps shown in FIGS. 2B and 2C. 図3Aは、実施例2に係る半導体装置100の製造方法における、当該半導体装置100の接続子Sに加工する前のレーザ照射後の金属板Pの外観の一例を示す上面図である。FIG. 3A is a top view showing an example of the appearance of the metal plate P after laser irradiation before being processed into the connector S of the semiconductor device 100 in the manufacturing method of the semiconductor device 100 according to the second embodiment. 図3Bは、図3Aに示す工程の後における、成形プレスで接続子Sの外形が打ち抜かれた後の金属板Pの外観の一例を示す上面図である。FIG. 3B is a top view showing an example of the appearance of the metal plate P after the outer shape of the connector S is punched out by the molding press after the step shown in FIG. 3A. 図3Cは、図3Aに示す工程の後における、成形プレスで接続子Sの外形が打ち抜かれた後の金属板Pの外観の一例を示す側面図である。FIG. 3C is a side view showing an example of the appearance of the metal plate P after the outer shape of the connector S is punched out by the molding press after the step shown in FIG. 3A. 図3Dは、図3B、図3Cに示す工程の後における、金属版Pから切り離された接続子Sの外観の一例を示す側面図である。FIG. 3D is a side view showing an example of the appearance of the connector S separated from the metal plate P after the steps shown in FIGS. 3B and 3C. 図4Aは、実施例3に係る半導体装置100の製造方法における、当該半導体装置100の接続子Sに加工する前のレーザ照射後の金属板Pの外観の一例を示す上面図である。FIG. 4A is a top view showing an example of the appearance of the metal plate P after laser irradiation before being processed into the connector S of the semiconductor device 100 in the manufacturing method of the semiconductor device 100 according to the third embodiment. 図4Bは、図4Aに示す工程の後における、成形プレスで接続子Sの外形が打ち抜かれた後の金属板Pの外観の一例を示す上面図である。FIG. 4B is a top view showing an example of the appearance of the metal plate P after the outer shape of the connector S is punched out by the molding press after the step shown in FIG. 4A. 図4Cは、図4Aに示す工程の後における、成形プレスで接続子Sの外形が打ち抜かれた後の金属板Pの外観の一例を示す側面図である。FIG. 4C is a side view showing an example of the appearance of the metal plate P after the outer shape of the connector S is punched out by the forming press after the step shown in FIG. 4A. 図4Dは、図4B、図4Cに示す工程の後における、金属版Pから切り離された接続子Sの外観の一例を示す側面図である。FIG. 4D is a side view showing an example of the appearance of the connector S separated from the metal plate P after the steps shown in FIGS. 4B and 4C. 図5Aは、従来の半導体装置の接続子の近傍の領域に注目した構成の一例を示す側面図である。FIG. 5A is a side view showing an example of a configuration focusing on a region near a connector of a conventional semiconductor device. 図5Bは、図5Aに示す従来の半導体装置の接続子の近傍の領域に注目した構成の一例を示す斜視図である。FIG. 5B is a perspective view showing an example of a configuration focusing on a region near the connector of the conventional semiconductor device shown in FIG. 5A.

以下、本発明に係る実施形態について図面に基づいて説明する。 BEST MODE FOR CARRYING OUT THE INVENTION An embodiment according to the present invention will be described below with reference to the drawings.

図1Aは、実施例1に係る半導体装置100の構成の一例を示す上面図である。また、図1Bは、実施例1に係る図1Aに示す半導体装置100の構成の一例を示す側面図である。 FIG. 1A is a top view showing an example of a configuration of a semiconductor device 100 according to Example 1. FIG. FIG. 1B is a side view showing an example of the configuration of the semiconductor device 100 shown in FIG. 1A according to the first embodiment.

なお、図1A、図1Bにおいて、封止部材Mは、透視されるように表記されている。 In addition, in FIG. 1A and FIG. 1B, the sealing member M is illustrated so as to be seen through.

実施例1に係る半導体装置100は、例えば、図1A、図1Bに示すように、封止部材Mと、半導体チップXと、第1のフレームF1と、第2のフレームF2と、第1の導電性接合材Z1と、第2の導電性接合材Z2と、第3の導電性接合材Z3と、接続子Sと、を備える。
そして、封止部材Mは、例えば、エポキシ樹脂等の封止樹脂である。
For example, as shown in FIGS. 1A and 1B, the semiconductor device 100 according to the first embodiment includes a sealing member M, a semiconductor chip X, a first frame F1, a second frame F2, and a first A conductive bonding material Z1, a second conductive bonding material Z2, a third conductive bonding material Z3, and a connector S are provided.
The sealing member M is, for example, sealing resin such as epoxy resin.

この封止部材Mは、例えば、図1A、図1Bに示すように、半導体チップX、第1のフレームF1の一端部F1a、第2のフレームF2の一端部F2a、第1の導電性接合材Z1、第2の導電性接合材Z2、第3の導電性接合材Z3、及び、接続子Sを、封止するようになっている。 1A and 1B, the sealing member M includes, for example, a semiconductor chip X, one end portion F1a of the first frame F1, one end portion F2a of the second frame F2, and a first conductive bonding material. Z1, the second conductive bonding material Z2, the third conductive bonding material Z3, and the connector S are sealed.

また、半導体チップXは、例えば、図1A、図1Bに示すように、封止部材Mにより封止され、上面に設けられた上部電極X2と、下面に設けられた下部電極X1とを有する。 1A and 1B, the semiconductor chip X is sealed with a sealing member M and has an upper electrode X2 provided on the upper surface and a lower electrode X1 provided on the lower surface.

この半導体チップXは、例えば、ダイオードである。この場合、例えば、当該ダイオードのアノードが上部電極X2に対応し、当該ダイオードのカソードが下部電極X1に対応するが、逆の関係であってもよい。 This semiconductor chip X is, for example, a diode. In this case, for example, the anode of the diode corresponds to the upper electrode X2 and the cathode of the diode corresponds to the lower electrode X1, but the relationship may be reversed.

また、この半導体チップXは、上述のダイオード以外の半導体素子に適用するようにしてもよい。 Also, this semiconductor chip X may be applied to a semiconductor element other than the diode described above.

また、第1のフレームF1は、例えば、図1A、図1Bに示すように、第1の方向D1に延在するように配置されている。 Also, the first frame F1 is arranged to extend in the first direction D1, for example, as shown in FIGS. 1A and 1B.

そして、この第1のフレームF1は、その一端部F1aが封止部材Mにより封止され、当該一端部F1aの上面に、半導体チップXが配置される搭載領域を有する。 One end portion F1a of the first frame F1 is sealed with a sealing member M, and a mounting region in which the semiconductor chip X is arranged is provided on the upper surface of the one end portion F1a.

この第1のフレームF1は、その他端部F1bが封止部材Mから露出(突出)している。 The other end F1b of the first frame F1 is exposed (protrudes) from the sealing member M. As shown in FIG.

また、第1の導電性接合材Z1は、封止部材M内で、半導体チップXの下部電極X1と第1のフレームF1の上面の搭載領域との間を接合するようになっている。 Also, the first conductive bonding material Z1 bonds between the lower electrode X1 of the semiconductor chip X and the mounting area on the upper surface of the first frame F1 in the sealing member M. As shown in FIG.

この第1の導電性接合材Z1は、導電性を有する。この第1の導電性接合材Z1は、例えば、はんだ材である。 This first conductive bonding material Z1 has conductivity. This first conductive bonding material Z1 is, for example, a solder material.

ここで、例えば、図1Aに示すように、第1のフレームF1の一端部F1aに近接した領域には、半導体チップXの下部電極X1と第1のフレームF1の搭載領域との接合時に、第1の導電性接合材Z1が第1のフレームF1の他端部F1b側に流れるのを防止する溝F1kが形成されている。 Here, for example, as shown in FIG. 1A, in a region close to one end portion F1a of the first frame F1, when the lower electrode X1 of the semiconductor chip X is bonded to the mounting region of the first frame F1, a first A groove F1k is formed to prevent one conductive bonding material Z1 from flowing toward the other end portion F1b of the first frame F1.

また、第2のフレームF2は、第1の方向D1に延在するように配置されており、封止部材Mにより封止された一端部F2aの上面に接続領域を有し、他端部が封止部材Mから露出している。 The second frame F2 is arranged to extend in the first direction D1, has a connection region on the upper surface of one end F2a sealed by the sealing member M, and has the other end It is exposed from the sealing member M.

また、接続子Sは、例えば、図1A、図1Bに示すように、封止部材M内で半導体チップXの上方に配置されている。 Further, the connector S is arranged above the semiconductor chip X within the sealing member M, as shown in FIGS. 1A and 1B, for example.

この接続子Sは、例えば、図1A、図1Bに示すように、第1接合部Saと、第1傾斜部Sbと、中間部Scと、第2傾斜部Sdと、第2接合部Seと、を含む。 For example, as shown in FIGS. 1A and 1B, the connector S includes a first joint portion Sa, a first inclined portion Sb, an intermediate portion Sc, a second inclined portion Sd, and a second joint portion Se. ,including.

そして、第1接合部Saは、半導体チップXの上部電極X2に第2の導電性接合材Z2により電気的に接続されている。 The first joint portion Sa is electrically connected to the upper electrode X2 of the semiconductor chip X by a second conductive joint material Z2.

また、第2接合部Seは、第2のフレームF2の一端部F2aの上面の接続領域と第3の導電性接合材Z3により電気的に接続されている。 In addition, the second joint Se is electrically connected to a connection region on the upper surface of the one end F2a of the second frame F2 by a third conductive joint material Z3.

また、第1傾斜部Sbは、一端が第1接合部Saに接続され且つ第1接合部Saから上方に傾斜している。 The first inclined portion Sb has one end connected to the first joint portion Sa and is inclined upward from the first joint portion Sa.

また、中間部Scは、一端が第1傾斜部Sbの他端に接続されている。 One end of the intermediate portion Sc is connected to the other end of the first inclined portion Sb.

また、第2傾斜部Sdは、一端が中間部Scの他端に接続され、他端が第2接合部Seに接合されている。この第2傾斜部Sdは、中間部Scから第2接合部Seに向けて下方に傾斜している。 One end of the second inclined portion Sd is connected to the other end of the intermediate portion Sc, and the other end is joined to the second joint portion Se. The second inclined portion Sd is inclined downward from the intermediate portion Sc toward the second joint portion Se.

なお、接続子Sの下面の既述の中間領域は、第1傾斜部Sbの下面、中間部Scの下面、及び、第2傾斜部Sdの下面を含んでいる。 The above-described intermediate region of the lower surface of the connector S includes the lower surface of the first inclined portion Sb, the lower surface of the intermediate portion Sc, and the lower surface of the second inclined portion Sd.

ここで、例えば、図1Bに示すように、接続子Sの第1接合部Saと第2接合部Seとの間の下面の中間領域には、第2の導電性接合材Z2が、第1接合部Saと半導体チップの上部電極X2との間から中間領域に漏れ広がるのを抑制する金属の酸化膜L1が形成されている。そして、この酸化膜L1は、接続子Sを構成する当該金属へのレーザ照射により形成されている。 Here, for example, as shown in FIG. 1B, a second conductive bonding material Z2 is provided in an intermediate region of the lower surface between the first bonding portion Sa and the second bonding portion Se of the connector S. A metal oxide film L1 is formed to suppress leaking and spreading from between the joint portion Sa and the upper electrode X2 of the semiconductor chip to the intermediate region. This oxide film L1 is formed by irradiating the metal constituting the connector S with a laser.

なお、この接続子Sを構成する金属は、例えば、銅である。この場合、酸化膜L1は、酸化銅膜である。 In addition, the metal which comprises this connection terminal S is copper, for example. In this case, oxide film L1 is a copper oxide film.

そして、酸化膜L1は、例えば、接続子Sの下面の中間領域の、第1の方向D1に直交する第2の方向D2(幅方向)の両端に亘って連続して形成されている。 The oxide film L1 is formed, for example, continuously across both ends of the middle region of the lower surface of the connector S in a second direction D2 (width direction) orthogonal to the first direction D1.

また、酸化膜L1は、例えば、図1Bに示すように、少なくとも、接続子Sの下面の中間領域の第1接合部Saに近接する部分に形成されている。 Further, the oxide film L1 is formed, for example, at least in a portion of the intermediate region of the lower surface of the connector S, which is close to the first joint portion Sa, as shown in FIG. 1B.

そして、酸化膜L1は、例えば、図1Bに示すように、第1傾斜部Sbの下面の全体に亘って、形成されている。 The oxide film L1 is formed, for example, over the entire lower surface of the first inclined portion Sb, as shown in FIG. 1B.

特に、酸化膜L1は、例えば、図1Bに示すように、第1傾斜部Sb及び中間部Scの下面の全体に亘って、形成されている。 In particular, the oxide film L1 is formed, for example, over the entire lower surfaces of the first inclined portion Sb and the intermediate portion Sc, as shown in FIG. 1B.

なお、酸化膜L1は、例えば、成形プレスで接続子Sの外形が打ち抜かれる前の金属板のうち接続子Sの中間領域に対応する領域の表面へのレーザ照射により形成されているようにしてもよい。 The oxide film L1 is formed, for example, by irradiating the surface of the area corresponding to the intermediate area of the connector S in the metal plate before the external shape of the connector S is punched out by a molding press. good too.

また、酸化膜L1は、例えば、成形プレスで接続子Sの外形が打ち抜かれた後の金属板のうち接続子Sの中間領域に対応する領域の表面へのレーザ照射により形成されているようにしてもよい。 Further, the oxide film L1 is formed by, for example, irradiating a laser onto the surface of the area corresponding to the intermediate area of the connector S in the metal plate after the outer shape of the connector S is punched by a molding press. may

また、第2の導電性接合材Z2は、封止部材M内で、半導体チップXの上部電極X2と接続子Sの第1接合部Saとの間を接合するようになっている。 Also, the second conductive bonding material Z2 bonds between the upper electrode X2 of the semiconductor chip X and the first bonding portion Sa of the connector S within the sealing member M. As shown in FIG.

この第2の導電性接合材Z2は、導電性を有する。この第2の導電性接合材Z2は、例えば、はんだ材である。 This second conductive bonding material Z2 has conductivity. This second conductive bonding material Z2 is, for example, a solder material.

また、第3の導電性接合材Z3は、封止部材M内で、接続子Sの第2接合部Seと第2のフレームF2の上面の接続領域との間を接合するようになっている。 Further, the third conductive bonding material Z3 bonds between the second bonding portion Se of the connector S and the connection region on the upper surface of the second frame F2 within the sealing member M. .

この第3の導電性接合材Z3は、導電性を有する。この第3の導電性接合材Z3は、例えば、はんだ材である。 This third conductive bonding material Z3 has conductivity. This third conductive bonding material Z3 is, for example, a solder material.

ここで、接続子Sは、例えば、金属からなる。より具体的には、この接続子Sは、銅で構成されている。 Here, the connector S is made of metal, for example. More specifically, this connector S is made of copper.

なお、この接続子Sの上下方向の厚さは、例えば、第1及び第2のフレームF1、F2の上下方向の厚さよりも、薄くなるように設定されている。 The vertical thickness of the connector S is set to be thinner than the vertical thickness of the first and second frames F1 and F2, for example.

なお、第1の方向D1に直交する第2の方向D2における接続子Sの第1接合部Saの幅は、例えば、図1A、図1Bに示すように、当該第2の方向D2における半導体チップXの上部電極X2の幅よりも、小さくなるように設定されている。 The width of the first joint portion Sa of the connector S in the second direction D2 orthogonal to the first direction D1 is, for example, the width of the semiconductor chip in the second direction D2, as shown in FIGS. 1A and 1B. It is set to be smaller than the width of the X upper electrode X2.

さらに、第2の方向D2における接続子Sの第1接合部Saの幅は、例えば、図1A、図1Bに示すように、第2の方向D2における半導体チップXの上面の幅よりも、小さくなるように設定されている。 Furthermore, the width of the first joint portion Sa of the connector S in the second direction D2 is smaller than the width of the upper surface of the semiconductor chip X in the second direction D2, as shown in FIGS. 1A and 1B, for example. is set to be

なお、例えば、接続子Sの第1接合部Saには、接続子Sの第1接合部Saの中央を下方に打ち出すことで形成された下方に突出する突出部(図示せず)が設けられていてもよい。この場合、この突出部(図示せず)が封止部材M内で半導体チップXの上部電極X2の上面に第2の導電性接合材Z2を介して電気的に接続されている。
さらに、接続子Sの第1接合部Saの面積は、例えば、半導体チップXの上部電極X2の上面の面積より大きくなるように設定されていてもよい。
For example, the first joint portion Sa of the connector S is provided with a projecting portion (not shown) that protrudes downward and is formed by projecting the center of the first joint portion Sa of the connector S downward. may be In this case, the projecting portion (not shown) is electrically connected to the upper surface of the upper electrode X2 of the semiconductor chip X within the sealing member M via the second conductive bonding material Z2.
Furthermore, the area of the first joint portion Sa of the connector S may be set to be larger than the area of the upper surface of the upper electrode X2 of the semiconductor chip X, for example.

なお、第2の方向D2における接続子Sの第1接合部Saの幅は、例えば、第2の方向D2における第1のフレームF1の一端部F1aの搭載領域の幅よりも、大きくなるように設定されていてもよい。
なお、封止部材M内において、例えば、図1A、図1Bに示すように、第1のフレームF1の一端部F1aの上面の高さは、第2のフレームF2の一端部F2aの上面の高さと同じになるように設定されている。
The width of the first joint portion Sa of the connector S in the second direction D2 is, for example, larger than the width of the mounting area of the one end portion F1a of the first frame F1 in the second direction D2. may be set.
In the sealing member M, for example, as shown in FIGS. 1A and 1B, the height of the upper surface of the one end F1a of the first frame F1 is equal to the height of the upper surface of the one end F2a of the second frame F2. is set to be the same as

ここで、以上のような構成を有する半導体装置の製造方法の一例について、接続子Sの構成に注目して、簡単に説明する。 Here, an example of a method of manufacturing a semiconductor device having the above configuration will be briefly described with attention paid to the configuration of the connector S. FIG.

図2Aは、実施例1に係る半導体装置の製造方法における、当該半導体装置の接続子Sに加工する前のレーザ照射後の金属板Pの外観の一例を示す上面図である。また、図2Bは、図2Aに示す工程の後における、成形プレスで接続子Sの外形が打ち抜かれた後の金属板Pの外観の一例を示す上面図である。また、図2Cは、図2Aに示す工程の後における、成形プレスで接続子Sの外形が打ち抜かれた後の金属板Pの外観の一例を示す側面図である。また、図2Dは、図2B、図2Cに示す工程の後における、金属版Pから切り離された接続子Sの外観の一例を示す側面図である。 FIG. 2A is a top view showing an example of the appearance of the metal plate P after laser irradiation before being processed into the connector S of the semiconductor device in the method of manufacturing the semiconductor device according to the first embodiment. FIG. 2B is a top view showing an example of the appearance of the metal plate P after the outer shape of the connector S is punched out by the molding press after the step shown in FIG. 2A. FIG. 2C is a side view showing an example of the appearance of the metal plate P after the outer shape of the connector S is punched out by the molding press after the step shown in FIG. 2A. FIG. 2D is a side view showing an example of the external appearance of the connector S separated from the metal plate P after the steps shown in FIGS. 2B and 2C.

既述のように、半導体装置100は、封止部材Mと、半導体チップXと、第1のフレームF1と、第2のフレームF2と、第1の導電性接合材Z1と、第2の導電性接合材Z2と、第3の導電性接合材Z3と、接続子Sと、を備える(図1A、図1B)。
そして、実施例1に係る半導体装置100の製造方法では、例えば、図2Aないし図2Dに示すように、接続子Sの第1接合部Saと第2接合部Seとの間の下面の中間領域に、第2の導電性接合材Z2が、第1接合部Saと半導体チップXの上部電極X2との間から中間領域に漏れ広がるのを抑制する金属の酸化膜L1を、接続子Sを構成する金属へのレーザ照射により形成する。
As described above, the semiconductor device 100 includes the sealing member M, the semiconductor chip X, the first frame F1, the second frame F2, the first conductive bonding material Z1, and the second conductive a conductive bonding material Z2, a third conductive bonding material Z3, and a connector S (FIGS. 1A and 1B).
Then, in the method for manufacturing the semiconductor device 100 according to the first embodiment, for example, as shown in FIGS. In addition, the connector S is formed of a metal oxide film L1 that suppresses leakage and spreading of the second conductive bonding material Z2 from between the first bonding portion Sa and the upper electrode X2 of the semiconductor chip X to the intermediate region. It is formed by irradiating a laser to a metal that

なお、酸化膜L1を、成形プレスで接続子Sの外形が打ち抜かれる前の金属板Pのうち接続子Sの中間領域に対応する領域の表面へのレーザ照射により形成するようにしてもよい(図2A)。 The oxide film L1 may be formed by irradiating the surface of the region corresponding to the intermediate region of the connector S in the metal plate P before the external shape of the connector S is punched out by the molding press ( Figure 2A).

また、酸化膜L1を、成形プレスで接続子Sの外形が打ち抜かれた後の金属板Pのうち接続子Sの中間領域に対応する領域の表面へのレーザ照射により形成するようにしてもよい。 Alternatively, the oxide film L1 may be formed by irradiating a laser onto the surface of the region corresponding to the intermediate region of the connector S in the metal plate P after the outer shape of the connector S is punched by the molding press. .

以上のように、本実施例1に係る半導体装置は、封止部材Mと、封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップXと、第1の方向に延在するように配置されており、一端部が封止部材により封止され、一端部の上面に、半導体チップが配置される搭載領域を有し、他端部が封止部材から露出した第1のフレームF1と、封止部材内で、半導体チップの下部電極と第1のフレームの上面の搭載領域との間を接合し且つ導電性を有する第1の導電性接合材と、第1の方向に延在するように配置されており、封止部材により封止された一端部の上面に接続領域を有し、他端部が封止部材から露出した第2のフレームF2と、封止部材内で半導体チップの上方に配置され且つ半導体チップの上部電極に電気的に接続された第1接合部Saと、第2のフレームの一端部の上面の接続領域と電気的に接続された第2接合部Seと、を有し、金属からなる接続子Sと、封止部材内で、半導体チップの上部電極と接続子の第1接合部との間を接合し且つ導電性を有する第2の導電性接合材と、封止部材内で、接続子の第2接合部と第2のフレームの上面の接続領域との間を接合し且つ導電性を有する第3の導電性接合材と、を備える。 As described above, the semiconductor device according to the first embodiment is a semiconductor chip that is sealed by the sealing member M and has the upper electrode provided on the upper surface and the lower electrode provided on the lower surface. X and are arranged to extend in the first direction, one end is sealed with a sealing member, has a mounting region on the upper surface of one end where a semiconductor chip is arranged, and the other end is exposed from the encapsulation member, and a first conductor having electrical conductivity and bonding between the lower electrode of the semiconductor chip and the mounting region on the top surface of the first frame in the encapsulation member. and a bonding material arranged to extend in a first direction and having a connection region on the upper surface of one end sealed by a sealing member and a second end exposed from the sealing member 2, a first joint portion Sa disposed above the semiconductor chip in the sealing member and electrically connected to the upper electrode of the semiconductor chip, and a connection region on the upper surface of one end portion of the second frame. and a second joint portion Se electrically connected to the connector S made of metal, and the upper electrode of the semiconductor chip and the first joint portion of the connector are joined in the sealing member. and a second conductive bonding material having conductivity, and a second conductive bonding material that bonds between the second bonding portion of the connector and the connection region on the upper surface of the second frame in the sealing member and has conductivity. 3 conductive bonding materials.

そして、接続子の第1接合部と第2接合部との間の下面の中間領域には、第2の導電性接合材が、第1接合部と半導体チップの上部電極との間から中間領域に漏れ広がるのを抑制する金属の酸化膜L1が形成されており、酸化膜L1は、接続子を構成する金属へのレーザ照射により形成されている。 A second conductive bonding material is applied from between the first bonding portion and the upper electrode of the semiconductor chip to the intermediate region of the lower surface between the first bonding portion and the second bonding portion of the connector. A metal oxide film L1 is formed to suppress the leakage and spread of the connector, and the oxide film L1 is formed by irradiating the metal constituting the connector with a laser.

このように、接続子Sの第1接合部Saと第2接合部Seとの間の下面の中間領域へのレーザ照射により、接続子を焼損、すなわち、接続子の当該中間領域に酸化膜L1を形成することより、当該中間領域の酸化膜L1により、はんだ材が濡れ広がらなくなる。 In this way, by irradiating the intermediate region of the lower surface of the connector S between the first joint portion Sa and the second joint portion Se with the laser, the connector is burnt, that is, the oxide film L1 is formed on the intermediate region of the connector. is formed, the oxide film L1 in the intermediate region prevents the solder material from wetting and spreading.

すなわち、本実施例の半導体装置によれば、接合時のはんだ材の接続子への漏れ広がりを抑制して、半導体チップの信頼性を向上させることができる。 That is, according to the semiconductor device of this embodiment, it is possible to suppress the leakage and spread of the solder material to the connector at the time of bonding, thereby improving the reliability of the semiconductor chip.

既述の実施例1では、半導体装置100の接合時のはんだ材の接続子への漏れ広がりを抑制する構成、製造方法の一例について説明した。本実施例2では、半導体装置の接合時のはんだ材の接続子への漏れ広がりを抑制する製造方法の他の例について説明する。 In the above-described Embodiment 1, an example of a configuration and a manufacturing method for suppressing leakage and spread of solder material to the connector when joining the semiconductor device 100 has been described. In the second embodiment, another example of the manufacturing method for suppressing the spread of leakage of the solder material to the connector when joining the semiconductor device will be described.

図3Aは、実施例2に係る半導体装置の製造方法における、当該半導体装置の接続子Sに加工する前のレーザ照射後の金属板Pの外観の一例を示す上面図である。また、図3Bは、図3Aに示す工程の後における、成形プレスで接続子Sの外形が打ち抜かれた後の金属板Pの外観の一例を示す上面図である。また、図3Cは、図3Aに示す工程の後における、成形プレスで接続子Sの外形が打ち抜かれた後の金属板Pの外観の一例を示す側面図である。また、図3Dは、図3B、図3Cに示す工程の後における、金属版Pから切り離された接続子Sの外観の一例を示す側面図である。 FIG. 3A is a top view showing an example of the appearance of the metal plate P after laser irradiation before being processed into the connector S of the semiconductor device in the manufacturing method of the semiconductor device according to the second embodiment. FIG. 3B is a top view showing an example of the appearance of the metal plate P after the outer shape of the connector S is punched out by the forming press after the step shown in FIG. 3A. FIG. 3C is a side view showing an example of the appearance of the metal plate P after the outer shape of the connector S is punched out by the molding press after the step shown in FIG. 3A. FIG. 3D is a side view showing an example of the external appearance of the connector S separated from the metal plate P after the steps shown in FIGS. 3B and 3C.

本実施例2では、実施例1の酸化膜L1に代えて、図3Aないし図3Dに示すように、接続子Sの第1接合部Saと第2接合部Seとの間の下面の中間領域に、第2の導電性接合材Z2が、第1接合部Saと半導体チップXの上部電極X2との間から中間領域に漏れ広がるのを抑制する金属の酸化膜L2を、接続子Sを構成する金属へのレーザ照射により形成する。 In Example 2, instead of the oxide film L1 of Example 1, as shown in FIGS. In addition, the connector S is formed of a metal oxide film L2 that prevents the second conductive bonding material Z2 from leaking and spreading from between the first bonding portion Sa and the upper electrode X2 of the semiconductor chip X to the intermediate region. It is formed by irradiating a laser to a metal that

ここで、例えば、図3Aないし図3Dに示すように、酸化膜L2は、接続子Sの第1傾斜部Sb及び中間部Scの下面の全体に亘って、形成されている。 Here, for example, as shown in FIGS. 3A to 3D, the oxide film L2 is formed over the entire lower surfaces of the first inclined portion Sb and the intermediate portion Sc of the connector S. As shown in FIG.

なお、本実施例2に係る半導体装置のその他の構成は、実施例1と同様である。 Other configurations of the semiconductor device according to the second embodiment are the same as those of the first embodiment.

すなわち、本実施例2に係る半導体装置は、実施例1と同様に、接続子の第1接合部と第2接合部との間の下面の中間領域には、第2の導電性接合材が、第1接合部と半導体チップの上部電極との間から中間領域に漏れ広がるのを抑制する金属の酸化膜が形成されており、酸化膜は、接続子を構成する金属へのレーザ照射により形成されている。 That is, in the semiconductor device according to the second embodiment, as in the first embodiment, the second conductive bonding material is provided in the intermediate region of the lower surface between the first bonding portion and the second bonding portion of the connector. , a metal oxide film is formed to suppress leaking and spreading from between the first joint portion and the upper electrode of the semiconductor chip to the intermediate region, and the oxide film is formed by irradiating the metal constituting the connector with a laser. It is

これにより、本実施例2に係る半導体装置は、実施例1と同様に、接続子の第1接合部と第2接合部との間の下面の中間領域へのレーザ照射により、接続子を焼損、すなわち、接続子の当該中間領域に酸化膜を形成することより、当該中間領域の酸化膜により、はんだ材が濡れ広がらなくなる。 As a result, the semiconductor device according to the second embodiment burns out the connector by irradiating the intermediate region of the lower surface between the first joint portion and the second joint portion of the connector with a laser, as in the first embodiment. That is, by forming an oxide film in the intermediate region of the connector, the oxide film in the intermediate region prevents the solder material from wetting and spreading.

すなわち、本実施例2の半導体装置によれば、接合時のはんだ材の接続子への漏れ広がりを抑制して、半導体チップの信頼性を向上させることができる。 That is, according to the semiconductor device of the second embodiment, it is possible to suppress the leakage and spread of the solder material to the connector at the time of bonding, thereby improving the reliability of the semiconductor chip.

既述の実施例2では、半導体装置の接合時のはんだ材の接続子への漏れ広がりを抑制する製造方法の他の例について説明した。本実施例3では、半導体装置の接合時のはんだ材の接続子への漏れ広がりを抑制する製造方法のさらに他の例について説明する。 In the above-described second embodiment, another example of the manufacturing method for suppressing the spread of leakage of the solder material to the connector during bonding of the semiconductor device has been described. In the third embodiment, still another example of the manufacturing method for suppressing the spread of leakage of the solder material to the connector during bonding of the semiconductor device will be described.

図4Aは、実施例3に係る半導体装置の製造方法における、当該半導体装置の接続子Sに加工する前のレーザ照射後の金属板Pの外観の一例を示す上面図である。また、図4Bは、図4Aに示す工程の後における、成形プレスで接続子Sの外形が打ち抜かれた後の金属板Pの外観の一例を示す上面図である。また、図4Cは、図4Aに示す工程の後における、成形プレスで接続子Sの外形が打ち抜かれた後の金属板Pの外観の一例を示す側面図である。 また、図4Dは、図4B、図4Cに示す工程の後における、金属版Pから切り離された接続子Sの外観の一例を示す側面図である。 FIG. 4A is a top view showing an example of the appearance of the metal plate P after laser irradiation before being processed into the connector S of the semiconductor device in the manufacturing method of the semiconductor device according to the third embodiment. FIG. 4B is a top view showing an example of the appearance of the metal plate P after the outer shape of the connector S is punched out by the molding press after the step shown in FIG. 4A. Also, FIG. 4C is a side view showing an example of the appearance of the metal plate P after the outer shape of the connector S is punched out by the molding press after the step shown in FIG. 4A. FIG. 4D is a side view showing an example of the appearance of the connector S separated from the metal plate P after the steps shown in FIGS. 4B and 4C.

本実施例3では、実施例1の酸化膜L1に代えて、図4Aないし図4Dに示すように、接続子Sの第1接合部Saと第2接合部Seとの間の下面の中間領域に、第2の導電性接合材Z2が、第1接合部Saと半導体チップXの上部電極X2との間から中間領域に漏れ広がるのを抑制する金属の酸化膜L3a、L3bを、接続子Sを構成する金属へのレーザ照射により形成する。 In Example 3, instead of the oxide film L1 of Example 1, as shown in FIGS. In addition, the metal oxide films L3a and L3b for suppressing leakage and spreading of the second conductive bonding material Z2 from between the first bonding portion Sa and the upper electrode X2 of the semiconductor chip X to the intermediate region are provided to the connector S is formed by irradiating a laser to the metal that constitutes the

ここで、例えば、図4A、図4Bに示すように、酸化膜L3a、L3bは、第1傾斜部Sbの下面の第2の方向D2の両端に亘って複数(図 の例では、2本)連続して、形成されているようにしてもよい。 Here, for example, as shown in FIGS. 4A and 4B, a plurality of oxide films L3a and L3b (two films in the example shown) extend over both ends of the lower surface of the first inclined portion Sb in the second direction D2. It may be formed continuously.

なお、本実施例3に係る半導体装置のその他の構成は、実施例1と同様である。 Other configurations of the semiconductor device according to the third embodiment are the same as those of the first embodiment.

すなわち、本実施例3に係る半導体装置は、実施例1と同様に、接続子の第1接合部と第2接合部との間の下面の中間領域には、第2の導電性接合材が、第1接合部と半導体チップの上部電極との間から中間領域に漏れ広がるのを抑制する金属の酸化膜が形成されており、酸化膜は、接続子を構成する金属へのレーザ照射により形成されている。 That is, in the semiconductor device according to the third embodiment, as in the first embodiment, the second conductive bonding material is provided in the intermediate region of the lower surface between the first bonding portion and the second bonding portion of the connector. , a metal oxide film is formed to suppress leaking and spreading from between the first joint portion and the upper electrode of the semiconductor chip to the intermediate region, and the oxide film is formed by irradiating the metal constituting the connector with a laser. It is

これにより、本実施例3に係る半導体装置は、実施例1と同様に、接続子の第1接合部と第2接合部との間の下面の中間領域へのレーザ照射により、接続子を焼損、すなわち、接続子の当該中間領域に酸化膜を形成することより、当該中間領域の酸化膜により、はんだ材が濡れ広がらなくなる。 As a result, the semiconductor device according to the third embodiment burns out the connector by irradiating the intermediate region of the lower surface between the first joint portion and the second joint portion of the connector with a laser, as in the first embodiment. That is, by forming an oxide film in the intermediate region of the connector, the oxide film in the intermediate region prevents the solder material from wetting and spreading.

すなわち、本実施例3の半導体装置によれば、接合時のはんだ材の接続子への漏れ広がりを抑制して、半導体チップの信頼性を向上させることができる。 That is, according to the semiconductor device of Example 3, it is possible to suppress the leakage and spread of the solder material to the connector at the time of bonding, thereby improving the reliability of the semiconductor chip.

以上のように、本発明の一態様に係る半導体装置は、封止部材と、封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップと、第1の方向に延在するように配置されており、一端部が封止部材により封止され、一端部の上面に、半導体チップが配置される搭載領域を有し、他端部が封止部材から露出した第1のフレームと、封止部材内で、半導体チップの下部電極と第1のフレームの上面の搭載領域との間を接合し且つ導電性を有する第1の導電性接合材と、第1の方向に延在するように配置されており、封止部材により封止された一端部の上面に接続領域を有し、他端部が封止部材から露出した第2のフレームと、封止部材内で半導体チップの上方に配置され且つ半導体チップの上部電極に電気的に接続された第1接合部と、第2のフレームの一端部の上面の接続領域と電気的に接続された第2接合部と、を有し、金属からなる接続子と、封止部材内で、半導体チップの上部電極と接続子の第1接合部との間を接合し且つ導電性を有する第2の導電性接合材と、封止部材内で、接続子の第2接合部と第2のフレームの上面の接続領域との間を接合し且つ導電性を有する第3の導電性接合材と、を備える。 As described above, a semiconductor device according to an aspect of the present invention is a semiconductor chip that includes a sealing member, an upper electrode that is sealed by the sealing member, and that is provided on the upper surface and a lower electrode that is provided on the lower surface. and are arranged to extend in a first direction, one end is sealed with a sealing member, the top surface of one end has a mounting region where a semiconductor chip is arranged, and the other end is A first conductive joint that joins between the first frame exposed from the sealing member and the mounting region of the upper surface of the first frame and the lower electrode of the semiconductor chip in the sealing member and has electrical conductivity. and a second substrate arranged to extend in the first direction, having a connection region on the upper surface of one end sealed by the sealing member, and having the other end exposed from the sealing member. a frame, a first joint portion disposed above the semiconductor chip in the sealing member and electrically connected to an upper electrode of the semiconductor chip, and a connection region on the upper surface of one end portion of the second frame. a connected second joint portion, the contactor made of metal, and the contactor connecting between the upper electrode of the semiconductor chip and the first contact portion of the contactor in the sealing member and having electrical conductivity; a second conductive bonding material; and a third conductive bonding material that bonds between the second bonding portion of the connector and the connection region on the upper surface of the second frame in the sealing member and has electrical conductivity. And prepare.

そして、接続子の第1接合部と第2接合部との間の下面の中間領域には、第2の導電性接合材が、第1接合部と半導体チップの上部電極との間から中間領域に漏れ広がるのを抑制する金属の酸化膜が形成されており、酸化膜は、接続子を構成する金属へのレーザ照射により形成されている。 A second conductive bonding material is applied from between the first bonding portion and the upper electrode of the semiconductor chip to the intermediate region of the lower surface between the first bonding portion and the second bonding portion of the connector. A metal oxide film is formed to suppress the leakage and spread of the connector, and the oxide film is formed by irradiating the metal constituting the connector with a laser.

このように、接続子の第1接合部と第2接合部との間の下面の中間領域へのレーザ照射により、接続子を焼損、すなわち、接続子の当該中間領域に酸化膜を形成することより、当該中間領域の酸化膜により、はんだ材が濡れ広がらなくなる。 In this way, by irradiating the intermediate region of the lower surface between the first joint portion and the second joint portion of the connector, the connector is burnt, that is, an oxide film is formed in the intermediate region of the connector. As a result, the oxide film in the intermediate region prevents the solder material from wetting and spreading.

これにより、本発明の半導体装置によれば、接合時のはんだ材の接続子への漏れ広がりを抑制して、半導体チップの信頼性を向上させることができる。 As a result, according to the semiconductor device of the present invention, it is possible to suppress the leakage and spread of the solder material to the connector at the time of bonding, thereby improving the reliability of the semiconductor chip.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 While several embodiments of the invention have been described, these embodiments have been presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and modifications can be made without departing from the scope of the invention. These embodiments and their modifications are included in the scope and spirit of the invention, as well as the scope of the invention described in the claims and equivalents thereof.

100 半導体装置
M 封止部材
X 半導体チップ
F1 第1のフレーム
F2 第2のフレーム
Z1 第1の導電性接合材
Z2 第2の導電性接合材
Z3 第3の導電性接合材
S 接続子
Sa 第1接合部
Sb 第1傾斜部
Sc 中間部
Sd 第2傾斜部
Se 第2接合部
F1k 溝
100 semiconductor device M sealing member X semiconductor chip F1 first frame F2 second frame Z1 first conductive bonding material Z2 second conductive bonding material Z3 third conductive bonding material S connector Sa first Joint portion Sb First inclined portion Sc Intermediate portion Sd Second inclined portion
Se 2nd junction
F1k groove

Claims (11)

封止部材と、
前記封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップと、
第1の方向に延在するように配置されており、一端部が前記封止部材により封止され、前記一端部の上面に、前記半導体チップが配置される搭載領域を有し、他端部が前記封止部材から露出した第1のフレームと、
前記封止部材内で、前記半導体チップの前記下部電極と前記第1のフレームの上面の搭載領域との間を接合し且つ導電性を有する第1の導電性接合材と、
前記第1の方向に延在するように配置されており、前記封止部材により封止された一端部の上面に接続領域を有し、他端部が前記封止部材から露出した第2のフレームと、
前記封止部材内で前記半導体チップの上方に配置され且つ前記半導体チップの前記上部電極に電気的に接続された第1接合部と、前記第2のフレームの一端部の上面の前記接続領域と電気的に接続された第2接合部と、を有し、金属からなる接続子と、
前記封止部材内で、前記半導体チップの前記上部電極と前記接続子の前記第1接合部との間を接合し且つ導電性を有する第2の導電性接合材と、
前記封止部材で、前記接続子の前記第2接合部と前記第2のフレームの上面の前記接続領域との間を接合し且つ導電性を有する第3の導電性接合材と、を備え、
前記接続子の前記第1接合部と前記第2接合部との間の下面の中間領域には、前記第2の導電性接合材が、前記第1接合部と前記半導体チップの前記上部電極との間から前記中間領域に漏れ広がるのを抑制する前記金属の酸化膜が形成されており、
前記接続子は、
一端が前記第1接合部に接続され且つ前記第1接合部から上方に傾斜した第1傾斜部と、
一端が前記第1傾斜部の他端に接続された中間部と、
一端が前記中間部の他端に接続され、他端が前記第2接合部に接合され、前記中間部から前記第2接合部に向けて下方に傾斜した第2傾斜部と、を含み、
前記接続子の前記下面の前記中間領域は、
前記第1傾斜部の下面、前記中間部の下面、及び、前記第2傾斜部の下面を含み、
前記酸化膜は、前記接続子を構成する前記金属へのレーザ照射により形成されており、
前記酸化膜は、前記第1傾斜部の下面の全体に亘って、形成されている
ことを特徴とする半導体装置。
a sealing member;
a semiconductor chip sealed by the sealing member and having an upper electrode provided on the upper surface and a lower electrode provided on the lower surface;
arranged to extend in a first direction, one end is sealed by the sealing member, a mounting region is provided on an upper surface of the one end for placing the semiconductor chip thereon, and the other end is is exposed from the sealing member; and
a first conductive bonding material that bonds between the lower electrode of the semiconductor chip and a mounting region on the upper surface of the first frame in the sealing member and has conductivity;
A second semiconductor device arranged to extend in the first direction, having a connection region on an upper surface of one end sealed by the sealing member, and having the other end exposed from the sealing member a frame;
a first joint portion disposed above the semiconductor chip in the sealing member and electrically connected to the upper electrode of the semiconductor chip; and the connection region on an upper surface of one end portion of the second frame. a connector made of metal, having a second joint portion electrically connected;
a second conductive bonding material that bonds between the upper electrode of the semiconductor chip and the first bonding portion of the connector in the sealing member and has conductivity;
the sealing member includes a third conductive bonding material that bonds between the second bonding portion of the connector and the connection region on the upper surface of the second frame and has conductivity;
In an intermediate region of the lower surface between the first joint portion and the second joint portion of the connector, the second conductive joint material is provided between the first joint portion and the upper electrode of the semiconductor chip. an oxide film of the metal is formed to suppress leaking and spreading from between to the intermediate region;
The connector is
a first sloping portion having one end connected to the first joint and sloping upward from the first joint;
an intermediate portion having one end connected to the other end of the first inclined portion;
a second inclined portion, one end of which is connected to the other end of the intermediate portion, the other end of which is joined to the second joint portion, and which is inclined downward from the intermediate portion toward the second joint portion;
The intermediate region of the lower surface of the connector,
including a lower surface of the first inclined portion, a lower surface of the intermediate portion, and a lower surface of the second inclined portion;
The oxide film is formed by irradiating the metal constituting the connector with a laser,
The semiconductor device, wherein the oxide film is formed over the entire lower surface of the first inclined portion.
前記接続子を構成する前記金属は、銅であり、
前記酸化膜は、酸化銅膜であることを特徴とする請求項1に記載の半導体装置。
the metal constituting the connector is copper,
2. The semiconductor device according to claim 1, wherein said oxide film is a copper oxide film.
前記第1の導電性接合材、前記第2の導電性接合材、及び、前記第3の導電性接合材は、はんだ材である
ことを特徴とする請求項2に記載の半導体装置。
3. The semiconductor device according to claim 2, wherein the first conductive bonding material, the second conductive bonding material, and the third conductive bonding material are solder materials.
前記酸化膜は、
前記接続子の下面の前記中間領域の、前記第1の方向に直交する第2の方向の両端に亘って連続して形成されている
ことを特徴とする請求項3に記載の半導体装置。
The oxide film is
4. The semiconductor device according to claim 3, wherein said intermediate region on the lower surface of said connector is formed continuously across both ends in a second direction orthogonal to said first direction.
前記酸化膜は、少なくとも、前記接続子の下面の前記中間領域の前記第1接合部に近接する部分に形成されている
ことを特徴とする請求項4に記載の半導体装置。
5. The semiconductor device according to claim 4, wherein the oxide film is formed at least on a portion of the intermediate region on the lower surface of the connector, the portion being close to the first junction.
前記酸化膜は、
前記第1傾斜部及び前記中間部の下面の全体に亘って、形成されていることを特徴とする請求項1に記載の半導体装置。
The oxide film is
2. The semiconductor device according to claim 1, wherein said first inclined portion and said intermediate portion are formed over the entire lower surfaces thereof.
前記酸化膜は、
前記第1傾斜部の下面の前記第2の方向の両端に亘って複数連続して、形成されていることを特徴とする請求項4に記載の半導体装置。
The oxide film is
5. The semiconductor device according to claim 4 , wherein the lower surface of the first inclined portion is continuously formed over both ends in the second direction.
前記封止部材内において、前記第1のフレームの前記一端部の上面の高さは、前記第2のフレームの前記一端部の上面の高さと同じである
ことを特徴とする請求項1ないし7のいずれか一項に記載の半導体装置。
8. In the sealing member, the height of the top surface of the one end of the first frame is the same as the height of the top surface of the one end of the second frame. The semiconductor device according to any one of 1.
前記接続子の上下方向の厚さは、前記第1及び第2のフレームの上下方向の厚さよりも、薄い
ことを特徴とする請求項8に記載の半導体装置。
9. The semiconductor device according to claim 8, wherein the vertical thickness of the connector is thinner than the vertical thickness of the first and second frames.
前記第1のフレームの前記一端部に近接した領域には、前記半導体チップの前記下部電極と前記第1のフレームの前記搭載領域との接合時に、前記第1の導電性接合材が前記第1のフレームの前記他端部側に流れるのを防止する溝が形成されている
ことを特徴とする請求項9に記載の半導体装置。
In a region adjacent to the one end portion of the first frame, the first conductive bonding material is applied to the first conductive bonding material when bonding the lower electrode of the semiconductor chip and the mounting region of the first frame. 10. The semiconductor device according to claim 9, wherein a groove is formed to prevent flow to said other end side of said frame.
封止部材と、前記封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップと、第1の方向に延在するように配置されており、一端部が前記封止部材により封止され、前記一端部の上面に、前記半導体チップが配置される搭載領域を有し、他端部が前記封止部材から露出した第1のフレームと、前記封止部材で、前記半導体チップの前記下部電極と前記第1のフレームの上面の搭載領域との間を接合し且つ導電性を有する第1の導電性接合材と、前記第1の方向に延在するように配置されており、前記封止部材により封止された一端部の上面に接続領域を有し、他端部が前記封止部材から露出した第2のフレームと、前記封止部材内で前記半導体チップの上方に配置され且つ前記半導体チップの前記上部電極に電気的に接続された第1接合部と、前記第2のフレームの一端部の上面の前記接続領域と電気的に接続された第2接合部と、を有し、金属からなる接続子と、前記封止部材内で、前記半導体チップの前記上部電極と前記接続子の前記第1接合部との間を接合し且つ導電性を有する第2の導電性接合材と、前記封止部材内で、前記接続子の前記第2接合部と前記第2のフレームの上面の前記接続領域との間を接合し且つ導電性を有する第3の導電性接合材と、を備えた半導体装置の製造方法であって、
前記接続子の前記第1接合部と前記第2接合部との間の下面の中間領域に、前記第2の導電性接合材が、前記第1接合部と前記半導体チップの前記上部電極との間から前記中間領域に漏れ広がるのを抑制する前記金属の酸化膜を、前記接続子を構成する前記金属へのレーザ照射により形成するものであり、
前記接続子は、一端が前記第1接合部に接続され且つ前記第1接合部から上方に傾斜した第1傾斜部と、一端が前記第1傾斜部の他端に接続された中間部と、一端が前記中間部の他端に接続され、他端が前記第2接合部に接合され、前記中間部から前記第2接合部に向けて下方に傾斜した第2傾斜部と、を含み、前記接続子の前記下面の前記中間領域は、前記第1傾斜部の下面、前記中間部の下面、及び、前記第2傾斜部の下面を含むものであり、
前記酸化膜は、前記第1傾斜部の下面の全体に亘って、形成されている
ことを特徴とする半導体装置の製造方法。
a sealing member; a semiconductor chip sealed by the sealing member and having an upper electrode provided on an upper surface and a lower electrode provided on a lower surface; a first frame having one end sealed by the sealing member, having a mounting region on which the semiconductor chip is arranged on the upper surface of the one end, and having the other end exposed from the sealing member; a first conductive bonding material having electrical conductivity for bonding between the lower electrode of the semiconductor chip and a mounting region on the top surface of the first frame with the sealing member; a second frame having a connection region on an upper surface of one end sealed by the sealing member and having the other end exposed from the sealing member; a first joint portion disposed above the semiconductor chip in the stopper member and electrically connected to the upper electrode of the semiconductor chip; a connector made of metal; and a connector between the upper electrode of the semiconductor chip and the first connector of the connector in the sealing member. and a second conductive bonding material having conductivity and bonding between the second bonding portion of the connector and the connection region on the upper surface of the second frame in the sealing member; A method for manufacturing a semiconductor device comprising a third conductive bonding material having conductivity,
The second conductive bonding material is provided in an intermediate region of the lower surface between the first bonding portion and the second bonding portion of the connector between the first bonding portion and the upper electrode of the semiconductor chip. An oxide film of the metal that suppresses leakage and spreading from the gap to the intermediate region is formed by irradiating the metal that constitutes the connector with a laser,
The connector includes a first slanted portion having one end connected to the first joint portion and slanted upward from the first joint portion, and an intermediate portion having one end connected to the other end of the first slanted portion; a second inclined portion having one end connected to the other end of the intermediate portion, the other end joined to the second joint portion, and inclined downward from the intermediate portion toward the second joint portion; the intermediate region of the lower surface of the connector includes the lower surface of the first inclined portion, the lower surface of the intermediate portion, and the lower surface of the second inclined portion;
The method of manufacturing a semiconductor device, wherein the oxide film is formed over the entire lower surface of the first inclined portion.
JP2018119100A 2018-06-22 2018-06-22 Semiconductor device and method for manufacturing semiconductor device Active JP7188915B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018119100A JP7188915B2 (en) 2018-06-22 2018-06-22 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018119100A JP7188915B2 (en) 2018-06-22 2018-06-22 Semiconductor device and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2019220653A JP2019220653A (en) 2019-12-26
JP7188915B2 true JP7188915B2 (en) 2022-12-13

Family

ID=69097023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018119100A Active JP7188915B2 (en) 2018-06-22 2018-06-22 Semiconductor device and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP7188915B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041851A (en) 2006-08-04 2008-02-21 Hitachi Ltd Power semiconductor device
JP2013232566A (en) 2012-04-28 2013-11-14 Shindengen Electric Mfg Co Ltd Electronic circuit package
JP2016149516A (en) 2015-02-05 2016-08-18 株式会社東芝 Semiconductor device
JP2016197706A (en) 2014-12-10 2016-11-24 株式会社デンソー Semiconductor device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041851A (en) 2006-08-04 2008-02-21 Hitachi Ltd Power semiconductor device
JP2013232566A (en) 2012-04-28 2013-11-14 Shindengen Electric Mfg Co Ltd Electronic circuit package
JP2016197706A (en) 2014-12-10 2016-11-24 株式会社デンソー Semiconductor device and method for manufacturing the same
JP2016149516A (en) 2015-02-05 2016-08-18 株式会社東芝 Semiconductor device

Also Published As

Publication number Publication date
JP2019220653A (en) 2019-12-26

Similar Documents

Publication Publication Date Title
KR100470897B1 (en) Method for manufacturing dual die package
US9418918B2 (en) Lead for connection to a semiconductor device
US9941233B2 (en) Electronic device and mounting structure of the same
JP7260224B2 (en) semiconductor equipment
JPWO2012157583A1 (en) Semiconductor device and manufacturing method thereof
KR20170086828A (en) Clip -bonded semiconductor chip package using metal bump and the manufacturing method thereof
JP6857035B2 (en) Semiconductor device
KR101644913B1 (en) Semiconductor package by using ultrasonic welding and methods of fabricating the same
JP7232123B2 (en) Wiring board, electronic device, and method for manufacturing wiring board
JP7188915B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2008300500A (en) Semiconductor device, and manufacturing method thereof
JP6619119B1 (en) Semiconductor device
JP7022510B2 (en) Manufacturing method of semiconductor light emitting device and semiconductor light emitting device
JP2022168128A (en) Semiconductor device
JP2022143167A (en) Semiconductor device
JP2022143169A (en) Semiconductor device
JP2007027183A (en) Semiconductor device and its manufacturing method
JP7175643B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP7329919B2 (en) Semiconductor device, method for manufacturing semiconductor device, and clip lead
JP2017188528A (en) Semiconductor device
JP5822468B2 (en) Semiconductor device
US6404059B1 (en) Semiconductor device having a mounting structure and fabrication method thereof
JP4329187B2 (en) Semiconductor element
TWI693644B (en) Structure for packaging and method for manufacturing the same
JP7312814B2 (en) ELECTRONIC DEVICE AND METHOD OF MANUFACTURING ELECTRONIC DEVICE

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221201

R150 Certificate of patent or registration of utility model

Ref document number: 7188915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150