KR101644913B1 - Semiconductor package by using ultrasonic welding and methods of fabricating the same - Google Patents

Semiconductor package by using ultrasonic welding and methods of fabricating the same Download PDF

Info

Publication number
KR101644913B1
KR101644913B1 KR1020150002995A KR20150002995A KR101644913B1 KR 101644913 B1 KR101644913 B1 KR 101644913B1 KR 1020150002995 A KR1020150002995 A KR 1020150002995A KR 20150002995 A KR20150002995 A KR 20150002995A KR 101644913 B1 KR101644913 B1 KR 101644913B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
chip
clip
semiconductor chip
Prior art date
Application number
KR1020150002995A
Other languages
Korean (ko)
Other versions
KR20160085672A (en
Inventor
장근호
최낙식
최윤화
Original Assignee
(주) 루트세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 루트세미콘 filed Critical (주) 루트세미콘
Priority to KR1020150002995A priority Critical patent/KR101644913B1/en
Publication of KR20160085672A publication Critical patent/KR20160085672A/en
Application granted granted Critical
Publication of KR101644913B1 publication Critical patent/KR101644913B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

상면에 접촉 금속층을 포함하는 반도체 칩(chip)을 제공하고, 반도체 칩의 금속층 부분에 하면이 접촉하는 클립(clip)을 제공하고, 클립의 하면 부분과 금속층 부분을 초음파 용접(ultrasonic welding)으로 용접하는 반도체 패키지 제조 방법 및 이에 의한 패키지 구조를 제시한다. There is provided a semiconductor chip including a contact metal layer on an upper surface thereof, a clip on which a lower surface is in contact with a metal layer portion of the semiconductor chip, and a lower portion and a metal layer portion of the clip are welded by ultrasonic welding And a package structure therefor.

Figure R1020150002995
Figure R1020150002995

Description

초음파 용접을 이용한 반도체 패키지 및 제조 방법{Semiconductor package by using ultrasonic welding and methods of fabricating the same}Technical Field [0001] The present invention relates to a semiconductor package using ultrasonic welding,

본 발명은 반도체 패키지 기술에 관한 것으로서, 보다 상세하게는 초음파 용접(ultrasonic welding)을 이용한 반도체 패키지 및 제조 방법에 관한 것이다. The present invention relates to semiconductor package technology, and more particularly, to a semiconductor package using ultrasonic welding and a manufacturing method thereof.

반도체 패키지는 반도체 칩 또는 다이(die), 리드 프레임(lead frame) 및 봉지재를 포함하여 구성될 수 있다. 반도체 칩 또는 다이는 리드 프레임의 다이 패드(die pad) 상에 부착되며, 리드 프레임의 리드(lead)와는 와이어(wire)에 의하여 전기적으로 연결되고 있다. 금속 와이어를 형성하기 위해 기판에 추가 면적이 요구되므로 패키지의 크기가 증가하고, 반도체 칩의 본딩 패드에 와이어 본딩을 하기 위한 갭(Gap)이 요구되므로 패키지의 전체 높이가 높아질 수 있다. The semiconductor package may comprise a semiconductor chip or a die, a lead frame, and an encapsulant. A semiconductor chip or die is attached on a die pad of a lead frame and is electrically connected to a lead of the lead frame by a wire. Since an additional area is required for forming the metal wire, the size of the package increases and a gap for wire bonding to the bonding pads of the semiconductor chip is required, so that the overall height of the package can be increased.

파워 모스펫(Power MOSFET) 또는 IGBT와 같은 전력용 반도체 소자를 포함하는 파워 칩(power chip)의 패키지의 경우, 작은 스위칭 손실과 작은 도통 손실을 구현하고자 노력하고 있으며, 낮은 드레인-소스　간 온저항(Rds(ON))을 구현하고자 노력하고 있다. 이러한 파워 칩 반도체 패키지는 스위칭 모드 파워 서플라이(switching mode power supply), DC-DC 컨버터, 형광등용 전자식 안정기, 전동기용 인버터 등의 소자들에 사용될 수 있으며, 이러한 소자들의 에너지 효율을 높이고 발열을 줄임으로써 최종적인 제품의 크기를 줄여 자원 절약을 이루고자 시도되고 있다. 대전류가 흐르는 단자에 접촉하는 와이어(wire)에서 유발되는 저항 증가 및 작은 열용량에 따른 방열 특성 열화 등의 문제를 해결하고자 노력하고 있다.In the case of a power chip package including a power semiconductor device such as a power MOSFET or an IGBT, a small switching loss and small conduction loss are attempted to be realized, and a low drain-source on-resistance ( Rds (ON)). These power-chip semiconductor packages can be used in devices such as switching mode power supplies, DC-DC converters, electronic ballasts for fluorescent lamps, inverters for motors, etc. By increasing the energy efficiency of these devices and reducing heat generation It is attempting to achieve resource savings by reducing the size of the final product. An increase in resistance caused by a wire contacting a terminal through which a large current flows, and deterioration in heat radiation characteristics due to a small heat capacity.

본 발명이 해결하고자 하는 과제는, 초음파 용접을 이용한 반도체 패키지를 제시하는 것이다. A problem to be solved by the present invention is to provide a semiconductor package using ultrasonic welding.

본 발명이 해결하고자 하는 과제는, 초음파 용접을 이용한 반도체 패키지의 제조 방법을 제시하는 것이다. A problem to be solved by the present invention is to propose a method of manufacturing a semiconductor package using ultrasonic welding.

본 발명이 해결하고자 하는 과제는, 접착재(adhesive)의 용융(melting) 상태 특성으로 인한 본딩 위치(bonding position) 불량 또는 접착재의 크랙(crack)으로 인한 불량을 개선할 수 있는 초음파 용접을 이용한 반도체 패키지의 제조 방법을 제시하는 것이다. SUMMARY OF THE INVENTION The present invention is directed to a semiconductor package using ultrasonic welding capable of improving defects due to a defective bonding position due to melting state characteristics of an adhesive or a crack of an adhesive material. And a method for producing the same.

본 발명의 일 관점은, 상호 이격된 패드부(pad portion) 및 리드부(lead portion)를 포함하고 제1금속층을 포함하는 리드 프레임(lead frame); 상기 패드부 상에 커플링(coupling)되고 상면에 접촉 제2금속층을 포함하는 반도체 칩(chip); 상기 반도체 칩의 상기 제2금속층의 일부 부분 상에 위치하는 칩 접촉부(chip contact portion), 상기 칩 접촉부로부터 외측으로 연장되는 연결 연장부(extending portion), 및 상기 연결 연장부로부터 외측으로 연장되는 단자부(terminal portion)을 포함하고 제3금속층을 포함하는 클립(clip); 및 상기 칩 접촉부와 상기 제2금속층의 일부 부분 사이 계면에 형성되어 상기 칩 접촉부와 상기 제2금속층을 체결시키고, 상기 제2금속층의 제2금속 원소 및 상기 칩 접촉부의 제3금속 원소가 혼합된 제1용접층(welding layer);을 포함하는 반도체 패키지를 제시한다. One aspect of the present invention provides a lead frame comprising: a lead frame including a first and a second metal layer, the lead frame including a pad portion and a lead portion spaced apart from each other; A semiconductor chip coupled to the pad portion and including a second metal layer on the top surface; A chip contact portion located on a portion of the second metal layer of the semiconductor chip, a extending portion extending outwardly from the chip contact portion, and a terminal portion extending outwardly from the connection extension portion, a clip comprising a terminal portion and a third metal layer; And a second metal layer formed on an interface between the chip contact portion and a portion of the second metal layer to couple the chip contact portion and the second metal layer, and a second metal element of the second metal layer and a third metal element of the chip contact portion And a first welding layer.

본 발명의 다른 관점은, 상면에 접촉 제2금속층을 포함하는 반도체 칩(chip); 상기 반도체 칩을 봉지하는 봉지부(encapsulant); 상기 반도체 칩의 상기 제2금속층의 일부 부분 상에 위치하는 칩 제1접촉부(chip contact portion), 상기 칩 제1접촉부로부터 외측으로 연장되는 연결 제1연장부(extending portion), 및 상기 연결 제1연장부로부터 외측으로 연장되고 상기 봉지부 외측으로 돌출되도록 연장되는 제1단자부(terminal portion)을 포함하고 제3금속층을 포함하는 제1클립(clip); 및 상기 칩 제1접촉부와 상기 제2금속층의 일부 부분 사이 계면에 형성되어 상기 칩 제1접촉부와 상기 제2금속층을 체결시키고, 상기 제2금속층의 제2금속 원소 및 상기 칩 제1접촉부의 제3금속 원소가 혼합된 제1용접층(welding layer);을 포함하는 반도체 패키지를 제시한다. According to another aspect of the present invention, there is provided a semiconductor device comprising: a semiconductor chip including a contact metal layer on a top surface thereof; An encapsulant for encapsulating the semiconductor chip; A chip first contact portion located on a portion of the second metal layer of the semiconductor chip, a connecting first extending portion extending outwardly from the chip first contact portion, A first clip including a third metal layer and including a first terminal portion extending outwardly from the extension portion and extending to project outwardly from the sealing portion; And a second metal layer formed on an interface between the chip first contact portion and a portion of the second metal layer to couple the chip first contact portion and the second metal layer, And a first welding layer in which three metal elements are mixed.

상기 제1용접층은 상기 제2금속층의 상기 제2금속 원소와 상기 제3금속층의 상기 제3금속 원소의 금속간 화합물(intermetallic)을 포함할 수 있다. The first weld layer may include an intermetallic compound of the second metal element of the second metal layer and the third metal element of the third metal layer.

상기 클립의 상기 단자부와 상기 리드부 사이 계면에 형성되어 상기 단자부와 상기 리드부를 체결시키고, 상기 리드부를 이루는 상기 제1금속층의 상기 제1금속 원소 및 상기 단자부를 이루는 상기 제3금속 원소가 혼합된 제2용접층을 더 포함할 수 있다. The first metal element constituting the lead portion and the third metal element constituting the terminal portion are mixed with each other so that the first metal element and the third metal element constituting the lead portion are mixed with each other And a second welding layer.

상기 연결 연장부는 상기 반도체 칩에 대향되는 하면 부분에 상기 반도체 칩의 모서리부에 대향되는 오목한 홈 구조부를 포함할 수 있다. The connection extension portion may include a recessed groove structure portion that is opposed to a corner portion of the semiconductor chip on a lower surface portion opposed to the semiconductor chip.

상기 반도체 칩이 커플링(coupling)되는 접촉 제4금속층을 포함하는 패키지 기판; 상기 패키지 기판의 상기 제4금속층의 일부 부분 상에 위치하는 제2접촉부(chip contact portion), 상기 제2접촉부로부터 외측으로 연장되는 연결 제2연장부(extending portion), 및 상기 연결 제2연장부로부터 외측으로 연장되고 상기 봉지부 외측으로 돌출되도록 연장되는 제2단자부(terminal portion)을 포함하고 제5금속층을 포함하는 제2클립(clip); 및 상기 제2접촉부와 상기 제4금속층의 일부 부분 사이 계면에 형성되어 상기 제2접촉부와 상기 제4금속층을 체결시키고, 상기 제4금속층의 제4금속 원소 및 상기 제2접촉부의 제5금속 원소가 혼합된 제2용접층(welding layer)을 더 포함하는 반도체 패키지를 제시한다. A package substrate comprising a contact fourth metal layer to which the semiconductor chip is coupled; A chip contact portion positioned on a portion of the fourth metal layer of the package substrate, a connecting second extending portion extending outwardly from the second contacting portion, A second clip including a fifth metal layer, the second clip including a second terminal portion extending outwardly from the sealing portion and extending to protrude outside the sealing portion; And a fourth metal layer formed on the fourth metal layer, and a second metal layer formed on the fourth metal layer and the fourth metal layer, And a second welding layer in which the first metal layer and the second metal layer are mixed.

상기 패키지 기판은 세라믹(ceramic) 재질을 포함할 수 있다. The package substrate may include a ceramic material.

본 발명의 다른 일 관점은, 상호 이격된 패드부(pad portion) 및 리드부(lead portion)를 포함하고 제1금속층을 포함하는 리드 프레임(lead frame)을 제공하는 단계; 상면에 접촉 제2금속층을 포함하는 반도체 칩(chip) 상기 패드부 상에 커플링(coupling)시키는 단계; 상기 반도체 칩의 상기 제2금속층의 일부 부분 상에 위치하는 칩 접촉부(chip contact portion), 상기 칩 접촉부로부터 외측으로 연장되는 연결 연장부(extending portion), 및 상기 연결 연장부로부터 외측으로 연장되는 단자부(terminal portion)을 포함하고 제3금속층을 포함하는 클립(clip)을 제공하는 단계; 및 상기 칩 접촉부와 상기 제2금속층의 일부 부분 사이 계면을 초음파 용접(ultrasonic welding)시켜, 상기 칩 접촉부와 상기 제2금속층을 체결시키고 상기 제2금속층의 제2금속 원소 및 상기 칩 접촉부의 제3금속 원소가 혼합된 제1용접층(welding layer)을 형성하는 단계를 포함하는 반도체 패키지 제조 방법을 제시한다. Another aspect of the present invention provides a method of manufacturing a semiconductor device, comprising: providing a lead frame including a first metal layer, the first lead comprising a pad portion and a lead portion spaced apart from each other; Coupling a semiconductor chip including a second metal layer on the upper surface on the pad portion; A chip contact portion located on a portion of the second metal layer of the semiconductor chip, a extending portion extending outwardly from the chip contact portion, and a terminal portion extending outwardly from the connection extension portion, providing a clip comprising a terminal portion and a third metal layer; And ultrasonic welding the interface between the chip contact portion and a portion of the second metal layer to fasten the chip contact portion and the second metal layer and to bond the second metal element of the second metal layer and the third metal layer of the chip contact portion And forming a first welding layer in which the metal elements are mixed.

상기 초음파 용접으로 상기 클립의 상기 단자부와 상기 리드부 사이 계면에, 상기 단자부와 상기 리드부를 체결시키고 상기 리드부를 이루는 상기 제1금속층의 상기 제1금속 원소 및 상기 단자부를 이루는 상기 제3금속 원소가 혼합된 제2용접층을 형성할 수 있다. The first metal element and the third metal element constituting the terminal portion of the first metal layer constituting the lead portion are bonded to each other at the interface between the terminal portion and the lead portion of the clip by the ultrasonic welding A mixed second welding layer can be formed.

본 발명의 다른 일 관점은, 상면에 접촉 제2금속층을 포함하는 반도체 칩(chip)을 제공하는 단계; 상기 반도체 칩을 봉지하는 봉지부(encapsulant)를 형성하는 단계; 상기 봉지부 형성 이전에 상기 반도체 칩의 상기 제2금속층의 일부 부분 상에 위치하는 칩 제1접촉부(chip contact portion), 상기 칩 제1접촉부로부터 외측으로 연장되는 연결 제1연장부(extending portion), 및 상기 연결 제1연장부로부터 외측으로 연장되고 상기 봉지부 외측으로 돌출되도록 연장되는 제1단자부(terminal portion)을 포함하고 제3금속층을 포함하는 제1클립(clip)을 제공하는 단계; 및 상기 칩 제1접촉부와 상기 제2금속층의 일부 부분 사이 계면을 초음파 용접(ultrasonic welding)시켜, 상기 칩 제1접촉부와 상기 제2금속층을 체결시키고 상기 제2금속층의 제2금속 원소 및 상기 칩 제1접촉부의 제3금속 원소가 혼합된 제1용접층(welding layer)을 형성하는 단계;를 포함하는 반도체 패키지 제조 방법을 제시한다. According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: providing a semiconductor chip including a contact second metal layer on an upper surface thereof; Forming an encapsulant for encapsulating the semiconductor chip; A chip first contact portion positioned on a portion of the second metal layer of the semiconductor chip prior to forming the encapsulation portion; a connecting first extending portion extending outwardly from the chip first contact portion; And a first terminal portion extending outwardly from the connection first extension portion and extending to protrude outwardly from the sealing portion, the first clip including a third metal layer; And ultrasonic welding an interface between the chip first contact portion and a portion of the second metal layer to fasten the chip first contact portion and the second metal layer, and to bond the second metal element and the chip And forming a first welding layer in which a third metal element of the first contact portion is mixed.

상기 반도체 칩을 접촉 제4금속층을 포함하는 패키지 기판에 커플링(coupling)시키는 단계; 상기 패키지 기판의 상기 제4금속층의 일부 부분 상에 위치하는 제2접촉부(contact portion), 상기 제2접촉부로부터 외측으로 연장되는 연결 제2연장부(extending portion), 및 상기 연결 제2연장부로부터 외측으로 연장되고 상기 봉지부 외측으로 돌출되도록 연장되는 제2단자부(terminal portion)을 포함하고 제5금속층을 포함하는 제2클립(clip)을 제공하는 단계; 및 상기 초음파 용접(ultrasonic welding)으로 상기 제2접촉부와 상기 제4금속층의 일부 부분 사이 계면에 형성되어 상기 제2접촉부와 상기 제4금속층을 체결시키고, 상기 제4금속층의 제4금속 원소 및 상기 제2접촉부의 제5금속 원소가 혼합된 제2용접층(welding layer)을 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법을 제시할 수 있다. Coupling the semiconductor chip to a package substrate comprising a contact fourth metal layer; A second contact portion located on a portion of the fourth metal layer of the package substrate, a connecting second extending portion extending outwardly from the second contacting portion, and a second connecting portion extending from the connecting second extending portion Providing a second clip including a fifth metal layer including a second terminal portion extending outwardly and extending to project outwardly of the sealing portion; And ultrasonic welding to form an interface between the second contact portion and a portion of the fourth metal layer to fasten the second contact portion and the fourth metal layer, And forming a second welding layer in which a fifth metal element of the second contact portion is mixed.

본 발명의 다른 관점은, 상면에 접촉 금속층을 포함하는 반도체 칩(chip)을 제공하는 단계; 상기 반도체 칩의 상기 금속층 부분에 하면이 접촉하는 클립(clip)을 제공하는 단계; 및 상기 클립의 상기 하면 부분과 상기 금속층 부분을 초음파 용접(ultrasonic welding)으로 용접하는 단계;를 포함하는 반도체 패키지 제조 방법을 제시한다. Another aspect of the invention provides a method of manufacturing a semiconductor device, comprising: providing a semiconductor chip comprising a contact metal layer on an upper surface; Providing a clip in contact with a lower surface of the metal layer portion of the semiconductor chip; And welding the lower surface portion of the clip and the metal layer portion by ultrasonic welding.

본 발명에 따르면, 초음파 용접을 이용한 반도체 패키지를 제시할 수 있다. 본 발명에 따르면, 초음파 용접을 이용한 반도체 패키지의 제조 방법을 제시할 수 있다. 본 발명에 따르면, 초음파 용접(ultrasonic)을 이용하여 접착재의 사용을 배제할 수 있어, 접착재(adhesive)의 용융(melting) 상태 특성으로 인한 본딩 위치(bonding position) 불량 또는 접착재의 크랙(crack)으로 인한 불량을 개선할 수 있는 초음파 용접을 이용한 반도체 패키지의 제조 방법을 제시할 수 있다. According to the present invention, a semiconductor package using ultrasonic welding can be presented. According to the present invention, a method of manufacturing a semiconductor package using ultrasonic welding can be presented. According to the present invention, it is possible to eliminate the use of an adhesive material by using ultrasonic welding, and it is possible to prevent the bonding position defect due to the melting state characteristic of the adhesive or the crack of the adhesive material The present invention can provide a method of manufacturing a semiconductor package using ultrasonic welding that can improve defects caused by the ultrasonic welding.

클립(clip)과 반도체 칩을 연결시키기 위해서, 반도체 칩에 클립에 대향되는 위치에 체결을 위한 금속층을 구비하고, 금속층과 클립을 초음파 용접으로 용접 체결시킬 수 있다. 초음파 용접에 의해서 클립의 체결이 이루어질 수 있어, 체결을 위한 솔더(solder)와 같은 접착재의 사용을 배제할 수 있다. 접착재의 사용이 배제되므로, 접착재의 용융 상태 특성에 의해서 본딩 위치가 변동되는 불량을 방지할 수 있다. 접착재의 용융 상태의 변동에 의해 클립의 위치가 변동될 수 있어, 본딩 위치가 설계한 위치에서 어긋날 수 있으나, 초음파 용접에 의해서 클립이 체결되므로 위치 변동은 실질적으로 유효하게 방지될 수 있다. 접착재의 사용이 배제되므로, 접착재의 닷팅(adhesive dotting) 또는 프린팅(printing)이 생략되고, 또한, 접착재의 큐어(cure)를 위한 과정, 이후 수반되는 세정(cleaning) 과정이 생략될 수 있다. 예컨대, 클립 마운팅(clip mounting), 초음파 용접 및 봉지재 몰딩(molding)으로 공정 단계를 감소시킬 수 있다. 이러한 공정 단계의 감소에 의해서 공정 비용의 감소 효과를 구현할 수 있다. In order to connect the clip with the semiconductor chip, a metal layer for fastening may be provided at a position opposite to the clip on the semiconductor chip, and the metal layer and the clip may be welded together by ultrasonic welding. The clip can be fastened by ultrasonic welding, and the use of an adhesive such as a solder for fastening can be eliminated. Since the use of the adhesive material is excluded, it is possible to prevent defects in which the bonding position is varied by the melting state characteristics of the adhesive material. The position of the clip may be changed due to the variation of the melting state of the adhesive, so that the bonding position may deviate from the designed position. However, since the clip is fastened by the ultrasonic welding, the positional variation can be substantially effectively prevented. Since the use of the adhesive is excluded, adhesive dotting or printing of the adhesive is omitted, and a process for curing the adhesive, followed by a subsequent cleaning process, can be omitted. For example, clip mounting, ultrasonic welding and encapsulation molding can reduce process steps. This reduction in the number of process steps can realize the effect of reducing the process cost.

도 1 및 도 2는 일 예에 의한 초음파 용접을 이용한 반도체 패키지를 보여주는 평면도 및 단면도이다.
도 3은 일 예에 의한 초음파 용접을 이용한 반도체 패키지 제조 방법을 설명하기 위해서 제시한 도면이다.
도 4는 다른 일 예에 의한 초음파 용접을 이용한 반도체 패키지를 보여주는 단면도이다.
도 5는 다른 일 예에 의한 초음파 용접을 이용한 반도체 패키지 제조 방법을 설명하기 위해서 제시한 도면이다.
도 6은 일 예에 의한 초음파 용접을 이용한 반도체 패키지 제조 방법을 설명하기 위해서 제시한 공정 흐름도이다. 1 and 2 are a plan view and a sectional view showing a semiconductor package using ultrasonic welding according to an example.
3 is a view illustrating a method of manufacturing a semiconductor package using ultrasonic welding according to an example.
4 is a cross-sectional view illustrating a semiconductor package using ultrasonic welding according to another example.
5 is a view for explaining a method of manufacturing a semiconductor package using ultrasonic welding according to another example.
FIG. 6 is a flowchart illustrating a method of manufacturing a semiconductor package using ultrasonic welding according to an exemplary embodiment of the present invention.

본 발명의 실시예를 첨부 도면을 참조하여 상세히 설명하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되지는 안는다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것일 수 있다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것일 수 있다. 한편, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여된 것일 수 있다. 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "하"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다. 반도체 칩은 전자 회로가 집적된 반도체 기판이 칩(chip) 형태로 절단 가공된 형태를 의미할 수 있다. Embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the embodiments of the present invention may be modified into various other forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. The embodiments of the present invention may be provided to enable those skilled in the art to more fully understand the present invention. Accordingly, the shape and the like of the elements in the drawings may be exaggerated to emphasize a clearer description. Meanwhile, in describing the present invention with reference to the accompanying drawings, the same or corresponding components may be denoted by the same reference numerals. In the description, the terms "first" and "second" are intended to distinguish the members and are not used to limit the members themselves or to denote a particular order. Further, the description that the substrate is located on the "upper" or lower side of the member means a relative positional relationship, and does not limit the specific case in which the member is directly contacted or another member is further introduced into the interface therebetween. It is also to be understood that the description of "connected" or "connected" to one component may be directly or indirectly electrically or mechanically connected to another component, Separate components may be interposed to form a connection relationship or a connection relationship. The semiconductor chip may refer to a form in which a semiconductor substrate on which electronic circuits are integrated is cut into chips.

본 발명의 반도체 패키지는 파워 칩일 수 있는 반도체 칩에 전기적으로 연결되는 연결 부재로 클립(clip) 형상의 구조체를 도입한다. 연결 부재로서 와이어(wire) 대신에 클립(clip) 구조체를 이용하여 와이어리스(wireless) 패키지를 구성할 수 있다. 반도체 칩 또는 파워 칩에 부착되는 클립을 포함하고 있어, 와이어를 기초로 하는 전기적 연결부를 사용하는 패키지들에 비하여 우수한 전기적 및 열적 성능을 가질 수 있다. 클립을 구비한 파워 칩 또는 반도체 패키지는 소비자들의 회로 보드(board)내로 설계될 필요가 있고, 이에 따라 회로 보드들이 특유의 풋프린트(footprints) 및 핀 할당들을 가질 수 있다. The semiconductor package of the present invention introduces a clip-shaped structure into a connection member electrically connected to a semiconductor chip, which may be a power chip. A wireless package can be constructed using a clip structure instead of a wire as a connecting member. A clip attached to a semiconductor chip or a power chip and may have superior electrical and thermal performance over packages using electrical connections based on wires. The power chip or semiconductor package with clips need to be designed into the circuit boards of consumers, so that the circuit boards can have unique footprints and pin assignments.

도 1은 일 예에 의한 초음파 용접을 이용한 반도체 패키지를 보여주는 평면도이고, 도 2는 도 1의 A-A' 절단선을 따르는 형상을 보여주는 단면도이다. FIG. 1 is a plan view showing a semiconductor package using ultrasonic welding according to one example, and FIG. 2 is a sectional view showing a shape along the cutting line A-A 'in FIG.

도 1 및 도 2를 참조하면, 일 예의 반도체 패키지(10)는, 리드프레임(lead frame: 100), 및 그 상에 실질적으로 실장되는 파워 칩일 수 있는 반도체 칩(200)을 포함한다. 리드 프레임(100)의 일 부분은 리드프레임 패드부(lead frame pad portion: 101)로서 그 상에 반도체 칩(200)이 실장될 수 있다. 반도체 칩(200)은 솔더층 또는 에폭시(epoxy)층을 포함하는 접착층(420)에 의해 패드부(101)에 부착되고, 패드부(101)는 반도체 칩(200)의 일 단자(terminal), 예컨대, 드레인(drain)에 전기적으로 연결될 수 있다. 접착층(420)은 솔더층과 같은 도전성 접착재를 포함하거나 또는 에폭시 성분의 절연성 접착재를 포함할 수 있다. 리드프레임 패드부(101)는 반도체 칩(200)에 집적된 파워 모스펫(MOSFET)의 드레인에 연결되는 드레인 단자로 이용될 수 있다. 1 and 2, an exemplary semiconductor package 10 includes a lead frame 100 and a semiconductor chip 200, which may be a power chip substantially mounted thereon. A part of the lead frame 100 is a lead frame pad portion 101, and the semiconductor chip 200 can be mounted thereon. The semiconductor chip 200 is attached to the pad portion 101 by an adhesive layer 420 including a solder layer or an epoxy layer and the pad portion 101 is connected to a terminal of the semiconductor chip 200, For example, it may be electrically connected to a drain. The adhesive layer 420 may include a conductive adhesive such as a solder layer or may include an insulating adhesive of an epoxy component. The lead frame pad portion 101 may be used as a drain terminal connected to a drain of a power MOSFET (MOSFET) integrated in the semiconductor chip 200.

리드 프레임(100)은 패드부(101)와 함께 패드부(101)에 대해 상호 이격된 다른 단자로서 리드부(lead portion: 103)을 구비할 수 있다. 리드 프레임(100)의 리드부(103)와 패드부(101)는 상호 이격되어 서로 다른 전기적 경로(path)의 일 부분으로 각각 사용되지만, 리드 프레임(100) 전체는 하나의 제1금속층을 포함하는 도전 부재로 구비될 수 있다. 제1금속층은 구리(Cu)층이나 구리 원소에 다른 금속 원소나 다른 원소들이 더 합금된 구리 합금(Cu alloy)을 포함할 수 있다. 제1금속층은 구리층이나 구리 합금층 또는 다른 금속층 상에 상에 또 다른 금속층과 이종 접합이 가능하여 금속간 화합물(intermetallic)을 형성하는 것이 가능한 금속 물질, 예컨대, 구리, 알루미늄(Al), 니켈(Ni), 금(Au), 납(Pb) 또는 이들을 포함하는 합금의 금속층이 도금되거나 증착 또는 코팅(coating)된 복합층을 포함할 수 있다. The lead frame 100 may have a lead portion 103 as another terminal mutually spaced apart from the pad portion 101 together with the pad portion 101. [ The lead portions 103 and the pad portions 101 of the lead frame 100 are spaced apart from each other and used as a part of a different electrical path. However, the entire lead frame 100 includes one first metal layer As shown in Fig. The first metal layer may comprise a copper (Cu) layer or a copper alloy in which the copper element is further alloyed with other metal elements or other elements. The first metal layer may be formed of a metal material capable of forming an intermetallic compound such as copper, aluminum (Al), nickel (Ni), or the like capable of being bonded to another metal layer on the copper layer, the copper alloy layer, A metal layer of nickel (Ni), gold (Au), lead (Pb), or an alloy containing them may be plated, vapor-deposited or coated.

반도체 칩(200)의 상면에는 제2금속층(210)이 구비될 수 있고, 제2금속층(210) 상에 클립(300)이 제공되어 일 단부가 접촉될 수 있다. 제2금속층(210)은 초음파 용접(ultrasonic welding)에 의해서 클립(300)의 일부 부분과 용접되는 층으로 도입될 수 있다. 클립(300)은 구리층이나 구리 합금층을 포함하는 제3금속층의 판형 도전 부재로 가공될 수 있으며, 제2금속층(210)은 이러한 구리층이나 구리 합금층과 초음파 용접에 의해 용접 체결될 수 있는 금속 물질, 예컨대, 구리, 알루미늄(Al), 니켈(Ni), 금(Au), 납(Pb) 또는 이들을 포함하는 합금의 금속층을 포함하여 구비될 수 있다. 제2금속층(210)은 클립(300)을 이루는 제3금속층과 초음파 용접에 의해서 이종접합이 가능한 물질, 즉, 금속간 화합물을 포함하는 제1용접층(431)을 형성할 수 있는 금속 원소를 포함하는 층으로 구비될 수 있다. A second metal layer 210 may be provided on the upper surface of the semiconductor chip 200 and a clip 300 may be provided on the second metal layer 210 so that one end of the clip may be in contact with the second metal layer 210. The second metal layer 210 may be introduced into a layer that is welded to a portion of the clip 300 by ultrasonic welding. The clip 300 may be formed of a plate-shaped conductive member of a third metal layer including a copper layer or a copper alloy layer, and the second metal layer 210 may be welded to the copper layer or the copper alloy layer by ultrasonic welding. (Al), nickel (Ni), gold (Au), lead (Pb), or a metal layer of an alloy containing them. The second metal layer 210 is formed of a metal element capable of forming a first welding layer 431 including a material capable of differentiating by ultrasonic welding, that is, an intermetallic compound, with a third metal layer constituting the clip 300 As shown in FIG.

클립(300)은 반도체 칩(200)의 제2금속층(210)의 일부 부분 상에 하면 부분이 접촉하도록 위치하는 칩 접촉부(chip contact portion: 310), 칩 접촉부(310)로부터 외측으로 연장되는 연결 연장부(extending portion: 330), 및 연결 연장부(330)로부터 외측으로 연장되는 다운셋(downset) 부분으로서의 연결 단자부(terminal portion: 350)을 포함하는 도전 연결 부재로 도입될 수 있다. 클립(300)의 칩 접촉부(310)가 접속되는 반도체 칩(200)의 상면에는 위치하는 제2금속층(210) 부분은 MOSFET의 소스(source) 전극이나 IGBT의 컬렉터 전극과 같은 대전류가 흐르는 단자로 작동할 수 있다. The clip 300 includes a chip contact portion 310 positioned on a portion of the second metal layer 210 of the semiconductor chip 200 such that a lower surface portion thereof is in contact with the chip contact portion 310, An extension portion 330 and a connection portion including a connection portion 350 as a downset portion extending outwardly from the connection extension portion 330. [ The portion of the second metal layer 210 located on the upper surface of the semiconductor chip 200 to which the chip contact portion 310 of the clip 300 is connected is connected to a terminal through which a large current such as a source electrode of a MOSFET or a collector electrode of an IGBT flows Can operate.

클립(300)의 칩 접촉부(310)는 이러한 단자에 연결되어 대전류가 흐르는 통로로 이용될 수 있다. 이를 위해서, 도 1에 제시된 바와 같이 칩 접촉부(310)는 대면적, 예컨대, 연결 연장부(330) 보다 더 큰 면적 및 폭을 가지는 부분으로 설계 구비될 수 있다. 도시되지는 않았으나, 반도체 칩(200)의 상면에는 게이트 단자가 더 구비될 수도 있다. 판상 형태의 클립(300)은 와이어 본딩 구조에 비해 제2금속층(210)과 넓은 접촉 면적을 제공하여 접촉 저항을 감소시키고, 보다 넓은 단면적을 가지며 접속되어 온(On) 저항의 감소를 유도할 수 있다. 또한, 넓은 접촉 면적은 반도체 칩(200)으로부터의 발열 경로를 보다 넓게 유도할 수 있어, 원활한 방열 효과를 유도할 수 있다. The chip contact portion 310 of the clip 300 is connected to such a terminal and can be used as a passage through which a large current flows. 1, the chip contact portion 310 may be designed to have a larger area, for example, a portion having a greater area and width than the connection extension portion 330. [ Although not shown, a gate terminal may be further provided on the upper surface of the semiconductor chip 200. The plate-shaped clip 300 provides a larger contact area with the second metal layer 210 as compared to the wire bonding structure, thereby reducing the contact resistance, having a wider cross-sectional area and inducing a reduction in the on- have. In addition, the wide contact area can lead to a wider heat path from the semiconductor chip 200, and can induce a smooth heat dissipation effect.

클립(300)의 칩 접촉부(310)와 제2금속층(210)의 계면 부위에는 제1용접층(welding layer: 431)이 구비될 수 있다. 제1용접층(431)은 초음파 용접에 의해서 형성될 수 있으며, 칩 접촉부(310)를 구성하는 제3금속층으로부터 제공되는 제3금속 원소들과 제2금속층(210)으로부터 제공될 수 있는 제2금속 원소들이 혼합된 층으로 구비될 수 있다. 예컨대, 제1용접층(431)은 제2금속층(210)의 제2금속 원소와 제3금속층의 제3금속 원소를 포함하는 금속간 화합물(intermetallic)을 포함하는 층으로 이루어질 수 있다. 클립(300)의 재질과 제2금속층(210)의 재질이 다를 경우, 제1용접층(431)은 금속간 화합물을 포함하는 이종 접합층으로 구비될 수 있다. 또는, 클립(300)의 재질과 제2금속층(210)의 재질이 동일할 경우, 제1용접층(431)은 금속간 화합물을 포함하는 이종 접합층이 유도되지 않고 동일한 금속들이 용융 체결된 층으로 구비될 수 있다.A first welding layer 431 may be provided at the interface between the chip contact portion 310 of the clip 300 and the second metal layer 210. The first weld layer 431 may be formed by ultrasonic welding and may include third metal elements provided from the third metal layer constituting the chip contact portion 310 and second metal elements provided from the second metal layer 210, And a layer in which metal elements are mixed. For example, the first welding layer 431 may be formed of a layer containing an intermetallic compound including a second metal element of the second metal layer 210 and a third metal element of the third metal layer. When the material of the clip 300 is different from the material of the second metal layer 210, the first welding layer 431 may be a heterogeneous bonding layer containing an intermetallic compound. Alternatively, when the material of the clip 300 and the material of the second metal layer 210 are the same, the first welding layer 431 may be formed of a layer in which the hetero-junction layer containing an intermetallic compound is not induced, As shown in FIG.

제1용접층(431)을 유도하는 초음파 용접은, 예컨대 10 kHz 내지 75kHz 이상의 초음파 진동을 접합면에 인가하여 진동 마찰열을 유도하여, 접합면이 진동 마찰열에 의해서 융합되어 제1용접층(431)이 유도되도록 수행될 수 있다. 제1용접층(431)이 초음파 용접에 의한 결과의 접합층으로 구비되므로, 별도의 솔더나 에폭시와 같은 접착재의 사용을 배제할 수 있다. 접착재의 사용이 배제되므로, 접착재의 용융 상태 특성에 의해서 본딩 위치가 변동되는 불량을 방지할 수 있다. 접착재의 용융 상태의 변동에 의해 클립의 위치가 변동될 수 있어, 본딩 위치가 설계한 위치에서 어긋날 수 있으나, 초음파 용접에 의해서 클립이 체결되므로 위치 변동은 실질적으로 유효하게 방지될 수 있다. 접착재의 사용이 배제되므로, 접착재의 닷팅(adhesive dotting) 또는 프린팅(pringting)이 생략되고, 또한, 접착재의 큐어(cure)를 위한 과정, 이후 수반되는 세정(cleaning) 과정이 생략될 수 있다. 예컨대, 클립 마운팅(clip mounting), 초음파 용접 및 봉지재 몰딩(molding)으로 공정 단계를 감소시킬 수 있다. 이러한 공정 단계의 감소에 의해서 공정 비용의 감소 효과를 구현할 수 있다. Ultrasonic welding for guiding the first welding layer 431 is performed by applying an ultrasonic vibration of, for example, 10 kHz to 75 kHz or higher to the joining surface to induce the vibration frictional heat, and the joining surfaces are fused by the vibration frictional heat to form the first welding layer 431, Lt; / RTI > Since the first welding layer 431 is provided as a resultant bonding layer by ultrasonic welding, the use of an adhesive such as solder or epoxy can be eliminated. Since the use of the adhesive material is excluded, it is possible to prevent defects in which the bonding position is varied by the melting state characteristics of the adhesive material. The position of the clip may be changed due to the variation of the melting state of the adhesive, so that the bonding position may deviate from the designed position. However, since the clip is fastened by the ultrasonic welding, the positional variation can be substantially effectively prevented. Since the use of the adhesive is excluded, the adhesive dotting or printing of the adhesive is omitted, and the process for curing the adhesive, followed by the subsequent cleaning process, can be omitted. For example, clip mounting, ultrasonic welding and encapsulation molding can reduce process steps. This reduction in the number of process steps can realize the effect of reducing the process cost.

도 1 및 도 2를 다시 참조하면, 클립(300)의 칩 접촉부(310)로부터 연장되는 연결 연장부(330)는 클립(300)을 반도체 칩(200)에 중첩되는 영역 이외의 바깥 영역에까지 연장시키는 역할을 하도록 설계된다. 연결 연장부(330)로부터 연장되는 단부는 연결 단자부(350)로 역할할 수 있으며, 연결 단자부(350)는 클립(300)을 다른 기기나 부재에 연결시키는 역할을 할 수 있다. 클립(300)의 연결 단자부(350)는 칩 접촉부(310)나 연결 연장부(330)로부터 일정 각도 벤딩(bending)되어 꺽여진 부분, 즉, 다운셋(downset) 형상으로 구비될 수 있다. 클립(300)의 연결 단자부(350)의 끝단 부분은 예컨대 리드부(103) 상에 제공되어 리드부(103) 표면에 접촉할 수 있다. 이때, 연결 단자부(350)의 끝단 부분의 하면은 리드부(103)의 상면에 접촉하도록 클립(300) 형상이 설계될 수 있다. 1 and 2, the connection extension portion 330 extending from the chip contact portion 310 of the clip 300 extends the clip 300 to an outer region other than the region overlapping the semiconductor chip 200 . The end extending from the connection extension part 330 may serve as the connection terminal part 350 and the connection terminal part 350 may serve to connect the clip 300 to another device or member. The connection terminal portion 350 of the clip 300 may be bent at a predetermined angle from the chip contact portion 310 or the connection extension portion 330 so as to be bent or downsized. An end portion of the connection terminal portion 350 of the clip 300 may be provided on the lead portion 103 and contact the surface of the lead portion 103, for example. At this time, the shape of the clip 300 may be designed so that the lower surface of the end portion of the connection terminal portion 350 contacts the upper surface of the lead portion 103.

클립(300)의 연결 단자부(350)의 끝단 부부의 하면과 리드부(103)의 상면의 사이 계면에는 제2용접층(435)이 구비될 수 있다. 제1용접층(435)은 초음파 용접에 의해서 형성될 수 있으며, 연결 단자부(350)를 구성하는 제3금속층으로부터 제공되는 제3금속 원소들과 리드부(103)를 이루는 제1금속층으로부터 제공될 수 있는 제1금속 원소들이 혼합된 층으로 구비될 수 있다. 예컨대, 제2용접층(435)은 제1금속층의 제1금속 원소와 제3금속층의 제3금속 원소를 포함하는 금속간 화합물(intermetallic)을 포함하는 층으로 이루어질 수 있다. 클립(300)의 재질과 리드부(103)의 제1금속층의 재질이 다를 경우, 제2용접층(435)은 금속간 화합물을 포함하는 이종 접합층으로 구비될 수 있다. 또는, 클립(300)의 재질과 제1금속층의 재질이 동일할 경우, 제2용접층(435)은 이종 접합층이 유도되지 않고 동일한 금속들이 용융 체결된 층으로 구비될 수 있다.The second welding layer 435 may be provided at the interface between the lower surface of the end portion of the connection terminal portion 350 of the clip 300 and the upper surface of the lead portion 103. The first welding layer 435 may be formed by ultrasonic welding and may be formed from a first metal layer constituting the lead portion 103 and third metal elements provided from the third metal layer constituting the connection terminal portion 350 The first metal elements may be mixed with the first metal elements. For example, the second welding layer 435 may be formed of a layer containing an intermetallic compound including a first metal element of the first metal layer and a third metal element of the third metal layer. When the material of the clip 300 and the material of the first metal layer of the lead portion 103 are different, the second welding layer 435 may be provided as a heterojunction layer containing an intermetallic compound. Alternatively, when the material of the clip 300 is the same as the material of the first metal layer, the second welding layer 435 may be formed of a layer in which the same kind of metals are fusion-bonded without introducing the hetero-bonding layer.

클립(300)의 연결 연장부(330)의 하면 표면에서 일정 각도 꺾여 구부러진 형태로 벤딩(bending)된 부분으로 다운셋된 연결 단자부(350)가 설정될 때, 연결 연장부(330)의 하면 및 상면의 표면으로부터 일정 각도 꺾여 표면이 이어지도록 연결단자부(350)가 형성될 수 있다. 이때, 연결 단자부(350)는 연결 연장부(330)에 대해 실질적으로 직각으로 벤딩되어 형성될 수 있다. When the connection terminal portion 350 down-set to the bending portion bent at a predetermined angle from the bottom surface of the connection extension portion 330 of the clip 300 is set, The connection terminal portion 350 may be formed such that the surface thereof is bent at a predetermined angle from the surface of the upper surface. At this time, the connection terminal portion 350 may be formed by bending at a substantially right angle with respect to the connection extension portion 330.

반도체 칩(200)에 대향되는 연결 연장부(330)의 하면 부분에, 반도체 칩의 모서리부(201)에 대향되도록 위치하는 오목한 홈 구조부(335)가 구비될 수 있다. 오목한 홈 구조부(335)는 연결 연장부(330)의 하면 표면이 반도체 칩(200)의 모서리부(201)로부터 보다 더 큰 간격으로 이격되도록 구비될 수 있다. 홈 구조부(335)의 오목한 깊이만큼, 클립(300)의 연결 연장부(300)는 반도체 칩(200)의 모서리부(201)로부터 더 이격될 수 있다. A concave groove structure 335 may be provided on the lower surface of the connection extension part 330 facing the semiconductor chip 200 so as to be opposed to the edge part 201 of the semiconductor chip. The concave groove structure 335 may be provided such that the lower surface of the connection extension portion 330 is spaced apart from the edge portion 201 of the semiconductor chip 200 by a greater distance. The connection extension portion 300 of the clip 300 can be further separated from the edge portion 201 of the semiconductor chip 200 by the concave depth of the groove structure portion 335. [

전력 소자로서의 반도체 칩(200)의 모서리부(201)는 누설 전류(leakage current)가 용이하게 유발될 수 있는 취약점일 수 있다. 경우에 따라 모서리부(201)와 클립(300)이 원하지 않게 접촉될 경우 누설 전류의 경로가 원하지 않게 구성될 수 있다. 반도체 칩(200)의 모서리부(201)와 클립(300)의 접촉을 보다 신뢰성있게 방지하여 누설 전류를 방지하기 위해서, 이들 사이의 이격을 보다 넓게 확보할 수 있도록 모서리부(201)에 대응되어 마주보는 연결 연장부(330)의 하면에 단차가 유도하는 홈 구조부(335)를 구비할 수 있다. 이러한 클립(300)은 구리를 포함하는 금속 재질로 이루어질 수 있으며, 0.1㎜ 내지 1.5㎜ 두께를 가지는 판재를 가공하여 구현할 수 있다. The corner portion 201 of the semiconductor chip 200 as a power element may be a weak point where leakage current can easily be induced. The path of the leakage current may be undesirably configured if the edge portion 201 and the clip 300 are undesirably contacted as the case may be. In order to more reliably prevent the contact between the edge portion 201 of the semiconductor chip 200 and the clip 300 and to prevent a leakage current, the corner portion 201 is correspondingly provided And a groove structure portion 335 for guiding the step on the lower surface of the facing connection extension portion 330. The clip 300 may be made of a metal material including copper and may be formed by processing a plate material having a thickness of 0.1 mm to 1.5 mm.

반도체 패키지(10)는 반도체 칩(200)을 밀봉하여 봉지하는 봉지부(encapsulant: 500)를 더 구비할 수 있으며, 봉지부(500)는 반도체 칩(200) 및 클립(300)을 덮어 보호하도록 형성될 수 있다. 봉지부(500)는 에폭시몰딩재(EMC)를 이용한 몰딩(molding) 과정으로 형성될 수 있다. 봉지부(500)는 리드 프레임(100)의 하면을 노출하도록 형성되어, 열 방출 효과를 보다 더 크게 유도할 수 있다. The semiconductor package 10 may further include an encapsulant 500 for sealing and sealing the semiconductor chip 200. The encapsulant 500 covers and protects the semiconductor chip 200 and the clip 300 . The encapsulant 500 may be formed by a molding process using an epoxy molding material (EMC). The sealing portion 500 is formed so as to expose the lower surface of the lead frame 100, so that the heat releasing effect can be further enhanced.

도 3은 초음파 용접을 이용한 반도체 패키지 제조 방법을 보여준다. 3 shows a method of manufacturing a semiconductor package using ultrasonic welding.

도 3을 참조하면, 반도체 패키지(10)는 초음파 용접을 이용하여 클립(300)을 반도체 칩(200)의 제2금속층(210) 부분에 융착시켜 제조될 수 있다. 예컨대 상호 이격된 패드부(101) 및 리드부(103)를 포함하고 제1금속층을 포함하는 리드 프레임(100)을 제공하고, 상면에 접촉 제2금속층(210)을 구비한 반도체 칩(200)을 접착층(420)을 개재하여 패드부(101) 상에 실장하여 커플링(coupling)시킬 수 있다. Referring to FIG. 3, the semiconductor package 10 may be manufactured by fusing the clip 300 with the second metal layer 210 of the semiconductor chip 200 using ultrasonic welding. A lead frame 100 including a first metal layer including a pad portion 101 and a lead portion 103 spaced apart from each other and a semiconductor chip 200 having a contact second metal layer 210 on a top surface thereof, Can be mounted on the pad portion 101 via the adhesive layer 420 and coupled.

반도체 칩(200)의 제2금속층(210)의 일부 부분 상에 위치하는 칩 접촉부(310), 연결 연장부(330), 및 연결 단자부(350)을 포함하고 제3금속층을 포함하는 클립(300)을 반도체 칩(200) 상에 제공하고, 칩 접촉부(310)와 제2금속층(210)의 일부 부분 사이 계면을 초음파 용접(ultrasonic welding)시켜 제1용접층(도 2의 431)을 형성한다. 또한, 연결 단자부(350)와 리드부(103) 사이 계면을 초음파 용접시켜 제2용접층(도 2의 435)을 형성하여, 클립(300)으로 반도체 칩(200)과 리드부(103)가 연결되도록 한다. 이후에, 봉지부(500)를 형성하는 몰딩 과정을 수행하여 반도체 패키지(도 2의 10)를 형성할 수 있다. A clip 300 including a chip contact portion 310, a connection extension portion 330 and a connection terminal portion 350 positioned on a part of the second metal layer 210 of the semiconductor chip 200 and including a third metal layer, Is provided on the semiconductor chip 200 and the interface between the chip contact portion 310 and a portion of the second metal layer 210 is ultrasonically welded to form a first weld layer 431 . A second welding layer (435 in FIG. 2) is formed by ultrasonic welding the interface between the connection terminal portion 350 and the lead portion 103 so that the semiconductor chip 200 and the lead portion 103 To be connected. Thereafter, the semiconductor package (10 of FIG. 2) can be formed by performing a molding process for forming the sealing portion 500. [

도 4는 다른 일 예에 의한 초음파 용접을 이용한 반도체 패키지를 보여주는 도면이다. 4 is a view showing a semiconductor package using ultrasonic welding according to another example.

도 4를 참조하면, 반도체 패키지(20)는, 패키지 기판(2100) 및 그 상에 실질적으로 실장되는 파워 칩일 수 있는 반도체 칩(2200) 및 반도체 칩(2200)을 봉지하는 봉지부(2500)을 포함한다. 패키지 기판(2100)은 세라믹(ceramic) 재질과 같은 절연 재질의 기판일 수 있다. 패키지 기판(2100) 상에는 접촉 제4금속층(2110)이 전기적 연결 배선 회로 패턴으로 구비될 수 있다. 제4금속층(2110)에 반대되는 패키지 기판(2100)의 하면 상에는 제6금속층(2130)이 구비될 수 있다. 제4 및 제6금속층(2110, 2130)은 구리(Cu)층이나 구리 원소에 다른 금속 원소나 다른 원소들이 더 합금된 구리 합금(Cu alloy)을 포함할 수 있다. 제4금속층은 구리층이나 구리 합금층 또는 다른 금속층 상에 상에 또 다른 금속층과 이종 접합이 가능하여 금속간 화합물(intermetallic)을 형성하는 것이 가능한 금속 물질, 예컨대, 구리, 알루미늄(Al), 니켈(Ni), 금(Au), 납(Pb) 또는 이들을 포함하는 합금의 금속층이 도금되거나 증착 또는 코팅(coating)된 복합층을 포함할 수 있다.4, the semiconductor package 20 includes a package substrate 2100, a semiconductor chip 2200 that can be a power chip substantially mounted on the package substrate 2100, and an encapsulation unit 2500 that encapsulates the semiconductor chip 2200 . The package substrate 2100 may be a substrate made of an insulating material such as a ceramic material. On the package substrate 2100, a contact fourth metal layer 2110 may be provided as an electrically connecting wiring circuit pattern. A sixth metal layer 2130 may be provided on the lower surface of the package substrate 2100 opposite to the fourth metal layer 2110. The fourth and sixth metal layers 2110 and 2130 may comprise a copper (Cu) layer or a copper alloy in which the copper element is further alloyed with other metal elements or other elements. The fourth metal layer may be formed of a metal material capable of forming an intermetallic compound such as copper, aluminum (Al), nickel (Ni), or the like, which is capable of being bonded to another metal layer on a copper layer, a copper alloy layer, A metal layer of nickel (Ni), gold (Au), lead (Pb), or an alloy containing them may be plated, vapor-deposited or coated.

반도체 칩(2200)은 솔더층 또는 에폭시(epoxy)층을 포함하는 접착층(2420)에 의해 패키지 기판(2100)의 제4금속층(2110) 상에 부착되고, 제4금속층(2110)는 반도체 칩(2200)의 일 단자(terminal), 예컨대, 드레인(drain)에 전기적으로 연결될 수 있다. 접착층(2420)은 솔더층과 같은 도전성 접착재를 포함하거나 또는 에폭시 성분의 절연성 접착재를 포함할 수 있다. 제4금속층(2110)은 반도체 칩(2200)의 외측 바깥으로 연장된 부분을 가지도록 구비될 수 있다. The semiconductor chip 2200 is attached to the fourth metal layer 2110 of the package substrate 2100 by an adhesive layer 2420 including a solder layer or an epoxy layer and the fourth metal layer 2110 is attached to the semiconductor chip For example, a drain of the memory cell array 2200. The adhesive layer 2420 may include a conductive adhesive such as a solder layer or may include an insulating adhesive of an epoxy component. The fourth metal layer 2110 may have a portion extending outside the outer side of the semiconductor chip 2200.

반도체 칩(2200)의 상면에는 제2금속층(2210)이 구비될 수 있고, 제2금속층(2210) 상에 제1클립(2300)이 제공되어 일 단부가 접촉될 수 있다. 제1클립(2300)은 리드 프레임으로 역할하도록 구비될 수 있다. 제2금속층(2210)은 초음파 용접에 의해서 제1클립(2300)의 일부 부분과 용접되는 층으로 도입될 수 있다. 제1클립(2300)은 구리층이나 구리 합금층을 포함하는 제3금속층의 판형 도전 부재로 가공될 수 있으며, 제2금속층(2210)은 이러한 구리층이나 구리 합금층과 초음파 용접에 의해 용접 체결될 수 있는 금속 물질, 예컨대, 구리, 알루미늄(Al), 니켈(Ni), 금(Au), 납(Pb) 또는 이들을 포함하는 합금의 금속층을 포함하여 구비될 수 있다. 제2금속층(2210)은 제1클립(2300)을 이루는 제3금속층과 초음파 용접에 의해서 이종접합이 가능한 물질, 즉, 금속간 화합물을 포함하는 제1용접층(2431)을 형성할 수 있는 금속 원소를 포함하는 층으로 구비될 수 있다. A second metal layer 2210 may be provided on the upper surface of the semiconductor chip 2200 and a first clip 2300 may be provided on the second metal layer 2210 so that one end of the semiconductor chip 2200 may be contacted. The first clip 2300 may be provided to serve as a lead frame. The second metal layer 2210 may be introduced into the layer to be welded with a part of the first clip 2300 by ultrasonic welding. The first clip 2300 may be formed of a plate-shaped conductive member of a third metal layer including a copper layer or a copper alloy layer, and the second metal layer 2210 may be formed by welding with a copper layer or a copper alloy layer by ultrasonic welding (Al), nickel (Ni), gold (Au), lead (Pb), or a metal layer of an alloy containing them. The second metal layer 2210 is formed of a metal capable of forming a first welding layer 2431 including a substance capable of being differentially bonded to the third metal layer constituting the first clip 2300 by ultrasonic welding, Element may be provided.

제1클립(2300)은 반도체 칩(2200)의 제2금속층(2210)의 일부 부분 상에 하면 부분이 접촉하도록 위치하는 칩 제1접촉부(2310), 칩 제1접촉부(2310)로부터 외측으로 연장되는 연결 제1연장부(2330), 및 연결 제1연장부(2330)로부터 외측으로 연장되는 다운셋 부분으로서의 연결 제1단자부(2350)을 포함하는 도전 연결 부재로 도입될 수 있다. 연결 제1단자부(2350)는 봉지부(2500)의 외측으로 돌출되어 외부의 다른 기기와 연결되는 외부 연결 단자 또는 외부 연결 리드 부분으로 설계 구비될 수 있다. The first clip 2300 includes a chip first contact portion 2310 positioned on a portion of the second metal layer 2210 of the semiconductor chip 2200 such that a lower surface portion thereof is in contact with the chip first contact portion 2310, And a connection first terminal portion 2350 as a downset portion extending outwardly from the connection first extension portion 2330. The connection first extension portion 2330 may be formed of a conductive material. The connection first terminal portion 2350 may be designed as an external connection terminal or an external connection lead portion which protrudes to the outside of the sealing portion 2500 and is connected to another external device.

제1클립(2300)의 칩 제1접촉부(2310)가 접속되는 반도체 칩(2200)의 상면에는 위치하는 제2금속층(2210) 부분은 MOSFET의 소스(source) 전극이나 IGBT의 컬렉터 전극과 같은 대전류가 흐르는 단자로 작동할 수 있다. 제1클립(2300)의 칩 제1접촉부(2310)는 이러한 단자에 연결되어 대전류가 흐르는 통로로 이용될 수 있다. The portion of the second metal layer 2210 located on the upper surface of the semiconductor chip 2200 to which the chip first contact portion 2310 of the first clip 2300 is connected is connected to the source electrode of the MOSFET or the collector electrode of the IGBT, As shown in Fig. The chip first contact portion 2310 of the first clip 2300 is connected to such a terminal and can be used as a passage through which a large current flows.

제1클립(2300)의 칩 접촉부(2310)와 제2금속층(2210)의 계면 부위에는 제1용접층(2431)이 구비될 수 있다. 제1용접층(2431)은 초음파 용접에 의해서 형성될 수 있으며, 칩 제1접촉부(2310)를 구성하는 제3금속층으로부터 제공되는 제3금속 원소들과 제2금속층(2210)으로부터 제공될 수 있는 제2금속 원소들이 혼합된 층으로 구비될 수 있다. 예컨대, 제1용접층(2431)은 제2금속층(2210)의 제2금속 원소와 제3금속층의 제3금속 원소를 포함하는 금속간 화합물(intermetallic)을 포함하는 층으로 이루어질 수 있다. 제1클립(2300)의 재질과 제2금속층(2210)의 재질이 다를 경우, 제1용접층(2431)은 금속간 화합물을 포함하는 이종 접합층으로 구비될 수 있다. 또는, 제1클립(2300)의 재질과 제2금속층(2210)의 재질이 동일할 경우, 제1용접층(2431)은 금속간 화합물을 포함하는 이종 접합층이 유도되지 않고 동일한 금속들이 용융 체결된 층으로 구비될 수 있다.A first welding layer 2431 may be provided at an interface between the chip contact portion 2310 of the first clip 2300 and the second metal layer 2210. The first weld layer 2431 may be formed by ultrasonic welding and may be provided from third metal elements provided from the third metal layer constituting the chip first contact portion 2310 and from the second metal layer 2210 And a layer in which the second metal elements are mixed. For example, the first weld layer 2431 may be formed of a layer containing an intermetallic compound including a second metal element of the second metal layer 2210 and a third metal element of the third metal layer. When the material of the first clip 2300 and the material of the second metal layer 2210 are different, the first welding layer 2431 may be provided as a heterojunction layer containing an intermetallic compound. Alternatively, when the material of the first clip 2300 and the material of the second metal layer 2210 are the same, the first welding layer 2431 may be formed by melting the same metals without inducing a heterojunction layer containing an intermetallic compound As shown in FIG.

제1용접층(2431)을 유도하는 초음파 용접은, 예컨대 10 kHz 내지 75kHz 이상의 초음파 진동을 접합면에 인가하여 진동 마찰열을 유도하여, 접합면이 진동 마찰열에 의해서 융합되어 제1용접층(2431)이 유도되도록 수행될 수 있다. 제1용접층(2431)이 초음파 용접에 의한 결과의 접합층으로 구비되므로, 별도의 솔더나 에폭시와 같은 접착재의 사용을 배제할 수 있다. 접착재의 사용이 배제되므로, 접착재의 용융 상태 특성에 의해서 본딩 위치가 변동되는 불량을 방지할 수 있다. 접착재의 용융 상태의 변동에 의해 클립의 위치가 변동될 수 있어, 본딩 위치가 설계한 위치에서 어긋날 수 있으나, 초음파 용접에 의해서 클립이 체결되므로 위치 변동은 실질적으로 유효하게 방지될 수 있다. 접착재의 사용이 배제되므로, 접착재의 닷팅(adhesive dotting) 또는 프린팅(pringting)이 생략되고, 또한, 접착재의 큐어(cure)를 위한 과정, 이후 수반되는 세정(cleaning) 과정이 생략될 수 있다. 예컨대, 클립 마운팅(clip mounting), 초음파 용접 및 봉지재 몰딩(molding)으로 공정 단계를 감소시킬 수 있다. 이러한 공정 단계의 감소에 의해서 공정 비용의 감소 효과를 구현할 수 있다. Ultrasonic welding for guiding the first welding layer 2431 is performed by applying ultrasonic vibration of, for example, 10 kHz to 75 kHz or more to the bonding surface to induce the vibration frictional heat so that the bonding surfaces are fused by the vibration frictional heat to form the first welding layer 2431, Lt; / RTI > Since the first weld layer 2431 is provided as a resultant bonding layer by ultrasonic welding, the use of an adhesive such as solder or epoxy can be eliminated. Since the use of the adhesive material is excluded, it is possible to prevent defects in which the bonding position is varied by the melting state characteristics of the adhesive material. The position of the clip may be changed due to the variation of the melting state of the adhesive, so that the bonding position may deviate from the designed position. However, since the clip is fastened by the ultrasonic welding, the positional variation can be substantially effectively prevented. Since the use of the adhesive is excluded, the adhesive dotting or printing of the adhesive is omitted, and the process for curing the adhesive, followed by the subsequent cleaning process, can be omitted. For example, clip mounting, ultrasonic welding and encapsulation molding can reduce process steps. This reduction in the number of process steps can realize the effect of reducing the process cost.

제1클립(2300)의 칩 접촉부(2310)로부터 연장되는 연결 제1연장부(2330)는 제1클립(2300)을 반도체 칩(2200)에 중첩되는 영역 이외의 바깥 영역에까지 연장시키는 역할을 하도록 설계된다. 연결 제1연장부(2330)로부터 연장되는 단부는 연결 제1단자부(2350)로 역할할 수 있으며, 연결 제1단자부(2350)는 제1클립(2300)을 다른 기기나 부재에 연결시키는 외부 리드(out lead)로 역할을 할 수 있다. 제1클립(2300)의 연결 제1단자부(2350)는 봉지부(2500)의 측면 바깥에서 일정 각도 벤딩(bending)되어 꺽여진 형상으로 구비될 수 있다. The connection first extension portion 2330 extending from the chip contact portion 2310 of the first clip 2300 serves to extend the first clip 2300 to an outer region other than the region overlapping the semiconductor chip 2200 Is designed. An end extending from the connection first extension portion 2330 may serve as a connection first terminal portion 2350 and the connection first terminal portion 2350 may include an outer lead 2350 connecting the first clip 2300 to another device or member, can serve as an out lead. The connection first terminal portion 2350 of the first clip 2300 may be bent at a predetermined angle bending outside the side surface of the sealing portion 2500.

한편, 반도체 칩(2200)에 대향되는 연결 제1연장부(2330)의 하면 부분에, 반도체 칩의 모서리부(2201)에 대향되도록 위치하는 오목한 홈 구조부(2335)가 구비될 수 있다.A concave groove structure 2335 may be provided on the lower surface of the connection first extension portion 2330 opposite to the semiconductor chip 2200 so as to face the edge portion 2201 of the semiconductor chip.

반도체 칩(2200)이 커플링되는 접촉 제4금속층(2110)의 노출된 일부 부분 상에 제2클립(3300)이 전기적으로 연결될 수 있다. 제2클립(3300)은 제4금속층(2110)의 노출된 일부 부분 상에 위치하는 제2접촉부(3310), 제2접촉부(3310)로부터 외측으로 연장되는 연결 제2연장부(3330), 및 연결 제2연장부(3330)로부터 외측으로 연장되고 봉지부(2500) 외측으로 돌출되도록 연장되는 연결 제2단자부(3350)을 포함하고 제5금속층을 포함하여 이루어질 수 있다. 제2클립(3300)은 리드 프레임 형태로 구비될 수 있으며, 구리층이나 구리 합금층을 포함하는 제5금속층의 판형 도전 부재로 가공될 수 있다. The second clip 3300 can be electrically connected to an exposed part of the contact fourth metal layer 2110 to which the semiconductor chip 2200 is coupled. The second clip 3300 includes a second contact portion 3310 positioned on an exposed portion of the fourth metal layer 2110, a connection second extension portion 3330 extending outward from the second contact portion 3310, And a connection second terminal portion 3350 extending outward from the connection second extension portion 3330 and extending to protrude outward from the sealing portion 2500, and may include a fifth metal layer. The second clip 3300 may be provided in the form of a lead frame, and may be formed of a plate-shaped conductive member of a fifth metal layer including a copper layer or a copper alloy layer.

제2클립(3300)의 제2접촉부(3310)와 제4금속층(2110)의 일부 부분 사이 계면에 초음파 용접으로 제2용접층(3431)이 구비될 수 있다. 제2용접층(3431)은 제2접촉부(3310)와 제4금속층(2110)을 체결시키고, 제4금속층(2110)의 제4금속 원소 및 제2접촉부(3310)의 제5금속 원소가 혼합된 재질로 이루어질 수 있다. A second welding layer 3431 may be provided at the interface between the second contact portion 3310 of the second clip 3300 and a portion of the fourth metal layer 2110 by ultrasonic welding. The second welding layer 3431 is formed by joining the second contact portion 3310 and the fourth metal layer 2110 and by mixing the fourth metal element of the fourth metal layer 2110 and the fifth metal element of the second contact portion 3310 Or the like.

도 5는 초음파 용접을 이용한 반도체 패키지 제조 방법을 보여준다. 5 shows a method of manufacturing a semiconductor package using ultrasonic welding.

도 5를 참조하면, 반도체 패키지(20)는 초음파 용접을 이용하여 제1클립(2300)을 반도체 칩(2200)의 제2금속층(2210) 부분에 융착시키고, 또한, 초음파 용접을 이용하여 제2클립(3300)을 패키지 기판(2100)의 제4금속층(2110)에 융착시켜 제조될 수 있다. 예컨대 제4금속층(2110)을 구비한 패키지 기판(2100) 상에 반도체 칩(2200)을 실장하여 커플링시킨다. 5, the semiconductor package 20 is manufactured by fusing the first clip 2300 to the second metal layer 2210 portion of the semiconductor chip 2200 using ultrasonic welding, and further, by using ultrasonic welding, The clip 3300 can be manufactured by fusing the clip 3300 to the fourth metal layer 2110 of the package substrate 2100. The semiconductor chip 2200 is mounted on the package substrate 2100 having the fourth metal layer 2110 and coupled thereto.

반도체 칩(2200)의 제2금속층(2210)의 일부 부분 상에 위치하는 칩 제1접촉부(2310), 연결 제1연장부(2330), 및 연결 제1단자부(2350)을 포함하고 제3금속층을 포함하는 제1클립(2300)을 반도체 칩(2200) 상에 제공하고, 제1접촉부(2310)와 제2금속층(2210)의 일부 부분 사이 계면을 초음파 용접(ultrasonic welding)시켜 제1용접층(도 4의 2431)을 형성한다. 또한, 패키지 기판(2100)의 제4금속층(2110)의 일부 상측에 제2클립(3300)의 제2접촉부(3310)가 위치하도록, 제2접촉부(3310), 제2연장부(3330), 및 제2단자부(3350)을 포함하는 제2클립(3300)을 제공한다. 제2접촉부(3310)와 제4금속층(2210) 사이 계면을 초음파 용접시켜 제2용접층(도 4의 3431)을 형성하여, 제1클립(2300) 및 제2클립(3300)으로 반도체 칩(2200)에 전기적으로 연결되는 외부측 단자들, 예컨대, 제1단자부(2350) 및 제2단자부(3350)이 봉지부(2500) 외측으로 노출된 구조를 가지는 반도체 패키지(도 4의 20)를 형성할 수 있다. A chip first contact portion 2310 located on a portion of the second metal layer 2210 of the semiconductor chip 2200, a connection first extension portion 2330, and a connection first terminal portion 2350, And the interface between the first contact portion 2310 and a portion of the second metal layer 2210 is subjected to ultrasonic welding to form a first clip 2300 on the semiconductor chip 2200, (2431 in Fig. 4). The second contact portion 3310, the second extension portion 3330, and the third contact portion 3310 are formed on the upper surface of the fourth metal layer 2110 of the package substrate 2100 so that the second contact portion 3310 of the second clip 3300 is positioned. And a second terminal portion 3350. The second clip 3300 includes a first terminal portion 3350 and a second terminal portion 3350. The interface between the second contact portion 3310 and the fourth metal layer 2210 is ultrasonically welded to form a second welding layer 3431 shown in FIG. 4 so that the first clip 2300 and the second clip 3300 are bonded to the semiconductor chip The semiconductor package (20 of FIG. 4) having a structure in which the external terminals such as the first terminal portion 2350 and the second terminal portion 3350 are exposed to the outside of the sealing portion 2500 are formed can do.

도 6은 초음파 용접을 이용한 반도체 패키지 제조 방법을 보여주는 공정 흐름도이다. 6 is a process flow diagram illustrating a method of manufacturing a semiconductor package using ultrasonic welding.

도 6을 참조하면, 반도체 패키지(도 2의 10 또는 도 4의 20)는 상면에 접촉 금속층(도 2의 210 또는 도 4의 2210)을 구비한 반도체 칩(도 2의 200 또는 도 4의 2200)을 제공하고(도 6의 4010), 반도체 칩의 금속층 부분에 하면이 접촉하는 클립(도 2의 300 또는 도 4의 2300, 3300)을 제공한 후(도 6의 4020), 클립의 하면 부분과 금속층 부분을 초음파 용접으로 용접하여 체결시킨 후(도 6의 4030), 봉지부를 몰딩하는 과정으로 제조될 수 있다. Referring to Fig. 6, a semiconductor package (10 in Fig. 2 or 20 in Fig. 4) includes a semiconductor chip (210 in Fig. 2 or 2200 in Fig. 4) (Fig. 6). After providing a clip (300 in Fig. 2 or 2300 and 3300 in Fig. 4) in contact with the metal layer portion of the semiconductor chip (4020 in Fig. 6) And the metal layer portion are welded and welded together by ultrasonic welding (4030 in FIG. 6), and then the sealing portion is molded.

이러한 반도체 패키지 제조 과정은, 클립과 반도체 칩을 초음파 용접으로 연결시키므로, 클립과 반도체 칩을 연결하기 위해서 별도의 접착재나 솔더를 도입하는 것을 생략할 수 있다. 접착재의 사용이 배제되므로, 접착재의 닷팅(adhesive dotting) 또는 프린팅(printing) 과정이 생략될 수 있다. 또한, 접착재로 도입되는 에폭시나 솔더의 큐어(cure)를 위한 어닐링(annealing) 과정이 생략되며, 이후 수반되는 세정(cleaning) 과정이 생략될 수 있다. 따라서, 반도체 패키지 제조 과정은, 클립 마운팅(clip mounting), 초음파 용접 및 봉지재 몰딩(molding)으로 간략화된 공정 단계들로 구성될 수 있다. 이와 같이 중간의 공정 단계들이 생략되어 상대적으로 간단한 공정 단계들로 반도체 패키지를 제조할 수 있어, 공정 비용의 감소 및 패키지 신뢰성의 개선 효과를 구현할 수 있다. In this semiconductor package manufacturing process, since the clip and the semiconductor chip are connected by ultrasonic welding, it is not necessary to introduce a separate adhesive or solder to connect the clip and the semiconductor chip. Since the use of the adhesive is excluded, the adhesive dotting or printing process of the adhesive can be omitted. Also, an annealing process for curing the epoxy or solder introduced into the adhesive may be omitted, and the subsequent cleaning process may be omitted. Thus, the semiconductor package fabrication process may consist of simplified process steps, such as clip mounting, ultrasonic welding, and encapsulation molding. Thus, the intermediate process steps are omitted, and the semiconductor package can be manufactured with relatively simple process steps, thereby reducing the process cost and improving the package reliability.

상술한 바와 같이 본 발명의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 발명에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 발명에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 발명에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. Various other modifications will be possible as long as the technical ideas proposed in the present invention are reflected.

200: 반도체 칩,
300: 클립,
431: 초음파 용접에 의한 용접층. 200: semiconductor chip,
300: clip,
431: Welding layer by ultrasonic welding.

Claims (12)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 상면에 접촉 제1금속층을 포함하는 반도체 칩(chip);
상기 반도체 칩을 봉지하는 봉지부(encapsulant);
상기 반도체 칩의 상기 제1금속층의 일부 부분 상에 위치하는 칩 제1접촉부(chip contact portion), 상기 칩 제1접촉부로부터 외측으로 연장되는 연결 제1연장부(extending portion), 및 상기 연결 제1연장부로부터 외측으로 연장되고 상기 봉지부 외측으로 돌출되도록 연장되는 제1단자부(terminal portion)을 포함하고, 제2금속층으로 이루어진 제1클립(clip);
상기 칩 제1접촉부와 상기 제1금속층의 일부 부분 사이 계면에 형성되어 상기 칩 제1접촉부와 상기 제1금속층을 체결시키고, 상기 제1금속층의 제1금속 원소 및 상기 칩 제1접촉부를 이루는 상기 제2금속층의 제2금속 원소가 혼합된 제1용접층(welding layer);
상기 반도체 칩이 커플링(coupling)되는 접촉 제3금속층을 포함하는 패키지 기판;
상기 패키지 기판의 상기 제3금속층의 일부 부분 상에 위치하는 제2접촉부(chip contact portion), 상기 제2접촉부로부터 외측으로 연장되는 연결 제2연장부(extending portion), 및 상기 연결 제2연장부로부터 외측으로 연장되고 상기 봉지부 외측으로 돌출되도록 연장되는 제2단자부(terminal portion)을 포함하고, 제4금속층으로 이루어진 제2클립(clip); 및
상기 제2접촉부와 상기 제3금속층의 일부 부분 사이 계면에 형성되어 상기 제2접촉부와 상기 제3금속층을 체결시키고, 상기 제3금속층의 제3금속 원소 및 상기 제2접촉부를 이루는 상기 제4금속층의 제4금속 원소가 혼합된 제2용접층(welding layer);을 포함하는 반도체 패키지. A semiconductor chip including a first metal layer on an upper surface thereof;
An encapsulant for encapsulating the semiconductor chip;
A chip first contact portion located on a portion of the first metal layer of the semiconductor chip, a connecting first extending portion extending outwardly from the chip first contact portion, A first clip comprising a second metal layer and including a first terminal portion extending outwardly from the extension portion and extending to project outwardly from the sealing portion;
The first metal layer and the chip first contact portion of the first metal layer, the chip first contact portion and the first metal layer being formed at an interface between the chip first contact portion and a portion of the first metal layer, A first welding layer in which a second metal element of the second metal layer is mixed;
A package substrate comprising a contact third metal layer to which the semiconductor chip is coupled;
A chip contact portion positioned on a portion of the third metal layer of the package substrate, a connecting second extending portion extending outwardly from the second contacting portion, And a second terminal portion extending outwardly from the sealing portion and extending to protrude outward from the sealing portion, the second clip comprising a fourth metal layer; And
The second contact portion and the third metal layer are formed on an interface between the second contact portion and a part of the third metal layer to fasten the second contact portion and the third metal layer and the fourth metal layer and the fourth metal layer, And a second welding layer in which the fourth metal element is mixed. 제6항에 있어서,
상기 패키지 기판은
세라믹(ceramic) 재질을 포함하는 반도체 패키지. The method according to claim 6,
The package substrate
A semiconductor package comprising a ceramic material. 삭제delete 삭제delete 삭제delete 상면에 접촉 제1금속층을 포함하는 반도체 칩(chip)을 제공하는 단계;
상기 반도체 칩을 봉지하는 봉지부(encapsulant)를 형성하는 단계;
상기 봉지부 형성 이전에 상기 반도체 칩의 상기 제1금속층의 일부 부분 상에 위치하는 칩 제1접촉부(chip contact portion), 상기 칩 제1접촉부로부터 외측으로 연장되는 연결 제1연장부(extending portion), 및 상기 연결 제1연장부로부터 외측으로 연장되고 상기 봉지부 외측으로 돌출되도록 연장되는 제1단자부(terminal portion)을 포함하고, 제2금속층으로 이루어진 제1클립(clip)을 제공하는 단계; 및
상기 칩 제1접촉부와 상기 제1금속층의 일부 부분 사이 계면을 초음파 용접(ultrasonic welding)시켜, 상기 칩 제1접촉부와 상기 제1금속층을 체결시키고 상기 제1금속층의 제1금속 원소 및 상기 칩 제1접촉부를 이루는 상기 제2금속층의 제2금속 원소가 혼합된 제1용접층(welding layer)을 형성하는 단계;
상기 반도체 칩을 접촉 제3금속층을 포함하는 패키지 기판에 커플링(coupling)시키는 단계;
상기 패키지 기판의 상기 제3금속층의 일부 부분 상에 위치하는 제2접촉부(contact portion), 상기 제2접촉부로부터 외측으로 연장되는 연결 제2연장부(extending portion), 및 상기 연결 제2연장부로부터 외측으로 연장되고 상기 봉지부 외측으로 돌출되도록 연장되는 제2단자부(terminal portion)을 포함하고, 제4금속층으로 이루어진 제2클립(clip)을 제공하는 단계; 및
상기 초음파 용접(ultrasonic welding)으로 상기 제2접촉부와 상기 제3금속층의 일부 부분 사이 계면에 형성되어 상기 제2접촉부와 상기 제3금속층을 체결시키고, 상기 제3금속층의 제3금속 원소 및 상기 제2접촉부를 이루는 상기 제4금속층의 제4금속 원소가 혼합된 제2용접층(welding layer)을 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법.

Providing a semiconductor chip comprising a first metal layer on an upper surface thereof;
Forming an encapsulant for encapsulating the semiconductor chip;
A chip first contact portion positioned on a portion of the first metal layer of the semiconductor chip prior to forming the encapsulation portion; a connecting first extending portion extending outwardly from the chip first contact portion; And a first terminal portion extending outwardly from the connection first extension portion and extending to project outwardly from the sealing portion, the method comprising: providing a first clip comprising a second metal layer; And
An interface between the chip first contact portion and a portion of the first metal layer is ultrasonically welded to fasten the chip first contact portion and the first metal layer so that the first metal element of the first metal layer, Forming a first welding layer in which a second metal element of the second metal layer as a contact portion is mixed;
Coupling the semiconductor chip to a package substrate comprising a contact third metal layer;
A second contact portion located on a portion of the third metal layer of the package substrate, a connecting second extending portion extending outwardly from the second contacting portion, and a second connecting portion extending from the connecting second extending portion Providing a second clip of a fourth metal layer including a second terminal portion extending outwardly and extending to project outwardly of the sealing portion; And
The second contact portion and the third metal layer are formed at the interface between the second contact portion and a portion of the third metal layer by the ultrasonic welding to fasten the second contact portion and the third metal layer, And forming a second welding layer in which a fourth metal element of the fourth metal layer constituting the second contact is mixed.

삭제delete
KR1020150002995A 2015-01-08 2015-01-08 Semiconductor package by using ultrasonic welding and methods of fabricating the same KR101644913B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150002995A KR101644913B1 (en) 2015-01-08 2015-01-08 Semiconductor package by using ultrasonic welding and methods of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150002995A KR101644913B1 (en) 2015-01-08 2015-01-08 Semiconductor package by using ultrasonic welding and methods of fabricating the same

Publications (2)

Publication Number Publication Date
KR20160085672A KR20160085672A (en) 2016-07-18
KR101644913B1 true KR101644913B1 (en) 2016-08-04

Family

ID=56679721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150002995A KR101644913B1 (en) 2015-01-08 2015-01-08 Semiconductor package by using ultrasonic welding and methods of fabricating the same

Country Status (1)

Country Link
KR (1) KR101644913B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102445515B1 (en) * 2017-09-29 2022-09-21 현대자동차주식회사 POWER MODULE FOR Vehicle
WO2019156420A1 (en) * 2018-02-07 2019-08-15 제엠제코(주) Semiconductor package using conductive metal structure
KR102134718B1 (en) * 2018-02-07 2020-07-17 제엠제코(주) Semiconductor package with metal structure
KR102196397B1 (en) * 2020-05-13 2020-12-30 제엠제코(주) Metal post and semiconductor including the same and method of fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358255A (en) 2000-06-13 2001-12-26 Hitachi Ltd Semiconductor package, manufacturing method therefor, and insulating tape substrate for semiconductor package
US8586480B1 (en) 2012-07-31 2013-11-19 Ixys Corporation Power MOSFET having selectively silvered pads for clip and bond wire attach

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294384A (en) * 2007-04-27 2008-12-04 Renesas Technology Corp Semiconductor device
KR101249745B1 (en) * 2011-05-16 2013-04-03 제엠제코(주) Clip for semiconductor package, semiconductor package using the same amd method for fabricating the package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358255A (en) 2000-06-13 2001-12-26 Hitachi Ltd Semiconductor package, manufacturing method therefor, and insulating tape substrate for semiconductor package
US8586480B1 (en) 2012-07-31 2013-11-19 Ixys Corporation Power MOSFET having selectively silvered pads for clip and bond wire attach

Also Published As

Publication number Publication date
KR20160085672A (en) 2016-07-18

Similar Documents

Publication Publication Date Title
US9240371B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
CN101136380B (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US9018744B2 (en) Semiconductor device having a clip contact
KR20170086828A (en) Clip -bonded semiconductor chip package using metal bump and the manufacturing method thereof
KR101249745B1 (en) Clip for semiconductor package, semiconductor package using the same amd method for fabricating the package
US9054040B2 (en) Multi-die package with separate inter-die interconnects
KR101631232B1 (en) Stack package with clips
CN102332445B (en) Semiconductor device and method of manufacturing the same
KR20160033870A (en) Semiconductor package with clip structure
KR200482370Y1 (en) Clip structure for semiconductor package and semiconductor package including the same
WO2013021726A1 (en) Semiconductor device and method for manufacturing semiconductor device
US9093277B2 (en) Semiconductor device and method of manufacturing the same
KR101644913B1 (en) Semiconductor package by using ultrasonic welding and methods of fabricating the same
JP6230238B2 (en) Semiconductor device and manufacturing method thereof
KR102228945B1 (en) Semiconductor package and method of fabricating the same
JP2013539919A (en) Semiconductor module and method of manufacturing semiconductor module
JP2009267054A (en) Semiconductor device and manufacturing method thereof
JP5553766B2 (en) Semiconductor device and manufacturing method thereof
US20130256920A1 (en) Semiconductor device
JP2010118577A (en) Resin encapsulated semiconductor device and method of manufacturing the same
KR101569769B1 (en) Semiconductor package with clip structure and fabricating method for the same
US20110163432A1 (en) Semiconductor device and method of manufacturing the same
KR20150129269A (en) Clip structure for semiconductor package and semiconductor package including the same, methods of manufacturing for the same
KR101561920B1 (en) Semiconductor package
KR20160003357U (en) Semiconductor package with clip structure

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190708

Year of fee payment: 4