KR20150129269A - Clip structure for semiconductor package and semiconductor package including the same, methods of manufacturing for the same - Google Patents

Clip structure for semiconductor package and semiconductor package including the same, methods of manufacturing for the same Download PDF

Info

Publication number
KR20150129269A
KR20150129269A KR1020140055920A KR20140055920A KR20150129269A KR 20150129269 A KR20150129269 A KR 20150129269A KR 1020140055920 A KR1020140055920 A KR 1020140055920A KR 20140055920 A KR20140055920 A KR 20140055920A KR 20150129269 A KR20150129269 A KR 20150129269A
Authority
KR
South Korea
Prior art keywords
clip body
body portion
clip
heat dissipating
semiconductor chip
Prior art date
Application number
KR1020140055920A
Other languages
Korean (ko)
Inventor
최윤화
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020140055920A priority Critical patent/KR20150129269A/en
Publication of KR20150129269A publication Critical patent/KR20150129269A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Suggested are a clip structure for semiconductor package, a semiconductor package including the same and a manufacturing method thereof. The clip structure includes a clip body part which has a concave receiving groove which accommodates adhesive on a side connected to a semiconductor chip, a downset part which is extended from a clip body part, bent at a certain angel, and has an end part which is coupled with a substrate part where a semiconductor chip is mounted; and a heat radiation slug part which is integrated with a surface part of the clip body part, which is the opposite surface to the surface where the concave receiving groove is formed.

Description

반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법{Clip structure for semiconductor package and semiconductor package including the same, methods of manufacturing for the same}Technical Field [0001] The present invention relates to a clip structure for a semiconductor package, a semiconductor package using the clip structure,

본 발명은 반도체 패키지 기술에 관한 것으로서, 보다 상세하게는 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법에 관한 것이다. The present invention relates to a semiconductor package technology, and more particularly, to a clip structure for a semiconductor package and a semiconductor package using the same.

반도체 패키지는 반도체 칩 또는 다이(die), 리드 프레임(lead frame) 및 패키지 바디(package body)를 포함하여 구성된다. 반도체 칩 또는 다이는 리드 프레임의 다이 패드(die pad) 상에 부착되며, 리드 프레임의 리드(lead)와는 와이어(wire)에 의하여 전기적으로 연결되고 있다. 금속 와이어를 이용하여 반도체 칩과 패키지 외부와의 전기적 신호 교환을 구현한 패키지의 경우 신호 교환의 속도가 느리고, 많은 수의 와이어가 사용되므로 반도체 칩에 전기적 특성 열화가 발생할 수 있다. 금속 와이어를 형성하기 위해 기판에 추가 면적이 요구되므로 패키지의 크기가 증가하고, 반도체 칩의 본딩 패드에 와이어 본딩을 하기 위한 갭(Gap)이 요구되므로 패키지의 전체 높이가 높아질 수 있다. The semiconductor package comprises a semiconductor chip or a die, a lead frame, and a package body. A semiconductor chip or die is attached on a die pad of a lead frame and is electrically connected to a lead of the lead frame by a wire. In the case of the package in which the electrical signal exchange between the semiconductor chip and the outside of the package is implemented by using the metal wire, the speed of signal exchange is slow and a large number of wires are used, so that the electrical characteristic deterioration may occur in the semiconductor chip. Since an additional area is required for forming the metal wire, the size of the package increases and a gap for wire bonding to the bonding pads of the semiconductor chip is required, so that the overall height of the package can be increased.

파워 모스펫(Power MOSFET) 또는 IGBT와 같은 전력용 반도체 소자를 포함하는 반도체 패키지의 경우, 작은 스위칭 손실과 도통 손실을 구현하고자 노력하고 있으며, 낮은 드레인-소스　간 온저항(Rds(ON))을 구현하고자 노력하고 있다. 이러한 반도체 패키지는 스위칭 모드 파워 서플라이(switching mode power supply), DC-DC 컨버터, 형광등용 전자식 안정기, 전동기용 인버터 등의 소자들에 사용될 수 있으며, 이러한 소자들의 에너지 효율을 높이고 발열을 줄임으로써 최종적인 제품의 크기를 줄여 자원 절약을 이루고자 시도되고 있다. 대전류가 흐르는 단자에 접촉하는 와이어(wire)에서 유발되는 저항 증가 및 작은 열용량에 따른 방열 특성 열화 등의 문제를 해결하고자 노력하고 있다.In a semiconductor package including a power semiconductor device such as a power MOSFET or an IGBT, an attempt is made to realize a small switching loss and conduction loss, and a low drain-source on-resistance (Rds (ON)) is realized . These semiconductor packages can be used in devices such as switching mode power supplies, DC-DC converters, fluorescent ballast electronic ballasts, motor inverters, etc. By increasing the energy efficiency of these components and reducing heat generation, It is attempting to save resources by reducing the size of the product. An increase in resistance caused by a wire contacting a terminal through which a large current flows, and deterioration in heat radiation characteristics due to a small heat capacity.

본 발명이 해결하고자 하는 과제는, 열 방출에 보다 유효한 구조를 가져 방열 특성을 개선하여 반도체 패키지의 열적 안전성을 개선한 반도체 패키지를 위한 클립 구조체를 제시하는 것이다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a clip structure for a semiconductor package which has a more effective structure for heat dissipation and improves heat dissipation characteristics to improve the thermal stability of a semiconductor package.

본 발명이 해결하고자 하는 과제는, 반도체 칩에 접착될 때 반도체 칩과의 접합 신뢰도를 향상시켜 전기적 특성의 저하를 방지할 수 있는 반도체 패키지를 위한 클립 구조체를 제시하는 것이다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a clip structure for a semiconductor package which can improve the reliability of bonding with a semiconductor chip when bonded to a semiconductor chip, thereby preventing deterioration of electrical characteristics.

본 발명이 해결하고자 하는 과제는, 열 방출에 보다 유효한 구조를 가져 방열 특성을 개선하여 열적 안전성을 개선한 반도체 패키지를 제시하는 것이다. A problem to be solved by the present invention is to provide a semiconductor package which has a more effective structure for heat dissipation and improves heat dissipation characteristics to improve thermal stability.

본 발명이 해결하고자 하는 과제는, 열 방출에 보다 유효한 구조를 가져 방열 특성을 개선하여 반도체 패키지의 열적 안전성을 개선한 반도체 패키지를 위한 클립 구조체 제조 방법을 제시하는 것이다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of manufacturing a clip structure for a semiconductor package that has a more effective structure for heat dissipation and improves heat dissipation characteristics to improve the thermal stability of a semiconductor package.

본 발명의 일 관점은, 반도체 칩에 접속될 일면에 접착재가 수용될 오목한 수용 홈을 가지는 클립(clip) 몸체부; 상기 클립 몸체부로부터 연장되고 일정 각도 구부러져 상기 반도체 칩이 실장될 기판 부분에 단부가 커플링(coupling)될 다운셋(downset) 부분; 및 상기 수용 홈이 형성된 일면에 반대되는 상기 클립 몸체부 표면 부분에 일체화되도록 체결된 방열 슬러그(slug)부를 포함하는 반도체 패키지를 위한 클립 구조체를 제시한다. According to an aspect of the present invention, there is provided a semiconductor device comprising: a clip body portion having a concave receiving groove on one surface thereof to be connected to a semiconductor chip, A downset portion extending from the clip body portion and bent at a predetermined angle to couple the end portion to the substrate portion on which the semiconductor chip is to be mounted; And a heat dissipating slug portion which is fastened to a surface portion of the clip body portion opposite to the one surface on which the receiving groove is formed.

본 발명의 다른 일 관점은, 반도체 칩에 접속될 클립(clip) 몸체부; 상기 클립 몸체부로부터 연장되고 일정 각도 구부러져 상기 반도체 칩이 실장될 기판 부분에 단부가 커플링(coupling)될 다운셋(downset) 부분; 및 상기 클립 몸체부 표면 부분에 하면이 일체화되도록 체결되고 반대측 상면에 방열 면적을 확장하는 표면확장용 홈을 가지는 방열 슬러그(slug)부를 포함하는 반도체 패키지를 위한 클립 구조체를 제시한다. According to another aspect of the present invention, there is provided a semiconductor device comprising: a clip body portion to be connected to a semiconductor chip; A downset portion extending from the clip body portion and bent at a predetermined angle to couple the end portion to the substrate portion on which the semiconductor chip is to be mounted; And a heat dissipating slug portion having a surface enlarging groove which is fastened to the lower surface of the clip body portion in such a manner that the lower surface of the clip body portion is integrated with the heat dissipating surface of the clip body portion.

본 발명의 다른 일 관점은, 기판 상에 실장된 반도체 칩; 상기 반도체 칩에 접작재에 의해 접속되고, 상기 접착재가 수용될 오목한 수용 홈을 일면에 가지는 클립(clip) 몸체부, 상기 클립 몸체부로부터 연장되고 일정 각도 구부러져 상기 기판 부분에 단부가 커플링(coupling)된 다운셋(downset) 부분, 및 상기 수용 홈이 형성된 일면에 반대되는 상기 클립 몸체부 표면 부분에 일체화되도록 체결된 방열 슬러그(slug)부를 포함하는 클립 구조체; 및 상기 방열 슬러그부의 표면을 노출하며 상기 반도체 칩 및 상기 클립 몸체부, 상기 다운셋 부분을 덮어 보호하는 밀봉부를 포함하는 반도체 패키지를 제시한다. According to another aspect of the present invention, there is provided a semiconductor device comprising: a semiconductor chip mounted on a substrate; A clip body portion connected to the semiconductor chip by a joining material and having a concave receiving groove to receive the adhesive material, the clip body portion extending from the clip body portion and bent at a predetermined angle to couple the end portion to the substrate portion And a heat dissipating slug portion integrally joined to a surface portion of the clip body portion opposite to the one surface on which the receiving groove is formed; And a sealing portion exposing a surface of the heat dissipating slug portion and covering and protecting the semiconductor chip and the clip body portion and the downset portion.

본 발명의 다른 일 관점은, 기판 상에 실장된 반도체 칩; 상기 반도체 칩에 접작재에 의해 접속된 클립(clip) 몸체부, 상기 클립 몸체부로부터 연장되고 일정 각도 구부러져 상기 기판 부분에 단부가 커플링(coupling)된 다운셋(downset) 부분, 및 상기 클립 몸체부 표면 부분에 하면이 일체화되도록 체결되고 반대측 상면에 방열 면적을 확장하는 표면확장용 홈을 가지는 방열 슬러그(slug)부를 포함하는 클립 구조체; 및 상기 방열 슬러그부의 표면을 노출하며 상기 반도체 칩 및 상기 클립 몸체부, 상기 다운셋 부분을 덮어 보호하는 밀봉부를 포함하는 반도체 패키지를 제시한다. According to another aspect of the present invention, there is provided a semiconductor device comprising: a semiconductor chip mounted on a substrate; A clip body portion connected to the semiconductor chip by a joining material, a downset portion extending from the clip body portion and bent at a predetermined angle to couple the end portion to the substrate portion, A clip structure including a heat dissipating slug portion having a surface enlarging groove joined to the lower surface portion so as to integrate the lower surface and expanding the heat radiation area on the opposite upper surface; And a sealing portion exposing a surface of the heat dissipating slug portion and covering and protecting the semiconductor chip and the clip body portion and the downset portion.

본 발명의 다른 일 관점은, 다운셋(downset) 부분이 연장된 클립(clip) 몸체부 상에 방열 슬러그부를 접촉시키는 단계; 상기 방열 슬러그부와 상기 클립 몸체부를 초음파 용접하는 단계; 및 상기 클립 몸체부의 하면 표면에 접착재를 수용할 수용 홈을 형성하는 단계를 포함하는 반도체 패키지를 위한 클립 구조체 제조 방법을 제시한다. According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: contacting a heat dissipating slug portion on a clip body portion where a downset portion extends; Ultrasonic welding the heat dissipating slug part and the clip body part; And forming a receiving groove for receiving the adhesive material on the lower surface of the clip body portion.

본 발명의 다른 일 관점은, 다운셋(downset) 부분이 연장된 클립(clip) 몸체부 상에 방열 슬러그부를 접촉시키는 단계; 상기 방열 슬러그부와 상기 클립 몸체부를 초음파 용접하는 단계; 및 상기 방열 슬러그의 상면 표면에 표면적을 확장하는 표면확장용 홈을 형성하는 단계를 포함하는 반도체 패키지를 위한 클립 구조체 제조 방법을 제시한다. According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: contacting a heat dissipating slug portion on a clip body portion where a downset portion extends; Ultrasonic welding the heat dissipating slug part and the clip body part; And forming a surface enlarging groove on the upper surface of the heat dissipating slug so as to expand a surface area.

본 발명에 따르면, 열 방출에 보다 유효한 구조를 가져 방열 특성을 개선하여 반도체 패키지의 열적 안전성을 개선한 반도체 패키지를 위한 클립 구조체를 제시할 수 있다. 클립 구조체는 방열 슬러그를 몸체부에 초음파 용접으로 일체화하여 구비하여, 방열 특성을 개선할 수 있다. 클립 구조체는 방열 슬러그의 표면에 표면확장용 홈들을 구비하여 방열 표면적의 증대에 따른 방열 효과를 개선할 수 있다. 클럽 구조체는 몸체부의 하면에 접착재로 도입될 솔더를 수용하는 수용 홈을 구비하여, 반도체 칩과 몸체부 사이에 접착층이 보다 많은 양이 유지되도록 유도할 수 있다. 이에 따라, 솔더링(soldering) 과정에서 솔더 물질이 녹으면서 클립 구조체와 반도체 칩의 계면 외부로 솔더 물질이 흘러나가 반도체 칩의 모서리 에지부(edge portion)에까지 흘러들어 소모되는 것을 방지할 수 있다. According to the present invention, it is possible to provide a clip structure for a semiconductor package that has a more effective structure for heat dissipation and improves heat dissipation characteristics, thereby improving the thermal stability of the semiconductor package. The clip structure is provided by integrating the heat dissipating slug to the body portion by ultrasonic welding, thereby improving the heat radiation characteristic. The clip structure may have grooves for surface expansion on the surface of the heat dissipating slug, thereby improving the heat dissipation effect due to an increase in the heat dissipation surface area. The club structure may include a receiving groove for receiving a solder to be introduced as an adhesive material on the lower surface of the body portion so that a greater amount of adhesive layer may be maintained between the semiconductor chip and the body portion. Accordingly, it is possible to prevent the solder material from flowing out of the interface between the clip structure and the semiconductor chip while the solder material melts in the soldering process and flowing to the edge portion of the edge of the semiconductor chip.

클립 구조체의 다운셋(downset) 부분과 반도체 칩의 모서리 에지부(edge portion)가 흘러나온 솔더 물질로 인해 전기적으로 원하지 않게 접촉하는 것을 방지할 수 있어, 이러한 원하지 않은 접촉에 의해서 반도체 칩으로부터 클립 구조체의 다운셋부로 전류가 누설되는 누설 전류 현상을 억제할 수 있다. 또한, 솔더 물질의 원하지 않게 흐름 나가는 유출 현상을 방지할 수 있어, 보다 균일한 접착재층 두께를 유지할 수 있도록 하여 반도체 칩과 클립 구조체 사이의 접착 신뢰도를 향상시킬 수 있으며, 정렬(align)이 완료된 반도체 칩 위의 클립 구조체가 예상치 못한 방향으로 움직이는 현상도 방지할 수 있다.The downset portion of the clip structure and the edge portion of the semiconductor chip can be prevented from electrically unwanted contact due to the flowing solder material, It is possible to suppress a leakage current phenomenon in which a current is leaked to the downset portion of the transistor. In addition, it is possible to prevent an undesired flowing-out phenomenon of the solder material, thereby enabling a more uniform thickness of the adhesive layer to be maintained, thereby improving the adhesion reliability between the semiconductor chip and the clip structure, It is also possible to prevent the clip structure on the chip from moving in an unexpected direction.

도 1은 일 예에 의한 반도체 패키지를 보여주는 단면도이다.
도 2는 일 예에 의한 반도체 패키지를 위한 클립 구조체를 보여주는 단면도이다.
도 3은 일 예에 의한 반도체 패키지를 위한 클립 구조체들의 프레임(frame) 형상을 보여주는 도면이다.
도 4 및 도 5는 다른 일 예에 의한 반도체 패키지를 위한 클립 구조체를 보여주는 단면도 및 평면도이다.
도 6은 또 다른 일 예에 의한 반도체 패키지를 위한 클립 구조체를 보여주는 단면도이다.
도 7 및 도 8은 또 다른 일 예에 의한 반도체 패키지를 위한 클립 구조체를 보여주는 도면들이다.
도 9는 일 예에 의한 반도체 패키지를 위한 클립 구조체를 제조하는 방법을 보여주는 공정 흐름도이다. 1 is a cross-sectional view showing a semiconductor package according to an example.
2 is a cross-sectional view illustrating a clip structure for a semiconductor package according to an example.
3 is a view showing a frame shape of clip structures for a semiconductor package according to an example.
4 and 5 are a cross-sectional view and a plan view showing a clip structure for a semiconductor package according to another example.
6 is a cross-sectional view illustrating a clip structure for a semiconductor package according to another example.
7 and 8 are views showing a clip structure for a semiconductor package according to another example.
9 is a process flow diagram illustrating a method of fabricating a clip structure for a semiconductor package according to an example.

본 발명의 실시예를 첨부 도면을 참조하여 상세히 설명하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되지는 안는다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것일 수 있다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것일 수 있다. 한편, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여된 것일 수 있다. 기재에서 어느 부재의 "상"에 위치하거나 "하부", "측부" 또는 "내부"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다. 반도체 칩은 전자 회로가 집적된 반도체 기판이 칩(chip) 형태로 절단 가공된 형태를 의미할 수 있다. Embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the embodiments of the present invention may be modified into various other forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. The embodiments of the present invention may be provided to enable those skilled in the art to more fully understand the present invention. Accordingly, the shape and the like of the elements in the drawings may be exaggerated to emphasize a clearer description. Meanwhile, in describing the present invention with reference to the accompanying drawings, the same or corresponding components may be denoted by the same reference numerals. The substrate that is located on the "upper" or "lower "," side ", or "inside" of a member in the substrate means a relative positional relationship and is in direct contact with the member, But does not limit the specific case. It is also to be understood that the description of "connected" or "connected" to one component may be directly or indirectly electrically or mechanically connected to another component, Separate components may be interposed to form a connection relationship or a connection relationship. The semiconductor chip may refer to a form in which a semiconductor substrate on which electronic circuits are integrated is cut into chips.

본 발명의 반도체 패키지는 반도체 칩과 리드 프레임(lead frame)의 리드(lead)를 전기적으로 연결하는 구조로서 클립(clip) 형상의 구조체를 도입한다. 클립 형상의 구조체는 방열을 위해 방열 슬러그(slug)를 구비한다. 방열 슬러그는 반도체 패키지의 밀봉부 외측으로 표면이 노출되도록 도입되어, 반도체 칩의 동작에 따라 수반된 열을 외부로 발산 또는 방열시키는 작용을 한다. 방열 슬러그의 표면에는 방열 면적을 확장하는 표면확장용 홈이 다수 개가 구비될 수 있어, 표면 방열 효과를 크게 개선할 수 있다. 표면확장용 홈은 "V"자형 또는 "U"자형 단면 형상을 가질 수 있다.A semiconductor package of the present invention introduces a clip-shaped structure as a structure for electrically connecting a lead of a semiconductor chip and a lead frame. The clip-shaped structure is provided with a heat dissipating slug for heat dissipation. The heat dissipating slug is introduced so that the surface is exposed to the outside of the sealing portion of the semiconductor package, and acts to dissipate or dissipate heat accompanying the operation of the semiconductor chip to the outside. The surface of the heat dissipating slug can be provided with a plurality of grooves for expanding the surface for expanding the heat dissipation area, and the surface heat radiation effect can be greatly improved. The grooves for surface expansion may have a "V" -shaped or "U" -shaped cross-sectional shape.

외부 터미널(terminal)인 외부 연결부재로서 와이어(wire) 대신에 클립(clip) 구조체를 이용하여 와이어리스(wireless) 패키지를 구성할 수 있다. 반도체 칩에 부착되는 클립 구조체를 포함하고 있어, 와이어를 기초로 하는 전기적 연결부를 사용하는 패키지들에 비하여 우수한 전기적 및 열적 성능을 가질 수 있다. 클립 구조체를 구비한 반도체 패키지는 소비자들의 회로 보드(board)내로 설계될 필요가 있고, 이에 따라 회로 보드들이 특유의 풋프린트(footprints) 및 핀 할당들을 가질 수 있다. A wireless package can be constructed using a clip structure instead of a wire as an external connection member which is an external terminal. Includes a clip structure attached to a semiconductor chip and can have superior electrical and thermal performance over packages using electrical connections based on wires. Semiconductor packages with clip structures need to be designed into consumer circuit boards, so that circuit boards can have unique footprints and pin assignments.

본 발명의 반도체 패키지는 접합층 또는 접합부로 이용되는 솔더(solder)를일정한 영역 내로 제한하는 접착재 수용 홈을 가지는 솔더홀 클립(SHC: Solder Hole Clip) 구조체를 제시하고, 이러한 클립 구조체가 반도체 칩에 부착 또는 접착된 솔더홀 클립 패키지(SHC package) 구조의 반도체 패키지를 제시한다. SHC 패키지는 리드 프레임(lead frame) 상에 반도체 칩이 부착되고, 반도체 칩 상에 클립 구조체가 부착된 패키지 구조를 구비할 수 있다. The semiconductor package of the present invention has a solder hole clip (SHC) structure having an adhesive material receiving groove for restricting a solder used as a bonding layer or a bonding region to a predetermined area, And a solder hole clip package (SHC package) structure of a bonded or glued semiconductor package. The SHC package may have a package structure in which a semiconductor chip is mounted on a lead frame and a clip structure is attached on the semiconductor chip.

반도체 칩과 클립 구조 사이에 접착을 위한 접착층으로 솔더층이 도입될 수 있으며, 이때, 반도체 칩의 표면에 대향되는 클립 구조체의 표면에 접착재로 도입된 솔더가 담기는 수용 홈 구조가 다수 개 구비될 수 있다. 수용 홈은 "V"자형 또는 "U"자형 단면 형상을 가질 수 있다. 솔더는 수용홈 내로 수용되어, 반도체 칩과 클립 구조체 간의 보다 많은 양의 솔더가 유지되도록 유도하여 솔더층의 접합 강도를 크게 개선하는 효과를 유도할 수 있다. 솔더를 이용한 접착 과정을 수행할 때, 설정된 접합 부분 외측으로 솔더가 원하지 않게 흘러나가 불필요하게 소모되어, 접합 구조에 직접적으로 참여하는 솔더의 양이 극심하게 부족해져 접합 구조가 취약해지거나 또는 전기적으로 단락되는 불량 현상이 유발되는 것을 유효하게 방지할 수 있다. 또한, 흘러나간 솔더가 반도체 칩의 모서리 에지(edge)부를 덮어 에지부에 클립 구조체가 단락되는 현상 및 이러한 단락에 의한 전류 누설 현상을 유효하게 방지할 수 있다. A solder layer may be introduced as an adhesive layer for bonding between the semiconductor chip and the clip structure. At this time, a plurality of receiving groove structures for receiving the solder introduced as an adhesive material on the surface of the clip structure facing the surface of the semiconductor chip . The receiving groove may have a "V" -shaped or "U" -shaped cross-sectional shape. The solder is housed in the receiving groove to induce a larger amount of solder between the semiconductor chip and the clip structure to be held, thereby improving the bonding strength of the solder layer. When performing the bonding process using the solder, the solder is unnecessarily drained out of the set junction portion unnecessarily, and the amount of the solder directly participating in the junction structure is severely shortened, It is possible to effectively prevent occurrence of a defective phenomenon. In addition, it is possible to effectively prevent the phenomenon that the flowing solder covers the edge portion of the semiconductor chip and the clip structure is short-circuited to the edge portion and the current leakage phenomenon due to such short circuit.

도 1은 일 예에 의한 반도체 패키지를 보여주고, 도 2는 클립 구조체를 보여주고, 도 3은 클립 구조체들의 프레임(frame) 형상을 보여준다. FIG. 1 shows a semiconductor package according to one example, FIG. 2 shows a clip structure, and FIG. 3 shows a frame shape of clip structures.

도 1을 참조하면, 일 예의 반도체 패키지(10)는, 실질적으로 반도체 칩(120)이 실장되는 기판으로서 리드프레임(leadframe: 100)을 포함한다. 리드프레임(100)의 일 부분은 리드프레임 패드(leadframe pad: 101)로서 그 상에 반도체 칩(200)이 실장되고, 반도체 칩(200)의 하면에 구비된 단자들에 전기적으로 연결될 수 있다. 반도체 칩(200)으로부터 패키지 외부로의 신호 전달을 위한 리드(lead: 103, 105)가 구비될 수 있다. Referring to FIG. 1, an example semiconductor package 10 includes a lead frame 100 as a substrate on which a semiconductor chip 120 is mounted. A part of the lead frame 100 is a leadframe pad 101 on which the semiconductor chip 200 is mounted and can be electrically connected to the terminals provided on the bottom surface of the semiconductor chip 200. And leads 103 and 105 for transferring signals from the semiconductor chip 200 to the outside of the package.

도 1과 함께 도 2를 참조하면, 리드프레임 패드(101) 상에는 반도체 칩(200)이 실장되고, 반도체 칩(200) 위에는 클립 구조체(300)의 일 부분, 예컨대, 클립부(310)의 클립 몸체부(312)가 접속된다. 클립 구조체(300)는 클립부(310) 상에 방열 슬러그(slug)부(330)이 일체화된 형상으로 구비된다. 클립부(310)는 클립 몸체부(312)와 이로부터 연장되는 다른 일 단부 부분, 예컨대, 다운셋(downset) 부분(314)를 포함하여 구비될 수 있다. 다운셋 부분(314)은 클립 몸체부(312)로부터 연장되고 일정 각도 구부러져 반도체 칩(200)이 실장된 기판 부분 중 리드(105) 부분에 단부(317)가 체결 접속 또는 커플링(coupling)된다. 클립 몸체부(312)가 접속되는 반도체 칩(200)의 상면에는 MOSFET의 소스(source) 전극이나 IGBT의 컬렉터 전극과 같은 대전류가 흐르는 단자가 위치할 수 있으며, 클립 몸체부(312)는 이러한 단자에 연결되어 대전류가 흐르는 통로로 이용될 수 있다. 판상 형태의 클립 몸체부(312)는 와이어 본딩 구조에 비해 넓은 접촉 면적을 제공하여 접촉 저항을 감소시키고, 보다 넓은 단면적을 가지며 접속되어 온(On) 저항의 감소를 유도할 수 있다. 또한, 넓은 접촉 면적은 반도체 칩(200)으로부터의 발열 경로를 보다 넓게 유도할 수 있어, 원활한 방열 효과를 유도할 수 있다. 2, a semiconductor chip 200 is mounted on the lead frame pad 101 and a part of the clip structure 300, for example, a clip of the clip portion 310, The body portion 312 is connected. The clip structure 300 is provided with a heat dissipating slug part 330 integrated with the clip part 310. Clip portion 310 may include a clip body portion 312 and another end portion extending therefrom, for example, a downset portion 314. The downset portion 314 extends from the clip body portion 312 and is bent at a predetermined angle so that the end portion 317 is fastened or coupled to the portion of the lead 105 of the substrate portion on which the semiconductor chip 200 is mounted . A terminal through which a large current flows such as a source electrode of a MOSFET or a collector electrode of an IGBT may be positioned on the upper surface of the semiconductor chip 200 to which the clip body 312 is connected, And can be used as a passage through which a large current flows. The plate-shaped clip body 312 provides a wider contact area compared to the wire bonding structure, thereby reducing contact resistance, having a wider cross-sectional area and leading to reduced on resistance. In addition, the wide contact area can lead to a wider heat path from the semiconductor chip 200, and can induce a smooth heat dissipation effect.

도 2를 참조하면, 클립부(310)는 반도체 칩(200)에 실질적으로 부착되는 영역 부분으로 클립 몸체부(312)를 구비하고, 클립 몸체부(312)로부터 연장되고 클립 몸체부(312)의 표면에서 일정 각도 꺾여 구부러진 형태로 벤딩(bending)된 부분으로 다운셋 부분(314)이 설정될 수 있다. 다운셋 부분(314)는 클립 몸체부(312)의 상면이 위치하는 계면(319)에 대해서 예컨대 아래 방향으로 일정 각도 구부러진 부분으로 형성될 수 있으며, 다운셋 부분(314)의 끝단 단부(317)는 리드(105) 표면에 접촉 연결되도록 다운셋 부분(314)이 구부러지는 각도가 설정될 수 있다. 다운셋 부분(314)은 반도체 칩(200)에 전기적으로 연결되는 클립 몸체부(312)와 리드프레임(100)의 리드(105)를 전기적 및 열적으로 연결시키는 연결 부재로 작용할 수 있다. 2, the clip portion 310 has a clip body portion 312 as a portion of an area substantially attached to the semiconductor chip 200, and extends from the clip body portion 312 and has a clip body portion 312, The downset portion 314 may be set as a portion bended in a bent shape bent at a predetermined angle from the surface of the lower portion 314. The downset portion 314 may be formed as a portion that is bent at a certain angle in the downward direction with respect to the interface 319 where the upper surface of the clip body portion 312 is located and the end portion 317 of the downset portion 314, The angle at which the downset portion 314 is bent may be set so as to be in contact with the surface of the lead 105. [ The downset portion 314 may serve as a connecting member for electrically and thermally connecting the lead body 100 with the clip body portion 312 electrically connected to the semiconductor chip 200.

다웃셋 부분(314)과 클립 몸체부(312)와의 사이에는 단차홈(318)이 구비될 수 있다. 단차홈(318)은 클립 몸체부(314)의 하면인 반도체 칩(200)과 마주보는 표면에서 다운셋 부분(314) 사이에 오목한 홈 형상을 가지도록 형성될 수 있다. 단차홈(318)은 클립 몸체부(312)와 다운셋 부분(314) 사이 부분을 하프 에칭(half etching)하거나 단조하여 오목한 형상으로 구현될 수 있다. 이러한 단차홈(318) 부분은 반도체 칩(200)의 모서리 에지부와 클립부(310) 부분, 특히, 다운셋 부분(314) 사이의 이격 간격을 보다 넓게 확보하기 위해서 도입된다. A stepped groove 318 may be provided between the adjacent set portion 314 and the clip body portion 312. [ The stepped groove 318 may be formed to have a concave groove shape between the downset portion 314 and the surface facing the semiconductor chip 200 which is the lower surface of the clip body portion 314. [ The stepped groove 318 may be formed in a concave shape by half etching or forging a portion between the clip body 312 and the downset portion 314. This stepped groove 318 portion is introduced in order to secure a wider spacing between the edge portion of the semiconductor chip 200 and the clip portion 310, particularly, the downset portion 314.

전력 반도체 칩(200)의 경우 모서리 에지부는 누설 전류(leakage current)가 용이하게 유발될 수 있는 취약점일 수 있다. 다운셋 부분(314)은 클립 몸체부(312)로부터 벤딩된 형상을 가지므로, 이러한 모서리 에지부에 상대적으로 근접하게 위치할 수 있으며, 경우에 따라 모서리 에지부와 원하지 않게 접촉될 경우 누설 전류의 경로가 원하지 않게 구성될 수 있다. 반도체 칩(200)의 모서리 에지부와 다운셋 부분(314)과의 접촉을 방지하여 누설 전류를 방지하기 위해서, 이들 사이의 이격을 보다 넓게 확보할 수 있도록 모서리 에지부에 대응되어 마주보는 부분에 단차홈(318)을 구비할 수 있다. In the case of the power semiconductor chip 200, the corner edge portion may be a vulnerability that can easily cause leakage current. The downset portion 314 has a bend shape from the clip body portion 312 and thus can be positioned relatively close to such edge edge portion and, in some cases, if it is inadvertently contacted with the edge edge portion, The path may be undesirably configured. In order to prevent a leakage current from being prevented from being brought into contact with the corner edge portion of the semiconductor chip 200 and the downset portion 314, A stepped groove 318 may be provided.

도 1 및 도 2를 다시 참조하면, 반도체 칩(200)과 클립 구조체(300)의 클립부(310)의 몸체부(312)의 사이에 접착재(400)가 예컨대 솔더의 층을 포함하여 구비될 수 있다. 반도체 칩(200)과 리드프레임 패드(101)의 사이에 또 다른 접착재의 층(도시되지 않음)이 구비될 수도 있다. 접착재를 수용하는 수용 홈(311)이 클립 몸체부(312)의 하면(313) 표면에 구비된다. 수용 홈(311)은 다수 개가 이러한 홈 형상을 제공하는 마크툴(mark tool) 또는 몰드(mold)를 이용한 덴트(dent) 형성 과정이나 프레스(press) 과정으로 형성될 수 있다. 수용 홈(311)은 "V" 자 단면 형상이나 "U"자 단면 형상을 가지도록 형성될 수 있다. 1 and 2, an adhesive 400 may be provided between the semiconductor chip 200 and the body portion 312 of the clip portion 310 of the clip structure 300, for example, including a layer of solder . Another layer (not shown) of adhesive material may be provided between the semiconductor chip 200 and the lead frame pad 101. [ A receiving groove 311 for receiving the adhesive is provided on the lower surface 313 of the clip body 312. The receiving groove 311 may be formed by a dent formation process or a press process using a mark tool or a mold in which a plurality of such groove shapes are provided. The receiving groove 311 may be formed so as to have a "V" -shaped cross section or a "U" -shaped cross section.

수용 홈(311)은 그 내부 공간에 솔더 물질과 같은 접착재를 수용하여 유지하도록 구비된다. 반도체 칩(200) 상에 클립 구조체(300)의 클립부(310)를 접착하는 과정은, 반도체 칩(200) 상에 또는 클립 몸체부(312)의 하면(313) 상에 솔더와 같은 접착재를 도포하고, 반도체 칩(200)과 클립 몸체부(312)를 합지 또는 부착하고, 솔더층을 리플로우(reflow)하여 체결시키는 과정을 포함할 수 있다. 솔더 리플로우 시 솔더가 반도체 칩(200)과 클립 몸체부(312) 사이 계면 외부로 흘러 나올 수 있으나, 수용 홈(311)은 이러한 솔더의 흐름을 내부 공간으로 수용하여 유지시킴으로써, 솔더가 외부로 솔더의 유출되어 소실되는 현상을 억제한다. 이에 따라, 반도체 칩(200)과 클립 몸체부(312) 또는 클립부(310) 사이 계면 부분에 보다 많은 양의 솔더가 잔존하도록 유도하여, 솔더층의 접착 강도를 증가시켜 반도체 패키지의 신뢰성, 특히 기계적 접착 강도를 개선할 수 있다. 접착 강도의 개선으로 온 저항(Rds on) 등의 전기적 특성 및 열 피로 특성 등과 같은 신뢰성 저하 문제를 유효하게 방지할 수 있다. 얼라인(align)이 완료된 반도체 칩 또는 리드프레임 위의 클립이 예상치 못한 방향으로 움직여 패지지 구조가 비틀어져 불량이 유발되는 것을 유효하게 방지할 수 있다. The receiving groove 311 is provided to receive and hold an adhesive material such as solder material therein. The process of bonding the clip 310 of the clip structure 300 onto the semiconductor chip 200 may include bonding an adhesive such as solder on the semiconductor chip 200 or the lower surface 313 of the clip body 312 And then joining or attaching the semiconductor chip 200 and the clip body 312 together and reflowing and fastening the solder layer. The solder reflow solder can flow out of the interface between the semiconductor chip 200 and the clip body 312. The receiving groove 311 accommodates and holds the flow of the solder in the internal space, Thereby suppressing the phenomenon that the solder flows out and disappears. This leads to a greater amount of solder remaining at the interface between the semiconductor chip 200 and the clip body 312 or the clip 310 to increase the bonding strength of the solder layer, The mechanical bonding strength can be improved. It is possible to effectively prevent the problem of lowering of reliability such as electrical characteristics such as on-resistance (Rds on) and thermal fatigue characteristics owing to the improvement of the bonding strength. It is possible to effectively prevent the semiconductor chip or the lead frame on which alignment has been completed from moving in an unexpected direction and distorting the lid supporting structure to cause defects.

흘러나간 솔더가 단차홈(318) 부위로 흘러들어가거나 또는 반도체 칩(200)의 모서리 에지부를 덮도록 흘러나갈 경우, 흘러나온 솔더 부분에 의해서 단차홈(318)에 의해 확보되어 있던 반도체 칩(200)의 모서리 에지부와 다운셋 부분(314) 사이의 이격 간격이 축소되거나 또는 다운셋 부분(314)과 모서리 에지부가 닿을 수 있어 이러한 부분이 누설 전류의 경로로 이용될 수 있다. 이에 따라, 원하지 않은 누설 전류가 극심해지는 현상이 유발되어, 반도체 패키지의 전기적 신뢰성이 저하될 수 있다. 본 발명은 솔더를 담아 유지하는 수용 홈(311)을 구비함으로써, 이러한 솔더가 흘러 나오는 현상을 억제하여 솔더를 접합 부위에 한정되도록 유도할 수 있다. When the flowing solder flows into the area of the stepped groove 318 or flows out to cover the edge of the semiconductor chip 200, the solder portion of the semiconductor chip 200 secured by the stepped groove 318 May be reduced or the downset portion 314 and the edge of the corner may be touched so that this portion may be used as a path for the leakage current. As a result, undesired leakage currents are caused to become extreme, and the electrical reliability of the semiconductor package may be deteriorated. The present invention has a receiving groove (311) for holding a solder so as to suppress the flow of such solder, thereby guiding the solder to be confined to the joint portion.

도 1 및 도 2를 다시 참조하면, 클립부(310) 상에 방열 슬러그부(330)가 일체화되어 체결된다. 이러한 일체화 체결은 클립부(310) 상면에 방열 슬러그부(330)의 하면을 접촉시키고, 초음파 용접(ultrasonic welding)을 수행하는 용접 과정에 의해 구현될 수 있다. 초음파 용접은 20kw 내지 60kw의 초음파 세기를 계면 부분(319)에 인가함으로써, 계면에서 용접에 의한 일체화가 유도되도록 수행될 수 있다. 초음파 용접은 별다른 접착층의 도입없이 방열 슬러그부(330)와 클립부(310)를 직접적을 접촉시킨 상태에서 체결 및 일체화할 수 있다. 이에 따라, 방열 슬러그부(330)에 클립부(310)가 다른 층의 개입없이 직접적으로 접촉 연결될 수 있다. 즉, 이종 계면을 최소화할 수 있어, 이종 계면에 의한 열 전달 흐름의 방해를 해소할 수 있다. 이에 따라, 클립부(310)로부터 방열 슬러그부(330)로의 열 전달 효율을 개선할 수 있다. Referring again to FIGS. 1 and 2, the heat dissipating slug part 330 is integrated and fastened on the clip part 310. Such an integral fastening may be realized by a welding process in which the lower surface of the heat dissipating slug part 330 is brought into contact with the upper surface of the clip part 310 and ultrasonic welding is performed. The ultrasonic welding can be performed so that the integration by welding at the interface is induced by applying the ultrasonic intensity of 20 kW to 60 kW to the interface portion 319. The ultrasonic welding can be performed by integrating the heat dissipating slug part 330 and the clip part 310 in direct contact with each other without any adhesive layer being introduced. Accordingly, the clip portion 310 can be directly contact-connected to the heat dissipating slug portion 330 without intervention of another layer. That is, the heterogeneous interface can be minimized, and the interference of the heat transfer flow by the heterogeneous interface can be solved. Thus, heat transfer efficiency from the clip portion 310 to the heat dissipating slug portion 330 can be improved.

클립부(310)는 구리를 포함하는 금속 재질로 이루어질 수 있으며, 방열 슬러그부(330)는 구리나 알루미늄(Al)과 같은 금속 재질로 이루어질 수 있다. 방열 슬러그부(330)는 금속 재질이나 다른 재질의 판형 부재에 금속 재질이 코팅(coating)되거나 도금된 부재로도 이용될 수 있다. 방열 슬러그부(330)는 클립부(310)와 동일한 금속 재질을 포함하거나 또는 다른 재질을 포함하여 구비될 수도 있다. 클립부(310)는 0.1㎜ 내지 1.5㎜ 두께를 가질 수 있고, 방열 슬러그부(330)는 0.1㎜ 내지 1.5㎜ 두께의 판재 형태를 가질 수 있다. The clip portion 310 may be made of a metal material including copper, and the heat dissipating slug portion 330 may be made of a metal material such as copper or aluminum (Al). The heat dissipating slug part 330 may be a metal material coated or plated with a metal material or a plate material of another material. The heat dissipating slug part 330 may include the same metal material as the clip part 310, or may include another material. The clip portion 310 may have a thickness of 0.1 mm to 1.5 mm, and the heat dissipating slug portion 330 may have a plate shape of 0.1 mm to 1.5 mm thick.

도 1을 참조하면, 방열 슬러그부(330)의 상면 표면은 밀봉부(400) 외측으로 노출될 수 있다. 밀봉부(400)는 방열 슬러그부(400)의 표면을 노출하며 반도체 칩(200) 및 클립부(310)의 몸체부(312)와 다운셋 부분(314)을 덮어 보호하도록 형성될 수 있다. 밀봉부(400)는 에폭시몰딩재(EMC)를 이용한 몰딩(moding) 과정으로 형성될 수 있다. 밀봉부(400)는 리드 프레임(100)의 하면을 노출하도록 형성되어, 열 방출 효과를 보다 더 크게 유도할 수 있다. Referring to FIG. 1, the upper surface of the heat dissipating slug part 330 may be exposed to the outside of the sealing part 400. The sealing portion 400 may be formed to cover the body portion 312 and the downset portion 314 of the semiconductor chip 200 and the clip portion 310 while exposing the surface of the heat dissipating slug portion 400. The sealing portion 400 may be formed by a modifying process using an epoxy molding material (EMC). The sealing portion 400 may be formed to expose the lower surface of the lead frame 100, thereby further inducing the heat radiation effect.

도 2와 함께 도 3을 참조하면, 클립 구조체(300)는 다수 개가 나란히 배열되고, 각각의 클립 구조체(300)가 지지 몸체부(350)에 연결되어 프레임 형태로 제품화될 수 있다. 도 3은 프레임 형태로 제품화된 형상을 보여주는 사진이다. 또는 하나의 열(303) 만이 몸체부에 의해 연결되어 릴(reel) 형태(도시되지 않음)로 제품화될 수 있다. 지지 몸체부(350)는 클립부(310)의 클립 몸체부(312)나 다운 셋부(314)에 연결될 수 있다. 이와 같이 프레임 형태나 릴 형태로 제품화되므로, 반도체 패키지(10)를 대량으로 양산하는 과정에 클립 구조체(300)가 유효하게 대량으로 공급될 수 있다. Referring to FIG. 3 together with FIG. 2, a plurality of clip structures 300 may be arranged side by side, and each clip structure 300 may be connected to the support body 350 to be produced as a frame. 3 is a photograph showing a shape produced in the form of a frame. Or only one row 303 may be connected by the body portion and produced in a reel shape (not shown). The support body portion 350 can be connected to the clip body portion 312 or the downset portion 314 of the clip portion 310. As a result, the clip structure 300 can be effectively supplied in a large quantity in the process of mass-producing the semiconductor package 10 in large quantities.

도 4 및 도 5는 다른 일 예에 의한 반도체 패키지 및 클립 구조체를 설명하기 위해서 각각 제시한 단면도 및 평면도이다. 4 and 5 are a cross-sectional view and a plan view, respectively, for explaining a semiconductor package and a clip structure according to another example.

도 4 및 도 5를 함께 참조하면, 클립 구조체(1300)는 클립 몸체부(1312)와 다운 셋부(1314)를 구비한 클립부(1310)와 클립부(1310) 상면(1315)에 초음파 용접된 방열 슬러그부(1330)을 구비한다. 계면(1319)는 초음파 용접에 의해 일체화될 수 있다. 클립 몸체부(1312)의 하면(1313)에는 솔더와 같은 접착재를 수용할 수용 홈(1311)이 구비된다. 다운 셋부(1314)와 클립 몸체부(1312)의 사이에는 단차 홈(1318)이 구비된다. 다운 셋부(1314)의 끝단 단부(1317)가 하면(1313)과 실질적으로 평행한 표면을 가져 리드(도 1의 105)에 평행하게 마주볼 수 있도록, 다운 셋부(1314)는 몸체부(1312)와 계단 형상(1316)을 가지게 구부러질 수 있다. 이러한 계단 형상(1316)은 다수 개가 구비될 수도 있다. 4 and 5, the clip structure 1300 includes a clip portion 1310 having a clip body portion 1312 and a downset portion 1314, and an upper surface 1315 of the clip portion 1310, And a heat dissipating slug portion 1330. The interface 1319 can be integrated by ultrasonic welding. The lower surface 1313 of the clip body portion 1312 is provided with a receiving groove 1311 for receiving an adhesive such as solder. A stepped groove 1318 is provided between the downset portion 1314 and the clip body portion 1312. Downset portion 1314 includes a body portion 1312 such that the end portion 1317 of the downset portion 1314 has a surface substantially parallel to the bottom surface 1313 and can face the lead (105 in FIG. 1) And a step shape 1316, as shown in FIG. A plurality of such stepped shapes 1316 may be provided.

클립 몸체부(1312)의 크기에 비해 슬러그부(1330)가 작은 크기를 가지는 판형 부재로 도입될 수 있다. 이에 비해, 도 2에 제시된 바와 같이 클립 몸체부(312)의 크기에 비해 슬러그부(330)가 더 큰 크기를 가져 가장자리 부분들이 외측으로 돌출되는 판형 부재로 도입될 수 있다. 요구되는 열 방출 효과에 따라 슬러그부(330)의 크기는 조절될 수 있으며, 보다 큰 크기를 가지는 경우가 열 방출에 보다 유효하다. The slug portion 1330 can be introduced into the plate member having a small size as compared with the size of the clip body portion 1312. [ In contrast, as shown in FIG. 2, the slug part 330 has a larger size than that of the clip body part 312, so that the edge parts can be introduced into the plate member protruding outward. The size of the slug part 330 can be adjusted according to the required heat release effect, and the case of having a larger size is more effective in heat release.

도 6 내지 도 8은 또 다른 일 예에 의한 반도체 패키지 및 클립 구조체를 보여준다. 도 7은 클립 구조체의 상면을 보여주고, 도 8을 클립 구조체의 하면을 보여주는 사진들이다. 6 to 8 show a semiconductor package and clip structure according to another example. Fig. 7 shows a top view of the clip structure, and Fig. 8 shows pictures showing the bottom surface of the clip structure.

도 6 내지 도 8을 함께 참조하면, 클립 구조체(2300)는 클립 몸체부(2312)와 다운 셋부(2314)를 구비한 클립부(2310)와 클립부(2310) 상면에 초음파 용접된 방열 슬러그부(2330)를 구비한다. 계면(2319)는 초음파 용접에 의해 일체화될 수 있다. 클립 몸체부(2312)의 하면에는 솔더와 같은 접착재를 수용할 수용 홈이 도입되지 않을 수 있다. 경우에 따라 수용 홈이 도입될 수도 있다. 다운 셋부(2314)와 클립 몸체부(2312)의 사이에는 단차 홈(2318)이 구비되고, 끝단 단부(2317)가 아래에 위치하게 다운 셋부(2314)가 구부러진 형상으로 구비될 수 있다. 6 to 8, the clip structure 2300 includes a clip portion 2310 having a clip body portion 2312 and a downset portion 2314, and a heat dissipating slug portion 2310 welded to the upper surface of the clip portion 2310 by ultrasonic welding. (2330). The interface 2319 can be integrated by ultrasonic welding. A receiving groove for receiving an adhesive material such as solder may not be introduced into the lower surface of the clip body portion 2312. In some cases, a receiving groove may be introduced. A stepped groove 2318 may be provided between the downset portion 2314 and the clip body portion 2312 and the downset portion 2314 may be bent so that the end portion 2317 is positioned at the bottom.

슬러그부(2330)의 상측 표면(2332)에는 표면확장용 홈(2331)이 구비된다. 표면확장용 홈(2331)은 다수 개가 이러한 홈 형상을 제공하는 돌기들을 구비한 마크툴(mark tool) 또는 몰드(mold)를 이용하는 덴트(dent) 형성 과정이나 프레스(press) 과정으로 형성될 수 있다. 표면확장용 홈(2311)은 "V" 자 단면 형상이나 "U"자 단면 형상을 가지도록 형성될 수 있으며, 방열 슬러그부(2330)의 몰딩부 외측으로 노출되는 표면의 면적을 증가시켜 열 방출 또는 발산을 개선할 수 있다. The upper surface 2332 of the slug part 2330 is provided with a groove 2331 for extending the surface. The surface extension grooves 2331 can be formed by a dent formation process or a press process using a mark tool or a mold having a plurality of projections that provide such a groove shape . The surface expansion grooves 2311 can be formed to have a "V" -shaped cross section or a "U" -shaped cross section, thereby increasing the surface area of the heat dissipating slug portion 2330 exposed to the outside of the molding portion, Or divergence can be improved.

도 9는 일 예에 의한 반도체 패키지를 위한 클립 구조체를 제조하는 방법을 보여주는 공정 흐름도이다. 9 is a process flow diagram illustrating a method of fabricating a clip structure for a semiconductor package according to an example.

도 9와 함께 도 2를 함께 참조하면, 다운셋(downset) 부분(314)이 연장된 클립(clip) 몸체부(312) 상에 방열 슬러그부(330)를 접촉시키고(도 9의 910), 방열 슬러그부(330)와 클립 몸체부(310)를 초음파 용접하여 일체화한다(도 9의 930). 이러한 초음파 용접 과정을 이용하여 본 발명에 따른 클립 구조체(도 2의 300)를 제조할 수 있다. 이때, 초음파 용접을 수행하기 이전에 클립 몸체부(도 2의 310)의 하면 표면에 접착재를 수용할 수용 홈(311)을 덴트 형성 또는 프레스 과정으로 형성할 수 있다. 또는 초음파 용접 이후에 이러한 수용 홈(311)을 형성할 수도 있다. Referring to FIG. 2 together with FIG. 9, a downset portion 314 is brought into contact with the heat dissipating slug portion 330 on the extended clip body portion 312 (910 of FIG. 9) The heat dissipating slug part 330 and the clip body part 310 are ultrasonically welded and integrated (930 of FIG. 9). The clip structure (300 of FIG. 2) according to the present invention can be manufactured by using the ultrasonic welding process. At this time, the receiving groove 311 for receiving the adhesive material may be formed on the lower surface of the clip body 310 (FIG. 2) before the ultrasonic welding is performed by dent formation or pressing. Alternatively, such receiving groove 311 may be formed after ultrasonic welding.

도 9와 함꼐 도 6을 참조하면, 클립 몸체부(2310) 상에 방열 슬러그부(2330)을 초음파 용접하고(도 9의 930), 방열 슬러그부(2330)의 표면(2332)에 표면확장용 홈(2331)을 덴트 형성 또는 프레스 과정으로 형성할 수 있다. 또는 표면확장용 홈(2331)은 스탬핑(stamping) 또는 펀칭(punching) 과정으로 형성될 수도 있다. 또는 초음파 용접 이전에 이러한 표면확장용 홈(2331)을 형성할 수도 있다. 9, the heat dissipating slug portion 2330 is ultrasonically welded (930 of FIG. 9) on the clip body portion 2310, and the surface 2332 of the heat dissipating slug portion 2330 is expanded The groove 2331 can be formed by dent formation or pressing process. Or the grooves 2331 for extending the surface may be formed by a stamping or a punching process. Or it may be possible to form such a surface expanding groove 2331 before ultrasonic welding.

상술한 바와 같이 본 발명의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 발명에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 발명에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 발명에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. Various other modifications will be possible as long as the technical ideas proposed in the present invention are reflected.

310: 클립부, 311: 접착재 수용 홈,
2330: 슬러그부, 2331: 표면확장용 홈. 310: clip portion, 311: adhesive material receiving groove,
2330: slug part, 2331: groove for surface expansion.

Claims (12)

반도체 칩에 접속될 일면에 접착재가 수용될 오목한 수용 홈을 가지는 클립(clip) 몸체부;
상기 클립 몸체부로부터 연장되고 일정 각도 구부러져 상기 반도체 칩이 실장될 기판 부분에 단부가 커플링(coupling)될 다운셋(downset) 부분; 및
상기 수용 홈이 형성된 일면에 반대되는 상기 클립 몸체부 표면 부분에 일체화되도록 체결된 방열 슬러그(slug)부를 포함하는 반도체 패키지를 위한 클립 구조체.A clip body portion having a concave receiving groove to receive an adhesive material on one surface thereof to be connected to the semiconductor chip;
A downset portion extending from the clip body portion and bent at a predetermined angle to couple the end portion to the substrate portion on which the semiconductor chip is to be mounted; And
And a heat dissipating slug portion fastened to a surface portion of the clip body portion opposite to the one surface on which the receiving recess is formed. 제1항에 있어서,
상기 방열 슬러그부는
상기 클립 몸체부에 초음파 용접(ultrasonic welding)된 반도체 패키지를 위한 클립 구조체.The method according to claim 1,
The heat dissipating slug portion
And a clip structure for a semiconductor package ultrasonically welded to the clip body. 제1항에 있어서,
상기 방열 슬러그부는
상기 클립 몸체부와 동일한 금속 또는 다른 금속을 포함하는 반도체 패키지를 위한 클립 구조체.The method according to claim 1,
The heat dissipating slug portion
Wherein the clip body portion comprises the same metal or other metal as the clip body portion. 제1항에 있어서,
상기 방열 슬러그부는
상기 클립 몸체부보다 큰 크기를 가지는 판형 부재이거나
또는 상기 클립 몸체부보다 작은 크기를 가지는 판형 부재인 반도체 패키지를 위한 클립 구조체.The method according to claim 1,
The heat dissipating slug portion
A plate member having a size larger than that of the clip body portion
Or a plate-shaped member having a size smaller than the clip body portion. 제1항에 있어서,
상기 방열 슬러그부는
표면에 방열 면적을 확장하는 표면확장용 홈을 가지는 반도체 패키지를 위한 클립 구조체.The method according to claim 1,
The heat dissipating slug portion
CLIP STRUCTURE FOR SEMICONDUCTOR PACKAGE HAVING GROWTH FOR SURFACE GROWTH TO EXTEND THERMAL DRAWING SURFACE TO SURFACE 제1항에 있어서,
상기 클립 몸체부와 상기 다운셋 부분 사이에
오목한 단차홈을 가지는 반도체 패키지를 위한 클립 구조체.The method according to claim 1,
Between the clip body portion and the downset portion
A clip structure for a semiconductor package having concave stepped grooves. 제1항에 있어서,
상기 클립 몸체부는
다수 개가 릴(reel) 몸체부에 연결되어 배열되거나
또는 다수 개가 프레임(frame) 몸체부에 연결되어 배열된 클립 구조체. The method according to claim 1,
The clip body portion
A plurality of pieces are arranged in connection with the reel body portion
Or a plurality of the clip structures are connected to the frame body portion. 반도체 칩에 접속될 클립(clip) 몸체부;
상기 클립 몸체부로부터 연장되고 일정 각도 구부러져 상기 반도체 칩이 실장될 기판 부분에 단부가 커플링(coupling)될 다운셋(downset) 부분; 및
상기 클립 몸체부 표면 부분에 하면이 일체화되도록 체결되고 반대측 상면에 방열 면적을 확장하는 표면확장용 홈을 가지는 방열 슬러그(slug)부를 포함하는 반도체 패키지를 위한 클립 구조체.A clip body portion to be connected to the semiconductor chip;
A downset portion extending from the clip body portion and bent at a predetermined angle to couple the end portion to the substrate portion on which the semiconductor chip is to be mounted; And
And a heat dissipating slug portion coupled to the surface of the clip body portion in such a manner that the lower surface of the clip body portion is integrated with the surface of the clip body portion and having a surface enlarging groove extending in the heat dissipating area on the opposite upper surface. 기판 상에 실장된 반도체 칩;
상기 반도체 칩에 접작재에 의해 접속되고, 상기 접착재가 수용될 오목한 수용 홈을 일면에 가지는 클립(clip) 몸체부, 상기 클립 몸체부로부터 연장되고 일정 각도 구부러져 상기 기판 부분에 단부가 커플링(coupling)된 다운셋(downset) 부분, 및 상기 수용 홈이 형성된 일면에 반대되는 상기 클립 몸체부 표면 부분에 일체화되도록 체결된 방열 슬러그(slug)부를 포함하는 클립 구조체; 및
상기 방열 슬러그부의 표면을 노출하며 상기 반도체 칩 및 상기 클립 몸체부, 상기 다운셋 부분을 덮어 보호하는 밀봉부를 포함하는 반도체 패키지. A semiconductor chip mounted on a substrate;
A clip body portion connected to the semiconductor chip by a joining material and having a concave receiving groove to receive the adhesive material, the clip body portion extending from the clip body portion and bent at a predetermined angle to couple the end portion to the substrate portion And a heat dissipating slug portion integrally joined to a surface portion of the clip body portion opposite to the one surface on which the receiving groove is formed; And
And a sealing portion that exposes a surface of the heat dissipating slug portion and covers and protects the semiconductor chip and the clip body portion and the downset portion. 기판 상에 실장된 반도체 칩;
상기 반도체 칩에 접작재에 의해 접속된 클립(clip) 몸체부, 상기 클립 몸체부로부터 연장되고 일정 각도 구부러져 상기 기판 부분에 단부가 커플링(coupling)된 다운셋(downset) 부분, 및 상기 클립 몸체부 표면 부분에 하면이 일체화되도록 체결되고 반대측 상면에 방열 면적을 확장하는 표면확장용 홈을 가지는 방열 슬러그(slug)부를 포함하는 클립 구조체; 및
상기 방열 슬러그부의 표면을 노출하며 상기 반도체 칩 및 상기 클립 몸체부, 상기 다운셋 부분을 덮어 보호하는 밀봉부를 포함하는 반도체 패키지. A semiconductor chip mounted on a substrate;
A clip body portion connected to the semiconductor chip by a joining material, a downset portion extending from the clip body portion and bent at a predetermined angle to couple the end portion to the substrate portion, A clip structure including a heat dissipating slug portion having a surface enlarging groove joined to the lower surface portion so as to integrate the lower surface and expanding the heat radiation area on the opposite upper surface; And
And a sealing portion that exposes a surface of the heat dissipating slug portion and covers and protects the semiconductor chip and the clip body portion and the downset portion. 다운셋(downset) 부분이 연장된 클립(clip) 몸체부 상에 방열 슬러그부를 접촉시키는 단계;
상기 방열 슬러그부와 상기 클립 몸체부를 초음파 용접하는 단계; 및
상기 클립 몸체부의 하면 표면에 접착재를 수용할 수용 홈을 형성하는 단계를 포함하는 반도체 패키지를 위한 클립 구조체 제조 방법. Contacting a radiating slug portion on a clip body portion where a downset portion extends;
Ultrasonic welding the heat dissipating slug part and the clip body part; And
And forming a receiving groove for receiving an adhesive material on a bottom surface of the clip body portion. 다운셋(downset) 부분이 연장된 클립(clip) 몸체부 상에 방열 슬러그부를 접촉시키는 단계;
상기 방열 슬러그부와 상기 클립 몸체부를 초음파 용접하는 단계; 및
상기 방열 슬러그의 상면 표면에 표면적을 확장하는 표면확장용 홈을 형성하는 단계를 포함하는 반도체 패키지를 위한 클립 구조체 제조 방법.
Contacting a radiating slug portion on a clip body portion where a downset portion extends;
Ultrasonic welding the heat dissipating slug part and the clip body part; And
And forming a surface enlarging groove on the upper surface of the heat dissipating slug to extend the surface area.
KR1020140055920A 2014-05-09 2014-05-09 Clip structure for semiconductor package and semiconductor package including the same, methods of manufacturing for the same KR20150129269A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140055920A KR20150129269A (en) 2014-05-09 2014-05-09 Clip structure for semiconductor package and semiconductor package including the same, methods of manufacturing for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140055920A KR20150129269A (en) 2014-05-09 2014-05-09 Clip structure for semiconductor package and semiconductor package including the same, methods of manufacturing for the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR2020160001496U Division KR200482370Y1 (en) 2016-03-18 2016-03-18 Clip structure for semiconductor package and semiconductor package including the same

Publications (1)

Publication Number Publication Date
KR20150129269A true KR20150129269A (en) 2015-11-19

Family

ID=54843423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140055920A KR20150129269A (en) 2014-05-09 2014-05-09 Clip structure for semiconductor package and semiconductor package including the same, methods of manufacturing for the same

Country Status (1)

Country Link
KR (1) KR20150129269A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018155927A1 (en) * 2017-02-22 2018-08-30 제엠제코(주) Semiconductor package having double-sided heat dissipation structure
WO2019066264A1 (en) * 2017-09-29 2019-04-04 제엠제코(주) Semiconductor package clip having engraved pattern, lead frame, substrate, and semiconductor package including same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018155927A1 (en) * 2017-02-22 2018-08-30 제엠제코(주) Semiconductor package having double-sided heat dissipation structure
CN109661723A (en) * 2017-02-22 2019-04-19 Jmj韩国株式会社 Semiconductor packages with two-side radiation structure
CN109661723B (en) * 2017-02-22 2023-03-03 Jmj韩国株式会社 Semiconductor package with double-sided heat dissipation structure
WO2019066264A1 (en) * 2017-09-29 2019-04-04 제엠제코(주) Semiconductor package clip having engraved pattern, lead frame, substrate, and semiconductor package including same
US11367666B2 (en) 2017-09-29 2022-06-21 Jmj Korea Co., Ltd. Clip, lead frame, and substrate used in semiconductor package having engraved pattern formed thereon and the semiconductor package comprising the same

Similar Documents

Publication Publication Date Title
KR200482370Y1 (en) Clip structure for semiconductor package and semiconductor package including the same
US9520345B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
US7838340B2 (en) Pre-molded clip structure
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
KR101631232B1 (en) Stack package with clips
KR20160033870A (en) Semiconductor package with clip structure
WO2018146933A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR20170086828A (en) Clip -bonded semiconductor chip package using metal bump and the manufacturing method thereof
JPWO2018179981A1 (en) Semiconductor device
US10398036B2 (en) Semiconductor device
JP2012199436A (en) Semiconductor device and manufacturing method of the same
US9666557B2 (en) Small footprint semiconductor package
KR102228945B1 (en) Semiconductor package and method of fabricating the same
WO2013021726A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR101644913B1 (en) Semiconductor package by using ultrasonic welding and methods of fabricating the same
JP5869285B2 (en) Semiconductor device
KR101569769B1 (en) Semiconductor package with clip structure and fabricating method for the same
KR20150129269A (en) Clip structure for semiconductor package and semiconductor package including the same, methods of manufacturing for the same
KR200484570Y1 (en) Semiconductor package with clip structure
KR101561920B1 (en) Semiconductor package
KR200478914Y1 (en) Semiconductor package
JP2009164511A (en) Semiconductor device and method of manufacturing the same
KR20160033869A (en) Methods of manufacturing clip structure and semiconductor package using the same
CN115579346B (en) Connection structure, packaging structure and manufacturing process of power module
KR20150142916A (en) Semiconductor package and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
WICV Withdrawal of application forming a basis of a converted application