KR20150142916A - Semiconductor package and method for manufacturing the same - Google Patents
Semiconductor package and method for manufacturing the same Download PDFInfo
- Publication number
- KR20150142916A KR20150142916A KR1020140071529A KR20140071529A KR20150142916A KR 20150142916 A KR20150142916 A KR 20150142916A KR 1020140071529 A KR1020140071529 A KR 1020140071529A KR 20140071529 A KR20140071529 A KR 20140071529A KR 20150142916 A KR20150142916 A KR 20150142916A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- heat
- substrate
- wire
- semiconductor package
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 히트 와이어를 반도체 칩 상에 직접 부착하여 몰딩부를 관통하는 구조로 이루어지기 때문에 반도체 칩에서 발생한 열을 직접 외부로 방출하여 방열 효율을 높일 수 있으며, 히트 슬러그 부착 공정과 oven cure 공정이 생략되고, 추가적인 장비의 투자 없이 기존 장비를 가지고 적용가능하기 때문에 경제적 부담이 없으며, 몰딩 공정에서 히트슬러그에 의한 자국이 남지 않으므로 normal packge로 전환시 cleaning공정이 불필요하여 비용이 절감되고 수율이 향상되는 반도체 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor package and a method of manufacturing the same. More particularly, the present invention relates to a semiconductor package and a method of manufacturing the same. More particularly, the present invention relates to a semiconductor package and a method of manufacturing the same. It is economical because it can be applied with existing equipments without omission of heat slug attaching process and oven cure process and it can be applied with existing equipment without investing additional equipment. Since the mark due to heat slug does not remain in the molding process, a cleaning process is unnecessary, and a cost is reduced and a yield is improved, and a manufacturing method thereof.
일반적으로 반도체 패키지가 가져야 할 가장 중요한 특성 중의 하나는 열방출(Thermal dissipation)에 있다.In general, one of the most important characteristics of a semiconductor package is thermal dissipation.
종래 반도체 패키지는 기판, 반도체 칩 및 히트 슬러그를 포함한다. 여기서 기판 상면에는 반도체 칩이 탑재되고 전기적으로 접속되어 있다. 이와 같이 구성된 반도체 패키지는 반도체 칩 내 형성된 전자소자가 동작할 때 발생되는 열을 반도체 패키지 외부로 효과적으로 방출하기 위해 히트 슬러그가 설치되어 있다. 이러한 히트 슬러그를 배치한 후 기판 상에 배치된 반도체 칩, 히트 슬러그를 절연성 봉지재로 밀봉한다. 그리고 반도체 칩이 실장된 기판 하면에는 솔더범프가 형성되어 있다.Conventional semiconductor packages include a substrate, a semiconductor chip, and a heat slug. The semiconductor chip is mounted on the upper surface of the substrate and electrically connected thereto. In the semiconductor package thus constructed, a heat slug is provided to effectively dissipate heat generated when an electronic device formed in the semiconductor chip operates to the outside of the semiconductor package. After placing such a heat slug, the semiconductor chip and the heat slug disposed on the substrate are sealed with an insulating sealing material. A solder bump is formed on the bottom surface of the substrate on which the semiconductor chip is mounted.
그리고, 도 6은 종래 반도체 패키지에 히트 슬러그가 설치되는 모습을 도시하는 단면도이다.6 is a cross-sectional view showing a state in which a heat slug is installed in a conventional semiconductor package.
도 6을 참조하면, 기판 상에 반도체 칩을 탑재하고 와이어로 기판과 접속한 다. 그리고 기판 상에 히트 슬러그를 장착하고, EMC(epoxy molding compound) 몰딩을 진행하게 된다. 다만, 반도체 칩에서 발생된 열의 대부분이 EMC를 통해 방출되므로 방열 효율이 낮다는 문제가 있다.Referring to FIG. 6, a semiconductor chip is mounted on a substrate and connected to the substrate by wires. Then, the heat slug is mounted on the substrate, and the epoxy molding (EMC) molding is performed. However, since most of the heat generated in the semiconductor chip is emitted through EMC, there is a problem that the heat dissipation efficiency is low.
그리고 반도체 칩과 히트 슬러그가 이격되어 있고, 그 사이에는 열전도도가 금속에 비해 낮은 EMC 몰딩이 이루어지기 때문에 열방출이 원활하게 이루어지지 않는 문제가 있다.Further, since the semiconductor chip and the heat slug are spaced apart from each other and the thermal conductivity is lower than that of the metal, EMC molding is performed.
또한, 히트 슬러그 attach와 oven cure 공정이 필요하므로 장비 투자비가 올라가고, mold 진행시 히트 슬러그와 mold 간의 incompleted mold, void, flash 침범, marking 영역 제한, contamination 등에 민감하다.In addition, it requires investment of heat slug attach and oven cure process, and it is expensive to invest in equipment, and incomplete mold, void, flash invasion, limitation of marking area, contamination between heat slug and mold when mold is in progress.
또한, mold 진행시 히트 슬러그 자국이 mold cavity에 남아 normal package로 전환시 필수적으로 클리닝 공정을 수행해야 하는 번거로움이 있다.In addition, when the mold slip is left in the mold cavity, it is necessary to perform the cleaning process essentially when the mold is switched to the normal package.
공개특허 제10-2005-0077866호 열방출형 반도체 패키지 및 그 제조방법(공개Japanese Patent Application Laid-Open No. 10-2005-0077866 Thermal Emissive Semiconductor Package and Manufacturing Method Thereof
일 : 2005. 08. 04.)
Day: 2005. 08. 04.)
이에 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 히트 와이어를 반도체 칩 상에 직접 부착하여 몰딩부를 관통하는 구조로 이루어지기 때문에 반도체 칩에서 발생한 열을 직접 외부로 방출하여 방열 효율을 높일 수 있는 반도체 패키지 및 그 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made to solve the above-mentioned problems occurring in the prior art, and it is an object of the present invention to provide a semiconductor device which has a structure in which a heat wire is directly attached to a semiconductor chip, Thereby improving heat dissipation efficiency, and a manufacturing method thereof.
또한, 본 발명의 목적은 종래 히트슬러그와 같이 열 방출시 EMC 특성에 좌우되지 않기 때문에 안정적으로 방열이 이루어질 수 있는 반도체 패키지 및 그 제조방법을 제공하는 것이다.It is another object of the present invention to provide a semiconductor package which can stably dissipate heat because it does not depend on the EMC characteristic of heat dissipation like a conventional heat slug, and a manufacturing method thereof.
또한, 본 발명의 목적은 히트 슬러그 부착 공정과 oven cure 공정이 생략되고, 추가적인 장비의 투자 없이 기존 장비를 가지고 적용가능하기 때문에 경제적 부담이 없으며, 몰딩 공정에서 히트슬러그에 의한 자국이 남지 않으므로 normal packge로 전환시 cleaning 공정이 불필요하여 비용이 절감되고 수율이 향상되는 반도체 패키지 및 그 제조방법을 제공하는 것이다.In addition, since the heat slug attaching process and the oven cure process are omitted and the existing equipment can be applied without additional equipment investment, there is no economic burden, and since the mark due to the heat slug is not left in the molding process, The present invention provides a semiconductor package and a method of fabricating the semiconductor package.
이를 위해 본 발명에 따른 반도체 패키지는 기판과; 상기 기판 상에 탑재되는 반도체 칩과; 일단은 상기 반도체 칩 상에 결합하고 종방향으로 배치되는 히트와이어와; 상기 기판과, 반도체 칩과, 히트 와이어를 밀봉하는 몰딩부;를 포함하며, 상기 반도체 칩에서 발생하는 열은 상기 히트 와이어를 통해 직접 외부로 배출되는 것을 특징으로 한다.To this end, a semiconductor package according to the present invention comprises: a substrate; A semiconductor chip mounted on the substrate; A heat wire having one end coupled to the semiconductor chip and disposed in the longitudinal direction; And a molding part sealing the substrate, the semiconductor chip, and the heat wire, wherein the heat generated from the semiconductor chip is directly discharged to the outside through the heat wire.
또한, 본 발명에 따른 반도체 패키지의 히트 와이어의 타단은 외부로 노출되는 것을 특징으로 한다.The other end of the heat wire of the semiconductor package according to the present invention is exposed to the outside.
또한, 본 발명에 따른 반도체 패키지의 히트 와이어는 다수 개로 이루어지는 것을 특징으로 한다.Further, the semiconductor package according to the present invention is characterized in that a plurality of heat wires are provided.
또한, 본 발명에 따른 반도체 패키지의 다수 개의 히트 와이어는 상기 반도체 칩의 중앙 영역에 배치되고, 상기 반도체 칩의 테두리 영역에서 와이어 본딩을 통해 상기 기판과 접속되는 것을 특징으로 한다.The plurality of heat wires of the semiconductor package according to the present invention are disposed in a central region of the semiconductor chip and are connected to the substrate through wire bonding in a peripheral region of the semiconductor chip.
또한, 본 발명에 따른 반도체 패키지의 반도체 칩은 플립칩 본딩 방식으로 상기 기판에 접속되는 것을 특징으로 한다.Further, the semiconductor chip of the semiconductor package according to the present invention is connected to the substrate by a flip chip bonding method.
또한, 본 발명에 따른 반도체 패키지의 반도체 칩 상면에는 더미 다이(dummy die)가 부착되고, 상기 히트 와이어는 상기 더미 다이 상면에 결합하는 것을 특징으로 한다.A dummy die is attached to the upper surface of the semiconductor chip of the semiconductor package according to the present invention, and the heat wire is coupled to the upper surface of the dummy die.
또한, 본 발명에 따른 반도체 패키지의 제조방법은 기판에 반도체 칩을 탑재하는 단계와; 상기 반도체 칩 상에 다수의 히트 와이어를 결합하는 단계와; 상기 기판과, 반도체 칩과, 히트 와이어를 밀봉하는 단계;를 포함하며, 상기 히트 와이어의 일단은 상기 반도체 칩의 상면에 접촉되고, 타단은 외부로 노출되는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor package including: mounting a semiconductor chip on a substrate; Bonding a plurality of heat wires on the semiconductor chip; And sealing the substrate, the semiconductor chip, and the heat wire, wherein one end of the heat wire contacts the upper surface of the semiconductor chip, and the other end is exposed to the outside.
또한, 본 발명에 따른 반도체 패키지의 제조방법의 반도체 칩과 기판은 와이어 본딩 또는 플립칩 본딩 방식으로 전기 접속되는 것을 특징으로 한다.In addition, the semiconductor chip and the substrate of the method of manufacturing a semiconductor package according to the present invention are electrically connected by wire bonding or flip chip bonding.
또한, 본 발명에 따른 반도체 패키지의 제조방법은 기판에 반도체 칩을 탑재하는 단계와; 상기 반도체 칩 상면에 더미 다이(dummy die)를 부착하는 단계와; 상기 더미 다이 상에 다수의 히트 와이어를 결합하는 단계와; 상기 기판과, 반도체 칩과, 히트 와이어를 밀봉하는 단계;를 포함하며, 상기 히트 와이어의 일단은 상기 더미 다이의 상면에 접촉되고, 타단은 외부로 노출되는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor package including: mounting a semiconductor chip on a substrate; Attaching a dummy die to an upper surface of the semiconductor chip; Coupling a plurality of heat wires on the dummy die; And sealing the substrate, the semiconductor chip, and the heat wire, wherein one end of the heat wire contacts the upper surface of the dummy die, and the other end is exposed to the outside.
또한, 본 발명에 따른 반도체 패키지의 제조방법의 반도체 칩과 기판은 와이어 본딩 또는 플립칩 본딩 방식으로 전기 접속되는 것을 특징으로 한다.In addition, the semiconductor chip and the substrate of the method of manufacturing a semiconductor package according to the present invention are electrically connected by wire bonding or flip chip bonding.
또한, 본 발명에 따른 반도체 패키지의 제조방법의 다수의 히트 와이어는 각각의 하단부가 받침판 상에 일체로 형성되고, 상기 받침판의 하면은 상기 더미 다이 상에 결합하는 것을 특징으로 한다.The plurality of heat wires in the method of manufacturing a semiconductor package according to the present invention are characterized in that the lower ends of the heat wires are integrally formed on the support plate, and the lower surface of the support plate is coupled onto the dummy die.
이상과 같은 구성의 본 발명에 따른 반도체 패키지 및 그 제조방법은 히트 와이어를 반도체 칩 상에 직접 부착하여 몰딩부를 관통하는 구조로 이루어지기 때문에 반도체 칩에서 발생한 열을 직접 외부로 방출하여 방열 효율을 높일 수 있는 효과가 있다.Since the semiconductor package and the method of manufacturing the same according to the present invention having the above-described structure have a structure in which the heat wire is directly attached to the semiconductor chip and penetrate the molding part, the heat generated from the semiconductor chip is directly discharged to the outside, There is an effect that can be.
또한, 본 발명에 따른 반도체 패키지 및 그 제조방법은 종래 히트슬러그와 같이 열 방출시 EMC 특성에 좌우되지 않기 때문에 안정적으로 방열이 이루어질 수 있는 효과가 있다.In addition, since the semiconductor package and the method of manufacturing the same according to the present invention do not depend on the EMC characteristics in the heat dissipation like the conventional heat slug, the heat dissipation can be stably performed.
또한, 본 발명에 따른 반도체 패키지 및 그 제조방법은 히트 슬러그 부착 공정과 oven cure 공정이 생략되고, 추가적인 장비의 투자 없이 기존 장비를 가지고 적용가능하기 때문에 경제적 부담이 없으며, 몰딩 공정에서 히트슬러그에 의한 자국이 남지 않으므로 normal packge로 전환시 cleaning 공정이 불필요하여 비용이 절감되고 수율을 향상할 수 있다.In addition, the semiconductor package and the method of manufacturing the same according to the present invention have no economic burden because the heat slug attaching process and the oven cure process are omitted and the existing equipment can be applied without investing additional equipment. Since no mark is left, the cleaning process is unnecessary when switching to the normal packge, thereby reducing the cost and improving the yield.
도 1은 본 발명에 따른 반도체 패키지의 제1실시예를 도시하는 단면도이다.
도 2a 및 도 2b는 본 발명에 따른 반도체 패키지의 제2실시예를 도시하는 단면도이다.
도 3은 본 발명에 따른 반도체 패키지의 제3실시예를 도시하는 단면도이다.
도 4a 내지 도 4d는 본 발명에 따른 반도체 패키지의 제조방법의 일실시예를 도시하는 단면도이다.
도 5a 내지 도 5e는 본 발명에 따른 반도체 패키지의 제조방법의 다른 실시예를 도시하는 단면도이다.
도 6은 종래 반도체 패키지에 히트 슬러그가 설치된 모습을 도시하는 단면도이다.1 is a cross-sectional view showing a first embodiment of a semiconductor package according to the present invention.
2A and 2B are cross-sectional views showing a second embodiment of the semiconductor package according to the present invention.
3 is a cross-sectional view showing a third embodiment of the semiconductor package according to the present invention.
4A to 4D are cross-sectional views showing an embodiment of a method of manufacturing a semiconductor package according to the present invention.
5A to 5E are cross-sectional views showing another embodiment of a method of manufacturing a semiconductor package according to the present invention.
6 is a cross-sectional view showing a state where a heat slug is installed in a conventional semiconductor package.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. In addition, the terms described below are defined in consideration of the functions of the present invention, and these may vary depending on the intention of the user, the operator, or the precedent. Therefore, the definition should be based on the contents throughout this specification.
도 1은 본 발명에 따른 반도체 패키지의 제1실시예를 도시하는 단면도이다.1 is a cross-sectional view showing a first embodiment of a semiconductor package according to the present invention.
도 1을 참조하면, 본 발명에 따른 반도체 패키지(100)는 크게 기판(110)과, 반도체 칩(130)과, 히트 와이어(150)와, 몰딩부(170)를 포함할 수 있다.1, a
상기 기판(110)은 일반적인 기판과 마찬가지로 회로패턴을 구비하고, 비아콘택(113)이 형성되며, 하면에는 솔더범프(115)가 형성될 수 있다.The
상기 반도체 칩(130)은 에폭시나 접착성 필름과 같은 접착부재(A)(adhesive)를 이용하여 상기 기판(110) 상에 탑재된다.The
상기 반도체 칩(130)은 와이어(111)를 이용하여 상기 기판(110)과 전기적으로 접속되는 것을 예시할 수 있으나, 반드시 이에 한정되는 것은 아니며, 플립칩 본딩 방식으로 접속될 수도 있다.The
상기 히트 와이어(150)는 종래 히트 슬러그를 대체하여 반도체 칩에서 열을 방출하는 역할을 하는 것으로서, 열전도성이 우수한 금속, 구체적으로 구리/구리합금으로 이루어지는 것을 예시할 수 있으나, 반드시 이에 한정되는 것은 아니다.The
상기 히트 와이어(150)는 다수 개가 상기 반도체 칩 상에 결합되되, 에폭시와 같은 접착부재(A)를 이용하여 부착할 수 있다.A plurality of the
즉, 상기 히트 와이어(150)는 일단이 상기 반도체 칩(130)과 접한 상태에서 타단은 외부로 노출되는 구조로 배치되기 때문에 열 방출 효율이 우수하다.That is, since the
한편, 상기 반도체 칩(130)이 와이어 본딩되는 경우에는 상기 히트 와이어(150)는 반도체 칩(130)의 중앙 영역에 배치되도록 구성하는 것이 바람직하다.When the
그리고 상기 반도체 칩이 플립칩 본딩되는 경우에는 와이어에 의한 제한이 없기 때문에 상기 히트 와이어(150)는 반도체 칩(130)의 상면 전체에 배치될 수도 있다.When the semiconductor chip is flip-chip bonded, the
상기 몰딩부(170)는 EMC(epoxy molding compound) 등을 이용하여 상기 기판(110)과, 반도체 칩(130)과, 히트 와이어(150)를 밀봉하는 역할을 한다.The
도면 상에는 상기 몰딩부와 히트 와이어가 동일한 높이로 구성되어 있으나, 반드시 이에 한정되는 것은 아니며, 제반 사정을 고려하여 상기 히트 와이어가 몰딩부보다 위로 돌출되는 구조로 이루어질 수도 있다.Although the molding portion and the heat wire are formed at the same height on the drawing, the heat wire is not necessarily limited to the same height, and may be formed in a structure in which the heat wire protrudes above the molding portion.
도 2a 및 도 2b는 본 발명에 따른 반도체 패키지의 제2실시예를 도시하는 단면도이다.2A and 2B are cross-sectional views showing a second embodiment of the semiconductor package according to the present invention.
도 2a 및 도 2b를 참조하면, 본 실시예에서는 앞서 설명한 제1실시예와 달리, 히트 와이어(150)가 낱개로 형성되지 않고 받침판(151)에 고정된 상태로 반도체 칩(130)에 부착된다는 점에서 차이가 있다.2A and 2B, unlike the first embodiment described above, the
즉, 히트 와이어의 개수가 많은 경우에는 일일이 반도체 칩 상에 결합하는 것이 번거로울 수 있기 때문에, 도 2a와 같이 일부 히트 와이어(150)가 받침판(151)에 형성된 구조 또는 도 2b와 같이 전체 히트 와이어(150)가 받침판(151)에 형성된 구조로 형성될 수 있다.That is, when the number of the heat wires is large, it is cumbersome for the heat wires to be bonded together on the semiconductor chip. Therefore, a structure in which some
이때, 상기 히트 와이어(150)와 받침판(151)은 동일한 소재로 일체로 성형될 수 있고, 받침판 상에 히트 와이어가 부착된 구조로 이루어질 수도 있다.At this time, the
이와 같이, 받침판에 히트 와이어가 배치되도록 구성하기 때문에 상기 받침판을 상기 반도체 칩 상에 부착하는 간단한 공정으로 히트 와이어를 반도체 칩 상에 결합할 수 있다.In this way, since the heat wire is disposed on the support plate, the heat wire can be coupled onto the semiconductor chip by a simple process of attaching the support plate onto the semiconductor chip.
도 3은 본 발명에 따른 반도체 패키지의 제3실시예를 도시하는 단면도이다.3 is a cross-sectional view showing a third embodiment of the semiconductor package according to the present invention.
도 3을 참조하면, 본 실시예에서는 다수의 히트 와이어(150)가 반도체 칩(130) 상에 직접 부착하지 않고, 반도체 칩 사이에 더미 다이(140)(dummy die)를 부착한 상태에서 상기 히트 와이어(150)를 상기 더미 다이(140) 상에 부착하도록 구성할 수 있다.3, in the present embodiment, a plurality of
이때, 더미 다이가 금속 소재로 이루어지는 경우에는 상기 히트 와이어를 솔더링하거나 에폭시 등으로 부합할 수 있고, 더미 다이가 금속 이외의 소재로 이루어지는 경우에는 에폭시와 같은 접착부재로 부착하는 것을 예시할 수 있다.At this time, when the dummy die is made of a metal material, the heat wire can be soldered or can be matched with an epoxy or the like. In the case where the dummy die is made of a material other than metal, the heat wire can be adhered with an adhesive member such as epoxy.
이하에서는 본 발명에 따른 반도체 패키지의 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, preferred embodiments of a method of manufacturing a semiconductor package according to the present invention will be described in detail with reference to the accompanying drawings.
다만, 상술한 실시예에서 설명한 구성요소와 동일 내지 유사한 내용은 그 자세한 설명을 생략한다.However, the same or similar components as those described in the above embodiments will not be described in detail.
도 4a 내지 도 4d는 본 발명에 따른 반도체 패키지의 제조방법의 일실시예를 도시하는 단면도이다.4A to 4D are cross-sectional views showing an embodiment of a method of manufacturing a semiconductor package according to the present invention.
본 발명에 따른 반도체 패키지의 제조방법은 크게 S1단계 내지 S3단계로 이루어질 수 있다.The manufacturing method of the semiconductor package according to the present invention can be largely divided into steps S1 to S3.
도 4a 및 도 4b를 참조하면, S1단계는 기판(110)에 반도체 칩(130)을 탑재하는 단계로서, 이때 반도체 칩(130)은 도시된 바와 같이 와이어(111)로 상기 기판(110)과 접속될 수 있으나, 플립칩 본딩 방식으로 접속되는 것도 가능하다.4A and 4B, step S1 is a step of mounting the
도 4b를 참조하면, S2단계는 상기 반도체 칩(130) 상에 다수의 히트 와이어(150)를 결합하는 단계로서 에폭시와 같은 접착부재(A)를 이용하여 종방향으로 부착하는 것을 예시할 수 있다.Referring to FIG. 4B, step S2 is a step of bonding a plurality of
도 4c를 참조하면, S3단계는 상기 기판(110)과, 반도체 칩(130)과, 히트 와이어(150)를 밀봉하는 몰딩부(170)를 형성하는 단계이다.Referring to FIG. 4C, step S3 is a step of forming a
이때, 상기 몰딩부(170)는 상기 히트 와이어(150)와 동일한 높이로 이루어져 상기 히트 와이어가 외부로 노출되도록 구성하는 것이 바람직하다.At this time, the
도 5a 내지 도 5e는 본 발명에 따른 반도체 패키지의 제조방법의 다른 실시예를 도시하는 단면도이다.5A to 5E are cross-sectional views showing another embodiment of a method of manufacturing a semiconductor package according to the present invention.
본 실시예에서는 크게 S11단계 내지 S14단계로 이루어질 수 있다.In this embodiment, steps S11 to S14 may be performed.
도 5a를 참조하면, S11단계는 기판(110)에 반도체 칩(130)을 탑재하는 단계이다.Referring to FIG. 5A, step S11 is a step of mounting the
도 5b를 참조하면, S12단계는 반도체 칩(130) 상면에 더미 다이(140)(dummy die)를 부착하는 단계이다.Referring to FIG. 5B, step S12 is a step of attaching a dummy die 140 to the upper surface of the
도 5c를 참조하면, S13단계는 더미 다이(140) 상에 다수의 히트 와이어(150)를 결합하는 단계이다.Referring to FIG. 5C, step S13 is a step of joining a plurality of
도 5d를 참조하면, S14단계는 상기 기판(110)과, 반도체 칩(130)과, 히트 와이어(150)를 밀봉하는 단계이다.Referring to FIG. 5D, step S14 is a step of sealing the
결론적으로, 본 발명에 따른 반도체 패키지 및 그 제조방법에 따르면, 히트 와이어가 반도체 칩에 부착되어 전도를 통한 열 방출로 방열 효율이 우수한 장점이 있다.As a result, according to the semiconductor package and the method of manufacturing the same according to the present invention, the heat wire is attached to the semiconductor chip and the heat dissipation efficiency through conduction is excellent.
또한, 추가적인 장비의 투자 없이 기존 장비를 가지고 적용가능하기 때문에 경제적 부담이 없으며, 몰딩 공정에서 추가적인 cleaning 공정이 불필요하여 비용이 절감되고 수율이 향상되는 장점이 있다.In addition, since it can be applied with existing equipments without investing additional equipment, there is no economic burden, and additional cleaning process is unnecessary in the molding process, thereby reducing cost and improving yield.
한편, 본 발명의 상세한 설명 및 첨부도면에서는 구체적인 실시예에 관해 설명하였으나, 본 발명은 개시된 실시예에 한정되지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다. 따라서, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들을 포함하는 것으로 해석되어야 할 것이다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and similarities. Accordingly, the scope of the present invention should be construed as being limited to the embodiments described, and it is to be interpreted that the scope of the present invention includes not only the following claims, but also equivalents thereof.
100 : 반도체 패키지
110 : 기판
111 : 와이어
113 : 비아콘택
115 : 솔더범프
130 : 반도체 칩
140 : 더미 다이
150 : 히트 와이어
151 : 받침판
170 : 몰딩부
A : 접착부재(adhesive)100: semiconductor package 110: substrate
111: wire 113: via contact
115: solder bump 130: semiconductor chip
140: Dummy die 150: Heat wire
151: Support plate 170: Molding part
A: Adhesive
Claims (11)
상기 기판 상에 탑재되는 반도체 칩과;
일단은 상기 반도체 칩 상에 결합하고 종방향으로 배치되는 히트 와이어와;
상기 기판과, 반도체 칩과, 히트 와이어를 밀봉하는 몰딩부;를 포함하며,
상기 반도체 칩에서 발생하는 열은 상기 히트 와이어를 통해 직접 외부로 배출되는 것을 특징으로 하는 반도체 패키지.Claims [1]
A semiconductor chip mounted on the substrate;
A heat wire having one end coupled to the semiconductor chip and disposed in the longitudinal direction;
And a molding part sealing the substrate, the semiconductor chip, and the heat wire,
Wherein heat generated in the semiconductor chip is directly discharged to the outside through the heat wire.
상기 히트 와이어의 타단은 외부로 노출되는 것을 특징으로 하는 반도체 패키지.The method according to claim 1,
And the other end of the heat wire is exposed to the outside.
상기 히트 와이어는 다수 개로 이루어지는 것을 특징으로 하는 반도체 패키지.The method according to claim 1,
And a plurality of heat wires are formed on the semiconductor chip.
상기 다수 개의 히트 와이어는 상기 반도체 칩의 중앙 영역에 배치되고,
상기 반도체 칩의 테두리 영역에서 와이어 본딩을 통해 상기 기판과 접속되는 것을 특징으로 하는 반도체 패키지.The method according to claim 1,
Wherein the plurality of heat wires are disposed in a central region of the semiconductor chip,
Wherein the semiconductor chip is connected to the substrate through wire bonding in an edge region of the semiconductor chip.
상기 반도체 칩은 플립칩 본딩 방식으로 상기 기판에 접속되는 것을 특징으로 하는 반도체 패키지.The method according to claim 1,
Wherein the semiconductor chip is connected to the substrate by a flip chip bonding method.
상기 반도체 칩 상면에는 더미 다이(dummy die)가 부착되고,
상기 히트 와이어는 상기 더미 다이 상면에 결합하는 것을 특징으로 하는 반도체 패키지.The method according to claim 1,
A dummy die is attached to the upper surface of the semiconductor chip,
And the heat wire is coupled to the upper surface of the dummy die.
상기 반도체 칩 상에 다수의 히트 와이어를 결합하는 단계와;
상기 기판과, 반도체 칩과, 히트 와이어를 밀봉하는 단계;를 포함하며,
상기 히트 와이어의 일단은 상기 반도체 칩의 상면에 접촉되고, 타단은 외부로 노출되는 것을 특징으로 하는 반도체 패키지의 제조방법.Mounting a semiconductor chip on a substrate;
Bonding a plurality of heat wires on the semiconductor chip;
Sealing the substrate, the semiconductor chip, and the heat wire,
Wherein one end of the heat wire contacts the upper surface of the semiconductor chip and the other end is exposed to the outside.
상기 반도체 칩과 기판은 와이어 본딩 또는 플립칩 본딩 방식으로 전기 접속되는 것을 특징으로 하는 반도체 패키지의 제조방법.8. The method of claim 7,
Wherein the semiconductor chip and the substrate are electrically connected by wire bonding or flip chip bonding.
상기 반도체 칩 상면에 더미 다이(dummy die)를 부착하는 단계와;
상기 더미 다이 상에 다수의 히트 와이어를 결합하는 단계와;
상기 기판과, 반도체 칩과, 히트 와이어를 밀봉하는 단계;를 포함하며,
상기 히트 와이어의 일단은 상기 더미 다이의 상면에 접촉되고, 타단은 외부로 노출되는 것을 특징으로 하는 반도체 패키지의 제조방법.Mounting a semiconductor chip on a substrate;
Attaching a dummy die to an upper surface of the semiconductor chip;
Coupling a plurality of heat wires on the dummy die;
Sealing the substrate, the semiconductor chip, and the heat wire,
Wherein one end of the heat wire contacts the upper surface of the dummy die and the other end of the heat wire is exposed to the outside.
상기 반도체 칩과 기판은 와이어 본딩 또는 플립칩 본딩 방식으로 전기 접속되는 것을 특징으로 하는 반도체 패키지의 제조방법.10. The method of claim 9,
Wherein the semiconductor chip and the substrate are electrically connected by wire bonding or flip chip bonding.
상기 다수의 히트 와이어는 각각의 하단부가 받침판 상에 일체로 형성되고,
상기 받침판의 하면은 상기 더미 다이 상에 결합하는 것을 특징으로 하는 반도체 패키지의 제조방법.
10. The method of claim 9,
Wherein each of the plurality of heat wires has a lower end integrally formed on the support plate,
Wherein the bottom surface of the receiving plate engages on the dummy die.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140071529A KR20150142916A (en) | 2014-06-12 | 2014-06-12 | Semiconductor package and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140071529A KR20150142916A (en) | 2014-06-12 | 2014-06-12 | Semiconductor package and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150142916A true KR20150142916A (en) | 2015-12-23 |
Family
ID=55082185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140071529A KR20150142916A (en) | 2014-06-12 | 2014-06-12 | Semiconductor package and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20150142916A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11482507B2 (en) | 2019-08-22 | 2022-10-25 | Samsung Electronics Co., Ltd. | Semiconductor package having molding member and heat dissipation member |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050077866A (en) | 2004-01-28 | 2005-08-04 | 삼성전자주식회사 | Semiconductor package with heat-dissipating structure and method for fabricating the same |
-
2014
- 2014-06-12 KR KR1020140071529A patent/KR20150142916A/en not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050077866A (en) | 2004-01-28 | 2005-08-04 | 삼성전자주식회사 | Semiconductor package with heat-dissipating structure and method for fabricating the same |
Non-Patent Citations (1)
| Title |
|---|
| 일 : 2005. 08. 04.) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11482507B2 (en) | 2019-08-22 | 2022-10-25 | Samsung Electronics Co., Ltd. | Semiconductor package having molding member and heat dissipation member |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10204848B2 (en) | Semiconductor chip package having heat dissipating structure | |
| US7768105B2 (en) | Pre-molded clip structure | |
| JP6261055B2 (en) | Integrated circuit module | |
| KR101920915B1 (en) | Semiconductor chip package having heating structure | |
| US8133759B2 (en) | Leadframe | |
| KR20050077866A (en) | Semiconductor package with heat-dissipating structure and method for fabricating the same | |
| US5299091A (en) | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same | |
| US20120241934A1 (en) | Semiconductor apparatus and method for manufacturing the same | |
| CN112151476A (en) | Semiconductor device assembly | |
| US20160379917A1 (en) | Power semiconductor package device having locking mechanism, and preparation method thereof | |
| US20170186674A1 (en) | Semiconductor packages and methods for forming same | |
| JP2015144216A (en) | Semiconductor device and manufacturing method of the same | |
| CN110959191A (en) | Semiconductor device with a plurality of semiconductor chips | |
| KR101388857B1 (en) | Semiconductor package and method of manufacturing the semiconductor package | |
| US9613941B2 (en) | Exposed die power semiconductor device | |
| US20210296218A1 (en) | Cascode semiconductor device and method of manufacture | |
| US7816773B2 (en) | Package structure and manufacturing method thereof | |
| KR20150142916A (en) | Semiconductor package and method for manufacturing the same | |
| US11676879B2 (en) | Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier | |
| JP2007150044A (en) | Semiconductor device | |
| KR20150129269A (en) | Clip structure for semiconductor package and semiconductor package including the same, methods of manufacturing for the same | |
| KR101640126B1 (en) | Semiconductor package manufacturing method | |
| KR101562706B1 (en) | semiconductor package and stacked semiconductor package | |
| US11901309B2 (en) | Semiconductor device package assemblies with direct leadframe attachment | |
| KR101473356B1 (en) | Grounding method of heat-slug |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E601 | Decision to refuse application |