KR101562706B1 - semiconductor package and stacked semiconductor package - Google Patents

semiconductor package and stacked semiconductor package Download PDF

Info

Publication number
KR101562706B1
KR101562706B1 KR1020130116027A KR20130116027A KR101562706B1 KR 101562706 B1 KR101562706 B1 KR 101562706B1 KR 1020130116027 A KR1020130116027 A KR 1020130116027A KR 20130116027 A KR20130116027 A KR 20130116027A KR 101562706 B1 KR101562706 B1 KR 101562706B1
Authority
KR
South Korea
Prior art keywords
heat spreader
semiconductor die
semiconductor package
die
film
Prior art date
Application number
KR1020130116027A
Other languages
Korean (ko)
Other versions
KR20150036950A (en
Inventor
김영욱
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020130116027A priority Critical patent/KR101562706B1/en
Publication of KR20150036950A publication Critical patent/KR20150036950A/en
Application granted granted Critical
Publication of KR101562706B1 publication Critical patent/KR101562706B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 및 적층형 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 다이 상에 금속 박막으로 이루어진 히트스프레더를 부착하는 간단한 공정으로 열방출 효율을 높여 반도체 패키지의 성능을 향상시킬 수 있고, bare die에 히트스프레더를 부착함으로써, 어셈블리 공정시 bare die의 손상을 방지할 수 있는 반도체 패키지 및 적층형 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package and a stacked semiconductor package, and more particularly, to a simple process of attaching a heat spreader made of a metal thin film on a semiconductor die, To a semiconductor package and a stacked semiconductor package that can prevent damage to a bare die in an assembly process by attaching a heat spreader to the package.

Description

반도체 패키지 및 적층형 반도체 패키지{semiconductor package and stacked semiconductor package}[0001] The present invention relates to a semiconductor package and a stacked semiconductor package,

본 발명은 반도체 패키지 및 적층형 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 다이 상에 금속 박막으로 이루어진 히트스프레더를 부착하는 간단한 공정으로 열방출 효율을 높여 반도체 패키지의 성능을 향상시킬 수 있고, bare die에 히트스프레더를 부착함으로써, 어셈블리 공정시 bare die의 손상을 방지할 수 있는 반도체 패키지 및 적층형 반도체 패키지에 관한 것이다.
The present invention relates to a semiconductor package and a stacked semiconductor package. More particularly, the present invention relates to a simple process for attaching a heat spreader made of a metal thin film on a semiconductor die, To a semiconductor package and a stacked semiconductor package that can prevent damage to a bare die in an assembly process by attaching a heat spreader to the package.

일반적으로 반도체 패키지가 가져야 할 가장 중요한 특성 중의 하나는 열방출(Thermal dissipation)에 있다.In general, one of the most important characteristics of a semiconductor package is thermal dissipation.

한편, 도 5는 종래 bare die flip chip package를 도시하는 단면도이고, 도 6은 종래 bare die flip chip package의 열방출 특성을 촬영한 사진이다.FIG. 5 is a cross-sectional view illustrating a conventional bare die flip chip package, and FIG. 6 is a photograph of heat release characteristics of a conventional bare die flip chip package.

도 5 및 도 6을 참조하면, 종래 bare die flip chip package는 기판과, 상기 기판 상에 탑재된 반도체 다이(bare die)을 포함할 수 있다. Referring to FIGS. 5 and 6, a conventional bare die flip chip package may include a substrate and a bare die mounted on the substrate.

다만, 종래 bare die flip chip package는 히트스프레더가 없기 때문에 열방출 특성(thermal performance)이 약하다는 문제가 있다.However, the conventional bare die flip chip package has a problem that thermal performance is poor due to the absence of a heat spreader.

또한, bare die flip chip의 경우 조립(assembly)시에 bare die가 노출되어 있어 공정 진행상 bare die에 damage가 발생하기 쉽다. Also, bare die flip chip is susceptible to bare die damage due to bare die exposed during assembly.

그리고 종래에는 bare die 표면에 직접적으로 laser marking이 이루어지기 때문에 반도체 다이의 손상(die damage or trace damage)이 쉽게 발생하기 쉽다. 또한, 반도체 다이의 손상을 줄이기 위해 특정한 레이저 예를 들어, green laser만을 사용하여야 하는 제약도 있었다.Conventionally, laser marking is performed directly on the bare die surface, so die damage or trace damage of the semiconductor die is likely to occur easily. In addition, there has been a restriction that only a specific laser, for example, a green laser, should be used to reduce the damage of the semiconductor die.

공개특허 제10-2005-0077866호 열방출형 반도체 패키지 및 그 제조방법(공개일 : 2005. 08. 04.)Published Japanese Patent Application No. 10-2005-0077866 Thermal Discharge Semiconductor Package and Manufacturing Method Thereof (Published: 2005. 08. 04.)

이에 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 반도체 다이 상에 금속 박막으로 이루어진 히트스프레더를 부착하는 간단한 공정으로 열방출 효율을 높여 반도체 패키지의 성능을 향상시킬 수 있는 반도체 패키지 및 적층형 반도체 패키지를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned problems, and an object of the present invention is to provide a heat spreader comprising a metal thin film on a semiconductor die, And to provide a semiconductor package and a stacked semiconductor package.

또한, 본 발명의 목적은 bare die에 히트스프레더를 부착함으로써, 어셈블리 공정시 bare die의 손상을 방지할 수 있는 반도체 패키지 및 적층형 반도체 패키지를 제공하는 것이다.It is also an object of the present invention to provide a semiconductor package and a stacked semiconductor package which can prevent the damage of the bare die during the assembly process by attaching a heat spreader to the bare die.

또한, 본 발명의 목적은 bare die 표면에 직접 laser marking을 하지 않고 히트스프레더에 하기 때문에 표면 손상을 방지하고 다양한 종류의 laser를 이용할 수 있는 반도체 패키지 및 적층형 반도체 패키지를 제공하는 것이다.Another object of the present invention is to provide a semiconductor package and a stacked semiconductor package which can prevent surface damage and utilize various kinds of laser, because the heat spreader does not perform laser marking directly on the bare die surface.

이를 위해 본 발명에 따른 반도체 패키지는 회로패턴이 형성된 기판과; 상기 회로패턴 상에 실장되는 반도체 다이(bare die)와; 상기 반도체 다이의 상면에 부착되고 금속 소재로 이루어지는 필름형 히트스프레더(heat spreader);를 포함하여 열방출 효율을 개선시킬 수 있는 것을 특징으로 한다.To this end, a semiconductor package according to the present invention includes a substrate on which a circuit pattern is formed; A semiconductor die (bare die) mounted on the circuit pattern; And a film type heat spreader attached to the upper surface of the semiconductor die and made of a metal material, thereby improving heat dissipation efficiency.

또한, 본 발명에 따른 반도체 패키지의 반도체 다이와 필름형 히트스프레더 사이에는 TIM(Thermal Interface Material)이 더 포함되는 것을 특징으로 한다.Further, a thermal interface material (TIM) is further included between the semiconductor die and the film-type heat spreader of the semiconductor package according to the present invention.

또한, 본 발명에 따른 반도체 패키지의 필름형 히트스프레더는 10~100㎛ 두께인 것을 특징으로 한다.The film-type heat spreader of the semiconductor package according to the present invention is characterized by being 10 to 100 탆 thick.

또한, 본 발명에 따른 반도체 패키지의 TIM은 10~100㎛ 두께인 것을 특징으로 한다.Also, the TIM of the semiconductor package according to the present invention is 10 to 100 탆 in thickness.

또한, 본 발명에 따른 반도체 패키지의 필름형 히트스프레더 상에 레이저 마킹(laser marking)이 이루어져 다이 데미지(die damage)를 방지하는 것을 특징으로 한다.In addition, laser marking is performed on the film-type heat spreader of the semiconductor package according to the present invention to prevent die damage.

또한, 본 발명에 따른 반도체 패키지의 반도체 다이는 플립칩(flip chip) 본딩 구조로 상기 기판에 실장되는 것을 특징으로 한다.The semiconductor die of the semiconductor package according to the present invention is mounted on the substrate in a flip chip bonding structure.

또한, 본 발명에 따른 적층형 반도체 패키지는 회로패턴이 형성된 기판과; 상기 회로패턴 상에 실장되는 제1반도체 다이(bare die)와; 상기 제1반도체 다이의 상면에 부착되고 금속 소재로 이루어지는 필름형 히트스프레더(heat spreader)와; 상기 제1반도체 다이 상에 적층되는 제2반도체 다이;를 포함하여 열방출 효율을 개선시킬 수 있는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a stacked semiconductor package including: a substrate on which a circuit pattern is formed; A first semiconductor die (bare die) mounted on the circuit pattern; A film type heat spreader attached to an upper surface of the first semiconductor die and made of a metal material; And a second semiconductor die stacked on the first semiconductor die to improve heat dissipation efficiency.

또한, 본 발명에 따른 적층형 반도체 패키지의 제1반도체 다이와 필름형 히트스프레더 사이에는 10~100㎛ 두께의 TIM(Thermal Interface Material)이 더 포함되는 것을 특징으로 한다.Further, a TIM (Thermal Interface Material) having a thickness of 10 to 100 mu m is further included between the first semiconductor die and the film-type heat spreader of the multilayered semiconductor package according to the present invention.

또한, 본 발명에 따른 적층형 반도체 패키지의 필름형 히트스프레더는 10~100㎛ 두께인 것을 특징으로 한다.The film-type heat spreader of the stacked semiconductor package according to the present invention is characterized by being 10 to 100 탆 thick.

또한, 본 발명에 따른 적층형 반도체 패키지의 제2반도체 다이의 상면에는 TIM(Thermal Interface Material) 및 필름형 히트스프레더가 순차적으로 적층되는 것을 특징으로 한다.A TIM (Thermal Interface Material) and a film-type heat spreader are sequentially stacked on the upper surface of the second semiconductor die of the stacked semiconductor package according to the present invention.

또한, 본 발명에 따른 적층형 반도체 패키지의 필름형 히트스프레더 상에 레이저 마킹(laser marking)이 이루어지는 것을 특징으로 한다.Further, the present invention is characterized in that laser marking is performed on a film-type heat spreader of a stacked semiconductor package according to the present invention.

또한, 본 발명에 따른 적층형 반도체 패키지의 제1반도체 다이는 플립칩(flip chip) 본딩 구조로 상기 기판에 실장되는 것을 특징으로 한다.
The first semiconductor die of the stacked semiconductor package according to the present invention is mounted on the substrate with a flip chip bonding structure.

이상과 같은 구성의 본 발명에 따른 반도체 패키지 및 적층형 반도체 패키지에 의하면, 반도체 다이 상에 금속 박막으로 이루어진 히트스프레더를 부착하는 간단한 공정으로 열방출 효율을 높여 반도체 패키지의 성능을 향상시킬 수 있는 효과가 있다.According to the semiconductor package and the multi-layered semiconductor package of the present invention having the above-described structure, a simple process of attaching a heat spreader made of a metal thin film on a semiconductor die enhances heat dissipation efficiency and improves the performance of the semiconductor package have.

또한, 본 발명에 따른 반도체 패키지 및 적층형 반도체 패키지에 의하면, bare die에 히트스프레더를 부착함으로써, 어셈블리 공정시 bare die의 손상을 방지할 수 있는 효과가 있다.In addition, according to the semiconductor package and the stacked semiconductor package according to the present invention, the heat spreader is attached to the bare die, thereby preventing damage to the bare die during the assembly process.

또한, 본 발명에 따른 반도체 패키지 및 적층형 반도체 패키지에 의하면, bare die 표면에 직접 laser marking을 하지 않고 히트스프레더에 하기 때문에 표면 손상을 방지하고 다양한 종류의 laser를 이용할 수 있는 효과가 있다.
In addition, according to the semiconductor package and the laminated semiconductor package according to the present invention, the surface of the bare die is directly soldered to the heat spreader without laser marking, thereby preventing surface damage and using various types of lasers.

도 1은 본 발명에 따른 반도체 패키지의 일실시예를 도시하는 단면도이다.
도 2a 및 도 2b는 본 발명에 따른 몰딩부가 형성된 반도체 패키지의 일실시예를 도시하는 단면도이다.
도 3은 본 발명에 따른 적층형 반도체 패키지의 일실시예를 도시하는 단면도이다.
도 4는 본 발명에 따른 반도체 패키지의 열방출 특성을 촬영한 사진이다.
도 5는 종래 bare die flip chip package를 도시하는 단면도이다.
도 6은 종래 bare die flip chip package의 열방출 특성을 촬영한 사진이다.1 is a cross-sectional view showing an embodiment of a semiconductor package according to the present invention.
2A and 2B are cross-sectional views showing an embodiment of a semiconductor package having a molding part according to the present invention.
3 is a cross-sectional view showing an embodiment of a stacked semiconductor package according to the present invention.
4 is a photograph of the heat emission characteristic of the semiconductor package according to the present invention.
5 is a cross-sectional view showing a conventional bare die flip chip package.
FIG. 6 is a photograph of heat release characteristics of a conventional bare die flip chip package.

이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. In addition, the terms described below are defined in consideration of the functions of the present invention, and these may vary depending on the intention of the user, the operator, or the precedent. Therefore, the definition should be based on the contents throughout this specification.

도 1은 본 발명에 따른 반도체 패키지의 일실시예를 도시하는 단면도이고, 도 2a 및 도 2b는 본 발명에 따른 몰딩부가 형성된 반도체 패키지의 일실시예를 도시하는 단면도이다.FIG. 1 is a cross-sectional view showing an embodiment of a semiconductor package according to the present invention, and FIGS. 2A and 2B are cross-sectional views showing one embodiment of a semiconductor package having a molding part according to the present invention.

도 1을 참조하면, 본 발명에 따른 반도체 패키지(100)는 크게 기판(110)과, 반도체 다이(130)와, 히트스프레더(160)를 포함할 수 있다.Referring to FIG. 1, a semiconductor package 100 according to the present invention may include a substrate 110, a semiconductor die 130, and a heat spreader 160.

상기 기판(110)에는 하부 접지단자(113)와, 상부 접지단자(115)와, 상기 하부 접지단자(113)와 상부 접지단자(115)를 연결하는 비아콘텍(114)을 포함하는 회로패턴(111)이 형성된다.The circuit board 110 includes a circuit pattern including a lower ground terminal 113, an upper ground terminal 115 and a via contact 114 connecting the lower ground terminal 113 and the upper ground terminal 115 111 are formed.

상기 하부 접지단자(113)에는 솔더범프(117)가 부착되고, 상기 상부 접지단자(115)에는 솔더볼(133)이 부착된다.A solder bump 117 is attached to the lower ground terminal 113 and a solder ball 133 is attached to the upper ground terminal 115.

상기 반도체 다이(130)의 하면에는 단자부(131)가 형성되고 상기 단자부(131)에는 상기 솔더볼(133)이 부착되어 통해 상기 기판(110)의 회로패턴(111)과 접속된다.A terminal portion 131 is formed on the lower surface of the semiconductor die 130 and the solder ball 133 is attached to the terminal portion 131 and connected to the circuit pattern 111 of the substrate 110.

즉, 상기 반도체 다이(130)는 리드와이어가 없는 플립칩(flip chip) 본딩 구조로 실장되는 것을 예시할 수 있다.That is, the semiconductor die 130 may be mounted with a flip chip bonding structure without a lead wire.

상기 반도체 다이(130)와 기판(110) 사이, 구체적으로 상기 단자부(131)와, 상기 상부 접지단자(115) 및 솔더볼(133)에는 에폭시(epoxy) 등으로 이루어진 언더필(120)(underfill)이 채워질 수 있다.An underfill 120 made of epoxy or the like is formed between the semiconductor die 130 and the substrate 110, specifically, the terminal portion 131 and the upper ground terminal 115 and the solder ball 133 Can be filled.

상기 반도체 다이(130)의 상면에는 TIM(150)(Thermal Interface Material) 및 상기 필름형 히트스프레더(160)(heat spreader)가 순차적으로 적층되는 것이 바람직하다.A TIM 150 (Thermal Interface Material) and a heat spreader 160 are sequentially stacked on the upper surface of the semiconductor die 130.

상기 TIM(150)(Thermal Interface Material)은 상기 반도체 다이(130)와 상기 히트스프레더(160) 사이에 형성되어 상기 히트스프레더(160)를 부착시킴과 동시에, 상기 반도체 다이(130)에서 발생하는 열을 상기 히트스프레더(160)로 전달하는 역할을 하게 된다.The TIM 150 is formed between the semiconductor die 130 and the heat spreader 160 to attach the heat spreader 160 and to heat the semiconductor die 130 To the heat spreader (160).

상기 TIM(Thermal Interface Material)은 열전도성 물질로 이루어진 패드를 부착하거나 열전도성 페이스트를 도포하여 형성할 수 있다. 그리고 상기 TIM은 점착성 또는 접착성을 가진 물질을 포함할 수 있다.The TIM (Thermal Interface Material) may be formed by attaching a pad made of a thermally conductive material or applying a thermally conductive paste. And the TIM may comprise a material that is tacky or adhesive.

상기 TIM은 적어도 10㎛ 이상의 두께, 구체적으로 10~100㎛로 형성되는 것을 예시할 수 있다.The TIM may be formed to have a thickness of at least 10 mu m or more, specifically 10 to 100 mu m.

상기 필름형 히트스프레더(160)(heat spreader)는 상기 반도체 다이에서 발생하여 TIM을 통해 전도되는 열을 외부로 방출하는 역할을 한다.The film-type heat spreader 160 serves to dissipate heat generated in the semiconductor die and conducted through the TIM to the outside.

상기 필름형 히트스프레더(160)는 열전도도가 우수한 금속인 구리 등으로 이루어지는 것을 예시할 수 있다.The film-type heat spreader 160 may be made of copper or the like, which is a metal having excellent thermal conductivity.

상기 필름형 히트스프레더(160)는 적어도 10㎛ 이상의 두께, 구체적으로 10~100㎛로 형성되는 것을 예시할 수 있다.The film-type heat spreader 160 may have a thickness of at least 10 μm or more, specifically 10 to 100 μm.

상기 필름형 히트스프레더에는 레이저 마킹(161)(laser marking)이 이루어져 다이 데미지(die damage)를 방지할 수 있다.The film-type heat spreader is laser marked (laser marking) 161 to prevent die damage.

이와 같이, 본 발명에 따른 반도체 패키지는 반도체 다이(bare die) 상에 TIM 및 필름형 히트스프레더를 적층함으로써, bare die에서 취약했던 열방출을 원활하게 하여 성능을 높일 수 있는 장점이 있다.As described above, the semiconductor package according to the present invention has the advantage of enhancing the performance by smoothly dissipating heat that is weak in the bare die by stacking the TIM and the film type heat spreader on the semiconductor die (bare die).

또한, 종래 다이 표면에 직접 laser marking을 하지 않고 히트스프레더 상에 laser marking을 하기 때문에 die damage 또는 trace damage를 방지할 수 있는 장점이 있다.In addition, since laser marking is performed on a heat spreader without laser marking directly on the die surface, there is an advantage that die damage or trace damage can be prevented.

또한, 종래 다이 표면에 직접 laser marking을 하는 경우에는 green laser만을 한정적으로 이용하였으나, 히트스프레더 상에 laser marking을 하는 경우에는 green laser 뿐만 아니라, 다른 종류, 예를 들어 red laser 등을 사용할 수 있게 된다.Further, in the case of laser marking directly on the surface of a conventional die, only a green laser is used in a limited manner. However, in case of laser marking on a heat spreader, not only a green laser but also other types such as a red laser can be used .

도 2a 및 도 2b를 참조하면, 본 발명에 따른 반도체 패키지(100)는 몰딩부(170)를 더 포함할 수 있다.Referring to FIGS. 2A and 2B, the semiconductor package 100 according to the present invention may further include a molding part 170.

상기 몰딩부(170)는 적어도 상기 기판과, 반도체 다이를 밀봉하여 반도체 패키지를 보호하는 역할을 한다.The molding part 170 serves to protect the semiconductor package by sealing at least the substrate and the semiconductor die.

도 2a와 같이, 상기 몰딩부(170)는 상기 히트스프레더의 상면까지 모두 밀봉이 되도록 구성할 수도 있다.As shown in FIG. 2A, the molding part 170 may be configured to be sealed up to the upper surface of the heat spreader.

도 2b와 같이, 상기 몰딩부(170)는 상기 히트스프레더의 상면이 노출되도록 밀봉할 수도 있다. 이 경우 히트스프레더의 상면이 외부에 노출되기 때문에 열방출을 보다 효율적으로 할 수 있다.
As shown in FIG. 2B, the molding part 170 may be sealed to expose the upper surface of the heat spreader. In this case, since the upper surface of the heat spreader is exposed to the outside, heat can be more efficiently discharged.

도 3은 본 발명에 따른 적층형 반도체 패키지의 일실시예를 도시하는 단면도이다.3 is a cross-sectional view showing an embodiment of a stacked semiconductor package according to the present invention.

도 3을 참조하면, 본 발명에 따른 적층형 반도체 패키지(100a)는 회로패턴(111)이 형성된 기판(110)과, 상기 회로패턴(111) 상에 실장되는 제1반도체 다이(130)(bare die)와, 상기 제1반도체 다이(130)의 상면에 부착되고 금속 소재로 이루어지는 필름형 히트스프레더(160)(heat spreader)와, 상기 제1반도체 다이(130) 상에 적층되는 제2반도체 다이(130a)를 포함할 수 있다.3, a stacked semiconductor package 100a according to the present invention includes a substrate 110 on which a circuit pattern 111 is formed, a first semiconductor die 130 mounted on the circuit pattern 111 A film type heat spreader 160 attached to the upper surface of the first semiconductor die 130 and made of a metal material and a second semiconductor die 130 stacked on the first semiconductor die 130 130a.

본 실시예에서는 앞서 설명한 반도체 패키지와 동일 내지 유사한 구성에 대해서는 그 구체적인 설명을 생략하도록 한다. 그리고 본 실시예에서는 POP(package on package) 적층형 반도체 패키지에 적용된다.In the present embodiment, the same or similar components as those of the above-described semiconductor package will not be described in detail. In this embodiment, it is applied to package-on-package (POP) stacked semiconductor packages.

상기 제1반도체 다이(130)는 앞서 설명한 바와 같이 플립칩 본딩 구조로 상기 기판(110) 상에 실장되고, 상기 제2반도체 다이(130)는 상기 제1반도체 다이(130) 상에 적층되고 와이어 본딩을 통해 기판 상에 접속되도록 구성할 수 있다.The first semiconductor die 130 is mounted on the substrate 110 in a flip chip bonding structure as described above and the second semiconductor die 130 is stacked on the first semiconductor die 130, And can be configured to be connected to the substrate through bonding.

그리고 상기 제1반도체 다이(130) 상면에는 TIM(150), 히트스프레더(160), TIM(150a) 및 제2반도체 다이(130a)가 순차적으로 적층된 구조로 이루어질 수 있다.The TIM 150, the heat spreader 160, the TIM 150a, and the second semiconductor die 130a may be sequentially stacked on the upper surface of the first semiconductor die 130.

상기 제2반도체 다이(130a)의 상면에는 TIM(150b) 및 히트스프레더(160a)가 순차적으로 적층될 수 있다.A TIM 150b and a heat spreader 160a may be sequentially stacked on the upper surface of the second semiconductor die 130a.

여기서, 상기 제2반도체 다이(130)는 와이어(135)를 통해 상기 기판(110)과 접속되며, 상기 제2반도체 다이(130a)의 상면에 형성되는 TIM(150b) 및 히트스프레더(160a)는 와이어(135)가 접속된 내측에 형성될 수 있다.The second semiconductor die 130 is connected to the substrate 110 through a wire 135. The TIM 150b and the heat spreader 160a formed on the upper surface of the second semiconductor die 130a And may be formed on the inner side to which the wire 135 is connected.

한편, 상기 기판(110)과, 제1, 2반도체 다이(130,130a)와, 히트스프레더(160,160a)는 몰딩부(170)에 의해 밀봉되도록 구성할 수 있다.Meanwhile, the substrate 110, the first and second semiconductor dies 130 and 130a, and the heat spreaders 160 and 160a may be sealed by the molding part 170.

제1, 2반도체 다이에서 발생된 열은 TIM 및 히트스프레더를 통해 외부로 방출될 수 있다.
The heat generated in the first and second semiconductor die may be discharged to the outside through the TIM and the heat spreader.

한편, 도 4는 본 발명에 따른 반도체 패키지의 열방출 특성을 촬영한 사진이다. 도 4와 도 6를 비교하면 bare type PKG의 경우에는 반도체 다이를 통한 열방출이 원활히 일어나지 않는 반면, 본 발명에 따른 반도체 패키지는 히트스프레더에 의해 열방출이 원활하게 이루어져 열분포가 균일하다는 것을 확인할 수 있다.
Meanwhile, FIG. 4 is a photograph of the heat emission characteristic of the semiconductor package according to the present invention. 4 and 6, it can be seen that heat dissipation through the semiconductor die does not occur smoothly in the case of bare type PKG, while the semiconductor package according to the present invention has a uniform heat distribution due to smooth heat dissipation by the heat spreader have.

한편, 본 발명의 상세한 설명 및 첨부도면에서는 구체적인 실시예에 관해 설명하였으나, 본 발명은 개시된 실시예에 한정되지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다. 따라서, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들을 포함하는 것으로 해석되어야 할 것이다.
While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and similarities. Accordingly, the scope of the present invention should be construed as being limited to the embodiments described, and it is intended that the scope of the present invention encompasses not only the following claims, but also equivalents thereto.

100 : 반도체 패키지
110 : 기판
111 : 회로패턴
113 : 하부 접지단자
114 : 비아콘텍
115 : 상부 접지단자
117 : 솔더범프
120 : 언더필
130 : 반도체 다이
131 : 단자부
133 : 솔더볼
150 : TIM
160 : 히트스프레더
161 : 레이저 마킹
170 : 몰딩부100: semiconductor package
110: substrate
111: Circuit pattern
113: Lower ground terminal
114: Via CONTEC
115: upper ground terminal
117: Solder bump
120: underfill
130: semiconductor die
131: terminal portion
133: Solderball
150: TIM
160: Heat spreader
161: Laser marking
170: Molding part

Claims (12)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 회로패턴이 형성된 기판과;
상기 회로패턴 상에 실장되는 제1반도체 다이(bare die)와;
상기 제1반도체 다이 상면에는 배치되고 금속 소재로 이루어지는 필름형 히트스프레더(heat spreader)와;
상기 제1반도체 다이 상에 적층되는 제2반도체 다이와;
상기 제2반도체 다이의 상에 적층되는 필름형 히트스프레더를 포함하되,
상기 제1반도체 다이, 필름형 히트스프레더(heat spreader), 제2반도체 및 상기 제2반도체 다이의 상에 적층된 필름형 히트스프레더(heat spreader)는 각각 TIM(Thermal Interface Material)에 의해 접착되며,
상기 제1반도체 다이에서 발생한 열은 그 상면에 순차적으로 접착된 상기 TIM 및 필름형 히트스프레더를 통해 방출되고,
상기 제2반도체 다이에서 발생한 열은 그 상면 및 하면에 각각 접착된 TIM 및 필름형 히트스프레더를 통해 방출되며,
상기 필름형 히트스프레더 또는 TIM은 상기 제1반도체 다이 또는 제2반도체 다이와 대응하는 면적으로 이루어져 열방출 효율을 개선시킬 수 있는 것을 특징으로 하는 적층형 반도체 패키지.A substrate on which a circuit pattern is formed;
A first semiconductor die (bare die) mounted on the circuit pattern;
A film type heat spreader disposed on the first semiconductor die and made of a metal material;
A second semiconductor die stacked on the first semiconductor die;
And a film type heat spreader laminated on the second semiconductor die,
The film type heat spreader laminated on the first semiconductor die, the film type heat spreader, the second semiconductor and the second semiconductor die are adhered by TIM (Thermal Interface Material)
Heat generated in the first semiconductor die is emitted through the TIM and the film-type heat spreader sequentially bonded to the upper surface thereof,
The heat generated in the second semiconductor die is emitted through the TIM and the film-type heat spreader bonded to the upper and lower surfaces, respectively,
Wherein the film-type heat spreader or the TIM has an area corresponding to the first semiconductor die or the second semiconductor die, thereby improving heat dissipation efficiency. 제7항에 있어서,
상기 TIM(Thermal Interface Material)은 10~100㎛ 두께인 것을 특징으로 하는 적층형 반도체 패키지.8. The method of claim 7,
Wherein the TIM (Thermal Interface Material) is 10 to 100 占 퐉 thick. 제7항에 있어서,
상기 필름형 히트스프레더는 10~100㎛ 두께인 것을 특징으로 하는 적층형 반도체 패키지.8. The method of claim 7,
Wherein the film-type heat spreader has a thickness of 10 to 100 mu m. 삭제delete 제7항에 있어서,
상기 필름형 히트스프레더 상에 레이저 마킹(laser marking)이 이루어지는 것을 특징으로 하는 반도체 패키지.8. The method of claim 7,
Wherein laser marking is performed on the film-type heat spreader. 제7항에 있어서,
상기 제1반도체 다이는 플립칩(flip chip) 본딩 구조로 상기 기판에 실장되는 것을 특징으로 하는 적층형 반도체 패키지.
8. The method of claim 7,
Wherein the first semiconductor die is mounted on the substrate in a flip chip bonding structure.
KR1020130116027A 2013-09-30 2013-09-30 semiconductor package and stacked semiconductor package KR101562706B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130116027A KR101562706B1 (en) 2013-09-30 2013-09-30 semiconductor package and stacked semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130116027A KR101562706B1 (en) 2013-09-30 2013-09-30 semiconductor package and stacked semiconductor package

Publications (2)

Publication Number Publication Date
KR20150036950A KR20150036950A (en) 2015-04-08
KR101562706B1 true KR101562706B1 (en) 2015-10-22

Family

ID=53033028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130116027A KR101562706B1 (en) 2013-09-30 2013-09-30 semiconductor package and stacked semiconductor package

Country Status (1)

Country Link
KR (1) KR101562706B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569145B2 (en) 2020-06-03 2023-01-31 Samsung Electronics Co., Ltd. Semiconductor package with thermal interface material for improving package reliability

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071595A (en) 2002-08-01 2004-03-04 Elpida Memory Inc Semiconductor device
KR100739001B1 (en) 2001-04-06 2007-07-13 신에쓰 가가꾸 고교 가부시끼가이샤 Radiating structural body of electronic part and radiating sheet used for the radiating structural body
KR101034046B1 (en) 2010-04-21 2011-05-11 주식회사 지앤씨에스 Printed circuit board having expended graphite sheet and led lamp

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739001B1 (en) 2001-04-06 2007-07-13 신에쓰 가가꾸 고교 가부시끼가이샤 Radiating structural body of electronic part and radiating sheet used for the radiating structural body
JP2004071595A (en) 2002-08-01 2004-03-04 Elpida Memory Inc Semiconductor device
KR101034046B1 (en) 2010-04-21 2011-05-11 주식회사 지앤씨에스 Printed circuit board having expended graphite sheet and led lamp

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569145B2 (en) 2020-06-03 2023-01-31 Samsung Electronics Co., Ltd. Semiconductor package with thermal interface material for improving package reliability

Also Published As

Publication number Publication date
KR20150036950A (en) 2015-04-08

Similar Documents

Publication Publication Date Title
KR101694657B1 (en) Semiconductor chip package having improved heating structure
TWI253155B (en) Thermally enhanced semiconductor package and fabrication method thereof
US7566591B2 (en) Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
KR100632459B1 (en) Heat-dissipating semiconductor package and manufacturing method
US20070035008A1 (en) Thin IC package for improving heat dissipation from chip backside
CN109637983B (en) Chip package
JP6079223B2 (en) Package molded body for light emitting device
US7564123B1 (en) Semiconductor package with fastened leads
TW200836307A (en) Thermally enhanced quad flat no leads (QFN) IC package and method
US20100123243A1 (en) Flip-chip chip-scale package structure
KR20100069007A (en) Semiconductor package and fabricating method thereof
US20110024895A1 (en) Semiconductor Package Thermal Performance Enhancement and Method
US7374967B2 (en) Multi-stack chip size packaging method
US20140374891A1 (en) Semiconductor device with heat spreader and thermal sheet
TWI536515B (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
KR101562706B1 (en) semiconductor package and stacked semiconductor package
TW201916279A (en) Chip package
KR102016019B1 (en) High thermal conductivity semiconductor package
KR101640126B1 (en) Semiconductor package manufacturing method
KR20140147528A (en) semiconductor package and connection structure of a semiconductor package and mounting method of semiconductor packages
JP2003023126A (en) Semiconductor device
US20220293484A1 (en) Integrated circuit package system
WO2014171403A1 (en) Semiconductor device
TWI643297B (en) Semiconductor package having internal heat sink
KR20150142916A (en) Semiconductor package and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 5