JP7175643B2 - Semiconductor device and method for manufacturing semiconductor device - Google Patents

Semiconductor device and method for manufacturing semiconductor device Download PDF

Info

Publication number
JP7175643B2
JP7175643B2 JP2018119115A JP2018119115A JP7175643B2 JP 7175643 B2 JP7175643 B2 JP 7175643B2 JP 2018119115 A JP2018119115 A JP 2018119115A JP 2018119115 A JP2018119115 A JP 2018119115A JP 7175643 B2 JP7175643 B2 JP 7175643B2
Authority
JP
Japan
Prior art keywords
connector
sealing member
joint portion
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018119115A
Other languages
Japanese (ja)
Other versions
JP2019220655A (en
Inventor
久人 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2018119115A priority Critical patent/JP7175643B2/en
Publication of JP2019220655A publication Critical patent/JP2019220655A/en
Application granted granted Critical
Publication of JP7175643B2 publication Critical patent/JP7175643B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、半導体装置、及び、半導体装置の製造方法に関する発明である。 The present invention relates to a semiconductor device and a method for manufacturing a semiconductor device.

従来、封止部材により封止され、フレームに接続子を介して電気的に接続された電極を有する半導体チップを備えた半導体装置等がある(例えば、特許文献1参照)。 2. Description of the Related Art Conventionally, there is a semiconductor device that includes a semiconductor chip that is sealed with a sealing member and has electrodes that are electrically connected to a frame via connectors (see, for example, Patent Document 1).

ここで、例えば、従来の半導体装置では、半導体チップの電極に接続される接続子の接合部(テラス)の面積は、半導体チップの当該電極の上面の面積とほぼ同じ大きさとなっている。 Here, for example, in a conventional semiconductor device, the area of a joint portion (terrace) of a connector connected to an electrode of a semiconductor chip is approximately the same size as the area of the upper surface of the electrode of the semiconductor chip.

このように、接続子の接合部の面積が、半導体チップの電極の上面の面積とほぼ同じ大きさである場合、当該接続子から半導体チップから発生する熱を十分に放熱することができない問題がある。 As described above, when the area of the joint portion of the connector is approximately the same size as the area of the upper surface of the electrode of the semiconductor chip, there is a problem that the heat generated from the semiconductor chip cannot be sufficiently radiated from the connector. be.

特開2003-133497JP 2003-133497

そこで、本発明は、接続子の接合部の面積を接続される半導体チップの電極の上面の面積より大きくして、当該半導体チップの放熱性を向上させることが可能な半導体装置を提供することを目的とする。 Accordingly, it is an object of the present invention to provide a semiconductor device capable of improving the heat dissipation of the semiconductor chip by making the area of the joint portion of the connector larger than the area of the upper surface of the electrode of the semiconductor chip to be connected. aim.

本発明の一態様に係る実施形態に従った半導体装置は、
封止部材と、
前記封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップと、
第1の方向に延在するように配置されており、一端部が前記封止部材により封止され、前記一端部の上面に、前記半導体チップが配置される搭載領域を有し、他端部が前記封止部材から露出した第1のフレームと、
前記封止部材内で、前記半導体チップの前記下部電極と前記第1のフレームの上面の搭載領域との間を接合し且つ導電性を有する第1の導電性接合材と、
前記第1の方向に延在するように配置されており、前記封止部材により封止された一端部の上面に接続領域を有し、他端部が前記封止部材から露出した第2のフレームと、
前記封止部材内で前記半導体チップの上方に配置され且つ前記半導体チップの前記上部電極に電気的に接続された第1接合部と、前記第2のフレームの一端部の上面の前記接続領域と電気的に接続された第2接合部と、を有し、金属からなる接続子と、
前記封止部材内で、前記半導体チップの前記上部電極と前記接続子の前記第1接合部との間を接合し且つ導電性を有する第2の導電性接合材と、
前記封止部材内で、前記接続子の前記第2接合部と前記第2のフレームの上面の前記接続領域との間を接合し且つ導電性を有する第3の導電性接合材と、を備え、
前記接続子の前記第1接合部には、前記接続子の前記第1接合部の中央を下方に打ち出すことで形成された下方に突出する突出部が設けられ、前記突出部が前記封止部材内で前記半導体チップの前記上部電極の上面に前記第2の導電性接合材を介して電気的に接続され、
前記接続子の前記第1接合部の面積は、前記半導体チップの前記上部電極の上面の面積より大きい
ことを特徴とする。
A semiconductor device according to an embodiment of an aspect of the present invention comprises:
a sealing member;
a semiconductor chip sealed by the sealing member and having an upper electrode provided on the upper surface and a lower electrode provided on the lower surface;
arranged to extend in a first direction, one end is sealed by the sealing member, a mounting region is provided on an upper surface of the one end for placing the semiconductor chip thereon, and the other end is is exposed from the sealing member; and
a first conductive bonding material that bonds between the lower electrode of the semiconductor chip and a mounting region on the upper surface of the first frame in the sealing member and has conductivity;
A second semiconductor device arranged to extend in the first direction, having a connection region on an upper surface of one end sealed by the sealing member, and having the other end exposed from the sealing member a frame;
a first joint portion disposed above the semiconductor chip in the sealing member and electrically connected to the upper electrode of the semiconductor chip; and the connection region on an upper surface of one end portion of the second frame. a connector made of metal, having a second joint portion electrically connected;
a second conductive bonding material that bonds between the upper electrode of the semiconductor chip and the first bonding portion of the connector in the sealing member and has conductivity;
a third conductive bonding material that bonds between the second bonding portion of the connector and the connection region on the upper surface of the second frame in the sealing member and has electrical conductivity; ,
The first joint portion of the connector is provided with a projecting portion that projects downward and is formed by projecting the center of the first joint portion of the connector downward, and the projecting portion is the sealing member. electrically connected to the upper surface of the upper electrode of the semiconductor chip via the second conductive bonding material,
The area of the first joint portion of the connector is larger than the area of the upper surface of the upper electrode of the semiconductor chip.

前記半導体装置において、
前記第1の方向に直交する第2の方向における前記接続子の前記第1接合部の幅は、前記第2の方向における前記半導体チップの前記上部電極の幅よりも、大きい
ことを特徴とする。
In the semiconductor device,
A width of the first joint portion of the connector in a second direction perpendicular to the first direction is larger than a width of the upper electrode of the semiconductor chip in the second direction. .

前記半導体装置において、
前記第2の方向における前記接続子の前記第1接合部の幅は、前記第2の方向における前記半導体チップの上面の幅よりも、大きい
ことを特徴とする。
In the semiconductor device,
The width of the first joint portion of the connector in the second direction is larger than the width of the upper surface of the semiconductor chip in the second direction.

前記半導体装置において、
前記第2の方向における前記接続子の前記第1接合部の幅は、前記第2の方向における前記第1のフレームの前記一端部の前記搭載領域の幅よりも、大きい
ことを特徴とする。
In the semiconductor device,
The width of the first joint portion of the connector in the second direction is larger than the width of the mounting area of the one end portion of the first frame in the second direction.

前記半導体装置において、
前記接続子の前記第1接合部には、前記突出部に近接し且つ前記第1接合部を上下方向に貫通する貫通孔が形成されている
ことを特徴とする。
In the semiconductor device,
A through hole is formed in the first joint portion of the connector so as to be close to the protruding portion and penetrate the first joint portion in a vertical direction.

前記半導体装置において、 前記接続子の前記第1接合部には、前記突出部の表面に接触し且つ前記第1接合部を上下方向に貫通する貫通孔が形成されている
ことを特徴とする。
In the semiconductor device, the first joint portion of the connector is formed with a through-hole that is in contact with the surface of the projecting portion and vertically penetrates the first joint portion.

前記半導体装置において、
前記貫通孔は、前記封止部材をモールドロックすることを特徴とする。
In the semiconductor device,
The through-hole is characterized by mold-locking the sealing member.

前記半導体装置において、
前記接続子の前記第1接合部の上面は、長方形の形状を有し、前記第1接合部には、4つの前記貫通孔が前記第1接合部の4つの角のそれぞれに対応して配置されている
ことを特徴とする。
In the semiconductor device,
The upper surface of the first joint portion of the connector has a rectangular shape, and the four through-holes are arranged in the first joint portion corresponding to the four corners of the first joint portion, respectively. It is characterized by being

前記半導体装置において、
前記接続子の前記第1接合部の側面には、上下方向に繋がるように凹んだ切り欠き部が形成されている
ことを特徴とする。
In the semiconductor device,
A recessed notch portion is formed in a side surface of the first joint portion of the connector so as to be connected in the vertical direction.

前記半導体装置において、
前記第2の方向における前記接続子の幅は、前記第1接合部から前記第2接合部まで同じ大きさである
ことを特徴とする。
In the semiconductor device,
The width of the connector in the second direction is the same from the first joint portion to the second joint portion.

前記半導体装置において、
前記封止部材内において、
前記第1のフレームの前記一端部の上面の高さは、前記第2のフレームの前記一端部の上面の高さと同じであり、前記接続子は、前記第1接合部と前記第2接合部との間に位置し且つ前記第1接合部から前記第2接合部に向けて下方に傾斜する傾斜部を含む
ことを特徴とする。
In the semiconductor device,
Within the sealing member,
The height of the upper surface of the one end of the first frame is the same as the height of the upper surface of the one end of the second frame, and the connector is the first joint and the second joint. and a sloping portion that slopes downward from the first joint portion toward the second joint portion.

前記半導体装置において、 前記接続子の上下方向の厚さは、前記第1及び第2のフレームの上下方向の厚さよりも、薄いことを特徴とする。 In the semiconductor device, the thickness of the connector in the vertical direction is thinner than the thickness of the first and second frames in the vertical direction.

前記半導体装置において、
前記接続子は、銅で構成されていることを特徴とする。
In the semiconductor device,
The connector is characterized by being made of copper.

前記半導体装置において、
前記第1のフレームの前記一端部に近接した領域には、前記半導体チップの前記下部電極と前記第1のフレームの前記搭載領域との接合時に、前記第1の導電性接合材が前記第1のフレームの前記他端部側に流れるのを防止する溝が形成されている
ことを特徴とする。
In the semiconductor device,
In a region adjacent to the one end portion of the first frame, the first conductive bonding material is applied to the first conductive bonding material when bonding the lower electrode of the semiconductor chip and the mounting region of the first frame. A groove is formed to prevent flow to the other end side of the frame of
It is characterized by

本発明の一態様に係る実施形態に従った半導体装置の製造方法は、
封止部材と、前記封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップと、第1の方向に延在するように配置されており、一端部が前記封止部材により封止され、前記一端部の上面に、前記半導体チップが配置される搭載領域を有し、他端部が前記封止部材から露出した第1のフレームと、前記封止部材内で、前記半導体チップの前記下部電極と前記第1のフレームの上面の搭載領域との間を接合し且つ導電性を有する第1の導電性接合材と、前記第1の方向に延在するように配置されており、前記封止部材により封止された一端部の上面に接続領域を有し、他端部が前記封止部材から露出した第2のフレームと、前記封止部材内で前記半導体チップの上方に配置され且つ前記半導体チップの前記上部電極に電気的に接続された第1接合部と、前記第2のフレームの一端部の上面の前記接続領域と電気的に接続された第2接合部と、を有し、金属からなる接続子と、前記封止部材内で、前記半導体チップの前記上部電極と前記接続子の前記第1接合部との間を接合し且つ導電性を有する第2の導電性接合材と、前記封止部材内で、前記接続子の前記第2接合部と前記第2のフレームの上面の前記接続領域との間を接合し且つ導電性を有する第3の導電性接合材と、を備えた半導体装置の製造方法であって、
前記接続子の前記第1接合部に、前記接続子の前記第1接合部の中央を下方に打ち出すことで下方に突出する突出部を形成し、
前記突出部を前記半導体チップの前記上部電極の上面に前記第2の導電性接合材を介して電気的に接続するものであり、
前記接続子の前記第1接合部の面積は、前記半導体チップの前記上部電極の上面の面積より大きい
ことを特徴とする。
A method for manufacturing a semiconductor device according to an embodiment of an aspect of the present invention includes:
a sealing member; a semiconductor chip sealed by the sealing member and having an upper electrode provided on an upper surface and a lower electrode provided on a lower surface; a first frame having one end sealed by the sealing member, having a mounting region on which the semiconductor chip is arranged on the upper surface of the one end, and having the other end exposed from the sealing member; a first conductive bonding material that bonds between the lower electrode of the semiconductor chip and a mounting region on the upper surface of the first frame in the sealing member and has conductivity; a second frame arranged to extend in a direction, having a connection region on an upper surface of one end sealed by the sealing member, and having the other end exposed from the sealing member; a first joint portion disposed above the semiconductor chip in the sealing member and electrically connected to the upper electrode of the semiconductor chip; a connector made of metal; and a connector between the upper electrode of the semiconductor chip and the first connector of the connector within the sealing member. a second conductive bonding material that bonds and has conductivity, and bonds between the second bonding portion of the connector and the connection region on the upper surface of the second frame in the sealing member; and a third conductive bonding material having conductivity, and a method for manufacturing a semiconductor device,
forming a protruding portion in the first joint portion of the connector that protrudes downward by projecting the center of the first joint portion of the connector downward;
electrically connecting the projecting portion to the upper surface of the upper electrode of the semiconductor chip via the second conductive bonding material;
The area of the first joint portion of the connector is larger than the area of the upper surface of the upper electrode of the semiconductor chip.

本発明の一態様に係る半導体装置は、封止部材と、封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップと、第1の方向に延在するように配置されており、一端部が封止部材により封止され、一端部の上面に、半導体チップが配置される搭載領域を有し、他端部が封止部材から露出した第1のフレームと、封止部材内で、半導体チップの下部電極と第1のフレームの上面の搭載領域との間を接合し且つ導電性を有する第1の導電性接合材と、第1の方向に延在するように配置されており、封止部材により封止された一端部の上面に接続領域を有し、他端部が封止部材から露出した第2のフレームと、第1接合部が半導体チップの上方に配置され且つ半導体チップの上部電極に電気的に接続され、第2接合部が封止部材内で第2のフレームの一端部の上面の接続領域と電気的に接続された、金属からなる接続子と、封止部材内で、半導体チップの上部電極と接続子の第1接合部との間を接合し且つ導電性を有する第2の導電性接合材と、封止部材内で、接続子の第2接合部と第2のフレームの上面の接続領域との間を接合し且つ導電性を有する第3の導電性接合材と、を備える。 A semiconductor device according to an aspect of the present invention includes a sealing member, a semiconductor chip sealed with the sealing member and having an upper electrode provided on an upper surface and a lower electrode provided on a lower surface; one end is sealed with a sealing member, has a mounting area on the upper surface of one end where a semiconductor chip is arranged, and the other end is exposed from the sealing member a first conductive bonding material that bonds between the lower electrode of the semiconductor chip and the mounting region on the upper surface of the first frame in the sealing member and has electrical conductivity; a second frame arranged to extend in the direction of and having a connection area on an upper surface of one end sealed by the sealing member, and having the other end exposed from the sealing member; A joint portion is disposed above the semiconductor chip and electrically connected to an upper electrode of the semiconductor chip, and a second joint portion is electrically connected to a connection region on the upper surface of one end of the second frame within the sealing member. a second conductive bonding material that bonds between the upper electrode of the semiconductor chip and the first bonding portion of the connector in the sealing member and has conductivity; a third conductive bonding material bonding between the second bonding portion of the connector and the connecting region on the upper surface of the second frame in the stop member and having electrical conductivity.

そして、接続子の第1接合部には、接続子の第1接合部の中央を下方に打ち出すことで形成された下方に突出する突出部が設けられ、突出部が封止部材内で半導体チップの上部電極の上面に第2の導電性接合材を介して電気的に接続されている。 The first joint portion of the connector is provided with a projecting portion that projects downward and is formed by punching out the center of the first joint portion of the connector downward. is electrically connected to the upper surface of the upper electrode of the via a second conductive bonding material.

さらに、接続子の第1接合部の面積は、半導体チップの上部電極の上面の面積より大きくなるように設定されている。 Furthermore, the area of the first joint portion of the connector is set to be larger than the area of the upper surface of the upper electrode of the semiconductor chip.

これにより、本発明の半導体装置によれば、接続子の接合部の面積を接続される半導体チップの電極の上面の面積より大きくして、当該半導体チップの放熱性を向上させることができる。 Thus, according to the semiconductor device of the present invention, the area of the joint portion of the connector is made larger than the area of the upper surface of the electrode of the semiconductor chip to be connected, thereby improving the heat dissipation of the semiconductor chip.

図1Aは、実施例1に係る半導体装置100の構成の一例を示す上面図である。FIG. 1A is a top view showing an example of a configuration of a semiconductor device 100 according to Example 1. FIG. 図1Bは、実施例1に係る図1Aに示す半導体装置100の構成の一例を示す側面図である。FIG. 1B is a side view showing an example of the configuration of the semiconductor device 100 shown in FIG. 1A according to the first embodiment. 図2Aは、実施例2に係る半導体装置200の構成の一例を示す上面図である。FIG. 2A is a top view showing an example of the configuration of a semiconductor device 200 according to the second embodiment. 図2Bは、実施例2に係る図2Aに示す半導体装置200の構成の一例を示す側面図である。FIG. 2B is a side view showing an example of the configuration of the semiconductor device 200 shown in FIG. 2A according to the second embodiment. 図3Aは、実施例3に係る半導体装置300の構成の一例を示す上面図である。FIG. 3A is a top view showing an example of the configuration of a semiconductor device 300 according to Example 3. FIG. 図3Bは、実施例3に係る図3Aに示す半導体装置300の構成の一例を示す側面図である。FIG. 3B is a side view showing an example of the configuration of the semiconductor device 300 shown in FIG. 3A according to the third embodiment. 図4Aは、実施例4に係る半導体装置400の構成の一例を示す上面図である。FIG. 4A is a top view showing an example of the configuration of a semiconductor device 400 according to Example 4. FIG. 図4Bは、実施例4に係る図4Aに示す半導体装置400の構成の一例を示す側面図である。FIG. 4B is a side view showing an example of the configuration of the semiconductor device 400 shown in FIG. 4A according to the fourth embodiment.

以下、本発明に係る実施形態について図面に基づいて説明する。 BEST MODE FOR CARRYING OUT THE INVENTION An embodiment according to the present invention will be described below with reference to the drawings.

図1Aは、実施例1に係る半導体装置100の構成の一例を示す上面図である。また、図1Bは、実施例1に係る図1Aに示す半導体装置100の構成の一例を示す側面図である。 FIG. 1A is a top view showing an example of a configuration of a semiconductor device 100 according to Example 1. FIG. FIG. 1B is a side view showing an example of the configuration of the semiconductor device 100 shown in FIG. 1A according to the first embodiment.

なお、図1A、図1Bにおいて、封止部材Mは、透視されるように表記されている。 In addition, in FIG. 1A and FIG. 1B, the sealing member M is illustrated so as to be seen through.

実施例1に係る半導体装置100は、例えば、図1A、図1Bに示すように、封止部材Mと、半導体チップXと、第1のフレームF1と、第2のフレームF2と、第1の導電性接合材Z1と、第2の導電性接合材Z2と、第3の導電性接合材Z3と、接続子Sと、を備える。
そして、封止部材Mは、例えば、エポキシ樹脂等の封止樹脂である。
For example, as shown in FIGS. 1A and 1B, the semiconductor device 100 according to the first embodiment includes a sealing member M, a semiconductor chip X, a first frame F1, a second frame F2, and a first A conductive bonding material Z1, a second conductive bonding material Z2, a third conductive bonding material Z3, and a connector S are provided.
The sealing member M is, for example, sealing resin such as epoxy resin.

この封止部材Mは、例えば、図1A、図1Bに示すように、半導体チップX、第1のフレームF1の一端部F1a、第2のフレームF2の一端部F2a、第1の導電性接合材Z1、第2の導電性接合材Z2、第3の導電性接合材Z3、及び、接合部Sを、封止するようになっている。 1A and 1B, the sealing member M includes, for example, a semiconductor chip X, one end portion F1a of the first frame F1, one end portion F2a of the second frame F2, and a first conductive bonding material. Z1, the second conductive bonding material Z2, the third conductive bonding material Z3, and the joint S are sealed.

また、半導体チップXは、例えば、図1A、図1Bに示すように、封止部材Mにより封止され、上面に設けられた上部電極X2と、下面に設けられた下部電極X1とを有する。 1A and 1B, the semiconductor chip X is sealed with a sealing member M and has an upper electrode X2 provided on the upper surface and a lower electrode X1 provided on the lower surface.

この半導体チップXは、例えば、ダイオードである。この場合、例えば、当該ダイオードのアノードが上部電極X2に対応し、当該ダイオードのカソードが下部電極X1に対応するが、逆の関係であってもよい。 This semiconductor chip X is, for example, a diode. In this case, for example, the anode of the diode corresponds to the upper electrode X2 and the cathode of the diode corresponds to the lower electrode X1, but the relationship may be reversed.

また、この半導体チップXは、上述のダイオード以外の半導体素子に適用するようにしてもよい。 Also, this semiconductor chip X may be applied to a semiconductor element other than the diode described above.

また、第1のフレームF1は、例えば、図1A、図1Bに示すように、第1の方向D1に延在するように配置されている。 Also, the first frame F1 is arranged to extend in the first direction D1, for example, as shown in FIGS. 1A and 1B.

そして、この第1のフレームF1は、その一端部F1aが封止部材Mにより封止され、当該一端部F1aの上面に、半導体チップXが配置される搭載領域を有する。 One end portion F1a of the first frame F1 is sealed with a sealing member M, and a mounting region in which the semiconductor chip X is arranged is provided on the upper surface of the one end portion F1a.

この第1のフレームF1は、その他端部F1bが封止部材Mから露出(突出)している。 The other end F1b of the first frame F1 is exposed (protrudes) from the sealing member M. As shown in FIG.

また、第1の導電性接合材Z1は、封止部材M内で、半導体チップXの下部電極X1と第1のフレームF1の上面の搭載領域との間を接合するようになっている。 Also, the first conductive bonding material Z1 bonds between the lower electrode X1 of the semiconductor chip X and the mounting area on the upper surface of the first frame F1 in the sealing member M. As shown in FIG.

この第1の導電性接合材Z1は、導電性を有する。この第1の導電性接合材Z1は、例えば、はんだ材である。 This first conductive bonding material Z1 has conductivity. This first conductive bonding material Z1 is, for example, a solder material.

ここで、例えば、図1Aに示すように、第1のフレームF1の一端部F1aに近接した領域には、半導体チップXの下部電極X1と第1のフレームF1の搭載領域との接合時に、第1の導電性接合材Z1が第1のフレームF1の他端部F1b側に流れるのを防止する溝F1kが形成されている。 Here, for example, as shown in FIG. 1A, in a region close to one end portion F1a of the first frame F1, when the lower electrode X1 of the semiconductor chip X is bonded to the mounting region of the first frame F1, a first A groove F1k is formed to prevent one conductive bonding material Z1 from flowing toward the other end portion F1b of the first frame F1.

また、第2のフレームF2は、第1の方向D1に延在するように配置されており、封止部材Mにより封止された一端部F2aの上面に接続領域を有し、他端部が封止部材Mから露出している。 The second frame F2 is arranged to extend in the first direction D1, has a connection region on the upper surface of one end F2a sealed by the sealing member M, and has the other end It is exposed from the sealing member M.

接続子Sは、例えば、図1A、図1Bに示すように、封止部材M内で半導体チップXの上方に配置されている。 The connector S is arranged above the semiconductor chip X within the sealing member M, as shown in FIGS. 1A and 1B, for example.

この接続子Sは、半導体チップXの上部電極X2に第2の導電性接合材Z2により電気的に接続された第1接合部S1と、第2のフレームF2の一端部F2aの上面の接続領域と第3の導電性接合材Z3により電気的に接続された第2接合部S2と、を有する。 The connector S includes a first joint portion S1 electrically connected to the upper electrode X2 of the semiconductor chip X by a second conductive joint material Z2, and a connection region on the upper surface of one end portion F2a of the second frame F2. and a second joint S2 electrically connected by a third conductive joint material Z3.

また、第2の導電性接合材Z2は、封止部材M内で、半導体チップXの上部電極X2と接続子Sの第1接合部S1との間を接合するようになっている。 Also, the second conductive bonding material Z2 bonds between the upper electrode X2 of the semiconductor chip X and the first bonding portion S1 of the connector S within the sealing member M. As shown in FIG.

この第2の導電性接合材Z2は、導電性を有する。この第2の導電性接合材Z2は、例えば、はんだ材である。 This second conductive bonding material Z2 has conductivity. This second conductive bonding material Z2 is, for example, a solder material.

また、第3の導電性接合材Z3は、封止部材M内で、接続子Sの第2接合部S2と第2のフレームF2の上面の接続領域との間を接合するようになっている。 Further, the third conductive bonding material Z3 bonds between the second bonding portion S2 of the connector S and the connection region on the upper surface of the second frame F2 within the sealing member M. .

この第3の導電性接合材Z3は、導電性を有する。この第3の導電性接合材Z3は、例えば、はんだ材である。 This third conductive bonding material Z3 has conductivity. This third conductive bonding material Z3 is, for example, a solder material.

ここで、接続子Sは、例えば、金属からなる。より具体的には、この接続子Sは、銅で構成されている。 Here, the connector S is made of metal, for example. More specifically, this connector S is made of copper.

なお、この接続子Sの上下方向の厚さは、例えば、第1及び第2のフレームF1、F2の上下方向の厚さよりも、薄くなるように設定されている。 The vertical thickness of the connector S is set to be thinner than the vertical thickness of the first and second frames F1 and F2, for example.

なお、第1の方向D1に直交する第2の方向D2における接続子Sの第1接合部S1の幅は、例えば、図1A、図1Bに示すように、当該第2の方向D2における半導体チップXの上部電極X2の幅よりも、大きくなるように設定されている。 The width of the first joint portion S1 of the connector S in the second direction D2 perpendicular to the first direction D1 is, for example, the width of the semiconductor chip in the second direction D2, as shown in FIGS. 1A and 1B. It is set to be larger than the width of the X upper electrode X2.

さらに、第2の方向D2における接続子Sの第1接合部S1の幅は、例えば、図1A、図1Bに示すように、第2の方向D2における半導体チップXの上面の幅よりも、大きくなるように設定されている。 Further, the width of the first joint portion S1 of the connector S in the second direction D2 is larger than the width of the upper surface of the semiconductor chip X in the second direction D2, as shown in FIGS. 1A and 1B, for example. is set to be

なお、例えば、図1A、図1Bに示すように、接続子Sの第1接合部S1には、接続子Sの第1接合部S1の中央を下方に打ち出すことで形成された下方に突出する突出部Saが設けられている。 In addition, for example, as shown in FIGS. 1A and 1B , the first joint portion S1 of the connector S protrudes downward, which is formed by projecting the center of the first joint portion S1 of the connector S downward. A projecting portion Sa is provided.

そして、この突出部Saが封止部材M内で半導体チップXの上部電極X2の上面に第2の導電性接合材Z2を介して電気的に接続されている。
さらに、接続子Sの第1接合部S1の面積は、半導体チップXの上部電極X2の上面の面積より大きくなるように設定されている。
The projecting portion Sa is electrically connected to the upper surface of the upper electrode X2 of the semiconductor chip X within the sealing member M via the second conductive bonding material Z2.
Furthermore, the area of the first joint portion S1 of the connector S is set to be larger than the area of the upper surface of the upper electrode X2 of the semiconductor chip X. As shown in FIG.

なお、第2の方向D2における接続子Sの第1接合部S1の幅は、例えば、図1A、図1Bに示すように、第2の方向D2における第1のフレームF1の一端部F1aの搭載領域の幅よりも、大きくなるように設定されている。
そして、接続子Sは、第1接合部S1と第2接合部S2との間に位置し且つ第1接合部S1から第2接合部S2に向けて下方に傾斜する傾斜部S3を含んでいる。
Note that the width of the first joint portion S1 of the connector S in the second direction D2 is, for example, as shown in FIGS. It is set to be larger than the width of the area.
The connector S includes an inclined portion S3 positioned between the first joint portion S1 and the second joint portion S2 and inclined downward from the first joint portion S1 toward the second joint portion S2. .

なお、封止部材M内において、例えば、図1A、図1Bに示すように、第1のフレームF1の一端部F1aの上面の高さは、第2のフレームF2の一端部F2aの上面の高さと同じになるように設定されている。 In the sealing member M, for example, as shown in FIGS. 1A and 1B, the height of the upper surface of the one end F1a of the first frame F1 is equal to the height of the upper surface of the one end F2a of the second frame F2. is set to be the same as

ここで、以上のような構成を有する半導体装置100の製造方法の一例について、接続子Sの構成に注目して、簡単に説明する。 Here, an example of a method for manufacturing the semiconductor device 100 having the configuration as described above will be briefly described with attention paid to the configuration of the connector S. FIG.

既述のように、半導体装置100は、封止部材Mと、半導体チップXと、第1のフレームF1と、第2のフレームF2と、第1の導電性接合材Z1と、第2の導電性接合材Z2と、第3の導電性接合材Z3と、接続子Sと、を備える。
例えば、接続子Sの第1接合部S1に、接続子Sの第1接合部S1の中央を下方に打ち出すことで下方に突出する突出部Saを形成する。
As described above, the semiconductor device 100 includes the sealing member M, the semiconductor chip X, the first frame F1, the second frame F2, the first conductive bonding material Z1, and the second conductive a conductive bonding material Z2, a third conductive bonding material Z3, and a connector S.
For example, the first joint portion S1 of the connector S is formed with a protrusion Sa that protrudes downward by punching out the center of the first joint portion S1 of the connector S downward.

そして、当該突出部Saを半導体チップXの上部電極X2の上面に第2の導電性接合材Z2を介して電気的に接続する。
なお、既述のように、接続子Sの第1接合部S1の面積は、半導体チップの上部電極の上面の面積より大きくなるように設定されている。
Then, the projecting portion Sa is electrically connected to the upper surface of the upper electrode X2 of the semiconductor chip X via the second conductive bonding material Z2.
As described above, the area of the first joint portion S1 of the connector S is set to be larger than the area of the upper surface of the upper electrode of the semiconductor chip.

以上のように、本実施例1に係る半導体装置は、接続子の第1接合部には、接続子の第1接合部を下方に打ち出すことで形成された下方に突出する突出部が設けられ、突出部が封止部材内で半導体チップの上部電極の上面に第2の導電性接合材を介して電気的に接続されている。 As described above, in the semiconductor device according to the first embodiment, the first joint portion of the connector is provided with the projecting portion that protrudes downward and is formed by projecting the first joint portion of the connector downward. , the projecting portion is electrically connected to the upper surface of the upper electrode of the semiconductor chip through the second conductive bonding material in the sealing member.

さらに、接続子の第1接合部の面積は、半導体チップの上部電極の上面の面積より大きくなるように設定されている。 Furthermore, the area of the first joint portion of the connector is set to be larger than the area of the upper surface of the upper electrode of the semiconductor chip.

すなわち、本実施例の半導体装置によれば、接続子の接合部の面積を接続される半導体チップの電極の上面の面積より大きくして、当該半導体チップの放熱性を向上させることができる。 That is, according to the semiconductor device of the present embodiment, the area of the joint portion of the connector is made larger than the area of the upper surface of the electrode of the semiconductor chip to be connected, so that the heat dissipation of the semiconductor chip can be improved.

既述の実施例1では、半導体装置100の一例について説明した。本実施例2では、半導体装置の他の例について説明する。 In the above-described first embodiment, an example of the semiconductor device 100 has been described. In a second embodiment, another example of the semiconductor device will be described.

図2Aは、実施例2に係る半導体装置200の構成の一例を示す上面図である。また、図2Bは、実施例2に係る図2Aに示す半導体装置200の構成の一例を示す側面図である。 FIG. 2A is a top view showing an example of the configuration of a semiconductor device 200 according to the second embodiment. 2B is a side view showing an example of the configuration of the semiconductor device 200 shown in FIG. 2A according to the second embodiment.

なお、図2A、図2Bにおいて、封止部材Mは、透視されるように表記されている。また、図2A、図2Bにおいて、既述の図1A、図1Bの符号と同じ符号が示す構成は、実施例1と同様の構成を示す。 In addition, in FIG. 2A and FIG. 2B, the sealing member M is illustrated so as to be seen through. In addition, in FIGS. 2A and 2B, the same reference numerals as those in FIGS. 1A and 1B indicate the same configurations as in the first embodiment.

本実施例2に係る半導体装置200は、例えば、図2A、図2Bに示すように、実施例1と同様に、封止部材Mと、半導体チップXと、第1のフレームF1と、第2のフレームF2と、第1の導電性接合材Z1と、第2の導電性接合材Z2と、第3の導電性接合材Z3と、接続子Sと、を備える。 2A and 2B, the semiconductor device 200 according to the second embodiment includes a sealing member M, a semiconductor chip X, a first frame F1, a second , a first conductive bonding material Z1, a second conductive bonding material Z2, a third conductive bonding material Z3, and a connector S.

ここで、例えば、図2A、図2Bに示すように、接続子Sの第1接合部S1には、突出部Saに近接し且つ第1接合部S1を上下方向に貫通する貫通孔Hが形成されているようにしてもよい。 Here, for example, as shown in FIGS. 2A and 2B, the first joint portion S1 of the connector S is formed with a through hole H that is close to the projecting portion Sa and penetrates the first joint portion S1 in the vertical direction. You can make it as it is.

特に、接続子Sの第1接合部S1には、例えば、図2A、図2Bに示すように、突出部の表面に接触し且つ第1接合部S1を上下方向に貫通する貫通孔Hが形成されているようにしてもよい。 In particular, in the first joint portion S1 of the connector S, for example, as shown in FIGS. 2A and 2B, a through hole H is formed that contacts the surface of the protruding portion and penetrates the first joint portion S1 in the vertical direction. You can make it as it is.

そして、この接続子Sの第1接合部S1の上面は、例えば、図2A、図2Bに示すように、長方形の形状を有する。そして、当該第1接合部S1には、4つの貫通孔Hが第1接合部S1の長方形の4つの角のそれぞれに対応して配置されているようにしてもよい。 The upper surface of the first joint portion S1 of the connector S has a rectangular shape, for example, as shown in FIGS. 2A and 2B. Further, four through holes H may be arranged in the first joint portion S1 so as to correspond to four corners of the rectangle of the first joint portion S1.

そして、当該貫通孔Hは、封止部材Mをモールドロックするようになっている。 The through hole H is designed to mold-lock the sealing member M. As shown in FIG.

なお、当該接続子Sの第1接合部S1に貫通孔Hを形成した後に、第1接続子Sの第1接合部S1には、接続子Sの第1接合部S1の中央を下方に打ち出すことで形成された下方に突出する突出部Saが形成される。 After the through hole H is formed in the first joint portion S1 of the connector S, the center of the first joint portion S1 of the connector S is projected downward. Thus, a projecting portion Sa projecting downward is formed.

すなわち、このような構成により、封止部材Mである樹脂が封止時に接続子Sの貫通孔Hに入り込むようにすることで、当該封止部材Mの接続子Sに対する密着性を向上することができる。 That is, with such a configuration, the resin, which is the sealing member M, enters the through hole H of the connector S at the time of sealing, thereby improving the adhesion of the sealing member M to the connector S. can be done.

なお、本実施例2に係る半導体装置200のその他の構成は、実施例1と同様である。 Other configurations of the semiconductor device 200 according to the second embodiment are similar to those of the first embodiment.

すなわち、本実施例2に係る半導体装置は、実施例1と同様に、接続子の第1接合部には、接続子の第1接合部の中央を下方に打ち出すことで形成された下方に突出する突出部が設けられ、突出部が封止部材内で半導体チップの上部電極の上面に第2の導電性接合材を介して電気的に接続されている。 That is, in the semiconductor device according to the second embodiment, as in the first embodiment, the first joint portion of the connector has a downward protrusion formed by punching out the center of the first joint portion of the connector downward. The protrusion is electrically connected to the upper surface of the upper electrode of the semiconductor chip within the sealing member via the second conductive bonding material.

さらに、本実施例2に係る半導体装置は、実施例1と同様に、接続子の第1接合部の面積は、半導体チップの上部電極の上面の面積より大きくなるように設定されている。 Further, in the semiconductor device according to the second embodiment, as in the first embodiment, the area of the first joint portion of the connector is set to be larger than the area of the upper surface of the upper electrode of the semiconductor chip.

すなわち、本実施例2の半導体装置によれば、接続子の接合部の面積を接続される半導体チップの電極の上面の面積より大きくして、当該半導体チップの放熱性を向上させることができる。 That is, according to the semiconductor device of the second embodiment, the area of the joint portion of the connector is made larger than the area of the upper surface of the electrode of the semiconductor chip to be connected, thereby improving the heat dissipation of the semiconductor chip.

既述の実施例1、2では、半導体装置の各例について説明した。本実施例3では、半導体装置のさらに他の例について説明する。 In the above-described first and second embodiments, each example of the semiconductor device has been described. In the third embodiment, still another example of the semiconductor device will be described.

図3Aは、実施例3に係る半導体装置300の構成の一例を示す上面図である。また、図3Bは、実施例3に係る図3Aに示す半導体装置300の構成の一例を示す側面図である。 FIG. 3A is a top view showing an example of the configuration of a semiconductor device 300 according to Example 3. FIG. 3B is a side view showing an example of the configuration of the semiconductor device 300 shown in FIG. 3A according to the third embodiment.

なお、図3A、図3Bにおいて、封止部材Mは、透視されるように表記されている。また、図3A、図3Bにおいて、既述の図1A、図1Bの符号と同じ符号が示す構成は、実施例1と同様の構成を示す。 In addition, in FIG. 3A and FIG. 3B, the sealing member M is illustrated so as to be seen through. In addition, in FIGS. 3A and 3B, the same reference numerals as those in FIGS. 1A and 1B above indicate configurations similar to those of the first embodiment.

本実施例3に係る半導体装置300は、例えば、図3A、図3Bに示すように、実施例1と同様に、封止部材Mと、半導体チップXと、第1のフレームF1と、第2のフレームF2と、第1の導電性接合材Z1と、第2の導電性接合材Z2と、第3の導電性接合材Z3と、接続子Sと、を備える。 As shown in FIGS. 3A and 3B, a semiconductor device 300 according to the third embodiment includes a sealing member M, a semiconductor chip X, a first frame F1, a second , a first conductive bonding material Z1, a second conductive bonding material Z2, a third conductive bonding material Z3, and a connector S.

ここで、例えば、図3A、図3Bに示すように、接続子Sの第1接合部S1の側面には、上下方向に繋がる(貫通する)ように凹んだ切り欠き部Scが形成されているようにしてもよい。 Here, for example, as shown in FIGS. 3A and 3B , a recessed notch Sc is formed in the side surface of the first joint portion S1 of the connector S so as to connect (penetrate) in the vertical direction. You may do so.

そして、この接続子Sの第1接合部S1の上面は、例えば、図3A、図3Bに示すように、長方形の形状を有する。そして、当該第1接合部S1には、3つの切り欠き部Scが第1接合部S1の長方形の3辺に形成されているようにしてもよい。 The upper surface of the first joint portion S1 of the connector S has a rectangular shape, for example, as shown in FIGS. 3A and 3B. Further, the first joint portion S1 may have three notch portions Sc formed on three sides of the rectangle of the first joint portion S1.

このような構成により、封止部材Mである樹脂が封止時に接続子Sの切り欠き部Scに入り込むようにすることで、当該封止部材Mの接続子Sに対する密着性を向上することができる。 With such a configuration, the resin, which is the sealing member M, enters the cutout portion Sc of the connector S at the time of sealing, so that the adhesion of the sealing member M to the connector S can be improved. can.

なお、本実施例3に係る半導体装置300のその他の構成は、実施例1と同様である。 Other configurations of the semiconductor device 300 according to the third embodiment are similar to those of the first embodiment.

すなわち、本実施例3に係る半導体装置は、実施例1と同様に、接続子の第1接合部には、接続子の第1接合部の中央を下方に打ち出すことで形成された下方に突出する突出部が設けられ、突出部が封止部材内で半導体チップの上部電極の上面に第2の導電性接合材を介して電気的に接続されている。 That is, in the semiconductor device according to the third embodiment, as in the first embodiment, the first joint portion of the connector has a downwardly protruding portion formed by punching out the center of the first joint portion of the connector downward. The protrusion is electrically connected to the upper surface of the upper electrode of the semiconductor chip within the sealing member via the second conductive bonding material.

さらに、本実施例3に係る半導体装置は、実施例1と同様に、接続子の第1接合部の面積は、半導体チップの上部電極の上面の面積より大きくなるように設定されている。 Furthermore, in the semiconductor device according to the third embodiment, as in the first embodiment, the area of the first joint portion of the connector is set to be larger than the area of the upper surface of the upper electrode of the semiconductor chip.

すなわち、本実施例3の半導体装置によれば、接続子の接合部の面積を接続される半導体チップの電極の上面の面積より大きくして、当該半導体チップの放熱性を向上させることができる。 That is, according to the semiconductor device of the third embodiment, the area of the joint portion of the connector is made larger than the area of the upper surface of the electrode of the semiconductor chip to be connected, so that the heat dissipation of the semiconductor chip can be improved.

既述の実施例1ないし3では、半導体装置の各例について説明した。本実施例4では、半導体装置のさらに他の例について説明する。 In the above-described first to third embodiments, each example of the semiconductor device has been described. In the fourth embodiment, still another example of the semiconductor device will be described.

図4Aは、実施例4に係る半導体装置400の構成の一例を示す上面図である。また、図4Bは、実施例4に係る図4Aに示す半導体装置400の構成の一例を示す側面図である。 FIG. 4A is a top view showing an example of the configuration of a semiconductor device 400 according to Example 4. FIG. 4B is a side view showing an example of the configuration of the semiconductor device 400 shown in FIG. 4A according to the fourth embodiment.

なお、図4A、図4Bにおいて、封止部材Mは、透視されるように表記されている。また、図4A、図4Bにおいて、既述の図1A、図1Bの符号と同じ符号が示す構成は、実施例1と同様の構成を示す。 In addition, in FIG. 4A and FIG. 4B, the sealing member M is illustrated so as to be seen through. In addition, in FIGS. 4A and 4B, the same reference numerals as those in FIGS. 1A and 1B indicate the same configurations as in the first embodiment.

本実施例4に係る半導体装置400は、例えば、図4A、図4Bに示すように、実施例1と同様に、封止部材Mと、半導体チップXと、第1のフレームF1と、第2のフレームF2と、第1の導電性接合材Z1と、第2の導電性接合材Z2と、第3の導電性接合材Z3と、接続子Sと、を備える。 A semiconductor device 400 according to the fourth embodiment includes, for example, as shown in FIGS. 4A and 4B, a sealing member M, a semiconductor chip X, a first frame F1, a second , a first conductive bonding material Z1, a second conductive bonding material Z2, a third conductive bonding material Z3, and a connector S.

ここで、例えば、図4A、図4Bに示すように、第2の方向D2における接続子Sの幅は、第1接合部S1から第2接合部S2まで同じ大きさであるようにしてもよい。 Here, for example, as shown in FIGS. 4A and 4B, the width of the connector S in the second direction D2 may be the same from the first joint portion S1 to the second joint portion S2. .

このような構成により、半導体装置400の放熱性を向上することができる。なお、上記接続子Sの構成と、既述の実施例2、3で説明した接続子Sの貫通孔Hの構成を組み合わせてもよい。 With such a configuration, the heat dissipation of the semiconductor device 400 can be improved. The configuration of the connector S may be combined with the configuration of the through hole H of the connector S described in the second and third embodiments.

なお、本実施例4に係る半導体装置400のその他の構成は、実施例1と同様である。 Other configurations of the semiconductor device 400 according to the fourth embodiment are the same as those of the first embodiment.

すなわち、本実施例4に係る半導体装置は、実施例1と同様に、接続子の第1接合部には、接続子の第1接合部の中央を下方に打ち出すことで形成された下方に突出する突出部が設けられ、突出部が封止部材内で半導体チップの上部電極の上面に第2の導電性接合材を介して電気的に接続されている。 That is, in the semiconductor device according to the fourth embodiment, as in the first embodiment, the first joint portion of the connector has a downwardly protruding portion formed by punching out the center of the first joint portion of the connector downward. The protrusion is electrically connected to the upper surface of the upper electrode of the semiconductor chip within the sealing member via the second conductive bonding material.

さらに、本実施例4に係る半導体装置は、実施例1と同様に、接続子の第1接合部の面積は、半導体チップの上部電極の上面の面積より大きくなるように設定されている。 Furthermore, in the semiconductor device according to the fourth embodiment, as in the first embodiment, the area of the first joint portion of the connector is set to be larger than the area of the upper surface of the upper electrode of the semiconductor chip.

すなわち、本実施例4の半導体装置によれば、接続子の接合部の面積を接続される半導体チップの電極の上面の面積より大きくして、当該半導体チップの放熱性を向上させることができる。 That is, according to the semiconductor device of the fourth embodiment, the area of the joint portion of the connector is made larger than the area of the upper surface of the electrode of the semiconductor chip to be connected, so that the heat dissipation of the semiconductor chip can be improved.

以上のように、本発明の一態様に係る半導体装置は、封止部材Mと、封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップXと、第1の方向D1に延在するように配置されており、一端部が封止部材により封止され、一端部の上面に、半導体チップが配置される搭載領域を有し、他端部が封止部材から露出した第1のフレームF1と、封止部材内で、半導体チップの下部電極と第1のフレームの上面の搭載領域との間を接合し且つ導電性を有する第1の導電性接合材と、第1の方向D1に延在するように配置されており、封止部材により封止された一端部の上面に接続領域を有し、他端部が封止部材から露出した第2のフレームF2と、第1接合部S1が半導体チップの上方に配置され且つ半導体チップの上部電極に電気的に接続され、第2接合部S2が封止部材内で第2のフレームの一端部の上面の接続領域と電気的に接続された、金属からなる接続子Sと、封止部材内で、半導体チップの上部電極と接続子の第1接合部S1との間を接合し且つ導電性を有する第2の導電性接合材と、封止部材内で、接続子の第2接合部S2と第2のフレームの上面の接続領域との間を接合し且つ導電性を有する第3の導電性接合材と、を備える。 As described above, a semiconductor device according to an aspect of the present invention includes a sealing member M, a semiconductor that is sealed by the sealing member and has an upper electrode provided on the upper surface and a lower electrode provided on the lower surface. The chip X is arranged to extend in the first direction D1, one end is sealed with a sealing member, and the top surface of the one end has a mounting region where the semiconductor chip is arranged, and the other A first frame F1 whose end is exposed from the sealing member, and a conductive first frame F1 that joins between the lower electrode of the semiconductor chip and the mounting region on the upper surface of the first frame in the sealing member. and a conductive bonding material arranged to extend in the first direction D1, having a connection region on the upper surface of one end sealed by the sealing member, and the other end from the sealing member The exposed second frame F2 and the first joint S1 are disposed above the semiconductor chip and electrically connected to the upper electrode of the semiconductor chip, and the second joint S2 is located within the encapsulant within the second frame. The connector S made of metal electrically connected to the connection region on the upper surface of one end of the semiconductor chip and the first joint portion S1 of the connector are joined in the sealing member to the upper electrode of the semiconductor chip. and a second conductive bonding material having conductivity; 3 conductive bonding materials.

そして、接続子の第1接合部には、接続子の第1接合部の中央を下方に打ち出すことで形成された下方に突出する突出部が設けられ、突出部が封止部材内で半導体チップの上部電極の上面に第2の導電性接合材を介して電気的に接続されている。 The first joint portion of the connector is provided with a projecting portion that projects downward and is formed by punching out the center of the first joint portion of the connector downward. is electrically connected to the upper surface of the upper electrode of the via a second conductive bonding material.

さらに、接続子の第1接合部の面積は、半導体チップの上部電極の上面の面積より大きくなるように設定されている。 Furthermore, the area of the first joint portion of the connector is set to be larger than the area of the upper surface of the upper electrode of the semiconductor chip.

これにより、本発明の半導体装置によれば、接続子の接合部の面積を接続される半導体チップの電極の上面の面積より大きくして、当該半導体チップの放熱性を向上させることができる。 Thus, according to the semiconductor device of the present invention, the area of the joint portion of the connector is made larger than the area of the upper surface of the electrode of the semiconductor chip to be connected, thereby improving the heat dissipation of the semiconductor chip.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 While several embodiments of the invention have been described, these embodiments have been presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and modifications can be made without departing from the scope of the invention. These embodiments and their modifications are included in the scope and spirit of the invention, as well as the scope of the invention described in the claims and equivalents thereof.

100、200、300、400 半導体装置
M 封止部材
X 半導体チップ
F1 第1のフレーム
F2 第2のフレーム
Z1 第1の導電性接合材
Z2 第2の導電性接合材
Z3 第3の導電性接合材
S 接続子
Sa 突出部
Sc 切り欠き部
S1 第1接合部
S2 第2接合部
S3 傾斜部
F1k 溝
H 貫通孔
100, 200, 300, 400 Semiconductor device M Sealing member X Semiconductor chip F1 First frame F2 Second frame Z1 First conductive bonding material Z2 Second conductive bonding material Z3 Third conductive bonding material S Connector Sa Projection Sc Notch S1 First joint S2 Second joint S3 Inclined portion F1k Groove H Through hole

Claims (14)

封止部材と、
前記封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップと、
第1の方向に延在するように配置されており、一端部が前記封止部材により封止され、前記一端部の上面に、前記半導体チップが配置される搭載領域を有し、他端部が前記封止部材から露出した第1のフレームと、
前記封止部材内で、前記半導体チップの前記下部電極と前記第1のフレームの上面の搭載領域との間を接合し且つ導電性を有する第1の導電性接合材と、
前記第1の方向に延在するように配置されており、前記封止部材により封止された一端部の上面に接続領域を有し、他端部が前記封止部材から露出した第2のフレームと、
前記封止部材内で前記半導体チップの上方に配置され且つ前記半導体チップの前記上部電極に電気的に接続された第1接合部と、前記第2のフレームの一端部の上面の前記接続領域と電気的に接続された第2接合部と、を有し、金属からなる接続子と、
前記封止部材内で、前記半導体チップの前記上部電極と前記接続子の前記第1接合部との間を接合し且つ導電性を有する第2の導電性接合材と、
前記封止部材内で、前記接続子の前記第2接合部と前記第2のフレームの上面の前記接続領域との間を接合し且つ導電性を有する第3の導電性接合材と、を備え、
前記接続子の前記第1接合部には、前記接続子の前記第1接合部の中央を下方に打ち出すことで形成された下方に突出する突出部が設けられ、前記突出部が前記封止部材内で前記半導体チップの前記上部電極の上面に前記第2の導電性接合材を介して電気的に接続され、
前記接続子の前記第1接合部の面積は、前記半導体チップの前記上部電極の上面の面積より大きいものであり、
前記第1の方向に直交する第2の方向における前記接続子の前記第1接合部の幅は、前記第2の方向における前記第1のフレームの前記一端部の前記搭載領域の幅よりも、大きい
ことを特徴とする半導体装置。
a sealing member;
a semiconductor chip sealed by the sealing member and having an upper electrode provided on the upper surface and a lower electrode provided on the lower surface;
arranged to extend in a first direction, one end is sealed by the sealing member, a mounting region is provided on an upper surface of the one end for placing the semiconductor chip thereon, and the other end is is exposed from the sealing member; and
a first conductive bonding material that bonds between the lower electrode of the semiconductor chip and a mounting region on the upper surface of the first frame in the sealing member and has conductivity;
A second semiconductor device arranged to extend in the first direction, having a connection region on an upper surface of one end sealed by the sealing member, and having the other end exposed from the sealing member a frame;
a first joint portion disposed above the semiconductor chip in the sealing member and electrically connected to the upper electrode of the semiconductor chip; and the connection region on an upper surface of one end portion of the second frame. a connector made of metal, having a second joint portion electrically connected;
a second conductive bonding material that bonds between the upper electrode of the semiconductor chip and the first bonding portion of the connector in the sealing member and has conductivity;
a third conductive bonding material that bonds between the second bonding portion of the connector and the connection region on the upper surface of the second frame in the sealing member and has electrical conductivity; ,
The first joint portion of the connector is provided with a projecting portion that projects downward and is formed by projecting the center of the first joint portion of the connector downward, and the projecting portion is the sealing member. electrically connected to the upper surface of the upper electrode of the semiconductor chip via the second conductive bonding material,
the area of the first joint portion of the connector is larger than the area of the upper surface of the upper electrode of the semiconductor chip ;
The width of the first joint portion of the connector in the second direction perpendicular to the first direction is greater than the width of the mounting area of the one end of the first frame in the second direction. big
A semiconductor device characterized by:
第2の方向における前記接続子の前記第1接合部の幅は、前記第2の方向における前記半導体チップの前記上部電極の幅よりも、大きい
ことを特徴とする請求項1に記載の半導体装置。
The width of the first joint portion of the connector in the second direction is larger than the width of the upper electrode of the semiconductor chip in the second direction. semiconductor device.
前記第2の方向における前記接続子の前記第1接合部の幅は、前記第2の方向における前記半導体チップの上面の幅よりも、大きい
ことを特徴とする請求項2に記載の半導体装置。
3. The semiconductor device according to claim 2, wherein the width of said first joint portion of said connector in said second direction is larger than the width of the upper surface of said semiconductor chip in said second direction.
前記接続子の前記第1接合部には、前記突出部に近接し且つ前記第1接合部を上下方向に貫通する貫通孔が形成されている
ことを特徴とする請求項に記載の半導体装置。
2 . The semiconductor device according to claim 1 , wherein the first joint portion of the connector has a through hole formed in the vicinity of the projecting portion and penetrating the first joint portion in a vertical direction. .
前記接続子の前記第1接合部には、前記突出部の表面に接触し且つ前記第1接合部を上下方向に貫通する貫通孔が形成されている
ことを特徴とする請求項に記載の半導体装置。
2. The connector according to claim 1 , wherein a through hole is formed in the first joint portion of the connector, the through hole being in contact with the surface of the projecting portion and penetrating the first joint portion in a vertical direction. semiconductor device.
前記貫通孔は、前記封止部材をモールドロックすることを特徴とする請求項4又は5に記載の半導体装置。 6. The semiconductor device according to claim 4 , wherein the through hole mold-locks the sealing member. 前記接続子の前記第1接合部の上面は、長方形の形状を有し、前記第1接合部には、4つの前記貫通孔が前記第1接合部の4つの角のそれぞれに対応して配置されている
ことを特徴とする請求項に記載の半導体装置。
The upper surface of the first joint portion of the connector has a rectangular shape, and the four through-holes are arranged in the first joint portion corresponding to the four corners of the first joint portion, respectively. 7. The semiconductor device according to claim 6 , wherein:
前記接続子の前記第1接合部の側面には、上下方向に繋がるように凹んだ切り欠き部が形成されている
ことを特徴とする請求項に記載の半導体装置。
2. The semiconductor device according to claim 1 , wherein a side surface of said first joint portion of said connector is formed with a notch portion recessed so as to be connected in a vertical direction.
前記第2の方向における前記接続子の幅は、前記第1接合部から前記第2接合部まで同じ大きさである
ことを特徴とする請求項に記載の半導体装置。
2. The semiconductor device according to claim 1 , wherein the width of said connector in said second direction is the same from said first joint portion to said second joint portion.
前記封止部材内において、
前記第1のフレームの前記一端部の上面の高さは、前記第2のフレームの前記一端部の上面の高さと同じであり、前記接続子は、前記第1接合部と前記第2接合部との間に位置し且つ前記第1接合部から前記第2接合部に向けて下方に傾斜する傾斜部を含む
ことを特徴とする請求項に記載の半導体装置。
Within the sealing member,
The height of the upper surface of the one end of the first frame is the same as the height of the upper surface of the one end of the second frame, and the connector is the first joint and the second joint. 10. The semiconductor device according to claim 9 , further comprising an inclined portion located between and inclined downward from said first joint portion toward said second joint portion.
前記接続子の上下方向の厚さは、前記第1及び第2のフレームの上下方向の厚さよりも、薄いことを特徴とする請求項に記載の半導体装置。 2. The semiconductor device according to claim 1 , wherein the vertical thickness of said connector is thinner than the vertical thickness of said first and second frames. 前記接続子は、銅で構成されていることを特徴とする請求項11に記載の半導体装置。 12. The semiconductor device according to claim 11 , wherein said connector is made of copper. 前記第1のフレームの前記一端部に近接した領域には、前記半導体チップの前記下部電極と前記第1のフレームの前記搭載領域との接合時に、前記第1の導電性接合材が前記第1のフレームの前記他端部側に流れるのを防止する溝が形成されている
ことを特徴とする請求項に記載の半導体装置。
In a region adjacent to the one end portion of the first frame, the first conductive bonding material is applied to the first conductive bonding material when bonding the lower electrode of the semiconductor chip and the mounting region of the first frame. 2. The semiconductor device according to claim 1 , wherein a groove is formed to prevent the flow of the metal to the other end of the frame.
封止部材と、前記封止部材により封止され、上面に設けられた上部電極と、下面に設けられた下部電極とを有する半導体チップと、第1の方向に延在するように配置されており、一端部が前記封止部材により封止され、前記一端部の上面に、前記半導体チップが配置される搭載領域を有し、他端部が前記封止部材から露出した第1のフレームと、前記封止部材内で、前記半導体チップの前記下部電極と前記第1のフレームの上面の搭載領域との間を接合し且つ導電性を有する第1の導電性接合材と、前記第1の方向に延在するように配置されており、前記封止部材により封止された一端部の上面に接続領域を有し、他端部が前記封止部材から露出した第2のフレームと、前記封止部材内で前記半導体チップの上方に配置され且つ前記半導体チップの前記上部電極に電気的に接続された第1接合部と、前記第2のフレームの一端部の上面の前記接続領域と電気的に接続された第2接合部と、を有し、金属からなる接続子と、前記封止部材内で、前記半導体チップの前記上部電極と前記接続子の前記第1接合部との間を接合し且つ導電性を有する第2の導電性接合材と、前記封止部材内で、前記接続子の前記第2接合部と前記第2のフレームの上面の前記接続領域との間を接合し且つ導電性を有する第3の導電性接合材と、を備えた半導体装置の製造方法であって、
前記接続子の前記第1接合部に、前記接続子の前記第1接合部の中央を下方に打ち出すことで下方に突出する突出部を形成し、
前記突出部を前記半導体チップの前記上部電極の上面に前記第2の導電性接合材を介して電気的に接続するものであり、
前記接続子の前記第1接合部の面積は、前記半導体チップの前記上部電極の上面の面積より大きいものであり、
前記第1の方向に直交する第2の方向における前記接続子の前記第1接合部の幅は、前記第2の方向における前記第1のフレームの前記一端部の前記搭載領域の幅よりも、大きい
ことを特徴とする半導体装置の製造方法。
a sealing member; a semiconductor chip sealed by the sealing member and having an upper electrode provided on an upper surface and a lower electrode provided on a lower surface; a first frame having one end sealed by the sealing member, having a mounting region on which the semiconductor chip is arranged on the upper surface of the one end, and having the other end exposed from the sealing member; a first conductive bonding material that bonds between the lower electrode of the semiconductor chip and a mounting region on the upper surface of the first frame in the sealing member and has conductivity; a second frame arranged to extend in a direction, having a connection region on an upper surface of one end sealed by the sealing member, and having the other end exposed from the sealing member; a first joint portion disposed above the semiconductor chip in the sealing member and electrically connected to the upper electrode of the semiconductor chip; a connector made of metal; and a connector between the upper electrode of the semiconductor chip and the first connector of the connector within the sealing member. a second conductive bonding material that bonds and has conductivity, and bonds between the second bonding portion of the connector and the connection region on the upper surface of the second frame in the sealing member; and a third conductive bonding material having conductivity, and a method for manufacturing a semiconductor device,
forming a protruding portion in the first joint portion of the connector that protrudes downward by projecting the center of the first joint portion of the connector downward;
electrically connecting the projecting portion to the upper surface of the upper electrode of the semiconductor chip via the second conductive bonding material;
the area of the first joint portion of the connector is larger than the area of the upper surface of the upper electrode of the semiconductor chip ;
The width of the first joint portion of the connector in the second direction perpendicular to the first direction is greater than the width of the mounting area of the one end of the first frame in the second direction. big
A method of manufacturing a semiconductor device, characterized by:
JP2018119115A 2018-06-22 2018-06-22 Semiconductor device and method for manufacturing semiconductor device Active JP7175643B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018119115A JP7175643B2 (en) 2018-06-22 2018-06-22 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018119115A JP7175643B2 (en) 2018-06-22 2018-06-22 Semiconductor device and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2019220655A JP2019220655A (en) 2019-12-26
JP7175643B2 true JP7175643B2 (en) 2022-11-21

Family

ID=69097046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018119115A Active JP7175643B2 (en) 2018-06-22 2018-06-22 Semiconductor device and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP7175643B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089563A (en) 2010-10-15 2012-05-10 Sanken Electric Co Ltd Semiconductor module

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935803A (en) * 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089563A (en) 2010-10-15 2012-05-10 Sanken Electric Co Ltd Semiconductor module

Also Published As

Publication number Publication date
JP2019220655A (en) 2019-12-26

Similar Documents

Publication Publication Date Title
US9966327B2 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US20140159216A1 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
JPH09260550A (en) Semiconductor device
JP2001077232A (en) Semiconductor device and manufacture thereof
JP2006261168A (en) Semiconductor device
JP2015056638A (en) Semiconductor device and method of manufacturing the same
KR20080026783A (en) Stacked semiconductor package
JP2014197634A (en) Lead frame, semiconductor device, and manufacturing method of the same
JP7338204B2 (en) semiconductor equipment
JP6607077B2 (en) Semiconductor device
JP2014013878A (en) Electronic apparatus
JP2013084706A (en) Semiconductor device
JP7175643B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2015138843A (en) Semiconductor device and manufacturing method of the same
JP4645276B2 (en) Semiconductor device
JP5056105B2 (en) Semiconductor device and manufacturing method thereof
JP7188915B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR102016019B1 (en) High thermal conductivity semiconductor package
JP5124329B2 (en) Semiconductor device
JP2009158769A (en) Semiconductor device
KR20080026784A (en) Stacked semiconductor package
JP2016082169A (en) Electronic device
JP4439143B2 (en) Resin-sealed semiconductor device
US20230066154A1 (en) Semiconductor device and method of manufacturing the same
JP4840305B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221109

R150 Certificate of patent or registration of utility model

Ref document number: 7175643

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150