JP6620037B2 - Semiconductor package and manufacturing method thereof - Google Patents
Semiconductor package and manufacturing method thereof Download PDFInfo
- Publication number
- JP6620037B2 JP6620037B2 JP2016038043A JP2016038043A JP6620037B2 JP 6620037 B2 JP6620037 B2 JP 6620037B2 JP 2016038043 A JP2016038043 A JP 2016038043A JP 2016038043 A JP2016038043 A JP 2016038043A JP 6620037 B2 JP6620037 B2 JP 6620037B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- package
- exposed
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000011347 resin Substances 0.000 claims description 18
- 229920005989 resin Polymers 0.000 claims description 18
- 238000005452 bending Methods 0.000 claims 1
- 238000005520 cutting process Methods 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000007789 sealing Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、ダイオード装置や抵抗装置等のような電子部品に適用され、リードフレームにより表裏に放熱経路を設けた半導体パッケージ及びその製造方法に関する。 The present invention relates to a semiconductor package which is applied to an electronic component such as a diode device or a resistance device, and which has a heat dissipation path on both sides by a lead frame, and a manufacturing method thereof.
従来から、ダイオードや抵抗等の電子部品(半導体素子等)を電気回路に実装する場合、例えば表面実装タイプパッケージのようにリードがあるタイプのパッケージや、リードがないタイプのパッケージ等が多く使用されている。 Conventionally, when electronic parts (semiconductor elements, etc.) such as diodes and resistors are mounted on an electric circuit, for example, a package with a lead such as a surface mount type package or a package without a lead is often used. ing.
近年、回路実装技術が向上し、高密度実装品が増えているが、ハンダ実装や溶接実装において小型化の要求が強く、熱ストレスによるダメージが入らないように、リードを有するタイプの小型パッケージを用いることが要請されている。また、ダイオードや抵抗等の電子部品自体の仕様範囲も広がり、これに伴い回路パッケージのサイズも大小様々なものが必要になっている。 In recent years, circuit mounting technology has improved and the number of high-density mounting products has increased. However, there is a strong demand for downsizing in solder mounting and welding mounting, and a small package with leads is used to prevent damage from thermal stress. It is requested to use. In addition, the specification range of electronic components such as diodes and resistors has been expanded, and accordingly, circuit packages having various sizes are required.
更に、ダイオードや抵抗等の高出力化に伴い、小型・高放熱化の要求が強くなっており、下記特許文献1又は2に示されるように、パッケージの表裏面に封止樹脂から露出させた部分を有するパッケージも製作されている。
Furthermore, with the increase in output of diodes, resistors, etc., the demand for miniaturization and high heat dissipation has increased, and as shown in
ところで、上記特許文献1では、半導体(FET)パッケージにおいて、その表面にドレインクリツプの主表面、裏面にソースリード構造の主表面を露出させ、また裏面側の端部にソースリードとドレインリード等を設ける構造が採用されている。
しかし、この特許文献1に示すパッケージは、その表面に配置される主表面や電極等を切断金型で作製する工程と、上記主表面や電極等を半導体チップ表面やリード部へマウントする工程が必要であり、これら工程の追加によるコストアップが生じ、切断金型を作製する設備投資も必要である。
また、リードと半導体表面の両方に半田を接続する必要があるため、半田厚が安定せず、そのため、冷熱サイクルによる半田クラック問題等、信頼性への影響が懸念される。
By the way, in the above-mentioned
However, the package disclosed in
Moreover, since it is necessary to connect solder to both the lead and the semiconductor surface, the solder thickness is not stable, and there is a concern about the influence on reliability such as a solder crack problem due to a thermal cycle.
このため、特許文献2に示されるように、半導体チップの表面に突起状電極(バンプ)によりリードを接合し、このリードの一部をパッケージ表面から露出させ、リードの端部をリード部としてパッケージ裏面に露出させることも提案されている。
しかし、このような構造の場合、半導体チップの表面との接合時の位置バラツキ等によりリード部の位置が不安定となるため、このリード部を押えなければならず、特許文献3のようなリードがあるタイプの表面実装パッケージで作製することが必要となる。
For this reason, as shown in
However, in the case of such a structure, the position of the lead portion becomes unstable due to position variation at the time of bonding to the surface of the semiconductor chip, and thus the lead portion must be pressed. Some types of surface mount packages need to be made.
しかしながら、リードがあるタイプの表面実装パッケージでは、小型化の要求に対応できず、かつモールド金型や切断金型といった高額の投資が必要となる。また、パッケージ表面側の電極形状が変わる度に、モールド金型や切断金型を変更しなければならず、ピン数違いといった展開が難しくなる。 However, the type of surface mount package with leads cannot meet the demand for miniaturization, and requires a large investment such as a mold or a cutting die. Further, every time the shape of the electrode on the package surface side changes, the mold or cutting die must be changed, which makes it difficult to develop a difference in the number of pins.
本発明は上記問題点に鑑みてなされたものであり、その目的は、半導体装置の信頼性を損なうことなく、設備投資及び製作コストを抑えることが可能となり、小型化の要求にも応えることができる半導体パッケージ及びその製造方法を提供することにある。 The present invention has been made in view of the above problems, and the object thereof is to reduce facility investment and production cost without impairing the reliability of a semiconductor device, and to meet the demand for downsizing. An object of the present invention is to provide a semiconductor package and a manufacturing method thereof.
上記目的を達成するために、請求項1に係る発明は、半導体素子の表裏の一方側に接合された第1リードフレームと、上記半導体素子の表裏の他方側に接合された第2リードフレームとを有し、該半導体素子が樹脂封止される半導体パッケージであって、上記第1リードフレームは、パッケージ裏面に露出する露出部とパッケージの縁から一部を露出するリード部とを有し、上記第2リードフレームは、パッケージ表面に露出する露出部とパッケージの縁から一部を露出するリード部とを有し、上記第1リードフレーム又は第2リードフレームのいずれか一方のリードフレームを途中で折り曲げ、一方のリードフレームのリード部を他方のリードフレームのリード部側へ配置することにより、両方のリードフレームのリード部をパッケージの同一側面側から同じ高さで突出させ、上記第1リードフレーム及び第2リードフレームの両方のリード部では、上下面を露出させ、側面部をモールド樹脂形成することを特徴とする。
To achieve the above object, the invention according to
請求項2の発明に係る半導体パッケージの製造方法は、複数の第1リードフレームを配置した第1集合リードフレームと、複数の第2リードフレームを配置した第2集合リードフレームとを形成し、かつこれら第1及び第2の集合リードフレームには、位置合わせのための位置決め部を設け、上記第1集合リードフレーム又は第2集合リードフレームのいずれか一方のリードフレームに半導体素子を搭載し、上記一方の集合リードフレームに、上記の位置決め部を用いて、上記半導体素子を間に挟むように他方の集合リードフレームを重ね合わせ、パッケージ裏面に上記第1リードフレームの露出部を露出し、パッケージ表面に上記第2リードフレームの露出部を露出し、かつ上記第1リードフレーム又は第2リードフレームのいずれか一方のリードフレームを途中で折り曲げ、一方のリードフレームのリード部を他方のリードフレームのリード部側へ配置することにより、両方のリードフレームのリード部をパッケージの同一側面側から突出する状態としてモールド樹脂により封止し、このモールド樹脂封止の際には、上記第1リードフレーム及び第2リードフレームのリード部をモールド金型で押えることにより、上下面を露出させ、側面部を上記モールド樹脂により充填させた上記リード部を形成し、上記樹脂封止した重ね合せの集合リードフレームを個片化して回路パッケージを製作することを特徴とする。 According to a second aspect of the present invention, there is provided a semiconductor package manufacturing method, comprising: forming a first collective lead frame having a plurality of first lead frames; and a second collective lead frame having a plurality of second lead frames. These first and second assembly lead frames are provided with positioning portions for alignment, and a semiconductor element is mounted on either one of the first assembly lead frame or the second assembly lead frame, One assembly lead frame is overlaid with the other positioning lead frame so that the semiconductor element is sandwiched between the assembly lead frames, and the exposed portion of the first lead frame is exposed on the back surface of the package. And exposing the exposed portion of the second lead frame and either the first lead frame or the second lead frame. Bend the lead frame halfway and place the lead part of one lead frame on the lead part side of the other lead frame so that the lead parts of both lead frames protrude from the same side of the package with mold resin When the mold resin is sealed, the upper and lower surfaces are exposed by pressing the lead portions of the first lead frame and the second lead frame with a mold, and the side portions are filled with the mold resin. The above-described lead portions are formed, and the resin-sealed overlapping assembly lead frame is separated into individual pieces to produce a circuit package .
上記の構成によれば、複数の第1リードフレームを配置した第1集合リードフレームと、複数の第2リードフレームを配置した第2集合リードフレームとが形成され、例えば第1集合リードフレームにパッケージ単位で半導体素子を搭載した後、この第1集合リードフレームに第2集合リードフレームを重ね合わせて樹脂封止し、個片化することにより、パッケージ裏面に第1リードフレームの露出部を露出し、かつパッケージ端にリード部の一部を露出し、パッケージ表面に第2リードフレームの露出部を露出し、かつパッケージ端にリード部の一部を露出する半導体パッケージが得られる。 According to the above configuration, the first assembly lead frame in which the plurality of first lead frames are arranged and the second assembly lead frame in which the plurality of second lead frames are arranged are formed. After mounting the semiconductor elements in units, the second assembly lead frame is overlaid on the first assembly lead frame and resin-sealed, and separated into individual pieces to expose the exposed portion of the first lead frame on the back surface of the package. In addition, a semiconductor package is obtained in which a part of the lead part is exposed at the package end, the exposed part of the second lead frame is exposed at the package surface, and a part of the lead part is exposed at the package end.
本発明の構成によれば、半導体装置の信頼性を損なうことなく、設備投資及び製作コストを抑えることが可能となり、小型化の要求にも応えることができる。即ち、半導体素子毎に電極をマウントするのではなく、2つのリードフレームを重ね合わせて製造するので、製造コストが抑えられ、またモールド樹脂封止した後に、ブレードダイシングにより切断するため、切断金型で個片化した電極をマウントするタイプのように、切断金型を必要とせず、製造コストを抑制することができる。 According to the configuration of the present invention, it is possible to reduce the capital investment and manufacturing cost without impairing the reliability of the semiconductor device, and it is possible to meet the demand for downsizing. That is, since the electrodes are not mounted for each semiconductor element but are manufactured by superimposing two lead frames, the manufacturing cost is reduced, and the mold is sealed with mold resin and then cut by blade dicing. Unlike the type that mounts the electrode separated into pieces, a cutting die is not required, and the manufacturing cost can be suppressed.
また、低投資で小型・高放熱化を実現できる半導体パッケージ構造をベースとし、半導体素子の表裏面に半田等により接続された電極等が配置され、表裏からの熱放散が可能な構造となるため、更なる小型化と高放熱化の要求に応えることが可能となる。
更に、金型によりリード部を押えて行うモールド封止工法を採用すれば、リード部の上下のバラツキを抑制することができるという効果がある。
In addition, it is based on a semiconductor package structure that can achieve small size and high heat dissipation with low investment, and it has a structure that can dissipate heat from the front and back sides by arranging electrodes connected by solder etc. on the front and back sides of the semiconductor element It is possible to meet the demands for further miniaturization and higher heat dissipation.
Furthermore, if a mold sealing method is used in which the lead portion is pressed by a mold, there is an effect that the vertical variation of the lead portion can be suppressed.
図1及び図2に、実施例の半導体パッケージの構成が示されており、図1において、符号の1aは第1リードフレーム(1)の露出部で、パッケージ裏面の電極、1bは第1リードフレームのリード部(リード)で、パッケージの右側面(図の右側)に2箇所、左側面(図の左側)に3箇所設けられる。2aは、第2リードフレーム(2)の露出部で、パッケージ表面の電極、2bは第2リードフレームのリード部(リード)で、パッケージの右側面の中央に1箇所設けられる。このリード部(リード)2bは、途中で折り曲げられ、第1リードフレームのリード部(リード)1bと同じ高さに形成される。
4は、第1リードフレームの電極1aの上に、導電性接着剤(半田、金属ペースト)5を介して接続された半導体素子、6は半導体素子4の電極4aとリード部1bを接続するワイヤ、7は半導体素子4の上に導電性接着剤5を介して設けられたスペーサ(銅板等)、8は封止後の樹脂である。
1 and 2 show the configuration of the semiconductor package of the embodiment. In FIG. 1,
4 is a semiconductor element connected on the
図2(A)は、実施例のパッケージの表面であり、この表面には、第2リードフレーム(2)の電極2aが露出し、一段下がった右端の中央に、第2リードフレーム(2)のリード部2bが1箇所露出し、一段下がった左右端両方に、第1リードフレーム(1)のリード部1bが5箇所露出する。
図2(B)は、パッケージの裏面であり、この裏面には、第1リードフレーム(1)の電極(1a)が露出し、左右端に第1リードフレーム(1)の5箇所のリード部1bが露出し、右端に第2リードフレーム(2)の1箇所のリード部2bが露出することになる。
FIG. 2A shows the surface of the package of the embodiment. On this surface, the
FIG. 2B shows the back surface of the package. The electrode (1a) of the first lead frame (1) is exposed on the back surface, and the five lead portions of the first lead frame (1) are arranged on the left and right ends. 1b is exposed, and one
図3には、第1及び第2の集合リードフレームの構成(一部)が示されており、実施例では、多数の回路パッケージを製作するために、パッケージ単位(切断線100で区切られた領域)のリードフレームを多数集合配置させた集合リードフレームが用いられる。
図3(A)の第1集合リードフレーム10は、フレーム基板にエッチング等で空隙部を開けることで、切断線100にて区切られるパッケージ単位の第1リードフレーム1が複数、配列・形成されたもので、図3(B)の第2集合リードフレーム20も、フレーム基板に空隙(孔)を開けることで、切断線100にて区切られるパッケージ単位の第2リードフレーム2が複数、配列・形成されたものである。
FIG. 3 shows the configuration (partial) of the first and second collective lead frames. In the embodiment, in order to manufacture a large number of circuit packages, the package units (separated by cutting lines 100) are shown. A set lead frame in which a large number of lead frames in the area) are set is used.
In the first
また、上記第1集合リードフレーム10と第2集合リードフレーム20には、これらを重ね合わせて位置決めするために、所定の位置に位置決め孔(位置決め部に相当する)12が形成されており、半導体素子4等を搭載した後、この半導体素子4を間に挟む形で、図3(C)に示されるように、この位置決め孔12によって、第1集合リードフレーム10と第2集合リードフレーム20、即ち第1リードフレーム1と第2リードフレーム2が重ね合わされる。
Further, in the first
実施例の半導体パッケージでは、図1に示されるように、第1リードフレーム1の電極1aに導電性接着剤5を介して半導体素子4の裏面を接続すると共に、この半導体素子4の電極4aをリード部1bにワイヤボンディングし、その後、半導体素子4の表面に導電性接着剤5によりスペーサ7を接続し、このスペーサ7の上に導電性接着剤5を介して第2リードフレーム2の電極2aを接続する。即ち、スペーサ7上に導電性接着剤5を塗布した後、図3(C)のように、第2集合リードフレーム20を位置決め孔12によって第1集合リードフレーム10に重ね合わせることで、個々のパッケージでは図4に示される状態となる。
In the semiconductor package of the embodiment, as shown in FIG. 1, the back surface of the
そして、図4の状態からモールド金型を用いて樹脂を供給することでパッケージが封止され、図3(C)の鎖線の切断線100に沿ってブレードダイシングを行い、個片化することで、個々のパッケージが製作される。
このモールド樹脂封止では、図5に示されるように、金型15の突起部16によって、リード部(例えば1b,2b)が押えられ、これによって、上下面が露出し、側面に樹脂が充填されるリード部1b,2bを得ることができ、リード部1b,2bの上下のバラツキを抑制することも可能となる。
Then, the package is sealed by supplying resin from the state of FIG. 4 using a mold, and blade dicing is performed along the
In this mold resin sealing, as shown in FIG. 5, the lead portions (for example, 1b and 2b) are pressed by the
以上のように、実施例では、第1リードフレーム1の電極1aと第2リードフレーム2の電極2aがパッケージの表裏面から露出しており、これによって放熱経路が形成され、高い放熱効果が得られる。また、第1リードフレーム1と第2リードフレーム2の両方にリード部1a,1bがセットで設けられ、半導体素子4の表裏の両方から配置されるリードとして利用することができる。
As described above, in the embodiment, the
実施例では、導電性接着剤(半田等)により搭載される半導体素子4の厚さが比較的薄いため、銅板等のスペーサ7を配置したが、このスペーサ7は必須のものではなく、またスペーサ7により半導体素子4を半田接合していない領域において、例えば金線や銅線等の金属ワイヤ6により、半導体素子4をリード部1bに結線するようにしたが、このようなワイヤ接続も必須ではない。更に、上記第1リードフレーム1と第2リードフレーム2は、半導体素子4の電気的な経路として使用することもできる。
In the embodiment, since the thickness of the
実施例では、半導体素子4の裏面側に第1リードフレーム1を配置し、表面側に第2リードフレーム2を配置したが、この関係は逆としてもよく、またリード部1bをパッケージの左右に設けたが、パッケージの左側のリード部1bを配置しない構成としてもよい。
In the embodiment, the
1…第1リードフレーム、 2…第2リードフレーム、
1a,2a…電極(露出部)、 1b,2b…リード、
4…半導体素子、 4a…電極、
5…導電性接着剤、 6…ワイヤ、
7…スペーサ(銅板)、 8…樹脂、
10…第1集合リードフレーム、20…第2集合リードフレーム、
12…位置決め孔、 15…金型、
100…切断線。
1 ... 1st lead frame, 2 ... 2nd lead frame,
1a, 2a ... electrode (exposed part), 1b, 2b ... lead,
4 ... Semiconductor element, 4a ... Electrode,
5 ... conductive adhesive, 6 ... wire,
7 ... Spacer (copper plate), 8 ... Resin,
10 ... first assembly lead frame, 20 ... second assembly lead frame,
12 ... positioning hole, 15 ... mold,
100 ... cutting line.
Claims (2)
上記半導体素子の表裏の他方側に接合された第2リードフレームとを有し、該半導体素子が樹脂封止される半導体パッケージであって、
上記第1リードフレームは、パッケージ裏面に露出する露出部とパッケージの縁から一部を露出するリード部とを有し、
上記第2リードフレームは、パッケージ表面に露出する露出部とパッケージの縁から一部を露出するリード部とを有し、
上記第1リードフレーム又は第2リードフレームのいずれか一方のリードフレームを途中で折り曲げ、一方のリードフレームのリード部を他方のリードフレームのリード部側へ配置することにより、両方のリードフレームのリード部をパッケージの同一側面側から同じ高さで突出させ、
上記第1リードフレーム及び第2リードフレームの両方のリード部では、上下面を露出させ、側面部をモールド樹脂形成することを特徴とする半導体パッケージ。 A first lead frame joined to one side of the front and back of the semiconductor element;
A semiconductor package having a second lead frame joined to the other side of the front and back of the semiconductor element, the semiconductor element being resin-sealed,
The first lead frame has an exposed portion exposed on the back surface of the package and a lead portion partially exposed from the edge of the package,
The second lead frame, have a lead portion for exposing a part from the edge of the exposed portion and the package to be exposed to the package surface,
By bending the lead frame of either the first lead frame or the second lead frame in the middle and arranging the lead part of one lead frame on the lead part side of the other lead frame, the leads of both lead frames Project the same height from the same side of the package,
A semiconductor package , wherein the upper and lower surfaces are exposed at both lead portions of the first lead frame and the second lead frame, and the side surface portions are formed of a mold resin .
上記第1集合リードフレーム又は第2集合リードフレームのいずれか一方のリードフレームに半導体素子を搭載し、A semiconductor element is mounted on one of the first assembly lead frame or the second assembly lead frame,
上記一方の集合リードフレームに、上記の位置決め部を用いて、上記半導体素子を間に挟むように他方の集合リードフレームを重ね合わせ、パッケージ裏面に上記第1リードフレームの露出部を露出し、パッケージ表面に上記第2リードフレームの露出部を露出し、かつ上記第1リードフレーム又は第2リードフレームのいずれか一方のリードフレームを途中で折り曲げ、一方のリードフレームのリード部を他方のリードフレームのリード部側へ配置することにより、両方のリードフレームのリード部をパッケージの同一側面側から突出する状態としてモールド樹脂により封止し、The one assembly lead frame is overlaid with the other assembly lead frame so that the semiconductor element is sandwiched between the one assembly lead frame and the exposed portion of the first lead frame is exposed on the back surface of the package. The exposed portion of the second lead frame is exposed on the surface, and either one of the first lead frame or the second lead frame is bent halfway, and the lead portion of one lead frame is bent to the other lead frame. By arranging on the lead part side, the lead parts of both lead frames are sealed with mold resin as a state protruding from the same side of the package,
このモールド樹脂封止の際には、上記第1リードフレーム及び第2リードフレームのリード部をモールド金型で押えることにより、上下面を露出させ、側面部を上記モールド樹脂により充填させた上記リード部を形成し、When the mold resin is sealed, the lead portions of the first lead frame and the second lead frame are pressed by a mold to expose the upper and lower surfaces and the side portions are filled with the mold resin. Forming part,
上記樹脂封止した重ね合せの集合リードフレームを個片化して回路パッケージを製作する半導体パッケージの製造方法。A method of manufacturing a semiconductor package, wherein a circuit package is manufactured by dividing the resin-encapsulated superposed collective lead frame into individual pieces.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016038043A JP6620037B2 (en) | 2016-02-29 | 2016-02-29 | Semiconductor package and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016038043A JP6620037B2 (en) | 2016-02-29 | 2016-02-29 | Semiconductor package and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017157638A JP2017157638A (en) | 2017-09-07 |
JP6620037B2 true JP6620037B2 (en) | 2019-12-11 |
Family
ID=59810060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016038043A Active JP6620037B2 (en) | 2016-02-29 | 2016-02-29 | Semiconductor package and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6620037B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2522640B2 (en) * | 1994-03-28 | 1996-08-07 | 株式会社東芝 | Lead frame and finished lead frame |
JP4173751B2 (en) * | 2003-02-28 | 2008-10-29 | 株式会社ルネサステクノロジ | Semiconductor device |
JP4468115B2 (en) * | 2004-08-30 | 2010-05-26 | 株式会社ルネサステクノロジ | Semiconductor device |
-
2016
- 2016-02-29 JP JP2016038043A patent/JP6620037B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017157638A (en) | 2017-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI502665B (en) | Semiconductor device and manufacturing method thereof | |
JP2009518875A (en) | Top and bottom exposed packaged semiconductor device and assembly method | |
EP3440697B1 (en) | Flat no-leads package with improved contact leads | |
TWI455269B (en) | Chip package structure and manufacturing method thereof | |
JPH11330313A (en) | Semiconductor device structure, manufacture thereof, and lead frame used therefor | |
US20170005030A1 (en) | Flat No-Leads Package With Improved Contact Pins | |
US20160148877A1 (en) | Qfn package with improved contact pins | |
JP2014220439A (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP2009105334A (en) | Semiconductor device and manufacturing method therefor | |
US9076777B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
JP4525277B2 (en) | Semiconductor device | |
JP2009064854A (en) | Lead frame, semiconductor device, and manufacturing method of semiconductor device | |
JP5851897B2 (en) | Manufacturing method of semiconductor device | |
JP6603169B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6620037B2 (en) | Semiconductor package and manufacturing method thereof | |
WO2009081494A1 (en) | Semiconductor device and manufacturing method thereof | |
JP6347323B2 (en) | Semiconductor device | |
JP5119092B2 (en) | Manufacturing method of semiconductor device | |
KR20020093250A (en) | ELP type leadframe and ELP using the same | |
JP2011192817A (en) | Surface mounted semiconductor device and method of manufacturing the same | |
JP2012164798A (en) | Semiconductor device and manufacturing method of the same | |
JP2002246531A (en) | Lead frame and method for manufacturing resin molding semiconductor device using the same | |
JP2002164496A (en) | Semiconductor device and method for manufacturing the same | |
JP2016197636A (en) | Molded package | |
KR100438404B1 (en) | Method for preventing a bad contact and an assembly process reduction in semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6620037 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |