JP2011192817A - Surface mounted semiconductor device and method of manufacturing the same - Google Patents
Surface mounted semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2011192817A JP2011192817A JP2010057969A JP2010057969A JP2011192817A JP 2011192817 A JP2011192817 A JP 2011192817A JP 2010057969 A JP2010057969 A JP 2010057969A JP 2010057969 A JP2010057969 A JP 2010057969A JP 2011192817 A JP2011192817 A JP 2011192817A
- Authority
- JP
- Japan
- Prior art keywords
- metal support
- support plate
- semiconductor device
- lead
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、樹脂封止体に電子部品が封止され、底面にリード及び金属支持板が設けられた形態の面実装半導体装置及び面実装半導体装置の製造方法に関する。
The present invention relates to a surface-mount semiconductor device and a method for manufacturing the surface-mount semiconductor device in which an electronic component is sealed in a resin-sealed body and a lead and a metal support plate are provided on a bottom surface.
一般に、複数の半導体チップ（電子部品）で構成される半導体モジュールは、基板上にこれらの半導体チップが搭載された構造が、樹脂等で構成された樹脂封止体中に封止された面実装半導体装置の形態とされる場合が多い。面実装半導体装置における電気端子となるリードは、樹脂封止体の表面に形成され、内部の半導体素子等に接続される。こうした面実装半導体装置の形態は様々であるが、その中に、ノンリード型、例えばＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−ｌｅａｄ）型として知られるパッケージがある。このパッケージの特徴は、矩形体形状とされ、半導体チップが内蔵された樹脂封止体の底面の左右端部に、電気端子となる複数のリードが設けられている。また、樹脂封止体の底面の中央部に、半導体チップ等電子部品が搭載されている1つから複数の金属支持板が設けられている点である。各リード及び金属支持板は、樹脂封止体に封止されている半導体チップの端子と電気的に接続され、はんだ付けが可能な金属、例えば銅で構成される。この構成においては、底面のリード及び金属支持板のそれぞれを基板上にはんだで接合することにより、このＳＯＮ型パッケージを基板上に固定し、かつ基板と半導体チップとの電気的接合をとることができる。こうしたノンリード型パッケージの特徴は、この接続を底面と基板との間のみを用いて行うことができるため、電気的接続のためにＳＯＮ型パッケージの底面積よりも大幅に広い面積を必要とすることがなく、高密度に実装することができる点である。このＳＯＮ型パッケージの典型的な大きさは例えば１０ｍｍ×２０ｍｍ程度である。
In general, a semiconductor module composed of a plurality of semiconductor chips (electronic components) is a surface mount in which a structure in which these semiconductor chips are mounted on a substrate is sealed in a resin sealing body made of resin or the like. Often in the form of a semiconductor device. Leads serving as electrical terminals in the surface mount semiconductor device are formed on the surface of the resin sealing body and connected to internal semiconductor elements and the like. There are various forms of such a surface-mount semiconductor device. Among them, there is a package known as a non-lead type, for example, a SON (Small Outline Non-lead) type. The package is characterized by a rectangular shape, and a plurality of leads serving as electrical terminals are provided on the left and right ends of the bottom surface of the resin sealing body in which the semiconductor chip is built. In addition, one to a plurality of metal support plates on which electronic components such as semiconductor chips are mounted are provided at the center of the bottom surface of the resin sealing body. Each lead and the metal support plate are made of a metal that can be soldered, for example, copper, which is electrically connected to the terminal of the semiconductor chip sealed in the resin sealing body. In this configuration, the SON type package can be fixed on the substrate and the substrate and the semiconductor chip can be electrically connected by bonding the bottom lead and the metal support plate to the substrate with solder. it can. The feature of such a non-lead type package is that this connection can be made only between the bottom surface and the substrate, so that an area significantly larger than the bottom area of the SON type package is required for electrical connection. This is a point that can be mounted with high density. The typical size of this SON type package is, for example, about 10 mm × 20 mm.
ただし、このＳＯＮ型パッケージを基板上に実装する際には、各リードに充分にはんだが乗っている（付着している）かどうかを作業者が目視、あるいは外観検査装置で確認することが必要になる。このため、実際には、各リードをわずかに樹脂封止体の側面から突き出した形態とし、この突き出た部分を観察することによって、はんだの有無の確認を行っている。すなわち、実際のＳＯＮ型パッケージにおいては、各リードは樹脂封止体の側面からわずかに突き出した形態をとる。なお、この突き出した部分で電気接続をとるのではなく、この部分は、はんだの有無の確認のみに用いられるため、この突き出し量は１ｍｍ未満である。従って、この構造はこのＳＯＮ型パッケージを高密度で実装する際の障害とはならない。
However, when mounting this SON type package on the substrate, it is necessary for the operator to check whether the solder is sufficiently placed on (attached to) each lead or by visual inspection equipment. become. For this reason, in practice, each lead is slightly protruded from the side surface of the resin sealing body, and the presence or absence of solder is confirmed by observing the protruding portion. That is, in the actual SON type package, each lead has a form slightly protruding from the side surface of the resin sealing body. It should be noted that this protruding portion is not used for electrical connection, but this portion is used only for confirming the presence or absence of solder, so that the protruding amount is less than 1 mm. Therefore, this structure does not become an obstacle when the SON type package is mounted at a high density.
また、ＱＦＰ型パッケージにおいては、裏面リードコーナ部に窪み形状を設け、はんだ付け応力集中を低減する手法が従来技術として知られている（例えば、特許文献１参照）。
Further, in the QFP type package, a technique for reducing the concentration of soldering stress by providing a concave shape in the back surface lead corner is known as a conventional technique (see, for example, Patent Document 1).
一方、ＳＯＮ型パッケージ以外においても、はんだによってリードを基板に固定する構成のパッケージであれば、リードに充分にはんだが乗っているか否かの確認は同様に重要である。こうした構造の一例として、屈曲させたリードの先端にスリットを設けた構造のパッケージが知られている。この構造においては、屈曲したリードの先端部分で基板との接合を行い、このリード先端のスリットからリード裏面のはんだを確認することができる。従って、はんだ付けを確実に行うことができる。
On the other hand, in addition to the SON type package, if the package is configured to fix the lead to the substrate with solder, it is equally important to check whether the lead is sufficiently loaded with solder. As an example of such a structure, a package having a structure in which a slit is provided at the tip of a bent lead is known. In this structure, the tip of the bent lead is joined to the substrate, and the solder on the back surface of the lead can be confirmed from the slit at the tip of the lead. Therefore, soldering can be performed reliably.
このように、はんだを用いて基板にリードを接合する構成のパッケージにおいては、リードに充分にはんだが乗っていることが確認しやすい等の各種構造が用いられている。
As described above, in a package having a structure in which a lead is bonded to a substrate using solder, various structures are used such that it is easy to confirm that the solder is sufficiently on the lead.
しかしながら、従来技術は、はんだを用いて基板上に実装する際には、面実装半導体装置中央部における金属支持板では過剰なはんだが発生するので、狭ピッチの隣合うリード及び金属支持板間ではショートしてしまうという課題がある。また、下面電極配置が非対称の際には、はんだ付け時の応力で回転ずれが発生するという課題がある。
However, in the conventional technology, when mounting on a substrate using solder, excessive solder is generated in the metal support plate in the central portion of the surface mount semiconductor device, so between adjacent leads and metal support plates having a narrow pitch. There is a problem of short-circuiting. Further, when the lower electrode arrangement is asymmetric, there is a problem that rotational deviation occurs due to stress during soldering.
従って、本発明は、面実装半導体装置の基板上実装において、リード及びダイパッド間をショートさせずに、また、回転ずれを発生させない面実装半導体装置を提供することを目的とする。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a surface-mounting semiconductor device that does not cause a short circuit between leads and die pads and that does not cause rotational deviation in mounting a surface-mounting semiconductor device on a substrate.
上記の課題を解決するために、本発明は、以下に掲げる構成とした。
本発明の面実装半導体装置は、樹脂封止体と、一方の主面に電子部品が搭載された金属支持板と、樹脂封止体から導出されたリードとを備える面実装型半導体装置において、金属支持板は、樹脂封止体の一方の面から露出してはんだまたは接着剤が塗布される他方の主面を有し、リードははんだまたは接着剤が塗布される固着面を有し、金属支持板の他方の主面に溝部が形成されていることを特徴とする。
また、溝部は、金属支持板及びリードの厚さより浅いことを特徴とする。
また、溝部は、複数であることを特徴とする。
また、面実装半導体装置の製造方法において、溝部はシンギュレーション法にておこなうことを特徴とする。
In order to solve the above-described problems, the present invention is configured as follows.
The surface mount semiconductor device of the present invention is a surface mount semiconductor device comprising a resin encapsulant, a metal support plate on which an electronic component is mounted on one main surface, and leads derived from the resin encapsulant, The metal support plate has the other main surface exposed from one surface of the resin sealing body and to which solder or adhesive is applied, and the lead has a fixing surface to which solder or adhesive is applied, A groove is formed on the other main surface of the support plate.
In addition, the groove is characterized by being shallower than the thickness of the metal support plate and the lead.
Further, the groove portion is plural.
Further, in the method of manufacturing the surface mount semiconductor device, the groove is formed by a singulation method.
本発明は、面実装半導体装置の基板上実装において、金属支持板に溝部を設けることによって、はんだ過剰分を吸収し、狭ピッチの隣合うリード及び金属支持板間のショートを発生させることのない面実装半導体装置を提供することができる効果を奏する。
また、下裏面電極配置が非対称の際には、溝部によりはんだ接合面関のバランスを取り、はんだ付け時の応力で回転ずれが発生させることのない半導体装置を提供することができる効果を奏する。
よって、総合的にはんだ接合強度を向上することができる。
According to the present invention, in mounting on a substrate of a surface mount semiconductor device, by providing a groove on the metal support plate, the excess solder is absorbed and a short-circuit between adjacent leads having a narrow pitch and the metal support plate does not occur. There is an effect that a surface mount semiconductor device can be provided.
In addition, when the lower back electrode arrangement is asymmetrical, there is an effect that it is possible to provide a semiconductor device in which the solder joint surface balance is balanced by the groove and no rotational deviation occurs due to stress during soldering.
Therefore, the solder joint strength can be improved comprehensively.
以下、本発明の実施の形態について、詳細に説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号で表している。但し、図面は模式的なものであり、寸法関係の比率等は現実のものとは異なる。したがって、具体的な寸法等は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
Hereinafter, embodiments of the present invention will be described in detail. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, the drawings are schematic, and the dimensional relationship ratios and the like are different from the actual ones. Therefore, specific dimensions and the like should be determined in light of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
図１は、一般的なＳＯＮ型パッケージの面実装半導体装置１の（ａ）側面図と（ｂ）下面図である。樹脂封止体２と、樹脂封止体の下面に電極部５が露出している構成が分かる。電極部５は、リード３と金属支持板４両方を示す。
1A is a side view and FIG. 1B is a bottom view of a surface mount semiconductor device 1 of a general SON package. The resin sealing body 2 and the structure which the electrode part 5 is exposed to the lower surface of the resin sealing body are understood. The electrode part 5 shows both the
面実装半導体装置１は、エポキシ樹脂等による樹脂封止体２と、樹脂封止体２の内部に封止されている銅または銅合金素材によるリードフレーム（図示せず）から構成されている。リードフレームは金属支持板４に半導体素子を搭載し、ワイヤにより電気的にリード３と接続されている。
The surface mount semiconductor device 1 includes a resin sealing body 2 made of epoxy resin or the like and a lead frame (not shown) made of copper or a copper alloy material sealed inside the resin sealing body 2. The lead frame has a semiconductor element mounted on a metal support plate 4 and is electrically connected to the
樹脂封止体２は、一般的に、樹脂圧縮成形により樹脂封止をおこなう。樹脂圧縮成形はリードフレームにおいて、一方の主面を樹脂封止体２で成形し、他方の面は面実装半導体装置１の下面側となり、電極部５を露出させる。
The resin sealing body 2 generally performs resin sealing by resin compression molding. In the resin compression molding, in the lead frame, one main surface is molded with the resin sealing body 2, and the other surface is the lower surface side of the surface mount semiconductor device 1 to expose the electrode portion 5.
リード３は、リードフレームのワイヤ接続した一方の主面と対向する他方の主面であり、樹脂封止体２の下面に露出している。特にパッケージ下面の端部に配設されている。
The
金属支持板４は、リードフレームの半導体素子を搭載した一方の主面と対向する他方の面であり、樹脂封止体２の下面に露出している。特にパッケージ下面の中央に配設されている。
The metal support plate 4 is the other surface facing one main surface on which the semiconductor element of the lead frame is mounted, and is exposed on the lower surface of the resin sealing body 2. In particular, it is arranged at the center of the lower surface of the package.
この後、シンギュレーション装置により、ダイシングカットをおこない、方形形状の面実装半導体装置の個片化が完成する。
After that, dicing cut is performed by a singulation device, and the rectangular surface mount semiconductor device is separated into pieces.
次に、図２に示すように、本発明の実施例１に係る面実装半導体装置１１を説明する。面実装半導体装置１１は図１に示した一般的なＳＯＮ型パーケージと同一であり、詳細は省略する。
Next, as shown in FIG. 2, a surface mount semiconductor device 11 according to the first embodiment of the present invention will be described. The surface-mount semiconductor device 11 is the same as the general SON type package shown in FIG.
溝部６は、パッケージの下面から入れられた凹形状溝である。溝部６の深さは前述のリードフレームの厚さ以下である。板厚以下であれば、リードフレームの下面に対向する面（樹脂封止内部側）に貫通することなく、半導体素子やワイヤが接続されていても影響をおよぼさない。ここでリードフレーム厚さは金属支持板４と同一である。
The groove portion 6 is a concave groove inserted from the lower surface of the package. The depth of the groove 6 is equal to or less than the thickness of the lead frame described above. If the thickness is equal to or less than the plate thickness, there is no effect even if a semiconductor element or a wire is connected without penetrating the surface facing the lower surface of the lead frame (inside the resin sealing). Here, the thickness of the lead frame is the same as that of the metal support plate 4.
溝部６を入れる位置は、金属支持板４が一つで大きい場合、金属支持板４間とリード３間のピッチが狭くなり、過剰はんだによりショート発生の懸念があるため、金属支持板４のリード３近傍に溝部６を設けると良い。これにより過剰はんだは溝部６に吸い上げられる。例えば、パッケージ寸法２０ｍｍＸ４０ｍｍ、金属支持板寸法１６ｍｍＸ３８ｍｍである。
When the single metal support plate 4 is large at the position where the groove 6 is inserted, the pitch between the metal support plates 4 and the
溝部６の製造方法は、まず、成形工程である樹脂圧縮成形により樹脂封止する。例えば、金属支持板４（リードフレーム）の厚さは０．２ｍｍ、樹脂厚さはリードフレームを含み１．０ｍｍである。その後、分離工程へ送る。ここまでは一般的な製造方法である。
In the manufacturing method of the groove 6, first, resin sealing is performed by resin compression molding, which is a molding process. For example, the thickness of the metal support plate 4 (lead frame) is 0.2 mm, and the resin thickness is 1.0 mm including the lead frame. Then, it sends to a separation process. So far, it is a general manufacturing method.
分離工程でシンギュレーション装置にて、ダイスブレードによりダイシングをおこなう。まず、個片化する前に、パッケージの下面側から、金属支持板４に溝部６を入れる（図２参照）。その時、溝部６の深さはリードフレームの厚さ以下にする。例えば、深さ０．１ｍｍ、幅０．１ｍｍである。
Dicing is performed with a dicing blade in a singulation device in the separation step. First, before dividing into pieces, the groove 6 is inserted into the metal support plate 4 from the lower surface side of the package (see FIG. 2). At that time, the depth of the groove 6 is set to be equal to or smaller than the thickness of the lead frame. For example, the depth is 0.1 mm and the width is 0.1 mm.
その後、個片化のダイシングカットを行い、個々の面実装半導体装置とする。
Thereafter, dicing cut is performed to obtain individual surface mount semiconductor devices.
以上の製法により、図２に示した溝部６が設けられた面実装半導体装置１１が完成する。
By the above manufacturing method, the surface mount semiconductor device 11 provided with the groove 6 shown in FIG. 2 is completed.
溝部が設けられた本発明の面実装半導体装置を用いることによって、基板上実装において、はんだ過剰分を吸収し、狭ピッチの隣合うリード及び金属支持板間のショート発生を防ぐことが可能であり、実装接着強度も向上させることができる。
By using the surface mount semiconductor device of the present invention provided with a groove, it is possible to absorb excessive solder in mounting on a substrate and prevent occurrence of short circuit between adjacent leads and metal support plates having a narrow pitch. Also, the mounting adhesive strength can be improved.
また、図３に示すように、本発明の実施例２に係る面実装半導体装置１２を説明する。面実装半導体装置１２は実施例１と同様なパッケージであり、詳細は省略する。よって、図３は面実装半導体装置１２の下面図のみ図示する。
Further, as shown in FIG. 3, a surface mount semiconductor device 12 according to a second embodiment of the present invention will be described. The surface-mount semiconductor device 12 has the same package as that of the first embodiment, and details thereof are omitted. Therefore, FIG. 3 shows only the bottom view of the surface mount semiconductor device 12.
違う点は、溝部６を入れる位置である。大きい金属支持４が二つあり、小さい金属支持板４が二つある場合、ダイパット間の面積に差があるので、はんだ付け時の溶融応力により実装するパッケージの回転ずれ発生の懸念があるため、小さいダイパットに溝部６を設けると良い。例えば２本の溝６を設ける。これにより表面積を増やし、はんだの接合面積をバランスさせるようにする。例えば、パッケージ寸法２０ｍｍＸ４０ｍｍ、大きい金属支持板寸法１０ｍｍＸ１３ｍｍ、小さい金属支持板５ｍｍＸ５ｍｍである。
The difference is the position where the groove 6 is inserted. If there are two large metal supports 4 and two small metal support plates 4, there is a difference in the area between the die pads. It is preferable to provide the groove 6 in a small die pad. For example, two grooves 6 are provided. This increases the surface area and balances the solder joint area. For example, the package size is 20 mm × 40 mm, the large metal support plate is 10 mm × 13 mm, and the small metal support plate is 5 mm × 5 mm.
溝部６の製造方法は、実施例１と同一であるので、省略する。
Since the manufacturing method of the groove part 6 is the same as Example 1, it abbreviate | omits.
また、図４に示すように、本発明の実施例３に係る面実装半導体装置１３を説明する。面実装半導体装置１３は実施例１と同様なパッケージであり、詳細は省略する。よって、図４は面実装半導体装置１３の下面図のみ図示する。
Further, as shown in FIG. 4, a surface mount semiconductor device 13 according to a third embodiment of the present invention will be described. The surface-mount semiconductor device 13 has the same package as that of the first embodiment, and details thereof are omitted. Therefore, FIG. 4 shows only the bottom view of the surface mount semiconductor device 13.
違う点は、溝部６を入れる位置である。大きい金属支持板４が二つあり、小さい金属支持板４が一つある場合、金属支持板４間の面積に差があるので、実施例２と同様に、はんだ付け時の溶融応力により実装するパッケージの回転ずれ発生の懸念があるため、小さい金属支持板４に溝部６を設けると良い。例えば、３本の溝６を設ける。これにより表面積を増やし、はんだの接合面積をバランスさせるようにする。例えば、パッケージ寸法２０ｍｍＸ４０ｍｍ、大きい金属支持板寸法１０ｍｍＸ１３ｍｍ、小さい金属支持板５ｍｍＸ５ｍｍである。
The difference is the position where the groove 6 is inserted. When there are two large metal support plates 4 and one small metal support plate 4, there is a difference in area between the metal support plates 4, so that the mounting is performed by the melting stress at the time of soldering as in the second embodiment. Since there is a concern about the occurrence of rotational deviation of the package, it is preferable to provide the groove 6 in the small metal support plate 4. For example, three grooves 6 are provided. This increases the surface area and balances the solder joint area. For example, the package size is 20 mm × 40 mm, the large metal support plate is 10 mm × 13 mm, and the small metal support plate is 5 mm × 5 mm.
溝部６の製造方法は、実施例１と同一であるので、省略する。
Since the manufacturing method of the groove part 6 is the same as Example 1, it abbreviate | omits.
また、下面電極配置が非対称の際には、溝部が設けられた本発明の半導体装置を用いることによって、はんだ接合面の表面積のバランスを取り、はんだ付け時の応力で回転ずれ発生を防ぐことが可能であり、実装接着強度も向上させることができる。
In addition, when the bottom electrode arrangement is asymmetrical, by using the semiconductor device of the present invention provided with a groove, it is possible to balance the surface area of the solder joint surface and prevent the occurrence of rotational deviation due to stress during soldering. It is possible to improve the mounting adhesive strength.
上記のように、本発明の実施の形態を記載したが、この開示の一部をなす記述及び図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになるはずである。
Although the embodiment of the present invention has been described as described above, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques should be apparent to those skilled in the art.
例えば、大きい金属支持板が二つの場合、近接する位置に溝部を設けてもよい。
For example, when there are two large metal support plates, a groove portion may be provided in a close position.
また、溝部はダイシングブレード形状により、直角溝、Ｕ字状溝等に変形することができる。
Further, the groove part can be deformed into a right-angled groove, a U-shaped groove or the like due to the dicing blade shape.
また、溝部はダイシングによる直線形状でパッケージの端面から端面への貫通であるが、シンギュレーション装置の制御により、樹脂部における深さを調整してもよい。
Moreover, although the groove part is a linear shape by dicing and penetrates from the end face to the end face of the package, the depth in the resin part may be adjusted by control of the singulation device.
また、面実装半導体装置はＳＯＮタイプの他、ＳＯＰ、ＳＩＰ、ＱＦＰタイプのパッケージに使用してもよい。
In addition to the SON type, the surface mount semiconductor device may be used for SOP, SIP, QFP type packages.
また、溝部は一つでもあっても、複数であっても構わない。電極端子間の大きさに合わせ、狭い部分の近傍に位置させることがショート防御に有効である。
Further, there may be one groove portion or a plurality of groove portions. It is effective for short circuit protection to be positioned near a narrow portion according to the size between the electrode terminals.
この様に、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
Thus, it should be understood that the present invention includes various embodiments and the like not described herein. Therefore, the present invention is limited only by the invention specifying matters in the scope of claims reasonable from this disclosure.
１、１１、１２、１３、面実装半導体装置
２、樹脂封止体
３、リード
４、金属支持板
５、電極部
６、溝部
DESCRIPTION OF SYMBOLS 1, 11, 12, 13, Surface mount semiconductor device 2,
Claims (4)
In a surface mount type semiconductor device comprising a resin encapsulant, a metal support plate on which an electronic component is mounted on one main surface, and a lead derived from the resin encapsulant, the metal support plate includes the resin The lead has an other main surface exposed from one surface of the sealing body to which solder or an adhesive is applied, and the lead has a fixing surface to which solder or an adhesive is applied, and the metal support plate A surface-mounting semiconductor device, wherein a groove is formed on the other main surface.
The surface-mount semiconductor device according to claim 1, wherein the groove is shallower than the metal support plate and the lead.
The surface-mount semiconductor device according to claim 1, wherein a plurality of the groove portions are provided.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010057969A JP2011192817A (en) | 2010-03-15 | 2010-03-15 | Surface mounted semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010057969A JP2011192817A (en) | 2010-03-15 | 2010-03-15 | Surface mounted semiconductor device and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011192817A true JP2011192817A (en) | 2011-09-29 |
Family
ID=44797439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010057969A Pending JP2011192817A (en) | 2010-03-15 | 2010-03-15 | Surface mounted semiconductor device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011192817A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5981673B1 (en) * | 2016-03-10 | 2016-08-31 | イサハヤ電子株式会社 | Electronic components |
| WO2024095422A1 (en) * | 2022-11-02 | 2024-05-10 | 日立Astemo株式会社 | Electronic control device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000307045A (en) * | 1999-04-23 | 2000-11-02 | Matsushita Electronics Industry Corp | Lead frame and manufacture of resin sealed semiconductor device using it |
| JP2001024133A (en) * | 1999-07-09 | 2001-01-26 | Matsushita Electronics Industry Corp | Lead frame, resin sealed semiconductor device employing it and manufacture thereof |
| JP2001077136A (en) * | 1999-09-01 | 2001-03-23 | Matsushita Electronics Industry Corp | Manufacture of plastic molded semiconductor device |
| JP2006253357A (en) * | 2005-03-10 | 2006-09-21 | Yamaha Corp | Semiconductor package and lead frame for use therein |
-
2010
- 2010-03-15 JP JP2010057969A patent/JP2011192817A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000307045A (en) * | 1999-04-23 | 2000-11-02 | Matsushita Electronics Industry Corp | Lead frame and manufacture of resin sealed semiconductor device using it |
| JP2001024133A (en) * | 1999-07-09 | 2001-01-26 | Matsushita Electronics Industry Corp | Lead frame, resin sealed semiconductor device employing it and manufacture thereof |
| JP2001077136A (en) * | 1999-09-01 | 2001-03-23 | Matsushita Electronics Industry Corp | Manufacture of plastic molded semiconductor device |
| JP2006253357A (en) * | 2005-03-10 | 2006-09-21 | Yamaha Corp | Semiconductor package and lead frame for use therein |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5981673B1 (en) * | 2016-03-10 | 2016-08-31 | イサハヤ電子株式会社 | Electronic components |
| WO2024095422A1 (en) * | 2022-11-02 | 2024-05-10 | 日立Astemo株式会社 | Electronic control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9991213B2 (en) | Resin-encapsulated semiconductor device and its manufacturing method | |
| KR101645771B1 (en) | Semiconductor device and method for manufacturing same | |
| US20160056097A1 (en) | Semiconductor device with inspectable solder joints | |
| TWI421998B (en) | Semiconductor device, lead frame and semiconductor device manufacturing method | |
| US20160148877A1 (en) | Qfn package with improved contact pins | |
| US20090032977A1 (en) | Semiconductor device | |
| US20170005030A1 (en) | Flat No-Leads Package With Improved Contact Pins | |
| KR20150109284A (en) | Semiconductor device and method of manufacturing the same | |
| KR20150105923A (en) | Semiconductor device and method of manufacturing the same | |
| JP2013239740A (en) | Semiconductor device | |
| US20130049180A1 (en) | Qfn device and lead frame therefor | |
| JP2011192817A (en) | Surface mounted semiconductor device and method of manufacturing the same | |
| CN108074901B (en) | Semiconductor device having wettable corner leads and method of assembling semiconductor device | |
| JP6909630B2 (en) | Semiconductor device | |
| JP5458476B2 (en) | Mold package and manufacturing method thereof | |
| JP5119092B2 (en) | Manufacturing method of semiconductor device | |
| JP2008192660A (en) | Semiconductor device and its manufacturing process | |
| KR20020093250A (en) | ELP type leadframe and ELP using the same | |
| JP5857883B2 (en) | Mold package manufacturing method | |
| US20200357728A1 (en) | Through hole side wettable flank | |
| US20150097278A1 (en) | Surface mount semiconductor device with additional bottom face contacts | |
| JP2002164496A (en) | Semiconductor device and method for manufacturing the same | |
| JP2015032705A (en) | Mold package | |
| JP2022133486A (en) | Semiconductor package and semiconductor device | |
| JP2011029492A (en) | Power semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20130220 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140331 |
|
| A02 | Decision of refusal |
Effective date: 20141014 Free format text: JAPANESE INTERMEDIATE CODE: A02 |