JP2022133486A - Semiconductor package and semiconductor device - Google Patents

Semiconductor package and semiconductor device Download PDF

Info

Publication number
JP2022133486A
JP2022133486A JP2019139923A JP2019139923A JP2022133486A JP 2022133486 A JP2022133486 A JP 2022133486A JP 2019139923 A JP2019139923 A JP 2019139923A JP 2019139923 A JP2019139923 A JP 2019139923A JP 2022133486 A JP2022133486 A JP 2022133486A
Authority
JP
Japan
Prior art keywords
solder
terminal portion
semiconductor package
mold resin
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019139923A
Other languages
Japanese (ja)
Inventor
俊浩 中村
Toshihiro Nakamura
耕佑 鈴木
Kosuke Suzuki
幸一 安川
Koichi Yasukawa
智史 細野
Tomohito Hosono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019139923A priority Critical patent/JP2022133486A/en
Priority to PCT/JP2020/029099 priority patent/WO2021020456A1/en
Publication of JP2022133486A publication Critical patent/JP2022133486A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

To provide a semiconductor package in which reliability of a solder can be improved.SOLUTION: A semiconductor device comprises: a semiconductor chip 30; an island part 21 in which the semiconductor chip 30 is arranged on one surface 211; a terminal part 22 that is connected through the semiconductor chip 30 and a connection member 50; and a mold resin 60 in which other surface 212 of the island part 21 is exposed from one surface 61 or other surface 62, the other surface 222 of the terminal part 22 is exposed from the other surface 62 and a portion of a side surface 223 of the terminal part 22 is exposed from a side surface 63, and that seals the semiconductor chip 30. And, in at least one of the island part 21, the terminal part 22 and the mold resin 60, a holding structure 62a that holds thickness of a solder 200 to be thickness of more than or equal to predetermined thickness is formed when it is arranged on a packaged member 100 through the solder 200.SELECTED DRAWING: Figure 1

Description

本発明は、半導体チップがモールド樹脂で封止された半導体パッケージおよびそれを用いた半導体装置に関するものである。 The present invention relates to a semiconductor package in which a semiconductor chip is sealed with mold resin and a semiconductor device using the same.

従来より、半導体チップがモールド樹脂で封止された半導体パッケージが提案されている（例えば、特許文献１参照）。具体的には、この半導体パッケージでは、アイランド部上に半導体チップが搭載されており、アイランド部の周囲には、半導体チップとボンディングワイヤ等を介して電気的に接続される端子部が配置されている。そして、アイランド部、半導体チップ、端子部は、アイランド部および端子部の一部が露出するように、モールド樹脂で封止されている。 2. Description of the Related Art Conventionally, a semiconductor package in which a semiconductor chip is sealed with a mold resin has been proposed (see, for example, Patent Document 1). Specifically, in this semiconductor package, a semiconductor chip is mounted on an island portion, and terminal portions electrically connected to the semiconductor chip via bonding wires or the like are arranged around the island portion. there is The island portion, the semiconductor chip, and the terminal portion are sealed with mold resin so that the island portion and the terminal portion are partly exposed.

このような半導体パッケージは、プリント基板等の実装基板にはんだを介して実装されることで半導体装置を構成する。 Such a semiconductor package constitutes a semiconductor device by being mounted on a mounting substrate such as a printed circuit board through solder.

特開２００８－１６４６９号公報JP 2008-16469 A

ところで、近年では、半導体パッケージと被実装部材との間に配置されるはんだの信頼性を向上させたいという要望がある。 By the way, in recent years, there has been a demand to improve the reliability of the solder arranged between the semiconductor package and the member to be mounted.

本発明は上記点に鑑み、はんだの信頼性の向上を図ることができる半導体パッケージおよび半導体装置を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor package and a semiconductor device capable of improving the reliability of solder.

上記目的を達成するための請求項１では、被実装部材（１００）にはんだ（２００）を介して配置される半導体パッケージであって、半導体チップ（３０）と、一面（２１１）および一面と反対側の他面（２１２）を有し、一面に半導体チップが配置されるアイランド部（２１）と、一面（２２１）、一面と反対側の他面（２２２）、一面と他面とを繋ぐ側面（２２３）を有し、半導体チップと接続部材（５０）を介して接続される端子部（２２）と、一面（６１）、一面と反対側の他面（６２）、一面と他面とを繋ぐ側面（６３）を有し、一面または他面からアイランド部の他面を露出させ、他面から端子部の他面を露出させると共に側面から端子部の側面の一部を露出させ、半導体チップを封止するモールド樹脂（６０）と、を備えている。そして、少なくとも端子部は、はんだを介して被実装部材と接続されており、アイランド部、端子部、およびモールド樹脂の少なくとも１つには、はんだを介して被実装部材に配置された際、はんだの厚さを所定以上の厚さに保持する保持構造（２５、２６、６２ａ、７０、８０、８１、９０、２０２、２０３、２２２ａ、２２２ｂ）が形成されている。 In claim 1 for achieving the above object, there is provided a semiconductor package arranged on a mounted member (100) via solder (200), comprising a semiconductor chip (30), one surface (211) and one surface opposite to the semiconductor package (30). An island portion (21) having a side surface (212) on which a semiconductor chip is arranged, one surface (221), the other surface (222) opposite to the one surface, and a side surface connecting the one surface and the other surface. (223), a terminal portion (22) connected to a semiconductor chip via a connection member (50), one surface (61), the other surface (62) opposite to the one surface, and one surface and the other surface. The semiconductor chip has a connecting side surface (63), exposing the other surface of the island portion from one surface or the other surface, exposing the other surface of the terminal portion from the other surface, and exposing a part of the side surface of the terminal portion from the side surface. and a mold resin (60) that seals the At least the terminal portion is connected to the mounted member via solder, and at least one of the island portion, the terminal portion, and the mold resin has solder when arranged on the mounted member via solder. holding structure (25, 26, 62a, 70, 80, 81, 90, 202, 203, 222a, 222b) is formed to hold the thickness of .

これによれば、半導体パッケージを被実装部材にはんだを介して配置した際、保持構造によってはんだが薄くなることを抑制できる。つまり、はんだの厚さを所定以上の厚さに保持できる。このため、はんだの信頼性の向上を図ることができる。 According to this, when the semiconductor package is arranged on the mounting member with the solder interposed therebetween, it is possible to prevent the solder from becoming thin due to the holding structure. In other words, the thickness of the solder can be maintained at a predetermined thickness or more. Therefore, it is possible to improve the reliability of the solder.

また、請求項１６では、被実装部材（１００）にはんだ（２００）を介して配置される半導体パッケージであって、半導体チップ（３０）と、一面（２１１）および一面と反対側の他面（２１２）を有し、一面に半導体チップが配置されるアイランド部（２１）と、一面（２２１）および一面と反対側の他面（２２２）を有し、半導体チップと接続部材（５０）を介して接続される端子部（２２）と、アイランド部の他面および端子部の他面を露出させつつ、半導体チップを封止するモールド樹脂（６０）と、を備えている。そして、少なくとも端子部は、はんだを介して被実装部材と接続されており、半導体チップのうちのアイランド部と反対側には、モールド樹脂より熱伝導率が高い材料で構成され、半導体チップと熱的に接続されると共にモールド樹脂で封止された放熱部材（３１）が配置されている。 In claim 16, a semiconductor package is arranged on a member to be mounted (100) via solder (200), comprising a semiconductor chip (30), one surface (211) and the other surface opposite to the one surface ( 212), and has an island portion (21) on which a semiconductor chip is arranged, one surface (221), and the other surface (222) opposite to the one surface, through which the semiconductor chip and the connection member (50) are interposed. and a mold resin (60) that seals the semiconductor chip while exposing the other surface of the island portion and the other surface of the terminal portion. At least the terminal portion is connected to the member to be mounted via solder, and the side of the semiconductor chip opposite to the island portion is made of a material having a higher thermal conductivity than the mold resin. A heat dissipating member (31) that is physically connected and sealed with a mold resin is arranged.

これによれば、放熱部材によって半導体チップの熱を放熱できるため、半導体パッケージを被実装部材にはんだを介して配置した際、はんだに印加される応力を低減できる。したがって、はんだの信頼性の向上を図ることができる。 According to this, the heat of the semiconductor chip can be dissipated by the heat dissipating member, so that the stress applied to the solder can be reduced when the semiconductor package is arranged on the mounting member via the solder. Therefore, it is possible to improve the reliability of the solder.

また、請求項１７では、被実装部材（１００）にはんだ（２００）を介して配置される半導体パッケージであって、半導体チップ（３０）と、一面（２１１）および一面と反対側の他面（２１２）を有し、一面に半導体チップが配置されるアイランド部（２１）と、一面（２２１）および一面と反対側の他面（２２２）を有し、半導体チップと接続部材（５０）を介して接続される端子部（２２）と、一面（６１）および一面と反対側の他面（６２）を有し、アイランド部の他面および端子部の他面を露出させつつ、半導体チップを封止するモールド樹脂（６０）と、を備えている。そして、アイランド部の他面は、モールド樹脂の一面から露出しており、端子部の他面は、モールド樹脂の他面から露出しており、端子部がはんだを介して被実装部材と接続されている。 In claim 17, a semiconductor package is arranged on a member to be mounted (100) via solder (200), comprising a semiconductor chip (30), one surface (211) and the other surface opposite to the one surface ( 212), and has an island portion (21) on which a semiconductor chip is arranged, one surface (221), and the other surface (222) opposite to the one surface, through which the semiconductor chip and the connection member (50) are interposed. and a terminal portion (22) connected to the terminal portion (22), one surface (61) and the other surface (62) opposite to the one surface, and the semiconductor chip is sealed while exposing the other surface of the island portion and the terminal portion. and a mold resin (60) that stops. The other surface of the island portion is exposed from one surface of the mold resin, the other surface of the terminal portion is exposed from the other surface of the mold resin, and the terminal portion is connected to the mounted member via solder. ing.

これによれば、アイランド部と端子部とがモールド樹脂の異なる面から露出しているため、半導体パッケージを被実装部材にはんだを介して配置した際、例えば、アイランド部を金属製の筐体等に接続できる。このため、半導体チップの熱をアイランド部から筐体等に放熱でき、はんだに印加される応力を低減できる。したがって、はんだの信頼性の向上を図ることができる。 According to this, since the island portion and the terminal portion are exposed from different surfaces of the mold resin, when the semiconductor package is arranged on the member to be mounted via solder, the island portion may be removed from the metal housing or the like. can connect to Therefore, the heat of the semiconductor chip can be radiated from the island portion to the housing or the like, and the stress applied to the solder can be reduced. Therefore, it is possible to improve the reliability of the solder.

また、請求項１９は、被実装部材（１００）にはんだ（２００）を介して半導体パッケージ（１０）が配置された半導体装置であって、半導体パッケージは、半導体チップ（３０）と、一面（２１１）および一面と反対側の他面（２１２）を有し、一面に半導体チップが配置されるアイランド部（２１）と、一面（２２１）および一面と反対側の他面（２２２）を有し、半導体チップと接続部材（５０）を介して接続される端子部（２２）と、アイランド部の他面および端子部の他面を露出させつつ、半導体チップを封止するモールド樹脂（６０）と、を備え、被実装部材は、端子部とはんだを介して接続されるランド（１１２）を備えている。そして、端子部とランドとの間には、端子部およびランドと電気的に接続される電子部品（４００）が配置されている。 Further, according to claim 19, there is provided a semiconductor device in which a semiconductor package (10) is arranged on a member to be mounted (100) with solder (200) interposed therebetween, wherein the semiconductor package comprises a semiconductor chip (30) and one surface (211). ) and the other surface (212) on the opposite side, and an island portion (21) on which a semiconductor chip is arranged on one surface, and the one surface (221) and the other surface (222) on the opposite side, a terminal portion (22) connected to a semiconductor chip via a connecting member (50); a mold resin (60) sealing the semiconductor chip while exposing the other surface of the island portion and the other surface of the terminal portion; , and the member to be mounted has a land (112) connected to the terminal portion via solder. An electronic component (400) electrically connected to the terminal and the land is arranged between the terminal and the land.

これによれば、半導体パッケージと被実装部材との間隔は、少なくとも電子部品の厚さ以上となる。このため、半導体パッケージと被実装部材との間に配置されるはんだが薄くなることを抑制でき、はんだの信頼性の向上を図ることができる。 According to this, the distance between the semiconductor package and the member to be mounted is at least equal to or greater than the thickness of the electronic component. Therefore, it is possible to suppress thinning of the solder disposed between the semiconductor package and the member to be mounted, and improve the reliability of the solder.

また、請求項２０は、被実装部材（１００）にはんだ（２００）を介して半導体パッケージ（１０）が配置された半導体装置であって、半導体パッケージは、半導体チップ（３０）と、一面（２１１）および一面と反対側の他面（２１２）を有し、一面に半導体チップが配置されるアイランド部（２１）と、一面（２２１）、一面と反対側の他面（２２２）、一面と他面とを繋ぐ側面（２２３）を有し、半導体チップと接続部材（５０）を介して接続される端子部（２２）と、一面（６１）、一面と反対側の他面（６２）、一面と他面とを繋ぐ側面（６３）を有し、一面または他面からアイランド部の他面を露出させ、他面から端子部の他面を露出させると共に側面から端子部の側面の一部を露出させ、半導体チップを封止するモールド樹脂（６０）と、を備え、被実装部材は、端子部とはんだを介して接続されるランド（１１２）を備えている。そして、端子部の側面のうちのモールド樹脂から露出する部分を露出側面（２２３ａ）とすると、ランドは、半導体パッケージと被実装部材との積層方向において、露出側面と重なる部分と異なる部分にスリット（１１２ｂ）が形成されている。 Further, claim 20 is a semiconductor device in which a semiconductor package (10) is arranged on a mounting member (100) with solder (200) interposed therebetween, wherein the semiconductor package comprises a semiconductor chip (30) and one surface (211). ) and the other surface (212) on the opposite side, and an island portion (21) on which a semiconductor chip is arranged on one surface, one surface (221), the other surface (222) on the opposite side, and the other surface (222) on the opposite side. a terminal portion (22) which has a side surface (223) connecting the surface and is connected to the semiconductor chip via a connection member (50); one surface (61); and the other surface, exposing the other surface of the island part from one surface or the other surface, exposing the other surface of the terminal part from the other surface, and exposing part of the side surface of the terminal part from the side surface and a mold resin (60) that is exposed and seals the semiconductor chip. If the portion of the side surface of the terminal portion exposed from the mold resin is defined as the exposed side surface (223a), the land is provided with a slit (223a) in a portion different from the portion overlapping the exposed side surface in the stacking direction of the semiconductor package and the mounted member. 112b) are formed.

これによれば、ランドのうちの露出側面と重なる部分と異なる部分にスリットが形成されているため、はんだのうちの露出側面と重なる部分にボイドが形成されることを抑制できる。このため、はんだにクラックが導入された際に当該クラックの進展が促進されることを抑制でき、はんだの寿命が短くなることを抑制できる。したがって、はんだの信頼性の向上を図ることができる。 According to this, since the slit is formed in the portion of the land that is different from the portion that overlaps the exposed side surface, it is possible to suppress the formation of voids in the portion of the solder that overlaps the exposed side surface. Therefore, when a crack is introduced into the solder, it is possible to suppress the promotion of the crack, thereby suppressing the shortening of the life of the solder. Therefore, it is possible to improve the reliability of the solder.

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。 It should be noted that the reference numerals in parentheses attached to each component etc. indicate an example of the correspondence relationship between the component etc. and specific components etc. described in the embodiments described later.

第１実施形態における半導体パッケージの断面図である。1 is a cross-sectional view of a semiconductor package according to a first embodiment; FIG. 図１に示す半導体パッケージをアイランド部の他面側から視た平面図である。2 is a plan view of the semiconductor package shown in FIG. 1 as viewed from the other surface side of the island portion; FIG. 第１実施形態における半導体装置の断面図である。1 is a cross-sectional view of a semiconductor device according to a first embodiment; FIG. 第２実施形態における半導体パッケージの断面図である。FIG. 10 is a cross-sectional view of a semiconductor package according to a second embodiment; 第２実施形態における半導体装置の断面図である。FIG. 4 is a cross-sectional view of a semiconductor device according to a second embodiment; 第２実施形態の変形例における半導体装置の断面図である。FIG. 11 is a cross-sectional view of a semiconductor device in a modification of the second embodiment; 第２実施形態の変形例における半導体装置の断面図である。FIG. 11 is a cross-sectional view of a semiconductor device in a modification of the second embodiment; 第３実施形態における半導体パッケージの断面図である。It is a sectional view of a semiconductor package in a 3rd embodiment. 図８に示す半導体パッケージをアイランド部の他面側から視た平面拡大図である。9 is an enlarged plan view of the semiconductor package shown in FIG. 8 as viewed from the other surface side of the island portion; FIG. 第３実施形態における半導体装置の断面図である。It is a sectional view of a semiconductor device in a 3rd embodiment. 第４実施形態における半導体パッケージの断面図である。It is a sectional view of a semiconductor package in a 4th embodiment. 第４実施形態における半導体装置の断面図である。FIG. 11 is a cross-sectional view of a semiconductor device according to a fourth embodiment; 第５実施形態における半導体パッケージの断面図である。It is a sectional view of a semiconductor package in a 5th embodiment. 第５実施形態における半導体装置の断面図である。It is a sectional view of a semiconductor device in a 5th embodiment. 図１３に示す半導体パッケージの製造工程を示す断面図である。14 is a cross-sectional view showing a manufacturing process of the semiconductor package shown in FIG. 13; FIG. 図１５Ａに続く半導体パッケージの製造工程を示す断面図である。15B is a cross-sectional view showing the manufacturing process of the semiconductor package following FIG. 15A; FIG. 図１５Ｂに続く半導体パッケージの製造工程を示す断面図である。FIG. 15C is a cross-sectional view showing the manufacturing process of the semiconductor package following FIG. 15B; 第６実施形態における半導体パッケージの断面図である。FIG. 11 is a cross-sectional view of a semiconductor package in a sixth embodiment; 第６実施形態における半導体装置の断面図である。FIG. 11 is a cross-sectional view of a semiconductor device according to a sixth embodiment; 第７実施形態における半導体パッケージの断面図である。FIG. 12 is a cross-sectional view of a semiconductor package according to a seventh embodiment; 第７実施形態における半導体装置の断面図である。FIG. 11 is a cross-sectional view of a semiconductor device according to a seventh embodiment; 第８実施形態における半導体パッケージの断面図である。FIG. 11 is a cross-sectional view of a semiconductor package in an eighth embodiment; 第８実施形態における半導体装置の断面図である。FIG. 11 is a cross-sectional view of a semiconductor device according to an eighth embodiment; 第９実施形態における半導体パッケージの断面図である。FIG. 21 is a cross-sectional view of a semiconductor package in a ninth embodiment; 第９実施形態における半導体装置の断面図である。FIG. 20 is a cross-sectional view of a semiconductor device according to a ninth embodiment; 図２２に示す半導体パッケージの製造工程を示す断面図である。23 is a cross-sectional view showing a manufacturing process of the semiconductor package shown in FIG. 22; FIG. 図２４Ａに続く半導体パッケージの製造工程を示す断面図である。24B is a cross-sectional view showing the manufacturing process of the semiconductor package following FIG. 24A; FIG. 第１０実施形態における半導体パッケージの断面図である。FIG. 21 is a cross-sectional view of a semiconductor package according to a tenth embodiment; 第１０実施形態における半導体装置の断面図である。FIG. 20 is a cross-sectional view of a semiconductor device according to a tenth embodiment; 第１１実施形態における半導体パッケージの断面図である。FIG. 21 is a cross-sectional view of a semiconductor package in an eleventh embodiment; 第１１実施形態における半導体装置の断面図である。FIG. 20 is a cross-sectional view of a semiconductor device according to an eleventh embodiment; 第１２実施形態における半導体パッケージの断面図である。FIG. 21 is a cross-sectional view of a semiconductor package according to a twelfth embodiment; 第１２実施形態における半導体装置を筐体に接続した状態を示す断面図である。FIG. 22 is a cross-sectional view showing a state in which the semiconductor device according to the twelfth embodiment is connected to a housing; 第１３実施形態における半導体パッケージの断面図である。FIG. 21 is a cross-sectional view of a semiconductor package according to a thirteenth embodiment; 第１３実施形態における半導体装置を筐体に接続した状態を示す断面図である。FIG. 22 is a cross-sectional view showing a state in which the semiconductor device according to the thirteenth embodiment is connected to a housing; 第１４実施形態における半導体装置の断面図である。FIG. 20 is a cross-sectional view of a semiconductor device according to a fourteenth embodiment; 第１５実施形態における半導体装置の断面図である。FIG. 20 is a cross-sectional view of a semiconductor device according to a fifteenth embodiment; 図３４に示す第２ランドの平面図である。35 is a plan view of the second land shown in FIG. 34; FIG. 第１５実施形態の変形例における半導体装置の断面図である。FIG. 22 is a cross-sectional view of a semiconductor device in a modification of the fifteenth embodiment;

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 An embodiment of the present invention will be described below with reference to the drawings. In addition, in each of the following embodiments, portions that are the same or equivalent to each other will be described with the same reference numerals.

（第１実施形態）
第１実施形態の半導体装置について、図面を参照しつつ説明する。なお、本実施形態の半導体装置は、例えば、自動車等の車両に搭載される部品を駆動制御するための半導体装置として適用されると好適である。 (First embodiment)
A semiconductor device according to the first embodiment will be described with reference to the drawings. It should be noted that the semiconductor device of this embodiment is preferably applied as a semiconductor device for driving and controlling components mounted in a vehicle such as an automobile.

本実施形態の半導体装置は、図１～図３に示されるように、半導体パッケージ１０が被実装部材としてのプリント基板１００にはんだ２００を介して実装された構成とされている。 As shown in FIGS. 1 to 3, the semiconductor device of this embodiment has a configuration in which a semiconductor package 10 is mounted on a printed circuit board 100 as a member to be mounted via solder 200 .

まず、本実施形態の半導体パッケージ１０の構成について、図１および図２を参照しつつ説明する。半導体パッケージ１０は、アイランド部２１および端子部２２を有するリードフレーム２０、半導体チップ３０、ボンディングワイヤ５０、モールド樹脂６０等を有する構成とされている。 First, the configuration of the semiconductor package 10 of this embodiment will be described with reference to FIGS. 1 and 2. FIG. The semiconductor package 10 includes a lead frame 20 having an island portion 21 and terminal portions 22, a semiconductor chip 30, bonding wires 50, mold resin 60, and the like.

リードフレーム２０は、互いに分離されたアイランド部２１および端子部２２を有している。アイランド部２１および端子部２２は、例えば、銅等の金属材料を用いて構成される１枚の金属板がプレス打ち抜き等されることによって形成されている。なお、アイランド部２１および端子部２２は、後述するモールド樹脂６０で封止される前はタイバー等によって一体化されており、モールド樹脂６０で封止された後にカットされることで分離される。 The lead frame 20 has an island portion 21 and a terminal portion 22 which are separated from each other. The island portion 21 and the terminal portion 22 are formed, for example, by press-punching a single metal plate made of a metal material such as copper. Note that the island portion 21 and the terminal portion 22 are integrated by a tie bar or the like before being sealed with a mold resin 60 to be described later, and are separated by being cut after being sealed with the mold resin 60 .

アイランド部２１は、本実施形態では、一面２１１、一面２１１と反対側の他面２１２、一面２１１と他面２１２とを繋ぐ側面２１３を有する四角形板状とされている。端子部２２は、一面２２１、一面２２１と反対側の他面２２２、一面２２１と他面２２２とを繋ぐ側面２２３を有し、アイランド部２１より平面積が小さい四角形板状とされている。そして、端子部２２は、アイランド部２１を中心としてアイランド部２１の周囲に複数配置されている。 In this embodiment, the island portion 21 is in the shape of a rectangular plate having one surface 211 , another surface 212 opposite to the one surface 211 , and a side surface 213 connecting the one surface 211 and the other surface 212 . The terminal portion 22 has one surface 221 , another surface 222 on the opposite side of the one surface 221 , and a side surface 223 connecting the one surface 221 and the other surface 222 . A plurality of terminal portions 22 are arranged around the island portion 21 with the island portion 21 as the center.

半導体チップ３０は、一面３０ａおよび他面３０ｂを有し、一般的な半導体製造プロセスによって形成された半導体素子を有する構成とされている。例えば、半導体チップ３０は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistorの略）やＩＧＢＴ（Insulated Gate Bipolar Transistorの略）等の半導体素子を有する構成とされている。そして、半導体チップ３０は、他面３０ｂがアイランド部２１と対向するように、アイランド部２１の一面２１１上に接合部材４０を介して配置されている。接合部材４０は、例えば、はんだ、銀ペースト、導電性接着剤等が用いられる。 The semiconductor chip 30 has one surface 30a and the other surface 30b, and has a semiconductor element formed by a general semiconductor manufacturing process. For example, the semiconductor chip 30 has a semiconductor element such as a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) or an IGBT (Insulated Gate Bipolar Transistor). The semiconductor chip 30 is arranged on one surface 211 of the island portion 21 with the bonding member 40 interposed therebetween so that the other surface 30b faces the island portion 21 . Solder, silver paste, conductive adhesive, or the like, for example, is used for the joining member 40 .

また、半導体チップ３０は、一面３０ａ側に図示しない電極パッドが形成されている。そして、半導体チップ３０は、電極パッドが端子部２２の一面２２１とボンディングワイヤ５０を介して電気的に接続されている。なお、ボンディングワイヤ５０は、アルミニウム、金、銅等で構成される。 Further, the semiconductor chip 30 has electrode pads (not shown) formed on one surface 30a. The electrode pads of the semiconductor chip 30 are electrically connected to one surface 221 of the terminal portion 22 via bonding wires 50 . The bonding wire 50 is made of aluminum, gold, copper, or the like.

モールド樹脂６０は、例えば、エポキシ樹脂等で構成されている。そして、モールド樹脂６０は、アイランド部２１の他面２１２、端子部２２の他面２２２および側面２２３の一部を露出させつつ、半導体チップ３０、アイランド部２１の一面２１１、端子部２２の一面２１１、半導体チップ３０等を封止するように配置されている。 The mold resin 60 is made of, for example, epoxy resin or the like. The mold resin 60 exposes the other surface 212 of the island portion 21 , the other surface 222 of the terminal portion 22 , and part of the side surface 223 of the semiconductor chip 30 , the island portion 21 , and the terminal portion 22 . , the semiconductor chip 30 and the like are sealed.

具体的には、モールド樹脂６０は、金型を用いたコンプレッション成形やトランスファー成形等で形成され、本実施形態では、一面６１、一面６１と反対側の他面６２、一面６１と他面６２とを繋ぐ側面６３を有する略直方体形状とされている。そして、モールド樹脂６０は、他面６２からアイランド部２１の他面２１２および端子部２２の他面２２２が露出すると共に、側面６３から端子部２２の側面２２３の一部が露出するように配置されている。つまり、本実施形態の半導体パッケージ１０は、いわゆるＱＦＮ（Quad For Non-Lead Packageの略）とされている。なお、以下では、端子部２２の側面２２３のうちのモールド樹脂６０から露出する側面を単に露出側面２２３ａともいう。 Specifically, the mold resin 60 is formed by compression molding, transfer molding, or the like using a mold. It has a substantially rectangular parallelepiped shape having a side surface 63 connecting the . The mold resin 60 is arranged such that the other surface 212 of the island portion 21 and the other surface 222 of the terminal portion 22 are exposed from the other surface 62 , and a part of the side surface 223 of the terminal portion 22 is exposed from the side surface 63 . ing. In other words, the semiconductor package 10 of this embodiment is a so-called QFN (Quad For Non-Lead Package). In addition, below, the side surface exposed from the mold resin 60 among the side surfaces 223 of the terminal portion 22 is simply referred to as the exposed side surface 223a.

本実施形態では、モールド樹脂６０の他面６２、アイランド部２１の他面２１２、端子部２２の他面２２２は、同一平面上に位置するように配置されている。また、モールド樹脂６０の側面６３および露出側面２２３ａは、同一平面上に位置するように配置されている。 In this embodiment, the other surface 62 of the mold resin 60, the other surface 212 of the island portion 21, and the other surface 222 of the terminal portion 22 are arranged so as to be positioned on the same plane. Moreover, the side surface 63 of the mold resin 60 and the exposed side surface 223a are arranged so as to be positioned on the same plane.

以上が本実施形態における半導体パッケージ１０の基本的な構成である。そして、本実施形態では、モールド樹脂６０には、他面６２側に凸部６２ａが形成されている。本実施形態では、凸部６２ａは、モールド樹脂６０の他面６２において、アイランド部２１と端子部２２との間に位置する部分に複数形成されている。より詳しくは、凸部６２ａは、アイランド部２１と半導体チップ３０との積層方向において（以下では、単に積層方向という）、アイランド部２１を囲むように形成されている。 The above is the basic configuration of the semiconductor package 10 in this embodiment. In this embodiment, the mold resin 60 is formed with a projection 62a on the other surface 62 side. In the present embodiment, a plurality of protrusions 62 a are formed on the other surface 62 of the mold resin 60 at portions located between the island portion 21 and the terminal portion 22 . More specifically, the convex portion 62a is formed so as to surround the island portion 21 in the stacking direction of the island portion 21 and the semiconductor chip 30 (hereinafter simply referred to as the stacking direction).

なお、本実施形態では、凸部６２ａが保持構造に相当している。また、このような凸部６２ａは、例えば、モールド樹脂６０を成形する際、凸部６２ａが形成される金型を用意することによって形成される。そして、上記積層方向においてとは、言い換えると、アイランド部２１と半導体チップ３０との積層方向から視たとき、ということもできる。 In addition, in this embodiment, the convex part 62a corresponds to the holding structure. Moreover, such a convex portion 62a is formed, for example, by preparing a mold for forming the convex portion 62a when molding the mold resin 60. As shown in FIG. In other words, "in the stacking direction" can be said to be when viewed from the stacking direction of the island portion 21 and the semiconductor chip 30. FIG.

プリント基板１００は、図３に示されるように、一面１０１側に、銅やアルミニウム等で構成される第１ランド１１１および第２ランド１１２が形成されている。第１ランド１１１は、半導体パッケージ１０のアイランド部２１に対応する形状とされ、第２ランド１１２は、半導体パッケージ１０の端子部２２に対応する形状とされている。また、プリント基板１００の一面１０１には、第１ランド１１１および第２ランド１１２が露出するように、図示しないソルダーレジスト等の被覆部材も形成されている。 As shown in FIG. 3, the printed circuit board 100 has a first land 111 and a second land 112 made of copper, aluminum, or the like formed on one surface 101 side. The first land 111 has a shape corresponding to the island portion 21 of the semiconductor package 10 , and the second land 112 has a shape corresponding to the terminal portion 22 of the semiconductor package 10 . A covering member such as a solder resist (not shown) is also formed on one surface 101 of the printed circuit board 100 so that the first lands 111 and the second lands 112 are exposed.

そして、半導体パッケージ１０は、アイランド部２１が第１ランド１１１とはんだ２００を介して接続され、端子部２２が第２ランド１１２とはんだ２００を介して接続されるように、プリント基板１００の一面１０１上に配置されている。この場合、本実施形態では、モールド樹脂６０に凸部６２ａが形成されているため、アイランド部２１の他面２１２および端子部２２の他面２２２と、第１、第２ランド１１１、１１２との間隔が確保される。このため、はんだ２００の厚さが薄くなることを抑制でき、はんだ２００が破壊されることを抑制できる。なお、半導体パッケージ１０とプリント基板１００との間には、図示しないアンダーフィル材が配置されている。また、はんだ２００は、例えば、スズ銀銅はんだ等が用いられる。 The semiconductor package 10 is arranged such that the island portion 21 is connected to the first land 111 via the solder 200 and the terminal portion 22 is connected to the second land 112 via the solder 200 . placed above. In this case, in the present embodiment, since the mold resin 60 is formed with the convex portion 62a, the other surface 212 of the island portion 21, the other surface 222 of the terminal portion 22, and the first and second lands 111 and 112 are separated from each other. Spacing is ensured. Therefore, it is possible to suppress the thickness of the solder 200 from becoming thin, and it is possible to suppress the solder 200 from being destroyed. An underfill material (not shown) is arranged between the semiconductor package 10 and the printed circuit board 100 . As the solder 200, for example, tin-silver-copper solder or the like is used.

以上が本実施形態における半導体装置の構成である。次に、上記半導体装置における半導体パッケージ１０をプリント基板１００に配置する方法について、簡単に説明する。 The above is the configuration of the semiconductor device according to the present embodiment. Next, a method for arranging the semiconductor package 10 in the above semiconductor device on the printed circuit board 100 will be briefly described.

まず、上記半導体パッケージ１０およびプリント基板１００を用意する。なお、半導体パッケージ１０は、次のように用意される。まず、アイランド部２１上に半導体チップ３０を接合部材４０を介して配置した後、半導体チップ３０と端子部２２とをボンディングワイヤ５０を介して電気的に接続する。その後、アイランド部２１の他面２１２、端子部２２の他面２２２および露出側面２２３ａが露出するように、モールド樹脂６０を成形する。 First, the semiconductor package 10 and the printed circuit board 100 are prepared. The semiconductor package 10 is prepared as follows. First, after disposing the semiconductor chip 30 on the island portion 21 via the bonding member 40 , the semiconductor chip 30 and the terminal portion 22 are electrically connected via the bonding wires 50 . After that, the mold resin 60 is molded so that the other surface 212 of the island portion 21, the other surface 222 of the terminal portion 22, and the exposed side surface 223a are exposed.

そして、プリント基板１００の第１ランド１１１および第２ランド１１２上に、印刷法等によってはんだペーストを配置する。次に、アイランド部２１および端子部２２がはんだペーストと接触するように、はんだペースト上に上記半導体パッケージ１０を配置する。その後、リフローを行うことにより、アイランド部２１と第１ランド１１１とがはんだ２００を介して接続されると共に、端子部２２と第２ランド１１２とがはんだ２００を介して接続されるようにする。これにより、半導体パッケージ１０がプリント基板１００と接続されて上記半導体装置が製造される。 Then, solder paste is placed on the first land 111 and the second land 112 of the printed circuit board 100 by a printing method or the like. Next, the semiconductor package 10 is placed on the solder paste so that the island portion 21 and the terminal portions 22 are in contact with the solder paste. Thereafter, by performing reflow, the island portion 21 and the first land 111 are connected via the solder 200 and the terminal portion 22 and the second land 112 are connected via the solder 200 . As a result, the semiconductor package 10 is connected to the printed circuit board 100 to manufacture the semiconductor device.

以上説明したように、本実施形態では、モールド樹脂６０の他面６２に凸部６２ａが形成されているため、アイランド部２１の他面２１２および端子部２２の他面２２２と、第１、第２ランド１１１、１１２との間隔が確保される。このため、はんだ２００の厚さが薄くなることを抑制でき、はんだ２００を所定以上の厚さに保持することができる。したがって、はんだ２００が破壊されることを抑制でき、はんだ２００の信頼性の向上を図ることができる。 As described above, in the present embodiment, since the convex portion 62a is formed on the other surface 62 of the mold resin 60, the other surface 212 of the island portion 21 and the other surface 222 of the terminal portion 22, and the first and second A space between the two lands 111 and 112 is secured. Therefore, it is possible to prevent the thickness of the solder 200 from becoming thin, and to maintain the thickness of the solder 200 at a predetermined thickness or more. Therefore, it is possible to prevent the solder 200 from being destroyed, and improve the reliability of the solder 200 .

また、本実施形態では、凸部６２ａは、積層方向において、アイランド部２１を囲むように形成されている。このため、半導体パッケージ１０がプリント基板１００の一面１０１に対して傾くことを抑制できる。 Further, in the present embodiment, the convex portion 62a is formed so as to surround the island portion 21 in the stacking direction. Therefore, it is possible to prevent the semiconductor package 10 from tilting with respect to the one surface 101 of the printed circuit board 100 .

（第１実施形態の変形例）
第１実施形態の変形例について説明する。凸部６２ａは、モールド樹脂６０の他面６２において、アイランド部２１と端子部２２との間に１つのみ形成されていてもよい。この場合、凸部６２ａは、モールド樹脂６０の他面６２において、アイランド部２１を囲むように枠状とされていてもよい。さらに、凸部６２ａは、アイランド部２１の他面６２において、隣合う端子部２２の間に形成されていてもよい。 (Modified example of the first embodiment)
A modification of the first embodiment will be described. Only one convex portion 62 a may be formed between the island portion 21 and the terminal portion 22 on the other surface 62 of the mold resin 60 . In this case, the convex portion 62 a may be frame-shaped so as to surround the island portion 21 on the other surface 62 of the mold resin 60 . Furthermore, the convex portion 62 a may be formed between adjacent terminal portions 22 on the other surface 62 of the island portion 21 .

（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、端子部２２に突起部を形成したものである。その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。 (Second embodiment)
A second embodiment will be described. In the present embodiment, projections are formed on terminal portions 22 in contrast to the first embodiment. Others are the same as those of the first embodiment, so the description is omitted here.

本実施形態の半導体パッケージ１０は、図４に示されるように、端子部２２の他面２２２に、モールド樹脂６０の他面６２から突出する突起部２２２ａが形成されている。なお、本実施形態では、突起部２２２ａが保持構造に相当している。 In the semiconductor package 10 of the present embodiment, as shown in FIG. 4, projections 222a projecting from the other surface 62 of the mold resin 60 are formed on the other surfaces 222 of the terminal portions 22 . In addition, in this embodiment, the protrusion 222a corresponds to the holding structure.

このような突起部２２２ａは、例えば、次のように形成される。すなわち、まず、アイランド部２１の他面２１２および端子部２２の他面２２２が露出するようにモールド樹脂６０を成形する。その後、アイランド部２１の他面２１２、端子部２２の他面２２２のうちの突起部２２２ａとなる部分と異なる部分、およびモールド樹脂６０の他面６２をエッチング等で全体的に除去する。これにより、モールド樹脂６０の他面６２から突出する突起部２２２ａが形成された半導体パッケージ１０が形成される。 Such projections 222a are formed, for example, as follows. First, the molding resin 60 is molded so that the other surface 212 of the island portion 21 and the other surface 222 of the terminal portion 22 are exposed. After that, the other surface 212 of the island portion 21, the portion of the other surface 222 of the terminal portion 22 that is different from the projection portion 222a, and the other surface 62 of the mold resin 60 are entirely removed by etching or the like. As a result, the semiconductor package 10 having the protrusion 222a protruding from the other surface 62 of the mold resin 60 is formed.

以上が本実施形態における半導体パッケージ１０の構成である。そして、半導体パッケージ１０は、図５に示されるように、アイランド部２１が第１ランド１１１とはんだ２００を介して接続され、端子部２２が第２ランド１１２とはんだ２００を介して接続されるように、プリント基板１００の一面１０１上に配置されている。この場合、本実施形態では、端子部２２に突起部２２２ａが形成されているため、アイランド部２１の他面２１２および端子部２２の他面２２２と、第１、第２ランド１１１、１１２との間隔が確保される。このため、はんだ２００の厚さが薄くなることを抑制できる。 The above is the configuration of the semiconductor package 10 in this embodiment. 5, the semiconductor package 10 is arranged such that the island portion 21 is connected to the first land 111 via the solder 200, and the terminal portion 22 is connected to the second land 112 via the solder 200. , is arranged on one surface 101 of the printed circuit board 100 . In this case, in the present embodiment, since the terminal portion 22 is formed with the projection portion 222a, the other surface 212 of the island portion 21, the other surface 222 of the terminal portion 22, and the first and second lands 111 and 112 are separated from each other. Spacing is ensured. Therefore, it is possible to prevent the thickness of the solder 200 from becoming thin.

以上説明したように、本実施形態では、端子部２２に突起部２２２ａが形成されているため、アイランド部２１の他面２１２および端子部２２の他面２２２と、第１、第２ランド１１１、１１２との間隔が確保される。このため、はんだ２００の厚さが薄くなることを抑制でき、はんだ２００の信頼性の向上を図ることができる。 As described above, in the present embodiment, since the terminal portion 22 is provided with the projection portion 222a, the other surface 212 of the island portion 21 and the other surface 222 of the terminal portion 22 are connected to the first and second lands 111, 112 is ensured. Therefore, the thickness of the solder 200 can be suppressed from becoming thin, and the reliability of the solder 200 can be improved.

（第２実施形態の変形例）
第２実施形態の変形例について説明する。突起部２２２ａは、端子部２２に加えてアイランド部２１に形成されていてもよいし、アイランド部２１のみに形成されていてもよい。 (Modification of Second Embodiment)
A modification of the second embodiment will be described. The projecting portion 222 a may be formed on the island portion 21 in addition to the terminal portion 22 or may be formed only on the island portion 21 .

また、突起部２２２ａは、図６に示されるように、端子部２２の他面２２２にワイヤボンディングを行うことによって形成するようにしてもよい。この場合、図７に示されるように、第２ランド１１２にもワイヤボンディングを行うことによって突起部１１２ａを形成するようにしてもよい。そして、半導体パッケージ１０をプリント基板１００に配置する際、端子部２２の突起部２２２ａと第２ランド１１２の突起部１１２ａとが当接するように配置することにより、さらにはんだ２００の厚さが薄くなることを抑制できる。 Alternatively, the protrusion 222a may be formed by wire bonding to the other surface 222 of the terminal portion 22, as shown in FIG. In this case, as shown in FIG. 7, the second land 112 may also be wire-bonded to form the protrusion 112a. When arranging the semiconductor package 10 on the printed circuit board 100, the thickness of the solder 200 is further reduced by arranging the protrusions 222a of the terminal portions 22 and the protrusions 112a of the second lands 112 in contact with each other. can be suppressed.

（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対し、アイランド部２１の他面２１２および端子部２２の他面２２２に阻害膜を配置したものである。その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。 (Third Embodiment)
A third embodiment will be described. In this embodiment, an inhibition film is arranged on the other surface 212 of the island portion 21 and the other surface 222 of the terminal portion 22 in contrast to the first embodiment. Others are the same as those of the first embodiment, so the description is omitted here.

本実施形態の半導体パッケージ１０は、図８および図９に示されるように、端子部２２には、他面２２２のうちの露出側面２２３ａとの境界部分に、端子部２２よりもはんだ濡れ性の低い材料で構成された阻害膜７０が配置されている。なお、阻害膜７０は、例えば、ソルダーレジスト等で構成される。また、本実施形態では、阻害膜７０が保持構造に相当している。そして、図９では、後述するはんだボール２０１を省略して示してある。 In the semiconductor package 10 of the present embodiment, as shown in FIGS. 8 and 9, the terminals 22 have a solder wettability higher than that of the terminals 22 at the boundary between the other surface 222 and the exposed side surface 223a. An inhibition membrane 70 made of low material is arranged. The inhibition film 70 is made of, for example, a solder resist or the like. Further, in this embodiment, the inhibition film 70 corresponds to the holding structure. In FIG. 9, solder balls 201, which will be described later, are omitted.

本実施形態では、阻害膜７０は、端子部２２の他面２２２における外縁部を囲むように配置されている。また、阻害膜７０は、端子部２２の他面２２２に、阻害膜７０から露出する２つの領域が区画形成されるように配置されている。具体的には、阻害膜７０は、端子部２２の他面２２２の外縁部および略中央部を被覆するように配置されている。 In this embodiment, the inhibition film 70 is arranged so as to surround the outer edge of the other surface 222 of the terminal portion 22 . The inhibition film 70 is arranged on the other surface 222 of the terminal portion 22 so that two regions exposed from the inhibition film 70 are defined. Specifically, the inhibition film 70 is arranged so as to cover the outer edge portion and substantially the central portion of the other surface 222 of the terminal portion 22 .

同様に、アイランド部２１の他面２１２には、阻害膜７０から露出する複数の領域が区画形成されるように、阻害膜７０が配置されている。 Similarly, the inhibition film 70 is arranged on the other surface 212 of the island portion 21 so that a plurality of regions exposed from the inhibition film 70 are defined.

そして、アイランド部２１の他面２１２および端子部２２の他面２２２のうちの阻害膜７０から露出する部分には、はんだボール２０１が配置されている。つまり、本実施形態の半導体パッケージ１０は、いわゆるＢＧＡ（Ball Grid Arrayの略）とされている。なお、本実施形態では、端子部２２の他面２２２に備えられる阻害膜７０は、阻害膜７０から２つの領域が露出するように配置されている。このため、端子部２２には、２つのはんだボール２０１が配置されている。 Solder balls 201 are arranged on portions of the other surface 212 of the island portion 21 and the other surface 222 of the terminal portion 22 exposed from the inhibition film 70 . In other words, the semiconductor package 10 of this embodiment is a so-called BGA (abbreviation of Ball Grid Array). In this embodiment, the inhibition film 70 provided on the other surface 222 of the terminal portion 22 is arranged so that two regions are exposed from the inhibition film 70 . Therefore, two solder balls 201 are arranged in the terminal portion 22 .

以上が本実施形態における半導体パッケージ１０の構成である。 The above is the configuration of the semiconductor package 10 in this embodiment.

プリント基板１００は、図１０に示されるように、アイランド部２１および端子部２２に形成された阻害膜７０と対向する位置に阻害膜１２０が形成されている。具体的には、第１ランド１１１には、アイランド部２１の他面２１２に形成された阻害膜７０と対向する位置に阻害膜１２０が形成されている。第２ランド１１２には、端子部２２の他面２２２に形成された阻害膜７０と対向する位置に阻害膜１２０が形成されている。なお、阻害膜１２０は、阻害膜７０と同様に、第１、第２ランド１１１、１１２よりはんだ濡れ性の低いソルダーレジスト等で構成される。 As shown in FIG. 10, the printed circuit board 100 has an inhibition film 120 formed at a position facing the inhibition film 70 formed on the island portion 21 and the terminal portion 22 . Specifically, the inhibition film 120 is formed on the first land 111 at a position facing the inhibition film 70 formed on the other surface 212 of the island portion 21 . An inhibition film 120 is formed on the second land 112 at a position facing the inhibition film 70 formed on the other surface 222 of the terminal portion 22 . Like the inhibition film 70 , the inhibition film 120 is made of solder resist or the like having lower solder wettability than the first and second lands 111 and 112 .

そして、半導体パッケージ１０は、アイランド部２１が第１ランド１１１とはんだ２００を介して接続され、端子部２２が第２ランド１１２とはんだ２００を介して接続されるように、プリント基板１００の一面１０１上に配置されている。なお、端子部２２と第２ランド１１２とは、２つのはんだ２００を介して接続されている。また、アイランド部２１と第１ランド１１１とは、複数のはんだ２００を介して接続されている。 The semiconductor package 10 is arranged such that the island portion 21 is connected to the first land 111 via the solder 200 and the terminal portion 22 is connected to the second land 112 via the solder 200 . placed above. Note that the terminal portion 22 and the second land 112 are connected via two solders 200 . Also, the island portion 21 and the first land 111 are connected via a plurality of solders 200 .

この場合、端子部２２の他面２２２のうちの露出側面２２３ａとの境界部分に阻害膜７０が配置されているため、はんだ２００が端子部２２の露出側面２２３ａに這い上がることを抑制できる。したがって、はんだ２００の厚さが薄くなることを抑制できる。 In this case, since the inhibition film 70 is arranged at the boundary portion of the other surface 222 of the terminal portion 22 with the exposed side surface 223a, it is possible to suppress the solder 200 from creeping up to the exposed side surface 223a of the terminal portion 22. Therefore, it is possible to suppress the thickness of the solder 200 from becoming thin.

以上説明したように、本実施形態では、端子部２２の他面２２２のうちの露出側面２２３ａとの境界部分に阻害膜７０が配置されている。このため、はんだ２００が端子部２２の露出側面２２３ａに這い上がることを抑制できる。したがって、はんだ２００の厚さが薄くなることを抑制でき、信頼性の向上を図ることができる。 As described above, in the present embodiment, the inhibition film 70 is arranged on the boundary portion of the other surface 222 of the terminal portion 22 with the exposed side surface 223a. Therefore, it is possible to suppress the solder 200 from crawling up the exposed side surface 223 a of the terminal portion 22 . Therefore, it is possible to suppress the thickness of the solder 200 from becoming thin, and to improve the reliability.

また、本実施形態では、半導体パッケージ１０にはんだボール２０１が配置されている。このため、半導体装置では、はんだ２００は、半導体パッケージ１０のはんだボール２０１と、半導体パッケージ１０をプリント基板１００に配置する際に第１、第２ランド１１１、１１２に配置されるはんだペーストとによって構成される。これにより、本実施形態の半導体装置では、アイランド部２１と第１ランド１１１との間、および端子部２２と第２ランド１１２との間に配置されるはんだ２００がはんだペーストのみで構成される場合と比較して、はんだ２００を厚くできる。したがって、さらに信頼性の向上を図ることができる。 Also, in this embodiment, solder balls 201 are arranged on the semiconductor package 10 . Therefore, in the semiconductor device, the solder 200 is composed of the solder balls 201 of the semiconductor package 10 and the solder paste arranged on the first and second lands 111 and 112 when the semiconductor package 10 is arranged on the printed circuit board 100. be done. Accordingly, in the semiconductor device of the present embodiment, when the solder 200 arranged between the island portion 21 and the first land 111 and between the terminal portion 22 and the second land 112 is composed only of solder paste, The thickness of the solder 200 can be increased compared to the thickness of the solder. Therefore, reliability can be further improved.

さらに、半導体パッケージ１０は、端子部２２に阻害膜７０によって２つの領域が区画形成されており、各領域にはんだボール２０１が配置されている。また、プリント基板１００の第２ランド１１２には、端子部２２の他面２２２に形成された阻害膜７０と対向する位置に阻害膜１２０が形成されている。そして、半導体パッケージ１０における端子部２２と第２ランド１１２とは、２つのはんだ２００を介して接続されている。このため、一方のはんだ２００が破壊されたとしても、他方のはんだ２００で電気的な接続を確保でき、耐久性の向上を図ることができる。 In addition, the semiconductor package 10 has two regions defined by the inhibition film 70 in the terminal portion 22, and the solder balls 201 are arranged in each region. In addition, an inhibition film 120 is formed on the second land 112 of the printed circuit board 100 at a position facing the inhibition film 70 formed on the other surface 222 of the terminal portion 22 . The terminal portion 22 and the second land 112 of the semiconductor package 10 are connected via two solders 200 . Therefore, even if one solder 200 is destroyed, the other solder 200 can ensure electrical connection, and durability can be improved.

同様に、半導体パッケージ１０は、アイランド部２１と第１ランド１１１とが複数のはんだ２００を介して接続されている。このため、アイランド部２１と第１ランド１１１との間において、一部のはんだ２００が破壊されたとしても残りのはんだ２００で接続を確保でき、耐久性の向上を図ることができる。 Similarly, in the semiconductor package 10 , the island portion 21 and the first land 111 are connected via a plurality of solders 200 . Therefore, even if a part of the solder 200 is broken between the island portion 21 and the first land 111, the remaining solder 200 can secure the connection, and the durability can be improved.

（第３実施形態の変形例）
第３実施形態の変形例について説明する。例えば、端子部２２には、他面２２２のうちの露出側面２２３ａとの境界部分にのみ阻害膜７０が配置されるようにしてもよい。また、阻害膜７０は、端子部２２の他面２２２において、１つの領域のみを露出させるように形成されていてもよいし、３つ以上の領域を露出させるように形成されていてもよい。 (Modified example of the third embodiment)
A modification of the third embodiment will be described. For example, the terminal portion 22 may have the inhibition film 70 arranged only at the boundary portion with the exposed side surface 223 a of the other surface 222 . In addition, the inhibition film 70 may be formed so as to expose only one region on the other surface 222 of the terminal portion 22, or may be formed so as to expose three or more regions.

さらに、半導体パッケージ１０は、はんだボール２０１を備えない構成としてもよい。このような構成としても、端子部２２に阻害膜７０が配置されていることにより、はんだ２００が露出側面２２３ａへ這い上がることが抑制されるため、はんだ２００の厚さが薄くなることを抑制できる。 Furthermore, the semiconductor package 10 may be configured without the solder balls 201 . Even with such a configuration, since the solder 200 is suppressed from creeping up to the exposed side surface 223a by disposing the inhibition film 70 on the terminal portion 22, it is possible to suppress the thickness of the solder 200 from becoming thin. .

さらに、阻害膜７０は、複数の端子部２２のうちの一部のみに形成されていてもよい。 Furthermore, the inhibition film 70 may be formed only on some of the plurality of terminal portions 22 .

（第４実施形態）
第４実施形態について説明する。本実施形態は、第１実施形態に対し、アイランド部２１の他面２１２の一部および端子部２２の他面２２２にメッキ膜を配置したものである。その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。 (Fourth embodiment)
A fourth embodiment will be described. In the present embodiment, a plated film is arranged on a part of the other surface 212 of the island portion 21 and the other surface 222 of the terminal portion 22 in contrast to the first embodiment. Others are the same as those of the first embodiment, so the description is omitted here.

本実施形態の半導体パッケージ１０は、図１１に示されるように、アイランド部２１の他面２１２および端子部２２の他面２２２にメッキ膜８０が形成されている。本実施形態では、アイランド部２１の他面２１２は、部分的にメッキ膜８０が形成され、メッキ膜８０が形成されている部分と異なる部分に阻害膜８１が形成されている。端子部２２の他面２２２には、全面にメッキ膜８０が形成されている。 In the semiconductor package 10 of this embodiment, as shown in FIG. 11, a plated film 80 is formed on the other surface 212 of the island portion 21 and the other surface 222 of the terminal portion 22 . In this embodiment, the plated film 80 is partially formed on the other surface 212 of the island portion 21, and the inhibition film 81 is formed on a portion different from the portion where the plated film 80 is formed. A plated film 80 is formed on the entire surface 222 of the terminal portion 22 .

なお、メッキ膜８０は、例えば、他面２１２、２２２側からニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）が積層されて構成されている。阻害膜８１は、メッキ膜８０よりもはんだ濡れ性の低い材料で構成され、酸化膜で構成される。このような阻害膜８１は、例えば、アイランド部２１の他面２１２の所定箇所および端子部２２の他面２２２にメッキ膜８０を形成した後、熱酸化等することで形成される。また、本実施形態では、メッキ膜８０および阻害膜８１が保持構造に相当している。 The plated film 80 is formed by laminating nickel (Ni), palladium (Pd), and gold (Au) from the other surfaces 212 and 222, for example. The inhibition film 81 is composed of a material having lower solder wettability than the plating film 80 and is composed of an oxide film. Such an inhibition film 81 is formed, for example, by forming the plated film 80 on the other surface 212 of the island portion 21 and the other surface 222 of the terminal portion 22 and then thermally oxidizing the plated film 80 . Further, in this embodiment, the plated film 80 and the inhibition film 81 correspond to the holding structure.

以上が本実施形態における半導体パッケージ１０の構成である。 The above is the configuration of the semiconductor package 10 in this embodiment.

プリント基板１００は、図１２に示されるように、第１ランド１１１に阻害膜１２０が形成されている。具体的には、阻害膜１２０は、第１ランド１１１のうちのメッキ膜８０と対向する部分を露出させるように形成されている。つまり、阻害膜１２０は、阻害膜８１と対向するように形成されている。 As shown in FIG. 12, the printed circuit board 100 has an inhibition film 120 formed on the first land 111 . Specifically, the inhibition film 120 is formed so as to expose a portion of the first land 111 facing the plated film 80 . That is, the inhibition film 120 is formed to face the inhibition film 81 .

そして、半導体パッケージ１０は、アイランド部２１が第１ランド１１１とはんだ２００を介して接続され、端子部２２が第２ランド１１２とはんだ２００を介して接続されるように、プリント基板１００の一面１０１上に配置されている。この場合、半導体パッケージ１０側では、メッキ膜８０が形成されていない部分にはんだ２００が濡れ広がり難いため、はんだ２００の厚さが薄くなることを抑制できる。 The semiconductor package 10 is arranged such that the island portion 21 is connected to the first land 111 via the solder 200 and the terminal portion 22 is connected to the second land 112 via the solder 200 . placed above. In this case, on the side of the semiconductor package 10, the solder 200 is less likely to wet and spread on the portion where the plated film 80 is not formed, so that the thickness of the solder 200 can be suppressed from becoming thin.

以上説明したように、本実施形態では、アイランド部２１の他面２１２は、はんだ濡れ性が高いメッキ膜８０とはんだ濡れ性が低い阻害膜８１とが形成されている。このため、アイランド部２１と第１ランド１１１との間に位置するはんだ２００は、メッキ膜８０が形成されていない部分に濡れ広がり難くなる。したがって、この部分のはんだ２００の厚さが薄くなることを抑制することができ、全体的にはんだ２００の厚さが薄くなることを抑制できる。これにより、はんだ２００の信頼性の向上を図ることができる。 As described above, in the present embodiment, the other surface 212 of the island portion 21 is formed with the plated film 80 with high solder wettability and the inhibition film 81 with low solder wettability. Therefore, the solder 200 positioned between the island portion 21 and the first land 111 is less likely to wet and spread on the portion where the plating film 80 is not formed. Therefore, it is possible to suppress the thickness of the solder 200 in this portion from becoming thin, and it is possible to suppress the thickness of the solder 200 from being thin as a whole. Thereby, the reliability of the solder 200 can be improved.

また、プリント基板１００には、第１ランド１１１に阻害膜１２０が形成されているため、上記第３実施形態と同様の効果を得ることもできる。 Moreover, since the inhibition film 120 is formed on the first land 111 of the printed circuit board 100, the same effects as those of the third embodiment can be obtained.

（第４実施形態の変形例）
第４実施形態の変形例について説明する。端子部２２の他面２２２は、アイランド部２１と同様に、メッキ膜８０および阻害膜８１が形成されるようにしてもよい。この場合、アイランド部２１の他面２１２は、全面にメッキ膜８０が形成されていてもよい。 (Modified example of the fourth embodiment)
A modification of the fourth embodiment will be described. The plated film 80 and the inhibition film 81 may be formed on the other surface 222 of the terminal portion 22 similarly to the island portion 21 . In this case, the plated film 80 may be formed on the entire surface 212 of the island portion 21 .

（第５実施形態）
第５実施形態について説明する。本実施形態は、第１実施形態に対し、アイランド部２１および端子部２２に転写はんだを配置したものである。その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。 (Fifth embodiment)
A fifth embodiment will be described. In this embodiment, transfer solder is arranged on the island portion 21 and the terminal portion 22 in contrast to the first embodiment. Others are the same as those of the first embodiment, so the description is omitted here.

本実施形態の半導体パッケージ１０は、図１３に示されるように、アイランド部２１の他面２１２および端子部２２の他面２２２は、モールド樹脂６０の他面６２から突出した状態となっている。つまり、モールド樹脂６０は、他面６２がアイランド部２１の他面２１２および端子部２２の他面２２２よりも凹んだ状態となっている。 In the semiconductor package 10 of this embodiment, as shown in FIG. 13, the other surface 212 of the island portion 21 and the other surface 222 of the terminal portion 22 protrude from the other surface 62 of the mold resin 60 . That is, the other surface 62 of the mold resin 60 is recessed from the other surface 212 of the island portion 21 and the other surface 222 of the terminal portion 22 .

そして、アイランド部２１の他面２１２、および端子部２２の他面２２２には、転写はんだ２０２が配置されている。なお、この転写はんだ２０２は、溶融はんだが配置された処理槽に、アイランド部２１の他面２１２および端子部２２の他面２２２を浸すことによってはんだを転写する転写法によって形成される。また、本実施形態では、転写はんだ２０２が保持構造に相当している。 Transfer solder 202 is arranged on the other surface 212 of the island portion 21 and the other surface 222 of the terminal portion 22 . The transfer solder 202 is formed by a transfer method in which the solder is transferred by dipping the other surface 212 of the island portion 21 and the other surface 222 of the terminal portion 22 in a processing tank containing molten solder. Moreover, in this embodiment, the transfer solder 202 corresponds to the holding structure.

以上が本実施形態における半導体パッケージ１０の構成である。そして、半導体パッケージ１０は、図１４に示されるように、アイランド部２１が第１ランド１１１とはんだ２００を介して接続され、端子部２２が第２ランド１１２とはんだ２００を介して接続されるように、プリント基板１００の一面１０１上に配置されている。この場合、本実施形態では、はんだ２００は、半導体パッケージ１０の転写はんだ２０２と、半導体パッケージ１０をプリント基板１００に配置する際に第１、第２ランド１１１、１１２に配置されるはんだペーストとによって構成される。このため、本実施形態の半導体装置では、アイランド部２１と第１ランド１１１との間、および端子部２２と第２ランド１１２との間に配置されるはんだ２００がはんだペーストのみで構成される場合と比較して、はんだ２００を厚くできる。 The above is the configuration of the semiconductor package 10 in this embodiment. 14, the semiconductor package 10 is arranged such that the island portion 21 is connected to the first land 111 via the solder 200, and the terminal portion 22 is connected to the second land 112 via the solder 200. , is arranged on one surface 101 of the printed circuit board 100 . In this case, in this embodiment, the solder 200 is transferred by the transfer solder 202 of the semiconductor package 10 and the solder paste arranged on the first and second lands 111 and 112 when the semiconductor package 10 is arranged on the printed circuit board 100. Configured. For this reason, in the semiconductor device of the present embodiment, when the solder 200 arranged between the island portion 21 and the first land 111 and between the terminal portion 22 and the second land 112 is composed only of solder paste, The thickness of the solder 200 can be increased compared to the thickness of the solder.

次に、本実施形態の半導体パッケージ１０の製造方法について説明する。 Next, a method for manufacturing the semiconductor package 10 of this embodiment will be described.

まず、図１５Ａに示されるように、アイランド部２１および端子部２２を有し、アイランド部２１と端子部２２との間が連結されたリードフレーム２０を用意する。そして、アイランド部２１と端子部２２との間に位置する部分に対してハーフエッチングを行い、凹部２３を形成する。 First, as shown in FIG. 15A, lead frame 20 having island portion 21 and terminal portion 22 and connecting between island portion 21 and terminal portion 22 is prepared. Then, a portion located between the island portion 21 and the terminal portion 22 is half-etched to form a concave portion 23 .

次に、アイランド部２１の一面２１１上に半導体チップ３０を接合部材４０を介して配置すると共に、半導体チップ３０と端子部２２とをボンディングワイヤ５０を介して電気的に接続する。その後、コンプレッション成形やトランスファー成形等により、半導体チップ３０等を封止するようにモールド樹脂６０を成形する。 Next, the semiconductor chip 30 is arranged on the one surface 211 of the island portion 21 via the bonding member 40 , and the semiconductor chip 30 and the terminal portion 22 are electrically connected via the bonding wires 50 . After that, the molding resin 60 is molded by compression molding, transfer molding, or the like so as to seal the semiconductor chip 30 and the like.

次に、図１５Ｂに示されるように、アイランド部２１の他面２１２側および端子部２２の他面２２２側からエッチングを行い、凹部２３を貫通させる。これにより、アイランド部２１の他面２１２および端子部２２の他面２２２がモールド樹脂６０の他面６２から突出した状態となる。 Next, as shown in FIG. 15B , etching is performed from the other surface 212 side of the island portion 21 and the other surface 222 side of the terminal portion 22 to penetrate the concave portions 23 . As a result, the other surface 212 of the island portion 21 and the other surface 222 of the terminal portion 22 protrude from the other surface 62 of the mold resin 60 .

その後、図１５Ｃに示されるように、アイランド部２１の他面２１２および端子部２２の他面２２２に転写はんだ２０２を配置することにより、本実施形態の半導体パッケージ１０が製造される。 After that, as shown in FIG. 15C , transfer solder 202 is placed on the other surface 212 of the island portion 21 and the other surface 222 of the terminal portion 22 to manufacture the semiconductor package 10 of the present embodiment.

以上説明したように、本実施形態では、半導体パッケージ１０には、アイランド部２１の他面２１２および端子部２２の他面２２２に転写はんだ２０２が配置されている。そして、半導体装置では、はんだ２００は、半導体パッケージ１０の転写はんだ２０２と、半導体パッケージ１０をプリント基板１００に配置する際に第１、第２ランド１１１、１１２に配置されるはんだペーストとによって構成される。このため、半導体装置では、アイランド部２１と第１ランド１１１との間、および端子部２２と第２ランド１１２との間に配置されるはんだ２００がはんだペーストのみで構成される場合と比較して、はんだ２００を厚くできる。したがって、さらに信頼性の向上を図ることができる。 As described above, in the semiconductor package 10 of the present embodiment, the transfer solder 202 is arranged on the other surface 212 of the island portion 21 and the other surface 222 of the terminal portion 22 . In the semiconductor device, the solder 200 is composed of the transfer solder 202 of the semiconductor package 10 and the solder paste arranged on the first and second lands 111 and 112 when the semiconductor package 10 is arranged on the printed circuit board 100. be. Therefore, in the semiconductor device, the solder 200 arranged between the island portion 21 and the first land 111 and between the terminal portion 22 and the second land 112 is made of only solder paste. , the solder 200 can be made thicker. Therefore, reliability can be further improved.

（第６実施形態）
第６実施形態について説明する。本実施形態は、第１実施形態に対し、端子部２２の他面２２２の一部に高温はんだを介して中間リードフレームを配置したものである。その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。 (Sixth embodiment)
A sixth embodiment will be described. This embodiment differs from the first embodiment in that an intermediate lead frame is arranged on a part of the other surface 222 of the terminal portion 22 via high-temperature solder. Others are the same as those of the first embodiment, so the description is omitted here.

本実施形態の半導体パッケージ１０は、図１６に示されるように、リードフレーム２０には、高温はんだ２０３を介して、中間リードフレーム２４が配置されている。具体的には、中間リードフレーム２４は、互いに分離された中間アイランド部２５および中間端子部２６を有している。 In the semiconductor package 10 of this embodiment, as shown in FIG. 16, an intermediate lead frame 24 is arranged on a lead frame 20 with high-temperature solder 203 interposed therebetween. Specifically, the intermediate leadframe 24 has an intermediate island portion 25 and an intermediate terminal portion 26 that are separated from each other.

なお、中間リードフレーム２４は、リードフレーム２０と同様に、例えば、銅等の金属材料を用いて構成される１枚の金属板がプレス打ち抜き等されることによって形成されている。中間アイランド部２５は、アイランド部２１に対応する形状とされ、中間端子部２６は、端子部２２に対応する形状とされている。 It should be noted that the intermediate lead frame 24 is formed by, for example, punching a single metal plate made of a metal material such as copper, similarly to the lead frame 20 . The intermediate island portion 25 has a shape corresponding to the island portion 21 , and the intermediate terminal portion 26 has a shape corresponding to the terminal portion 22 .

そして、中間アイランド部２５は、アイランド部２１の他面２１２に高温はんだ２０３を介して配置されている。中間端子部２６は、端子部２２の他面２２２に高温はんだ２０３を介して配置されている。 The intermediate island portion 25 is arranged on the other surface 212 of the island portion 21 with high-temperature solder 203 interposed therebetween. The intermediate terminal portion 26 is arranged on the other surface 222 of the terminal portion 22 with high-temperature solder 203 interposed therebetween.

なお、高温はんだ２０３は、半導体パッケージ１０とプリント基板１００との間に配置されるはんだ２００よりも融点が高い材料で構成されている。より詳しくは、高温はんだ２０３は、はんだ２００をリフローする際に溶融しない温度に融点を有するはんだで構成され、例えば、約２６０℃に融点を有するスズ鉛はんだやアンチモンはんだ等が用いられる。また、本実施形態では、中間アイランド部２５および中間端子部２６が中間部材に相当しており、中間アイランド部２５、中間端子部２６、および高温はんだ２０３が保持構造に相当している。 The high-temperature solder 203 is made of a material having a higher melting point than the solder 200 arranged between the semiconductor package 10 and the printed circuit board 100 . More specifically, the high-temperature solder 203 is made of solder having a melting point at which the solder 200 is not melted during reflow, such as tin-lead solder or antimony solder having a melting point of approximately 260°C. Further, in this embodiment, the intermediate island portion 25 and the intermediate terminal portion 26 correspond to the intermediate member, and the intermediate island portion 25, the intermediate terminal portion 26, and the high-temperature solder 203 correspond to the holding structure.

以上が本実施形態における半導体パッケージ１０の構成である。そして、半導体パッケージ１０は、図１７に示されるように、中間アイランド部２５が第１ランド１１１とはんだ２００を介して接続され、中間端子部２６が第２ランド１１２とはんだ２００を介して接続されるように、プリント基板１００の一面１０１上に配置されている。この場合、半導体パッケージ１０とプリント基板１００との間に配置されるはんだの総量が多く（すなわち、厚さが厚く）なり、はんだの厚さを厚くできる。 The above is the configuration of the semiconductor package 10 in this embodiment. In the semiconductor package 10, as shown in FIG. 17, the intermediate island portion 25 is connected to the first land 111 via solder 200, and the intermediate terminal portion 26 is connected to the second land 112 via solder 200. are arranged on one surface 101 of the printed circuit board 100 as shown. In this case, the total amount of solder disposed between the semiconductor package 10 and the printed circuit board 100 is increased (that is, the thickness is increased), and the thickness of the solder can be increased.

以上説明したように、本実施形態では、半導体パッケージ１０には、アイランド部２１の他面２１２および端子部２２の他面２２２に高温はんだ２０３が配置されている。このため、半導体パッケージ１０とプリント基板１００との間に配置されるはんだの総量が多くなり、はんだの信頼性の向上を図ることができる。 As described above, in the semiconductor package 10 of the present embodiment, the high-temperature solder 203 is arranged on the other surface 212 of the island portion 21 and the other surface 222 of the terminal portion 22 . Therefore, the total amount of solder disposed between the semiconductor package 10 and the printed circuit board 100 is increased, and the reliability of the solder can be improved.

また、本実施形態では、高温はんだ２０３が応力緩和部としても機能するため、半導体パッケージ１０とプリント基板１００との熱膨張係数差による応力がはんだ２００に印加されることを抑制できる。このため、さらにはんだ２００の信頼性の向上を図ることができる。 In addition, in the present embodiment, the high-temperature solder 203 also functions as a stress relieving portion, so stress applied to the solder 200 due to the difference in thermal expansion coefficient between the semiconductor package 10 and the printed circuit board 100 can be suppressed. Therefore, the reliability of the solder 200 can be further improved.

（第６実施形態の変形例）
第６実施形態の変形例について説明する。高温はんだ２０３は、アイランド部２１および端子部２２の一方に備えられるようにしてもよい。例えば、アイランド部２１のみに高温はんだ２０３を介して中間アイランド部２５を配置し、端子部２２は、第２ランド１１２とはんだ２００を介して接続されるようにしてもよい。 (Modified example of the sixth embodiment)
A modification of the sixth embodiment will be described. High-temperature solder 203 may be provided on one of island portion 21 and terminal portion 22 . For example, the intermediate island portion 25 may be arranged only on the island portion 21 via the high-temperature solder 203 , and the terminal portion 22 may be connected to the second land 112 via the solder 200 .

（第７実施形態）
第７実施形態について説明する。本実施形態は、第１実施形態に対し、端子部２２の他面２２２に窪み部を形成したものである。その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。 (Seventh embodiment)
A seventh embodiment will be described. In this embodiment, a depression is formed on the other surface 222 of the terminal portion 22 in contrast to the first embodiment. Others are the same as those of the first embodiment, so the description is omitted here.

本実施形態の半導体パッケージ１０は、図１８に示されるように、端子部２２は、他面２２２に窪み部２２２ｂが形成されている。なお、この窪み部２２２ｂは、例えば、モールド樹脂６０を成形した後、端子部２２の他面２２２にエッチング等を行うことによって形成される。また、本実施形態では、窪み部２２２ｂが保持構造に相当している。 In the semiconductor package 10 of this embodiment, as shown in FIG. 18, the terminal portion 22 has a depression portion 222b formed on the other surface 222 thereof. The recess 222b is formed by, for example, etching the other surface 222 of the terminal portion 22 after molding the mold resin 60. As shown in FIG. Further, in this embodiment, the recessed portion 222b corresponds to the holding structure.

以上が本実施形態における半導体パッケージ１０の構成である。そして、半導体パッケージ１０は、図１９に示されるように、端子部２２の窪み部２２２ｂ内にはんだ２００が入り込んだ状態でプリント基板１００の一面１０１上に配置されている。 The above is the configuration of the semiconductor package 10 in this embodiment. As shown in FIG. 19, the semiconductor package 10 is placed on the surface 101 of the printed circuit board 100 with the solder 200 entering the depressions 222b of the terminals 22. As shown in FIG.

以上説明したように、本実施形態では、端子部２２の他面２２２に窪み部２２２ｂが形成されている。そして、半導体装置では、はんだ２００が窪み部２２２ｂ内に入り込んだ状態となっている。このため、半導体パッケージ１０とプリント基板１００との間に配置されるはんだ２００は、窪み部２２２ｂ内に入り込んだ分だけ厚くなる。したがって、はんだ２００の信頼性の向上を図ることができる。 As described above, in this embodiment, the recessed portion 222b is formed on the other surface 222 of the terminal portion 22 . Then, in the semiconductor device, the solder 200 is in a state of entering the recess 222b. Therefore, the solder 200 placed between the semiconductor package 10 and the printed circuit board 100 is thickened by the amount of the solder 200 entering the recess 222b. Therefore, the reliability of the solder 200 can be improved.

（第７実施形態の変形例）
第７実施形態の変形例について説明する。窪み部２２２ｂは、アイランド部２１にも形成されていてもよいし、アイランド部２１のみに形成されていてもよい。 (Modified example of the seventh embodiment)
A modification of the seventh embodiment will be described. The recessed portion 222b may be formed in the island portion 21 as well, or may be formed only in the island portion 21 .

（第８実施形態）
第８実施形態について説明する。本実施形態は、第１実施形態に対し、端子部２２を薄くしたものである。その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。 (Eighth embodiment)
An eighth embodiment will be described. In this embodiment, the terminal portion 22 is thinner than in the first embodiment. Others are the same as those of the first embodiment, so the description is omitted here.

本実施形態の半導体パッケージ１０は、図２０に示されるように、端子部２２は、他面２２２側から薄くされることでアイランド部２１より薄くされている。つまり、端子部２２は、他面２２２がアイランド部２１の他面２１２よりも凹んだ状態となっている。すなわち、本実施形態では、端子部２２は、他面２２２がモールド樹脂６０の他面６２およびアイランド部２１の他面２１２よりも、モールド樹脂６０の一面６１側に位置した状態となっている。なお、本実施形態では、端子部２２の他面２２２がアイランド部２１の他面２１２よりもモールド樹脂６０の一面６１側に位置する構造が保持構造に相当する。 In the semiconductor package 10 of the present embodiment, as shown in FIG. 20, the terminal portion 22 is made thinner than the island portion 21 by thinning from the other surface 222 side. That is, the other surface 222 of the terminal portion 22 is recessed from the other surface 212 of the island portion 21 . That is, in the present embodiment, the other surface 222 of the terminal portion 22 is positioned closer to the one surface 61 of the mold resin 60 than the other surface 62 of the mold resin 60 and the other surface 212 of the island portion 21 . In this embodiment, a structure in which the other surface 222 of the terminal portion 22 is positioned closer to the one surface 61 of the mold resin 60 than the other surface 212 of the island portion 21 corresponds to the holding structure.

なお、このような半導体パッケージ１０は、モールド樹脂６０を成形した後、エッチング等によって端子部２２を他面２２２側から薄くすることで形成される。 Such a semiconductor package 10 is formed by thinning the terminal portion 22 from the other surface 222 side by etching or the like after molding the mold resin 60 .

以上が本実施形態における半導体パッケージ１０の構成である。そして、半導体パッケージ１０は、図２１に示されるように、アイランド部２１が第１ランド１１１とはんだ２００を介して接続され、端子部２２が第２ランド１１２とはんだ２００を介して接続されるように、プリント基板１００の一面１０１上に配置されている。この場合、端子部２２と第２ランド１１２との間のはんだ２００は、アイランド部２１と第１ランド１１１との間のはんだ２００よりも厚くなる。このため、端子部２２と第２ランド１１２との間のはんだ２００を厚くできる。 The above is the configuration of the semiconductor package 10 in this embodiment. 21, the semiconductor package 10 is arranged such that the island portion 21 is connected to the first land 111 via the solder 200, and the terminal portion 22 is connected to the second land 112 via the solder 200. , is arranged on one surface 101 of the printed circuit board 100 . In this case, solder 200 between terminal portion 22 and second land 112 is thicker than solder 200 between island portion 21 and first land 111 . Therefore, the thickness of the solder 200 between the terminal portion 22 and the second land 112 can be increased.

以上説明したように、本実施形態では、端子部２２は、他面２２２がアイランド部２１の他面２１２よりもモールド樹脂６０の一面６１側に位置している。このため、端子部２２と他面２１２とアイランド部２１の他面２１２とが同一平面上に位置する場合と比較して、端子部２２と第２ランド１１２との間に配置されるはんだ２００を厚くできる。したがって、はんだ２００の信頼性の向上を図ることができる。 As described above, in the present embodiment, the other surface 222 of the terminal portion 22 is positioned closer to the one surface 61 of the mold resin 60 than the other surface 212 of the island portion 21 . Therefore, the solder 200 arranged between the terminal portion 22 and the second land 112 is reduced compared to the case where the terminal portion 22, the other surface 212, and the other surface 212 of the island portion 21 are positioned on the same plane. It can be made thick. Therefore, the reliability of the solder 200 can be improved.

（第８実施形態の変形例）
第８実施形態の変形例について説明する。上記第８実施形態において、端子部２２ではなく、アイランド部２１を薄くするようにしてもよい。さらに、アイランド部２１および端子部２２は、例えば、端子部２２の他面２２２がアイランド部２１の他面２１２よりもモールド樹脂６０の一面６１側に位置するのであれば、同じ厚さとされていてもよい。 (Modification of the eighth embodiment)
A modification of the eighth embodiment will be described. In the eighth embodiment, not the terminal portion 22 but the island portion 21 may be thinned. Furthermore, the island portion 21 and the terminal portion 22 have the same thickness, for example, if the other surface 222 of the terminal portion 22 is located closer to the one surface 61 of the mold resin 60 than the other surface 212 of the island portion 21 is. good too.

（第９実施形態）
第９実施形態について説明する。本実施形態は、第１実施形態に対し、端子部２２は、他面２２２と露出側面２２３ａとが分離した状態となるようにしたものである。その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。 (Ninth embodiment)
A ninth embodiment will be described. In the present embodiment, the other surface 222 and the exposed side surface 223a of the terminal portion 22 are separated from the first embodiment. Others are the same as those of the first embodiment, so the description is omitted here.

本実施形態の半導体パッケージ１０は、図２２に示されるように、端子部２２は、他面２２２および露出側面２２３ａの連結部分を除去する凹部２２４が形成されている。そして、当該凹部２２４には、モールド樹脂６０が配置されている。 In the semiconductor package 10 of this embodiment, as shown in FIG. 22, the terminal portion 22 is formed with a concave portion 224 that removes the connection portion between the other surface 222 and the exposed side surface 223a. A mold resin 60 is placed in the recess 224 .

つまり、端子部２２の露出側面２２３ａは、モールド樹脂６０の側面６３のうちの他面６２との境界部分と異なる部分から露出した状態となっている。すなわち、端子部２２は、他面２２２と露出側面２２３ａとが分離した状態となっている。なお、本実施形態では、他面２２２と露出側面２２３ａとが分離した構造が保持構造に相当する。 That is, the exposed side surface 223 a of the terminal portion 22 is exposed from a portion of the side surface 63 of the mold resin 60 that is different from the boundary portion with the other surface 62 . That is, the terminal portion 22 is in a state in which the other surface 222 and the exposed side surface 223a are separated. In this embodiment, the structure in which the other surface 222 and the exposed side surface 223a are separated corresponds to the holding structure.

以上が本実施形態における半導体パッケージ１０の構成である。そして、半導体パッケージ１０は、図２３に示されるように、アイランド部２１が第１ランド１１１とはんだ２００を介して接続され、端子部２２が第２ランド１１２とはんだ２００を介して接続されるように、プリント基板１００の一面１０１上に配置されている。この場合、端子部２２は、他面２２２と露出側面２２３ａとが分離した状態となっているため、はんだ２００が他面２２２から露出側面２２３ａ側に這い上がることを抑制できる。したがって、はんだ２００の厚さが薄くなることを抑制できる。 The above is the configuration of the semiconductor package 10 in this embodiment. 23, the semiconductor package 10 is arranged such that the island portion 21 is connected to the first land 111 via the solder 200, and the terminal portion 22 is connected to the second land 112 via the solder 200. , is arranged on one surface 101 of the printed circuit board 100 . In this case, since the other surface 222 and the exposed side surface 223a of the terminal portion 22 are separated, it is possible to suppress the solder 200 from creeping up from the other surface 222 toward the exposed side surface 223a. Therefore, it is possible to suppress the thickness of the solder 200 from becoming thin.

次に、本実施形態の半導体パッケージ１０の製造方法について説明する。 Next, a method for manufacturing the semiconductor package 10 of this embodiment will be described.

例えば、モールド樹脂６０を成形する前に、端子部２２の他面２２２に凹部２２４を形成する。その後、モールド樹脂６０を成形する際、凹部２２４にもモールド樹脂６０が配置されるようにすることにより、端子部２２の他面２２２と露出側面２２３ａとが分離した半導体パッケージ１０が製造される。 For example, before the mold resin 60 is molded, the recess 224 is formed in the other surface 222 of the terminal portion 22 . After that, when the mold resin 60 is molded, the mold resin 60 is arranged also in the concave portion 224, thereby manufacturing the semiconductor package 10 in which the other surface 222 of the terminal portion 22 and the exposed side surface 223a are separated.

また、例えば、図２４Ａに示されるように、隣合う半導体パッケージ１０の端子部２２を構成する部分がダイシングラインＤＬを介して接続された状態のリードフレーム２０を用意する。そして、端子部２２の他面２２２側の部分において、ダイシングラインＤＬとなる部分を含むように仮凹部２２４ａを形成する。なお、この仮凹部２２４ａは、開口部の幅がダイシングラインＤＬよりも広くなるようにする。 Further, for example, as shown in FIG. 24A, lead frames 20 are prepared in a state in which the portions forming terminal portions 22 of adjacent semiconductor packages 10 are connected via dicing lines DL. Then, a temporary concave portion 224a is formed in the portion of the terminal portion 22 on the side of the other surface 222 so as to include the portion to be the dicing line DL. The width of the opening of the temporary concave portion 224a is made wider than the dicing line DL.

次に、モールド樹脂６０を成形する際、仮凹部２２４ａにも樹脂が入り込むようにする。続いて、図２４Ｂに示されるように、ダイシングラインＤＬに沿って切断することにより、半導体パッケージ１０が製造される。この際、仮凹部２２４ａは、開口部の幅がダイシングラインＤＬよりも広くされているため、切断された際、他面２２２と露出側面２２３ａとの間が分離された状態となる。 Next, when the mold resin 60 is molded, the resin is made to enter the temporary concave portions 224a as well. Subsequently, as shown in FIG. 24B, the semiconductor package 10 is manufactured by cutting along the dicing lines DL. At this time, since the width of the opening of the temporary concave portion 224a is wider than that of the dicing line DL, the other surface 222 and the exposed side surface 223a are separated from each other when cut.

以上説明したように、本実施形態では、端子部２２は、他面２２２と露出側面２２３ａとが分離された状態とされている。このため、はんだ２００が他面２２２から露出側面２２３ａ側に這い上がることを抑制できる。したがって、はんだ２００の厚さが薄くなることを抑制でき、はんだ２００の信頼性の向上を図ることができる。 As described above, in the present embodiment, the terminal portion 22 is separated into the other surface 222 and the exposed side surface 223a. Therefore, it is possible to suppress the solder 200 from creeping up from the other surface 222 toward the exposed side surface 223a. Therefore, it is possible to suppress the thickness of the solder 200 from becoming thin, and to improve the reliability of the solder 200 .

（第１０実施形態）
第１０実施形態について説明する。本実施形態は、第１実施形態に対し、端子部２２の露出側面２２３ａにはんだ濡れ性の低い阻害膜を形成したものである。その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。 (Tenth embodiment)
A tenth embodiment will be described. In the present embodiment, an inhibition film having low solder wettability is formed on the exposed side surface 223a of the terminal portion 22 in contrast to the first embodiment. Others are the same as those of the first embodiment, so the description is omitted here.

本実施形態の半導体パッケージ１０は、図２５に示されるように、端子部２２の露出側面２２３ａに阻害膜９０が形成されている。阻害膜９０は、端子部２２よりもはんだ濡れ性が低い膜で構成されており、例えば、酸化膜で形成される。なお、この阻害膜９０は、例えば、露出側面２２３ａにレーザビームを照射して窪み部２２３ｂが形成されるようにすることによって窪み部２２３ｂの周囲に形成される。なお、本実施形態では、阻害膜９０が保持構造に相当する。 In the semiconductor package 10 of this embodiment, as shown in FIG. 25, an inhibition film 90 is formed on the exposed side surface 223a of the terminal portion 22. As shown in FIG. The inhibition film 90 is made of a film having lower solder wettability than the terminal portion 22, and is made of, for example, an oxide film. The inhibition film 90 is formed around the recessed portion 223b by, for example, irradiating the exposed side surface 223a with a laser beam so that the recessed portion 223b is formed. Incidentally, in this embodiment, the inhibition film 90 corresponds to the holding structure.

以上が本実施形態における半導体パッケージ１０の構成である。そして、半導体パッケージ１０は、図２６に示されるように、アイランド部２１が第１ランド１１１とはんだ２００を介して接続され、端子部２２が第２ランド１１２とはんだ２００を介して接続されるように、プリント基板１００の一面１０１上に配置されている。この場合、端子部２２の露出側面２２３ａに阻害膜９０が形成されているため、はんだ２００が他面２２２から露出側面２２３ａ側に這い上がることを抑制できる。したがって、はんだ２００の厚さが薄くなることを抑制できる。 The above is the configuration of the semiconductor package 10 in this embodiment. 26, the semiconductor package 10 is arranged such that the island portion 21 is connected to the first land 111 via the solder 200, and the terminal portion 22 is connected to the second land 112 via the solder 200. , is arranged on one surface 101 of the printed circuit board 100 . In this case, since the inhibition film 90 is formed on the exposed side surface 223a of the terminal portion 22, it is possible to suppress the solder 200 from creeping up from the other surface 222 toward the exposed side surface 223a. Therefore, it is possible to suppress the thickness of the solder 200 from becoming thin.

以上説明したように、本実施形態では、端子部２２の露出側面２２３ａに阻害膜９０が形成されている。このため、はんだ２００が他面２２２から露出側面２２３ａ側に這い上がることを抑制できる。したがって、はんだ２００の厚さが薄くなることを抑制でき、はんだ２００の信頼性の向上を図ることができる。 As described above, in this embodiment, the inhibition film 90 is formed on the exposed side surface 223 a of the terminal portion 22 . Therefore, it is possible to suppress the solder 200 from creeping up from the other surface 222 toward the exposed side surface 223a. Therefore, it is possible to suppress the thickness of the solder 200 from becoming thin, and to improve the reliability of the solder 200 .

（第１１実施形態）
第１１実施形態について説明する。本実施形態は、第１実施形態に対し、半導体チップ３０上に放熱部材を配置したものである。その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。 (Eleventh embodiment)
An eleventh embodiment will be described. In this embodiment, a heat dissipation member is arranged on the semiconductor chip 30 in contrast to the first embodiment. Others are the same as those of the first embodiment, so the description is omitted here.

本実施形態の半導体パッケージ１０は、図２７に示されるように、半導体チップ３０の一面３０ａ側に半導体チップ３０と熱的に接続される放熱部材３１が配置されている。そして、放熱部材３１は、半導体チップ３０等と共にモールド樹脂６０で封止されている。なお、放熱部材３１は、モールド樹脂６０よりも熱伝導率の高い材料で構成され、例えば、銅で構成される。 In the semiconductor package 10 of the present embodiment, as shown in FIG. 27, a heat dissipation member 31 thermally connected to the semiconductor chip 30 is arranged on the one surface 30a side of the semiconductor chip 30 . The heat dissipation member 31 is sealed with the mold resin 60 together with the semiconductor chip 30 and the like. The heat dissipation member 31 is made of a material having a higher thermal conductivity than the mold resin 60, such as copper.

また、半導体パッケージ１０は、厚さ方向の中心を通り、アイランド部２１の面方向に沿った仮想線Ｋに対し、一方の領域にリードフレーム２０が配置され、他方の領域に放熱部材３１が主に配置されるようにしている。なお、他方の領域に放熱部材３１が主に配置されるとは、放熱部材３１の全体積における５０％以上が他方の領域に位置することを意味している。 In the semiconductor package 10, the lead frame 20 is arranged in one area with respect to an imaginary line K passing through the center in the thickness direction and along the surface direction of the island part 21, and the heat dissipation member 31 is mainly in the other area. It is designed to be placed in In addition, disposing the heat radiating member 31 mainly in the other region means that 50% or more of the total area of the heat radiating member 31 is located in the other region.

そして、放熱部材３１は、半導体チップ３０と接続されると共に、端子部２２とも接続されるように配置されている。なお、本実施形態では、放熱部材３１は、リードフレーム２０と同じ材料で構成され、銅で構成されている。 The heat dissipation member 31 is arranged so as to be connected to the semiconductor chip 30 as well as to the terminal portion 22 . In addition, in this embodiment, the heat dissipation member 31 is made of the same material as the lead frame 20, and is made of copper.

以上が本実施形態における半導体パッケージ１０の構成である。そして、半導体パッケージ１０は、図２８に示されるように、アイランド部２１が第１ランド１１１とはんだ２００を介して接続され、端子部２２が第２ランド１１２とはんだ２００を介して接続されるように、プリント基板１００の一面１０１上に配置されている。 The above is the configuration of the semiconductor package 10 in this embodiment. 28, the semiconductor package 10 is arranged such that the island portion 21 is connected to the first land 111 via the solder 200, and the terminal portion 22 is connected to the second land 112 via the solder 200. , is arranged on one surface 101 of the printed circuit board 100 .

以上説明したように、本実施形態では、半導体チップ３０の一面３０ａ側に放熱部材３１が配置されている。このため、半導体チップ３０から放熱部材３１を介して放熱し易くなり、はんだ２００に印加される応力を低減できる。したがって、はんだ２００が破壊されることを抑制でき、はんだ２００の信頼性の向上を図ることができる。 As described above, in this embodiment, the heat dissipation member 31 is arranged on the one surface 30 a side of the semiconductor chip 30 . Therefore, heat is easily radiated from the semiconductor chip 30 through the heat radiating member 31, and the stress applied to the solder 200 can be reduced. Therefore, it is possible to prevent the solder 200 from being destroyed, and improve the reliability of the solder 200 .

また、本実施形態では、放熱部材３１は、リードフレーム２０と同じ材料で構成されている。そして、半導体パッケージ１０は、仮想線Ｋに対し、一方の領域にリードフレーム２０が配置され、他方の領域に放熱部材３１が主に配置されるようにしている。このため、熱によって半導体パッケージ１０が反ることも抑制でき、さらにはんだ２００に印加される応力を低減できる。 Moreover, in this embodiment, the heat dissipation member 31 is made of the same material as the lead frame 20 . In the semiconductor package 10, the lead frame 20 is arranged in one area with respect to the imaginary line K, and the heat dissipation member 31 is mainly arranged in the other area. Therefore, warping of the semiconductor package 10 due to heat can be suppressed, and stress applied to the solder 200 can be reduced.

さらに、本実施形態では、放熱部材３１は、端子部２２と接続されている。このため、放熱部材３１を接続部材としての機能も発揮させることができる。 Furthermore, in this embodiment, the heat dissipation member 31 is connected to the terminal portion 22 . Therefore, the heat radiating member 31 can also function as a connecting member.

（第１１実施形態の変形例）
第１１実施形態の変形例について説明する。放熱部材３１は、端子部２２と電気的に接続されていなくてもよい。つまり、半導体チップ３０と端子部２２との接続は、ボンディングワイヤ５０で行うようにしてもよい。また、半導体チップ３０と複数の端子部２２とを接続する場合には、一部の接続を放熱部材３１で行い、残りの接続をボンディングワイヤ５０で行うようにしてもよい。 (Modified example of the eleventh embodiment)
A modification of the eleventh embodiment will be described. The heat dissipation member 31 does not have to be electrically connected to the terminal portion 22 . In other words, the bonding wire 50 may be used to connect the semiconductor chip 30 and the terminal portion 22 . Further, when connecting the semiconductor chip 30 and the plurality of terminal portions 22 , the heat dissipation member 31 may be used for some of the connections, and the remaining connections may be made for the bonding wires 50 .

（第１２実施形態）
第１２実施形態について説明する。本実施形態は、第１実施形態に対し、アイランド部２１と端子部２２の配置を変更したものである。その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。 (12th embodiment)
A twelfth embodiment will be described. In this embodiment, the arrangement of the island portion 21 and the terminal portion 22 is changed from that of the first embodiment. Others are the same as those of the first embodiment, so the description is omitted here.

本実施形態の半導体パッケージ１０は、図２９に示されるように、端子部２２は、他面２２２がモールド樹脂６０の他面６２から露出するように配置されている。一方、アイランド部２１は、他面２１２がモールド樹脂６０の一面６１から露出するように配置されている。つまり、アイランド部２１と端子部２２とは、モールド樹脂６０の異なる面から露出するように配置されている。 In the semiconductor package 10 of the present embodiment, as shown in FIG. 29, the terminal portions 22 are arranged such that the other surface 222 is exposed from the other surface 62 of the mold resin 60 . On the other hand, the island portion 21 is arranged such that the other surface 212 is exposed from the one surface 61 of the mold resin 60 . That is, the island portion 21 and the terminal portion 22 are arranged so as to be exposed from different surfaces of the mold resin 60 .

なお、端子部２２は、一面２２１に半導体チップ３０側に延びる延設部２２１ａが備えられている。そして、半導体チップ３０は、延設部２２１ａとボンディングワイヤ５０を介して接続されている。 The terminal portion 22 is provided with an extension portion 221 a extending toward the semiconductor chip 30 on one surface 221 . The semiconductor chip 30 is connected to the extended portion 221a via the bonding wire 50. As shown in FIG.

以上が本実施形態における半導体パッケージ１０の構成である。そして、半導体パッケージ１０は、図３０に示されるように、端子部２２が第２ランド１１２とはんだ２００を介して接続されるように、プリント基板１００の一面１０１上に配置されている。また、半導体パッケージ１０は、筐体３００とアイランド部２１とがはんだ２００を介して接続されている。なお、筐体３００は、例えば、金属等で構成される。 The above is the configuration of the semiconductor package 10 in this embodiment. 30, the semiconductor package 10 is arranged on one surface 101 of the printed board 100 so that the terminal portion 22 is connected to the second land 112 via the solder 200. As shown in FIG. In the semiconductor package 10 , the housing 300 and the island portion 21 are connected via solder 200 . Note that the housing 300 is made of metal or the like, for example.

以上説明したように、本実施形態では、アイランド部２１と端子部２２とがモールド樹脂６０の異なる面から露出している。つまり、アイランド部２１と端子部２２とを異なる部材に接続できるようにしている。そして、本実施形態では、半導体パッケージ１０は、アイランド部２１が筐体３００と接続されると共に、端子部２２がプリント基板１００と接続されるようにしている。このため、アイランド部２１から筐体３００へ放熱できるため、半導体パッケージ１０からはんだ２００に印加される応力を低減できる。したがって、はんだ２００が破壊されることを抑制でき、はんだ２００の信頼性の向上を図ることができる。 As described above, in this embodiment, the island portion 21 and the terminal portion 22 are exposed from different surfaces of the mold resin 60 . That is, the island portion 21 and the terminal portion 22 can be connected to different members. In the present embodiment, the semiconductor package 10 is configured such that the island portion 21 is connected to the housing 300 and the terminal portion 22 is connected to the printed circuit board 100 . Therefore, heat can be dissipated from the island portion 21 to the housing 300, so that the stress applied to the solder 200 from the semiconductor package 10 can be reduced. Therefore, it is possible to prevent the solder 200 from being destroyed, and improve the reliability of the solder 200 .

（第１３実施形態）
第１３実施形態について説明する。本実施形態は、第１２実施形態に対し、半導体チップ３０を端子部２２にフリップチップ実装したものである。その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。 (13th embodiment)
A thirteenth embodiment will be described. In this embodiment, the semiconductor chip 30 is flip-chip mounted on the terminal portion 22 in contrast to the twelfth embodiment. Others are the same as those of the first embodiment, so the description is omitted here.

本実施形態の半導体パッケージ１０は、図３１に示されるように、モールド樹脂６０の他面６２側に複数の端子部２２が並べて配置されている。なお、端子部２２は、他面２２２がモールド樹脂６０の他面６２から露出している。 In the semiconductor package 10 of the present embodiment, as shown in FIG. 31, a plurality of terminal portions 22 are arranged side by side on the other surface 62 side of the mold resin 60 . The other surface 222 of the terminal portion 22 is exposed from the other surface 62 of the mold resin 60 .

そして、半導体チップ３０は、一面３０ａ側が端子部２２にはんだ３２を介して接続されている。つまり、半導体チップ３０は、端子部２２に対してフリップチップ実装されている。 The semiconductor chip 30 is connected to the terminal portion 22 via the solder 32 on the one surface 30a side. That is, the semiconductor chip 30 is flip-chip mounted to the terminal portion 22 .

また、アイランド部２１は、他面２１２がモールド樹脂６０の一面６１から露出するように配置されている。そして、アイランド部２１は、半導体チップ３０の他面３０ｂと接合部材４０を介して接合されている。 Also, the island portion 21 is arranged such that the other surface 212 is exposed from the one surface 61 of the mold resin 60 . The island portion 21 is bonded to the other surface 30b of the semiconductor chip 30 with a bonding member 40 interposed therebetween.

以上が本実施形態における半導体パッケージ１０の構成である。そして、半導体パッケージ１０は、図３２に示されるように、端子部２２が第２ランド１１２とはんだ２００を介して接続されるように、プリント基板１００の一面１０１上に配置されている。また、半導体パッケージ１０は、筐体３００とアイランド部２１とがはんだ２００を介して接続されている。 The above is the configuration of the semiconductor package 10 in this embodiment. 32, the semiconductor package 10 is arranged on one surface 101 of the printed circuit board 100 so that the terminal portion 22 is connected to the second land 112 via the solder 200. As shown in FIG. In the semiconductor package 10 , the housing 300 and the island portion 21 are connected via solder 200 .

以上説明したように、半導体チップ３０を端子部２２にフリップチップ実装するようにしても、上記第１２実施形態と同様の効果を得ることができる。 As described above, even if the semiconductor chip 30 is flip-chip mounted on the terminal portion 22, the same effects as those of the twelfth embodiment can be obtained.

（第１３実施形態の変形例）
上記第１３実施形態の変形例について説明する。上記第１３実施形態において、複数の端子部２２のうちの一部の端子部２２上にリードフレーム等の別の導電性部材を積層すると共に、当該導電性部材がモールド樹脂６０の一面６１から露出するようにしてもよい。そして、モールド樹脂６０の一面６１から露出する導電性部材がモールド樹脂６０の一面６１側に配置される電子部品と電気的に接続されるようにし、当該導電性部材と電気的に接続される端子部２２は、プリント基板１００とはんだ２００を介して接続されないようにしてもよい。つまり、一部の端子部２２は、モールド樹脂６０の一面６１側に配置される電子部品と半導体チップ３０とを接続する配線として機能するようにしてもよい。これによれば、配線の自由度の向上を図ることができる。 (Modification of the thirteenth embodiment)
A modification of the thirteenth embodiment will be described. In the thirteenth embodiment, another conductive member such as a lead frame is laminated on some of the terminal portions 22 of the plurality of terminal portions 22, and the conductive member is exposed from the one surface 61 of the mold resin 60. You may make it A conductive member exposed from the one surface 61 of the mold resin 60 is electrically connected to an electronic component arranged on the side of the one surface 61 of the mold resin 60, and a terminal electrically connected to the conductive member is provided. The portion 22 may not be connected to the printed circuit board 100 via the solder 200 . In other words, some of the terminal portions 22 may function as wiring that connects the semiconductor chip 30 and the electronic components arranged on the one surface 61 side of the mold resin 60 . According to this, it is possible to improve the degree of freedom of wiring.

（第１４実施形態）
第１４実施形態について説明する。本実施形態は、第１実施形態に対し、半導体パッケージ１０とプリント基板１００との間に電子部品を配置したものである。その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。 (14th embodiment)
A fourteenth embodiment will be described. In this embodiment, electronic components are arranged between the semiconductor package 10 and the printed circuit board 100 in contrast to the first embodiment. Others are the same as those of the first embodiment, so the description is omitted here.

本実施形態の半導体装置は、図３３に示されるように、半導体パッケージ１０とプリント基板１００との間に電子部品４００が配置されている。なお、図３３は、図２中のXXXII－XXXII線に沿った断面図である。 In the semiconductor device of this embodiment, as shown in FIG. 33, an electronic component 400 is arranged between a semiconductor package 10 and a printed circuit board 100. As shown in FIG. 33 is a cross-sectional view taken along line XXXII--XXXII in FIG.

本実施形態では、電子部品４００は、一対の電極４０１を有するチップコンデンサとされている。そして、電子部品４００は、一方の電極４０１が、隣合う端子部２２の一方、およびこの端子部２２と対向する第２ランド１１２と接続されるように、はんだ２００を介してプリント基板１００の一面１０１上に配置されている。また、電子部品４００は、他方の電極４０１が、隣合う端子部２２の他方、およびこの端子部２２と対向する第２ランド１１２と接続されるように、はんだ２００を介してプリント基板１００の一面１０１上に配置されている。 In this embodiment, electronic component 400 is a chip capacitor having a pair of electrodes 401 . Electronic component 400 is connected to one surface of printed circuit board 100 via solder 200 such that one electrode 401 is connected to one of adjacent terminal portions 22 and to second land 112 facing this terminal portion 22 . 101. Further, the electronic component 400 is connected to one surface of the printed circuit board 100 via the solder 200 so that the other electrode 401 is connected to the other of the adjacent terminal portions 22 and to the second land 112 facing this terminal portion 22 . 101.

以上説明したように、本実施形態では、半導体パッケージ１０とプリント基板１００との間に電子部品４００が配置されている。つまり、半導体パッケージ１０とプリント基板１００との間に、スペーサとしての電子部品４００が配置されている。このため、半導体パッケージ１０とプリント基板１００との間に配置されるはんだ２００の厚さが電子部品４００の厚さより薄くなることを抑制でき、はんだ２００の信頼性の向上を図ることができる。 As described above, the electronic component 400 is arranged between the semiconductor package 10 and the printed circuit board 100 in this embodiment. In other words, the electronic component 400 as a spacer is arranged between the semiconductor package 10 and the printed circuit board 100 . Therefore, the thickness of the solder 200 arranged between the semiconductor package 10 and the printed circuit board 100 can be prevented from becoming thinner than the thickness of the electronic component 400, and the reliability of the solder 200 can be improved.

また、半導体パッケージ１０とプリント基板１００との間に電子部品４００を配置することにより、プリント基板１００のうちの半導体パッケージ１０が搭載される部分と異なる部分のスペースを有効活用したり、スペースの削減を図ることができる。 In addition, by arranging the electronic component 400 between the semiconductor package 10 and the printed circuit board 100, the space in the printed circuit board 100 different from the part where the semiconductor package 10 is mounted can be effectively utilized or the space can be reduced. can be achieved.

（第１５実施形態）
第１５実施形態について説明する。本実施形態は、第１実施形態に対し、第２ランド１１２にスリットを形成したものである。その他に関しては、上記第１実施形態と同様であるため、ここでは説明を省略する。 (15th embodiment)
A fifteenth embodiment will be described. In this embodiment, slits are formed in the second land 112 in contrast to the first embodiment. Others are the same as those of the first embodiment, so the description is omitted here.

本実施形態の半導体装置は、図３４および図３５に示されるように、第２ランド１１２にスリット１１２ｂが形成されている。具体的には、スリット１１２ｂは、積層方向において、露出側面２２３ａと重なる部分と異なる部分に形成されている。本実施形態では、スリット１１２ｂは、端子部２２の他面２２２と対向する部分に形成され、第２ランド１１２を２つの領域に分離するように形成されている。 In the semiconductor device of this embodiment, as shown in FIGS. 34 and 35, the second land 112 is formed with a slit 112b. Specifically, the slit 112b is formed in a portion different from the portion overlapping the exposed side surface 223a in the stacking direction. In this embodiment, the slit 112b is formed in a portion facing the other surface 222 of the terminal portion 22, and is formed so as to separate the second land 112 into two regions.

なお、図３５は、図３４中の紙面左側に位置する第２ランド１１２の平面図である。また、図３５では、積層方向において、第２ランド１１２のうちの露出側面２２３ａと重なる部分を点線で示している。 35 is a plan view of the second land 112 located on the left side of the paper surface of FIG. 34. FIG. In FIG. 35, the portion of the second land 112 that overlaps the exposed side surface 223a in the stacking direction is indicated by a dotted line.

そして、半導体パッケージ１０は、アイランド部２１が第１ランド１１１とはんだ２００を介して接続され、端子部２２が第２ランド１１２とはんだ２００を介して接続されるように、プリント基板１００の一面１０１上に配置されている。この場合、第２ランド１１２にスリット１１２ｂが形成されているため、プリント基板１００とはんだ２００との間にスリット１１２ｂを含むボイド１３０が形成されている。 The semiconductor package 10 is arranged such that the island portion 21 is connected to the first land 111 via the solder 200 and the terminal portion 22 is connected to the second land 112 via the solder 200 . placed above. In this case, since the slit 112b is formed in the second land 112, a void 130 including the slit 112b is formed between the printed circuit board 100 and the solder 200. FIG.

以上説明したように、本実施形態では、第２ランド１１２にスリット１１２ｂが形成されているため、はんだ２００にクラックが導入された際、クラックの進展が早くなることを抑制できる。すなわち、はんだ２００にクラックが導入される場合、クラックは、はんだ２００と端子部２２の露出側面２２３ａとの境界部分から導入され、露出側面２２３ａに沿って進展し易い。このため、はんだ２００のうちのクラックの進展方向と重なる部分にボイド１３０が存在する場合には、クラックの進展が促進されてはんだ２００の寿命が短くなってしまう。 As described above, in the present embodiment, since the slits 112b are formed in the second land 112, when a crack is introduced into the solder 200, it is possible to prevent the crack from progressing quickly. That is, when a crack is introduced into the solder 200, the crack is introduced from the boundary between the solder 200 and the exposed side surface 223a of the terminal portion 22, and tends to propagate along the exposed side surface 223a. Therefore, if the void 130 exists in a portion of the solder 200 that overlaps with the direction in which the crack propagates, crack propagation is accelerated and the life of the solder 200 is shortened.

これに対し、本実施形態では、第２ランド１１２には、積層方向において、露出側面２２３ａと重なる部分と異なる部分にスリット１１２ｂが形成されている。そして、はんだ２００とプリント基板１００との間には、積層方向において、露出側面２２３ａと重なる部分と異なる部分にボイド１３０が形成されている。つまり、スリット１１２ｂを形成することにより、積層方向において、露出側面２２３ａと重なる部分と異なる部分に、敢えてスリット１１２ｂを含むボイド１３０が形成されるようにしている。したがって、はんだ２００のうちのクラックの進展方向と重なる部分にボイド１３０が形成されることを抑制できる。これにより、はんだ２００の寿命が短くなることを抑制でき、はんだ２００の信頼性の向上を図ることができる。 On the other hand, in the present embodiment, the slit 112b is formed in the second land 112 in a portion different from the portion overlapping the exposed side surface 223a in the stacking direction. Between the solder 200 and the printed circuit board 100, a void 130 is formed in a portion different from the portion overlapping the exposed side surface 223a in the stacking direction. That is, by forming the slits 112b, the voids 130 including the slits 112b are intentionally formed in a portion different from the portion overlapping the exposed side surface 223a in the stacking direction. Therefore, it is possible to suppress the formation of voids 130 in portions of solder 200 that overlap with the direction in which cracks propagate. As a result, shortening of the life of the solder 200 can be suppressed, and the reliability of the solder 200 can be improved.

（第１５実施形態の変形例）
第１５実施形態の変形例について説明する。第１５実施形態において、スリット１１２ｂの形状は適宜変更可能である。例えば、図３６に示されるように、スリット１１２ｂは、第２ランド１１２を分割させないように形成されていてもよい。また、スリット１１２ｂは、積層方向において、露出側面２２３ａと重なる部分と異なる部分に形成されていれば、端子部２２の他面２２２と対向する部分に形成されていなくてもよい。 (Modification of 15th Embodiment)
A modification of the fifteenth embodiment will be described. In the fifteenth embodiment, the shape of the slit 112b can be changed as appropriate. For example, as shown in FIG. 36, slits 112b may be formed so as not to split second land 112 . Moreover, the slit 112b may not be formed in the portion facing the other surface 222 of the terminal portion 22 as long as the slit 112b is formed in a portion different from the portion overlapping the exposed side surface 223a in the stacking direction.

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。 (Other embodiments)
The present invention is not limited to the above-described embodiments, and can be appropriately modified within the scope of the claims.

上記各実施形態において、被実装部材は、プリント基板１００ではなく、セラミック配線基板等であってもよい。 In each of the above embodiments, the member to be mounted may be a ceramic wiring board or the like instead of the printed circuit board 100 .

また、上記各実施形態を適宜組み合わせることもできる。例えば、上記第２実施形態を適宜各実施形態に組み合わせ、端子部２２に突起部２２２ａを形成してもよい。上記第３実施形態を適宜各実施形態に組み合わせ、端子部２２に阻害膜７０を形成してもよい。上記第４実施形態を適宜各実施形態に組み合わせ、アイランド部２１および端子部２２にメッキ膜８０を形成すると共に阻害膜８１を形成するようにしてもよい。上記第５実施形態を適宜各実施形態に組み合わせ、アイランド部２１および端子部２２に転写はんだ２０２を配置するようにしてもよい。上記第６実施形態を適宜各実施形態に組み合わせ、アイランド部２１および端子部２２に高温はんだ２０３を介して中間リードフレーム２４を配置するようにしてもよい。上記第７実施形態を適宜各実施形態に組み合わせ、端子部２２に窪み部２２２ｂを形成するようにしてもよい。上記第８実施形態を適宜各実施形態に組み合わせ、端子部２２を薄くするようにしてもよい。上記第９実施形態を適宜各実施形態に組み合わせ、端子部２２の他面２２２と露出側面２２３ａとが分離するようにしてもよい。上記第１０実施形態を適宜各実施形態に組み合わせ、端子部２２の露出側面２２３ａに阻害膜９０を形成するようにしてもよい。上記第１１実施形態を適宜各実施形態に組み合わせ、放熱部材３１を配置するようにしてもよい。上記第１２実施形態を適宜各実施形態に組み合わせ、アイランド部２１の他面２１２と端子部２２の他面２２２とをモールド樹脂６０の異なる面から露出させるようにしてもよい。この場合、上記第１３実施形態のように、半導体チップ３０を端子部２２にフリップチップ実装するようにしてもよい。上記第１４実施形態を適宜各実施形態に組み合わせ、半導体パッケージ１０とプリント基板１００との間に電子部品４００を配置するようにしてもよい。上記第１５実施形態を適宜各実施形態に組み合わせ、第２ランド１１２にスリット１１２ｂを形成するようにしてもよい。 Moreover, each of the above embodiments can be combined as appropriate. For example, the second embodiment may be appropriately combined with each embodiment to form the protrusion 222a on the terminal portion 22 . The inhibition film 70 may be formed on the terminal portion 22 by appropriately combining the third embodiment with each embodiment. The above-described fourth embodiment may be appropriately combined with each embodiment to form the plated film 80 and the inhibition film 81 on the island portion 21 and the terminal portion 22 . The above-described fifth embodiment may be appropriately combined with each embodiment, and the transfer solder 202 may be arranged on the island portion 21 and the terminal portion 22 . The sixth embodiment may be appropriately combined with each embodiment, and the intermediate lead frame 24 may be arranged on the island portion 21 and the terminal portion 22 with the high temperature solder 203 interposed therebetween. The above-described seventh embodiment may be appropriately combined with each embodiment to form the recessed portion 222b in the terminal portion 22 . The terminal portion 22 may be thinned by appropriately combining the eighth embodiment with each embodiment. The ninth embodiment may be appropriately combined with each embodiment to separate the other surface 222 of the terminal portion 22 from the exposed side surface 223a. The inhibition film 90 may be formed on the exposed side surface 223a of the terminal portion 22 by appropriately combining the tenth embodiment with each embodiment. The eleventh embodiment may be appropriately combined with each embodiment, and the heat dissipation member 31 may be arranged. The twelfth embodiment may be appropriately combined with each embodiment so that the other surface 212 of the island portion 21 and the other surface 222 of the terminal portion 22 are exposed from different surfaces of the mold resin 60 . In this case, the semiconductor chip 30 may be flip-chip mounted on the terminal portion 22 as in the thirteenth embodiment. The fourteenth embodiment may be appropriately combined with each embodiment, and the electronic component 400 may be arranged between the semiconductor package 10 and the printed circuit board 100 . The fifteenth embodiment may be appropriately combined with each embodiment to form the slit 112 b in the second land 112 .

１０ 半導体パッケージ
２１ アイランド部
２１１ 一面
２１２ 他面
２１３ 側面
２２ 端子部
２２１ 一面
２２２ 他面
２２３ 側面
６０ モールド樹脂
６１ 一面
６２ 他面
６２ａ 凸部（保持構造）
６３ 側面
１００ プリント基板（被実装部材）
２００ はんだ 10 semiconductor package 21 island portion 211 one surface 212 other surface 213 side surface 22 terminal portion 221 one surface 222 other surface 223 side surface 60 mold resin 61 one surface 62 other surface 62a convex portion (holding structure)
63 Side 100 Printed circuit board (mounted member)
200 solder

Claims (20)

被実装部材（１００）にはんだ（２００）を介して配置される半導体パッケージであって、
半導体チップ（３０）と、
一面（２１１）および前記一面と反対側の他面（２１２）を有し、前記一面に前記半導体チップが配置されるアイランド部（２１）と、
一面（２２１）、前記一面と反対側の他面（２２２）、前記一面と前記他面とを繋ぐ側面（２２３）を有し、前記半導体チップと接続部材（５０）を介して接続される端子部（２２）と、
一面（６１）、前記一面と反対側の他面（６２）、前記一面と他面とを繋ぐ側面（６３）を有し、前記一面または前記他面から前記アイランド部の他面を露出させ、前記他面から前記端子部の他面を露出させると共に前記側面から前記端子部の側面の一部を露出させ、前記半導体チップを封止するモールド樹脂（６０）と、を備え、
少なくとも前記端子部は、前記はんだを介して前記被実装部材と接続されており、
前記アイランド部、前記端子部、および前記モールド樹脂の少なくとも１つには、前記はんだを介して前記被実装部材に配置された際、前記はんだの厚さを所定以上の厚さに保持する保持構造（２５、２６、６２ａ、７０、８０、８１、９０、２０２、２０３、２２２ａ、２２２ｂ）が形成されている半導体パッケージ。 A semiconductor package arranged on a mounted member (100) with solder (200) interposed therebetween,
a semiconductor chip (30);
an island part (21) having one surface (211) and another surface (212) on the opposite side of the one surface, on which the semiconductor chip is arranged;
A terminal having one surface (221), another surface (222) opposite to the one surface, and a side surface (223) connecting the one surface and the other surface, and connected to the semiconductor chip via a connection member (50). a part (22);
having one surface (61), another surface (62) opposite to the one surface, and a side surface (63) connecting the one surface and the other surface, and exposing the other surface of the island portion from the one surface or the other surface, a mold resin (60) that exposes the other surface of the terminal portion from the other surface, exposes a part of the side surface of the terminal portion from the side surface, and seals the semiconductor chip;
At least the terminal portion is connected to the mounted member via the solder,
At least one of the island portion, the terminal portion, and the mold resin has a holding structure that holds the solder at a thickness equal to or greater than a predetermined thickness when the solder is placed on the mounted member through the solder. A semiconductor package in which (25, 26, 62a, 70, 80, 81, 90, 202, 203, 222a, 222b) is formed. 前記モールド樹脂の他面には、前記保持構造として、前記端子部の他面よりも突出した凸部（６２ａ）が形成されている請求項１に記載の半導体パッケージ。 2. The semiconductor package according to claim 1, wherein a convex portion (62a) protruding from the other surface of the terminal portion is formed as the holding structure on the other surface of the mold resin. 前記アイランド部は、前記他面が前記モールド樹脂の他面から露出していると共に、前記はんだを介して前記被実装部材と接続されており、
前記アイランド部の他面および前記端子部の他面の少なくとも一方には、前記保持構造として、前記モールド樹脂の他面よりも突出した突起部（２２２ａ）が形成されている請求項１または２に記載の半導体パッケージ。 The island portion has the other surface exposed from the other surface of the mold resin and is connected to the mounted member via the solder,
3. The method according to claim 1, wherein at least one of the other surface of the island portion and the other surface of the terminal portion is provided with a projection (222a) projecting from the other surface of the mold resin as the holding structure. A semiconductor package as described. 前記突起部は、ボンディングワイヤで形成されている請求項３に記載の半導体パッケージ。 4. The semiconductor package according to claim 3, wherein said protrusion is formed of a bonding wire. 前記端子部は、前記側面のうちの前記モールド樹脂から露出する部分を露出側面（２２３ａ）とすると、前記他面のうちの前記露出側面との境界部分に、前記保持構造として、前記端子部よりもはんだ濡れ性の低い阻害膜（７０）が形成されている請求項１または２に記載の半導体パッケージ。 Assuming that a portion of the side surface exposed from the mold resin is an exposed side surface (223a), the terminal portion has a holding structure at a boundary portion with the exposed side surface of the other surface, from the terminal portion. 3. The semiconductor package according to claim 1, wherein an inhibition film (70) having low solder wettability is formed. 前記端子部には、前記他面のうちの外縁部を被覆するように前記阻害膜が形成されており、前記阻害膜から露出する部分にはんだボール（２０１）が配置されている請求項５に記載の半導体パッケージ。 6. The method according to claim 5, wherein the terminal portion is formed with the inhibition film so as to cover the outer edge portion of the other surface, and solder balls (201) are arranged in portions exposed from the inhibition film. A semiconductor package as described. 前記アイランド部は、前記他面が前記モールド樹脂の他面から露出していると共に、前記はんだを介して前記被実装部材と接続されており、
前記アイランド部の他面および前記端子部の他面の少なくとも一方は、前記保持構造として、メッキ膜（８０）と、前記メッキ膜よりはんだ濡れ性が低い阻害膜（８１）が形成されている請求項１または２に記載の半導体パッケージ。 The island portion has the other surface exposed from the other surface of the mold resin and is connected to the mounted member via the solder,
At least one of the other surface of the island portion and the other surface of the terminal portion is formed with, as the holding structure, a plating film (80) and an inhibition film (81) having lower solder wettability than the plating film. Item 3. The semiconductor package according to Item 1 or 2. 前記アイランド部は、前記他面が前記モールド樹脂の他面から露出していると共に、前記はんだを介して前記被実装部材と接続されており、
前記アイランド部の他面および前記端子部の他面は、前記保持構造として、前記モールド樹脂の他面から突出しており、突出している部分に転写はんだ（２０２）が配置されている請求項１または２に記載の半導体パッケージ。 The island portion has the other surface exposed from the other surface of the mold resin and is connected to the mounted member via the solder,
2. The other surface of the island portion and the other surface of the terminal portion protrude from the other surface of the mold resin as the holding structure, and transfer solder (202) is disposed on the protruding portion. 3. The semiconductor package according to 2. 前記アイランド部は、前記他面が前記モールド樹脂の他面から露出していると共に、前記はんだを介して前記被実装部材と接続されており、
前記アイランド部の他面および前記端子部の他面の少なくとも一方は、前記保持構造として、前記はんだよりも融点が高い材料で構成された高温はんだ（２０３）を介して中間部材（２５、２６）が配置されている請求項１または２に記載の半導体パッケージ。 The island portion has the other surface exposed from the other surface of the mold resin and is connected to the mounted member via the solder,
At least one of the other surface of the island portion and the other surface of the terminal portion is connected to intermediate members (25, 26) via a high-temperature solder (203) made of a material having a melting point higher than that of the solder as the holding structure. 3. The semiconductor package according to claim 1, wherein is arranged. 前記アイランド部は、前記他面が前記モールド樹脂の他面から露出していると共に、前記はんだを介して前記被実装部材と接続されており、
前記アイランド部の他面および前記端子部の他面の少なくとも一方は、前記保持構造として、窪み部（２２２ｂ）が形成されている請求項１または２に記載の半導体パッケージ。 The island portion has the other surface exposed from the other surface of the mold resin and is connected to the mounted member via the solder,
3. The semiconductor package according to claim 1, wherein at least one of the other surface of said island portion and the other surface of said terminal portion is formed with a recess (222b) as said holding structure. 前記アイランド部は、前記他面が前記モールド樹脂の他面から露出していると共に、前記はんだを介して前記被実装部材と接続されており、
前記アイランド部および前記端子部は、前記保持構造として、一方の前記他面が他方の前記他面よりも前記モールド樹脂の一面側に位置している請求項１または２に記載の半導体パッケージ。 The island portion has the other surface exposed from the other surface of the mold resin and is connected to the mounted member via the solder,
3. The semiconductor package according to claim 1, wherein one of said other surfaces of said island portion and said terminal portion as said holding structure is located closer to one surface side of said molding resin than said other surface of said other of said island portions and said terminal portions. 前記端子部は、前記側面のうちの前記モールド樹脂から露出する部分を露出側面（２２３ａ）とすると、前記保持構造として、前記露出側面と前記他面とが分離している請求項１または２に記載の半導体パッケージ。 3. The holding structure is such that the exposed side surface and the other surface are separated from each other, wherein the exposed side surface (223a) is a portion of the side surface that is exposed from the mold resin. A semiconductor package as described. 前記端子部は、前記側面のうちの前記モールド樹脂から露出する部分を露出側面（２２３ａ）とすると、前記保持構造として、前記露出側面に前記端子部よりもはんだ濡れ性の低い阻害膜（９０）が形成されている請求項１または２に記載の半導体パッケージ。 Assuming that a portion of the side surface exposed from the mold resin is an exposed side surface (223a), the terminal portion has an inhibition film (90) having lower solder wettability than the terminal portion on the exposed side surface as the holding structure. 3. The semiconductor package according to claim 1, wherein a is formed. 前記半導体チップのうちの前記アイランド部側と反対側には、前記モールド樹脂より熱伝導率が高い材料で構成され、前記半導体チップと熱的に接続されると共に前記モールド樹脂で封止された放熱部材（３１）が配置されている請求項１ないし１３のいずれか１つに記載の半導体パッケージ。 The side of the semiconductor chip opposite to the island portion is made of a material having a higher thermal conductivity than the mold resin, and is thermally connected to the semiconductor chip and sealed with the mold resin. 14. A semiconductor package as claimed in any one of claims 1 to 13, wherein a member (31) is arranged. 前記アイランド部は、前記他面が前記モールド樹脂の一面から露出している請求項１ないし１４のいずれか１つに記載の半導体パッケージ。 15. The semiconductor package according to claim 1, wherein said other surface of said island portion is exposed from one surface of said mold resin. 被実装部材（１００）にはんだ（２００）を介して配置される半導体パッケージであって、
半導体チップ（３０）と、
一面（２１１）および前記一面と反対側の他面（２１２）を有し、前記一面に前記半導体チップが配置されるアイランド部（２１）と、
一面（２２１）および前記一面と反対側の他面（２２２）を有し、前記半導体チップと接続部材（５０）を介して接続される端子部（２２）と、
前記アイランド部の他面および前記端子部の他面を露出させつつ、前記半導体チップを封止するモールド樹脂（６０）と、を備え、
少なくとも前記端子部は、前記はんだを介して前記被実装部材と接続されており、
前記半導体チップのうちの前記アイランド部と反対側には、前記モールド樹脂より熱伝導率が高い材料で構成され、前記半導体チップと熱的に接続されると共に前記モールド樹脂で封止された放熱部材（３１）が配置された半導体パッケージ。 A semiconductor package arranged on a mounted member (100) with solder (200) interposed therebetween,
a semiconductor chip (30);
an island part (21) having one surface (211) and another surface (212) on the opposite side of the one surface, on which the semiconductor chip is arranged;
a terminal portion (22) having one surface (221) and the other surface (222) opposite to the one surface and connected to the semiconductor chip via a connection member (50);
a mold resin (60) that seals the semiconductor chip while exposing the other surface of the island portion and the other surface of the terminal portion;
At least the terminal portion is connected to the mounted member via the solder,
A heat dissipating member made of a material having a higher thermal conductivity than the mold resin, is thermally connected to the semiconductor chip and sealed with the mold resin, on the side of the semiconductor chip opposite to the island portion. A semiconductor package in which (31) is arranged. 被実装部材（１００）にはんだ（２００）を介して配置される半導体パッケージであって、
半導体チップ（３０）と、
一面（２１１）および前記一面と反対側の他面（２１２）を有し、前記一面に前記半導体チップが配置されるアイランド部（２１）と、
一面（２２１）および前記一面と反対側の他面（２２２）を有し、前記半導体チップと接続部材（５０）を介して接続される端子部（２２）と、
一面（６１）および前記一面と反対側の他面（６２）を有し、前記アイランド部の他面および前記端子部の他面を露出させつつ、前記半導体チップを封止するモールド樹脂（６０）と、を備え、
前記アイランド部の他面は、前記モールド樹脂の一面から露出しており、
前記端子部の他面は、前記モールド樹脂の他面から露出しており、
前記端子部が前記はんだを介して前記被実装部材と接続されている半導体パッケージ。 A semiconductor package arranged on a mounted member (100) with solder (200) interposed therebetween,
a semiconductor chip (30);
an island part (21) having one surface (211) and another surface (212) on the opposite side of the one surface, on which the semiconductor chip is arranged;
a terminal portion (22) having one surface (221) and the other surface (222) opposite to the one surface and connected to the semiconductor chip via a connecting member (50);
A molding resin (60) having one surface (61) and another surface (62) on the opposite side of the one surface and sealing the semiconductor chip while exposing the other surface of the island portion and the other surface of the terminal portion. and
The other surface of the island portion is exposed from one surface of the mold resin,
The other surface of the terminal portion is exposed from the other surface of the mold resin,
A semiconductor package in which the terminal portion is connected to the mounted member through the solder. 被実装部材（１００）にはんだ（２００）を介して半導体パッケージ（１０）が配置された半導体装置であって、
請求項１ないし１７のいずれか１つに記載の前記半導体パッケージと、
少なくとも前記端子部と前記はんだを介して接続されるランド（１１２）を有する前記被実装部材と、を備えている半導体装置。 A semiconductor device in which a semiconductor package (10) is arranged on a member (100) to be mounted via solder (200),
The semiconductor package according to any one of claims 1 to 17;
A semiconductor device comprising at least the terminal portion and the mounted member having a land (112) connected via the solder. 被実装部材（１００）にはんだ（２００）を介して半導体パッケージ（１０）が配置された半導体装置であって、
前記半導体パッケージは、
半導体チップ（３０）と、
一面（２１１）および前記一面と反対側の他面（２１２）を有し、前記一面に前記半導体チップが配置されるアイランド部（２１）と、
一面（２２１）および前記一面と反対側の他面（２２２）を有し、前記半導体チップと接続部材（５０）を介して接続される端子部（２２）と、
前記アイランド部の他面および前記端子部の他面を露出させつつ、前記半導体チップを封止するモールド樹脂（６０）と、を備え、
前記被実装部材は、前記端子部と前記はんだを介して接続されるランド（１１２）を備え、
前記端子部と前記ランドとの間には、前記端子部および前記ランドと電気的に接続される電子部品（４００）が配置されている半導体装置。 A semiconductor device in which a semiconductor package (10) is arranged on a member (100) to be mounted via solder (200),
The semiconductor package is
a semiconductor chip (30);
an island part (21) having one surface (211) and another surface (212) on the opposite side of the one surface, on which the semiconductor chip is arranged;
a terminal portion (22) having one surface (221) and the other surface (222) opposite to the one surface and connected to the semiconductor chip via a connecting member (50);
a mold resin (60) that seals the semiconductor chip while exposing the other surface of the island portion and the other surface of the terminal portion;
The member to be mounted has a land (112) connected to the terminal portion via the solder,
A semiconductor device, wherein an electronic component (400) electrically connected to the terminal portion and the land is arranged between the terminal portion and the land. 被実装部材（１００）にはんだ（２００）を介して半導体パッケージ（１０）が配置された半導体装置であって、
前記半導体パッケージは、
半導体チップ（３０）と、
一面（２１１）および前記一面と反対側の他面（２１２）を有し、前記一面に前記半導体チップが配置されるアイランド部（２１）と、
一面（２２１）、前記一面と反対側の他面（２２２）、前記一面と前記他面とを繋ぐ側面（２２３）を有し、前記半導体チップと接続部材（５０）を介して接続される端子部（２２）と、
一面（６１）、前記一面と反対側の他面（６２）、前記一面と他面とを繋ぐ側面（６３）を有し、前記一面または前記他面から前記アイランド部の他面を露出させ、前記他面から前記端子部の他面を露出させると共に前記側面から前記端子部の側面の一部を露出させ、前記半導体チップを封止するモールド樹脂（６０）と、を備え、
前記被実装部材は、前記端子部と前記はんだを介して接続されるランド（１１２）を備え、
前記端子部の側面のうちの前記モールド樹脂から露出する部分を露出側面（２２３ａ）とすると、前記ランドは、前記半導体パッケージと前記被実装部材との積層方向において、前記露出側面と重なる部分と異なる部分にスリット（１１２ｂ）が形成されている半導体装置。







A semiconductor device in which a semiconductor package (10) is arranged on a member (100) to be mounted via solder (200),
The semiconductor package is
a semiconductor chip (30);
an island part (21) having one surface (211) and another surface (212) on the opposite side of the one surface, on which the semiconductor chip is arranged;
A terminal having one surface (221), another surface (222) opposite to the one surface, and a side surface (223) connecting the one surface and the other surface, and connected to the semiconductor chip via a connection member (50). a part (22);
having one surface (61), another surface (62) opposite to the one surface, and a side surface (63) connecting the one surface and the other surface, and exposing the other surface of the island portion from the one surface or the other surface, a mold resin (60) that exposes the other surface of the terminal portion from the other surface, exposes a part of the side surface of the terminal portion from the side surface, and seals the semiconductor chip;
The member to be mounted has a land (112) connected to the terminal portion via the solder,
If the portion of the side surface of the terminal portion exposed from the mold resin is defined as an exposed side surface (223a), the land is different from the portion overlapping the exposed side surface in the stacking direction of the semiconductor package and the mounted member. A semiconductor device in which a slit (112b) is formed in a portion thereof.
JP2019139923A 2019-07-30 2019-07-30 Semiconductor package and semiconductor device Pending JP2022133486A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019139923A JP2022133486A (en) 2019-07-30 2019-07-30 Semiconductor package and semiconductor device
PCT/JP2020/029099 WO2021020456A1 (en) 2019-07-30 2020-07-29 Semiconductor package and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019139923A JP2022133486A (en) 2019-07-30 2019-07-30 Semiconductor package and semiconductor device

Publications (1)

Publication Number Publication Date
JP2022133486A true JP2022133486A (en) 2022-09-14

Family

ID=74229953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019139923A Pending JP2022133486A (en) 2019-07-30 2019-07-30 Semiconductor package and semiconductor device

Country Status (2)

Country Link
JP (1) JP2022133486A (en)
WO (1) WO2021020456A1 (en)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3905208B2 (en) * 1997-02-27 2007-04-18 富士通株式会社 Semiconductor device and its mounting structure
JP2006041224A (en) * 2004-07-28 2006-02-09 Denso Corp Electronic device and its mounting structure
JP2007150045A (en) * 2005-11-29 2007-06-14 Denso Corp Semiconductor device
US8022512B2 (en) * 2006-02-28 2011-09-20 Unisem (Mauritus) Holdings Limited No lead package with heat spreader
JP2008305943A (en) * 2007-06-07 2008-12-18 Denso Corp Mold package, and manufacturing method thereof
US7825514B2 (en) * 2007-12-11 2010-11-02 Dai Nippon Printing Co., Ltd. Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device
JP4929382B2 (en) * 2010-07-13 2012-05-09 株式会社東芝 Electronic component structure and electronic device
JP5776373B2 (en) * 2011-06-29 2015-09-09 株式会社デンソー Electronic equipment
JP5971133B2 (en) * 2013-01-25 2016-08-17 株式会社デンソー Circuit board
KR101802851B1 (en) * 2013-03-11 2017-11-29 해성디에스 주식회사 Lead frame, semiconductor package including the lead frame, and method of manufacturing the lead frame
JP2017084961A (en) * 2015-10-28 2017-05-18 株式会社村田製作所 Mounting structure of integrated circuit element
WO2018207583A1 (en) * 2017-05-09 2018-11-15 三菱電機株式会社 Semiconductor device and method for manufacturing same

Also Published As

Publication number Publication date
WO2021020456A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
JP5579402B2 (en) Semiconductor device, method for manufacturing the same, and electronic device
JP4173751B2 (en) Semiconductor device
JP3879688B2 (en) Semiconductor device
US9275945B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2002343928A (en) Semiconductor device
JP2017135230A (en) Semiconductor device and manufacturing method of the same
JP2005064479A (en) Circuit module
JP2015056638A (en) Semiconductor device and method of manufacturing the same
JP5169964B2 (en) Mold package mounting structure and mounting method
JP7088224B2 (en) Semiconductor modules and semiconductor devices used for them
WO2021020456A1 (en) Semiconductor package and semiconductor device
WO2020189508A1 (en) Semiconductor module and semiconductor device used therefor
JP2018190882A (en) Semiconductor device
WO2006041013A1 (en) Semiconductor device
JP2022143167A (en) Semiconductor device
JP2009224529A (en) Semiconductor device and its manufacturing method
JP2021082794A (en) Electronic component and electronic device
JP4207791B2 (en) Semiconductor device
KR102552424B1 (en) Semiconductor package
JP2019050297A (en) Semiconductor device
JP7267869B2 (en) Power module and its manufacturing method
JP2009158825A (en) Semiconductor device
JP2008288493A (en) Semiconductor device
JP2010056325A (en) Semiconductor device and method of manufacturing same
JP2008034446A (en) Semiconductor device, and manufacturing method thereof