JP5261851B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5261851B2
JP5261851B2 JP2010089189A JP2010089189A JP5261851B2 JP 5261851 B2 JP5261851 B2 JP 5261851B2 JP 2010089189 A JP2010089189 A JP 2010089189A JP 2010089189 A JP2010089189 A JP 2010089189A JP 5261851 B2 JP5261851 B2 JP 5261851B2
Authority
JP
Japan
Prior art keywords
mold
semiconductor device
manufacturing
resin
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010089189A
Other languages
Japanese (ja)
Other versions
JP2011222684A (en
Inventor
三紀夫 石原
太志 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010089189A priority Critical patent/JP5261851B2/en
Publication of JP2011222684A publication Critical patent/JP2011222684A/en
Application granted granted Critical
Publication of JP5261851B2 publication Critical patent/JP5261851B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は半導体装置の製造方法に関し、特に、封止部材によって封止された半導体素子を有する半導体装置の製造方法に関するものである。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a semiconductor element sealed by a sealing member.

インバータ等に用いられる半導体装置においては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはフリーホイールダイオード（Free Wheel Diode）等の複数の半導体素子が、封止部材によって封止される。   In a semiconductor device used for an inverter or the like, a plurality of semiconductor elements such as an insulated gate bipolar transistor (IGBT) or a free wheel diode are sealed by a sealing member.

特開２００９−５９９２３号公報（特許文献１）は、半導体素子を有する被封止部材と、封止部材（モールド樹脂および絶縁シート等）とを備えた半導体装置およびその製造方法を開示している。同公報によると、半導体素子を有する被封止部材は、封止部材によって封止されている。この封止部材は、金型を用いて成型されている。封止部材の表面にレーザ光を照射することによって、半導体素子が露出する開口部（コンタクトホール）を形成している。   Japanese Patent Laying-Open No. 2009-59923 (Patent Document 1) discloses a semiconductor device including a sealed member having a semiconductor element and a sealing member (such as a mold resin and an insulating sheet) and a method for manufacturing the same. . According to the publication, a sealed member having a semiconductor element is sealed by a sealing member. This sealing member is molded using a mold. By irradiating the surface of the sealing member with laser light, an opening (contact hole) from which the semiconductor element is exposed is formed.

特開平５−５５７２４号公報（特許文献２）は、ドリルを用いてプリント基板の絶縁材に窓穴を形成した後、上記窓穴を通してレーザパルスを照射することによって上記絶縁材に貫通穴を形成するという技術を開示している。   Japanese Patent Laid-Open No. 5-55724 (Patent Document 2) forms a through hole in the insulating material by irradiating a laser pulse through the window hole after forming a hole in the insulating material of a printed circuit board using a drill. The technology to do is disclosed.

特開２００７−１６５５８５号公報（特許文献３）は、セラミック多層基板をモールド封止する際に、金型側にピン状の突起を設け貫通孔を形成するという技術を開示している。同公報は、モールド樹脂の成型後にレーザー等を用いて貫通孔を形成するという技術も開示している。   Japanese Patent Laying-Open No. 2007-165585 (Patent Document 3) discloses a technique of forming a through hole by providing a pin-like protrusion on the mold side when a ceramic multilayer substrate is molded and sealed. The publication also discloses a technique of forming a through-hole using a laser or the like after molding resin.

特開平４−２１３８４１号公報（特許文献４）は、半導体素子をモールド成型法で樹脂封止した後、リード周辺部分にはみ出した成型樹脂のバリに向かってレーザビームを照射してバリを除去するという技術を開示している。   Japanese Laid-Open Patent Publication No. 4-213841 (Patent Document 4) removes burrs by irradiating a laser beam toward the burrs of the molded resin that protrudes from the peripheral portion of the lead after the semiconductor element is resin-sealed by a molding method. This technology is disclosed.

特開２００９−５９９２３号公報JP 2009-59923 A 特開平５−５５７２４号公報JP-A-5-55724 特開２００７−１６５５８５号公報JP 2007-165585 A 特開平４−２１３８４１号公報JP-A-4-213841

特開２００９−５９９２３号公報（特許文献１）における半導体装置の製造方法によると、被封止部材の周囲に厚い封止部材（モールド樹脂）が成型される。封止部材の表面から被封止部材までの距離が遠く、開口部を形成するためにはレーザ光を長い時間照射しなければならない。同公報による半導体装置の製造方法を使用して半導体装置を製造した場合、長い時間が必要となる。   According to the method for manufacturing a semiconductor device disclosed in Japanese Unexamined Patent Publication No. 2009-59923 (Patent Document 1), a thick sealing member (mold resin) is molded around the member to be sealed. The distance from the surface of the sealing member to the member to be sealed is long, and laser light must be irradiated for a long time in order to form the opening. When a semiconductor device is manufactured using the method for manufacturing a semiconductor device according to the publication, a long time is required.

本発明は、半導体素子を封止する封止部材に開口部が形成された半導体装置を、より短い時間で製造することができる半導体装置の製造方法を提供することを目的とする。   An object of this invention is to provide the manufacturing method of the semiconductor device which can manufacture the semiconductor device by which the opening part was formed in the sealing member which seals a semiconductor element in a shorter time.

本発明に基づく半導体装置の製造方法は、次ぎの各工程を備えている。内周面に突起部が設けられた金型と、半導体素子を有する被封止部材とを準備する。上記突起部と上記半導体素子とが所定の間隔を空けて対向し、且つ上記金型の内部に上記半導体素子が封止されるように上記金型を上記被封止部材の周りに配置する。   The semiconductor device manufacturing method according to the present invention includes the following steps. A mold having a protrusion on the inner peripheral surface and a member to be sealed having a semiconductor element are prepared. The mold is arranged around the member to be sealed so that the protrusion and the semiconductor element face each other with a predetermined gap and the semiconductor element is sealed inside the mold.

そして、上記内周面により規定される上記金型の内部に、溶融した樹脂を充填する。硬化した上記樹脂から上記金型を取り外す。上記突起部により上記樹脂の表面に形成された凹部を通して、上記樹脂の上記表面側から上記半導体素子に向かってレーザ光を照射することによって、上記半導体素子の表面の一部が露出する複数のコンタクトホールを一つの上記凹部内に形成する。 Then, the molten resin is filled into the mold defined by the inner peripheral surface. The mold is removed from the cured resin. A plurality of contacts exposing a part of the surface of the semiconductor element by irradiating laser light from the surface side of the resin toward the semiconductor element through a recess formed on the surface of the resin by the protrusion. A hole is formed in one of the recesses.

本発明によれば、半導体素子を封止する封止部材に開口部が形成された半導体装置を、より短い時間で製造することができる半導体装置の製造方法を得ることが可能となる。   ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to obtain the manufacturing method of the semiconductor device which can manufacture the semiconductor device by which the opening part was formed in the sealing member which seals a semiconductor element in a shorter time.

実施の形態１における半導体装置の製造方法を示す第１斜視図であり、被封止部材が準備された様子を示す図である。It is a 1st perspective view which shows the manufacturing method of the semiconductor device in Embodiment 1, and is a figure which shows a mode that the to-be-sealed member was prepared. 実施の形態１における半導体装置の製造方法を示す第２斜視図であり、リードフレームに被封止部材が接合された様子を示す図である。FIG. 10 is a second perspective view illustrating the method for manufacturing the semiconductor device in the first embodiment, and is a diagram illustrating a state in which a sealed member is bonded to the lead frame. 実施の形態１における半導体装置の製造方法を示す第３斜視図であり、リードフレームと被封止部材とが電気的に接続された様子を示す図である。FIG. 10 is a third perspective view illustrating the method for manufacturing the semiconductor device in the first embodiment, and is a diagram illustrating a state in which the lead frame and the member to be sealed are electrically connected. 実施の形態１における半導体装置の製造方法を示す第４斜視図であり、金型が準備された様子を示す図である。It is a 4th perspective view which shows the manufacturing method of the semiconductor device in Embodiment 1, and is a figure which shows a mode that the metal mold | die was prepared. 実施の形態１における半導体装置の製造方法を示す第５斜視図であり、モールド樹脂が形成された様子を示す図である。It is a 5th perspective view which shows the manufacturing method of the semiconductor device in Embodiment 1, and is a figure which shows a mode that mold resin was formed. 図５におけるＶＩ−ＶＩ線に関する矢視の一部を示す断面図である。It is sectional drawing which shows a part of arrow view regarding the VI-VI line in FIG. 実施の形態１における半導体装置の製造方法を示す第６斜視図であり、コンタクトホールが形成された様子を示す図である。It is a 6th perspective view which shows the manufacturing method of the semiconductor device in Embodiment 1, and is a figure which shows a mode that the contact hole was formed. 図７におけるＶＩＩＩ−ＶＩＩＩ線に関する矢視の一部を示す断面図である。It is sectional drawing which shows a part of arrow view regarding the VIII-VIII line in FIG. 実施の形態２における半導体装置の製造方法の一部を示す第１斜視図であり、金型が準備された様子を示す図である。It is a 1st perspective view which shows a part of manufacturing method of the semiconductor device in Embodiment 2, and is a figure which shows a mode that the metal mold | die was prepared. 実施の形態２における半導体装置の製造方法の一部を示す第２斜視図であり、モールド樹脂が形成された様子を示す図である。It is a 2nd perspective view which shows a part of manufacturing method of the semiconductor device in Embodiment 2, and is a figure which shows a mode that mold resin was formed. 実施の形態２における半導体装置の製造方法の一部を示す平面図であり、コンタクトホールが形成された様子を示す図である。It is a top view which shows a part of manufacturing method of the semiconductor device in Embodiment 2, and is a figure which shows a mode that the contact hole was formed. 図１１におけるＸＩＩ−ＸＩＩ線に関する矢視の一部を示す断面図である。It is sectional drawing which shows a part of arrow view regarding the XII-XII line | wire in FIG. 実施の形態３における半導体装置の製造方法の一部を示す斜視図であり、金型が準備された様子を示す図である。It is a perspective view which shows a part of manufacturing method of the semiconductor device in Embodiment 3, and is a figure which shows a mode that the metal mold | die was prepared. 実施の形態３における半導体装置の製造方法の一部を示す断面図であり、コンタクトホールが形成された様子を示す図である。It is sectional drawing which shows a part of manufacturing method of the semiconductor device in Embodiment 3, and is a figure which shows a mode that the contact hole was formed. 実施の形態４における半導体装置の製造方法の一部を示す平面図であり、アンカー部が形成された様子を示す図である。It is a top view which shows a part of manufacturing method of the semiconductor device in Embodiment 4, and is a figure which shows a mode that the anchor part was formed. 図１５におけるＸＶＩ−ＸＶＩ線に関する矢視の一部を示す断面図である。It is sectional drawing which shows a part of arrow view regarding the XVI-XVI line | wire in FIG. 実施の形態５における半導体装置の製造方法の一部を示す斜視図であり、バリに向かってレーザ光が照射されている様子を示す図である。It is a perspective view which shows a part of manufacturing method of the semiconductor device in Embodiment 5, and is a figure which shows a mode that the laser beam is irradiated toward a burr | flash.

本発明に基づいた各実施の形態における半導体装置の製造方法について、以下、図面を参照しながら説明する。各実施の形態の説明において、個数、量などに言及する場合、特に記載がある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。各実施の形態の説明において、同一の部品、相当部品に対しては、同一の参照番号を付し、重複する説明は繰り返さない場合がある。   A method of manufacturing a semiconductor device in each embodiment based on the present invention will be described below with reference to the drawings. In the description of each embodiment, when referring to the number, amount, or the like, the scope of the present invention is not necessarily limited to the number, amount, or the like unless otherwise specified. In the description of each embodiment, the same parts and corresponding parts are denoted by the same reference numerals, and redundant description may not be repeated.

［実施の形態１］
図１〜図８を参照して、本実施の形態における半導体装置１００（図７および図８参照）の製造方法について説明する。図１を参照して、まず被封止部材２０を準備する。本実施の形態における被封止部材２０は、ヒートスプレッダ２４Ｐ，２４Ｎ、ＩＧＢＴ素子２１Ｐ，２１Ｎ、およびダイオード素子２３Ｐ，２３Ｎを含んでいる。以下、ＩＧＢＴ素子２１Ｐ，２１Ｎ、およびダイオード素子２３Ｐ，２３Ｎを、各半導体素子２２と総称する場合がある。 [Embodiment 1]
With reference to FIGS. 1-8, the manufacturing method of the semiconductor device 100 (refer FIG. 7 and FIG. 8) in this Embodiment is demonstrated. With reference to FIG. 1, first, a member to be sealed 20 is prepared. The sealed member 20 in the present embodiment includes heat spreaders 24P and 24N, IGBT elements 21P and 21N, and diode elements 23P and 23N. Hereinafter, the IGBT elements 21P and 21N and the diode elements 23P and 23N may be collectively referred to as each semiconductor element 22.

ヒートスプレッダ２４Ｐ，２４Ｎは、高い導電性および高い熱伝導性を有している。ヒートスプレッダ２４Ｐ，２４Ｎは、たとえば平板状に形成された厚さ約３ｍｍの銅板である。ヒートスプレッダ２４Ｐの表面には、ＩＧＢＴ素子２１Ｐおよびダイオード素子２３Ｐがはんだ付けされている。ヒートスプレッダ２４Ｎの表面には、ＩＧＢＴ素子２１Ｎおよびダイオード素子２３Ｎがはんだ付けされている。   The heat spreaders 24P and 24N have high conductivity and high thermal conductivity. The heat spreaders 24P and 24N are, for example, a copper plate having a thickness of about 3 mm formed in a flat plate shape. An IGBT element 21P and a diode element 23P are soldered to the surface of the heat spreader 24P. The IGBT element 21N and the diode element 23N are soldered to the surface of the heat spreader 24N.

ヒートスプレッダ２４Ｐ，２４Ｎは、配線経路の一部としての機能を有している。ヒートスプレッダ２４Ｐ，２４Ｎは、各半導体素子２２からの熱を拡散させることにより、放熱を促進させる機能も有している。ヒートスプレッダ２４Ｐ，２４Ｎの表面（後述するモールド樹脂１１と接する部分）は、モールド樹脂１１（図６参照）との密着性を高めるため、微細な凹凸が形成されているとよい。   The heat spreaders 24P and 24N have a function as a part of the wiring path. The heat spreaders 24P and 24N also have a function of accelerating heat dissipation by diffusing heat from each semiconductor element 22. The surfaces of the heat spreaders 24P and 24N (portions that come into contact with the mold resin 11 described later) are preferably provided with fine irregularities in order to improve the adhesion with the mold resin 11 (see FIG. 6).

図２を参照して、リードフレーム６０を準備する。リードフレーム６０はリード６１〜６３となる部分を有している。ヒートスプレッダ２４Ｐ，２４Ｎと、リードフレーム６０とを、超音波接合法またははんだ付け等によってそれぞれ接合する。   Referring to FIG. 2, a lead frame 60 is prepared. The lead frame 60 has portions that become the leads 61 to 63. The heat spreaders 24P and 24N and the lead frame 60 are joined by an ultrasonic joining method or soldering, respectively.

図３を参照して、リード６２とダイオード素子２３Ｎとをアルミワイヤ４０によって電気的に接続する。ダイオード素子２３ＮとＩＧＢＴ素子２１Ｎとをアルミワイヤ４０によって電気的に接続する。リード６３とダイオード素子２３Ｐとを、アルミワイヤ４０によって電気的に接続する。ダイオード素子２３ＰとＩＧＢＴ素子２１Ｐとを、アルミワイヤ４０によって電気的に接続する。   Referring to FIG. 3, lead 62 and diode element 23 </ b> N are electrically connected by aluminum wire 40. Diode element 23N and IGBT element 21N are electrically connected by aluminum wire 40. The lead 63 and the diode element 23P are electrically connected by the aluminum wire 40. Diode element 23P and IGBT element 21P are electrically connected by aluminum wire 40.

ヒートスプレッダ２４Ｐ，２４Ｎの下面に、絶縁シート１２を接着する。絶縁シート１２は、絶縁体（たとえばエポキシ樹脂）からなるシート状の部材である。絶縁シート１２は、後述するモールド樹脂１１よりも高い熱伝導性を有している。絶縁シート１２は、ヒートスプレッダ２４Ｐ，２４Ｎの下面に対向する表面に、金属（たとえば銅）からなる保護層（図示せず）を有していてもよい。   The insulating sheet 12 is bonded to the lower surfaces of the heat spreaders 24P and 24N. The insulating sheet 12 is a sheet-like member made of an insulator (for example, epoxy resin). The insulating sheet 12 has higher thermal conductivity than the mold resin 11 described later. The insulating sheet 12 may have a protective layer (not shown) made of metal (for example, copper) on the surface facing the lower surfaces of the heat spreaders 24P and 24N.

図４を参照して、金型３０を準備する。金型３０は、上部金型３１と下部金型３２とを有している。上部金型３１の内周面３３には、小径の複数の突起部３５が立設されている。各突起部３５は、上部金型３１の内周面３３に対して略垂直方向に延在しているとよい。上部金型３１の内周面３３には、小径の１つの突起部３５のみが立設されていてもよい。   Referring to FIG. 4, a mold 30 is prepared. The mold 30 has an upper mold 31 and a lower mold 32. A plurality of small-diameter projections 35 are erected on the inner peripheral surface 33 of the upper mold 31. Each protrusion 35 may extend in a direction substantially perpendicular to the inner peripheral surface 33 of the upper mold 31. On the inner peripheral surface 33 of the upper mold 31, only one small-diameter projection 35 may be erected.

各突起部３５の長さは、金型３０が被封止部材２０を封止するように被封止部材２０の周りに配置されたとき、各突起部３５の先端とＩＧＢＴ素子２１Ｎなどの各半導体素子とが所定の間隔を空けて対向するように設定されている。ここで言う所定の間隔とは、後述する凹部１３（図６参照）の底部とＩＧＢＴ素子２１Ｎなどの各半導体素子との間のモールド樹脂１１の厚さＬ３５に対応している。   The length of each protrusion 35 is such that when the mold 30 is arranged around the member to be sealed 20 so as to seal the member 20 to be sealed, the tip of each protrusion 35 and each of the IGBT elements 21N, etc. The semiconductor element is set to face the semiconductor element with a predetermined interval. The predetermined interval here corresponds to the thickness L35 of the mold resin 11 between the bottom of a recess 13 (see FIG. 6) described later and each semiconductor element such as the IGBT element 21N.

図４を再び参照して、下部金型３２の周縁には、各リード６１〜６３に対応する形状を有する３つの切欠３６が設けられている。   Referring again to FIG. 4, three notches 36 having shapes corresponding to the respective leads 61 to 63 are provided on the periphery of the lower mold 32.

被封止部材２０（図３参照）および絶縁シート１２（図３参照）の周りを覆うように、金型３０を配置する。被封止部材２０および絶縁シート１２は、金型３０の内部に封止される。金型３０の突起部３５と、ＩＧＢＴ素子２１Ｎなどの各半導体素子とは、所定の間隔（図６における厚さＬ３５）を空けて対向する。   The mold 30 is disposed so as to cover the periphery of the member to be sealed 20 (see FIG. 3) and the insulating sheet 12 (see FIG. 3). The sealed member 20 and the insulating sheet 12 are sealed inside the mold 30. The protruding portion 35 of the mold 30 and each semiconductor element such as the IGBT element 21N face each other with a predetermined distance (thickness L35 in FIG. 6).

粉末状またはタブレット状の樹脂（たとえばエポキシ樹脂）を準備する。樹脂には、無機材料からなる充填材が含まれていてもよい。樹脂は、温度と圧力とを加えられることによって溶融する。溶融した樹脂を、金型３０に設けられた所定の開口部（図示せず）から金型３０の内部に充填する。   A powdery or tablety resin (for example, epoxy resin) is prepared. The resin may contain a filler made of an inorganic material. The resin is melted by applying temperature and pressure. The molten resin is filled into the mold 30 through a predetermined opening (not shown) provided in the mold 30.

図５および図６を参照して、樹脂が硬化することによってモールド樹脂１１が形成される。モールド樹脂１１が形成された後、金型３０（図５および図６において図示せず）をモールド樹脂１１および絶縁シート１２から取り外す。   With reference to FIG. 5 and FIG. 6, the mold resin 11 is formed by curing the resin. After the mold resin 11 is formed, the mold 30 (not shown in FIGS. 5 and 6) is removed from the mold resin 11 and the insulating sheet 12.

モールド樹脂１１および絶縁シート１２によって、ＩＧＢＴ素子２１Ｎなどの各半導体素子を封止する封止部材１０が構成される。モールド樹脂１１の表面には、金型３０の突起部３５（図４参照）に対応した形状を有する凹部１３が形成される。本実施の形態においては、モールド樹脂１１の表面には、複数の凹部１３が形成されている。モールド樹脂１１の表面には、１つの凹部１３が形成されていもよい。   The molding resin 11 and the insulating sheet 12 constitute a sealing member 10 that seals each semiconductor element such as the IGBT element 21N. On the surface of the mold resin 11, a recess 13 having a shape corresponding to the protrusion 35 (see FIG. 4) of the mold 30 is formed. In the present embodiment, a plurality of recesses 13 are formed on the surface of the mold resin 11. One recess 13 may be formed on the surface of the mold resin 11.

図６を参照して、凹部１３は、ＩＧＢＴ素子２１Ｎなどの各半導体素子の表面の所定の部分に向かって延在している。モールド樹脂１１は、凹部１３の底部とＩＧＢＴ素子２１Ｎなどの各半導体素子との間において、所定の厚さＬ３５を有している。   Referring to FIG. 6, recess 13 extends toward a predetermined portion of the surface of each semiconductor element such as IGBT element 21N. Mold resin 11 has a predetermined thickness L35 between the bottom of recess 13 and each semiconductor element such as IGBT element 21N.

図７および図８を参照して、リードフレーム６０を切断することによってリード６１〜６３が形成される。リード６１〜６３は、封止部材１０の内部から外部に突き出ている。   With reference to FIGS. 7 and 8, leads 61 to 63 are formed by cutting lead frame 60. The leads 61 to 63 protrude from the inside of the sealing member 10 to the outside.

凹部１３（図６参照）にレーザ光１４を照射する。レーザ光１４の照射によって、凹部１３と、ＩＧＢＴ素子２１Ｎなどの各半導体素子との間に位置するモールド樹脂１１が除去される。凹部１３内に、コンタクトホールＡ１Ｐ（またはコンタクトホールＡ１Ｎ）が形成される。コンタクトホールＡ１Ｐ，Ａ１Ｎによって、ＩＧＢＴ素子２１Ｎなどの各半導体素子の表面１５の一部が露出する。   The recess 13 (see FIG. 6) is irradiated with laser light 14. By irradiation with the laser beam 14, the mold resin 11 located between the recess 13 and each semiconductor element such as the IGBT element 21N is removed. A contact hole A1P (or contact hole A1N) is formed in the recess 13. Part of the surface 15 of each semiconductor element such as the IGBT element 21N is exposed by the contact holes A1P and A1N.

所定のピン端子（図示せず）が、コンタクトホールＡ１Ｐ，Ａ１Ｎのそれぞれに挿入される。ＩＧＢＴ素子２１Ｎなどの各半導体素子は、所定のピン端子を通して所定の外部端子と接続される。なお、コンタクトホールＡ１Ｐ，Ａ１Ｎのそれぞれには、はんだなどが充填されることによって配線部材が形成されてもよい。ＩＧＢＴ素子２１Ｎなどの各半導体素子は、配線部材を通して所定の外部端子と接続される。以上のようにして、半導体装置１００が得られる。   A predetermined pin terminal (not shown) is inserted into each of the contact holes A1P and A1N. Each semiconductor element such as IGBT element 21N is connected to a predetermined external terminal through a predetermined pin terminal. Note that each of the contact holes A1P and A1N may be formed with a wiring member by being filled with solder or the like. Each semiconductor element such as IGBT element 21N is connected to a predetermined external terminal through a wiring member. As described above, the semiconductor device 100 is obtained.

（作用・効果）
本実施の形態における半導体装置の製造方法においては、金型３０（図４参照）の内周面３３に、小径の突起部３５が立設されている。突起部３５によって、凹部１３（図６参照）が形成される。コンタクトホールＡ１Ｐ，Ａ１Ｎを形成するために、レーザ光１４が凹部１３に照射される。 (Action / Effect)
In the method for manufacturing a semiconductor device according to the present embodiment, a small-diameter protrusion 35 is erected on an inner peripheral surface 33 of a mold 30 (see FIG. 4). A recess 13 (see FIG. 6) is formed by the protrusion 35. In order to form the contact holes A1P and A1N, the concave portion 13 is irradiated with the laser beam 14.

図６を参照して、本実施の形態における半導体装置の製造方法によれば、厚さＬ３５のモールド樹脂１１を除去することによって、コンタクトホールＡ１Ｐ，Ａ１Ｎを得ることができる。冒頭に説明した特開２００９−５９９２３号公報（特許文献１）における半導体装置の製造方法によれば、ＩＧＢＴ素子２１Ｎなどの各半導体素子とモールド樹脂１１の表面との間の厚さＬ１１のモールド樹脂１１を除去することによって、コンタクトホールＡ１Ｐ，Ａ１Ｎを得ることができる。   Referring to FIG. 6, according to the method of manufacturing a semiconductor device in the present embodiment, contact holes A1P and A1N can be obtained by removing mold resin 11 having a thickness L35. According to the method for manufacturing a semiconductor device disclosed in Japanese Unexamined Patent Application Publication No. 2009-59923 (Patent Document 1) described at the beginning, a mold resin having a thickness L11 between each semiconductor element such as the IGBT element 21N and the surface of the mold resin 11 is used. By removing 11, the contact holes A1P and A1N can be obtained.

厚さＬ３５は、厚さＬ１１より小さい。本実施の形態における半導体装置の製造方法によれば、冒頭に説明した特開２００９−５９９２３号公報（特許文献１）における半導体装置の製造方法に比べて、レーザ光１４の照射によって除去するべきモールド樹脂１１の厚さが薄い。本実施の形態における半導体装置の製造方法によれば、半導体装置１００をより短い時間で製造することが可能となる。   The thickness L35 is smaller than the thickness L11. According to the method for manufacturing a semiconductor device in the present embodiment, compared with the method for manufacturing a semiconductor device in Japanese Patent Application Laid-Open No. 2009-59923 (Patent Document 1) described at the beginning, the mold to be removed by irradiation with laser light 14. The resin 11 is thin. According to the method for manufacturing a semiconductor device in the present embodiment, the semiconductor device 100 can be manufactured in a shorter time.

冒頭の説明のとおり、特開平５−５５７２４号公報（特許文献２）は、ドリルを用いてプリント基板の絶縁材に窓穴を形成した後、上記窓穴を通してレーザパルスを照射することによって上記絶縁材に貫通穴を形成する技術を開示している。   As described at the beginning, Japanese Patent Laid-Open No. 5-55724 (Patent Document 2) discloses that the insulating material is formed by irradiating a laser pulse through the window hole after forming a window hole in the insulating material of the printed circuit board using a drill. A technique for forming a through hole in a material is disclosed.

ドリルを用いて窓穴を形成すると、樹脂粉末が飛散する。ドリルを用いて窓穴を形成すると、半導体素子などの他の機器に損傷を与える場合もある。本実施の形態における半導体装置の製造方法によれば、突起部３５（図４参照）により凹部１３（図６参照）を形成しているため、樹脂粉末が飛散したり、他の機器が損傷したりすることがない。   When the window hole is formed using a drill, the resin powder is scattered. When a window hole is formed using a drill, other equipment such as a semiconductor element may be damaged. According to the manufacturing method of the semiconductor device in the present embodiment, since the concave portion 13 (see FIG. 6) is formed by the protrusion 35 (see FIG. 4), the resin powder is scattered or other equipment is damaged. There is nothing to do.

冒頭の説明のとおり、特開２００７−１６５５８５号公報（特許文献３）は、セラミック多層基板をモールド封止する際に、金型側にピン状の突起を設け貫通孔を形成する旨を開示している。同公報によると、突起を用いることによってのみ貫通孔を形成している。   As explained at the beginning, Japanese Patent Application Laid-Open No. 2007-165585 (Patent Document 3) discloses that when a ceramic multilayer substrate is molded and sealed, a pin-shaped protrusion is provided on the mold side to form a through hole. ing. According to the publication, through holes are formed only by using protrusions.

金型側に設けた突起によってのみ貫通孔を形成しているため、突起と、セラミック多層基板とが接触している。突起とセラミック多層基板との接触により、突起がセラミック多層基板を損傷させる場合がある。本実施の形態における半導体装置の製造方法によれば、突起部３５（図４参照）は、ＩＧＢＴ素子２１Ｎなどの各半導体素子と所定の間隔（図６における厚さＬ３５）を空けて対向しているため、突起部３５がＩＧＢＴ素子２１Ｎなどの各半導体素子を損傷させることがない。   Since the through-hole is formed only by the protrusion provided on the mold side, the protrusion and the ceramic multilayer substrate are in contact with each other. Due to the contact between the protrusion and the ceramic multilayer substrate, the protrusion may damage the ceramic multilayer substrate. According to the method of manufacturing a semiconductor device in the present embodiment, the protrusion 35 (see FIG. 4) faces each semiconductor element such as the IGBT element 21N with a predetermined interval (thickness L35 in FIG. 6). Therefore, the protrusion 35 does not damage each semiconductor element such as the IGBT element 21N.

［実施の形態２］
図９〜図１２を参照して、本実施の形態における半導体装置の製造方法について説明する。本実施の形態と上述の実施の形態１とは、準備する金型において相違している。 [Embodiment 2]
With reference to FIGS. 9-12, the manufacturing method of the semiconductor device in this Embodiment is demonstrated. This embodiment is different from the above-described first embodiment in the mold to be prepared.

図９を参照して、本実施の形態においては金型３０Ａが準備される。金型３０Ａは、上部金型３１と下部金型３２とを有している。上部金型３１の内周面３３には、２つの突起部３５が立設されている。各突起部３５は、略直方体の形状を有している。   Referring to FIG. 9, a mold 30A is prepared in the present embodiment. The mold 30A has an upper mold 31 and a lower mold 32. Two protrusions 35 are erected on the inner peripheral surface 33 of the upper mold 31. Each protrusion 35 has a substantially rectangular parallelepiped shape.

平面視において、一方の（図９紙面右側に位置する）突起部３５の面積は、後述するコンタクトホールＡ１Ｐの面積よりも大きい。本実施の形態における一方の突起部３５は、平面視において、複数のコンタクトホールＡ１Ｐが設けられる領域を含んでいる。同様に、平面視において、他方の（図９紙面左側に位置する）突起部３５の面積は、後述するコンタクトホールＡ１Ｎの面積よりも大きい。本実施の形態における他方の突起部３５は、平面視において、複数のコンタクトホールＡ１Ｎが設けられる領域を含んでいる。   In plan view, the area of one protrusion 35 (located on the right side in FIG. 9) is larger than the area of a contact hole A1P described later. One protrusion 35 in the present embodiment includes a region in which a plurality of contact holes A1P are provided in plan view. Similarly, in plan view, the area of the other protrusion 35 (located on the left side in FIG. 9) is larger than the area of a contact hole A1N described later. The other protrusion 35 in the present embodiment includes a region where a plurality of contact holes A1N are provided in plan view.

各突起部３５の高さは、金型３０Ａが被封止部材２０を封止するように被封止部材２０の周りに配置されたとき、各突起部３５の先端とＩＧＢＴ素子２１Ｎなどの各半導体素子とが所定の間隔を空けて対向するように設定されている。ここで言う所定の間隔とは、後述する凹部１３（図１２参照）の底部とＩＧＢＴ素子２１Ｎなどの各半導体素子との間のモールド樹脂１１の厚さＬ３５に対応している。   The height of each protrusion 35 is such that when the mold 30A is arranged around the member to be sealed 20 so as to seal the member 20 to be sealed, the tip of each protrusion 35 and each of the IGBT elements 21N, etc. The semiconductor element is set to face the semiconductor element with a predetermined interval. The predetermined interval here corresponds to a thickness L35 of the mold resin 11 between the bottom of a recess 13 (see FIG. 12) described later and each semiconductor element such as the IGBT element 21N.

被封止部材２０（図３参照）および絶縁シート１２（図６参照）の周りを覆うように、金型３０Ａを配置する。被封止部材２０および絶縁シート１２は、金型３０Ａの内部に封止される。金型３０Ａの突起部３５と、ＩＧＢＴ素子２１Ｎなどの各半導体素子とは、所定の間隔（図１２における厚さＬ３５）を空けて対向する。溶融した樹脂を、金型３０Ａに設けられた所定の開口部（図示せず）から金型３０Ａの内部に充填する。   The mold 30A is arranged so as to cover the periphery of the member to be sealed 20 (see FIG. 3) and the insulating sheet 12 (see FIG. 6). The member to be sealed 20 and the insulating sheet 12 are sealed inside the mold 30A. The protrusion 35 of the mold 30A and each semiconductor element such as the IGBT element 21N face each other with a predetermined interval (thickness L35 in FIG. 12). The molten resin is filled into the mold 30A from a predetermined opening (not shown) provided in the mold 30A.

図１０を参照して、樹脂が硬化することによってモールド樹脂１１が形成される。モールド樹脂１１が形成された後、金型３０Ａ（図１０において図示せず）をモールド樹脂１１および絶縁シート１２（図１２参照）から取り外す。   Referring to FIG. 10, mold resin 11 is formed by curing the resin. After the mold resin 11 is formed, the mold 30A (not shown in FIG. 10) is removed from the mold resin 11 and the insulating sheet 12 (see FIG. 12).

モールド樹脂１１および絶縁シート１２によって、ＩＧＢＴ素子２１Ｎなどの各半導体素子を封止する封止部材１０が構成される。モールド樹脂１１の表面には、金型３０Ａの各突起部３５（図９参照）に対応した形状を有する２つの凹部１３が形成される。   The molding resin 11 and the insulating sheet 12 constitute a sealing member 10 that seals each semiconductor element such as the IGBT element 21N. On the surface of the mold resin 11, two recesses 13 having a shape corresponding to each protrusion 35 (see FIG. 9) of the mold 30 </ b> A are formed.

各凹部１３は、ＩＧＢＴ素子２１Ｎなどの各半導体素子の表面の所定の部分に向かって延在している。モールド樹脂１１は、各凹部１３の底部とＩＧＢＴ素子２１Ｎなどの各半導体素子との間において、所定の厚さ（図１２における厚さＬ３５）を有している。   Each recess 13 extends toward a predetermined portion on the surface of each semiconductor element such as IGBT element 21N. Mold resin 11 has a predetermined thickness (thickness L35 in FIG. 12) between the bottom of each recess 13 and each semiconductor element such as IGBT element 21N.

図１１および図１２を参照して、リードフレーム６０を切断することによってリード６１〜６３が形成される。リード６１〜６３は、封止部材１０の内部から外部に突き出ている。   With reference to FIG. 11 and FIG. 12, leads 61 to 63 are formed by cutting lead frame 60. The leads 61 to 63 protrude from the inside of the sealing member 10 to the outside.

凹部１３にレーザ光１４（図１２参照）を照射する。レーザ光１４の照射によって、凹部１３と、ＩＧＢＴ素子２１Ｎなどの各半導体素子との間に位置するモールド樹脂１１が除去される。一方の（図９紙面右側に位置する）凹部１３内に、コンタクトホールＡ１Ｐが形成される。本実施の形態における一方の凹部１３内には、複数のコンタクトホールＡ１Ｐが形成される。同様に、他方の（図９紙面左側に位置する）凹部１３内に、コンタクトホールＡ１Ｎが形成される。本実施の形態における他方の凹部１３内には、複数のコンタクトホールＡ１Ｎが形成される。コンタクトホールＡ１Ｐ，Ａ１Ｎによって、ＩＧＢＴ素子２１Ｎなどの各半導体素子の表面１５の一部が露出する。   The concave portion 13 is irradiated with laser light 14 (see FIG. 12). By irradiation with the laser beam 14, the mold resin 11 located between the recess 13 and each semiconductor element such as the IGBT element 21N is removed. A contact hole A1P is formed in one of the recesses 13 (located on the right side in FIG. 9). A plurality of contact holes A1P are formed in one recess 13 in the present embodiment. Similarly, a contact hole A1N is formed in the other recess 13 (located on the left side of FIG. 9). A plurality of contact holes A1N are formed in the other recess 13 in the present embodiment. Part of the surface 15 of each semiconductor element such as the IGBT element 21N is exposed by the contact holes A1P and A1N.

所定のピン端子（図示せず）が、コンタクトホールＡ１Ｐ，Ａ１Ｎのそれぞれに挿入される。ＩＧＢＴ素子２１Ｎなどの各半導体素子は、所定のピン端子を通して所定の外部端子と接続される。なお、コンタクトホールＡ１Ｐ，Ａ１Ｎのそれぞれには、はんだなどが充填されることによって配線部材が形成されてもよい。ＩＧＢＴ素子２１Ｎなどの各半導体素子は、配線部材を通して所定の外部端子と接続される。以上のようにして、半導体装置１００Ａが得られる。   A predetermined pin terminal (not shown) is inserted into each of the contact holes A1P and A1N. Each semiconductor element such as IGBT element 21N is connected to a predetermined external terminal through a predetermined pin terminal. Note that each of the contact holes A1P and A1N may be formed with a wiring member by being filled with solder or the like. Each semiconductor element such as IGBT element 21N is connected to a predetermined external terminal through a wiring member. As described above, the semiconductor device 100A is obtained.

（作用・効果）
本実施の形態における半導体装置の製造方法においては、金型３０Ａ（図９参照）の内周面３３に、一方の突起部３５および他方の突起部３５が立設されている。図１１を参照して、一方の突起部３５によって一方の凹部１３が形成され、他方の突起部３５によって他方の凹部１３が形成される。コンタクトホールＡ１Ｐを形成するために、レーザ光１４が一方の凹部１３内に照射される。コンタクトホールＡ１Ｎを形成するために、レーザ光１４が他方の凹部１３内に照射される。 (Action / Effect)
In the method for manufacturing a semiconductor device in the present embodiment, one protrusion 35 and the other protrusion 35 are erected on the inner peripheral surface 33 of the mold 30A (see FIG. 9). Referring to FIG. 11, one recess 13 is formed by one protrusion 35, and the other recess 13 is formed by the other protrusion 35. In order to form the contact hole A1P, the laser beam 14 is irradiated into one of the recesses 13. In order to form the contact hole A1N, the laser beam 14 is irradiated into the other recess 13.

本実施の形態における半導体装置の製造方法によれば、厚さＬ３５のモールド樹脂１１を除去することによって、コンタクトホールＡ１Ｐ，Ａ１Ｎを得ることができる。上述の実施の形態１と同様に、本実施の形態における半導体装置の製造方法によれば、半導体装置１００Ａをより短い時間で製造することが可能となる。   According to the method of manufacturing a semiconductor device in the present embodiment, contact holes A1P and A1N can be obtained by removing mold resin 11 having a thickness L35. Similar to the first embodiment described above, according to the method for manufacturing a semiconductor device in the present embodiment, the semiconductor device 100A can be manufactured in a shorter time.

本実施の形態においては、平面視における一方の凹部１３の面積は、コンタクトホールＡ１Ｐの面積よりも大きい。ＩＧＢＴ素子２１Ｎなどの各半導体素子は、所望の位置からずれた状態でモールド樹脂１１によって封止される場合がある。ＩＧＢＴ素子２１Ｎなどの各半導体素子がずれた状態で封止された場合であっても、一方の凹部１３の範囲内であればコンタクトホールＡ１Ｐをより短い時間で形成することが可能となる。換言すると、コンタクトホールＡ１Ｐを形成する位置の自由度が向上する。   In the present embodiment, the area of one recess 13 in plan view is larger than the area of contact hole A1P. Each semiconductor element such as the IGBT element 21N may be sealed with the mold resin 11 in a state of being shifted from a desired position. Even when each semiconductor element such as the IGBT element 21N is sealed in a shifted state, the contact hole A1P can be formed in a shorter time as long as it is within the range of the one recess 13. In other words, the degree of freedom of the position where the contact hole A1P is formed is improved.

同様に、平面視における他方の凹部１３の面積は、コンタクトホールＡ１Ｎの面積よりも大きい。ＩＧＢＴ素子２１Ｎなどの各半導体素子がずれた状態で封止された場合であっても、他方の凹部１３の範囲内であればコンタクトホールＡ１Ｎをより短い時間で形成することが可能となる。換言すると、コンタクトホールＡ１Ｎを形成する位置の自由度が向上する。   Similarly, the area of the other recess 13 in plan view is larger than the area of the contact hole A1N. Even when each semiconductor element such as the IGBT element 21N is sealed in a shifted state, the contact hole A1N can be formed in a shorter time as long as it is within the range of the other recess 13. In other words, the degree of freedom of the position where the contact hole A1N is formed is improved.

［実施の形態３］
図１３および図１４を参照して本実施の形態における半導体装置の製造方法について説明する。本実施の形態と上述の実施の形態１とは、準備する金型において相違している。 [Embodiment 3]
A method for manufacturing a semiconductor device in the present embodiment will be described with reference to FIGS. This embodiment is different from the above-described first embodiment in the mold to be prepared.

図１３を参照して、本実施の形態においては金型３０Ｂが準備される。金型３０Ｂは、上部金型３１と下部金型３２とを有している。上部金型３１の内周面３３には、複数の突起部３５が立設されている。各突起部３５は、内周面３３側から突起部３５の先端に向かうにつれ徐々に径が小さくなるように略テーパ状に形成されている。   Referring to FIG. 13, a mold 30B is prepared in the present embodiment. The mold 30 </ b> B has an upper mold 31 and a lower mold 32. A plurality of protrusions 35 are erected on the inner peripheral surface 33 of the upper mold 31. Each protrusion 35 is formed in a substantially tapered shape so that the diameter gradually decreases from the inner peripheral surface 33 side toward the tip of the protrusion 35.

各突起部３５の高さは、金型３０Ｂが被封止部材２０を封止するように被封止部材２０の周りに配置されたとき、各突起部３５の先端とＩＧＢＴ素子２１Ｎなどの各半導体素子とが所定の間隔を空けて対向するように設定されている。ここで言う所定の間隔とは、後述する凹部１３（図１４参照）の底部とＩＧＢＴ素子２１Ｎなどの各半導体素子との間のモールド樹脂１１の厚さＬ３５に対応している。   The height of each protrusion 35 is such that when the mold 30B is disposed around the member to be sealed 20 so as to seal the member 20 to be sealed, the tip of each protrusion 35 and each of the IGBT elements 21N, etc. The semiconductor element is set to face the semiconductor element with a predetermined interval. The predetermined interval here corresponds to a thickness L35 of the mold resin 11 between a bottom portion of a recess 13 (see FIG. 14) described later and each semiconductor element such as the IGBT element 21N.

被封止部材２０（図３参照）および絶縁シート１２（図６参照）の周りを覆うように、金型３０Ｂを配置する。被封止部材２０および絶縁シート１２は、金型３０Ｂの内部に封止される。金型３０Ｂの突起部３５と、ＩＧＢＴ素子２１Ｎなどの各半導体素子とは、所定の間隔（図１４における厚さＬ３５）を空けて対向する。溶融した樹脂を、金型３０Ｂに設けられた所定の開口部（図示せず）から、金型３０Ｂの内部に充填する。   The mold 30B is disposed so as to cover the periphery of the member to be sealed 20 (see FIG. 3) and the insulating sheet 12 (see FIG. 6). The member to be sealed 20 and the insulating sheet 12 are sealed inside the mold 30B. The protrusion 35 of the mold 30B and each semiconductor element such as the IGBT element 21N face each other with a predetermined interval (thickness L35 in FIG. 14). The molten resin is filled into the mold 30B from a predetermined opening (not shown) provided in the mold 30B.

図１４を参照して、樹脂が硬化することによってモールド樹脂１１が形成される。モールド樹脂１１が形成された後、金型３０Ｂ（図１４において図示せず）をモールド樹脂１１および絶縁シート１２から取り外す。   Referring to FIG. 14, mold resin 11 is formed by curing the resin. After the mold resin 11 is formed, the mold 30B (not shown in FIG. 14) is removed from the mold resin 11 and the insulating sheet 12.

モールド樹脂１１および絶縁シート１２によって、ＩＧＢＴ素子２１Ｎなどの各半導体素子を封止する封止部材１０が構成される。モールド樹脂１１の表面には、金型３０Ｂの各突起部３５（図１３参照）に対応した形状を有する複数の凹部１３が形成される。   The molding resin 11 and the insulating sheet 12 constitute a sealing member 10 that seals each semiconductor element such as the IGBT element 21N. A plurality of recesses 13 having a shape corresponding to each protrusion 35 (see FIG. 13) of the mold 30B is formed on the surface of the mold resin 11.

凹部１３は、ＩＧＢＴ素子２１Ｎなどの各半導体素子の表面の所定の部分に向かって延在している。モールド樹脂１１は、各凹部１３の底部とＩＧＢＴ素子２１Ｎなどの各半導体素子との間において、所定の厚さＬ３５を有している。   The recess 13 extends toward a predetermined portion of the surface of each semiconductor element such as the IGBT element 21N. Mold resin 11 has a predetermined thickness L35 between the bottom of each recess 13 and each semiconductor element such as IGBT element 21N.

凹部１３にレーザ光１４を照射する。レーザ光１４の照射によって、凹部１３と、ＩＧＢＴ素子２１Ｎなどの各半導体素子との間に位置するモールド樹脂１１が除去される。凹部１３内に、コンタクトホールＡ１Ｐ（またはコンタクトホールＡ１Ｎ）が形成される。コンタクトホールＡ１Ｐ，Ａ１Ｎによって、ＩＧＢＴ素子２１Ｎなどの各半導体素子の表面１５の一部が露出する。   The recess 13 is irradiated with a laser beam 14. By irradiation with the laser beam 14, the mold resin 11 located between the recess 13 and each semiconductor element such as the IGBT element 21N is removed. A contact hole A1P (or contact hole A1N) is formed in the recess 13. Part of the surface 15 of each semiconductor element such as the IGBT element 21N is exposed by the contact holes A1P and A1N.

所定のピン端子（図示せず）が、コンタクトホールＡ１Ｐ，Ａ１Ｎのそれぞれに挿入される。ＩＧＢＴ素子２１Ｎなどの各半導体素子は、所定のピン端子を通して所定の外部端子と接続される。なお、コンタクトホールＡ１Ｐ，Ａ１Ｎのそれぞれには、はんだなどが充填されることによって配線部材が形成されてもよい。ＩＧＢＴ素子２１Ｎなどの各半導体素子は、配線部材を通して所定の外部端子と接続される。以上のようにして、半導体装置１００Ｂが得られる。   A predetermined pin terminal (not shown) is inserted into each of the contact holes A1P and A1N. Each semiconductor element such as IGBT element 21N is connected to a predetermined external terminal through a predetermined pin terminal. Note that each of the contact holes A1P and A1N may be formed with a wiring member by being filled with solder or the like. Each semiconductor element such as IGBT element 21N is connected to a predetermined external terminal through a wiring member. As described above, the semiconductor device 100B is obtained.

（作用・効果）
本実施の形態における半導体装置の製造方法においては、金型３０Ｂ（図１３参照）の内周面３３に、略テーパ状の複数の突起部３５が立設されている。突起部３５によって、凹部１３（図１４参照）が形成される。コンタクトホールＡ１Ｐ，Ａ１Ｎを形成するために、レーザ光１４が凹部１３に照射される。 (Action / Effect)
In the method for manufacturing a semiconductor device according to the present embodiment, a plurality of substantially tapered protrusions 35 are erected on an inner peripheral surface 33 of a mold 30B (see FIG. 13). A recess 13 (see FIG. 14) is formed by the protrusion 35. In order to form the contact holes A1P and A1N, the concave portion 13 is irradiated with the laser beam 14.

本実施の形態における半導体装置の製造方法によれば、厚さＬ３５のモールド樹脂１１を除去することによって、コンタクトホールＡ１Ｐ，Ａ１Ｎを得ることができる。上述の実施の形態１と同様に、本実施の形態における半導体装置の製造方法によれば、半導体装置１００Ｂをより短い時間で製造することが可能となる。   According to the method of manufacturing a semiconductor device in the present embodiment, contact holes A1P and A1N can be obtained by removing mold resin 11 having a thickness L35. Similar to the first embodiment described above, according to the method for manufacturing a semiconductor device in the present embodiment, the semiconductor device 100B can be manufactured in a shorter time.

本実施の形態においては、突起部３５は略テーパ状に形成されている。樹脂が硬化することによって、モールド樹脂１１の表面には略テーパ状の複数の凹部１３が形成される。凹部１３は、モールド樹脂１１の表面側において開口面積が大きく、ＩＧＢＴ素子２１Ｎなどの各半導体素子側において開口面積が小さい。コンタクトホールＡ１Ｐ，Ａ１Ｎの形成後、凹部１３を通した電気的接続の配線作業が容易になる。   In the present embodiment, the protrusion 35 is formed in a substantially tapered shape. By curing the resin, a plurality of substantially tapered recesses 13 are formed on the surface of the mold resin 11. The recess 13 has a large opening area on the surface side of the mold resin 11 and a small opening area on the side of each semiconductor element such as the IGBT element 21N. After the contact holes A1P and A1N are formed, wiring work for electrical connection through the recess 13 is facilitated.

［実施の形態４］
図１５および図１６を参照して、本実施の形態における半導体装置の製造方法について説明する。図１５を参照して、本実施の形態における半導体装置の製造方法においては、複数のコンタクトホールＡ１Ｐ，Ａ１Ｎが、モールド樹脂１１の表面に形成されている。複数のコンタクトホールＡ１Ｐ，Ａ１Ｎは、上述の実施の形態１における半導体装置の製造方法と同様に形成されている。 [Embodiment 4]
With reference to FIGS. 15 and 16, a method of manufacturing a semiconductor device in the present embodiment will be described. Referring to FIG. 15, in the method for manufacturing a semiconductor device in the present embodiment, a plurality of contact holes A <b> 1 </ b> P and A <b> 1 </ b> N are formed on the surface of mold resin 11. The plurality of contact holes A1P and A1N are formed in the same manner as in the semiconductor device manufacturing method in the first embodiment described above.

主として図１６を参照して、本実施の形態における半導体装置の製造方法においては、複数のコンタクトホールＡ１Ｐ，Ａ１Ｎの内壁におけるモールド樹脂１１の表面寄りに位置する部分に向かって、レーザ光１４が斜めに照射される。さらに、各レーザ光１４は、一のコンタクトホールＡ１Ｐ（Ａ１Ｎ）に照射されたレーザ光１４と、他のコンタクトホールＡ１Ｐ（Ａ１Ｎ）に照射されたレーザ光１４とが平行な関係となるように、各コンタクトホールＡ１Ｐ（Ａ１Ｎ）における上記の各部分に照射される。   Referring mainly to FIG. 16, in the method of manufacturing a semiconductor device according to the present embodiment, laser beam 14 is inclined toward the portion located near the surface of mold resin 11 on the inner walls of a plurality of contact holes A1P, A1N. Is irradiated. Further, each laser beam 14 has a parallel relationship between the laser beam 14 irradiated to one contact hole A1P (A1N) and the laser beam 14 irradiated to another contact hole A1P (A1N). Each of the contact holes A1P (A1N) is irradiated to the respective portions.

レーザ光１４の照射により、複数のコンタクトホールＡ１Ｐ，Ａ１Ｎの内壁におけるモールド樹脂１１の表面寄りに位置する部分付近に位置するモールド樹脂１１が除去され、傾斜部ＡＰＲが形成される。傾斜部ＡＰＲの下端は、各コンタクトホールＡ１Ｐ，Ａ１Ｎに連通している。傾斜部ＡＰＲは、モールド樹脂１１の表面側において開口面積が大きくなるように形成される。   By irradiation with the laser beam 14, the mold resin 11 located near the portion of the inner walls of the plurality of contact holes A1P, A1N located near the surface of the mold resin 11 is removed, and the inclined portion APR is formed. The lower end of the inclined portion APR communicates with each contact hole A1P, A1N. The inclined portion APR is formed so that the opening area is large on the surface side of the mold resin 11.

レーザ光１４の照射により、複数のコンタクトホールＡ１Ｐ，Ａ１Ｎの内壁からモールド樹脂１１の内部に向かって窪むアンカー部ＰＲが形成される。アンカー部ＰＲは、傾斜部ＡＰＲ側からモールド樹脂１１の内部に向かって所定の深さで延在するように形成される。   By irradiating the laser beam 14, an anchor portion PR that is recessed from the inner walls of the plurality of contact holes A1P and A1N toward the inside of the mold resin 11 is formed. The anchor part PR is formed to extend at a predetermined depth from the inclined part APR side toward the inside of the mold resin 11.

レーザ光１４が各コンタクトホールＡ１Ｐ，Ａ１Ｎにおける上記の各部分に対して略平行に照射されることによって、複数のアンカー部ＰＲの窪む方向は、相互に略平行な位置関係となる。   By irradiating the respective portions of the contact holes A1P and A1N with the laser beam 14 substantially in parallel, the direction in which the plurality of anchor portions PR are recessed has a substantially parallel positional relationship.

本実施の形態においては、各コンタクトホールＡ１Ｐに形成されたアンカー部ＰＲは、図１５の紙面左側から紙面右側に向かって窪んで形成されている。各コンタクトホールＡ１Ｐに形成されたアンカー部ＰＲは、相互に並んで平行な位置関係となっている。各コンタクトホールＡ１Ｎに形成されたアンカー部ＰＲは、図１５の紙面右側から紙面左側に向かって窪んで形成されている。各コンタクトホールＡ１Ｎに形成されたアンカー部ＰＲも、相互に並んで平行な位置関係となっている。なお、各アンカー部ＰＲの窪む方向は、相互に平行な位置関係にあれば、逆向きであってもよい。   In the present embodiment, the anchor portion PR formed in each contact hole A1P is formed to be recessed from the left side of FIG. 15 toward the right side of the paper. Anchor portions PR formed in each contact hole A1P are parallel to each other. The anchor portion PR formed in each contact hole A1N is recessed from the right side in FIG. 15 toward the left side in FIG. The anchor portions PR formed in each contact hole A1N are also in a parallel positional relationship with each other. In addition, the direction in which each anchor part PR sinks may be reverse as long as it is in a positional relationship parallel to each other.

所定のピン端子（図示せず）が、コンタクトホールＡ１Ｐ，Ａ１Ｎのそれぞれに挿入される。ＩＧＢＴ素子２１Ｎなどの各半導体素子は、所定のピン端子を通して所定の外部端子と接続される。なお、コンタクトホールＡ１Ｐ，Ａ１Ｎのそれぞれには、はんだなどが充填されることによって配線部材が形成されてもよい。ＩＧＢＴ素子２１Ｎなどの各半導体素子は、配線部材を通して所定の外部端子と接続される。以上のようにして、半導体装置１００Ｃが得られる。   A predetermined pin terminal (not shown) is inserted into each of the contact holes A1P and A1N. Each semiconductor element such as IGBT element 21N is connected to a predetermined external terminal through a predetermined pin terminal. Note that each of the contact holes A1P and A1N may be formed with a wiring member by being filled with solder or the like. Each semiconductor element such as IGBT element 21N is connected to a predetermined external terminal through a wiring member. As described above, the semiconductor device 100C is obtained.

（作用・効果）
本実施の形態における半導体装置の製造方法によれば、上述の実施の形態１と同様の作用効果を得ることができる。加えて、本実施の形態における半導体装置の製造方法により得られた半導体装置によれば、配線部材がコンタクトホールＡ１Ｐ，Ａ１Ｎに形成された際に、コンタクトホールＡ１Ｐ，Ａ１Ｎのアンカー部ＰＲ内に位置する部分が、アンカーとして作用する。すなわち、配線部材を引き抜くような力が加わった際に、アンカーとなって配線部材が引き抜かれることを防止することができる。 (Action / Effect)
According to the manufacturing method of the semiconductor device in the present embodiment, it is possible to obtain the same operational effects as in the first embodiment. In addition, according to the semiconductor device obtained by the method of manufacturing a semiconductor device in the present embodiment, when the wiring member is formed in the contact holes A1P and A1N, the position is within the anchor portion PR of the contact holes A1P and A1N. The part that acts as an anchor. That is, when a force that pulls out the wiring member is applied, the wiring member can be prevented from being pulled out as an anchor.

レーザ光１４が各コンタクトホールＡ１Ｐ，Ａ１Ｎにおける上記の各部分に対して略平行に照射されることによって、複数のアンカー部ＰＲの窪む方向は、相互に略平行な位置関係となる。隣接するコンタクトホールＡ１Ｐ，Ａ１Ｎを跨ぐように配線部材が形成されることを抑制することが可能となる。隣接するコンタクトホールＡ１Ｐ，Ａ１Ｎが配線部材によって短絡されることを抑制することが可能となる。   By irradiating the respective portions of the contact holes A1P and A1N with the laser beam 14 substantially in parallel, the direction in which the plurality of anchor portions PR are recessed has a substantially parallel positional relationship. It is possible to suppress the formation of the wiring member so as to straddle the adjacent contact holes A1P and A1N. It is possible to suppress adjacent contact holes A1P and A1N from being short-circuited by the wiring member.

［実施の形態５］
図１７を参照して、本実施の形態における半導体装置の製造方法について説明する。本実施の形態における半導体装置の製造方法においては、コンタクトホールＡ１Ｐ，Ａ１Ｎが各凹部１３内に形成される。コンタクトホールＡ１Ｐ，Ａ１Ｎは、上述の実施の形態１〜４と同様に、レーザ光１４の照射によって各凹部１３内に形成される。 [Embodiment 5]
With reference to FIG. 17, a method of manufacturing a semiconductor device in the present embodiment will be described. In the method of manufacturing a semiconductor device in the present embodiment, contact holes A1P and A1N are formed in each recess 13. The contact holes A1P and A1N are formed in the respective recesses 13 by irradiation with the laser beam 14 as in the first to fourth embodiments.

本実施の形態における半導体装置の製造方法においては、レーザ光１４の照射によってコンタクトホールＡ１Ｐ，Ａ１Ｎを形成することに続き、硬化したモールド樹脂１１周りに発生したバリ１８に向かって、さらにレーザ光１４を照射する。レーザ光１４の照射により、バリ１８が除去される。   In the manufacturing method of the semiconductor device in the present embodiment, following the formation of the contact holes A1P and A1N by irradiation of the laser beam 14, the laser beam 14 is further directed toward the burr 18 generated around the cured mold resin 11. Irradiate. The burr 18 is removed by the irradiation of the laser beam 14.

バリ１８は、モールド樹脂１１を成型するための金型の経年劣化などに伴いモールド樹脂１１の周囲に発生する場合がある。レーザ光１４を、コンタクトホールＡ１Ｐ，Ａ１Ｎを形成するために凹部１３に向かって照射する工程に続いて（照射するついでに）、バリ１８に向かって照射する。バリ１８を効率良く除去できるため、製造時間の短縮を図ることが可能となる。   The burrs 18 may be generated around the mold resin 11 as the mold for molding the mold resin 11 deteriorates over time. Following the step of irradiating the laser beam 14 toward the recess 13 to form the contact holes A1P and A1N (when irradiating), the laser beam 14 is irradiated toward the burr 18. Since the burr 18 can be efficiently removed, the manufacturing time can be shortened.

以上、本発明に基づいた各実施の形態における半導体装置の製造方法について説明したが、今回開示された各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。したがって、本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   Although the semiconductor device manufacturing method in each embodiment based on the present invention has been described above, each embodiment disclosed this time should be considered as illustrative in all points and not restrictive. is there. Therefore, the scope of the present invention is defined by the terms of the claims, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

１０ 封止部材、１１ モールド樹脂、１２ 絶縁シート、１３ 凹部、１４ レーザ光、１５ 表面、１８ バリ、２０ 被封止部材、２１Ｎ，２１Ｐ ＩＧＢＴ素子、２２ 各半導体素子、２３Ｎ，２３Ｐ ダイオード素子、２４Ｎ，２４Ｐ ヒートスプレッダ、３０，３０Ａ，３０Ｂ 金型、３１ 上部金型、３２ 下部金型、３３ 内周面、３５ 突起部、３６ 切欠、４０ アルミワイヤ、６０ リードフレーム、６１〜６３ リード、１００，１００Ａ〜１００Ｃ 半導体装置、Ａ１Ｎ，Ａ１Ｐ コンタクトホール、ＡＰＲ 傾斜部、ＰＲ アンカー部。   DESCRIPTION OF SYMBOLS 10 Sealing member, 11 Mold resin, 12 Insulating sheet, 13 Concave part, 14 Laser beam, 15 Surface, 18 Burr, 20 Sealed member, 21N, 21P IGBT element, 22 Each semiconductor element, 23N, 23P Diode element, 24N , 24P Heat spreader, 30, 30A, 30B Mold, 31 Upper mold, 32 Lower mold, 33 Inner peripheral surface, 35 Protrusion, 36 Notch, 40 Aluminum wire, 60 Lead frame, 61-63 Lead, 100, 100A ˜100C Semiconductor device, A1N, A1P contact hole, APR inclined portion, PR anchor portion.

Claims (5)

内周面に突起部が設けられた金型と、半導体素子を有する被封止部材とを準備する工程と、
前記突起部と前記半導体素子とが所定の間隔を空けて対向し、且つ前記金型の内部に前記半導体素子が封止されるように前記金型を前記被封止部材の周りに配置する工程と、
前記内周面により規定される前記金型の内部に、溶融した樹脂を充填する工程と、
硬化した前記樹脂から前記金型を取り外す工程と、
前記突起部により前記樹脂の表面に形成された凹部を通して、前記樹脂の前記表面側から前記半導体素子に向かってレーザ光を照射することによって、前記半導体素子の表面の一部が露出する複数のコンタクトホールを一つの前記凹部内に形成する工程と、を備える、
半導体装置の製造方法。 Preparing a mold provided with a protrusion on the inner peripheral surface and a sealed member having a semiconductor element;
A step of disposing the mold around the member to be sealed so that the protrusion and the semiconductor element face each other with a predetermined gap and the semiconductor element is sealed inside the mold; When,
Filling molten resin into the mold defined by the inner peripheral surface;
Removing the mold from the cured resin;
A plurality of contacts in which a part of the surface of the semiconductor element is exposed by irradiating laser light from the surface side of the resin toward the semiconductor element through a recess formed on the surface of the resin by the protrusion. Forming a hole in one of the recesses,
A method for manufacturing a semiconductor device. 平面視において、前記突起部の面積は前記コンタクトホールの面積よりも大きい、
請求項１に記載の半導体装置の製造方法。 In plan view, the area of the protrusion is larger than the area of the contact hole,
A method for manufacturing a semiconductor device according to claim 1. 前記突起部は、前記内周面側から前記突起部の先端に向かうにつれ徐々に径が小さくなるように略テーパ状に形成されている、
請求項１に記載の半導体装置の製造方法。 The protrusion is formed in a substantially tapered shape so that the diameter gradually decreases from the inner peripheral surface side toward the tip of the protrusion.
A method for manufacturing a semiconductor device according to claim 1. 前記コンタクトホールの内壁の、前記樹脂の前記表面寄りに位置する部分に向かってレーザ光を斜めに照射することによって、複数の前記コンタクトホールのそれぞれに、前記内壁から前記樹脂の内部に向かって窪むアンカー部を形成する工程をさらに備え、
複数の前記アンカー部が窪む方向は、相互に略平行な位置関係にある、
請求項１から３のいずれか１項に記載の半導体装置の製造方法。 By irradiating the inner wall of the front SL contact hole, the laser beam toward a portion positioned on the surface side of the said resin diagonally, each of the plurality of the contact holes, towards the interior of the resin from the inner wall Further comprising the step of forming a recessed anchor part,
The direction in which the plurality of anchor portions are recessed is substantially parallel to each other.
The method of manufacturing a semiconductor device according to any one of claims 1 to 3. 前記コンタクトホールを前記凹部内に形成する工程に続いて、硬化した前記樹脂周りに発生したバリに向かってレーザ光を照射することによって、前記バリを除去する工程をさらに備える、
請求項１から４のいずれか１項に記載の半導体装置の製造方法。 Subsequent to the step of forming the contact hole in the recess, the method further comprises the step of removing the burr by irradiating a laser beam toward the burr generated around the cured resin.
The method of manufacturing a semiconductor device according to claim 1, any one of 4.
JP2010089189A 2010-04-08 2010-04-08 Manufacturing method of semiconductor device Active JP5261851B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010089189A JP5261851B2 (en) 2010-04-08 2010-04-08 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010089189A JP5261851B2 (en) 2010-04-08 2010-04-08 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2011222684A JP2011222684A (en) 2011-11-04
JP5261851B2 true JP5261851B2 (en) 2013-08-14

Family

ID=45039296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010089189A Active JP5261851B2 (en) 2010-04-08 2010-04-08 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5261851B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6486526B1 (en) 2018-03-16 2019-03-20 三菱電機株式会社 Power converter

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04213841A (en) * 1990-12-11 1992-08-04 Fuji Electric Co Ltd Resin cutting method and device for resin sealed semiconductor element
JP3737673B2 (en) * 2000-05-23 2006-01-18 株式会社ルネサステクノロジ Semiconductor device
JP2004247613A (en) * 2003-02-14 2004-09-02 Sanyo Electric Co Ltd Semiconductor device and its manufacturing process
JP4730830B2 (en) * 2006-02-10 2011-07-20 セイコーインスツル株式会社 Manufacturing method of semiconductor device
JP2008235502A (en) * 2007-03-20 2008-10-02 Mitsubishi Electric Corp Resin-sealed semiconductor device
JP5272191B2 (en) * 2007-08-31 2013-08-28 三菱電機株式会社 Semiconductor device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2011222684A (en) 2011-11-04

Similar Documents

Publication Publication Date Title
JP6578900B2 (en) Semiconductor device and manufacturing method thereof
JP6249892B2 (en) Manufacturing method of semiconductor device
WO2017199647A1 (en) Electronic device
JP6394634B2 (en) Lead frame, package, light emitting device, and manufacturing method thereof
US9954151B2 (en) Package, package intermediate body, light emitting device, method for manufacturing same
CN108604579B (en) Electronic device and method for manufacturing the same
WO2016092791A1 (en) Semiconductor device and method for manufacturing same
US9972560B2 (en) Lead frame and semiconductor device
TW201916289A (en) Clip, leadframe and substrate for semiconductor package with finely engraved patterns and the semiconductor package having the same
JP7067255B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JP2019091922A (en) Semiconductor device
JP6335815B2 (en) Heat dissipation structure
JP4703903B2 (en) Semiconductor device manufacturing method and semiconductor device
JP5261851B2 (en) Manufacturing method of semiconductor device
JP2016039321A (en) Lead frame, resin molding, surface-mounted electronic component, surface-mounted light-emitting device, and lead frame manufacturing method
US20090283897A1 (en) Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
JP6651699B2 (en) Manufacturing method of side emission type light emitting device
JP2011077458A (en) Laser device
JP4887346B2 (en) Semiconductor device
JP2009065201A (en) Method of manufacturing semiconductor device
US11728309B2 (en) Clip having locking recess for connecting an electronic component with a carrier in a package
JP6012531B2 (en) Semiconductor device
JP2008252005A (en) Deburring method, and manufacturing method of semiconductor device
JP6645540B2 (en) Package molded body for light emitting device and light emitting device using the same
JP5981673B1 (en) Electronic components

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130412

R150 Certificate of patent or registration of utility model

Ref document number: 5261851

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250