JP5810731B2

JP5810731B2 - 半導体装置及び検査方法

Info

Publication number: JP5810731B2
Application number: JP2011175582A
Authority: JP
Inventors: 賢子水島
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2011-08-11
Filing date: 2011-08-11
Publication date: 2015-11-11
Anticipated expiration: 2031-08-11
Also published as: JP2013036953A

Description

本発明は、半導体装置、及び半導体装置の検査方法に関する。

半導体装置の配線に存在し得る断線箇所、高抵抗箇所、リーク箇所等の不良箇所を検査する手法の１つとして、ＯＢＩＲＣＨ（Optical Beam Induced Resistance CHange）法が知られている。ＯＢＩＲＣＨ法では、電圧を印加した配線にレーザ等のエネルギービームを照射し、その照射によって発生する熱に起因した、当該配線に流れる電流等の信号の変化に基づき、不良箇所を特定する。また、無バイアス状態の半導体装置にエネルギービームを照射して検査する手法等も知られている。

ところで、半導体装置の形態として、近年、複数の半導体素子を積層した、所謂マルチチップパッケージやチップスタックパッケージ等と称される形態が知られている。このような形態の半導体装置において、積層される半導体素子は、例えば、対応する位置にそれぞれ設けられたビア（ＴＳＶ（Through Silicon Via））、及び各ビア上にそれぞれ設けられたパッドを介して、電気的に接続される。

特開２００９−２３６６５１号公報特開２０１０−０６０３１７号公報特開２０１０−２７８３３４号公報特開２００９−００４７２３号公報

上記のような複数の半導体素子を積層した半導体装置において、半導体素子同士を接続しているビア及びパッドの検査に、ＯＢＩＲＣＨ法等のようなエネルギービームの照射工程を含む手法を用いる場合には、次のような問題が生じ得る。

例えば、最上層の半導体素子は、そのパッドにエネルギービームを照射することでパッド下のビアを加熱することができるため、そのパッド及びビアの加熱に起因した信号の変化を検出することができる。しかし、より下層の半導体素子は、そのビア及びパッドが、最上層の半導体素子のビア及びパッドと同一箇所に同一形状で形成されている場合等、最上層側から見ると隠れてしまっているような場合がある。このような場合には、最上層側から、より下層の半導体素子のパッドにエネルギービームを照射することができず、たとえそのパッド及び当該パッドに接続されるビアに不良箇所が存在していても、それに起因した信号の変化を検出することができない。

剥離や研磨によって最上層の半導体素子を除去すれば、より下層の半導体素子を表出させることができ、そのパッド及びビアにエネルギービームを照射することが可能になる。しかし、複数の半導体素子を積層した半導体装置では、剥離や研磨によって最上層の半導体素子を精度良く除去することは、必ずしも容易でない。また、実際の半導体装置についての知見を得るためには、積層した状態のままで各半導体素子のパッド及びビアを検査することが好ましい。

このように、複数の半導体素子を積層した半導体装置では、非破壊で、半導体素子同士を接続しているパッド及びビアを適正に検査することができない場合がある。

本発明の一観点によれば、第１半導体素子と、前記第１半導体素子の上方に配設された第２半導体素子と、前記第２半導体素子の上方に配設された第３半導体素子と、を含み、前記第１半導体素子は、第１ビアと、該第１ビア上に配設された第１パッドとを備え、前記第２半導体素子は、前記第１ビア及び前記第１パッドの上方に配設された第２ビアと、該第２ビア上に配設された第２パッドとを備え、前記第３半導体素子は、前記第２ビア及び前記第２パッドの上方に配設された第３ビアと、該第３ビア上に配設された第３パッドとを備え、前記第１ビア、前記第２ビア及び前記第３ビアが互いに対応する位置に配設され、前記第３半導体素子側から見て、前記第２パッドが前記第３パッドからはみ出し、前記第１パッドが前記第３パッド及び前記第２パッドからはみ出す半導体装置が提供される。また、このような半導体装置の検査方法が提供される。

開示の半導体装置によれば、上方の半導体素子側からエネルギービームを照射する場合にも、下方の半導体素子のパッドにエネルギービームを照射してビアを加熱することが可能になる。従って、上下に配設された半導体素子を含む半導体装置について、非破壊で、その半導体装置に含まれるパッド及びビアを適正に検査することが可能になる。

半導体装置の一例を示す図である。ＴＳＶで生じる不良の例を説明する図（その１）である。ＴＳＶで生じる不良の例を説明する図（その２）である。ＯＢＩＲＣＨ法の説明図である。検査の一例を説明する図（その１）である。検査の一例を説明する図（その２）である。第１の実施の形態に係る半導体装置の一例を示す図である。第１の実施の形態に係る半導体装置の検査方法の一例を示す図（その１）である。第１の実施の形態に係る半導体装置の検査方法の一例を示す図（その２）である。第１の実施の形態に係る半導体装置の検査方法の一例を示す図（その３）である。第１の実施の形態に係る半導体装置のパッド形状の別例を示す図（その１）である。第１の実施の形態に係る半導体装置のパッド形状の別例を示す図（その２）である。第２の実施の形態に係る半導体装置の各層のパッド及び複数のＴＳＶの配置例を示す図である。全層のパッド及び複数のＴＳＶを重ね合わせたときの配置例を示す図である。第２の実施の形態に係る半導体装置の一例の要部断面模式図である。レーザ照射工程を含む検査で得られる画像の説明図（その１）である。レーザ照射工程を含む検査で得られる画像の説明図（その２）である。検査装置の一例を示す図である。

まず、複数の半導体素子を積層した半導体装置に設けられるビアで生じ得る不良について説明する。
図１は半導体装置の一例を示す図である。図１には、半導体装置の一例の要部断面を模式的に図示している。

図１に示す半導体装置１００は、第０層、第１層、第２層、第３層の４つの半導体素子１１０，１１１，１１２，１１３が積層された構造を有している。
第０層の半導体素子１１０は、トランジスタ等の回路素子（図示せず）が形成された、シリコン（Ｓｉ）等の半導体基板１２０を有している。半導体基板１２０上には、多層配線１２１が設けられている。多層配線１２１は、半導体基板１２０に形成された回路素子に接続されるプラグ（図示せず）等が形成された酸化シリコン（ＳｉＯ）膜１２２、並びに、配線及び配線間を接続するビアを含む導電パターン１２３が内部に形成された絶縁膜１２４を含んでいる。多層配線１２１上には、導電パターン１２３に接続されたパッド１２５が形成されたＳｉＯ膜１２６が形成されている。導電パターン１２３及びパッド１２５には、例えば、銅（Ｃｕ）が用いられる。

第１層〜第３層の半導体素子１１１〜１１３も同様に、それぞれ、半導体基板１２０、及び多層配線１２１（ＳｉＯ膜１２２、及び導電パターン１２３が内部に形成された絶縁膜１２４を含む）を有している。第１層、第２層の半導体素子１１１，１１２の多層配線１２１上には、第０層の半導体素子１１０同様、導電パターン１２３に接続されたパッド１２５、及びＳｉＯ膜１２６が形成されている。最上層となる第３層の半導体素子１１３の多層配線１２１上には、パッド１２５及び保護膜１２７が形成されている。第１層〜第３層の半導体素子１１１〜１１３は、それぞれの半導体基板１２０がバックグラインド等で薄化されている。

図１の半導体装置１００では、第０層〜第３層の半導体素子１１０〜１１３のパッド１２５が、同等の箇所に同等の平面形状で形成されている。
第１層の半導体素子１１１は、第０層の半導体素子１１０上に、接着層１２８を介して接着されている。第１層の半導体素子１１１のパッド１２５直下には、多層配線１２１、半導体基板１２０、及び接着層１２８を貫通するＴＳＶ１２９が設けられている。このＴＳＶ１２９は、第０層の半導体素子１１０のパッド１２５に接続されている。ＴＳＶ１２９には、例えば、Ｃｕが用いられる。

同様に、第２層の半導体素子１１２は、接着層１２８を介して第１層の半導体素子１１１に接着され、第３層の半導体素子１１３は、接着層１２８を介して第２層の半導体素子１１２に接着されている。第２層の半導体素子１１２のパッド１２５直下には、第１層の半導体素子１１１のパッド１２５に達するＴＳＶ１２９が設けられ、第３層の半導体素子１１３のパッド１２５直下には、第２層の半導体素子１１２のパッド１２５に達するＴＳＶ１２９が設けられている。

図１の半導体装置１００では、第１層〜第３層の半導体素子１１１〜１１３のＴＳＶ１２９が、対応する箇所に形成されている。尚、図１には、半導体素子１１１〜１１３に、それぞれ１組のパッド１２５及びＴＳＶ１２９を例示したが、半導体素子１１１〜１１３には、それぞれ複数組のパッド１２５及びＴＳＶ１２９が設けられていてもよい。その場合、最下層の半導体素子１１０には、例えば、それに応じた数のパッド１２５が設けられる。

上記のように、半導体装置１００は、第０層〜第３層の半導体素子１１０〜１１３が、接着層１２８を介して積層されると共に、パッド１２５及ＴＳＶ１２９によって電気的に接続された構造を有している。

上記のような半導体装置１００では、ＴＳＶ１２９において、以下に示すような不良が生じる可能性がある。
図２及び図３はＴＳＶで生じる不良の例を説明する図である。

ＴＳＶ１２９で生じる不良の１つに、図２に示すような、電圧が印加されたＴＳＶ１２９からの材料１２９ｍの拡散がある。例えば、Ｃｕを用いたＴＳＶ１２９から、その材料１２９ｍであるＣｕが、Ｓｉ等の半導体基板１２０に拡散してしまうような不良がある。ＴＳＶ１２９からの材料１２９ｍの拡散を抑える手法としては、図２に示すようなバリアメタル膜１３１を設ける手法がある。

ＴＳＶ１２９の形成では、例えば、まず下層側の半導体素子上に接着層１２８を介して積層された上層側の半導体素子に、ＳｉＯ膜１２６（又は保護膜１２７）、多層配線１２１、半導体基板１２０、及び接着層１２８を貫通する開口部１３０が形成される。開口部１３０は、例えば、エッチングにより形成される。開口部１３０の形成後、その内面にバリアメタル膜１３１が形成され、バリアメタル膜１３１が形成された開口部１３０に、めっき法等を用いてＣｕ等の材料が埋め込まれ、ＴＳＶ１２９が形成される。

しかし、バリアメタル膜１３１及びＴＳＶ１２９が形成される開口部１３０は、多層配線１２１に形成するビアホールや配線溝等の開口部に比べ、その径も深さも大きい。そのため、ＴＳＶ１２９の材料１２９ｍの拡散が抑えられる所定厚さのバリアメタル膜１３１を、開口部１３０の内面全体に均一性良く形成することは、必ずしも容易でない。一部が薄く形成された、或いは開口部１３０の内面全体を被覆していないバリアメタル膜１３１の上にＴＳＶ１２９が形成されると、そのような薄い部分や被覆されていない部分から、ＴＳＶ１２９の材料１２９ｍが半導体基板１２０に拡散してしまう場合がある。更に、半導体基板１２０に拡散した材料１２９ｍによって、半導体装置１００内の異なるＴＳＶ１２９同士が短絡してしまうことも起こり得る。

また、開口部１３０は、上記のようにＳｉＯ膜１２６（又は保護膜１２７）、多層配線１２１、半導体基板１２０、及び接着層１２８を貫通するように形成される。このように材質が異なる層が積層された構造部に開口部１３０を形成すると、材質によるエッチングレートの違いにより、所定の層の側壁部でオーバーエッチングが引き起こされる場合がある。一例として図３（Ａ）には、半導体基板１２０と接着層１２８のエッチングレートの違いから、接着層１２８の側壁部にオーバーエッチング１２８ａが生じた場合を図示している。

このようなオーバーエッチング１２８ａが生じている状態でバリアメタル膜１３１を形成すると、図３（Ｂ）に示すように、接着層１２８のオーバーエッチング１２８ａの部分が、バリアメタル膜１３１で被覆されない場合がある。更に、バリアメタル膜１３１の形成後に、めっき法を用いてＴＳＶ１２９を形成するが、電解めっき法では、開口部の底部からめっき反応が進行し、例えば底部からのめっきの成長速度が速いめっき方法等では、側壁のバリアメタル及びシード層の被覆率が悪くても、メッキ反応が進行し、ＴＳＶ１２９が形成され得る。そのため、図３（Ｂ）に示すように、半導体基板１２０とＴＳＶ１２９が直接接触してしまい、ＴＳＶ１２９からの材料１２９ｍの拡散が、より起こり易い状態になってしまう。

ＴＳＶ１２９の側壁等に形成されるバリアメタル膜１３１の性能、バリアメタル膜１３１によるＴＳＶ１２９からの材料１２９ｍの拡散を抑制する性能は、絶縁抵抗を測定することで判定することが可能である。しかし、絶縁抵抗の測定では、絶縁抵抗を低下させているのが、半導体装置１００内に複数あるＴＳＶ１２９（１つの半導体素子内のＴＳＶ１２９のほか、異なる半導体素子のＴＳＶ１２９）のいずれなのか、といった不良箇所の特定が難しい場合がある。

このような不良箇所の特定が可能な手法に、例えばＯＢＩＲＣＨ法がある。
図４はＯＢＩＲＣＨ法の説明図である。
ＯＢＩＲＣＨ法では、試料１０００の導電部１００１に定電圧を印加し、定電圧を印加した導電部１００１に、エネルギービーム１００２（例えばレーザ）を走査しながら照射する。その照射によって発生する熱に起因して試料１０００から出力される信号の変化、例えば当該導電部１００１に流れる電流の変化を検出する。そして、その検出された電流に基づき、その電流の変化を明暗のコントラスト像として取得する。取得された画像内のコントラストの異常箇所から導電部１００１の不良箇所を特定する。

しかし、上記のような半導体装置１００に、ＯＢＩＲＣＨ法のようなレーザ照射工程を含む検査を適用する場合には、以下に示すようなことが起こり得る。
図５及び図６は検査の一例を説明する図である。

例えば、図５（Ａ）に示すように、半導体装置１００の最上層にある第３層の半導体素子１１３側からレーザ１４０を照射することを想定する。このときレーザ１４０は、最上層の半導体素子１１３のパッド１２５に照射することができる。半導体素子１１３のパッド１２５へのレーザ１４０の照射により、当該パッド１２５と共に、その下に接続されている、半導体素子１１３のＴＳＶ１２９が加熱される。従って、半導体素子１１３のパッド１２５及びＴＳＶ１２９に、断線箇所、高抵抗箇所、材料１２９ｍの拡散箇所等、不良箇所１４１が存在すれば（図５（Ａ））、不良箇所１４１が存在することによる電流の変化が検出されるようになる。不良箇所１４１が存在することによる電流の変化を基に、画像（コントラスト像）１４２が取得される（図５（Ｂ））。

図５（Ａ）には、第３層のＴＳＶ１２９に材料１２９ｍの拡散による不良箇所１４１（リーク箇所）が存在する場合の例を示しており、図５（Ｂ）には、そのような場合に第３層側からレーザ１４０を照射したときに取得される画像１４２の例を示している。画像１４２には、そのような材料１２９ｍの拡散による不良箇所１４１に相当する部分にコントラスト異常が現れる。このコントラスト異常は、画像１４２では、例えば、材料１２９ｍの拡散の程度（リークの程度）に応じて、第３層のパッド１２５からその外に広がるような形態で現れる。

図５（Ａ），（Ｂ）のような方法によれば、第１層〜第３層の半導体素子１１１〜１１３のうち、第３層の半導体素子１１３には不良箇所１４１が存在することを知ることができる。しかし、図５（Ａ）のような第３層の半導体素子１１３側からのレーザ１４０の照射では、より下層にある第２層、第１層の半導体素子１１２，１１１に不良箇所１４１が存在するか否かを知ることができない場合がある。

例えば、半導体装置１００では、第１層〜第３層の半導体素子１１１〜１１３に含まれるパッド１２５及びＴＳＶ１２９が、同等の箇所に同等の形状で形成されている。レーザ１４０が照射される最上層の第３層側から見ると、第１層、第２層のパッド１２５及びＴＳＶ１２９は、第３層のパッド１２５に隠れてしまう。レーザ１４０は第３層のパッド１２５及びＴＳＶ１２９を透過しないため、第１層、第２層のパッド１２５にはレーザ１４０を照射することができず、第１層、第２層のＴＳＶ１２９に対して所望の加熱を行うことができない。従って、例えば図６（Ａ）に示すように、第２層の半導体素子１１２に不良箇所１４１が存在していたとしても、不良箇所１４１が存在することによる電流の変化を検出することができず、図６（Ｂ）に示すように、画像１４２にはコントラスト異常が現れない。コントラスト異常が現れるとすれば、それは第３層のパッド１２５又はＴＳＶ１２９に存在する不良箇所によるものである。

この例に示したような第２層の半導体素子１１２に不良箇所１４１が存在することを適正に特定するために、第３層の半導体素子１１３を剥離や研磨によって除去し、第２層の半導体素子１１２を表出させたうえでレーザ１４０の照射を行うことも考えられる。しかし、上記のような半導体装置１００では、接着層１２８に半導体素子材料と異なる有機系材料が用いられている場合等、第３層の半導体素子１１３を精度良く除去することは、技術的に必ずしも容易でない。また、半導体素子１１０〜１１３が積層された状態で検査する方が、実際の半導体装置１００についての知見を得るうえでは好ましい。

以上のような点に鑑み、ここでは一例として、複数の半導体素子が積層された半導体装置を、次の図７に示すような構造とする。
図７は第１の実施の形態に係る半導体装置の一例を示す図である。図７（Ａ）は半導体装置の要部断面模式図、図７（Ｂ）は半導体装置のパッド及びＴＳＶの部分の斜視模式図である。

図７に示す半導体装置１００Ａは、第０層の半導体素子１１０上に、第１層、第２層、第３層の半導体素子１１１，１１２，１１３が積層されている。半導体装置１００Ａでは、半導体素子１１１，１１２，１１３のＴＳＶ１２９（１２９ａ，１２９ｂ，１２９ｃ）上のパッド１２５（１２５ａ，１２５ｂ，１２５ｃ）が、異なる平面サイズで形成されている。図７の例では、パッド１２５ａ〜１２５ｃが、上層になるに従い、平面サイズが順に小さくなるように形成されている。そのため、第３層の半導体素子１１３側から見ると、第２層の半導体素子１１２のパッド１２５ｂは、その外周部が第３層のパッド１２５ｃからはみ出し、第１層の半導体素子１１１のパッド１２５ａは、その外周部が第２層のパッド１２５ｂからはみ出すようになる。図７に示した半導体装置１００Ａは、このような構造を有している点で、上記図１に示した半導体装置１００と相違する。

半導体装置１００Ａに対するレーザ１４０の照射工程を含む検査は、例えば、次の図８〜図１０に示すようにして行うことができる。
図８〜図１０は第１の実施の形態に係る半導体装置の検査方法の一例を示す図である。

レーザ１４０の照射は、例えば、第１層〜第３層のパッド１２５ａ〜１２５ｃ及びＴＳＶ１２９ａ〜１２９ｃに定電圧が印加されている状態で、第３層の半導体素子１１３側から、半導体装置１００Ａ上を走査するようにして、行われる。

まず、図８（Ａ）に示すように、走査されるレーザ１４０が第３層のパッド１２５ｃに照射された場合について述べる。この場合は、レーザ１４０の照射により、第３層のパッド１２５ｃ及びその下のＴＳＶ１２９ｃが加熱される。第３層のパッド１２５ｃ及びＴＳＶ１２９ｃの双方、又はいずれかに不良箇所１４１が存在すれば、図８（Ｂ）の画像１４２には、コントラスト異常を含むパッド１２５ｃの像が表示される。

例えば、第３層のＴＳＶ１２９ｃに不良箇所１４１（リーク箇所）が存在すれば、画像１４２には、第３層のパッド１２５ｃからその外に広がるようなコントラスト異常が現れる。第３層のＴＳＶ１２９ｃの不良箇所１４１に起因したコントラスト異常は、画像１４２では、第２層のパッド１２５ｂ及び第１層のパッド１２５ａの上に現れるようになるため、第３層の不良箇所１４１に起因するものであると判別することができる。

第３層のパッド１２５ｃに照射されていたレーザ１４０の走査が進むと、図９（Ａ）に示すように、第２層のパッド１２５ｂにレーザ１４０が照射されるようになる。レーザ１４０は、その波長を選択することで、第３層の半導体素子１１３の保護膜１２７、多層配線１２１、半導体基板１２０、及び接着層１２８を透過させることができる。半導体装置１００Ａでは、第３層のパッド１２５ｃに比べて第２層のパッド１２５ｂが大きな平面サイズで形成されているため、第３層側から見て、第２層のパッド１２５ｂの、第３層のパッド１２５ｃと重ならない部分に、レーザ１４０が照射されるようになる。このように第２層のパッド１２５ｂにレーザ１４０が照射されることで、当該パッド１２５ｂが加熱され、更にその下のＴＳＶ１２９ｂも加熱される。第２層のパッド１２５ｂ及びＴＳＶ１２９ｂの双方、又はいずれかに不良箇所１４１が存在すれば、図９（Ｂ）の画像１４２には、コントラスト異常を含むパッド１２５ｂの像が表示される。

例えば、第２層のＴＳＶ１２９ｂに不良箇所１４１（リーク箇所）が存在すれば、画像１４２には、第２層のパッド１２５ｂからその外に広がるコントラスト異常が現れる。このコントラスト異常は、画像１４２では、第３層のパッド１２５ｃからではなく、その下にある第２層のパッド１２５ｂから広がり、更に第１層のパッド１２５ａの上に現れるようになる。そのため、第２層の不良箇所１４１に起因するものであると判別することができる。

尚、第２層のパッド１２５ｂへのレーザ１４０の照射により、その下のＴＳＶ１２９ｂと共に、第３層のＴＳＶ１２９ｃが加熱されてもよい。このときの画像１４２には、第２層のパッド１２５ｂから広がるコントラスト異常、及び第３層のパッド１２５ｃから広がるコントラスト異常が現れ得る。これらのコントラスト異常は、画像１４２では、パッド１２５ｂ，１２５ｃのいずれから広がっているかによって、判別することが可能である。

第２層のパッド１２５ｃに照射されていたレーザ１４０の走査が進むと、図１０（Ａ）に示すように、第１層のパッド１２５ａにレーザ１４０が照射されるようになる。所定波長のレーザ１４０は、第３層の半導体素子１１３の保護膜１２７、多層配線１２１、半導体基板１２０、及び接着層１２８、並びに、第２層の半導体素子１１２のＳｉＯ膜１２６、多層配線１２１、半導体基板１２０、及び接着層１２８を透過する。半導体装置１００Ａでは、第３層のパッド１２５ｃに比べて第２層のパッド１２５ｂが大きな平面サイズで形成され、第２層のパッド１２５ｂに比べて第１層のパッド１２５ａが大きな平面サイズで形成されている。そのため、第３層側から見て、第１層のパッド１２５ａの、第３層、第２層のパッド１２５ｃ，１２５ｂと重ならない部分に、レーザ１４０が照射されるようになる。このように第１層のパッド１２５ａにレーザ１４０が照射されることで、当該パッド１２５ａが加熱され、更にその下のＴＳＶ１２９ａも加熱される。第１層のパッド１２５ａ及びＴＳＶ１２９ａの双方、又はいずれかに不良箇所１４１が存在すれば、図１０（Ｂ）の画像１４２には、コントラスト異常を含むパッド１２５ａの像が表示される。

例えば、第１層のＴＳＶ１２９ａに不良箇所１４１（リーク箇所）が存在すれば、画像１４２には、第１層のパッド１２５ａからその外に広がるコントラスト異常が現れる。このコントラスト異常は、画像１４２では、第２層のパッド１２５ｂ及び第３層のパッド１２５ｃからではなく、それらの下にある第１層のパッド１２５ａから広がるため、第１層の不良箇所１４１に起因するものであると判別することができる。

尚、第１層のパッド１２５ａへのレーザ１４０の照射により、その下のＴＳＶ１２９ａと共に、第２層のＴＳＶ１２９ｂが加熱されてもよい。このときの画像１４２には、第１層のパッド１２５ａから広がるコントラスト異常、及び第２層のパッド１２５ｂから広がるコントラスト異常が現れ得る。これらのコントラスト異常は、画像１４２では、パッド１２５ａ，１２５ｂのいずれから広がっているかによって、判別することが可能である。

このように、図７に示した第１の実施の形態に係る半導体装置１００Ａでは、第１層〜第３層のパッド１２５ａ〜１２５ｃを、平面サイズが上層のものほど小さくなるように形成する。レーザ１４０が照射される第３層側から見ると、第２層のパッド１２５ｂは、第３層のパッド１２５ｃからはみ出した部分を有し、第１層のパッド１２５ａは、第２層のパッド１２５ｂ（及び第３層のパッド１２５ｃ）からはみ出した部分を有する。

このような半導体装置１００Ａによれば、第１層〜第３層のパッド１２５ａ〜１２５ｃにそれぞれレーザ１４０を照射し、ＴＳＶ１２９ａ〜１２９ｃを加熱することができる。各パッド１２５ａ，１２５ｂ，１２５ｃにレーザ１４０が照射されたときの電流の変化を示す画像１４２を基に、不良箇所１４１が存在する層を特定することが可能になる。

尚、上記の例では、第１層〜第３層のパッド１２５ａ〜１２５ｃを、平面サイズが上層のものほど小さくなるようにし、それぞれにレーザ１４０を照射することができるようにした。但し、パッド１２５ａ〜１２５ｃの形状は、上記の例に限定されるものではない。

図１１及び図１２は第１の実施の形態に係る半導体装置のパッド形状の別例を示す図である。尚、図１１及び図１２には、便宜上、第１層〜第３層のパッド１２５ａ〜１２５ｃ及びＴＳＶ１２９ａ〜１２９ｃのみ図示し、半導体装置１００Ａに含まれる他の要素については図示を省略している。図１１及び図１２において、（Ａ）は断面模式図、（Ｂ）は第３層側からの鳥瞰模式図である。

例えば、図１１（Ａ），（Ｂ）に示すように、第３層のパッド１２５ｃに対し、第２層のパッド１２５ｂを一方向に拡張し、第１層のパッド１２５ａを、第２層のパッド１２５ｂの拡張方向と異なる、他方向に拡張するようにしてもよい。或いは、ここでは図示を省略するが、第３層のパッド１２５ｃと同等平面サイズの第２層のパッド１２５ｂを一方向にずらして配置し、第３層，第２層のパッド１２５ｃ，１２５ｂと同等平面サイズの第１層のパッド１２５ａを他方向にずらして配置してもよい。尚、いずれの場合も、ＴＳＶ１２９ａ〜１２９ｃは対応した位置に配置することができる。

また、図１２（Ａ），（Ｂ）に示すように、第３層のパッド１２５ｃに開口部１５０ｃを設け、第２層のパッド１２５ｂには、第３層側から見て、第３層の開口部１５０ｃからパッド１２５ｂの一部がはみ出すように、開口部１５０ｂを設ける。同様に、第１層のパッド１２５ａには、第３層側から見て、第３層、第２層の開口部１５０ｃ，１５０ｂからパッド１２５ａの一部がはみ出すように、開口部１５０ａを設ける。パッド１２５ａ〜１２５ｃは、同等の平面サイズとすることができる。

これら図１１や図１２のような形状としても、パッド１２５ａ〜１２５ｃにそれぞれレーザ１４０を照射することができる。
また、上記の例では、第０層の半導体素子１１０上に、第１層〜第３層として３つの半導体素子１１１，１１２，１１３を順に積層した半導体装置１００Ａを例示したが、層数はこれに限定されるものではない。最下層の半導体素子上に複数の半導体素子が積層され、これらの半導体素子が各々のＴＳＶ及びその上のパッドを介して互いに接続された半導体装置であれば、各半導体素子のパッドに、レーザを照射する層側から見て重ならない部分を設ける上記手法が適用できる。

次に、第２の実施の形態について説明する。
この第２の実施の形態では、最下層（第０層）の半導体素子上に、５つの半導体素子が順に積層された半導体装置を例にして説明する。積層される各半導体素子は、それぞれ１つのパッドに複数のＴＳＶが接続された構造を有する。

図１３は第２の実施の形態に係る半導体装置の各層のパッド及び複数のＴＳＶの配置例を示す図であって、（Ａ）は第１層、（Ｂ）は第２層、（Ｃ）は第３層、（Ｄ）は第４層、（Ｅ）は第５層をそれぞれ示している。図１４は図１３の全層のパッド及び複数のＴＳＶを重ね合わせたときの配置例を示す図である。図１５は第２の実施の形態に係る半導体装置の一例の要部断面模式図であって、（Ａ）は図１４のＸ−Ｘ位置に相当する断面模式図、（Ｂ）は図１４のＹ−Ｙ位置に相当する断面模式図、（Ｃ）は図１４のＺ−Ｚ位置に相当する断面模式図である。以下、図１３〜図１５を参照して、第２の実施の形態に係る半導体装置について説明する。

第２の実施の形態に係る半導体装置１００Ｂは、最下層（第０層）の半導体素子１１０上に積層される、第１層、第２層、第３層、第４層、第５層の各半導体素子１１１，１１２，１１３，１１４，１１５を含む。

第１層の半導体素子１１１は、図１３（Ａ）に示すような、複数（ここでは一例として１６個）のＴＳＶ１２９ａと、それらのＴＳＶ１２９ａが接続される１つのパッド１２５ａを有している。ＴＳＶ１２９ａは、例えば図１３（Ａ）のように、縦横に整列配置される。パッド１２５ａには、ＴＳＶ１２９ａが配置されない箇所（この例では９箇所）に、所定の平面サイズの開口部１６０ａが設けられている。図１３（Ａ）に太点線で示した枠１７０は、後述する第５層（最上層）のパッド１２５ｅに設けられる開口部１６０ｅのサイズを表している。第１層のパッド１２５ａに設ける開口部１６０ａは、第１層のパッド１２５ａと第５層のパッド１２５ｅを重ね合わせて配置したときに、第５層側から見て、第５層の開口部１６０ｅから第１層のパッド１２５ａの所定部位がはみ出すようなサイズで、設けられている。

第２層の半導体素子１１２は、図１３（Ｂ）に示すような、複数（ここでは一例として１６個）のＴＳＶ１２９ｂと、それらのＴＳＶ１２９ｂが接続される１つのパッド１２５ｂを有している。第２層のＴＳＶ１２９ｂは、第１層のＴＳＶ１２９ａと対応する位置に設けられている。パッド１２５ｂには、ＴＳＶ１２９ｂが配置されない箇所（この例では９箇所）に、所定の平面サイズの開口部１６０ｂが設けられている。図１３（Ｂ）に示した枠１７０は、上記図１３（Ａ）同様、第５層のパッド１２５ｅに設ける開口部１６０ｅのサイズである。第２層のパッド１２５ｂの開口部１６０ｂは、第２層のパッド１２５ｂと第５層のパッド１２５ｅを重ね合わせて配置したときに、第５層側から見て、第５層の開口部１６０ｅから第２層のパッド１２５ｂの所定部位がはみ出すようなサイズで、設けられている。

第３層の半導体素子１１３は、図１３（Ｃ）に示すような、複数（ここでは一例として１６個）のＴＳＶ１２９ｃと、それらのＴＳＶ１２９ｃが接続される１つのパッド１２５ｃを有している。第３層のＴＳＶ１２９ｃは、第１層のＴＳＶ１２９ａ及び第２層のＴＳＶ１２９ｂと対応する位置に設けられている。パッド１２５ｃには、ＴＳＶ１２９ｃが配置されない箇所（この例では９箇所）に、所定の平面サイズの開口部１６０ｃが設けられている。図１３（Ｃ）に示した枠１７０は、上記図１３（Ａ），（Ｂ）同様、第５層のパッド１２５ｅに設ける開口部１６０ｅのサイズである。第３層のパッド１２５ｃの開口部１６０ｃは、第３層のパッド１２５ｃと第５層のパッド１２５ｅを重ね合わせて配置したときに、第５層側から見て、第５層の開口部１６０ｅから第３層のパッド１２５ｃの所定部位がはみ出すようなサイズで、設けられている。

第４層の半導体素子１１４は、図１３（Ｄ）に示すような、複数（ここでは一例として１６個）のＴＳＶ１２９ｄと、それらのＴＳＶ１２９ｄが接続される１つのパッド１２５ｄを有している。第４層のＴＳＶ１２９ｄは、第１層〜第３層のＴＳＶ１２９ａ〜１２９ｃと対応する位置に設けられている。パッド１２５ｄには、ＴＳＶ１２９ｄが配置されない箇所（この例では９箇所）に、所定の平面サイズの開口部１６０ｄが設けられている。図１３（Ｄ）に示した枠１７０は、上記図１３（Ａ）〜（Ｃ）同様、第５層のパッド１２５ｅに設ける開口部１６０ｅのサイズである。第４層のパッド１２５ｄの開口部１６０ｄは、第４層のパッド１２５ｄと第５層のパッド１２５ｅを重ね合わせて配置したときに、第５層側から見て、第５層の開口部１６０ｅから第４層のパッド１２５ｄの所定部位がはみ出すようなサイズで、設けられている。

第５層の半導体素子１１５は、図１３（Ｅ）に示すような、複数（ここでは一例として１６個）のＴＳＶ１２９ｅと、それらのＴＳＶ１２９ｅが接続される１つのパッド１２５ｅを有している。第５層のＴＳＶ１２９ｅは、第１層〜第４層のＴＳＶ１２９ａ〜１２９ｄと対応する位置に設けられている。パッド１２５ｅには、ＴＳＶ１２９ｅが配置されない箇所（この例では９箇所）に、上記図１３（Ａ）〜（Ｄ）に示した枠１７０に相当する所定の平面サイズの開口部１６０ｅが設けられている。

上記のような第１層〜第５層の半導体素子１１１〜１１５を積層すると、パッド１２５ａ〜１２５ｅ及びＴＳＶ１２９ａ〜１２９ｅは、図１４に示すような配置となる（図１４ではＴＳＶ１２９ａ〜１２９ｅのうち最上層のＴＳＶ１２９ｅのみ図示）。ここで注目すべきは、最上層となる第５層のパッド１２５ｅの開口部１６０ｅから、下層にある第１層〜第４層のパッド１２５ａ〜１２５ｄのいずれもが部分的にはみ出している点である。この図１４の例では、第１層〜第４層の４つのパッド１２５ａ〜１２５ｄの各一部が、第５層の開口部１６０ｅの４辺からそれぞれはみ出す配置となっている。第１層〜第４層のパッド１２５ａ〜１２５ｄには、各一部が、図１４の例のように第５層の開口部１６０ｅ内の異なる領域にはみ出すよう、開口部１６０ａ〜１６０ｄが上記図１３（Ａ）〜（Ｄ）に示したように設けられる。

第１層〜第５層の半導体素子１１１〜１１５が積層された半導体装置１００Ｂの、図１４に示したＸ−Ｘ位置、Ｙ−Ｙ位置、Ｚ−Ｚ位置に相当する断面は、図１５（Ａ）〜（Ｃ）に示すようになる。

図１５（Ａ）に示すように、第１層〜第５層の半導体素子１１１〜１１５のＴＳＶ１２９ａ〜１２９ｅは、互いに対応する位置に設けられており、ＴＳＶ１２９ａ〜１２９ｅ上には、それぞれパッド１２５ａ〜１２５ｅが設けられている。パッド１２５ａ〜１２５ｅの開口部１６０ａ〜１６０ｅが設けられている領域では、図１５（Ｂ），（Ｃ）に示すように、第５層側から見て、第５層の開口部１６０ｅから、第１層〜第４層のパッド１２５ａ〜１２５ｄの各一部がはみ出している。

即ち、図１５（Ｂ）（Ｙ−Ｙ位置）では、Ｙ１部のように、第５層側から見て、第２層及び第４層のパッド１２５ｂ，１２５ｄが、第５層の開口部１６０ｅからはみ出すように設けられている。図１５（Ｃ）（Ｚ−Ｚ位置）では、Ｚ１部のように、第５層側から見て、第１層及び第３層のパッド１２５ａ，１２５ｃが、第５層の開口部１６０ｅからはみ出すように設けられている。

従って、このような半導体装置１００Ｂに対し、ＯＢＩＲＣＨ法のようなレーザ照射工程を含む検査を実施する場合には、第１層〜第５層のパッド１２５ａ〜１２５ｅにそれぞれ、半導体装置１００Ｂを破壊することなく、レーザを照射することができる。

図１６及び図１７はレーザ照射工程を含む検査で得られる画像の説明図である。図１６は不良箇所が存在する各層の画像を便宜的に分離して模式的に示した図であって、（Ａ）は第１層、（Ｂ）は第２層、（Ｃ）は第３層、（Ｄ）は第４層、（Ｅ）は第５層をそれぞれ示している。図１７は検査で得られる画像の例を模式的に示す図である。

検査では、例えば、パッド１２５ａ〜１２５ｅ及びＴＳＶ１２９ａ〜１２９ｅに定電圧が印加されている状態で、第５層の半導体素子１１５側から、半導体装置１００Ｂ上を走査するようにして、レーザ照射が行われる。そして、そのときにパッド１２５ａ〜１２５ｅ及びＴＳＶ１２９ａ〜１２９ｅを流れる電流の変化が検出され、その電流の変化を示す画像１４２が取得される。

例えば、最上層の第５層のパッド１２５ｅにレーザ照射が行われることで得られる画像１４２には、不良箇所１４１（リーク箇所）のあるＴＳＶ１２９ｅの近傍に、パッド１２５ｅから広がるコントラスト異常が現れるようになる（図１６（Ｅ）及び図１７）。このコントラスト異常は、第１層〜第４層のパッド１２５ａ〜１２５ｄの上に現れることから（図１７）、第５層の不良箇所１４１に起因するものであることを判別することができる。更に、コントラスト異常の箇所から、第５層のいずれのＴＳＶ１２９ｅに不良箇所１４１が存在しているのかを判別することができる。

第４層のパッド１２５ｄには、第５層のパッド１２５ｅの開口部１６０ｅからはみ出した部分に、レーザ照射が行われる。このとき得られる画像１４２には、不良箇所１４１（リーク箇所）のあるＴＳＶ１２９ｄの近傍に、パッド１２５ｄから広がるコントラスト異常が現れるようになる（図１６（Ｄ）及び図１７）。このコントラスト異常は、第４層のパッド１２５ｄから広がり、パッド１２５ｄに隣接する第３層のパッド１２５ｃの上、第１層のパッド１２５ａの上に現れるようになる（図１７）。このことから、コントラスト異常が、第４層の不良箇所１４１に起因するもので、いずれのＴＳＶ１２９ｄの不良箇所１４１に起因するものであるのかを判別することができる。

尚、第４層のパッド１２５ｄへのレーザ照射の際、その下のＴＳＶ１２９ｄと共に、第５層のＴＳＶ１２９ｅが加熱されてもよい。このときの画像１４２には、第４層のパッド１２５ｄから広がるコントラスト異常、及び第５層のパッド１２５ｅから広がるコントラスト異常が現れ得る。これらのコントラスト異常は、パッド１２５ｄ，１２５ｅのいずれから広がっているかによって、判別することが可能である。

第３層、第２層、第１層のパッド１２５ｃ，１２５ｂ，１２５ａにレーザ照射が行われることで得られる画像１４２についても同様のことが言える。
即ち、第３層のパッド１２５ｃには、開口部１６０ｅからはみ出した部分に、レーザ照射が行われる。このとき得られる画像１４２には、不良箇所１４１（リーク箇所）のあるＴＳＶ１２９ｃの近傍に、パッド１２５ｃから広がるコントラスト異常が現れるようになる（図１６（Ｃ）及び図１７）。このコントラスト異常は、第３層のパッド１２５ｃから広がり、パッド１２５ｃに隣接する第２層のパッド１２５ｂの上、第４層のパッド１２５ｄの下に現れるようになる（図１７）。このことから、コントラスト異常が、第３層の不良箇所１４１に起因するもので、いずれのＴＳＶ１２９ｃの不良箇所１４１に起因するものであるのかを判別することができる。

第２層のパッド１２５ｂには、開口部１６０ｅからはみ出した部分に、レーザ照射が行われる。このとき得られる画像１４２には、不良箇所１４１（リーク箇所）のあるＴＳＶ１２９ｂの近傍に、パッド１２５ｂから広がるコントラスト異常が現れるようになる（図１６（Ｂ）及び図１７）。このコントラスト異常は、第２層のパッド１２５ｂから広がり、パッド１２５ｂに隣接する第３層のパッド１２５ｃの下、第１層のパッド１２５ａの上に現れるようになる（図１７）。このことから、コントラスト異常が、第２層の不良箇所１４１に起因するもので、いずれのＴＳＶ１２９ｂの不良箇所１４１に起因するものであるのかを判別することができる。

第１層のパッド１２５ａには、開口部１６０ｅからはみ出した部分に、レーザ照射が行われる。このとき得られる画像１４２には、不良箇所１４１（リーク箇所）のあるＴＳＶ１２９ａの近傍に、パッド１２５ａから広がるコントラスト異常が現れるようになる（図１６（Ａ）及び図１７）。このコントラスト異常は、第１層のパッド１２５ａから広がり、パッド１２５ａに隣接する第４層のパッド１２５ｄの下、第２層のパッド１２５ｂの下に現れるようになる。このことから、コントラスト異常が、第１層の不良箇所１４１に起因するもので、いずれのＴＳＶ１２９ａの不良箇所１４１に起因するものであるのかを判別することができる。

このように、第２の実施の形態に係る半導体装置１００Ｂでは、最上層のパッド１２５ｅの開口部１６０ｅから、下層のパッド１２５ａ〜１２５ｄの各一部がはみ出すように、第１層〜第５層のパッド１２５ａ〜１２５ｅを形成する。最上層（第５層）側から見て、パッド１２５ａ〜１２５ｅが、互いに重ならずに開口部１６０ｅ内にはみ出す部分を有することで、パッド１２５ａ〜１２５ｅにそれぞれレーザ照射を行い、ＴＳＶ１２９ａ〜１２９ｅを加熱することができる。パッド１２５ａ〜１２５ｅにレーザ照射を行ったときの電流の変化を示す画像１４２から、不良箇所１４１が存在する層、その層内の不良箇所１４１が存在するＴＳＶ１２９を特定することが可能になる。

尚、以上の説明では、レーザ照射を行ったときに半導体装置１００Ａ，１００Ｂから出力される電流の変化を検出することで、不良箇所の検査を行う場合を例にした。上記のようなレーザ照射工程を含む検査では、このような電流の変化を検出するほか、電圧の変化を検出するようにしてもよい。また、無バイアス状態の半導体装置１００Ａ，１００Ｂに上記のようなレーザ照射を行ったときの、半導体装置１００Ａ，１００Ｂから出力（放射）される電磁波を検出することで、不良箇所の検査を行うことも可能である。

また、以上の説明では、走査しながらレーザ照射を行うようにしたが、レーザは必ずしも走査しながら照射することを要せず、例えば、照射方向から見て、上層のパッドからはみ出している下層のパッド部分等、特定の箇所に選択的に照射することも可能である。

尚、以上説明した半導体装置１００Ａ，１００Ｂの検査は、例えば、次の図１８に示すような検査装置２００を用いて実施することができる。
図１８は検査装置の一例を示す図である。

図１８に示す検査装置２００は、照射部２０１、走査部２０２、検出部２０３、記憶部２０４、画像生成部２０５、表示部２０６、判定部２０７、及び制御部２０８を含む。
照射部２０１は、半導体装置１００Ａ，１００Ｂ等の検査対象３００に対し、レーザ等のエネルギービームを照射する。

走査部２０２は、照射部２０１によって照射されるエネルギービームの、検査対象３００に対する照射位置を制御する。
検出部２０３は、照射部２０１によってエネルギービームが照射された検査対象３００から出力される信号（電流、電圧、電磁波等）を検出する。

記憶部２０４は、検出部２０３によって検出された信号を記憶する。
画像生成部２０５は、検出部２０３によって検出され、記憶部２０４によって記憶された信号のデータを用いて、検査対象３００の、エネルギービームが照射された領域についての画像（コントラスト像等）を生成する。尚、画像生成部２０５によって生成された画像のデータは、記憶部２０４に記憶されてもよい。

表示部２０６は、画像生成部２０５によって生成された画像を表示装置（モニタ）２０６ａに表示する。
判定部２０７は、画像生成部２０５によって生成された画像に基づき、検査対象３００の、エネルギービームが照射された領域について、不良箇所の有無を判定する。例えば、判定部２０７は、画像生成部２０５によって生成されたコントラスト像から、予め設定された閾値以上或いは閾値以下のコントラストを示す箇所（コントラスト異常箇所）を抽出し、その抽出した箇所を不良箇所と判定する。或いは、判定部２０７は、予め取得され、記憶部２０４に記憶された、不良箇所を含まないコントラスト像と、画像生成部２０５によって生成されたコントラスト像との比較を行い、コントラスト異常箇所を抽出し、その抽出した箇所を不良箇所と判定する。尚、コントラスト像の比較は、例えば、２つのコントラスト像（画像のデータ）の差分を求めることで行うことができる。

制御部２０８は、上記の照射部２０１、走査部２０２、検出部２０３、記憶部２０４、画像生成部２０５、表示部２０６、及び判定部２０７の処理動作を制御する。
このような構成を有する検査装置２００を用いて、上記のような半導体装置１００Ａ，１００Ｂの検査を実施することができる。

以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１）第１半導体素子と、
前記第１半導体素子の上方に配設された第２半導体素子と、
を含み、
前記第１半導体素子は、第１ビアと、該第１ビア上に配設された第１パッドとを備え、
前記第２半導体素子は、前記第１ビア及び前記第１パッドの上方に配設された第２ビアと、該第２ビア上に配設された第２パッドとを備え、
前記第１パッドが、前記第２半導体素子側から見て、前記第２パッドからはみ出すことを特徴とする半導体装置。

（付記２）前記第２半導体素子側から見て、前記第１パッドが前記第２パッドの側方にはみ出すことを特徴とする付記１に記載の半導体装置。
（付記３）前記第２パッドが開口部を有し、
前記第２半導体素子側から見て、前記第１パッドが前記開口部内にはみ出すことを特徴とする付記１に記載の半導体装置。

（付記４）前記第１ビアは、前記第１半導体素子を貫通し、
前記第２ビアは、前記第２半導体素子を貫通することを特徴とする付記１乃至３のいずれかに記載の半導体装置。

（付記５）前記第２半導体素子は、前記第１半導体素子上に積層され、
前記第２ビアは、前記第１パッドに接続されることを特徴とする付記１乃至４のいずれかに記載の半導体装置。

（付記６）第１半導体素子と、
前記第１半導体素子の上方に配設された第２半導体素子と、
を含み、
前記第１半導体素子は、第１ビアと、該第１ビア上に配設された第１パッドとを備え、
前記第２半導体素子は、前記第１ビア及び前記第１パッドの上方に配設された第２ビアと、該第２ビア上に配設された第２パッドとを備え、
前記第１パッドが、前記第２半導体素子側から見て、前記第２パッドからはみ出す半導体装置の検査方法であって、
前記第２パッドからはみ出す前記第１パッドに、前記第２半導体素子側からエネルギービームを照射する工程と、
前記第１パッドに前記エネルギービームを照射したときに前記半導体装置から出力される信号を検出する工程と、
を含むことを特徴とする検査方法。

（付記７）前記信号を検出する工程は、前記第１パッドに前記エネルギービームを照射したときに前記第１パッドと前記第１ビアに流れる電流を検出する工程を含むことを特徴とする付記６に記載の検査方法。

（付記８）検出された前記信号に基づいて、前記半導体装置の前記第１パッド及び前記第２パッドを含む画像を生成する工程を更に含むことを特徴とする付記６又は７に記載の検査方法。

（付記９）検出された前記信号に基づいて、前記第１パッド及び前記第１ビアの不良箇所の有無を判定する工程を更に含むことを特徴とする付記６乃至８のいずれかに記載の検査方法。

１００，１００Ａ，１００Ｂ半導体装置
１１０，１１１，１１２，１１３，１１４，１１５半導体素子
１２０半導体基板
１２１多層配線
１２２，１２６ＳｉＯ膜
１２３導電パターン
１２４絶縁膜
１２５，１２５ａ，１２５ｂ，１２５ｃ，１２５ｄ，１２５ｅパッド
１２７保護膜
１２８接着層
１２８ａオーバーエッチング
１２９，１２９ａ，１２９ｂ，１２９ｃ，１２９ｄ，１２９ｅＴＳＶ
１２９ｍ材料
１３０開口部
１３１バリアメタル膜
１４０レーザ
１４１不良箇所
１４２画像
１５０ａ，１５０ｂ，１５０ｃ，１６０ａ，１６０ｂ，１６０ｃ，１６０ｄ，１６０ｅ開口部
１７０枠
２００検査装置
２０１照射部
２０２走査部
２０３検出部
２０４記憶部
２０５画像生成部
２０６表示部
２０７判定部
２０８制御部
３００検査対象
１０００試料
１００１導電部
１００２エネルギービーム

Claims

第１半導体素子と、
前記第１半導体素子の上方に配設された第２半導体素子と、
前記第２半導体素子の上方に配設された第３半導体素子と、
を含み、
前記第１半導体素子は、第１ビアと、該第１ビア上に配設された第１パッドとを備え、
前記第２半導体素子は、前記第１ビア及び前記第１パッドの上方に配設された第２ビアと、該第２ビア上に配設された第２パッドとを備え、
前記第３半導体素子は、前記第２ビア及び前記第２パッドの上方に配設された第３ビアと、該第３ビア上に配設された第３パッドとを備え、
前記第１ビア、前記第２ビア及び前記第３ビアが互いに対応する位置に配設され、
前記第３半導体素子側から見て、前記第２パッドが前記第３パッドからはみ出し、前記第１パッドが前記第３パッド及び前記第２パッドからはみ出すことを特徴とする半導体装置。
前記第３半導体素子側から見て、前記第２パッドが前記第３パッドの側方にはみ出し、前記第１パッドが前記第３パッドの側方及び前記第２パッドの側方にはみ出すことを特徴とする請求項１に記載の半導体装置。
前記第３パッドが第１開口部を有し、
前記第２パッドが、前記第３半導体素子側から見て、前記第１開口部内に前記第２パッドの一部がはみ出すように設けられた第２開口部を有し、
前記第３半導体素子側から見て、前記第１パッドが前記第１開口部内及び前記第２開口部内にはみ出すことを特徴とする請求項１に記載の半導体装置。
第１半導体素子と、
前記第１半導体素子の上方に配設された第２半導体素子と、
前記第２半導体素子の上方に配設された第３半導体素子と、
を含み、
前記第１半導体素子は、第１ビアと、該第１ビア上に配設された第１パッドとを備え、
前記第２半導体素子は、前記第１ビア及び前記第１パッドの上方に配設された第２ビアと、該第２ビア上に配設された第２パッドとを備え、
前記第３半導体素子は、前記第２ビア及び前記第２パッドの上方に配設された第３ビアと、該第３ビア上に配設された第３パッドとを備え、
前記第１ビア、前記第２ビア及び前記第３ビアが互いに対応する位置に配設され、
前記第３半導体素子側から見て、前記第２パッドが前記第３パッドからはみ出し、前記第１パッドが前記第３パッド及び前記第２パッドからはみ出す半導体装置の検査方法であって、
前記第３パッドからはみ出す前記第２パッドに、前記第３半導体素子側から第１エネルギービームを照射する工程と、
前記第２パッドに前記第１エネルギービームを照射したときに前記半導体装置から出力される第１信号を検出する工程と、
前記第３パッド及び前記第２パッドからはみ出す前記第１パッドに、前記第３半導体素子側から第２エネルギービームを照射する工程と、
前記第１パッドに前記第２エネルギービームを照射したときに前記半導体装置から出力される第２信号を検出する工程と、
を含むことを特徴とする検査方法。
前記第１信号を検出する工程は、前記第２パッドに前記第１エネルギービームを照射したときに前記第２パッドと前記第２ビアに流れる第１電流を検出する工程を含み、
前記第２信号を検出する工程は、前記第１パッドに前記第２エネルギービームを照射したときに前記第１パッドと前記第１ビアに流れる第２電流を検出する工程を含むことを特徴とする請求項４に記載の検査方法。
検出された前記第１信号及び第２信号に基づいて、前記半導体装置の前記第１パッド、前記第２パッド及び前記第３パッドを含む画像を生成する工程を更に含むことを特徴とする請求項４又は５に記載の検査方法。