JP5804688B2 - 低ドロップアウトリニアレギュレータ - Google Patents

Description

本発明は、低ドロップアウトリニアレギュレータに関する。

電子回路におけるレギュレータは、特定の許容範囲内に維持される定電圧を特定の素子に供給し正常動作を確保するために用いられている。低ドロップアウトリニアレギュレータ（ＬＤＯレギュレータ：Low Dropout Voltage Regulator）は、特許文献１と特許文献２に開示されている。

図１は、従来技術におけるＬＤＯレギュレータの構成を示すブロック図である。従来技術におけるＬＤＯレギュレータ１００は、順次に縦列接続されている差動増幅器Ａ０と、第１反転増幅器Ａ１と、第２反転増幅器Ａ２とを備え、差動増幅器Ａ０の入力端refに基準電圧ＲＥＦ０が接続され、第１反転増幅器Ａ１の出力端に第１反転増幅器の出力負荷Ｌ１が接続され、第２反転増幅器Ａ２の出力端と差動増幅器Ａ０の反転入力端ｆｂの間に帰還回路Ｆが接続されている。これにより、差動増幅器Ａ０と、第１反転増幅器Ａ１と、第２反転増幅器Ａ２と、帰還回路Ｆとは、電圧安定効果のある負帰還増幅回路をなしている。第２反転増幅器Ａ２の出力端は、ＬＤＯレギュレータ１００の出力端をなしている。ＬＤＯレギュレータ１００は、非反転増幅器Ａ３と末端反転増幅器Ａ４とをさらに備えており、非反転増幅器Ａ３と末端反転増幅器Ａ４とは、ＬＤＯレギュレータ１００における電流制限回路をなしている。非反転増幅器Ａ３の入力端は、第１反転増幅器Ａ１の出力端に接続され、非反転増幅器Ａ３の出力端は、末端反転増幅器Ａ４の入力端に接続され、末端反転増幅器Ａ４の出力端は、第１反転増幅器Ａ１の出力端に接続され、また、第１反転増幅器Ａ１と共に第１反転増幅器Ａ１の出力負荷Ｌ１を共用している。末端反転増幅器Ａ４からの出力電圧は、第２反転増幅器Ａ２の入力端の電圧を安定させるために用いられている。ＬＤＯレギュレータ１００の動作過程において、外部負荷の電流が増大すると、レギュレータの出力端の電流もそれに応じて増大することになる。外部負荷が小さい場合は、負帰還増幅回路が動作し、外部へ安定した電圧を出力し、外部負荷の電流が一定程度まで上昇した場合は、第１反転増幅器をオフさせると共に、末端反転増幅器をオンさせることで、電流制限回路は動作を開始し、第２反転増幅器Ａ２の入力端電圧を安定させ、また、ＬＤＯレギュレータに、安定した電流を外部へ出力させる。

従来のレギュレータの使用において、通常、レギュレータの出力端における電流が小さい（例えば、無負荷）場合は、システムにおける各部（例えば、差動増幅器、第１反転増幅器、及び/又は第１反転増幅器の出力負荷）の内部の静電流が小さく、これにより、内部消耗を低減し効率を向上することが望まれている。しかし、レギュレータが大電流又は通常動作電流の動作状態にある場合は、出力パワーに対して内部消耗が無視してよいほど小さいため、内部電流をある程度大きくすることで、システム各部の応答性及び安定性を向上することも望まれている。このような目的を達成するために、採用可能な方法としては、差動増幅器及び/又は第１反転増幅器の各段の電流の変化傾向をＬＤＯレギュレータの出力端の電流の変化傾向と一致させる方法がある。

しかし、前述の方法は、末端反転増幅器の出力電圧の利得を低減してしまう恐れがある。以下、図２に示すＬＤＯレギュレータの具体的な回路図を参照しながら、この問題について具体的に説明する。

図２は、図１に示すＬＤＯレギュレータの具体的な回路図である。第１反転増幅器Ａ１は、ＰＭＯＳ電界効果トランジスタＰ１を含み、Ｐ１のゲートは、第１反転増幅器Ａ１の入力端として差動増幅器Ａ０の出力端と接続され、Ｐ１のドレーンは第１反転増幅器Ａ１の出力端をなしている。本願でいう「接続」とは、両者が直接電気接続されていることをいう。第２反転増幅器Ａ２は、ＰＭＯＳ電界効果トランジスタＰ２を含み、Ｐ２のゲートは、第２反転増幅器Ａ２の入力端としてＰ１のドレーンと接続され、Ｐ２のドレーンは第２反転増幅器Ａ２の出力端、すなわち、ＬＤＯレギュレータの出力端をなしている。帰還回路Ｆは、抵抗Ｒ１とＲ２を含む。第１反転増幅器の出力負荷Ｌ１は、２つのＮＭＯＳ電界効果トランジスタＮ１とＮ２を含み、Ｎ１とＮ２のドレーンは共にＰ１の出力端に接続され、Ｎ１とＮ２のソースは共に接地され、また、Ｎ１のゲートには基準電圧ＲＥＦ１が接続され、ゲート電圧を一定に保っている。非反転増幅器Ａ３の入力端はＰ１の出力端と接続されている。非反転増幅器Ａ３は、ＮＭＯＳ電解効果トランジスタＮ３とＮ４、ＰＭＯＳ電界効果トランジスタＰ３及び抵抗Ｒｔを含む。Ｐ３のゲートは、非反転増幅器Ａ３の入力端をなす。Ｐ３とＰ２のゲートは互いに接続され、Ｐ２とＰ３のソースは共に定電圧源に接続されているため、Ｐ３とＰ２はカレントミラー回路をなしている。カレントミラー回路の特性から、Ｐ２のソースとドレーン間に流れる電流ＩＰ２は、Ｐ３のソースとドレーン間に流れる電流ＩＰ3と正比例する。ＮＭＯＳ電界効果トランジスタＮ３のゲートとドレーンは、Ｐ３のドレーンに接続され、ダイオード接続をなしており、Ｐ３のソースとドレーン間とのに流れる電流ＩＰ3は、Ｎ３のドレーンとソースとの間に流れる電流ＩＮ3と等しい。ＮＭＯＳ電界効果トランジスタＮ３とＮ４のゲートは互いに接続され、ソースは共に接地されているため、Ｎ３とＮ４は他のカレントミラー回路をなしている。電流ＩＮ３は電流ＩＮ４と正比例する。ＮＭＯＳ電界効果トランジスタＮ４は、抵抗Ｒｔに接続され、非反転増幅器Ａ３の出力端は、ＮＭＯＳ電界効果トランジスタＮ４と抵抗Ｒｔとの接続点となる。非反転増幅器Ａ３において、Ｐ３とＮ３はソース共通反転増幅器をなし、Ｐ３に入力された電圧は、このソース共通反転増幅器で反転及び増幅されてＮ４に出力され、Ｎ４とＲｔは他のソース共通反転増幅器をなしているため、電圧は再度反転及び増幅される。このため、電圧は２回反転増幅されるため、増幅器Ａ３は、非反転増幅器である。

第１反転増幅器の負荷Ｌ１におけるＮＭＯＳ電界効果トランジスタＮ２のゲートは、非反転増幅器Ａ３におけるＮＭＯＳ電界効果トランジスタＮ３のゲートに接続され、かつ、Ｎ２とＮ３のソースは共に接地されるため、Ｎ２とＮ３はさらに他のカレントミラー回路をなしており、ＮＭＯＳ電界効果トランジスタＮ３における電流ＩＮ３は電流ＩＮ２と正比例する。なお、Ｐ２のソースとドレーンとの間に流れる電流ＩＰ2は、抵抗Ｒ１の回路の電流とＬＤＯレギュレータ回路の出力端の電流に分岐するが、抵抗Ｒ１の回路における電流が無視してよいほど小さいため、実際に、電流ＩＰ2はＬＤＯレギュレータ回路の出力端の電流と等しい。このため、前述のように、ＮＭＯＳ電界効果トランジスタＮ３における電流ＩＮ３は電流ＩＮ２と正比例し、また、ＩＮ3＝ＩＰ3であり、ＩＰ３はＩＰ2とも正比例するため、ＩＮ２はＩＰ２と正比例する。即ち、ＮＭＯＳ電界効果トランジスタＮ２における電流は、ＬＤＯレギュレータの出力端の電流と略正比例する。これにより、Ｎ２における電流の変化傾向は、ＬＤＯレギュレータの出力端の電流変化傾向と一致し、両者は同相での変化を呈する。このため、ＬＤＯレギュレータの出力端の電流が増大すると、ＮＭＯＳ電界効果トランジスタＮ２における電流が増大し、ＮＭＯＳ電界効果トランジスタＮ２のドレーン-ソース間電圧が上昇する。

ＮＭＯＳ電界効果トランジスタＮ１とＮ２は、第１反転増幅器の負荷として末端反転増幅器Ｐ４の出力端とも接続されている。ＮＭＯＳ電界効果トランジスタＮ１とＮ２は、全体として１つのＮＭＯＳ電界効果トランジスタと見なすこともでき、また、説明を簡略化するために、ここでは、この等価のＮＭＯＳ電界効果トランジスタも、ＮＩとＮ２からなる第１反転増幅器の出力負荷を代表する符号Ｌ１で表示することにする。ＬＤＯレギュレータの出力端の電流が増大する場合、Ｌ１における電流が増大し、Ｌ１のドレーン-ソース間電圧が上昇する。Ｐ４とＬ１はソース共通反転増幅器をなし、Ｐ４のドレーンは、このソース共通反転増幅器の出力端をなし、その出力電圧と電流は、図３に示す曲線のように変化している。図３は、図１におけるＰＭＯＳ電解効果トランジスタＰ４と第１反転増幅器の出力負荷Ｌ１がなすソース共通反転増幅器の出力電圧曲線を示している。実線で示した曲線は、ＮＭＯＳ電解効果トランジスタＬ１の出力電圧と出力電流との関係を示し、三角形符号のある曲線は、Ｐ４の出力電圧と出力電流との関係を示し、２つの曲線の交点の横座標は、ソース共通増幅器の出力電圧を示し、縦座標は、ソース共通増幅器の出力電流を示す。図3から分かるように、Ｌ１のゲート-ソース間電圧が安定している状態で、Ｐ４のソース-ゲート間電圧の上昇に応じて、該ソース共通増幅器の出力電圧は、Ｖ１からＶ２へ変化し、このとき、Ｐ４からの出力電圧の利得は、（Ｖ２−Ｖ１）/△Ｖｉｎ（ここで、△Ｖｉｎは、Ｐ４の入力電圧Ｖｇｓの変化量、すなわち、Ｖｐ４ｇｓ２−Ｖｐ４ｇｓ１を示す）である。しかし、前述の接続方法により、Ｌ１の出力電圧を、ＬＤＯレギュレータの出力端の電流の増大に応じて昇圧させようとすると、このときのＬ１の曲線も図３に示すようにそれに応じて上昇していく。このとき、ソース共通増幅器の出力電圧は、Ｖ２未満のＶ３に変化し、Ｐ４からの出力電圧の利得は、（Ｖ３−Ｖ１）/△Ｖｉｎとなる。このため、図３を参照して分かるように、Ｌ１の出力電圧は、ＬＤＯレギュレータの出力端の電流の増大に応じて昇圧し、Ｐ４の出力電圧の利得は、それに応じて減少する。非反転増幅器Ａ３と末端反転増幅器Ａ４（即ち、Ｐ４）からなる電流制限回路の利得は、非反転増幅器における各増幅器の利得と末端反転増幅器Ａ４の利得の乗積と等しく、Ｐ４の出力電圧の利得の減少は、電流制限回路全体の出力電圧の利得の減少を意味している。以上の説明から、前述の従来技術におけるＬＤＯレギュレータの出力端の電流の増大は、末端反転増幅器Ａ４及び末端反転増幅器を含む電流制限回路全体の出力電圧の利得に多大な影響を及ぼしていることがわかる。

末端反転増幅器Ａ４の出力電圧の利得の減少により、先ず、第2反転増幅器Ａ２の入力端（第１反転増幅器Ａ１の出力端）の電圧を精確に安定させることができず、次に、ＬＤＯレギュレータ回路の製造工程に悪影響を及ぼす等の問題がある。ＬＤＯレギュレータは、製品製造後期に、非反転増幅器Ａ３におけるＲｔの抵抗値を調整する必要があり、例えば、レーザ切断等の方法で、ばらつきをなくし、Ｐ２からの高精度の制限電流が得られる。しかし、末端反転増幅器Ａ４の出力電圧の利得の減少により、この後期の調整の精度が低下し、高精度の制限電流が得られなくなる。

本発明は、前述のような従来技術の問題を解決するためになされたものであり、末端反転増幅器の出力利得がＬＤＯレギュレータの出力端の電流変化により影響されないＬＤＯレギュレータを提供することを目的とする。

本発明による低ドロップアウトリニアレギュレータは、差動増幅器と、差動増幅器と縦列接続され、出力端に出力負荷が接続されている第１反転増幅器と、末端反転増幅器と、を備え、前記低ドロップアウトリニアレギュレータは、さらに、フォロアと、前記第１反転増幅器の出力負荷とは独立した末端反転増幅器の出力負荷を有し、前記末端反転増幅器の出力端は、前記フォロアの入力端に接続され、前記末端反転増幅器の出力負荷は、前記末端反転増幅器の出力端に接続され、前記フォロアの出力端は、前記第１反転増幅器の出力端に接続されている。

本発明によるＬＤＯレギュレータは、優れた応答性と安定性、及び高精度の電流制限機能を有している。

従来技術におけるＬＤＯレギュレータの構成を示すブロック図である。 図１に示されたＬＤＯレギュレータの具体的な回路図である。 図１に示されたＰＭＯＳ電界効果トランジスタＰ４と第１反転増幅器の出力負荷Ｌ１がなすソース共通反転増幅器の出力電圧と出力電流の変化曲線を示す図である。 本発明の実施例におけるＬＤＯレギュレータの具体的な構成を示すブロック図である。 図４に示されたＬＤＯレギュレータの具体的な回路図である。

本発明の第１実施例によるＬＤＯレギュレータは、従来技術におけるＬＤＯレギュレータと同様に、入力端refに基準電圧ＲＥＦ０が接続される差動増幅器Ａ０と、差動増幅器Ａ０と縦列接続され、出力端に出力負荷Ｌ１が接続されている第１反転増幅器Ａ１と、末端反転増幅器Ａ４とを備えており、該ＬＤＯレギュレータは、さらに、フォロアＡ５と、第１反転増幅器Ａ１の出力負荷Ｌ１とは独立した末端反転増幅器Ａ４の出力負荷Ｌ２を有し、末端反転増幅器Ａ４の出力端がフォロアＡ５の入力端に接続され、末端反転増幅器Ａ４の出力負荷Ｌ２が末端反転増幅器Ａ４の出力端に接続され、フォロアＡ５の出力端が第１反転増幅器Ａ１の出力端に接続されている。

本発明の第１実施例の従来技術への改善点は、末端反転増幅器Ａ４の出力端がフォロアＡ５の入力端に接続されることで、第１反転増幅器Ａ１と第１反転増幅器Ａ１の出力負荷Ｌ１を共用することなく、末端反転増幅器Ａ４の出力端と第１反転増幅器Ｌ１の出力端との接続を切断させ、末端反転増幅器Ａ４の出力端がフォロアＡ５の入力端及び末端反転増幅器Ａ４の出力負荷のみに接続されるようにしたことにある。

さらに、第１反転増幅器の出力負荷は、ソースとソースが並列接続され、ドレーンとドレーンが並列接続された２つのＭＯＳ電界効果トランジスタを有しており、この２つのＭＯＳ電界効果トランジスタのドレーンは同時に第１反転増幅器の出力端に接続されており、また、一方のＭＯＳ電界効果トランジスタのゲート電圧は一定であり、他方のＭＯＳ電界効果トランジスタの電流変化傾向は前述のＬＤＯレギュレータの出力端の電流変化傾向と一致している。末端反転増幅器の出力負荷における電流は、ＬＤＯレギュレータの出力端の電流変化の影響を受けておらず、それは、ゲートが定電圧に接続され、ドレーンが末端反転増幅器の出力端におけるＭＯＳ電界効果トランジスタに接続されたものであり、或いは、一端が定電圧源に接続され、他端が末端反転増幅器の出力端における抵抗負荷に接続されたものである。

前述の構成を有することにより、レギュレータ内部の静電流をＬＤＯレギュレータの出力端の電流と同傾向で変化させることができ、かつ末端反転増幅器の出力利得にＬＤＯレギュレータの出力端の電流変化の影響を受けさせないＬＤＯレギュレータを提供することができる。

以下、図４と図５を参照し、本発明の第２実施例のＬＤＯレギュレータについて説明する。図４は、本発明の第２実施例におけるＬＤＯレギュレータ１の詳細構成のブロック図であり、図５は、図４に示したＬＤＯレギュレータの詳細回路図である。

図４に示すように、ＬＤＯレギュレータ１は、順次に縦列接続されているＮ型差動増幅器Ａ０と、第１反転増幅器Ａ１と、第２反転増幅器Ａ２とを備えている。第１反転増幅器Ａ１は、増幅トランジスタの実例としてのＰＭＯＳ電界効果トランジスタＰ１を含み、Ｐ１のゲートとドレーンは、それぞれ、第１反転増幅器Ａ１の入力端と出力端をなし、Ｐ１のソースは定電圧源に接続されている。第２反転増幅器Ａ２は、増幅トランジスタの実例としてのＰＭＯＳ電界効果トランジスタＰ２を含み、Ｐ２のソースは定電圧源に接続され、Ｐ２のゲートとドレーンは、それぞれ、第２反転増幅器Ａ２の入力端と出力端をなし、Ｐ２のゲートはＰ１のドレーンに接続され、Ｐ２のドレーンと差動増幅器Ａ０の反転入力端ｆｂとの間には帰還回路Ｆが接続されて負帰還回路をなし、また、Ｐ２のドレーンはＬＤＯレギュレータ１の出力端となる。帰還回路Ｆは、抵抗Ｒ１とＲ２を含んでいる。

第１反転増幅器Ａ１の出力端、即ちＰ１のドレーンには、電流の変化傾向が前述のＬＤＯレギュレータの出力端の電流変化傾向と一致する第１反転増幅器Ａ１の出力負荷Ｌ１が接続されている。第１反転増幅器の出力負荷Ｌ１は、２つのＮＭＯＳ電界効果トランジスタＮ１とＮ２を含み、Ｎ１とＮ２のドレーンはともにＰ１のドレーンに接続され、Ｎ１とＮ２のソースはともに接地され、また、Ｎ１のゲートには基準電圧ＲＥＦ１が接続され、ゲート電圧を一定に保っている。

ＬＤＯレギュレータ１に含まれる非反転増幅器Ａ３の入力端は、前述の第１反転増幅器Ａ１の出力端に接続され、非反転増幅器Ａ３の出力端は、前述の末端反転増幅器Ａ４の入力端に接続されている。具体的には、非反転増幅器Ａ３は、ＮＭＯＳ電界効果トランジスタＮ３とＮ４、ＰＭＯＳ電界効果トランジスタＰ3及び抵抗Ｒｔを有している。Ｐ３のゲートは非反転増幅器Ａ３の入力端をなしている。Ｐ３とＰ２のゲートは互いに接続され、Ｐ２とＰ３のソースはともに定電圧源に接続されているため、Ｐ３とＰ２はカレントミラー回路をなしている。カレントミラー回路の特性から、Ｐ２のソースとドレーンとの間に流れる電流ＩＰ２とＰ３のソースとドレーンとの間に流れる電流ＩＰ3は正比例する。ＮＭＯＳ電界効果トランジスタＮ３のゲートとドレーンはＰ３のドレーンに接続され、ダイオード接続をなしている。Ｐ３のソースとドレーンとの間に流れる電流ＩＰ3と、Ｎ３のソースとドレーンとの間に流れる電流ＩＮ3は等しい。ＮＭＯＳ電界効果トランジスタＮ３とＮ４のゲートは互いに接続され、ソースはともに接地されているため、Ｎ３とＮ４は他のカレントミラー回路をなしている。電流ＩＮ３と電流ＩＮ４は正比例する。ＮＭＯＳ電界効果トランジスタＮ４は、抵抗Ｒｔに接続され、非反転増幅器Ａ３の出力端は、ＮＭＯＳ電界効果トランジスタＮ４と抵抗Ｒｔとの接続点となる。非反転増幅器Ａ３にオいて、Ｐ３とＮ３はソース共通反転増幅器をなし、Ｐ３に入力された電圧は、該ソース共通反転増幅器で反転及び増幅されてＮ４に出力され、Ｎ４とＲｔは他のソース共通反転増幅器をなしているため、電圧は再度反転され増幅される。このため、電圧は増幅器Ａ３で２回反転増幅され、換言すれば、非反転に増幅される。

第１反転増幅器の負荷Ｌ１におけるＮＭＯＳ電界効果トランジスタＮ２のゲートは、非反転増幅器Ａ３におけるＮＭＯＳ電界効果トランジスタＮ３のゲートに接続され、かつ、Ｎ２とＮ３のソースはともに接地されるため、Ｎ２とＮ３はさらに他のカレントミラー回路をなしている。このため、ＮＭＯＳ電界効果トランジスタＮ３における電流ＩＮ３と電流ＩＮ２は正比例する。前述のように、Ｐ２のソースとドレーンとの間に流れる電流ＩＰ２は、実際に、ＬＤＯレギュレータの出力端の電流と等しい。ＮＭＯＳ電界効果トランジスタにおける電流ＩＮ３とＩＮ２は正比例し、また、ＩＮ３＝ＩＰ３であるため、ＩＰ３はＩＰ2とも正比例する。このため、ＩＮ２とＩＰ2は正比例する。言い換えると、ＮＭＯＳ電界効果トランジスタＮ２における電流とＬＤＯレギュレータの出力端の電流とは略正比例するため、Ｎ２における電流の変化傾向は、ＬＤＯレギュレータの出力端の電流変化傾向と一致し、両者は同相での変化を呈している。

このため、ＬＤＯレギュレータの出力端の電流が小さい場合、例えば、無負荷である場合は、ＮＭＯＳ電界効果トランジスタＮ２における電流も少なく、レギュレータ内部の静電流が小さく、消耗も少なくなる。ＬＤＯレギュレータの出力端の電流が増大すると、例えば、レギュレータが大電流の動作状態にある場合、ＮＭＯＳ電界効果トランジスタＮ２における電流もそれに応じて増大し、トランジスタＰ１における電流も増大するため、レギュレータにおける応答性と安定性もそれに応じて向上していく。なお、差動増幅器の適切な位置に同様の、ゲートとＮ３のゲートが接続されたＮＭＯＳ電界効果トランジスタを設けてもよく、差動増幅器は、同様の原理で、レギュレータが無負荷時に内部消耗が少なく、レギュレータが大電流の動作状態時に応答性と安定性を向上させることができる。

ＬＤＯレギュレータ１に含まれている末端反転増幅器Ａ４からの出力電圧は、第２反転増幅器の入力端電圧を安定させるために用いられている。本発明の第２実施例によると、末端反転増幅器Ａ４は、増幅トランジスタの実例としてのＰＭＯＳ電界効果トランジスタＰ４を含む。Ｐ４のソースは、定電圧源に接続され、Ｐ４のゲートは、末端反転増幅器Ａ４の入力端とされ、Ｐ４のドレーンは、反転増幅器Ａ４の出力端とされる。本発明の引用文献１との改善点は、該ＬＤＯレギュレータ１は、さらにフォロアＡ５と、第１反転増幅器出力負荷Ｌ１とは独立した末端反転増幅器出力負荷Ｌ２を設けたことにある。図５に示すように、フォロアＡ５は、増幅トランジスタの実例としてのＮＭＯＳ電界効果トランジスタＮ６を含み、Ｎ６のソースは、定電圧源に接続し、Ｎ６のゲートは、フォロアＡ５の入力端とされ、Ｎ６のドレーンは、フォロアＡ５の出力端とされる。末端反転増幅器出力負荷Ｌ２は、ゲートが定電圧源に接続されたＮＭＯＳ電界効果トランジスタＮ５を含み、Ｎ５のソースは接地し、Ｎ５のドレーンはＰ４のドレーンに接続されている。

従来技術と異なる点は、本発明の第２実施例において、Ｐ４のドレーンがＮ6のゲートに接続されるように変え、Ｐ４の出力端、即ちＰ４のドレーンと、Ｐ１の出力端、即ちＰ１のドレーンとの接続を切断し、かつ、Ｎ５のドレーンに接続し、Ｐ４のドレーンに、ゲートが定電圧ＲＥＦ２に接続されたＮＭＯＳ電界効果トランジスタＮ５からなる末端反転増幅器の出力負荷Ｌ２が接続されることで、Ｐ４とＬ２がソース共通反転増幅器をなしていることにある。

Ｐ１のドレーンとＰ４のドレーンが切断されているため、Ｐ４と、Ｎ１とＮ２からなる第１反転増幅器出力負荷Ｌ１との接続も切断されることになり、これに代わるのは、ゲートが定電圧源に接続されたＮ５からなる電流源負荷Ｌ２であるため、従来技術のような、ＬＤＯレギュレータの出力端の電流増大時にＰ４を含むソース共通反転増幅器の出力電圧の利得に悪影響を及ぼす問題が生じない。

なお、Ｎ６のゲートは、Ｐ４のドレーンに接続されてＰ４からの出力電圧を受け、Ｎ６のドレーンは、Ｐ１のドレーンに接続され、即ち、第１反転増幅器の負荷Ｌ１に接続されることで、Ｎ６とＬ１はソースフォロアをなしている。ソースフォロアの動作特性としては、負荷Ｌ１におけるＮＭＯＳのソース-ドレーン間の電圧が如何に変化しても、ソースフォロアの出力電圧の利得に影響を与えず、ソースフォロアの出力電圧の利得が常に約１（出力電圧の変化量/入力電圧の変化量≒１）に維持されることである。このため、Ｐ４とＬ２からなるソース共通反転増幅器からの出力電圧は、Ｎ６とＬ１からなるソースフォロアを経て電圧利得がほぼ一定でＰ１のドレーンに出力され、これにより、Ｐ１の出力端（即ち、Ｐ２の入力端）の電圧を安定させる電圧を提供することができる。このため、ＬＤＯレギュレータの出力端電流が変化している場合でも、精確にＰ１の出力端電圧を安定させることができる。さらに、ＬＤＯレギュレータの後期調整における精度低下の問題も防止することが可能となる。

本発明の第２実施例の変形例において、末端反転増幅器の出力負荷は、抵抗負荷であり、該抵抗負荷の一端は定電圧源に接続され、他端はＰ４のドレーンに接続されている。

なお、本発明の第２実施例の他の変形例として、図５におけるＰＯＳ電界効果トランジスタは全てＮＭＯＳトランジスタに代えてもよく、その同時にＮＭＯＳトランジスタを全てＰＭＯＳトランジスタに代えてもよく、また、その同時にＮ型差動増幅器をＰ型差動増幅器に代えてもよい。なお、各電界効果トランジスタのソース及びドレーンと、定電圧源及び接地との夫々の接続も、当業者の技術常識からそれに応じた変更を行うことができ、このような変更は、本発明の保護範囲を逸脱するものではない。

さらに、本発明の第２実施例の更なる変形例として、図５におけるＭＯＳ電界効果トランジスタは、ＰＮＰトランジスタ又はＮＰＮトランジスタに代えてもよく、この場合、ＭＯＳ電界効果トランジスタのゲート、ソース及びドレーンは、それぞれ、ＰＮＰ又はＮＰＮトランジスタのベース、エミッタ、及びコレクタに対応している。なお、当業者は、技術常識からこれに応じた変更を行うことができ、このような変更は、本発明の保護範囲を逸脱するものではない。例えば、この変形例において、Ｐ１とＬ１からなる反転増幅器、及び、Ｐ４とＬ２からなる反転増幅器は、エミッタ共通反転増幅器であり、Ｎ６とＬ１からなるものは、エミッタフォロア（コレクタ共通増幅器ともいう）であっても良い。

前述の具体的な実施例において、第１反転増幅器、第２反転増幅器、末端反転増幅器、フォロア、及び非反転増幅器における増幅トランジスタの数は、例として説明したが、本発明はこれに制限されるものではない。例えば、第１反転増幅器は、１つ以上の増幅トランジスタの縦列接続により構成されてもよい。

以上、本発明の好ましい実施形態を説明したが、本発明はこの実施形態に限定されず、本発明の趣旨を離脱しない限り、本発明に対するあらゆる変更は本発明の範囲に属する。

米国特許出願第11/406172号明細書 米国特許出願第11/129801号明細書

Claims (8)

1. 差動増幅器と、該差動増幅器と縦列接続され、出力端に出力負荷が接続される第１反転増幅器と、末端反転増幅器と、を備える低ドロップアウトリニアレギュレータであって、
   フォロアと、
   前記第１反転増幅器の出力負荷とは独立した前記末端反転増幅器の出力負荷と、
   前記第１反転増幅器と縦列接続される第２反転増幅器と、
   をさらに有し、
   前記末端反転増幅器の出力端が前記フォロアの入力端に接続され、
   前記フォロアの出力端が前記第１反転増幅器の出力端に接続され、
   前記第２反転増幅器の出力端と、前記差動増幅器の入力の一端との間には、帰還回路が接続され、
   前記差動増幅器の入力の他端には、前記低ドロップアウトリニアレギュレータの入力となる基準電圧が接続され、
   前記第２反転増幅器の出力端は、前記低ドロップアウトリニアレギュレータの出力端となる、
   ことを特徴とする低ドロップアウトリニアレギュレータ。
2. 前記第１反転増幅器の出力負荷は、ソースとソースが並列接続され、ドレーンとドレーンが並列接続される２つのＭＯＳ電界効果トランジスタを有し、
   前記２つのＭＯＳ電界効果トランジスタにおける並列接続されたドレーンが、前記第１反転増幅器の前記出力端に接続され、前記２つのＭＯＳ電界効果トランジスタのうち一つのゲート電圧が一定であり、もう一つの電流変化傾向が前記低ドロップアウトリニアレギュレータの出力端の電流変化傾向と一致する、
   ことを特徴とする請求項１に記載の低ドロップアウトリニアレギュレータ。
3. 前記低ドロップアウトリニアレギュレータは、
   入力端が前記第１反転増幅器の出力端と接続され、出力端が前記末端反転増幅器の入力端と接続される非反転増幅器をさらに備える、
   ことを特徴とする請求項２に記載の低ドロップアウトリニアレギュレータ。
4. 前記末端反転増幅器の出力負荷は、抵抗である、
   ことを特徴とする請求項３に記載の低ドロップアウトリニアレギュレータ。
5. 前記末端反転増幅器の出力負荷は、ゲート電圧が一定であるＭＯＳ電界効果トランジスタであり、該ＭＯＳ電界効果トランジスタのドレーンは、前記末端反転増幅器の出力端と接続される、
   ことを特徴とする請求項３に記載の低ドロップアウトリニアレギュレータ。
6. 前記第１反転増幅器、前記第２反転増幅器、前記末端反転増幅器、前記非反転増幅器、及び前記フォロアにおける増幅器が、ＭＯＳ電界効果トランジスタである、
   ことを特徴とする請求項４又は５に記載の低ドロップアウトリニアレギュレータ。
7. 前記第１反転増幅器、前記第２反転増幅器、及び前記末端反転増幅器における増幅器が、ＰＭＯＳ電界効果トランジスタであり、
   前記フォロアにおける増幅器が、ＮＭＯＳ電界効果トランジスタであり、
   前記第１反転増幅器の出力負荷に含まれるＭＯＳ電界効果トランジスタが、ＮＭＯＳ電界効果トランジスタである、
   ことを特徴とする請求項４に記載の低ドロップアウトリニアレギュレータ。
8. 前記第１反転増幅器、前記第２反転増幅器、及び前記末端反転増幅器における増幅器が、ＰＭＯＳ電界効果トランジスタであり、
   前記フォロアにおける増幅器が、ＮＭＯＳ電界効果トランジスタであり、
   前記第１反転増幅器の出力負荷に含まれるＭＯＳ電界効果トランジスタが、ＮＭＯＳ電界効果トランジスタであり、
   前記末端反転増幅器の出力負荷が、ＮＭＯＳ電界効果トランジスタである、
   ことを特徴とする請求項５に記載の低ドロップアウトリニアレギュレータ。
   

Images