CN114846429B - 电压调节器的自适应偏置控制 - Google Patents

电压调节器的自适应偏置控制 Download PDF

Info

Publication number
CN114846429B
CN114846429B CN202080088647.8A CN202080088647A CN114846429B CN 114846429 B CN114846429 B CN 114846429B CN 202080088647 A CN202080088647 A CN 202080088647A CN 114846429 B CN114846429 B CN 114846429B
Authority
CN
China
Prior art keywords
transistor
current
circuit
terminal
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080088647.8A
Other languages
English (en)
Other versions
CN114846429A (zh
Inventor
R·福加特
R·安卡姆雷迪
I·阿格拉瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN114846429A publication Critical patent/CN114846429A/zh
Application granted granted Critical
Publication of CN114846429B publication Critical patent/CN114846429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45678—Indexing scheme relating to differential amplifiers the LC comprising offset generating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

一种电路(310)包括第一晶体管(M11)和第二晶体管(M12)、自适应偏置电流源电路(125)以及自适应电阻电路(320)。第一晶体管(M11)具有控制端子以及第一电流端子和第二电流端子。第一晶体管(M11)的控制端子是电路(310)的第一输入端。第二晶体管(M12)具有控制端子以及第一电流端子和第二电流端子，并且第二晶体管(M12)的控制端子是电路(310)的第二输入端。第一输入端和第二输入端是电路(310)的差分输入端。自适应偏置电流源电路(125)耦合到第一晶体管的第二电流端子。自适应电阻电路(320)耦合在第二晶体管(M12)的第二电流端子和自适应偏置电流源电路(125)之间。

Description

电压调节器的自适应偏置控制
背景技术
电压调节器使用输入电压调节输出电压，输入电压可以是指定范围内的任何电压。与电压调节器相关的性能参数包括空载静态电流、瞬态响应、噪声和电源抑制比(PSRR)。静态电流是流经电压调节器到地的电流，与可能存在的任何负载电流(或无负载电流)无关。瞬态响应测量电压调节器对负载电流的突然变化做出反应并再次产生经调节的输出电压所需的时间。噪声可以叠加在经调节的输出电压上。噪声可能来自电压调节器内的各种来源，甚至来自输入电压本身。PSRR描述了电压调节器抑制其输出信号的任何电源变化的能力。PSRR可定义为来自电压调节器的输出电压的变化与调节器的电源电压的变化之比。一般来说，高性能电压调节器的特点是在宽范围的负载电流内具有更低的空载静态电流、更快的瞬态响应、更低的噪声和更高的PSRR。
发明内容
在至少一个示例中，一种电路包括第一晶体管和第二晶体管、自适应偏置电流源电路以及自适应电阻电路。第一晶体管具有控制端子以及第一电流端子和第二电流端子。第一晶体管的控制端子是电路的第一输入端。第二晶体管具有控制端子以及第一电流端子和第二电流端子，并且第二晶体管的控制端子是电路的第二输入端。第一输入端和第二输入端是电路的差分输入端。自适应偏置电流源电路耦合到第一晶体管的第二电流端子。自适应电阻电路耦合在第二晶体管的第二电流端子和自适应偏置电流源电路之间。
附图说明
对于各种示例的详细描述，现在将参考附图，其中：
图1示出了包括误差放大器并且采用自适应偏置电流的电压调节器的示例。
图2图示了误差放大器的示例实施方式。
图3示出了包括自适应电阻电路的误差放大器的示例实施方式。
图4示出了图3的误差放大器的另一个示例，该误差放大器具有n型金属氧化物半导体场效应晶体管作为差分输入对，并示出了自适应电阻电路的附加细节。
图5包括图示自适应电阻电路的行为及其引起通过差分输入对的偏置电流失配的能力的示例波形。
图6包括图示自适应电阻电路对误差放大器的操作的影响的附加波形。
图7示出了图3的误差放大器的另一个示例，该误差放大器具有p型金属氧化物半导体场效应晶体管作为差分输入对。
相似的附图标记或其他特征名称用于示出相同或相似的特征部。
具体实施方式
图1示出了电压调节器100的一个示例。在该示例中的电压调节器100是低压差(LDO)调节器，其包括采用自适应偏置电流的误差放大器110。本文描述的原理可能与其他类型的基于自适应偏置电流的电压调节器有关。
在图1的示例中的电压调节器100包括误差放大器110、缓冲器120、通场效应晶体管(FET)MP、感测FET(MS)、晶体管MN1和自适应偏置电流源电路125。自适应偏置电流源电路125包括晶体管MN2和电流源IB1(IB1指代电流源设备以及其电流的大小)。电阻RL是由电压调节器100供电的负载的电阻。误差放大器110包括负(-)输入端(也称为反相输入端)和正(+)输入端(也称为非反相输入端)。向负输入端提供参考电压(VREF)。电压调节器100的输出电压(VOUT)耦合到正输入端。误差放大器110放大在VOUT和VREF之间的差以产生输出信号ERROR。误差放大器110的输出端耦合到缓冲器120的输入端。这样，ERROR信号被提供给缓冲器120。缓冲器120基于ERROR信号生成栅极电压(GATE)以驱动晶体管MR的栅极。缓冲器120提供足够的驱动电位来驱动MP的栅极并且可以提供电压缩放以产生与ERROR不同的(但成比例的)电压的GATE。
在该示例中，晶体管MP和MS是p型金属氧化物半导体场效应晶体管(PMOS晶体管)。在其他实施方式中，MP和MS被实施为n型金属氧化物半导体场效应晶体管(NMOS)晶体管，对电压调节器100几乎没有或没有额外修改。晶体管MP和MS的源极连接在一起并连接到电压电源(VDD)。通过缓冲器120，ERROR信号因此控制晶体管MP和MS的栅源电压(Vgs)。因为在该示例中晶体管MP和MS是PMOS晶体管，所以随着ERROR信号的减小，晶体管MP和MS二者的Vgs增加，从而导致通过晶体管MP和MS的漏极电流增加。相反，随着ERROR信号的增加，晶体管MP和MS二者的Vgs降低，从而导致通过晶体管MP和MS的漏极电流降低。晶体管MP的漏极电流基本上等于负载电流(ILOAD)，并且晶体管MS的漏极电流等于感测电流(ISENSE)。晶体管MS的尺寸(尺寸是沟道宽度W与沟道长度L的比)可以小于晶体管MP的尺寸。因此，由于两个晶体管的Vgs相同，ISENSE与ILOAD成比例但小于ILOAD。因此，ISENSE是ILOAD的缩小版本，并用于控制误差放大器110的偏置电流。
晶体管MN1和MN2形成电流镜。在该示例中的晶体管MN1和MN2是NMOS晶体管。晶体管MN1的漏极耦合到晶体管MS的漏极以及晶体管MN1的栅极。晶体管MN1和MN2的栅极耦合在一起。晶体管MN1和MN2的源极耦合在一起并耦合到接地端子。在一个示例中，晶体管MN1的尺寸等于晶体管MN2的尺寸。因此，通过晶体管MN2的漏极电流(I_MN2)等于ISENSE。电流源IB1与晶体管MN2并联耦合。误差放大器110的偏置电流I_ADAPT是IB1和I_MN2的总和。IB1是固定电流，并且I_MN2是负载电流ILOAD的函数。随着ILOAD增加，I_MN2增加，并且随着ILOAD减少，I_MN2将相应减少。因为I_ADAPT是I_MN2的函数，所以I_ADAPT是ILOAD的函数。因此，误差放大器110的偏置电流是负载电流的函数。这样，误差放大器的偏置电流I_ADAPT基于负载电流的大小自适应。IB1确保即使在空载电流下(ISENSE为0A)，误差放大器110的偏置电流I_ADAPT至少为IB1-即对于误差放大器110始终存在至少一个最小电平的偏置电流。
对于更高的负载电流增加误差放大器110的偏置电流可实现更快的瞬态响应、更低的噪声和更高的PSRR。在低电平的负载电流或空载电流下，降低偏置电流有利于降低误差放大器的静态电流。
电压调节器110包括两个控制环路-环路1和环路2。环路1包括误差放大器110，误差放大器110放大在VOUT和VREF之间的差值以产生ERROR信号，从而控制MP1的Vgs。例如，如果VOUT要增加，则误差放大器110通过增加ERROR信号来响应，增加ERROR信号导致晶体管MP的Vgs减小。降低晶体管MP的Vgs导致ILOAD降低，并且ILOAD降低会导致VOUT降低。如果ILOAD要增加，则会发生相反的情况(ERROR信号变小，晶体管MP的Vgs变大，并且ILOAD增加)。每个环路1，通过改变ERROR信号的电压大小来控制晶体管MP的Vgs，以便保持VOUT等于(或近似等于)VREF。
环路2控制误差放大器的偏置电流(I_ADAPT)。环路2包括MS生成ISENSE和经由MN1和MN2的电流镜来镜像ISENSE。随着ILOAD增加，ISENSE也增加，这导致I_ADAPT增加。相反，如果ILOAD减小，ISENSE减小，并且I_ADAPT也减小。环路2的增益是晶体管MN2的增益(gm)、误差放大器110的共模抑制比(CMRR)、缓冲器120的增益、在晶体管MP和MS之间的感测比(即晶体管MS的尺寸除以晶体管MP的尺寸)以及晶体管MN1的增益(gm)的函数。
图2是误差放大器110的至少一部分的示例。在该示例中的误差放大器110包括晶体管M11和M12的差分输入对以及由晶体管M13和M14形成的电流镜。在该示例中，晶体管M11和M12是NMOS晶体管并且晶体管M13和M14是PMOS晶体管。晶体管M11的栅极是误差放大器的正输入端，并且晶体管M12的栅极是负输入端。晶体管M11和M12的源极在公共节点(CN)处耦合在一起。自适应偏置电流源以符号形式示出为I_ADAPT。I_ADAPT的一部分流经晶体管M11，并且I_ADAPT的剩余部分流经M12。晶体管M13耦合到晶体管M11的漏极并且晶体管M14耦合到晶体管M12的漏极。晶体管M13和M14的栅极耦合在一起并且耦合到晶体管M11和M13的漏极。
晶体管M12和M14的漏极提供来自误差放大器110的输出ERROR信号。如果在晶体管M11的栅极(正输入端)上的电压增加到晶体管M12的栅极(负输入端)上的电压以上，则M11的Vgs变得大于晶体管M12的Vgs并且自适应偏置电流(I_ADAP)流过M11(示出为I_M11)的百分比大于流过晶体管M12的百分比。流经晶体管M11的偏置电流也流经晶体管M13并且也通过晶体管M14镜像(并示出为I_M14)。通过晶体管M12的电流被指定为I_M12并且是晶体管M12的Vgs的函数。因为M12的Vgs小于M11的Vgs，所以I_M12小于I_M11。由于晶体管M13和M14的电流镜，1_M12也小于I_M14。I_M14大于I_M12导致晶体管M14的漏源电压(Vds)降低，从而将ERROR信号朝向VDD增加。如果晶体管M12的栅极上的电压增加到晶体管M11的栅极上的电压以上，则相反的情况发生，导致晶体管M14的Vds增加，从而导致ERROR信号减小。
理想情况下，晶体管M11和M12的尺寸和阈值电压是相同的，因此对于晶体管M11和M12的栅极上的相同电压，偏置电流I_ADAPT在I_M11和I_M12之间平均划分。然而，在实践中，晶体管M11和M12在它们的尺寸和阈值电压方面并不相同。晶体管M11和M12之一可能比另一个“更强”，这意味着对于相同的Vgs值，更强的晶体管将具有更大的漏极电流。例如，晶体管M11和M12中的一个可能由于它们的阈值电压的差异而比另一个更强(具有较小阈值电压的晶体管比具有较大阈值电压的晶体管强)。晶体管M11和M12之间的强度差异是由制造公差造成的，通常是不可避免的。因为晶体管M11和M12的漏极电流是自适应偏置电流I_ADAPT的函数。
因为晶体管M11和M12不相同，所以误差放大器110可以引起正共模抑制(CMR)反馈或负CMR反馈发生。晶体管M11和M12之间的强度差异影响ERROR信号的大小。如果晶体管M11比晶体管M12强，则当I_ADAPT随着负载电流(ILOAD)的增加而增加，I_M11变得大于I_M12并且ERROR信号也会增加。在这种情况下，ERROR信号增加，不是因为晶体管M11和M12的栅极电压的变化，而是因为自适应偏置电流I_ADAPT已经增加了。相反，如果晶体管M12强于晶体管M11，则ILOAD的增加导致I_ADAPT的增加，从而导致I_M12变得大于I_M11，从而导致ERROR减小。
理想情况下，ERROR仅基于VOUT和VREF之间的差异进行调制，而不是也基于I_ADAPT。然而，在晶体管M11比晶体管M12强或弱的情况下，ERROR也受到如上所述的自适应偏置电流I_ADAPT的影响。如果环路2的增益足够高，并且晶体管M11和M12的相对强度使得I_ADAPT的增加导致ERROR减小，则VOUT可能会经历持续振荡。如果ILOAD要增加，ISENSE将增加，从而导致I_ADAPT增加。如果晶体管M12比晶体管M11更强，则I_ADAPT的增加导致ERROR减小(如上所述)。ERROR的降低导致晶体管MP的Vgs增加，从而导致ILOAD进一步增加。因此，误差放大器中的晶体管的差分输入对导致环路2成为正反馈环路。
足够高的环路2的正反馈和增益的组合会导致VOUT出现振荡。因此，环路2的增益可以被设计成具有足够低的电平以避免这种振荡。可以部分地通过选择晶体管MP和MS之间的感测比来实施将环路2的增益保持在足够低的电平以避免振荡。为环路2的较低增益设计误差放大器110意指自适应偏置电流I_ADAPT将小于增益较高时的情况。如上所述，为了改善噪声性能、瞬态响应和PSRR，期望更高的偏置电流。
图3-图5的实施例示出了为环路2提供负反馈的误差放大器，即使制造变化使得晶体管M12比晶体管M11强(否则将导致出现正反馈)。图3示出了与图2的实施方式相似的误差放大器310的实施方式。不同之处在于图3的误差放大器310包括在晶体管M12的源极和公共节点CN之间的自适应电阻电路320(标记为R_ADAPT)。自适应电阻电路320在误差放大器310的负支路(即，该支路包括晶体管M12，M12的栅极提供负输入)中引入了附加电阻。自适应电阻电路320的附加电阻确保负支路是比(通过晶体管M11的)正支路更高的电阻路径。因此，自适应偏置电流I_ADAPT将倾向于有利于正支路而不是负支路。随着I_ADAPT从一个电流大小增加到更高的电流大小(称为Δ偏置电流)，I_M11将增加多于一半的Δ偏置电流，因此，I_M12经历比I_M11更小的增加。随着I_M11经历比I_M12更大的增加，I_M14将大于I_M12，从而导致ERROR信号增加。ERROR信号的增加导致晶体管MP的Vgs降低，这反过来又降低了负载电流ILOAD，因此具有误差放大器310的环路2将被表征为负反馈环路，尽管由于制造公差，晶体管M11和M12之间的驱动强度发生了变化。通过确保环路2处于负反馈配置中，相对于在电压调节器100中使用图2的误差放大器110时的情况，可以增加环路2的增益。一种增加环路2的增益的技术是增加晶体管MS相对于晶体管MP的尺寸(更小的感测比)。如上所述，环路2的较大增益值允许较高电平的偏置电流用于较低电平的负载电流。
图4示出了关于图3的误差放大器310的实施方式的进一步细节。该示例中的自适应电阻电路320包括耦合到晶体管M15的电阻器RA。晶体管M15是NMOS晶体管。电阻器RA的一个端子耦合到晶体管M15的漏极，并且RA的另一个端子耦合到M15的源极。RA与晶体管M15并联耦合。晶体管M15的栅极耦合到晶体管M12的栅极。晶体管M15的漏极耦合到晶体管M12的源极。晶体管M15的Vds足够低以使晶体管M15在线性区域中操作。在线性区域中，晶体管M15在其漏极和源极之间具有导通电阻，该导通电阻通常是其Vds除以其漏极电流(I_M15)的函数。因此，晶体管M15在负支路中施加的电阻与I_ADAPT成反比。在I_ADAPT的高电平处，晶体管M15的导通电阻相对较小，而在I_ADAPT的低电平处，晶体管M15的导通电阻较大。
晶体管M15的导通电阻与负载电流ILOAD之间的关系为如图5在曲线501处所示。在ILOAD的低电平处，晶体管M15的导通电阻(如504指示的)高于ILOAD的较高电平(如506指示的)。虽然自适应电阻电路320的目的是在晶体管M12的源极和CN之间引入额外的电阻，但附加的电阻会不期望地导致输出电压(ERROR信号)增加超过没有自适应电阻电路320的情况。ERROR信号的大小因自适应电阻电路320两端的电压降而增加。暂时忽略电阻器RA的影响，在ILOAD的较高电平下，晶体管M15的导通电阻较低，因此由自适应电阻电路320两端的电压降引起的ERROR信号上的偏移将相对较小。在ILOAD的较低电平下，由晶体管M15的导通电阻引起的ERROR信号上的偏移会小得多。
曲线510是一条平线，并且示出了电阻器RA的电阻。曲线520表示电阻器RA的并联组合的有效电阻和晶体管M15的导通电阻。检查曲线520，在ILOAD的较低电平处，自适应电阻电路320的有效电阻由电阻器RA支配。随着ILOAD增加，自适应电阻电路320的有效电阻越来越受晶体管M15的下降导通电阻支配。因此，自适应电阻电路320的电阻在ILOAD的较低电平下由RA保持相对较低，并且还在ILOAD的较高电平下通过晶体管M15的导通电阻保持相对较低。
忽略固定电流源I_FIXED的影响，曲线530表示由于自适应电阻电路320的电阻而导致的正支路和负支路之间的偏置电流的失配。由于(通过晶体管M12的)误差放大器的负支路中的附加电阻，更多的自适应偏置电流I_ADAPT被引导通过正支路(通过晶体管M11)。两个支路之间的偏置电流中的差(正支路电流减去负支路电流)在负载电流ILOAD内绘制为曲线530。在ILOAD的较高电平(参见附图标记535)处，偏置电流失配量由于正支路(M11)和负支路(M12)之间的阻抗差(从CN看)的增加而增加。正支路的阻抗(从CN看)是1/(gm1)(其中gm1是晶体管M11的跨导)。负支路的阻抗(从CN看)为1/(gm2)+(RA||RON_M12)(其中gm2是晶体管M12的跨导，RON_M12是晶体管M15的导通电阻，以及“||”指代RA和RON_M12是并联电阻)。虽然对于负载电流的所有电平，正支路(M11)的阻抗都低于负支路(M12)的阻抗，但在负载电流的较高电平处，两个支路的阻抗之间的相对差更大。
在ILOAD的较低电平(由附图标记531标识)处的偏置电流失配大小相对较低(在该示例中约为2.5nA)。例如，虽然在误差放大器310的正支路和负支路之间存在有意的电流失配，但由于自适应偏置电流I_ADAPT的低电平，电流失配量相对较小。此外，在ILOAD的较低电平处的电流失配量可能如此之低，以至于晶体管M11和M12之间的随机失配将压倒由自适应电阻电路320引起的电流失配，从而导致环路2具有正反馈。
包含固定电流源I_FIXED可确保正支路和负支路之间的电流失配在ILOAD的低电平处足够高。参考图4，在包含固定电流源I_FIXED的情况下，通过晶体管M11(I_M11)的电流至少为I_FIXED。在ILOAD的低电平(和因此I_ADAPT的低电平)处，I_M11保持至少等于I_FIXED。图6包括曲线610、620和630。曲线610是I_ADAPT的一个示例。IADAPT会随着ILOAD的增加而增加。曲线620是误差放大器310的正支路和负支路之间的偏置电流失配的另一个示例，同时考虑了由I_FIXED产生的电流。在ILOAD的低电平(例如，在区域631)处，偏置电流失配量约为65nA，在该示例中约为I_FIXED的大小。例如，在ILOAD的低电平处，偏置电流失配主要由I_FIXED设置。在ILOAD的中间电平(例如，区域632)处，偏置电流失配主要由电阻器RA操控，而在ILOAD的较高电平(例如，区域633)处，偏置电流失配主要由晶体管M15的导通电阻操控。
图6中的曲线630是百分比偏置电流失配。曲线630被计算为曲线620除以曲线610。如附图标记639所示，百分比偏置电流失配具有大约2.5％的最小值。因此，在该示例中，在ILOAD的很宽的范围内，百分比偏置电流失配等于或大于2.5％。
图7是误差放大器710的示例，误差放大器710包括PMOS晶体管M71和M72作为差分输入对。晶体管M73和M74形成电流镜并实施为NMOS晶体管。自适应电阻电路720耦合在M72的源极和CN之间。自适应电阻电路720包括与PMOS晶体管M75并联耦合的电阻器RA。误差放大器710的输出端取自M72和M74的漏极。误差放大器的操作与上述误差放大器310的操作大体上相同。
本文描述的示例包括金属氧化物半导体场效应晶体管(MOSFET)，其包括栅极、源极和漏极。然而，本文描述的原理可以用其他类型的晶体管(例如，双极结型晶体管，BJT)来实施。通常，晶体管具有控制输入端以及第一电流端子和第二电流端子。在MOSFET的示例中，控制输入端是栅极，并且第一电流端子和第二电流端子是源极和漏极之一。在BJT的示例中，控制输入端是基极，并且第一电流端子和第二电流端子是集电极或发射极。
在整个说明书中使用术语“耦合”。该术语可以涵盖实现与本描述一致的功能关系的连接、通信或信号路径。例如，如果设备A生成信号以控制设备B执行动作，则在第一示例中，设备A耦合到设备B，或者在第二示例中，如果介入部件C基本上不会改变设备A和设备B之间的功能关系，则设备A通过介入部件C耦合到设备B，使得设备B经由设备A生成的控制信号被设备A控制。
在权利要求的范围内，对所描述的实施例进行修改是可能的，并且其他实施例也是可能的。

Claims (16)

1.一种电路，其包括：
第一晶体管，其具有控制端子、第一电流端子和第二电流端子，所述第一晶体管的所述控制端子是所述电路的第一输入端；
第二晶体管，其具有控制端子、第一电流端子和第二电流端子，所述第二晶体管的所述控制端子是所述电路的第二输入端，所述第一输入端和所述第二输入端是所述电路的差分输入端；
自适应偏置电流源电路，其耦合到所述第一晶体管的所述第二电流端子；
自适应电阻电路，其耦合在所述第二晶体管的所述第二电流端子和所述自适应偏置电流源电路之间，所述自适应电阻电路包括第三晶体管，所述第三晶体管具有控制端子、第一电流端子和第二电流端子，所述第三晶体管的所述控制端子耦合到所述第二晶体管的所述控制端子，并且所述第三晶体管的所述第一电流端子耦合到所述第二晶体管的所述第二电流端子。
2.根据权利要求1所述的电路，其中所述自适应电阻电路包括耦合到所述第三晶体管的所述第一电流端子和所述第二电流端子的电阻器。
3.根据权利要求2所述的电路，其进一步包括：
第四晶体管，其具有第一电流端子和第二电流端子，所述第四晶体管的所述第二电流端子耦合到所述第一晶体管的所述第一电流端子；以及
第二电流源，其耦合所述第四晶体管的所述第一电流端子和所述第二电流端子。
4.根据权利要求1所述的电路，其中所述自适应电阻电路包括电阻器和第三晶体管，所述电阻器与所述第三晶体管并联耦合。
5.根据权利要求1所述的电路，其中所述自适应电阻电路的电阻与所述自适应偏置电流源的偏置电流成反比。
6.根据权利要求1所述的电路，其中当来自所述自适应偏置电流源的偏置电流正在流动时，所述自适应电阻电路导致多于一半的所述偏置电流流过所述第一晶体管并且少于一半的所述偏置电流流过所述第二晶体管和所述自适应电阻电路。
7.根据权利要求6所述的电路，其进一步包括耦合到所述第一晶体管的所述第一电流端子的第二电流源，其中通过所述第一晶体管的电流的大小至少是来自所述第二电流源的电流的大小。
8.根据权利要求1所述的电路，其中所述电路为运算放大器的至少一部分，并且所述运算放大器为电压调节器的部件。
9.一种电路，其包括：
第一晶体管，其具有控制端子、第一电流端子和第二电流端子；
第二晶体管，其具有控制端子、第一电流端子和第二电流端子，所述第一晶体管的控制端子和所述第二晶体管的控制端子耦合；
第一电流镜，其耦合到所述第二晶体管的所述第二电流端子；以及
放大器，其具有第一输入端、第二输入端和输出端，所述输出端耦合到所述第一晶体管的所述控制端子和所述第二晶体管的所述控制端子，所述放大器包括形成晶体管的差分输入对的第二晶体管和第三晶体管，所述晶体管的差分输入对一起耦合在公共节点，所述公共节点耦合到所述第一电流镜，并且所述放大器包括耦合在所述晶体管的差分输入对的所述第三晶体管和所述公共节点之间的自适应电阻电路，所述自适应电阻电路包括耦合到第四晶体管的电阻器，所述放大器进一步包括第二电流镜，所述第二电流镜包括第五晶体管和第六晶体管，所述第五晶体管耦合到所述第二晶体管，并且所述第六晶体管耦合到所述第三晶体管，并且所述放大器进一步包括与所述第五晶体管并联耦合的固定电流源。
10.根据权利要求9所述的电路，其中所述第四晶体管包括控制输入端、第一电流端子和第二电流端子，并且所述电阻器的第一端子耦合到所述第四晶体管的所述第一端子并且所述电阻器的第二端子耦合到所述第四晶体管的所述第二电流端子。
11.根据权利要求9所述的电路，其中所述自适应电阻电路的电阻与通过所述第二晶体管的电流成反比。
12.一种电路，其包括：
第一晶体管，其具有控制端子、第一电流端子和第二电流端子，所述第一晶体管的所述控制端子是所述电路的第一输入端；
第二晶体管，其具有控制端子、第一电流端子和第二电流端子，所述第二晶体管的所述控制端子是所述电路的第二输入端，所述第一输入端和所述第二输入端是所述电路的差分输入端；
电流镜，其包括第三晶体管和第四晶体管，所述第三晶体管耦合到所述第一晶体管，并且所述第四晶体管耦合到所述第二晶体管；
电流源，其与所述第三晶体管并联耦合；
电阻电路，其耦合在所述第二晶体管的所述第二电流端子和所述第一晶体管的所述第二电流端子之间，其中所述电阻电路被配置为迫使多于一半的偏置电流通过所述第一晶体管并且小于一半的所述偏置电流通过所述第二晶体管。
13.根据权利要求12所述的电路，其中所述电阻电路包括电阻器和第五晶体管，所述电阻器与所述第五晶体管并联耦合。
14.根据权利要求13所述的电路，其中所述第五晶体管包括控制输入端、第一电流端子和第二电流端子，所述第二晶体管的所述控制输入端和所述第五晶体管的所述控制输入端耦合在一起，并且所述第五晶体管的所述第一电流端子耦合到所述第二晶体管的所述第二电流端子，并且所述电阻器耦合到所述第五晶体管的所述第一电流端子和所述第二电流端子。
15.根据权利要求13所述的电路，其中当导通时，所述第五晶体管在线性操作区域中操作。
16.根据权利要求12所述的电路，其中所述电阻电路的电阻与所述偏置电流的流过所述第二晶体管的部分偏置电流成反比。
CN202080088647.8A 2019-12-20 2020-12-21 电压调节器的自适应偏置控制 Active CN114846429B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
IN201941053100 2019-12-20
IN201941053100 2019-12-20
US17/124,599 2020-12-17
US17/124,599 US11316420B2 (en) 2019-12-20 2020-12-17 Adaptive bias control for a voltage regulator
PCT/US2020/066311 WO2021127614A1 (en) 2019-12-20 2020-12-21 Adaptive bias control for a voltage regulator

Publications (2)

Publication Number Publication Date
CN114846429A CN114846429A (zh) 2022-08-02
CN114846429B true CN114846429B (zh) 2024-05-07

Family

ID=76437280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080088647.8A Active CN114846429B (zh) 2019-12-20 2020-12-21 电压调节器的自适应偏置控制

Country Status (3)

Country Link
US (1) US11316420B2 (zh)
CN (1) CN114846429B (zh)
WO (1) WO2021127614A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021047674A (ja) * 2019-09-19 2021-03-25 セイコーエプソン株式会社 ボルテージレギュレーター
US11630472B2 (en) * 2020-12-15 2023-04-18 Texas Instruments Incorporated Mitigation of transient effects for wide load ranges
US20230006536A1 (en) * 2021-06-10 2023-01-05 Texas Instruments Incorporated Improving psrr across load and supply variances
CN114185386B (zh) * 2021-12-03 2022-10-14 深圳飞骧科技股份有限公司 快速瞬态响应的低压差线性稳压器、芯片及电子设备
CN114924606A (zh) * 2022-06-02 2022-08-19 泉芯电子技术(深圳)有限公司 低功耗高电源抑制比的ldo电路
US12028065B2 (en) * 2022-08-31 2024-07-02 Texas Instruments Incorporated Push-pull buffer circuit
CN115857604B (zh) * 2023-03-03 2023-05-05 上海维安半导体有限公司 一种适用于低压差线性稳压器的自适应电流跃变电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205092772U (zh) * 2015-09-29 2016-03-16 意法半导体(中国)投资有限公司 线性调节器控制电路
CN106569535A (zh) * 2015-10-13 2017-04-19 意法设计与应用股份有限公司 有压差检测器和偏置电流限制器的电压调节器及相关方法
CN110096086A (zh) * 2018-01-30 2019-08-06 联发科技股份有限公司 电压调节器装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1947544A1 (en) * 2007-01-17 2008-07-23 Austriamicrosystems AG Voltage regulator and method for voltage regulation
US8547077B1 (en) 2012-03-16 2013-10-01 Skymedi Corporation Voltage regulator with adaptive miller compensation
US9170590B2 (en) 2012-10-31 2015-10-27 Qualcomm Incorporated Method and apparatus for load adaptive LDO bias and compensation
US9614530B2 (en) * 2014-12-12 2017-04-04 Samsung Display Co., Ltd. Fast fall and rise time current mode logic buffer
CN104460807B (zh) 2014-12-23 2015-12-30 电子科技大学 一种集成自适应基准缓冲器的低压差线性稳压器
US10534385B2 (en) * 2016-12-19 2020-01-14 Qorvo Us, Inc. Voltage regulator with fast transient response
CN110120788B (zh) 2019-06-06 2024-02-20 广东工业大学 一种用于功率放大器的偏置电路及功率放大器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205092772U (zh) * 2015-09-29 2016-03-16 意法半导体(中国)投资有限公司 线性调节器控制电路
CN106569535A (zh) * 2015-10-13 2017-04-19 意法设计与应用股份有限公司 有压差检测器和偏置电流限制器的电压调节器及相关方法
CN110096086A (zh) * 2018-01-30 2019-08-06 联发科技股份有限公司 电压调节器装置

Also Published As

Publication number Publication date
US11316420B2 (en) 2022-04-26
WO2021127614A1 (en) 2021-06-24
WO2021127614A8 (en) 2022-03-24
CN114846429A (zh) 2022-08-02
US20210194346A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
CN114846429B (zh) 电压调节器的自适应偏置控制
CN108235744B (zh) 低压差线性稳压电路
JP6805259B2 (ja) 改善された電源除去を有する低ドロップアウト電圧レギュレータ
US8169203B1 (en) Low dropout regulator
US8937508B2 (en) Differential amplifier
US8922179B2 (en) Adaptive bias for low power low dropout voltage regulators
TWI476557B (zh) 低壓降電壓調節器及其方法
JP2015141720A (ja) 低ドロップアウト電圧レギュレータおよび方法
US20140340058A1 (en) Nmos ldo psrr improvement using power supply noise cancellation
US7907003B2 (en) Method for improving power-supply rejection
JP6545692B2 (ja) バッファ回路および方法
CN107750351B (zh) 电压调节器
US20100019747A1 (en) Low dropout regulator
JPH0623938B2 (ja) 電流安定器
US6359427B1 (en) Linear regulators with low dropout and high line regulation
US10747251B2 (en) Voltage regulator
US11487312B2 (en) Compensation for low dropout voltage regulator
US5847556A (en) Precision current source
US8866554B2 (en) Translinear slew boost circuit for operational amplifier
US10498333B1 (en) Adaptive gate buffer for a power stage
US20090184752A1 (en) Bias circuit
US7489199B2 (en) Saturation detector and warning circuit including clamp
US6501305B2 (en) Buffer/driver for low dropout regulators
US10348280B2 (en) Controlling current limits in current limiting circuits
JP3673479B2 (ja) ボルテージレギュレータ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant