JP5784685B2 - 抵抗的レベルシフティング回路を有するクラスab増幅器 - Google Patents
抵抗的レベルシフティング回路を有するクラスab増幅器 Download PDFInfo
- Publication number
- JP5784685B2 JP5784685B2 JP2013233579A JP2013233579A JP5784685B2 JP 5784685 B2 JP5784685 B2 JP 5784685B2 JP 2013233579 A JP2013233579 A JP 2013233579A JP 2013233579 A JP2013233579 A JP 2013233579A JP 5784685 B2 JP5784685 B2 JP 5784685B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- transistor
- transistors
- level shifting
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000295 complement effect Effects 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 14
- 101100277821 Caenorhabditis elegans drn-1 gene Proteins 0.000 description 9
- 230000006854 communication Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000001413 cellular effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 102100020767 Dystrophin-related protein 2 Human genes 0.000 description 2
- 101001044612 Homo sapiens Density-regulated protein Proteins 0.000 description 2
- 101001053503 Homo sapiens Dihydropyrimidinase-related protein 2 Proteins 0.000 description 2
- 101000909218 Homo sapiens Dynamin-1-like protein Proteins 0.000 description 2
- 101000931797 Homo sapiens Dystrophin-related protein 2 Proteins 0.000 description 2
- 101000841301 Homo sapiens Utrophin Proteins 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 102100029092 Utrophin Human genes 0.000 description 2
- 230000003750 conditioning effect Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000013341 scale-up Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Transceivers (AREA)
Description
Vdrn = Vdrp − Is・R 式(1)
として表されるかもしれない。Vdrn 信号は、以下に述べるように、クラスAB出力ステージ230に対するターゲート静止電流(quiescent current)を得るために発生させられるかもしれない。
Iqr = K・Iir 式(2)
として表されるかもしれない。ここで、
Iirは、PMOSトランジスタ416のドレイン電流であり、
Iqrは、PMOSトランジスタ436のドレイン電流であり、
Kは、PMOSトランジスタ416のサイズに対するPMOSトランジスタ436のサイズの比である。
Iir = Ibr + Isr 式(3)
として表されるかもしれない。ここで、
Ibrは、電流源411を流れる電流であり、
Isrは、抵抗426を流れる電流である。
以下に、本出願の当初の特許請求の範囲を付記する。
1.入力信号を受け取って第1のドライブ信号を供給する入力ステージと、
前記第1のドライブ信号を受け取って第2のドライブ信号を供給する抵抗的レベルシフティングステージと、
前記第1及び第2のドライブ信号を受け取って出力信号を供給する出力ステージと、
を備えた装置。
2.前記抵抗的レベルシフティングステージは、
バイアス電圧を受け取って前記第2のドライブ信号を供給するトランジスタと、
前記トランジスタに結合され、前記第1及び第2のドライブ信号間に結合された抵抗であって、前記第1及び第2のドライブ信号間で電圧ドロップを与える抵抗と、
を備える1の装置。
3.前記抵抗的レベルシフティングステージは、第2のバイアス電圧を受け取り、前記抵抗を通してレベルシフティング電流を供給する第2のトランジスタをさらに備える
2の装置。
4.前記出力ステージは、相補的トランジスタのペアを備えたクラスAB出力ステージであり、前記第1及び第2のドライブ信号は、前記相補的トランジスタに供給される
1の装置。
5.前記抵抗的レベルシフティングステージに対するバイアス電圧を発生する第1のバイアス回路をさらに備え、前記バイアス電圧は、前記第1及び第2のドライブ信号間の電圧ドロップを決定する
1の装置。
6.前記第1のバイアス回路は、
前記入力ステージの第2のトランジスタにマッチした第1のトランジスタを備えたレプリカ入力ステージと、
前記抵抗的レベルシフティングステージの第4のトランジスタにマッチした第3のトランジスタを備えたレプリカ抵抗的レベルシフティングステージと、
前記出力ステージの相補的トランジスタの第2のペアにマッチした相補的トランジスタの第1のペアを備えたレプリカ出力ステージと、
を備える5の装置。
7.前記レプリカ出力ステージの前記相補的トランジスタの第1のペアは、第5及び第6のトランジスタを備え、前記レプリカ入力ステージの前記第1のトランジスタと前記レプリカ出力ステージの前記第5のトランジスタとは電流ミラーとして結合されている
6の装置。
8.前記レプリカ出力ステージの前記相補的トランジスタの第1のペアは、前記レプリカ入力ステージの前記第1のトランジスタを流れる電流によって決められる第1の静止電流を有し、前記出力ステージの前記相補的トランジスタの第2のペアは、前記第1の静止電流によって決められる第2の静止電流を有する
7の装置。
9.前記第1のバイアス回路は、前記レプリカ抵抗的レベルシフティングステージ及び前記レプリカ出力ステージに結合された増幅器ステージをさらに備え、前記増幅器ステージは、前記抵抗的レベルシフティングステージ及び前記レプリカ抵抗的レベルシフティングステージに対する前記バイアス電圧を発生する
6の装置。
10.前記レプリカ出力ステージの前記相補的トランジスタの第1のペアは、第5及び第6のトランジスタを備え、前記レプリカ抵抗的レベルシフティングステージの前記第3のトランジスタは、前記レプリカ出力ステージの前記第6のトランジスタに結合され、前記増幅器ステージは、前記第6のトランジスタがターゲット静止電流を伝導させるために前記第3のトランジスタに対する前記バイアス電圧を発生する
9の装置。
11.前記レプリカ抵抗的レベルシフティングステージは、
前記第3のトランジスタに並列に結合された第5のトランジスタと、
前記第5のトランジスタに結合され、前記抵抗的レベルシフティングステージに対するレベルシフティング電流を発生するために第2のバイアス電圧を供給する電流ミラーと、
をさらに備える6の装置。
12.前記増幅器ステージは、
前記第5のトランジスタに結合され、増幅を与える第7のトランジスタと、
前記第7のトランジスタに結合され、前記バイアス電圧を与える第8のトランジスタと、
を備える10の装置。
13.前記増幅器ステージは、
前記第5のトランジスタに結合された第1の入力及び出力コモンモード電圧を受け取る第2の入力を有する差動ペアと、
前記差動ペアに結合され、第8のトランジスタが前記バイアス電圧を供給する第7及び第8のトランジスタと、
を備える10の装置。
14.前記出力信号に対する差動信号を受け取り、前記入力ステージに対する第2のバイアス電圧を発生する第2のバイアス回路をさらに備え、前記第2のバイアス電圧は、前記差動信号に対するターゲットコモンモード出力電圧となる
5の装置。
15.前記入力ステージ、前記抵抗的レベルシフティングステージ、及び前記出力ステージは、金属酸化物半導体(MOS)トランジスタによってインプリメントされる
1の装置。
16.差動入力信号を受け取って第1及び第2のドライブ信号を供給する入力ステージと、
前記第1及び第2のドライブ信号を受け取って第3及び第4のドライブ信号を供給する抵抗的レベルシフティングステージと、
前記第1から第4のドライブ信号を受け取って差動出力信号を供給する出力ステージと、
を備えた集積回路。
17.前記抵抗的レベルシフティングステージに対するバイアス電圧を発生するバイアス回路をさらに備え、前記バイアス電圧は、前記第1及び第3のドライブ信号間、及び前記第2及び第4のドライブ信号間の電圧ドロップを決める
16の集積回路。
18.前記出力ステージは、前記差動出力信号を供給する第1及び第2のNチャネルMOS(NMOS)トランジスタを備え、前記抵抗的レベルシフティングステージは、それぞれ第1及び第2のNMOSトランジスタに結合された第3及び第4のNMOSトランジスタを備え、前記バイアス回路は、前記第1及び第2のNMOSトランジスタそれぞれがターゲット静止電流を伝導させるために、前記第3及び第4のNMOSトランジスタに対するバイアス電圧を発生する
17の集積回路。
19.前記入力ステージは、
差動ペアとして結合され、前記差動入力信号を受け取り、前記第1及び第2のドライブ信号を供給する第1及び第2の金属酸化物半導体(MOS)トランジスタと、
それぞれ前記第1及び第2のMOSトランジスタに結合され、前記差動ペアに対するアクティブロードを供給する第3及び第4のMOSトランジスタと、
を備える16の集積回路。
20.前記抵抗的レベルシフティングステージは、
バイアス電圧を受け取り、それぞれ前記第3及び第4のドライブ信号を供給する第1及び第2のMOSトランジスタと、
前記第1のMOSトランジスタに結合され、前記第1及び第3のドライブ信号間に結合された第1の抵抗と、
前記第2のMOSトランジスタに結合され、前記第2及び第4のドライブ信号間に結合された第2の抵抗と、
を備える16の集積回路。
21.前記出力ステージは、
それぞれ第1及び第2のドライブ信号を受け取り、前記差動出力信号を供給する第1及び第2のPチャネルMOS(PMOS)トランジスタと、
それぞれ前記第1及び第2のPMOSトランジスタに結合され、それぞれ前記第3及び第4のドライブ信号を受け取る第1及び第2のNチャネルMOS(NMOS)トランジスタと、
を備え、
前記第1のPMOSトランジスタ及び前記第1のNMOSトランジスタは第1のクラスAB出力ブランチを形成し、前記第2のPMOSトランジスタ及び前記第2のNMOSトランジスタは第2のクラスAB出力ブランチを形成する
16の集積回路。
22.入力信号を増幅して第1のドライブ信号を取得することと、
前記第1のドライブ信号を抵抗的にレベルシフトさせることで第2のドライブ信号を発生させることと、
前記第1及び第2のドライブ信号によって出力信号を発生させることと、
を備えた方法。
23.バイアス電圧を発生させて前記出力信号に対するターゲット静止電流を取得することであって、前記バイアス電圧は前記第2のドライブ信号を取得するために前記第1のドライブ信号のレベルシフティングの量を決定することを
さらに備えた22の方法。
24.前記バイアス電圧を発生させることは、前記入力信号を増幅し、前記第2のドライブ信号を発生させ、前記出力信号を発生させるために用いられる回路のレプリカによって、前記バイアス電圧を発生させることを備える
23の方法。
25.前記バイアス電圧を発生させることは、
電流ミラーによってレプリカ静止電流を発生させることと、
前記レプリカ静止電流を取得するためにフィードバックループによって前記バイアス電圧を発生させることであって、前記出力信号に対する前記ターゲット静止電流は前記レプリカ静止電流によって決定されることと、
を備える23の方法。
26.入力信号を増幅して第1のドライブ信号を取得する手段と、
前記第1のドライブ信号を抵抗的にレベルシフトさせることで第2のドライブ信号を発生させる手段と、
前記第1及び第2のドライブ信号によって出力信号を発生させる手段と、
を備えた装置。
27.バイアス電圧を発生させて前記出力信号に対するターゲット静止電流を取得する手段をさらに備え、前記バイアス電圧は前記第2のドライブ信号を取得するために前記第1のドライブ信号のレベルシフティングの量を決定する
26の装置。
Claims (27)
- 入力信号を受け取って第1のドライブ信号を供給する入力ステージと、
前記第1のドライブ信号を受け取って第2のドライブ信号を供給する抵抗的レベルシフティングステージと、
前記第1及び第2のドライブ信号を受け取って出力信号を供給する出力ステージと、
前記出力信号及びターゲット電圧を受信し、前記入力ステージに制御電圧を供給するフィードバックステージと、
を備えた装置。 - 前記抵抗的レベルシフティングステージは、
バイアス電圧を受け取って前記第2のドライブ信号を供給するトランジスタと、
前記トランジスタに結合され、前記第1及び第2のドライブ信号間に結合された抵抗であって、前記第1及び第2のドライブ信号間で電圧ドロップを与える抵抗と、
を備える請求項1の装置。 - 前記抵抗的レベルシフティングステージは、第2のバイアス電圧を受け取り、前記抵抗を通してレベルシフティング電流を供給する第2のトランジスタをさらに備える
請求項2の装置。 - 前記出力ステージは、相補的トランジスタのペアを備えたクラスAB出力ステージであり、前記第1及び第2のドライブ信号は、前記相補的トランジスタに供給される
請求項1の装置。 - 前記抵抗的レベルシフティングステージに対するバイアス電圧を発生する第1のバイアス回路をさらに備え、前記バイアス電圧は、前記第1及び第2のドライブ信号間の電圧ドロップを決定する
請求項1の装置。 - 前記第1のバイアス回路は、
前記入力ステージの第2のトランジスタにマッチした第1のトランジスタを備えたレプリカ入力ステージと、
前記抵抗的レベルシフティングステージの第4のトランジスタにマッチした第3のトランジスタを備えたレプリカ抵抗的レベルシフティングステージと、
前記出力ステージの相補的トランジスタの第2のペアにマッチした相補的トランジスタの第1のペアを備えたレプリカ出力ステージと、
を備える請求項5の装置。 - 前記レプリカ出力ステージの前記相補的トランジスタの第1のペアは、第5及び第6のトランジスタを備え、前記レプリカ入力ステージの前記第1のトランジスタと前記レプリカ出力ステージの前記第5のトランジスタとは電流ミラーとして結合されている
請求項6の装置。 - 前記レプリカ出力ステージの前記相補的トランジスタの第1のペアは、前記レプリカ入力ステージの前記第1のトランジスタを流れる電流によって決められる第1の静止電流を有し、前記出力ステージの前記相補的トランジスタの第2のペアは、前記第1の静止電流によって決められる第2の静止電流を有する
請求項7の装置。 - 前記第1のバイアス回路は、前記レプリカ抵抗的レベルシフティングステージ及び前記レプリカ出力ステージに結合された増幅器ステージをさらに備え、前記増幅器ステージは、前記抵抗的レベルシフティングステージ及び前記レプリカ抵抗的レベルシフティングステージに対する前記バイアス電圧を発生する
請求項6の装置。 - 前記レプリカ出力ステージの前記相補的トランジスタの第1のペアは、第5及び第6のトランジスタを備え、前記レプリカ抵抗的レベルシフティングステージの前記第3のトランジスタは、前記レプリカ出力ステージの前記第6のトランジスタに結合され、前記増幅器ステージは、前記第6のトランジスタがターゲット静止電流を伝導させるために前記第3のトランジスタに対する前記バイアス電圧を発生する
請求項9の装置。 - 前記レプリカ抵抗的レベルシフティングステージは、
前記第3のトランジスタに並列に結合された第5のトランジスタと、
前記第5のトランジスタに結合され、前記抵抗的レベルシフティングステージに対するレベルシフティング電流を発生するために第2のバイアス電圧を供給する電流ミラーと、
をさらに備える請求項6の装置。 - 前記増幅器ステージは、
前記第5のトランジスタに結合され、増幅を与える第7のトランジスタと、
前記第7のトランジスタに結合され、前記バイアス電圧を与える第8のトランジスタと、
を備える請求項10の装置。 - 前記増幅器ステージは、
前記第5のトランジスタに結合された第1の入力及び出力コモンモード電圧を受け取る第2の入力を有する差動ペアと、
前記差動ペアに結合され、第8のトランジスタが前記バイアス電圧を供給する第7及び第8のトランジスタと、
を備える請求項10の装置。 - 前記出力信号に対する差動信号を受け取り、前記入力ステージに対する第2のバイアス電圧を発生する第2のバイアス回路をさらに備え、前記第2のバイアス電圧は、前記ターゲット電圧及び前記差動信号から生成される
請求項5の装置。 - 前記入力ステージ、前記抵抗的レベルシフティングステージ、及び前記出力ステージは、金属酸化物半導体(MOS)トランジスタによってインプリメントされる
請求項1の装置。 - 差動入力信号を受け取って第1及び第2のドライブ信号を供給する入力ステージと、
前記第1及び第2のドライブ信号を受け取って第3及び第4のドライブ信号を供給する抵抗的レベルシフティングステージと、
前記第1から第4のドライブ信号を受け取って差動出力信号を供給する出力ステージと、
前記差動出力信号及びターゲット電圧を受信し、前記入力ステージに制御電圧を供給するフィードバックステージと、
を備えた集積回路。 - 前記抵抗的レベルシフティングステージに対するバイアス電圧を発生するバイアス回路をさらに備え、前記バイアス電圧は、前記第1及び第3のドライブ信号間、及び前記第2及び第4のドライブ信号間の電圧ドロップを決める
請求項16の集積回路。 - 前記出力ステージは、前記差動出力信号を供給する第1及び第2のNチャネルMOS(NMOS)トランジスタを備え、前記抵抗的レベルシフティングステージは、それぞれ第1及び第2のNMOSトランジスタに結合された第3及び第4のNMOSトランジスタを備え、前記バイアス回路は、前記第1及び第2のNMOSトランジスタそれぞれがターゲット静止電流を伝導させるために、前記第3及び第4のNMOSトランジスタに対するバイアス電圧を発生する
請求項17の集積回路。 - 前記入力ステージは、
差動ペアとして結合され、前記差動入力信号を受け取り、前記第1及び第2のドライブ信号を供給する第1及び第2の金属酸化物半導体(MOS)トランジスタと、
それぞれ前記第1及び第2のMOSトランジスタに結合され、前記差動ペアに対するアクティブロードを供給する第3及び第4のMOSトランジスタと、
を備える請求項16の集積回路。 - 前記抵抗的レベルシフティングステージは、
バイアス電圧を受け取り、それぞれ前記第3及び第4のドライブ信号を供給する第1及び第2のMOSトランジスタと、
前記第1のMOSトランジスタに結合され、前記第1及び第3のドライブ信号間に結合された第1の抵抗と、
前記第2のMOSトランジスタに結合され、前記第2及び第4のドライブ信号間に結合された第2の抵抗と、
を備える請求項16の集積回路。 - 前記出力ステージは、
それぞれ第1及び第2のドライブ信号を受け取り、前記差動出力信号を供給する第1及び第2のPチャネルMOS(PMOS)トランジスタと、
それぞれ前記第1及び第2のPMOSトランジスタに結合され、それぞれ前記第3及び第4のドライブ信号を受け取る第1及び第2のNチャネルMOS(NMOS)トランジスタと、
を備え、
前記第1のPMOSトランジスタ及び前記第1のNMOSトランジスタは第1のクラスAB出力ブランチを形成し、前記第2のPMOSトランジスタ及び前記第2のNMOSトランジスタは第2のクラスAB出力ブランチを形成する
請求項16の集積回路。 - 入力信号を増幅して第1のドライブ信号を取得することと、
前記第1のドライブ信号を抵抗的にレベルシフトさせることで第2のドライブ信号を発生させることと、
前記第1及び第2のドライブ信号によって出力信号を発生させることと、
前記出力信号のターゲット平均を得るために、前記出力信号及びターゲット電圧に応じて制御電圧を調整することと、
を備えた方法。 - バイアス電圧を発生させて前記出力信号に対するターゲット静止電流を取得することであって、前記バイアス電圧は前記第2のドライブ信号を取得するために前記第1のドライブ信号のレベルシフティングの量を決定することを
さらに備えた請求項22の方法。 - 前記バイアス電圧を発生させることは、前記入力信号を増幅し、前記第2のドライブ信号を発生させ、前記出力信号を発生させるために用いられる回路のレプリカによって、前記バイアス電圧を発生させることを備える
請求項23の方法。 - 前記バイアス電圧を発生させることは、
電流ミラーによってレプリカ静止電流を発生させることと、
前記レプリカ静止電流を取得するためにフィードバックループによって前記バイアス電圧を発生させることであって、前記出力信号に対する前記ターゲット静止電流は前記レプリカ静止電流によって決定されることと、
を備える請求項23の方法。 - 入力信号を増幅して第1のドライブ信号を取得する手段と、
前記第1のドライブ信号を抵抗的にレベルシフトさせることで第2のドライブ信号を発生させる手段と、
前記第1及び第2のドライブ信号によって出力信号を発生させる手段と、
前記出力信号のターゲット平均を得るために、前記出力信号及びターゲット電圧に応じて制御電圧を調整する手段と、
を備えた装置。 - バイアス電圧を発生させて前記出力信号に対するターゲット静止電流を取得する手段をさらに備え、前記バイアス電圧は前記第2のドライブ信号を取得するために前記第1のドライブ信号のレベルシフティングの量を決定する
請求項26の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/340,142 US8536947B2 (en) | 2008-12-19 | 2008-12-19 | Class AB amplifier with resistive level-shifting circuitry |
US12/340,142 | 2008-12-19 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011542537A Division JP2012513174A (ja) | 2008-12-19 | 2009-12-21 | 抵抗的レベルシフティング回路を有するクラスab増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014057351A JP2014057351A (ja) | 2014-03-27 |
JP5784685B2 true JP5784685B2 (ja) | 2015-09-24 |
Family
ID=42045323
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011542537A Pending JP2012513174A (ja) | 2008-12-19 | 2009-12-21 | 抵抗的レベルシフティング回路を有するクラスab増幅器 |
JP2013233579A Expired - Fee Related JP5784685B2 (ja) | 2008-12-19 | 2013-11-11 | 抵抗的レベルシフティング回路を有するクラスab増幅器 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011542537A Pending JP2012513174A (ja) | 2008-12-19 | 2009-12-21 | 抵抗的レベルシフティング回路を有するクラスab増幅器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8536947B2 (ja) |
EP (1) | EP2380277A1 (ja) |
JP (2) | JP2012513174A (ja) |
KR (1) | KR101269349B1 (ja) |
CN (1) | CN102257727A (ja) |
TW (1) | TW201101677A (ja) |
WO (1) | WO2010071876A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8942760B2 (en) * | 2010-08-05 | 2015-01-27 | St-Ericsson Sa | Integrated bluetooth and wireless LAN transceivers having merged low noise and power amplifier |
KR101334849B1 (ko) * | 2011-12-13 | 2013-11-29 | 한국과학기술원 | 복제 구동 증폭기 |
TWI458261B (zh) * | 2011-12-27 | 2014-10-21 | Acbel Polytech Inc | Digital controller with level conversion function and its level conversion circuit |
EP2667506A1 (en) * | 2012-05-24 | 2013-11-27 | ST-Ericsson SA | Two-stage operational amplifier in class ab |
CN103107785B (zh) * | 2012-12-28 | 2016-09-14 | 龙元才 | 一种乙甲类功率放大器 |
US9184707B2 (en) * | 2013-01-17 | 2015-11-10 | Qualcomm Incorporated | Amplifier with switchable common gate gain buffer |
US8767841B1 (en) | 2013-03-04 | 2014-07-01 | Qualcomm Incorporated | System and method for de-modulating a high-supply-domain differential signal and a common-mode clock in a front-end receiver |
US9225303B1 (en) * | 2014-07-11 | 2015-12-29 | Nuvoton Technology Corporation | Method and apparatus for Class AB audio amplifier output stage voltage protection |
JP2016187080A (ja) * | 2015-03-27 | 2016-10-27 | 住友電気工業株式会社 | 利得可変差動増幅回路 |
CN105007052B (zh) * | 2015-06-12 | 2017-12-15 | 长沙景嘉微电子股份有限公司 | 一种高增益甲乙类运算放大器电路 |
US9660585B2 (en) | 2015-06-17 | 2017-05-23 | Qualcomm Incorporated | Class AB amplifier |
KR102412366B1 (ko) * | 2015-12-30 | 2022-06-24 | 엘지디스플레이 주식회사 | 포스 센서 구조를 갖는 디스플레이 장치 |
WO2017169645A1 (ja) * | 2016-03-30 | 2017-10-05 | 株式会社村田製作所 | 高周波信号増幅回路、電力増幅モジュール、フロントエンド回路および通信装置 |
US9859856B1 (en) | 2016-06-30 | 2018-01-02 | Intel IP Corporation | Low supply class AB output amplifier |
US10848169B2 (en) * | 2019-03-20 | 2020-11-24 | Analog Devices, Inc. | Receiver signal chains with low power drivers and driver optimization |
US11626841B2 (en) * | 2020-07-10 | 2023-04-11 | Texas Instruments Incorporated | High quiescent current control |
TWI825833B (zh) * | 2022-07-06 | 2023-12-11 | 瑞昱半導體股份有限公司 | 放大器 |
CN117353673B (zh) * | 2023-12-04 | 2024-03-15 | 上海安其威微电子科技有限公司 | 射频放大电路、控制方法、控制模块和电子设备 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DK106043C (da) * | 1964-08-22 | 1966-12-12 | Philips Ind Handel As | Kredsløb til stabilisering af arbejdspunktet for flere transistorer over for variationer i temperatur og fødespænding ved hjælp af et temperaturafhængigt element. |
JPS5854524B2 (ja) * | 1974-11-15 | 1983-12-05 | ソニー株式会社 | デンリヨクゾウフクカイロ |
GB1395337A (en) | 1972-04-06 | 1975-05-21 | Goldring Ltd | Amplifiers |
US4056783A (en) * | 1975-12-12 | 1977-11-01 | Audiokinetics Corporation | Linear sound amplifier circuit |
JP2594585B2 (ja) * | 1987-11-25 | 1997-03-26 | 富士通株式会社 | 演算増幅回路 |
NL9101567A (nl) * | 1991-09-17 | 1993-04-16 | Sierra Semiconductor Bv | Actieve instelbesturing voor klasse ab cmos-verschilversterkers. |
JPH05167363A (ja) | 1991-12-19 | 1993-07-02 | Fujitsu Ltd | 差動入力・差動出力型オペアンプ |
GB9205295D0 (en) | 1992-03-11 | 1992-04-22 | Jones Keith | Controlling amplifiers |
GB9303138D0 (en) | 1993-02-17 | 1993-03-31 | Plessey Semiconductors Ltd | Integrated circuit amplifiers |
JP2976770B2 (ja) * | 1993-09-01 | 1999-11-10 | ヤマハ株式会社 | 増幅回路 |
DE19704741A1 (de) * | 1997-02-13 | 1998-08-20 | Daimler Benz Ag | Holografischer Bildschirm mit integrierter Speckleunterdrückung |
US5886577A (en) * | 1997-07-28 | 1999-03-23 | Motorola, Inc. | Apparatus for efficient current amplification |
US5973563A (en) * | 1997-12-10 | 1999-10-26 | National Semiconductor Corporation | High power output stage with temperature stable precisely controlled quiescent current and inherent short circuit protection |
US6028479A (en) * | 1998-01-07 | 2000-02-22 | Plato Labs, Inc. | Low voltage transmission line driver |
GB9926956D0 (en) | 1999-11-13 | 2000-01-12 | Koninkl Philips Electronics Nv | Amplifier |
US6750715B2 (en) * | 2001-04-16 | 2004-06-15 | Zeevo, Inc. | Logarithmic IF amplifier with dynamic large signal bias circuit |
US6930551B2 (en) * | 2003-08-08 | 2005-08-16 | Texas Instruments Incorporated | Zero voltage class AB minimal delay output stage and method |
TWI228868B (en) * | 2004-02-17 | 2005-03-01 | Novatek Microelectronics Corp | Apparatus and method for increasing a slew rate of an operational amplifier |
US7088182B2 (en) * | 2004-04-07 | 2006-08-08 | Texas Instruments Incorporated | Class AB output stage circuit with stable quiescent current |
JP2005323287A (ja) | 2004-05-11 | 2005-11-17 | Sony Corp | 差動入力差動出力型増幅回路 |
JP3936952B2 (ja) * | 2004-11-26 | 2007-06-27 | 株式会社半導体理工学研究センター | Ab級cmos出力回路 |
US7619476B2 (en) * | 2005-03-15 | 2009-11-17 | Cirrus Logic, Inc. | Biasing stage for an amplifier |
JP5028972B2 (ja) * | 2006-11-27 | 2012-09-19 | 富士通セミコンダクター株式会社 | オペアンプ回路 |
JP4862694B2 (ja) | 2007-03-02 | 2012-01-25 | ソニー株式会社 | Fetアンプおよびそのバイアス回路 |
US8427235B2 (en) * | 2007-04-13 | 2013-04-23 | Advanced Analogic Technologies, Inc. | Power-MOSFETs with improved efficiency for multi-channel class-D audio amplifiers and packaging thereof |
-
2008
- 2008-12-19 US US12/340,142 patent/US8536947B2/en not_active Expired - Fee Related
-
2009
- 2009-12-18 TW TW098143834A patent/TW201101677A/zh unknown
- 2009-12-21 KR KR1020117016817A patent/KR101269349B1/ko not_active IP Right Cessation
- 2009-12-21 WO PCT/US2009/068942 patent/WO2010071876A1/en active Application Filing
- 2009-12-21 EP EP09801879A patent/EP2380277A1/en not_active Withdrawn
- 2009-12-21 JP JP2011542537A patent/JP2012513174A/ja active Pending
- 2009-12-21 CN CN2009801513098A patent/CN102257727A/zh active Pending
-
2013
- 2013-11-11 JP JP2013233579A patent/JP5784685B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8536947B2 (en) | 2013-09-17 |
WO2010071876A1 (en) | 2010-06-24 |
KR20110095426A (ko) | 2011-08-24 |
EP2380277A1 (en) | 2011-10-26 |
US20100156532A1 (en) | 2010-06-24 |
TW201101677A (en) | 2011-01-01 |
KR101269349B1 (ko) | 2013-05-29 |
JP2014057351A (ja) | 2014-03-27 |
JP2012513174A (ja) | 2012-06-07 |
CN102257727A (zh) | 2011-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5784685B2 (ja) | 抵抗的レベルシフティング回路を有するクラスab増幅器 | |
KR101320468B1 (ko) | 보호 회로를 갖는 캐스코드 증폭기를 위한 장치, 무선 디바이스, 및 방법 | |
US7902923B2 (en) | Common-gate common-source amplifier | |
EP3104523B1 (en) | Wideband highly-linear low output impedance d2s buffer circuit | |
JP5399480B2 (ja) | 高速低電力ラッチ | |
US8461921B2 (en) | Amplifier module with multiple operating modes | |
US8958575B2 (en) | Amplifier with configurable DC-coupled or AC-coupled output | |
US8514015B2 (en) | Amplifier with programmable off voltage | |
JP5485386B2 (ja) | Rfシングルエンド/差動変換器 | |
JP2013009390A (ja) | 高線形性相補型増幅器 | |
CN107005202B (zh) | 互补共栅和共源放大器中的增益控制 | |
EP2294689A1 (en) | Amplifier with improved linearization | |
WO2016204888A1 (en) | Class ab amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5784685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |