JP5776768B2 - 半導体集積回路およびその制御方法 - Google Patents
半導体集積回路およびその制御方法 Download PDFInfo
- Publication number
- JP5776768B2 JP5776768B2 JP2013513835A JP2013513835A JP5776768B2 JP 5776768 B2 JP5776768 B2 JP 5776768B2 JP 2013513835 A JP2013513835 A JP 2013513835A JP 2013513835 A JP2013513835 A JP 2013513835A JP 5776768 B2 JP5776768 B2 JP 5776768B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- value
- circuit
- operation rate
- current value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 60
- 238000000034 method Methods 0.000 title claims description 47
- 230000001629 suppression Effects 0.000 claims description 23
- 238000011156 evaluation Methods 0.000 claims description 19
- 230000001276 controlling effect Effects 0.000 claims description 15
- 230000000875 corresponding effect Effects 0.000 claims description 12
- 238000012544 monitoring process Methods 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 6
- 230000002596 correlated effect Effects 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 19
- 238000012545 processing Methods 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 7
- 101100517202 Neosartorya fumigata (strain ATCC MYA-4609 / Af293 / CBS 101355 / FGSC A1100) NRPS1 gene Proteins 0.000 description 6
- 101150035904 PES1 gene Proteins 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101000760620 Homo sapiens Cell adhesion molecule 1 Proteins 0.000 description 1
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Sources (AREA)
Description
ILmax>Imin+ΔImax
ILmin<Imax−ΔImax
(付記1)
それぞれが動作率制御回路を含む複数の回路モジュールを有するユーザー回路と、
前記複数の回路モジュールの動作率をモニタして前記ユーザー回路の電流変動量を判定し、該電流変動量の判定結果に従って、前記各動作率制御回路を介して対応する前記回路モジュールの動作率を制御する電源ノイズ抑制回路と、
を有することを特徴とする半導体集積回路。
前記電源ノイズ抑制回路は、前記電流変動量が電源系の共振周波数の周期からずれるように前記回路モジュールの動作率を制御する、
ことを特徴とする付記1に記載の半導体集積回路。
前記電源ノイズ抑制回路は、
前記複数の回路モジュールの動作時の電力値と相関の高い信号を受け取って、動作率の情報を示す動作率情報信号を出力する動作率モニタ部と、
前記動作率情報信号を受け取って、対応する電流値の情報を示す電流値情報信号を出力する電流評価部と、
前記電流値情報信号を受け取って、前記電流変動量が制限値を超過したことを示す電流変動量制限値超過信号を出力する電流変動量判定部と、
前記電流変動量制限値超過信号を受け取って、前記動作率制御回路に対して動作率制御信号を出力する動作率制御部と、
を有することを特徴とする付記1または付記2に記載の半導体集積回路。
前記電流変動量判定部は、前記ユーザー回路における過去の第1電流値と現在の第2電流値との電流差が前記制限値を超過したかどうかを判定し、
前記電流差が前記制限値を超過したと判定すると、前記動作率制御部は、前記回路モジュールの動作率を上昇させる、
ことを特徴とする付記3に記載の半導体集積回路。
前記電流変動量判定部は、前記ユーザー回路における過去の第3電流値が、下限の第1規定値以下か、或いは、上限の第2規定値以上かどうかを判定する、
ことを特徴とする付記3に記載の半導体集積回路。
前記電流変動量判定部は、
前記第3電流値が前記第2規定値以上であると判定すると、前記第3電流値と現在の第4電流値との電流差が前記制限値以下かどうかを判定し、
前記電流差が前記制限値以下であると判定すると、前記動作率制御部は、前記回路モジュールの動作率を上昇させる、
ことを特徴とする付記5に記載の半導体集積回路。
前記電流変動量判定部は、
前記第3電流値が前記第1規定値以下であると判定すると、前記第3電流値と現在の第4電流値との電流差が前記制限値以上かどうかを判定し、
前記電流差が前記制限値以上であると判定すると、前記動作率制御部は、前記回路モジュールの動作率を下降させる、
ことを特徴とする付記5に記載の半導体集積回路。
前記動作率制御部は、前記複数の回路モジュールにおける動作率の低いモジュールのみ動作率を上昇させるように制御する、
ことを特徴とする付記4または付記6に記載の半導体集積回路。
前記動作率制御部は、クロックゲーティングのディスエーブル、或いは、RAMのチップイネーブル制御の抑止を行って、前記回路モジュールにおける動作率を上昇させる、
ことを特徴とする付記4または付記6に記載の半導体集積回路。
前記動作率制御部は、クロック信号の周波数を下げ、プロセッサにおける命令の同時発行数を抑制し、或いは、ウェイト状態にして処理を休止することにより、前記回路モジュールにおける動作率を下降させる、
ことを特徴とする付記7に記載の半導体集積回路。
前記動作率制御部は、前記電流変動量における電流の変動周期が、電源系の共振周波数帯からずれるように制御を行う、
ことを特徴とする付記3乃至付記10のいずれか1項に記載の半導体集積回路。
複数の回路モジュールを有するユーザー回路と、前記回路モジュールの動作率を制御する電源ノイズ抑制回路と、を有する半導体集積回路の制御方法であって、
前記電源ノイズ抑制回路は、前記複数の回路モジュールの動作率から前記ユーザー回路の電流値の変動を求め、該ユーザー回路の電流値の変動が電源系の共振周波数の周期からずれるように前記回路モジュールの動作率を制御する
ことを特徴とする半導体集積回路の制御方法。
前記電源ノイズ抑制回路は、
前記複数の回路モジュールの動作時の電力値と相関の高い信号を受け取って、動作率の情報を示す動作率情報信号を生成し、
前記動作率情報信号を受け取って、対応する電流値の情報を示す電流値情報信号を生成し、
前記電流値情報信号を受け取って、前記電流変動量が制限値を超過したことを示す電流変動量制限値超過信号を生成し、
前記電流変動量制限値超過信号を受け取って、前記動作率制御回路に対する動作率制御信号を生成する、
ことを特徴とする付記12に記載の半導体集積回路の制御方法。
前記電源ノイズ抑制回路は、前記ユーザー回路における過去の第1電流値と現在の第2電流値との電流差が前記制限値を超過したとき、前記回路モジュールの動作率を上昇させる、
ことを特徴とする付記13に記載の半導体集積回路の制御方法。
前記電源ノイズ抑制回路は、前記ユーザー回路における過去の第3電流値が、下限の第1規定値以下か、或いは、上限の第2規定値以上かどうかを判定し、
前記第3電流値が前記第2規定値以上であって、前記第3電流値と現在の第4電流値との電流差が前記制限値以下のとき、前記回路モジュールの動作率を上昇させ、
前記第3電流値が前記第1規定値以下であって、前記第3電流値と前記第4電流値との電流差が前記制限値以上のとき、前記回路モジュールの動作率を下降させる、
ことを特徴とする付記13に記載の半導体集積回路の制御方法。
2 電源ノイズ抑制回路
11〜14 回路モジュール
21 動作率モニタ部
22 電流評価部
23 電流変動量判定部
24 動作率制御部
110〜140 動作率制御回路
Claims (8)
- それぞれが動作率制御回路を含む複数の回路モジュールを有するユーザー回路と、
前記複数の回路モジュールの動作率をモニタして前記ユーザー回路の電流変動量を判定し、該電流変動量の判定結果に従って、前記各動作率制御回路を介して対応する前記回路モジュールの動作率を制御する電源ノイズ抑制回路と、を有する半導体集積回路であって、
前記電源ノイズ抑制回路は、
前記複数の回路モジュールの動作時の電力値と相関の高い信号を受け取って、動作率の情報を示す動作率情報信号を出力する動作率モニタ部と、
前記動作率情報信号を受け取って、対応する電流値の情報を示す電流値情報信号を出力する電流評価部と、
前記電流値情報信号を受け取って、前記電流変動量が制限値を超過したことを示す電流変動量制限値超過信号を出力する電流変動量判定部と、
前記電流変動量制限値超過信号を受け取って、前記動作率制御回路に対して動作率制御信号を出力する動作率制御部と、を有し、
前記電流変動量判定部は、
前記ユーザー回路における過去の第3電流値が、下限の第1規定値以下であると判定すると、現在の第4電流値から前記第3電流値を減算した値が前記制限値以上かどうかを判定し、
前記第3電流値が、上限の第2規定値以上であると判定すると、現在の第4電流値から前記第3電流値を減算した値が前記制限値以下かどうかを判定する、
ことを特徴とする半導体集積回路。 - 前記電流変動量判定部は、
前記ユーザー回路における現在の第2電流値から過去の第1電流値を減算した値が前記制限値を超過したかどうかを判定し、
前記ユーザー回路における現在の第2電流値から過去の第1電流値を減算した値が前記制限値を超過したと判定すると、前記動作率制御部は、前記回路モジュールの動作率を上昇させる、
ことを特徴とする請求項1に記載の半導体集積回路。 - 前記電流変動量判定部は、
現在の第4電流値から前記第3電流値を減算した値が前記制限値以下であると判定すると、前記動作率制御部は、前記回路モジュールの動作率を上昇させる、
ことを特徴とする請求項1に記載の半導体集積回路。 - 前記電流変動量判定部は、
現在の第4電流値から前記第3電流値を減算した値が前記制限値以上であると判定すると、前記動作率制御部は、前記回路モジュールの動作率を下降させる、
ことを特徴とする請求項1に記載の半導体集積回路。 - それぞれが動作率制御回路を含む複数の回路モジュールを有するユーザー回路と、前記複数の回路モジュールの動作率をモニタして前記ユーザー回路の電流変動量を判定し、該電流変動量の判定結果に従って、前記各動作率制御回路を介して対応する前記回路モジュールの動作率を制御する電源ノイズ抑制回路と、を有する半導体集積回路の制御方法であって、
前記電源ノイズ抑制回路は、
前記複数の回路モジュールの動作率から前記ユーザー回路の電流値の変動を求め、該ユーザー回路の電流値の変動が電源系の共振周波数の周期からずれるように前記回路モジュールの動作率を制御し、
前記複数の回路モジュールの動作時の電力値と相関の高い信号を受け取って、動作率の情報を示す動作率情報信号を生成し、
前記動作率情報信号を受け取って、対応する電流値の情報を示す電流値情報信号を生成し、
前記電流値情報信号を受け取って、前記電流変動量が制限値を超過したことを示す電流変動量制限値超過信号を生成し、
前記電流変動量制限値超過信号を受け取って、前記動作率制御回路に対する動作率制御信号を生成し、
前記ユーザー回路における過去の第3電流値が、下限の第1規定値以下であると判定すると、現在の第4電流値から前記第3電流値を減算した値が前記制限値以上かどうかを判定し、
前記第3電流値が、上限の第2規定値以上であると判定すると、現在の第4電流値から前記第3電流値を減算した値が前記制限値以下かどうかを判定して、前記電流変動量制限値超過信号を生成する、
ことを特徴とする半導体集積回路の制御方法。 - 前記電源ノイズ抑制回路は、
前記ユーザー回路における現在の第2電流値から過去の第1電流値を減算した値が前記制限値を超過したかどうかを判定し、
前記ユーザー回路における現在の第2電流値から過去の第1電流値を減算した値が前記制限値を超過したと判定すると、前記動作率制御信号により前記回路モジュールの動作率を上昇させて、前記電流変動量制限値超過信号を生成する、
ことを特徴とする請求項5に記載の半導体集積回路の制御方法。 - 前記電源ノイズ抑制回路は、
現在の第4電流値から前記第3電流値を減算した値が前記制限値以下であると判定すると、前記動作率制御信号により前記回路モジュールの動作率を上昇させて、前記電流変動量制限値超過信号を生成する、
ことを特徴とする請求項5に記載の半導体集積回路の制御方法。 - 前記電源ノイズ抑制回路は、
現在の第4電流値から前記第3電流値を減算した値が前記制限値以上であると判定すると、前記動作率制御信号により前記回路モジュールの動作率を下降させて、前記電流変動量制限値超過信号を生成する、
ことを特徴とする請求項5に記載の半導体集積回路の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/060596 WO2012153377A1 (ja) | 2011-05-06 | 2011-05-06 | 半導体集積回路およびその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012153377A1 JPWO2012153377A1 (ja) | 2014-07-28 |
JP5776768B2 true JP5776768B2 (ja) | 2015-09-09 |
Family
ID=47138880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013513835A Active JP5776768B2 (ja) | 2011-05-06 | 2011-05-06 | 半導体集積回路およびその制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9071250B2 (ja) |
JP (1) | JP5776768B2 (ja) |
WO (1) | WO2012153377A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11522541B2 (en) | 2020-09-11 | 2022-12-06 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6036540B2 (ja) * | 2013-05-17 | 2016-11-30 | 富士通株式会社 | 半導体装置および半導体装置の制御方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004013820A (ja) * | 2002-06-11 | 2004-01-15 | Matsushita Electric Ind Co Ltd | クロック制御回路 |
WO2007037017A1 (ja) * | 2005-09-29 | 2007-04-05 | Fujitsu Limited | 消費電力解析方法及び消費電力解析装置 |
JP2007148681A (ja) * | 2005-11-25 | 2007-06-14 | Canon Inc | クロック供給装置及びその制御方法 |
WO2007108383A1 (ja) * | 2006-03-16 | 2007-09-27 | Fujitsu Limited | 電源ノイズを抑制可能とする半導体装置 |
JP2008262370A (ja) * | 2007-04-11 | 2008-10-30 | Nec Saitama Ltd | 情報処理装置及び情報処理装置の監視制御方法 |
JP2009094133A (ja) * | 2007-10-04 | 2009-04-30 | Fujitsu Ltd | 共振点を動的に変更する半導体集積回路 |
JP2009188881A (ja) * | 2008-02-08 | 2009-08-20 | Renesas Technology Corp | 半導体装置 |
WO2011074059A1 (ja) * | 2009-12-14 | 2011-06-23 | 富士通株式会社 | 演算処理装置、情報処理装置及びその制御方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3309898B2 (ja) | 1997-06-17 | 2002-07-29 | 日本電気株式会社 | 電源回路 |
US6429693B1 (en) | 2000-06-30 | 2002-08-06 | Texas Instruments Incorporated | Digital fractional phase detector |
DE102005019112A1 (de) * | 2005-04-25 | 2006-10-26 | Siemens Ag | Kombinationsantrieb mit Hybridreluktanzmotor |
JP2007293748A (ja) * | 2006-04-27 | 2007-11-08 | Matsushita Electric Ind Co Ltd | クロック制御装置 |
JP2008276612A (ja) | 2007-05-01 | 2008-11-13 | Nec Corp | 回路設計装置及び方法並びにプログラム |
JP5003407B2 (ja) | 2007-10-18 | 2012-08-15 | 日本電気株式会社 | プリント回路基板設計システム、プリント回路基板設計方法及びプログラム |
JP2011004038A (ja) * | 2009-06-17 | 2011-01-06 | Hitachi Ltd | 半導体lsiおよび半導体装置 |
-
2011
- 2011-05-06 WO PCT/JP2011/060596 patent/WO2012153377A1/ja active Application Filing
- 2011-05-06 JP JP2013513835A patent/JP5776768B2/ja active Active
-
2013
- 2013-10-22 US US14/060,204 patent/US9071250B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004013820A (ja) * | 2002-06-11 | 2004-01-15 | Matsushita Electric Ind Co Ltd | クロック制御回路 |
WO2007037017A1 (ja) * | 2005-09-29 | 2007-04-05 | Fujitsu Limited | 消費電力解析方法及び消費電力解析装置 |
JP2007148681A (ja) * | 2005-11-25 | 2007-06-14 | Canon Inc | クロック供給装置及びその制御方法 |
WO2007108383A1 (ja) * | 2006-03-16 | 2007-09-27 | Fujitsu Limited | 電源ノイズを抑制可能とする半導体装置 |
JP2008262370A (ja) * | 2007-04-11 | 2008-10-30 | Nec Saitama Ltd | 情報処理装置及び情報処理装置の監視制御方法 |
JP2009094133A (ja) * | 2007-10-04 | 2009-04-30 | Fujitsu Ltd | 共振点を動的に変更する半導体集積回路 |
JP2009188881A (ja) * | 2008-02-08 | 2009-08-20 | Renesas Technology Corp | 半導体装置 |
WO2011074059A1 (ja) * | 2009-12-14 | 2011-06-23 | 富士通株式会社 | 演算処理装置、情報処理装置及びその制御方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11522541B2 (en) | 2020-09-11 | 2022-12-06 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US9071250B2 (en) | 2015-06-30 |
WO2012153377A1 (ja) | 2012-11-15 |
JPWO2012153377A1 (ja) | 2014-07-28 |
US20140049316A1 (en) | 2014-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4198644B2 (ja) | 半導体集積回路 | |
Fan et al. | The synergy between power-aware memory systems and processor voltage scaling | |
US7149141B2 (en) | Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency | |
US8949635B2 (en) | Integrated circuit performance improvement across a range of operating conditions and physical constraints | |
US8612781B2 (en) | Method and apparatus for application of power density multipliers optimally in a multicore system | |
US9671767B2 (en) | Hybrid system and method for determining performance levels based on thermal conditions within a processor | |
KR102547292B1 (ko) | 동적 신뢰성 품질 모니터링 | |
CN107479623A (zh) | 时钟校正方法以及电子装置 | |
US9489031B2 (en) | Method to reduce acoustic noise induced by processor performance state changes in response to periodic application workloads | |
JP5776768B2 (ja) | 半導体集積回路およびその制御方法 | |
Jung et al. | Optimized active and power-down mode refresh control in 3D-DRAMs | |
JP6098418B2 (ja) | 信号制御回路、情報処理装置及びデューティ算出方法 | |
USRE48100E1 (en) | Method and system for power management | |
JP2007280562A (ja) | リフレッシュ制御装置 | |
JP5471437B2 (ja) | 半導体集積回路装置およびキャッシュメモリ制御方法 | |
JP2008102797A (ja) | 半導体装置、半導体集積回路装置、及び許容位相差測定回路 | |
JP2011150759A (ja) | メモリインタフェース回路、半導体装置、メモリインタフェース方法 | |
Chang et al. | Dynamic bandwidth scaling for embedded DSPs with 3D-stacked DRAM and wide I/Os | |
CN114400028A (zh) | 用于双轨存储器的电压调节方法、存储系统及片上系统 | |
CN116089060A (zh) | 一种基于3d-numa架构的内存功耗预测方法 | |
CN109508464B (zh) | 非给定电压的标准单元库的构建方法和装置 | |
JP2023127986A (ja) | 情報処理装置、情報処理方法及びプログラム | |
JP5316115B2 (ja) | ジッタ低減回路および半導体集積回路 | |
JP2022168364A (ja) | 半導体装置及びクロック制御方法 | |
JP2006127533A (ja) | 情報処理装置、情報記憶装置、情報処理方法、及び情報処理プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5776768 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |