JP5776728B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5776728B2
JP5776728B2 JP2013116647A JP2013116647A JP5776728B2 JP 5776728 B2 JP5776728 B2 JP 5776728B2 JP 2013116647 A JP2013116647 A JP 2013116647A JP 2013116647 A JP2013116647 A JP 2013116647A JP 5776728 B2 JP5776728 B2 JP 5776728B2
Authority
JP
Japan
Prior art keywords
electrode
contact
endothermic layer
heat
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013116647A
Other languages
English (en)
Other versions
JP2014236104A (ja
Inventor
敏 広瀬
敏 広瀬
青島 正貴
正貴 青島
寿 石間伏
寿 石間伏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2013116647A priority Critical patent/JP5776728B2/ja
Priority to US14/284,801 priority patent/US20140353834A1/en
Publication of JP2014236104A publication Critical patent/JP2014236104A/ja
Application granted granted Critical
Publication of JP5776728B2 publication Critical patent/JP5776728B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05023Disposition the whole internal layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関する。特に、半導体装置の温度上昇抑制技術に関する。
電気自動車の駆動装置など、大電流が流れる半導体装置は発熱量が大きい。一般に、発熱量の大きい半導体装置には冷却器が取り付けられる。
冷媒を使った従来の外付けの冷却器では、半導体装置の急激な温度変化に即応できない。そこで、例えば半導体装置を搭載した電気自動車等の走行状態が急変し、内蔵された半導体チップの温度が急激に上昇した場合であっても、半導体チップを素早く冷却することのできる技術が特許文献1で提案されている。その技術は、冷媒による冷却と異なり、金属の融解熱を利用して半導体チップの温度上昇を抑制する。特許文献1が開示する技術は、半導体チップを内蔵した半導体装置において、半導体チップの表面に露出する表面電極(例えばエミッタ電極)と半導体装置の筐体の外部に延設される電極とを細板状の金属板で接続し、その金属板に低融点合金を密着させる。半導体チップが発熱すると、その熱は表面電極から金属板に伝わり、さらに低融点合金に伝わる。低融点合金はその熱を融解熱として吸収する。
特開2000−174195号公報
半導体装置が短絡した場合、半導体装置全体の温度上昇ではなく、半導体素子内において大電流が流れている箇所の局所的な温度上昇が問題となる。発明者らの検討によると、半導体素子のソース/ドレイン間(コレクタ/エミッタ間)が短絡すると、素子の内部で数十μ秒のオーダの時間で温度が急上昇する。例えば数十μ秒の間に局所温度が1000[℃]にもなり得る。半導体装置には短絡検知回路が組み込まれているが、μ秒という時間は短絡検知回路が作動するには短すぎる。短絡検知回路が動作するまでの極めて短い時間(例えば数十μ秒〜1ミリ秒)、半導体素子(及び電極)の温度上昇を抑制できれば、あとは短絡検知回路が作動するので半導体素子(及び電極)がダメージを受けることを回避できる。ただし、そのような短時間での温度急上昇に対しては、冷媒や特許文献1の技術のように半導体素子の外部へ熱を発散していては半導体素子内部の温度上昇を十分には抑制できない虞がある。例えば、シリコンカーバイトの半導体ウエハ上に作成された半導体装置では、シリコンカーバイト自体の耐熱温度は高いが、シリコンカーバイトの層と電気的に接続する金属体や絶縁体などは、シリコンカーバイトほどには耐熱温度が高くはなく、それゆえダメージを被る虞がある。本明細書は、上記のような数十μ秒単位の温度上昇を抑制する技術を提供する。
本明細書が開示する半導体装置は、半導体プロセスによって半導体基板上に形成されている第1電極、第2電極、及び、吸熱層を備える。第1電極は、半導体基板内に形成されている素子と直接に接しており導通している。より具体的には、第1電極は、半導体基板の表面で素子と導通している。吸熱層は、導電性を有しているとともに、少なくとも第1電極と接している。第2電極は、第1電極又は吸熱層と接しているとともに、他の金属導電体にハンダ付けされている。ここで、他の金属導体とは、半導体装置と電気的に接続される他のデバイスと半導体装置を電気的に接続する接続部材であり、典型的にはリード線やバスバなどである。他の金属導体とは、リードフレームであってもよい。
第1電極、第2電極、及び、吸熱層の相対的な特性の相違は次の通りである。第1電極は吸熱層よりも仕事関数あるいはコンタクト抵抗率が小さい。吸熱層は第1及び第2電極よりも融解熱が大きい。第2電極は吸熱層よりもハンダ接合性が高い。吸熱層は第1電極よりも融点が低い。なお、より正確に表現すれば、第1電極、第2電極、及び、吸熱層の夫々を構成する金属材料が上記の特性を有していることが要件であるが、説明を簡単化するため、「第1電極を構成する金属材料は、吸熱層を構成する金属材料よりも仕事関数あるいはコンタクト抵抗率が小さい」という表現のかわりに、「第1電極は吸熱層よりも仕事関数あるいはコンタクト抵抗率が小さい」などと表現していることに留意されたい。
コンタクト抵抗率は、詳細には、電極や吸熱層がシリサイド化したときのバリアハイトを考慮した抵抗率を意味する。シリサイド化とは、電極や吸熱層の金属が半導体基板のシリコンと結合して化合物化することをいう。以下、「コンタクト抵抗率」と称する場合はいずれも電極や吸熱層がシリサイド化したときのバリアハイトを考慮した抵抗率のことを意味することに留意されたい。なお、コンタクト抵抗率が小さい金属には、ニッケル(Ni)、チタン(Ti)、タングステン(W)などがある。これらの金属のコンタクト抵抗率は、後述するベリリウムのコンタクト抵抗率よりも小さいことが知られている。また、アルミニウムとチタンの仕事関数は、それぞれ、4.13[eV]と4.14[eV]であり、後述するベリリウムの仕事関数(5.0[eV])よりも小さいことが知られている。
従来の半導体装置は、第1電極と第2電極は備えていた。第1電極は半導体素子と直接に接して導通する電極であり、第2電極は他のデバイス、あるいはリードフレームなどの金属板と接続する電極である。第2電極は、ボンディングワイヤを介してリードフレームと接続される場合もある。第1の電極は、半導体素子と直接に接して導通するものであるから、第2電極や吸熱層と比較して、半導体素子の表面に対して仕事関数あるいはコンタクト抵抗率が最も小さい材料が選定される。より詳細には、第1電極の仕事関数あるいはコンタクト抵抗率は、吸熱層のそれよりも小さく、第2電極のそれと同等かそれよりも小さければよい。別言すれば、第1電極は吸熱層よりもオーミック性が高い。また、第1電極のオーミック性は、第2電極のそれと同等かそれよりも高い。
他方、第2電極は、外部のデバイスと半導体装置を電気的に接続する電極であるから、金属導電材にハンダ材付けされる。第2電極は、第1電極と吸熱層よりもハンダ接合性がよい。より詳細には、第2電極として、ハンダ接合性が吸熱層よりも良く、第1電極と同等かそれ以上の材料が選定される。ハンダ接合性は、例えば「濡れ性」で定量的に評価できる。「濡れ性」は、溶融したハンダがどれだけ大きな面積で接合対象の部材と接するかを示すものである。「濡れ性」は、接合対象の部材の表面に溶融ハンダを落としたとき、溶融ハンダの縁における溶融ハンダに対する接線と接合対象部材の表面とがなす角度で表される。「濡れ性」については発明の実施の形態の項で別途説明する。
第1電極と第2電極は同じ材料であってもよい。第1電極と第2電極の材質は、典型的にはアルミニウム、銅、あるいはニッケルである。第1電極と第2電極が同じ材料であってもよいため、第1電極、第2電極、及び、吸熱層の相対的な特性の相違は、上記の表現に変えて次の表現とするのがよい。一つには、第1電極は吸熱層よりも仕事関数あるいはコンタクト抵抗率が小さい。また、別の一つには、第2電極は吸熱層よりもハンダ接合性が高い。そして最後に、吸熱層は第1電極よりも融解熱が大きい。
吸熱層は従来の半導体装置が備えていなかったものであり、半導体素子の熱を吸収するために備えられる金属体である。それゆえ、吸熱層の融解熱は、第1電極のそれよりの大きいことが好ましく、さらには第1電極と第2電極の融解熱よりも大きいのがよい。なお、吸熱層は、他の電極よりも低い温度で溶け始めて半導体素子の熱を融解熱として吸収する必要があるので、吸熱層の融点は他の電極のそれよりも低い。吸熱層の材質の典型は、ベリリウムである。
上記の半導体装置は、半導体プロセスで形成される第1電極、第2電極、及び、吸熱層を備えている。典型的には、半導体基板の上に、第1電極、吸熱層、第2電極がこの順序で積層しており、その全体の厚みは数十ミクロンである。そのような近接した位置に融解熱の大きい吸熱層を配置することで、半導体素子が短絡した際に極めて短時間に局所的に発生する熱を迅速に吸収することができ、その結果、局所的な温度上昇を効果的に抑制することができる。本明細書が開示する技術は、半導体基板の素子と第1電極の接触部位から数十ミクロン以内(できれば50ミクロン以内)で第1電極と吸熱層が接していることが好ましい。
本明細書が開示する技術は、特に、シリコンカーバイトの半導体基板を用いた半導体装置に有効である。通常のシリコンベースの半導体基板は耐熱温度が300[℃]程度であるのに対して、シリコンカーバイトの半導体基板の耐熱温度は1500[℃]程度である。他方、短絡時の局所的な温度は1000[℃]を超える場合もある。そのような温度では、シリコンベースの半導体基板では基板そのものが重大なダメージを受け得るが、シリコンカーバイトの半導体基板の場合、基板のダメージは小さいが、電極が受けるダメージが大きい。本明細書が開示する技術は、半導体素子と第1電極の接触箇所から50ミクロン以内の範囲に融点が第1電極よりも低く融解熱(熱容量)が第1電極よりも大きい吸熱層を配置することで、第1電極の温度上昇を抑制し、第1電極が受ける熱ダメージを低減する。
本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
第1実施例の半導体装置の部分断面図である。 短絡時の局所的温度分布のシミュレーション結果である。 第2実施例の半導体装置の部分断面図である。 濡れ性を説明する図である。
(第1実施例)図面を参照して第1実施例の半導体装置2を説明する。図1に、半導体装置2の部分断面図を示す。半導体装置2は、MOS型トランジスタである。半導体基板17は、シリコンカーバイト(SiC)である。半導体基板17の下面にはドレイン電極16が形成されている。半導体基板17には、図1の下側から、N型のドリフト層15、P型のボディ領域14、P型のコンタクト領域13、N型のソース領域12が形成されている。これらの層及び領域でMOSトランジスタが構成される。なお、図1では、幾つかのソース領域12、コンタクト領域13、ボディ領域14が描かれているが、最も右側の領域だけに符号を付してあり、他は符号を省略していることに留意されたい。MOS型トランジスタの構造はよく知られているので詳しい説明は省略する。
半導体基板17の表層(図1において半導体基板17の上側)に幾つかの電極と層が形成されている。ドリフト層15を挟んで隣接するソース領域12にわたって絶縁層4が形成されており、その絶縁層の中に、隣接するソース領域12の間のドリフト層15に対向するようにゲート電極5が形成されている。また、コンタクト領域13の表面に接するとともに、コンタクト領域13の両側に位置するソース領域12の表面の一部に接するようにコンタクト電極3が形成されている。コンタクト電極3に接するとともに絶縁層4を覆うように、吸熱層6が形成されている。吸熱層6の全体を覆うように最も上層にソース電極7が形成されている。吸熱層6は、導電性を有する。それゆえ、吸熱層6の両面の夫々に接しているコンタクト電極3とソース電極7は導通する。ソース電極7の表面にはハンダ21を介して電極板22が固定されている。電極板22を介してMOSトランジスのソースが外部のデバイスに接続される。
吸熱層6を除き、他の電極の配置は、従来の半導体装置が有している電極配置と同じである。即ち、第1実施例の半導体装置2は、従来のコンタクト電極3とソース電極7の間に、吸熱層6が挟まれている点に一つの特徴がある。
よく知られているように、コンタクト電極3及びソース電極7は、半導体素子を形成する半導体プロセスの工程で形成される。吸熱層6は、コンタクト電極3やソース電極7と材質が異なるだけであり、その製造方法はそれらの電極と概ね同じである。即ち、吸熱層6もコンタクト電極3などと同様に半導体プロセスの工程で形成することができる。なお、コンタクト電極3の好ましい厚みは1〜2[μm]であり、吸熱層6とソース電極7の好ましい厚みは4〜5[μm]である。それゆえ、コンタクト電極3と吸熱層6とソース電極7の厚みを合わせた電極層の総厚み(図1の符号Hが示す距離)は10[μm]程度である。
コンタクト電極3、ソース電極7、及び、吸熱層6の特性の相違について説明する。コンタクト電極3は、半導体基板17に直接に接している。コンタクト電極3は、半導体基板17とオーミック接触することが好ましい。オーミック性を定量的に表す指標には仕事関数、あるいは、コンタクト抵抗率がある。コンタクト電極3は、仕事関数、あるいは、コンタクト抵抗率が小さい金属が好ましい。ここで、コンタクト電極3、ソース電極7、あるいは、吸熱層6は、半導体基板のシリコンと結合して化合物化、即ち、シリサイド化する。それゆえ、コンタクト抵抗率は、コンタクト電極3、ソース電極7、あるいは、吸熱層6がシリサイド化したときのバリアハイトを考慮した抵抗率で比較する。バリアハイトを考慮した抵抗率については、後に説明する。具体的には、コンタクト電極3の材料は、ニッケル、アルミニウム、チタン、あるいはそれらの合金であることが望ましい。また、アルミニウムとチタンの仕事関数は、それぞれ、4.13[eV]と4.14[eV]であり、後述するベリリウムの仕事関数(5.0[eV])よりも小さいことが知られている。
ソース電極7には、ハンダ21を介して電極板22が接続される。それゆえ、ソース電極7は、ハンダ材との接合性が高いことが望ましい。ソース電極7の材料としては、典型的には、アルミニウムあるいはニッケルがある。ハンダ材との接合性を定量的に表す指標には「濡れ性」がある。「濡れ性」については後に説明する。
吸熱層6は、半導体素子の発熱によってコンタクト電極3の温度が上昇した際に、コンタクト電極3の熱を吸収する目的で備えられている。吸熱層6には、コンタクト電極3やソース電極7よりも融解熱が高い材料が用いられる。典型的には、吸熱層6は、ベリリウムで作られる。ベリリウムの融解熱は、1354.0[J/g]であり、アルミニウムの融解熱(397.0[J/g])やニッケルの融解熱(300.0[J/g])よりもはるかに高い。
コンタクト電極3、ソース電極7、及び、吸熱層6の相対的な特性の相違をまとめると次の通りである。コンタクト電極3は吸熱層6よりも仕事関数あるいはコンタクト抵抗率が小さい。吸熱層6はコンタクト電極3及びソース電極7よりも融解熱が大きい。ソース電極7は吸熱層6よりもハンダ接合性が高い(ハンダ接合性が良い)。
吸熱層6の利点を説明する。図1において、ボディ領域14の表層でソース領域12とドリフト層15との間の領域(符号19が示す領域)は、チャネルと呼ばれており、ゲートに電圧を印加するとチャネル19に電流が流れる。素子が短絡すると、このチャネル19に大電流が流れ、チャネル19が急激に発熱する。例えば、電気自動車の駆動系に使われるトランジスタでは、正常動作時は、インダクタLが1.0[mH]程度であり、電圧Vは500[V]程度である。そうすると、流れる電流は、V/L=0.5[A/μ秒]程度である。ところが、このトランジスタが短絡すると、インダクタLは1.0[μH]のレベルになる。そうすると、流れる電流は、V/L=500[A/μ秒]というオーダになる。即ち、ほぼ瞬間的に500[A]がチャネルに流れる。この電流が瞬時に発熱を引き起こす。半導体装置には短絡検知回路が組み込まれているが、μ秒という時間は短絡検知回路が作動するには短すぎる。それゆえ、短絡検知回路が動作するまでの時間(例えば数十μ〜数ミリ秒)、半導体素子(及び電極)の温度上昇を抑制できれば、半導体素子(及び電極)がダメージを受けることを回避できる。
図2に、上記の電流が数十μ秒間、チャネルに流れたと仮定したときの温度分布のシミュレーション結果を図2に示す。図2のグラフは、数十μ秒間チャネルに電流が流れた直後の温度分布を示す。横軸の「0」がチャネルの位置を表しており、横軸は、チャネルの位置(「0」の位置)から左側が電極側へ向けた距離を示しており、左側が素子の深さ方向に向けた距離を示している。縦軸は温度である。すなわち、短絡が発生すると、チャネルは瞬時に1300[℃]まで上昇し、チャネルから20[μm]ほど離れた位置では約900[℃]となる。なお、50[μm]ほど離れた位置では温度は約350[℃]程度である。コンタクト電極3はチャネル19の近傍に位置し、その厚みは約1.0[μm]程度である。即ち、トランジスタ素子が短絡を生じると、チャネルの温度は瞬時に(数μ秒〜数十μ秒の間に)1300[℃]まで上昇し、コンタクト電極3の温度も900[℃]以上となる。半導体装置2の基板はシリコンカーバイトであり、1500[℃]程度まで耐えられるが、電極に用いられる金属は溶融してしまう。例えば、アルミニウムの融点は660[℃]である。
ここで、実施例の半導体装置2は、コンタクト電極3に吸熱層6が接している。しかも、コンタクト電極3の厚みは1.0[μm]程度であるから、チャネル19の発熱はコンタクト電極3を通り直ちに吸熱層6で吸熱される。即ち、吸熱層6は、短絡時のコンタクト電極3の温度上昇を抑制する。
また、吸熱層6の上にソース電極7が積層している。チャネル19の熱量は吸熱層6に蓄積されるので、ソース電極7が熱的に保護される。このように吸熱層6は、短絡時の数十[μ秒]程度の期間の発熱からコンタクト電極3やソース電極7を熱的に保護する。
なお、半導体装置には通常、短絡検知回路が備えられており、短絡が検知されると直ちに電流を遮断する。短絡検知回路の応答時間は数百μ秒〜数ミリ秒程度であるので、吸熱層6が短絡直後の数百μ秒の間、半導体基板に近い位置での局所的な電極の温度上昇を抑制することができれば、あとは短絡検知装置が電流を遮断するので半導体装置が深刻なダメージを受けることはない。短絡検知装置に関しては様々な技術が提案されているのでここでは詳しい説明は省略する。
コンタクト電極3とソース電極7と吸熱層6の材料の例を挙げる。一つには、コンタクト電極3はアルミニウム製であり、吸熱層6はベリリウムで作られる。アルミニウムのコンタクト抵抗率はベリリウムのコンタクト抵抗率よりも小さいことが知られている。あるいは、前述したように、アルミニウムの仕事関数(4.13[eV])は、ベリリウムの仕事関数(5.0[eV])よりも小さい。従って、アルミニウムで作られたコンタクト電極3は、ベリリウムで作られた吸熱層6よりもコンタクト抵抗率と仕事関数が共に低い。また、アルミニウムの融解熱は397.0[J/g]であり、ベリリウムの融解熱は1354.0[J/g]である。即ち、吸熱層6はコンタクト電極3よりも融解熱が大きい。ソース電極7はアルミニウム、ニッケル、あるいは、銅でよい。それらの材料のハンダ接合性は、ベリリウムのハンダ接合性よりも高いことが知られている。
別の例では、コンタクト電極3はニッケル製であり、吸熱層6はベリリウムで作られる。ニッケルのコンタクト抵抗率も、ベリリウムのコンタクト抵抗率よりも小さいことが知られている。また、ニッケルの融点は1450[℃]であり、ベリリウムの融点は1280[℃]である。従って、この例では、吸熱層6はコンタクト電極3よりも融点が低い。また、ニッケルの融解熱は300.0[J/g]であり、ベリリウムの融解熱は1354.0[J/g]である。即ち、吸熱層6はコンタクト電極3よりも融解熱が大きい。この例では、ニッケルで作られたコンタクト電極3が溶ける前に、ベリリウムで作られた吸熱層6が融解をはじめ、融解熱を吸収する。融解/吸熱反応は即時に生じるため、半導体素子が短絡した直後の極めて短時間(数十[μ秒]オーダの時間)におけるコンタクト電極3の温度上昇を抑制することができる。1ミリ秒程度経過すれば、半導体装置を管理するコントローラが短絡を検知して電流をカットするのでコンタクト電極3は熱によるダメージから保護される。なお、ソース電極7はアルミニウム、ニッケル、あるいは、銅でよい。
さらに別の例では、コンタクト電極3はチタン製であり、吸熱層6はベリリウムで作られる。チタンの仕事関数(4.14[eV])は、ベリリウムの仕事関数(5.0[eV])よりも小さい。従ってコンタクト電極3の仕事関数は吸熱層6の仕事関数よりも小さい。また、チタンの融点は1660[℃]であり、ベリリウムの融点は1280[℃]である。従って、この例では、吸熱層6はコンタクト電極3よりも融点が低い。また、チタンの融解熱は389.0[J/g]であり、ベリリウムの融解熱は1354.0[J/g]である。即ち、吸熱層6はコンタクト電極3よりも融解熱が大きい。ニッケルの場合と同様、この例でも、チタンで作られたコンタクト電極3が溶ける前に、ベリリウムで作られた吸熱層6が融解をはじめ、融解熱を吸収する。半導体素子が短絡した直後の極めて短時間(数十[μ秒]オーダの時間)におけるコンタクト電極3の温度上昇を抑制することができる。なお、ソース電極7はアルミニウム、ニッケル、あるいは、銅でよい。
(第2実施例)次に、第2実施例の半導体装置102を説明する。図3に、半導体装置102の部分拡大断面図を示す。第1実施例の半導体装置2と異なる点は、コンタクト電極とソース電極が一体化していることと、吸熱層106がゲート電極5を覆う絶縁層4の上に形成されている点である。第2実施例において、コンタクト電極とソース電極が一体となった電極をコンタクト/ソース電極103と称する。吸熱層106は、コンタクト/ソース電極103に接している。半導体基板17の構造は第1実施例の場合と同様であるので説明は省略する。
第2実施例の場合、コンタクト/ソース電極103と吸熱層106の相対的な特性の相違は次の通りである。コンタクト/ソース電極103は吸熱層106よりも仕事関数あるいはコンタクト抵抗率が小さい。吸熱層106は、コンタクト/ソース電極103よりも融解熱が大きい。コンタクト/ソース電極103は吸熱層106よりもハンダ接合性が高い。第2実施例の半導体装置102も、第1実施例の半導体装置2と同様に、短絡時の数十[μ秒]間のコンタクト/ソース電極103の急激な温度上昇を抑制することができる。
コンタクト抵抗率について説明する。前述したように、本明細書におけるコンタクト抵抗率は、シリサイド化した金属におけるバリアハイトを考慮した抵抗率を意味する。バリアハイトを考慮した抵抗率(コンタクト抵抗率)は、次の式(1)で与えられる。
Figure 0005776728
前述したニッケル、チタン、タングステン、ベリリウムの各元素の特性値を上記の式(1)に代入してコンタクト抵抗率を求めると、ニッケル、チタン、タングステンのコンタクト抵抗率が、ベリリウムのコンタクト抵抗率よりも小さいことが確認できる。なお、上記の式(1)に関しては、文献「高性能トランジスタのための低バリアハイト低抵抗コンタクト形成技術」(田中宏明、磯貝達典、黒田理人、中尾幸久、諏訪智之、後藤哲也、寺本章伸、須川成利、大見忠弘、第20回マイクロエレクトロニクス研究会プロシーディング、pp 32-39、2008)に詳しいのでそちらを参照されたい。
次に、ハンダ接合性の指標の一つである「濡れ性」について、図4を参照して説明する。「濡れ性」は、図4に示すように、溶融したハンダ材41を母材42の上に置いたときの接触角Thで評価される。なお、接触角は、母材表面におけるハンダ材41の境界FPにおけるハンダ材接線PLとハンダ材直下の母材表面42とのなす角度である。この接触角が小さいほど濡れ性が高いことを表している。
なお、ハンダ接合性を定量的に示す指標には、上記の「濡れ性」のほか、2つの母材をハンダで接合し、2つの母材を互いに反対の方向に引っ張り、ハンダが破断したときの引っ張り強度を用いても良い。
実施例で説明した半導体装置2、102に関する留意点を述べる。半導体基板17に形成されたN型のドリフト層15、P型のボディ領域14、P型のコンタクト領域13、N型のソース領域12で構成されるMOSトランジスタが半導体素子の一例に相当する。本明細書が開示する技術は、MOSトランジスタに限られない。縦型(トレンチ型)の半導体素子、ダイオード、あるいは、他の素子が半導体基板に形成された半導体装置に適用することができる。
半導体基板17に直接に接しているコンタクト電極3が第1電極の一例に相当し、ハンダ21を介して電極板22が接合されているソース電極7が第2電極の一例に相当する。第2実施例においては、コンタクト/ソース電極103が、同じ材料で作られている第1電極及び第2電極の一例に相当する。
本明細書が開示した技術は、耐熱温度が高いシリコンカーバイトをベースとする半導体基板を用いた半導体装置に特に適している。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2、102:半導体装置
3:コンタクト電極
4:絶縁層
5:ゲート電極
6、106:吸熱層
7:ソース電極
12:ソース領域
13:コンタクト領域
14:ボディ領域
15:ドリフト層
16:ドレイン電極
17:半導体基板
19:チャネル
21:ハンダ
22:電極板
41:ハンダ材
42:母材
103:コンタクト/ソース電極

Claims (4)

  1. 半導体プロセスによって半導体基板上に形成されており、半導体基板内に形成されている素子と導通している第1電極と、
    半導体プロセスによって半導体基板上に形成されており、第1電極と接している導電性の吸熱層と、
    半導体プロセスによって半導体基板上に形成されており、第1電極又は吸熱層と接しているとともに、他の金属導電体にハンダ付けされている第2電極と、
    を備えており、
    第1電極は吸熱層よりも仕事関数あるいはコンタクト抵抗率が小さく、
    吸熱層は第1電極よりも融解熱が大きく、
    第2電極は吸熱層よりもハンダ接合性が高く、
    吸熱層は第1電極よりも融点が低い、
    ことを特徴とする半導体装置。
  2. 第1電極と第2電極が同じ材料で作られていることを特徴とする請求項に記載の半導体装置。
  3. 吸熱層はベリリウムで作られていることを特徴とする請求項1又は2に記載の半導体装置。
  4. 第1電極と吸熱層と第2電極が半導体基板に近い方からこの順で積層されていることを特徴とする請求項1からのいずれか1項に記載の半導体装置。
JP2013116647A 2013-06-03 2013-06-03 半導体装置 Expired - Fee Related JP5776728B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013116647A JP5776728B2 (ja) 2013-06-03 2013-06-03 半導体装置
US14/284,801 US20140353834A1 (en) 2013-06-03 2014-05-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013116647A JP5776728B2 (ja) 2013-06-03 2013-06-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2014236104A JP2014236104A (ja) 2014-12-15
JP5776728B2 true JP5776728B2 (ja) 2015-09-09

Family

ID=51984230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013116647A Expired - Fee Related JP5776728B2 (ja) 2013-06-03 2013-06-03 半導体装置

Country Status (2)

Country Link
US (1) US20140353834A1 (ja)
JP (1) JP5776728B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6926869B2 (ja) * 2017-09-13 2021-08-25 富士電機株式会社 半導体装置
US10957644B2 (en) * 2018-02-02 2021-03-23 Micron Technology, Inc. Integrated structures with conductive regions having at least one element from group 2 of the periodic table
JP7470070B2 (ja) 2021-02-18 2024-04-17 株式会社東芝 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174195A (ja) * 1998-12-04 2000-06-23 Toyota Central Res & Dev Lab Inc パワーモジュール
JP2004152905A (ja) * 2002-10-29 2004-05-27 Kyocera Corp 冷却素子およびそれを用いた発熱素子デバイス
JP4297698B2 (ja) * 2003-02-26 2009-07-15 三洋電機株式会社 電池パック及び非水電解液二次電池を電源とする電子機器
JP2008147590A (ja) * 2006-12-13 2008-06-26 Denso Corp 半導体装置
US8314462B2 (en) * 2009-07-28 2012-11-20 Cree, Inc. Semiconductor devices including electrodes with integrated resistances
US20120153303A1 (en) * 2009-09-02 2012-06-21 Panasonic Corporation Semiconductor element and method for manufacturing same
WO2012002186A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2014236104A (ja) 2014-12-15
US20140353834A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
CN100353541C (zh) 塑模型半导体器件及其制造方法
JP5605095B2 (ja) 半導体装置
US20110062545A1 (en) Semiconductor device and its manufacturing method
JP6455335B2 (ja) 半導体装置
JP5776728B2 (ja) 半導体装置
JP2019016738A (ja) 半導体装置
US7663220B2 (en) Semiconductor device module structure
US9812376B2 (en) Electrically conductive element, power semiconductor device having an electrically conductive element and method of manufacturing a power semiconductor device
JP2017054878A (ja) 半導体モジュール
JP6777148B2 (ja) 半導体装置
CN108735679B (zh) 半导体装置
JP2006190728A (ja) 電力用半導体装置
JP2008294281A (ja) 半導体装置及び半導体装置の製造方法
JP2008294282A (ja) 半導体装置及び半導体装置の製造方法
JP6797289B2 (ja) 電力変換装置
US9741805B2 (en) Semiconductor device and method for manufacturing the semiconductor device
WO2017175426A1 (ja) 電力用半導体装置
JP2014165250A (ja) 絶縁ゲート型電界効果トランジスタおよびこのトランジスタの製造方法
US20150221641A1 (en) Semiconductor device
US20090057714A1 (en) Thyristor and methods for producing a thyristor
JP2021005664A (ja) 半導体装置
JP6558969B2 (ja) 半導体チップ、半導体装置およびそれらの製造方法
JP2020027878A (ja) 半導体装置
JP2014175604A (ja) 半導体装置および半導体素子の取り付け構造体
JP2019096643A (ja) 半導体チップおよびパワーモジュールならびにその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150622

R151 Written notification of patent or utility model registration

Ref document number: 5776728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees