JP5775011B2 - 演算増幅器 - Google Patents
演算増幅器 Download PDFInfo
- Publication number
- JP5775011B2 JP5775011B2 JP2012025351A JP2012025351A JP5775011B2 JP 5775011 B2 JP5775011 B2 JP 5775011B2 JP 2012025351 A JP2012025351 A JP 2012025351A JP 2012025351 A JP2012025351 A JP 2012025351A JP 5775011 B2 JP5775011 B2 JP 5775011B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- mos transistor
- operational amplifier
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
P1=−1/(gm2・r01・r02・Cc) (1)
P2=−gm2/C2 (2)
Z1=(Cc/gm2−Cc・R)-1 (3)
GBW=gm1/Cc (4)
通常、位相余裕を十分に保つためには、
P2>GBW (5)
を満足させ、さらに、ゼロ点Z1が無限大あるいは負になるような抵抗値Rを選ぶ必要がある。
gm2/C2=−(Cc/gm2−Cc・R)-1 (6)
式(6)より好ましい抵抗値Rは、式(7)で与えられる。
R=(1/gm2)(1+C2/Cc) (7)
P3≧GBW (7−2)
P1=−1/(gm2・r01・r02) (8)
P2=−gm2/C2 (9)
P3=−gm4/Cc (10)
Z1=−gm4/(Cc+C3) (11)
GBW=gm1/Cc (12)
gm2/C2=gm4/(Cc+C3) (13)
P3≧GBW (14)
図1に、本発明の実施形態1にかかる演算増幅器を示す。演算増幅器は、入力信号を受けるための一対の差動入力端子1,2と、出力信号を出力する出力端子3とを有する差動増幅回路26、端子4と端子5とを有する位相補償回路27、及び入力信号を受けるための入力端子7と、出力信号を出力する出力端子8とを有する出力増幅回路28を備えている。
H(s)=Vout(s)/Vin(s)=N(s)/D(s) (15)
但し、
N(s)=gm1・gm2{gm4+(Cc+C3)s} (16)
D(s)=gm4・r01-1・r01-1+gm2・gm4・Cc・s
+gm4(C1+αCc)C2・s2+C1・C2・Cc・s3 (17)
α=1+(gm5/gm4) (18)
である。式(15)の分子のsの根がゼロ点、式(15)の分母のsの根がポールになる。式(15)、式(16)の根を計算してゼロ点とポールを求めることができる。
z1=−gm4/(Cc+C3) (19)
P1=−1/(gm2・r01・r02・Cc) (20)
P2=−gm2/(α・C2) (21)
P3=−(α・gm4)/C1 (22)
−gm2/(α・C2)=−gm4/(Cc+C3) (23)
P3≧GBW (24)
図3に、本発明の実施形態2にかかる演算増幅器を示す。演算増幅器は、差動増幅回路26、位相補償回路27、及び出力増幅回路28から構成される。実施形態2の演算増幅器と実施形態1の演算増幅器との相違点は、位相補償回路27にある。
図4に、本発明の実施形態3にかかる演算増幅器を示す。演算増幅器は、差動増幅回路26、位相補償回路27、及び出力増幅回路28から構成される。実施形態3の演算増幅器と実施形態1の演算増幅器との相違点は、差動増幅回路26にある。
10,11 入力MOSトランジスタ
13,14 ロードMOSトランジスタ
12,15,16,20,21 MOSトランジスタ
18,19 容量
26 差動増幅回路
27 位相補償回路
28 出力増幅回路
Claims (4)
- 一対の差動入力端子を有する差動増幅回路と、該差動増幅回路の出力を増幅する増幅素子と定電流源とを含み、出力端子を有する出力増幅回路と、前記差動増幅回路と前記出力増幅器との間に接続された位相補償回路とを有する演算増幅器において、
前記位相補償回路は、前記出力増幅回路の出力端子に接続されたソースフォロワ回路と該ソースフォロワ回路の出力と前記差動増幅回路の出力との間に接続された容量とを含み、前記ソースフォロワ回路に流れる電流と前記出力増幅回路の増幅素子に流れる電流とが比例していることを特徴とする演算増幅器。 - 前記ソースフォロワ回路は、前記出力増幅回路の出力端子に接続された入力MOSトランジスタ(20)および電流制御用MOSトランジスタ(21)が縦続接続され、
前記差動増幅回路の出力は、前記ソースフォロワ回路の電流制御用MOSトランジスタのゲート端子と前記出力増幅回路の増幅素子のゲート端子とに接続されていることを特徴とする請求項1に記載の演算増幅器。 - 前記ソースフォロワ回路は、
前記出力増幅回路の出力端子に接続された入力MOSトランジスタ(22)および電流制御用MOSトランジスタ(23)が縦続接続され、
前記差動増幅回路の出力に接続された第1MOSトランジスタ(24)、およびドレイン端子とゲート端子とが前記第1MOSトランジスタのドレイン端子に接続され、ゲート端子が前記電流制御用MOSトランジスタのゲート端子に接続された第2MOSトランジスタ(25)が縦続接続され、
前記第1MOSトランジスタのゲート端子と前記出力増幅回路の増幅素子のゲート端子とが接続されていることを特徴とする請求項1に記載の演算増幅器。 - 前記差動増幅回路は、折り返しカスコード構成となっていることを特徴とする請求項1に記載の演算増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012025351A JP5775011B2 (ja) | 2012-02-08 | 2012-02-08 | 演算増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012025351A JP5775011B2 (ja) | 2012-02-08 | 2012-02-08 | 演算増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013162483A JP2013162483A (ja) | 2013-08-19 |
JP5775011B2 true JP5775011B2 (ja) | 2015-09-09 |
Family
ID=49174368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012025351A Active JP5775011B2 (ja) | 2012-02-08 | 2012-02-08 | 演算増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5775011B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019092887A1 (ja) * | 2017-11-13 | 2019-05-16 | 三菱電機株式会社 | Ab級アンプおよびオペアンプ |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5717205A (en) * | 1980-07-04 | 1982-01-28 | Fujitsu Ltd | Operational amplifier |
JPS58220508A (ja) * | 1982-06-16 | 1983-12-22 | Nippon Telegr & Teleph Corp <Ntt> | 演算増幅器 |
JPH05167362A (ja) * | 1991-12-12 | 1993-07-02 | Oki Electric Ind Co Ltd | 演算増幅器 |
JP3145650B2 (ja) * | 1997-03-26 | 2001-03-12 | セイコーインスツルメンツ株式会社 | オペアンプ位相補償回路およびそれを用いたオペアンプ |
JP2011024086A (ja) * | 2009-07-17 | 2011-02-03 | Asahi Kasei Electronics Co Ltd | 位相補償回路 |
-
2012
- 2012-02-08 JP JP2012025351A patent/JP5775011B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013162483A (ja) | 2013-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4958133A (en) | CMOS complementary self-biased differential amplifier with rail-to-rail common-mode input-voltage range | |
US7541871B2 (en) | Operational transconductance amplifier (OTA) | |
JP5715525B2 (ja) | ボルテージレギュレータ | |
US7348851B2 (en) | Miller-compensated amplifier | |
US20010026192A1 (en) | Differential amplifier and filter circuit using the same | |
Carrillo et al. | Transconductance enhancement in bulk-driven input stages and its applications | |
JP5092687B2 (ja) | 増幅装置及びGm補償バイアス回路 | |
CN111030610B (zh) | 一种消除直流失调电压全差分运算放大器电路 | |
US8570099B2 (en) | Single-ended-to-differential filter using common mode feedback | |
JP2011239154A (ja) | 演算増幅回路 | |
JP5775011B2 (ja) | 演算増幅器 | |
JP2004222238A (ja) | 可変時定数回路及びこれを用いたフィルタ回路 | |
JP5865815B2 (ja) | 演算増幅器 | |
Baxevanakis et al. | Rail-to-rail operational amplifier with stabilized frequency response and constant-gm input stage | |
JP2014090306A (ja) | 演算増幅器 | |
US9450549B2 (en) | Differential amplification circuit | |
US20060176104A1 (en) | Ultra wideband filter based on a pair of cross-coupled transistors | |
JP5788739B2 (ja) | 電圧可変利得増幅回路 | |
JP4559908B2 (ja) | 演算増幅器 | |
JP4862694B2 (ja) | Fetアンプおよびそのバイアス回路 | |
JP2006279172A (ja) | オフセット除去回路およびそれを用いた差動増幅器 | |
JP4838760B2 (ja) | 演算増幅器 | |
JP2012156611A (ja) | 演算増幅回路 | |
JP2006148775A (ja) | 平衡型差動増幅器および平衡型演算増幅器 | |
JP2004007362A (ja) | 平衡型増幅器及びこれを用いたフィルタ並びに電圧電流変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150702 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5775011 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |