JP5751628B2 - 記憶装置および記憶装置制御方法 - Google Patents

Description

本発明は、記憶装置および記憶装置制御方法に関し、特に、ランダムアクセスが可能なメモリを搭載した記憶装置として低消費電力化が可能な記憶装置および記憶装置制御方法に関する。

従来の記憶装置の構成を、図６を参照しながら説明する。図６は、従来の記憶装置のブロック構成を示すブロック構成図であり、特許文献１の特開２０１０−１７６５７７号公報「省電力記憶装置とこれを備えた情報処理装置、記憶装置の省電力制御方法およびプログラム」等にも類似の構成が示されている。

図６において、ＲＡＭ制御信号生成回路１Ａは、上位装置からのリクエストを受け付け、メモリアクセスコマンド１０Ａとメモリアクセスアドレス１１Ａとをメモリ２Ａに対して送出する。メモリ２Ａは、ＲＡＭ制御信号生成回路１Ａから送出されたメモリアクセスコマンド１０Ａに従い、ＲＡＭ制御信号生成回路１Ａからのメモリアクセスアドレス１１Ａで示されたアドレスからの読み書きを行う。

すなわち、メモリアクセスコマンド１０Ａが読み出しリクエストであった場合は、メモリアクセスアドレス１１Ａで示されたアドレスから（メモリデータ＋チェックビット）２０Ａ（図６では、（メモリデータ＋ＣＢ）２０Ａと略記する）を読み出して、ＥＣＣ回路５Ａに送出する。ＥＣＣ回路５Ａは、メモリ２Ａより読み出された（メモリデータ＋チェックビット）２０Ａを受け取って、受け取ったチェックビットによるメモリデータのチェックを行い、メモリデータに異常があった場合には受け取ったメモリデータを訂正し、読み出しデータ５０Ａとして読み出しデータ制御回路６Ａに送出する。読み出しデータ制御回路６Ａは、ＥＣＣ回路５Ａからの読み出しデータ５０Ａを受け取って、読み出しリクエストに対する応答を示すリプライデータとして上位装置へ送出する。

一方、メモリアクセスコマンド１０Ａが書き込みリクエストであった場合は、書き込みデータ制御回路３ＡとＥＣＧ回路４Ａとから送出された（書き込みデータ３０Ａ＋書き込みチェックビット４０Ａ（図６では、書き込みＣＢ ４０Ａと略記する））をメモリアクセスアドレス１１Ａで示されたアドレスに書き込む。ここで、書き込みデータ制御回路３Ａは、上位装置からの書き込みデータを受け付け、メモリ２ＡとＥＣＧ回路４Ａとに書き込みデータ３０Ａとして送出している。

ＥＣＧ回路４Ａは、書き込みデータ制御回路３Ａからの書き込みデータ３０Ａを受け取り、書き込みデータ３０Ａに対するチェックビット（ＣＢ：Check Bit）を生成して、書き込み用の書き込みチェックビット４０Ａとしてメモリ２Ａに送出する。

特開２０１０−１７６５７７号公報（第１０−１３頁）

しかしながら、従来の記憶装置は、記憶装置の低消費電力化に関して、次のような課題がある。

第１の課題は、一般に、記憶装置に搭載するメモリは多種多様（マルチベンダー化）であるため、当該メモリの消費電力の特性が判らないことにある。つまり、搭載したメモリが'０'／'１'のいずれのデータを保持した時の消費電力が多いのか／少ないのかを判別することができなかったため、消費電力が多い方のデータを数多く書き込んでいる可能性があり、余分な電力を消費している恐れがあるということにある。

第２の課題は、たとえ、書き込みデータ／読み出しデータの'０'と'１'とを反転させたデータを自在に生成して書き込んだり読み出したりすることができたとしても、'０'／'１'いづれのデータを保持した際に消費電力が少なくなるかが分らないということである。

第３の課題は、たとえ、何らかの手段によって書き込みデータの'０'と'１'とを反転させることができたとしても、データを反転した際に、搭載したメモリの消費電力特性によって、データを反転したという履歴が残すことができないということである。

（本発明の目的）
本発明は、かかる課題に鑑みてなされたものであり、消費電力の低減を図ることが可能な記憶装置および記憶装置制御方法を提供することを、その目的としている。

前述の課題を解決するため、本発明による記憶装置および記憶装置制御方法は、主に、次のような特徴的な構成を採用している。

（１）本発明による記憶装置は、ランダムアクセスが可能なメモリを搭載した記憶装置であって、初期化時に前記メモリにＡＬＬ'０'およびＡＬＬ'１'の双方の試験データを書き込む予備テストを実施し、ＡＬＬ'０'およびＡＬＬ'１'の試験データそれぞれにおいて書き込み終了時点からあらかじめ定めた一定時間経過後のそれぞれの試験データ保持時における前記メモリの温度を測定し、ＡＬＬ'０'書き込み時の温度とＡＬＬ'１'書き込み時の温度とを比較して、温度が低い方のデータを示す情報を、前記メモリの消費電力が少なくなる特性を示す搭載メモリ電力特性としてあらかじめ保持する搭載メモリ電力特性保持手段と、前記予備テスト以降において、前記メモリの任意のアドレスに書き込みデータを書き込む際に、該書き込みデータの'０'の個数と'１'の個数とを抽出して、前記搭載メモリ電力特性保持手段に保持されている前記搭載メモリ電力特性に基づいて、当該書き込みデータをそのまま前記メモリに書き込むべきかあるいは当該書き込みデータの'０'と'１'とを反転した反転データとして前記メモリに書き込むべきかを判別して、判別した結果をデータ選択信号として出力するデータ解析手段と、前記書き込みデータの'０'と'１'とを反転させた前記反転データを生成した後、前記データ解析手段から出力された前記データ選択信号に基づいて、前記書き込みデータそのままかまたは前記反転データかのいずれかを選択して、前記メモリに書き込む書き込みデータ選択手段と、を少なくとも備えていることを特徴とする。

（２）本発明による記憶装置制御方法は、ランダムアクセスが可能なメモリを搭載した記憶装置の動作を制御する記憶装置制御方法であって、初期化時に前記メモリにＡＬＬ'０'およびＡＬＬ'１'の双方の試験データを書き込む予備テストを実施し、ＡＬＬ'０'およびＡＬＬ'１'の試験データそれぞれにおいて書き込み終了時点からあらかじめ定めた一定時間経過後のそれぞれの試験データ保持時における前記メモリの温度を測定し、ＡＬＬ'０'書き込み時の温度とＡＬＬ'１'書き込み時の温度とを比較して、温度が低い方のデータを示す情報を、前記メモリの消費電力が少なくなる特性を示す搭載メモリ電力特性としてあらかじめ保持しておき、前記予備テスト以降において、前記メモリの任意のアドレスに書き込みデータを書き込む際に、該書き込みデータの'０'の個数と'１'の個数とを抽出して、保持されている前記搭載メモリ電力特性に基づいて、当該書き込みデータをそのまま前記メモリに書き込むべきかあるいは当該書き込みデータの'０'と'１'とを反転した反転データとして前記メモリに書き込むべきかを判別して、判別した結果をデータ選択信号として書き込みデータ選択手段に対して出力し、該書き込みデータ選択手段において前記書き込みデータの'０'と'１'とを反転させた前記反転データを生成した後、出力されてきた前記データ選択信号に基づいて、前記書き込みデータそのままかまたは前記反転データかのいずれかを選択して、前記メモリに書き込むことを特徴とする。

本発明の記憶装置および記憶装置制御方法によれば、以下のような効果を奏することができる。

第１の効果は、記憶装置の初期化時に、該記憶装置に搭載したメモリが'０'のデータを保持する場合と'１'のデータを保持する場合とのいずれが、消費電力がより少なくなるのかを予備テストによって、メモリの消費電力特性として事前に把握することができることにある。

第２の効果は、前記予備テストにより事前に把握したメモリの消費電力特性を基にして、初期化段階以降において、書き込みデータとその反転データとを比較して、記憶装置のメモリにデータを保持する際の消費電力が少なくなる方のデータを常にメモリに書き込む動作を行うことによって、記憶装置の消費電力を削減することができることである。

第３の効果は、記憶装置の以降の初期化を実施するに当たって、前記予備テストにより事前に把握したメモリの消費電力特性を基にして、書き込みデータとその反転データとを比較して、記憶装置のメモリにデータを保持する際の消費電力が少ない方のデータを常にメモリに書き込む動作を行うことによって、記憶装置の初期化段階においても消費電力を削減することができることである。

本発明による記憶装置のブロック構成の一例を示すブロック構成図である。 図１の記憶装置のさらに詳細なブロック構成を示すブロック構成図である。 図２の記憶装置の動作の一例を説明するためのフローチャートである。 図２の記憶装置における図３のフローチャートに引き続く動作の一例を説明するためのフローチャートである。 本発明による記憶装置の図２とは異なるブロック構成例を示すブロック構成図である。 従来の記憶装置のブロック構成を示すブロック構成図である。

以下、本発明による記憶装置および記憶装置制御方法の好適な実施形態について添付図を参照して説明する。

（本発明の特徴）
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、ランダムアクセスが可能なメモリが搭載された記憶装置において、'０'と'１'とのいずれのデータを保持した時の消費電力が少ないかを記憶装置の初期化段階の予備テストにおいてあらかじめ判定し、消費電力の少ない方のデータを当該記憶装置のメモリの消費電力特性を示す特性値としてあらかじめ書き込んでおき、以降のメモリへのデータ書き込み時において、メモリの消費電力特性を示す特性値を基にして、書き込みデータの'０'／'１'の個数を比較することによって、通常の書き込みデータと該書き込みデータの'０'と'１'とを反転した反転データとのうち、いずれのデータが消費電力が低くなるかを判別し、消費電力が少ないと判別した方のデータを、常にメモリに書き込む仕組みを備えることによって、記憶装置の低消費電力化を実現することを主要な特徴としている。

より具体的には、記憶装置の初期化段階であらかじめＡＬＬ'０'とＡＬＬ'１'との双方の試験データを書き込む予備テストを実施し、それぞれの試験データをメモリに保持した時の記憶装置の温度(すなわち消費電力)を測定することによって、ＡＬＬ'０'／ＡＬＬ'１'の試験データのうちいずれの試験データを保持した際の記憶装置の消費電力が少なくなるかを判別し、メモリの電力特性として当該予備テスト結果を記憶する搭載メモリ電力特性保持手段言い換えると低消費電力データ判別手段を備えている。しかる後、（初期化処理も含めて）以降の処理で、或るアドレスにデータを書き込む際に、書き込みデータの'０'と'１'との双方の個数を求めて、前記搭載メモリ電力特性保持手段にて記憶したメモリの電力特性に基づいて、通常の書き込みデータとその'０'と'１'とを反転させた反転データとのうち、いずれのデータが、消費電力が少なくなるかを判別するデータ解析手段を備え、該データ解析手段の判別結果に基づいて、通常の書き込みデータとその反転データとのうち、消費電力が少ないと判別した方のデータを選択してメモリに書き込むための書き込みデータ選択手段をさらに備えていることを主要な特徴としている。

さらに、以降の当該アドレスからの読み出し動作に備えて、データの'０'と'１'とを反転してメモリに書き込んだか否かの履歴情報をメモリアドレスごとに記憶する履歴記憶手段としてデータ反転情報保持手段を備えている。そして、メモリの或るアドレスからデータ読み出しを行う際は、該データ反転情報保持手段にて記憶されている履歴情報を参照することによって、当該アドレスのデータを反転して記憶したか否かを確認し、確認した結果に基づいて、メモリから読み出した読み出しデータかまたは該読み出しデータの'０'と'１'とを反転した反転データかのいずれかを選択して上位装置に送信するための読み出しデータ選択手段をさらに備えていることも主要な特徴としている。

かくのごとき仕組みを備えることによって、記憶装置の消費電力の低減を図ることが可能になる。

（本発明の実施形態の構成例）
次に、本発明の実施形態の構成例として、本発明による記憶装置のブロック構成の一例について、図１および図２を用いて詳細に説明する。図１は、本発明による記憶装置のブロック構成の一例を示すブロック構成図であり、図２は、図１の記憶装置のさらに詳細なブロック構成を示すブロック構成図である。ここで、図２は、図１の記憶装置の各機能ブロックに対して、図６に示した従来の記憶装置の場合と同様、上位装置とのインタフェース回路であるＲＡＭ制御信号生成回路１、書き込みデータ制御回路３、読み出しデータ制御回路６を追加するとともに、記憶装置内部に誤り訂正用の機能を実施するためのＥＣＧ回路４およびＥＣＣ回路５を追加している場合を示している。以下の説明においては、図２に示した記憶装置について詳細に説明することにする。

図２に示す記憶装置は、ランダムアクセスが可能なメモリを搭載した記憶装置であり、図６に示した従来の記憶装置の場合と同様、ＲＡＭ制御信号生成回路１、メモリ２、書き込みデータ制御回路３、ＥＣＧ回路４、ＥＣＣ回路５、読み出しデータ制御回路６の各機能ブロックを備えている他、さらに、本発明に特有の機能ブロックとして、データ解析回路７、搭載メモリ電力特性保持回路８、アドレス毎のデータ反転情報保持回路９、書き込みデータセレクタＧ１、読み出しデータセレクタＧ２を少なくとも含んで構成している。

まず、ＲＡＭ制御信号生成回路１は、上位装置から、記憶装置に対するコマンド内容を示す上位装置リクエストコマンドおよびアクセスすべきアドレスを示す上位装置リクエストアドレスを受け付けると、それぞれ、メモリアクセスコマンド１０およびメモリアクセスアドレス１１として、メモリ２と、該メモリ２のアドレスごとに対応付けて、データを反転して記憶したか否かを示すデータ反転情報を記憶するための記憶領域を備えているアドレス毎のデータ反転情報保持回路９と、に対して送出する。

また、メモリ２は、上位装置からの上位装置リクエストコマンドとしてＲＡＭ制御信号生成回路１から送出されてきたメモリアクセスコマンド１０および上位装置からの上位装置リクエストアドレスとしてＲＡＭ制御信号生成回路１から送出されてきたメモリアクセスアドレス１１と、書き込みデータセレクタＧ１から送出されてきた（メモリデータ＋チェックビット）Ｇ１０（図２では、（メモリデータ＋ＣＢ）Ｇ１０と略記する）とを入力信号として入力し、メモリアクセスコマンド１０すなわち上位装置リクエストコマンドが書き込みリクエストであった場合には、書き込みデータセレクタＧ１から送出されてきた（メモリデータ＋チェックビット）Ｇ１０をメモリアクセスアドレス１１すなわち上位装置リクエストアドレスが指定しているメモリ２の当該アドレスに書き込む。

一方、メモリアクセスコマンド１０すなわち上位装置リクエストコマンドが読み出しリクエストであった場合には、メモリアクセスアドレス１１すなわち上位装置リクエストアドレスが指定しているメモリ２の当該アドレスに保持されているデータを読み出して、（メモリデータ＋チェックビット）２０（図２では、（メモリデータ＋ＣＢ）２０と略記する）として、読み出しデータセレクタＧ２に対して送出する。

また、書き込みデータ制御回路３は、上位装置から、書き込むべきデータを示す上位装置リクエスト書き込みデータを受け付けると、書き込みデータ３０として、誤り訂正用のチェックビットを生成するＥＣＧ回路４、書き込みデータセレクタＧ１およびデータ解析回路７に対して送出する。

また、ＥＣＧ回路４は、上位装置からの上位装置リクエスト書き込みデータとして書き込みデータ制御回路３から送出されてくる書き込みデータ３０を入力信号として入力し、該書き込みデータ３０の誤り訂正用のチェックビットとして書き込みチェックビット４０（図２では、書き込みＣＢ４０と略記する）を生成して、書き込みデータセレクタＧ１とデータ解析回路７とに対して送出する。

また、ＥＣＣ回路５は、読み出しデータセレクタＧ２から送出されてくる（ＥＣＣ入力データ＋チェックビット）Ｇ２０を入力信号として入力し、チェックビットに基づいてＥＣＣ入力データの誤りを訂正して、読み出しデータ５０として、読み出しデータ制御回路６に対して送出する。

また、読み出しデータ制御回路６は、ＥＣＣ回路５から読み出しデータ５０が送出されてくると、該読み出しデータ５０を、上位装置リプライ読み出しデータとして、上位装置に対して送信する。

また、データ解析回路７は、上位装置からの上位装置リクエスト書き込みデータとして書き込みデータ制御回路３から送出されてくる書き込みデータ３０とＥＣＧ回路４から送出されてくる書き込みチェックビット４０と搭載メモリ電力特性保持回路８から送出されてくる搭載メモリ電力特性８０とを入力信号として入力とし、それぞれの入力信号を基にして、データ選択信号７０を生成し、書き込みデータセレクタＧ１とアドレス毎のデータ反転情報保持回路９とに対して送出する。

ここで、データ解析回路７が生成するデータ選択信号７０の生成例を、表１に示している。

なお、記憶装置の初期化時の予備テストにおいてＡＬＬ'０'とＡＬＬ'１'との双方の試験データの書き込みテストをあらかじめ行い、メモリデータ＋チェックビットとして保持した時点からあらかじめ定めた一定時間が経過した後の温度（すなわち、消費電力）を測定し、温度がより低くなっている（すなわち、消費電力がより少なくなっている）方の試験データを示す情報を搭載メモリ電力特性８０として搭載メモリ電力特性保持回路８にあらかじめ記憶している。

つまり、'０'を保持した場合の方が、消費電力が少ないと判別した場合には、搭載メモリ電力特性保持回路８には、搭載メモリ電力特性８０を示すメモリ電力特性ビットとして'０'を記憶し、逆に、'１'を保持した場合の方が、消費電力が少ないと判別した場合には、搭載メモリ電力特性保持回路８には、搭載メモリ電力特性８０を示すメモリ電力特性ビットとして'１'を記憶している。また、データ解析回路７は、上位装置から上位装置リクエスト書き込みデータとして送信されてくる書き込みデータ３０とＥＣＧ回路から送信されてくる書き込みチェックビット４０の各ビットの内容を解析して、'０'の個数と'１'の個数とのいずれが多いかを判別している。

したがって、表１に示すように、搭載メモリ電力特性保持回路８から送出されてくる搭載メモリ電力特性８０として、'０'を保持した場合の方が、消費電力が少なくなる場合には、データ解析回路７における書き込みデータ３０とＥＣＧ回路から送信されてくる書き込みチェックビット４０すなわち上位装置リクエスト書き込みデータの確認結果として、'０'の個数が多ければ、データ選択信号７０として'０'を生成して、書き込みデータ３０すなわち上位装置リクエスト書き込みデータをそのままメモリ２に書き込むことを指示し、逆に、'１'の個数が多ければ、データ選択信号７０として'１'を生成して、書き込みデータ３０すなわち上位装置リクエスト書き込みデータを反転してメモリ２に書き込むことを指示する。

また、搭載メモリ電力特性保持回路８から送出されてくる搭載メモリ電力特性８０として、'１'を保持した場合の方が、消費電力が少なくなる場合には、データ解析回路７における書き込みデータ３０とＥＣＧ回路から送信されてくる書き込みチェックビット４０すなわち上位装置リクエスト書き込みデータの確認結果として、'０'の個数が多ければ、データ選択信号７０として'１'を生成して、書き込みデータ３０とＥＣＧ回路から送信されてくる書き込みチェックビット４０すなわち上位装置リクエスト書き込みデータを反転してメモリ２に書き込むことを指示し、逆に、'１'の個数が多ければ、データ選択信号７０として'０'を生成して、書き込みデータ３０とＥＣＧ回路から送信されてくる書き込みチェックビット４０すなわち上位装置リクエスト書き込みデータをそのままメモリ２に書き込むことを指示する。

また、搭載メモリ電力特性保持回路８は、前述したように、記憶装置の初期化段階の予備テストにおいて判別した消費電力が少なくなる方の試験データを示す情報すなわち'０'または'１'のいずれかのメモリ電力特性ビットを搭載メモリ電力特性８０として記憶装置がリセットされるまで保持して、該搭載メモリ電力特性８０をデータ解析回路７に対して送出する。

また、メモリ２のアドレスごとに対応して記憶領域が設けられているアドレス毎のデータ反転情報保持回路９は、上位装置からの上位装置リクエストコマンドとしてＲＡＭ制御信号生成回路１から送出されてくるメモリアクセスコマンド１０および上位装置からの上位装置リクエストアドレスとしてＲＡＭ制御信号生成回路１から送出されてくるメモリアクセスアドレス１１とデータ解析回路７から送出されてくるデータ選択信号７０とを入力信号として入力し、メモリアクセスコマンド１０すなわち上位装置リクエストコマンドが"書き込み"を要求している場合には、メモリアクセスアドレス１１すなわち上位装置リクエストアドレスが指定しているアドレスに該当するアドレス毎のデータ反転情報保持回路９内の記憶領域に、メモリ２の当該アドレスにデータを書き込む際に使用したデータ選択信号７０の信号値（'０'：そのまま書き込み、'１'：反転書き込み）を記憶し、メモリアクセスコマンド１０すなわち上位装置リクエストコマンドとして当該アドレスへの次の書き込みリクエストが送信されてくるまで、その値を保持する。

一方、メモリアクセスコマンド１０すなわち上位装置リクエストコマンドが"読み出し"を要求している場合は、メモリアクセスアドレス１１すなわち上位装置リクエストアドレスが指定しているアドレスに該当するアドレス毎のデータ反転情報保持回路９内の記憶領域に記憶されていたデータ選択信号７０の信号値（'０'：そのまま書き込んでいた場合、'１'：反転書き込みしていた場合）を読み出して、メモリ２の当該アドレスから読み出した（メモリデータ＋チェックビット）２０に関する当該アドレスのデータ反転情報９０として、読み出しデータセレクタＧ２に対して送出する。

また、書き込みデータセレクタＧ１は、上位装置からの上位装置リクエスト書き込みデータとして書き込みデータ制御回路３から送出されてくる書き込みデータ３０とＥＣＧ回路４から送出されてくる書き込みチェックビット４０とデータ解析回路７から送出されてくるデータ選択信号７０とを入力信号として入力し、書き込みデータ３０すなわち上位装置リクエスト書き込みデータ＋チェックビット４０を反転した反転データを作成するとともに、データ解析回路７から送出されてきたデータ選択信号７０の値に基づいて、書き込みデータ３０すなわち上位装置リクエスト書き込みデータ＋チェックビット４０またはその反転データのいずれかを選択して、メモリ２に書き込むべき（メモリデータ＋チェックビット）Ｇ１０（図２では、（メモリデータ＋ＣＢ）Ｇ１０と略記する）として、メモリ２に対して送出する。

また、読み出しデータセレクタＧ２は、メモリ２から送出されてくる（メモリデータ＋チェックビット）２０とアドレス毎のデータ反転情報保持回路９から送出されてくる当該アドレスのデータ反転情報９０とを入力信号として入力し、（メモリデータ＋チェックビット）２０の'０'と'１'とを反転させたメモリ反転データを作成するとともに、アドレス毎のデータ反転情報保持回路９から送出されてきた当該アドレスのデータ反転情報９０の値に基づいて、（メモリデータ＋チェックビット）２０またはその（メモリデータ＋チェックビット）２０の'０'と'１'とを反転させたメモリ反転データのいずれかを選択して、（ＥＣＣ入力データ＋チェックビット）Ｇ２０（図２では、（ＥＣＣ入力データ＋ＣＢ）Ｇ２０と略記する）として、ＥＣＣ回路５に対して送出する。

以上のような記憶装置の構成とすることによって、記憶装置の初期化段階の予備テストにおいて、当該記憶装置に搭載したメモリが、'０'／'１'のいずれのデータを保持する方が、消費電力が少なくなるのかを判定して、判定結果を搭載メモリ電力特性８０としてあらかじめ搭載メモリ電力特性保持回路８に記憶するとともに、消費電力が少ないと判定した値を用いてメモリ２の記憶内容の初期化を実施し、以降の実際のデータの書き込み動作時には、書き込み用の通常データの'０'の個数と'１'の個数とを比較し、通常データと該通常データの'０'と'１'とを反転させた反転データとのうち消費電力が少なくなる方のデータをメモリ２に書き込むように制御することを可能にしている。而して、記憶装置の消費電力の低減化を図ることができる。

なお、図１および図２に示すブロック構成においては、データの書き込み対象の記憶メディアとして、通常のランダムアクセス用のメモリ２を用いる場合を示しているが、場合によっては、ハードウェアマクロ等からなるデータ記憶部として構成しても良い。

（本発明の実施形態の動作の説明）
次に、本発明の一実施形態として図２に示した記憶装置の動作について、その一例を、図３および図４のフローチャートを用いて説明する。図３は、図２の記憶装置の動作の一例を説明するためのフローチャートであり、初期化段階の動作を、メモリ２の消費電力特性をあらかじめ調査するために実施する予備テストの動作を中心にして示している。また、図４は、図２の記憶装置における図３のフローチャートに引き続く動作の一例を説明するためのフローチャートであり、初期化終了後の通常の運用段階で、図３の予備テスト結果を利用して、記憶装置のメモリ２への読み書き動作を制御して、消費電力の低減を図っている動作例を示している。

図３のフローチャートにおいて、まず、記憶装置の初期化が開始されると（ステップＳ１）、記憶装置の初期設定が実施される（ステップＳ２）。しかる後、初期化時の動作の一つとして、メモリ２における消費電力が少なくなるデータの保持方法をあらかじめ調査するための予備テストを実施する。まず、装置データ反転ビットの初期値すなわち搭載メモリ電力特性保持回路８に記憶する搭載メモリ電力特性８０を示すメモリ電力特性ビットの初期値として'０'を設定した後（ステップＳ３）、記憶装置のメモリ２の全アドレスに対してＡＬＬ'０'のデータを書き込む（ステップＳ４）。しかる後、あらかじめ定めた一定時間が経過した時点で、記憶装置の温度（すなわち、消費電力）を測定して結果Ａとして保存する（ステップＳ５）。

次いで、記憶装置のメモリ２の全アドレスに対してＡＬＬ'１'のデータを書き込む（ステップＳ６）。しかる後、あらかじめ定めた前記一定時間が経過した時点で、記憶装置の温度（すなわち、消費電力）を測定して結果Ｂとして保存する（ステップＳ７）。

ＡＬＬ'０'のデータを保持している際の記憶装置の温度（消費電力）の測定結果である結果ＡとＡＬＬ'１'のデータを保持している際の記憶装置の温度（消費電力）の測定結果である結果Ｂとを比較して（ステップＳ８）、結果Ａの方が結果Ｂよりも温度が高い場合には（ステップＳ８のＹｅｓ）、メモリ２に'１'のデータを保持する場合の方が、消費電力が少なくなるものと判定して、装置データ反転ビットすなわち搭載メモリ電力特性保持回路８に記憶する搭載メモリ電力特性８０を示すメモリ電力特性ビットとして、初期値の'０'から'１'に書き替えて、以降、記憶装置のリセットが実施されるまで、搭載メモリ電力特性８０としてこの値を保持する（ステップＳ９）。この段階では、メモリ２の全アドレスが、消費電力が低減されるＡＬＬ'１'のデータを保持した状態に設定されているので、その状態を継続して、ステップＳ１１に移行する。

逆に、結果Ａの方が結果Ｂよりも温度が高くなかった場合には（ステップＳ８のＮｏ）、メモリ２に'０'のデータを保持する場合の方が、消費電力が少なくなるものと判定して、装置データ反転ビットすなわち搭載メモリ電力特性保持回路８に記憶する搭載メモリ電力特性８０を示すメモリ電力特性ビットとして、初期値の'０'をそのまま継続して、以降、記憶装置のリセットが実施されるまで、搭載メモリ電力特性８０としてこの値を保持する（ステップＳ１０）。しかる後、メモリ２の全アドレスが、消費電力が多いＡＬＬ'１'のデータを保持した状態に設定されているので、消費電力を低減するために、全アドレスに再度ＡＬＬ'０'のデータを書き込む（ステップＳ１１）。

ステップＳ１２に移行すると、消費電力が少なくなるデータの保持方法を調べるための予備テストを終了して、記憶装置の残りの初期化処理を継続して実施し（ステップＳ１２）、すべての初期化処理が終了すると、記憶装置の初期設定を終了する（ステップＳ１３）。

次に、図３の初期化時の予備テストを実施した後の通常の運用段階における動作について、図４のフローチャートを用いて詳細に説明する。

図４のフローチャートにおいて、まず、ＲＡＭ制御信号生成回路１が上位装置からの上位装置リクエストコマンドとして送信されてくるメモリアクセスコマンド１０の受付を開始して（ステップ２１）、上位装置からの上位装置リクエストコマンドすなわちメモリアクセスコマンド１０が送信されてくると、受け付けた当該メモリアクセスコマンド１０がメモリ２への書き込み命令であるか否かを確認する（ステップＳ２２）。

受け付けた当該メモリアクセスコマンド１０がメモリ２への書き込み命令であった場合は（ステップＳ２２のＹｅｓ）、データ解析回路７において、上位装置からの上位装置リクエスト書き込みデータとして書き込みデータ制御回路３から送出されてくる書き込みデータ３０とＥＣＧ回路４から送出されてくる書き込みチェックビット４０とを合わせたデータについて、'０'のデータと'１'のデータとのいずれの個数が多いかを確認する（ステップＳ２３）。

（書き込みデータ３０＋書き込みチェックビット４０）について、'０'のデータの個数が多いと判定された場合は（ステップＳ２４のＹｅｓ）、次に、'０'のデータと'１'のデータのうち消費電力が少ない方のデータ値を示す装置データ反転ビットすなわち搭載メモリ電力特性保持回路８に記憶している搭載メモリ電力特性８０を示すメモリ電力特性ビットが'０'であったか否かを確認する（ステップＳ２５）。

装置データ反転ビットすなわちメモリ電力特性ビットが'０'であった場合には（ステップＳ２５のＹｅｓ）、消費電力が少ない'０'のデータの個数が多い状態でメモリ２に書き込むことが望ましいので、書き込みデータセレクタＧ１において、（書き込みデータ３０＋書き込みチェックビット４０）を、そのまま、（メモリデータ＋チェックビット）Ｇ１０として出力して、上位装置からの上位装置リクエストアドレスとしてＲＡＭ制御信号生成回路１から送出されているメモリアクセスアドレス１１が示すメモリ２のアドレスに書き込む（ステップＳ２６）。

一方、装置データ反転ビットすなわちメモリ電力特性ビットが'０'ではなかった場合には（ステップＳ２５のＮｏ）、消費電力が少ない'１'のデータの個数が多い状態でメモリ２に書き込むことが望ましいので、書き込みデータセレクタＧ１において、（書き込みデータ３０＋書き込みチェックビット４０）の'０'と'１'とを反転した反転データを、（メモリデータ＋チェックビット）Ｇ１０として出力して、上位装置からの上位装置リクエストアドレスとしてＲＡＭ制御信号生成回路１から送出されているメモリアクセスアドレス１１が示すメモリ２のアドレスに書き込む（ステップＳ２８）。

また、ステップＳ２４において、（書き込みデータ３０＋書き込みチェックビット４０）について、'０'のデータの個数が多くないと判定された場合は（ステップＳ２４のＮｏ）、'１'の個数が多い場合であり、次に、'０'のデータと'１'のデータのうち消費電力が少ない方のデータ値を示す装置データ反転ビットすなわち搭載メモリ電力特性保持回路８に記憶している搭載メモリ電力特性８０を示すメモリ電力特性ビットが'１'であったか否かを確認する（ステップＳ２７）。

装置データ反転ビットすなわちメモリ電力特性ビットが'１'であった場合には（ステップＳ２７のＹｅｓ）、消費電力が少ない'１'のデータの個数が多い状態でメモリ２に書き込むことが望ましいので、書き込みデータセレクタＧ１において、（書き込みデータ３０＋書き込みチェックビット４０）を、そのまま、（メモリデータ＋チェックビット）Ｇ１０として出力して、上位装置からの上位装置リクエストアドレスとしてＲＡＭ制御信号生成回路１から送出されているメモリアクセスアドレス１１が示すメモリ２のアドレスに書き込む（ステップＳ２６）。

一方、装置データ反転ビットすなわちメモリ電力特性ビットが'１'ではなかった場合には（ステップＳ２７のＮｏ）、消費電力が少ない'０'のデータの個数が多い状態でメモリ２に書き込むことが望ましいので、書き込みデータセレクタＧ１において、（書き込みデータ３０＋書き込みチェックビット４０）の'０'と'１'とを反転した反転データを、（メモリデータ＋チェックビット）Ｇ１０として出力して、上位装置からの上位装置リクエストアドレスとしてＲＡＭ制御信号生成回路１から送出されているメモリアクセスアドレス１１が示すメモリ２のアドレスに書き込む（ステップＳ２８）。

また、ステップＳ２２において、受け付けた当該メモリアクセスコマンド１０がメモリ２への書き込み命令ではなかった場合は（ステップＳ２２のＮｏ）、受け付けた当該メモリアクセスコマンド１０は、メモリ２からのデータの読み出し命令であるものと判別する（ステップＳ２９）。次に、メモリ２のアドレスごとに対応して記憶領域が設けられているアドレス毎のデータ反転情報保持回路９から、上位装置からの上位装置リクエストアドレスとしてＲＡＭ制御信号生成回路１から送出されているメモリアクセスアドレス１１が示すメモリ２のアドレスに対応する記憶領域に記憶されている当該アドレスのデータ反転情報９０（すなわち、メモリ２の当該アドレスへのデータ書き込み時に、（書き込みデータ３０＋書き込みチェックビット４０）をそのまま書き込んだか、または、（書き込みデータ３０＋書き込みチェックビット４０）の'０'と'１'とを反転した反転データとして書き込んだかを示す情報）を読み出して、当該アドレスのデータ反転情報９０すなわち当該アドレスのデータ反転情報ビットが'０'であるか否かを確認する（ステップＳ３０）。

当該アドレスのデータ反転情報９０すなわち当該アドレスのデータ反転情報ビットが'０'であった場合は（ステップＳ３０のＹｅｓ）、メモリ２への当該アドレスへのデータ書き込み時に、（書き込みデータ３０＋書き込みチェックビット４０）をそのまま書き込んだ場合であり、読み出しデータセレクタＧ２においては、上位装置リクエストアドレスとしてＲＡＭ制御信号生成回路１から送出されているメモリアクセスアドレス１１が示すメモリ２のアドレスから読み出した（メモリデータ＋チェックビット）２０を、そのまま、（ＥＣＣ入力データ＋チェックビット）Ｇ２０として、ＥＣＣ回路５に対して送出する（ステップＳ３１）。しかる後、ＥＣＣ回路５においては、送出されてきた（ＥＣＣ入力データ＋チェックビット）Ｇ２０をチェックして、誤りがあれば訂正を行った後、読み出しデータ５０として、読み出しデータ制御回路６に送出し、読み出しデータ制御回路６は、上位装置リプライ読み出しデータとして上位装置に対して送信する。

一方、当該アドレスのデータ反転情報９０すなわち当該アドレスのデータ反転情報ビットが'０'ではなかった場合は（ステップＳ３０のＮｏ）、メモリ２への当該アドレスへのデータ書き込み時に、（書き込みデータ３０＋書き込みチェックビット４０）の'０'と'１'とを反転した反転データとして書き込んだ場合であり、読み出しデータセレクタＧ２においては、上位装置リクエストアドレスとしてＲＡＭ制御信号生成回路１から送出されているメモリアクセスアドレス１１が示すメモリ２のアドレスから読み出した（メモリデータ＋チェックビット）２０の'０'と'１'とを反転させて元のデータに戻してから、（ＥＣＣ入力データ＋チェックビット）Ｇ２０として、ＥＣＣ回路５に対して送出する（ステップＳ３２）。しかる後、ＥＣＣ回路５においては、送出されてきた（ＥＣＣ入力データ＋チェックビット）Ｇ２０をチェックして、誤りがあれば訂正を行った後、読み出しデータ５０として、読み出しデータ制御回路６に送出し、読み出しデータ制御回路６は、上位装置リプライ読み出しデータとして上位装置に対して送信する。

以上のように動作することにより、図２に示した記憶装置においては、図３のフローチャートにて説明したように、記憶装置の初期化段階の予備テストにおいて、当該記憶装置に搭載したメモリが、'０'／'１'のいずれのデータを保持する方が、消費電力が少なくなるのかを判定して、その判定結果を搭載メモリ電力特性８０としてあらかじめ搭載メモリ電力特性保持回路８に記憶するとともに、消費電力が少ないと判定した値を用いてメモリ２の記憶内容の初期化を実施し、以降の実際のデータの書き込み動作時には、図４のフローチャートにて説明したように、書き込み用の通常データの'０'、'１'の個数を比較し、通常データと該通常データの'０'と'１'とを反転した反転データとのうち消費電力が少なくなる方のデータをメモリ２に書き込むように制御することを可能にしている。而して、記憶装置の消費電力の低減化を図ることができる。

（実施形態の効果の説明）
以上に詳細に説明したように、本実施形態においては、以下に記載するような効果を奏することができる。

第１の効果は、記憶装置の初期化時に、該記憶装置に搭載したメモリ２が'０'のデータを保持する場合と'１'のデータを保持する場合とのいずれが、消費電力がより少なくなるのかを予備テストによって、メモリ２の消費電力特性を示す搭載メモリ電力特性８０として事前に把握することができることにある。

第２の効果は、前記予備テストにより事前に把握したメモリ２の消費電力特性を基にして、初期化段階以降において、書き込みデータとその反転データとを比較して、記憶装置のメモリ２にデータを保持する際の消費電力が少なくなる方のデータを常にメモリ２に書き込む動作を行うことによって、記憶装置の消費電力を削減することができることである。

第３の効果は、記憶装置の以降の初期化を実施するに当たって、前記予備テストにより事前に把握したメモリ２の消費電力特性を基にして、書き込みデータとその反転データとを比較して、記憶装置のメモリ２にデータを保持する際の消費電力が少ない方のデータを常にメモリに書き込む動作を行うことによって、記憶装置の初期化段階においても消費電力を削減することができることである。

（本発明の他の実施形態）
次に、本発明の他の実施形態について説明する。記憶装置の基本的構成は、前記の図２の場合と同じであるが、アドレス毎のデータ反転情報保持回路９の設置については、さらに工夫して、異なる構成とすることも可能である。その構成例について図５に示している。図５は、本発明による記憶装置の図２とは異なるブロック構成例を示すブロック構成図である。

つまり、図５の記憶装置の場合、アドレス毎のデータ反転情報保持回路９を設置しない形式とし、書き込みリクエストの際には、（メモリデータ＋チェックビット）Ｇ２０とともに、データ解析回路７から送出されているデータ選択信号７０（すなわち、（書き込みデータ３０＋書き込みチェックビット４０）をそのまま書き込んだか、または、（書き込みデータ３０＋書き込みチェックビット４０）の'０'と'１'とを反転させた反転データとして書き込んだかを示す信号）も、同時に、ＲＡＭ制御信号生成回路１から送出されているメモリアクセスアドレス１１が示すメモリ２のアドレスに書き込む構成としている。

かかる構成を用いる場合、メモリ２からのデータ読み出しの際は、（メモリデータ＋チェックビット）２０とともに、当該アドレスに同時に書き込まれていたデータ選択信号７０（すなわち、（書き込みデータ３０＋書き込みチェックビット４０）をそのまま書き込んだか、または、（書き込みデータ３０＋書き込みチェックビット４０）の'０'と'１'とを反転させた反転データとして書き込んだかを示す信号）も、データ選択信号２５としてメモリ２から読み出して、読み出した該データ選択信号２５を読み出しデータセレクタＧ２に入力信号として入力することによって、読み出しデータセレクタＧ２において、メモリ２から読み出した（メモリデータ＋チェックビット）２０をそのまま出力するか、あるいは、（メモリデータ＋チェックビット）２０の'０'と'１'とを反転して出力するかのいずれかを選択することを可能にしている。

かくのごときデータの読み書き制御方式を採用することによって、アドレス毎のデータ反転情報保持回路９を備えることに伴う複雑な回路構成を用いる必要がなく、ハードウェア量の削減が可能になる。

なお、図５に示す記憶装置においては、図２の場合とは異なり、ＥＣＣ回路５と読み出しデータセレクタＧ２との配置を入れ替えて、メモリ２からの読み出しデータすなわち（メモリデータ＋チェックビット）２０をまずＥＣＣ回路５に入力して、誤り訂正を行った後、読み出しデータセレクタＧ２において、ＥＣＣ回路５からの読み出しデータをそのまま送出するかまたは反転してから送出するかのいずれかを選択して、読み出しデータ５０として読み出しデータ制御回路６に対して送出するように構成している場合を示している。

以上、本発明の好適な実施形態の構成を説明した。しかし、かかる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることが、当業者には容易に理解できよう。

１ ＲＡＭ制御信号生成回路
１Ａ ＲＡＭ制御信号生成回路
２ メモリ
２Ａ メモリ
３ 書き込みデータ制御回路
３Ａ 書き込みデータ制御回路
４ ＥＣＧ回路
４Ａ ＥＣＧ回路
５ ＥＣＣ回路
５Ａ ＥＣＣ回路
６ 読み出しデータ制御回路
６Ａ 読み出しデータ制御回路
７ データ解析回路
８ 搭載メモリ電力特性保持回路
９ アドレス毎のデータ反転情報保持回路
１０ メモリアクセスコマンド（上位装置リクエストコマンド）
１０Ａ メモリアクセスコマンド
１１ メモリアクセスアドレス（上位装置リクエストアドレス）
１１Ａ メモリアクセスアドレス
２０ メモリデータ＋チェックビット（メモリデータ＋ＣＢ）
２０Ａ メモリデータ＋チェックビット（メモリデータ＋ＣＢ）
３０ 書き込みデータ（上位装置リクエスト書き込みデータ）
３０Ａ 書き込みデータ
４０ 書き込みチェックビット（書き込みＣＢ）
４０Ａ 書き込みチェックビット（書き込みＣＢ）
５０ 読み出しデータ（上位装置リプライ読み出しデータ）
５０Ａ 読み出しデータ
７０ データ選択信号
８０ 搭載メモリ電力特性
９０ データ反転情報
Ｇ１ 書き込みデータセレクタ
Ｇ１０ メモリデータ＋チェックビット（メモリデータ＋ＣＢ）
Ｇ２ 読み出しデータセレクタ
Ｇ２０ ＥＣＣ入力データ＋チェックビット（ＥＣＣ入力データ＋ＣＢ）

Claims (8)

1. ランダムアクセスが可能なメモリを搭載した記憶装置であって、初期化時に前記メモリにＡＬＬ'０'およびＡＬＬ'１'の双方の試験データを書き込む予備テストを実施し、ＡＬＬ'０'およびＡＬＬ'１'の試験データそれぞれにおいて書き込み終了時点からあらかじめ定めた一定時間経過後のそれぞれの試験データ保持時における前記メモリの温度を測定し、ＡＬＬ'０'書き込み時の温度とＡＬＬ'１'書き込み時の温度とを比較して、温度が低い方のデータを示す情報を、前記メモリの消費電力が少なくなる特性を示す搭載メモリ電力特性としてあらかじめ保持する搭載メモリ電力特性保持手段と、前記予備テスト以降において、前記メモリの任意のアドレスに書き込みデータを書き込む際に、該書き込みデータの'０'の個数と'１'の個数とを抽出して、前記搭載メモリ電力特性保持手段に保持されている前記搭載メモリ電力特性に基づいて、当該書き込みデータをそのまま前記メモリに書き込むべきかあるいは当該書き込みデータの'０'と'１'とを反転した反転データとして前記メモリに書き込むべきかを判別して、判別した結果をデータ選択信号として出力するデータ解析手段と、前記書き込みデータの'０'と'１'とを反転させた前記反転データを生成した後、前記データ解析手段から出力された前記データ選択信号に基づいて、前記書き込みデータそのままかまたは前記反転データかのいずれかを選択して、前記メモリに書き込む書き込みデータ選択手段と、を少なくとも備えていることを特徴とする記憶装置。
2. 前記予備テストの結果を基に、前記書き込みデータ選択手段において前記メモリの任意のアドレスに前記書き込みデータそのままかまたは前記反転データかのいずれを選択して書き込んだかという情報を、データ反転情報として前記メモリのアドレスごとに対応する記憶領域に保持するデータ反転情報保持手段を備え、前記予備テスト以降において、前記メモリの任意のアドレスからデータをメモリデータとして読み出した際に、前記メモリから読み出した前記メモリデータの'０'と'１'とを反転させたメモリ反転データを生成した後、前記データ反転情報保持手段に前記メモリのアドレスごとに対応して保持している前記データ反転情報に基づいて、前記メモリから読み出した前記メモリデータそのままかまたは前記メモリ反転データかのいずれかを選択して、読み出しデータとして出力する読み出しデータ選択手段、を少なくとも備えていることを特徴とする請求項１に記載の記憶装置。
3. 前記予備テストの結果を基に、前記書き込みデータ選択手段において前記メモリの任意のアドレスに前記書き込みデータそのままかまたは前記反転データかのいずれを選択して書き込む際に、前記データ解析手段が出力する前記データ選択信号も、同時に、前記メモリの当該アドレスに書き込み、しかる後において、前記メモリの任意のアドレスからデータをメモリデータとして読み出した際に、当該アドレスに書き込まれていた前記データ選択信号も同時に読み出し、前記メモリから読み出した前記メモリデータの'０'と'１'とを反転させたメモリ反転データを生成した後、当該アドレスから同時に読み出した前記データ選択信号に基づいて、前記メモリから読み出した前記メモリデータそのままかまたは前記メモリ反転データかのいずれかを選択して、読み出しデータとして出力する読み出しデータ選択手段、を少なくとも備えていることを特徴とする請求項１に記載の記憶装置。
4. 前記データ解析手段において前記書き込みデータの'０'の個数と'１'の個数とを抽出する際に、当該書き込みデータに関する誤り訂正用として付加されるチェックビットを含めて'０'の個数と'１'の個数とを抽出して、前記データ選択信号を生成するとともに、前記書き込みデータ選択手段において前記書き込みデータの'０'と'１'とを反転させた前記反転データを生成する際に、前記書き込みデータに付加された前記チェックビットも含めて反転させたデータを生成し、前記メモリに書き込む際に、前記書き込みデータに付加された前記チェックビットも含めてそのままかまたは反転させたデータかのいずれかを選択して、書き込むことを特徴とする請求項１ないし３のいずれかに記載の記憶装置。
5. ランダムアクセスが可能なメモリを搭載した記憶装置の動作を制御する記憶装置制御方法であって、初期化時に前記メモリにＡＬＬ'０'およびＡＬＬ'１'の双方の試験データを書き込む予備テストを実施し、ＡＬＬ'０'およびＡＬＬ'１'の試験データそれぞれにおいて書き込み終了時点からあらかじめ定めた一定時間経過後のそれぞれの試験データ保持時における前記メモリの温度を測定し、ＡＬＬ'０'書き込み時の温度とＡＬＬ'１'書き込み時の温度とを比較して、温度が低い方のデータを示す情報を、前記メモリの消費電力が少なくなる特性を示す搭載メモリ電力特性としてあらかじめ保持しておき、前記予備テスト以降において、前記メモリの任意のアドレスに書き込みデータを書き込む際に、該書き込みデータの'０'の個数と'１'の個数とを抽出して、保持されている前記搭載メモリ電力特性に基づいて、当該書き込みデータをそのまま前記メモリに書き込むべきかあるいは当該書き込みデータの'０'と'１'とを反転した反転データとして前記メモリに書き込むべきかを判別して、判別した結果をデータ選択信号として書き込みデータ選択手段に対して出力し、該書き込みデータ選択手段において前記書き込みデータの'０'と'１'とを反転させた前記反転データを生成した後、出力されてきた前記データ選択信号に基づいて、前記書き込みデータそのままかまたは前記反転データかのいずれかを選択して、前記メモリに書き込むことを特徴とする記憶装置制御方法。
6. 前記予備テストの結果を基に、前記書き込みデータ選択手段において前記メモリの任意のアドレスに前記書き込みデータそのままかまたは前記反転データかのいずれを選択して書き込んだかという情報を、データ反転情報として前記メモリのアドレスごとに対応して設けた記憶領域に保持し、前記予備テスト以降において、前記メモリの任意のアドレスからデータをメモリデータとして読み出した際に、前記メモリから読み出した前記メモリデータの'０'と'１'とを反転させたメモリ反転データを生成した後、前記メモリのアドレスごとに対応して保持している前記データ反転情報に基づいて、前記メモリから読み出した前記メモリデータそのままかまたは前記メモリ反転データかのいずれかを選択して、読み出しデータとして出力することを特徴とする請求項５に記載の記憶装置制御方法。
7. 前記予備テストの結果を基に、前記書き込みデータ選択手段において前記メモリの任意のアドレスに前記書き込みデータそのままかまたは前記反転データかのいずれを選択して書き込む際に、前記データ選択信号も、同時に、前記メモリの当該アドレスに書き込み、しかる後において、前記メモリの任意のアドレスからデータをメモリデータとして読み出した際に、当該アドレスに書き込まれていた前記データ選択信号も同時に読み出し、前記メモリから読み出した前記メモリデータの'０'と'１'とを反転させたメモリ反転データを生成した後、当該アドレスから同時に読み出した前記データ選択信号に基づいて、前記メモリから読み出した前記メモリデータそのままかまたは前記メモリ反転データかのいずれかを選択して、読み出しデータとして出力することを特徴とする請求項５に記載の記憶装置制御方法。
8. 前記書き込みデータの'０'の個数と'１'の個数とを抽出する際に、当該書き込みデータに関する誤り訂正用として付加されるチェックビットを含めて'０'の個数と'１'の個数とを抽出して、前記データ選択信号を生成するとともに、前記書き込みデータ選択手段において前記書き込みデータの'０'と'１'とを反転させた前記反転データを生成する際に、前記書き込みデータに付加された前記チェックビットも含めて反転させたデータを生成し、前記メモリに書き込む際に、前記書き込みデータに付加された前記チェックビットも含めてそのままかまたは反転させたデータかのいずれかを選択して、書き込むことを特徴とする請求項５ないし７のいずれかに記載の記憶装置制御方法。

Images