JP2008217755A - 記憶装置 - Google Patents
記憶装置 Download PDFInfo
- Publication number
- JP2008217755A JP2008217755A JP2007202618A JP2007202618A JP2008217755A JP 2008217755 A JP2008217755 A JP 2008217755A JP 2007202618 A JP2007202618 A JP 2007202618A JP 2007202618 A JP2007202618 A JP 2007202618A JP 2008217755 A JP2008217755 A JP 2008217755A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage
- error correction
- ferroelectric memory
- storage medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
【課題】記憶部の記憶領域が不良であると、データを使用することができなかった。また、記憶部領域の不良を検知回避して、正常記憶部領域への正常書き込みができなかった。
【解決手段】データ及び誤り訂正符号を記憶するための強誘電体メモリと、記憶媒体と、(1)前記強誘電体メモリに前記データ及び前記誤り訂正符号を書き込み、(2)前記強誘電体メモリに書き込まれている前記データを、前記記憶媒体における一の記憶領域に書き込み、(3)前記強誘電体メモリに書き込まれている前記データを前記強誘電体メモリに書き込まれている前記誤り訂符号を用いて検証した後の前記データと、前記記憶媒体における前記一の記憶領域に書き込んだ前記データとを比較し、(4)前記両データが一致しないとき、前記検証後の前記データを、前記記憶媒体における他の一の記憶領域に書き直す制御部と、を含む。
【選択図】図1
【解決手段】データ及び誤り訂正符号を記憶するための強誘電体メモリと、記憶媒体と、(1)前記強誘電体メモリに前記データ及び前記誤り訂正符号を書き込み、(2)前記強誘電体メモリに書き込まれている前記データを、前記記憶媒体における一の記憶領域に書き込み、(3)前記強誘電体メモリに書き込まれている前記データを前記強誘電体メモリに書き込まれている前記誤り訂符号を用いて検証した後の前記データと、前記記憶媒体における前記一の記憶領域に書き込んだ前記データとを比較し、(4)前記両データが一致しないとき、前記検証後の前記データを、前記記憶媒体における他の一の記憶領域に書き直す制御部と、を含む。
【選択図】図1
Description
本発明は、ハードディスクドライブ(HDD:Hard Disk Drive)及びフラッシュメモリのような記憶媒体である記憶部にデータを記憶する記憶装置に関する。
従来の記憶装置SD10は、図5中の(A)に示されるように、上記した記憶媒体である記憶部30に加えて、MPU10及びSRAM(Static Random Access Memory)20を含む。
従来の記憶装置SD10では、MPU10は、記憶部30に書き込むべきデータ40をキャッシュすべく、当該記憶部30にデータ40を書き込むことに先立ち、図5中の(B)に示されるように、当該データ40をSRAM20に書き込み、これにより、SRAM20は、データ40を一時的に記憶することになる。
MPU10は、SRAM20に一時的に記憶させているデータ40をSRAM20に引き続き記憶させておくべきでないと判断すると、図5中の(C)に示されるように、SRAM20に記憶されている前記データ40を記憶部30中の複数の記憶領域のうちの一の記憶領域に書き込み、加えて、当該データ40が記憶部30に記憶されている間に当該データ40に発生し得る誤りを訂正することにより当該データ40を検証するために用いる誤り訂正符号50を算出し、当該誤り訂正符号50をも併せて記憶部30に書き込む。
MPU10は、プログラム(図示せず。)を順次実行していくことに伴い、記憶部30から前記データ40を読み出して使用する必要が生じると、図5中の(D)に示されるように、記憶部30からデータ40及び誤り訂正符号50を読み出し、当該データ40を、当該誤り訂正符号50を参照して検証する。
しかしながら、上記した従来の記憶装置SD10では、前記記憶部30中の前記一の記憶領域が、当該一の記憶領域に書きこまれた前記データ40の検証を、誤り訂正符号50を参照しても完全には行うことができないほどに不良であると、データ40を当該一の記憶領域に正常な状態で記憶させておくことができず、結果的に、MPU10は、当該データ40を使用することができないという問題があった。
本発明に係る記憶装置は、上記した課題を解決すべく、
データを一時的に記憶するための強誘電体メモリであって、当該記憶されているデータに発生し得る誤りを訂正することにより前記データを検証するために用いる誤り訂正符号を記憶するための前記強誘電体メモリと、
複数の記憶領域を有し、当該複数の記憶領域のうちの1つに前記データを永続的に記憶するための記憶媒体と、
(1)前記強誘電体メモリに前記データ及び前記誤り訂正符号を書き込み、
(2)前記強誘電体メモリに書き込まれている前記データを、前記記憶媒体における一の記憶領域に書き込み、
(3)前記強誘電体メモリに書き込まれている前記データを前記強誘電体メモリに書き込まれている前記誤り訂符号を用いて検証した後の前記データと、前記記憶媒体における前記一の記憶領域に書き込んだ前記データとを比較し、
(4)前記両データが一致しないとき、前記検証後の前記データを、前記記憶媒体における他の一の記憶領域に書き直す制御部と、を含む。
データを一時的に記憶するための強誘電体メモリであって、当該記憶されているデータに発生し得る誤りを訂正することにより前記データを検証するために用いる誤り訂正符号を記憶するための前記強誘電体メモリと、
複数の記憶領域を有し、当該複数の記憶領域のうちの1つに前記データを永続的に記憶するための記憶媒体と、
(1)前記強誘電体メモリに前記データ及び前記誤り訂正符号を書き込み、
(2)前記強誘電体メモリに書き込まれている前記データを、前記記憶媒体における一の記憶領域に書き込み、
(3)前記強誘電体メモリに書き込まれている前記データを前記強誘電体メモリに書き込まれている前記誤り訂符号を用いて検証した後の前記データと、前記記憶媒体における前記一の記憶領域に書き込んだ前記データとを比較し、
(4)前記両データが一致しないとき、前記検証後の前記データを、前記記憶媒体における他の一の記憶領域に書き直す制御部と、を含む。
上記した本発明に係る記憶装置によれば、前記強誘電体メモリに、前記データ及び前記誤り訂正符号が一時的に書き込まれており、当該強誘電体メモリに書き込まれている当該データを前記記憶部中の前記一の記憶領域に書き込むとき、前記強誘電体メモリに書き込まれている前記データを前記誤り訂正符号の参照により検証した上で、当該検証後のデータと、前記記憶部に書き込んだばかりの前記データとを比較し、前記両データが一致しないときには、前記記憶部中の前記一の記憶領域に代えて、当該記憶部中の他の一の記憶領域に前記検証後のデータを書き直すことにより、前記データを記憶部中の正常な記憶領域に書き込むことから、従来のような、誤り訂正符号を用いてでも誤りを訂正できないような記憶領域にデータを書き込んでしまうという事態を回避し、これにより、前記データを使用することが可能となり、即ち、前記データを誤り無しで使用することが可能となる。
上記した本発明に係る記憶装置では、
前記強誘電体メモリは、複数のデータと、当該複数のデータを検証するための複数の誤り訂正符号との複数の対応関係を規定する誤り訂正テーブルを記憶しており、
前記制御部は、前記データに対応する前記誤り訂正符号を、当該データに基づき前記誤り訂正テーブルを参照することにより取得する。
前記強誘電体メモリは、複数のデータと、当該複数のデータを検証するための複数の誤り訂正符号との複数の対応関係を規定する誤り訂正テーブルを記憶しており、
前記制御部は、前記データに対応する前記誤り訂正符号を、当該データに基づき前記誤り訂正テーブルを参照することにより取得する。
上記した本発明に係る記憶装置によれば、前記制御部は、前記データに対応する前記誤り訂正符号を、前記誤り訂正テーブルを参照することによって取得し、これにより、誤り訂正符号を求めるための演算処理等を行う必要が無くなることから、制御部の処理負荷を軽減することが可能となる。
上記した本発明に係る記憶装置では
前記強誘電体メモリと前記記憶媒体とが一体である。
前記強誘電体メモリと前記記憶媒体とが一体である。
本発明に係る電子機器は、前記記憶装置を含む。
本発明に係る電子機器は、前記記憶装置を含むことを特徴とする前記記憶媒体とそれを特徴とする。
本発明に係る電子機器は、前記記憶装置を利用することで前記誤り訂正符号を記憶する冗長記憶領域を必要としない前記記憶媒体の使用方法を可能とする。
本発明に係る記憶装置は、
第1のデータを記憶する記憶部と、
前記第1のデータのうちアクセスの回数が相対的に多い第2のデータを記憶する強誘電体メモリと、
前記記憶部に対し、前記第1のデータのうち、前記第2のデータ以外の、前記アクセスの回数が相対的に少ない第3のデータをアクセスし、前記強誘電体メモリに対し、前記第2のデータをアクセスする制御部と、を含む。
第1のデータを記憶する記憶部と、
前記第1のデータのうちアクセスの回数が相対的に多い第2のデータを記憶する強誘電体メモリと、
前記記憶部に対し、前記第1のデータのうち、前記第2のデータ以外の、前記アクセスの回数が相対的に少ない第3のデータをアクセスし、前記強誘電体メモリに対し、前記第2のデータをアクセスする制御部と、を含む。
本発明に係る記憶装置によれば、前記制御部は、前記記憶部に対し、前記アクセスの回数が相対的に少ない第3のデータをアクセスし、他方で、前記記憶部よりアクセスの耐用回数が多い前記強誘電体メモリに対し、前記アクセスの回数が相対的に多い第2のデータをアクセスする。これにより、前記制御部は、前記記憶部に対する前記第3のデータのアクセスの回数より多い回数の、前記強誘電体メモリに対する前記第2のデータのアクセスを、前記第3のデータのアクセスと同様に高い信頼性で行うことが可能となる。
本発明に係る記憶装置の実施例について図面を参照して説明する。
《実施例1》
〈構成〉
図1は、実施例1の記憶装置の構成を示す。実施例1の記憶装置SD1は、図1に示されるように、MPU1と、FeRAM2と、記憶部3とを含む。
〈構成〉
図1は、実施例1の記憶装置の構成を示す。実施例1の記憶装置SD1は、図1に示されるように、MPU1と、FeRAM2と、記憶部3とを含む。
『制御部』であるMPU1は、データをキャッシュする機能を有し、特に、当該MPU1が行った処理の結果であるデータ4を、FeRAM2及び記憶部3の両方に書き込む(ライトスルー:write through)のではなく、データ4のみをFeRAM2に一時的に書き込み(キャッシュ)、当該データ4をFeRAM2に記憶させておく必要が無くなった時点で、当該データ4をFeRAM2から記憶部3へ書き込むという、ライトバック(write back)を行う。
『強誘電体メモリ』であるFeRAM2は、不揮発性を有し、電源が遮断された後であっても、遮断前に記憶していたデータ(例えば、データ4)を保持し続ける。FeRAM2は、また、図3に示されるように、データ4と、当該データ4がFeRAM2に記憶されている間に発生し得る誤りを訂正するための誤り訂正符号5との対応関係を規定する誤り訂正テーブル6を予め記憶しており、当該誤り訂正テーブル6には、例えば、データ4(1)と当該データ4(1)に対応する誤り訂正符号5(1)との対応関係が規定されており、MPU1は、MPU1が行った処理の結果であるデータ4(1)をFeRAM2にキャッシュしようとするとき、当該誤り訂正テーブル6を参照することにより、当該データ4(1)に対応する誤り訂正符号5(1)を取得し、その結果として、データ4(1)及び誤り訂正符号5(1)の両方をFeRAM2に書き込む。
『記憶媒体』である記憶部3は、例えば、ハードディスクドライブ(HDD:Hard Disk Drive)及びフラッシュメモリであり、MPU1が処理を行うために必要なデータ、MPU1が処理を行った結果であるデータ等を永続的に記憶するために用いられる。
〈動作〉
実施例の記憶装置の動作について、図1及び図2を参照して説明する。
実施例の記憶装置の動作について、図1及び図2を参照して説明する。
(1)演算:MPU1は、図1の(1)に示されるように、記憶部3に記憶されているデータ等を用いて演算等の処理を行うことにより、当該処理の結果として、データ4を得る。
(2)キャッシュ:MPU1は、前記データ4に基づき、FeRAM2に記憶されている誤り訂正テーブル6を参照することにより、当該データ4に対応する誤り訂正符号5を取得する。当該誤り訂正符号5を取得した後、MPU1は、図1の(2)に示されるように、データ4及び誤り訂正符号5をFeRAM2に書き込み、即ち、FeRAM2にキャッシュする。
(3)ライトバック:MPU1は、FeRAM2に記憶されているデータ4等を用いて他の複数の演算等の処理を進めていく過程で、当該データ4をFeRAM2に記憶させておくべきでないと判断すると、例えば、当該データ4に代えて、他のデータをFeRAM2に記憶させるべきであると判断すると、図1の(3)に示されるように、FeRAM2から記憶部3の空き記憶領域、例えば、アドレス「0023」の記憶領域へデータ4のみを転送し、即ち、データ4のみを書き戻す。
(4)比較:MPU1は、図2の(4)に示されるように、FeRAM2からデータ4及び誤り訂正符号5を読み出し、また、記憶部3からデータ4を読み出した後、FeRAM2から読み出したデータ4に誤りがあるか否かについて誤り訂正符号5を用いて確認し、かつ、誤りがあるときには当該誤りを訂正するという検証を行う。当該検証の後、MPU1は、前記FeRAM2から読み出したデータ4の内容と記憶部3から読み出したデータ4の内容とが一致するか否か確認すべく、両データ4を比較する。
(5A)終了:MPU1は、上記した(4)比較により、FeRAM2から読み出したデータ4の内容と、記憶部3から読み出したデータ4の内容とが一致すると認識すると、処理を終了し、その結果、データ4は、図2の(5A)に示されるように、FeRAM2には記憶されておらず、代わりに、記憶部3に記憶されているという状態になる。
(5B)再ライトバック:MPU1は、上記した(4)比較により、FeRAM2から読み出したデータ4の内容と、記憶部3から読み出したデータ4の内容とが一致しないと認識すると、記憶部3のアドレス「0023」の記憶領域がデータ4を書き込むのに適切ではないと判断し、上記した検証後の、FeRAM2から読み出したデータ4を記憶部3の他の空き記憶領域、例えば、アドレス「0024」の記憶領域へ再び転送し、即ち、再度書き戻しを行う。再度の書き戻しを終えると、上記した(4)比較に戻り、以後、(4)比較及び(5B)再ライトバックの繰り返しを、(5A)終了に至るまで続ける。
〈効果〉
上述したように、実施例1の記憶装置SD1では、MPU1が、(2)キャッシュで、データ4及び当該データ4に対応する誤り訂正符号5をFeRAM2に書き込んでおき、(4)比較で、FeRAM2から読み出しかつ誤り訂正符号5を用いて誤りの検証を行った後のデータ4と、記憶部3の一のアドレス「0023」の記憶領域から読み出したデータ4とが一致しないと、(5)再ライトバックで、当該検証後のデータ4を、記憶部3の他のアドレス「0024」の記憶領域に再び書き戻し、以後、同様な繰り返しを行うことにより、データ4を記憶部3における良好な記憶領域に書き戻すことができ、これにより、データ4を、当該データ4を記憶させるのに好適な、記憶部3の正常な空き領域に記憶することができ、これにより、データ4を正常な状態で記憶させ続けることができ、その結果として、前記データ4を誤り無しで使用することが可能となる。
上述したように、実施例1の記憶装置SD1では、MPU1が、(2)キャッシュで、データ4及び当該データ4に対応する誤り訂正符号5をFeRAM2に書き込んでおき、(4)比較で、FeRAM2から読み出しかつ誤り訂正符号5を用いて誤りの検証を行った後のデータ4と、記憶部3の一のアドレス「0023」の記憶領域から読み出したデータ4とが一致しないと、(5)再ライトバックで、当該検証後のデータ4を、記憶部3の他のアドレス「0024」の記憶領域に再び書き戻し、以後、同様な繰り返しを行うことにより、データ4を記憶部3における良好な記憶領域に書き戻すことができ、これにより、データ4を、当該データ4を記憶させるのに好適な、記憶部3の正常な空き領域に記憶することができ、これにより、データ4を正常な状態で記憶させ続けることができ、その結果として、前記データ4を誤り無しで使用することが可能となる。
実施例1の記憶装置SD1では、さらに、MPU1が、データ4に対応する誤り訂正符号5を、FeRAM2に記憶されている誤り訂正テーブル6を参照して取得することにより、従来と異なり、誤り訂正符号5を求めるための演算をMPU1自身が行うことを要しないことから、従来に比して、MPU1の処理負担を軽減することが可能となる。
実施例1の記憶装置SD1では、FeRAM2と記憶部3とは、上記したような別体であることに代えて、一体化であることによっても、上記したと同様な効果を得ることができ、加えて、上記した別体であるときに比して、記憶装置SD1を小型化することが可能となる。
また、『記憶媒体』である記憶部3に従来のような誤り訂正符号データ自体も記録するための冗長な記憶領域の確保を不要とすることが可能となり、記憶部記憶容量を一層有効に活用できるようになる。
《実施例2》
本発明に係る実施例2の電子機器について説明する。実施例2の電子機器は、実施例1の記憶装置SD1を含み、例えば、コンピュータ、携帯電話、デジタルカメラ等である。実施例2の電子機器では、実施例1のMPU1が、当該電子機器が行う処理(例えば、情報処理、通信処理、画像処理)に関連するデータ4について、FeRAM2に記憶されている、誤り訂正符号5に基づき、上記したと同様な処理((4)比較等)を行うことにより、上記したと同様な効果を得ることが可能となる。
本発明に係る実施例2の電子機器について説明する。実施例2の電子機器は、実施例1の記憶装置SD1を含み、例えば、コンピュータ、携帯電話、デジタルカメラ等である。実施例2の電子機器では、実施例1のMPU1が、当該電子機器が行う処理(例えば、情報処理、通信処理、画像処理)に関連するデータ4について、FeRAM2に記憶されている、誤り訂正符号5に基づき、上記したと同様な処理((4)比較等)を行うことにより、上記したと同様な効果を得ることが可能となる。
《実施例3》
本発明に係る実施例3の記憶装置について説明する。実施例3の記憶装置SD1は、図4に図示されるように、実施例1と同様に、MPU1と、FeRAM2と、記憶部3とを含む。FeRAM2には、本来的には記憶部3のアドレス「A0」、「A1」、「A2」、...に記憶されているべきデータ4A、4B、...のうち、過去のアクセスの実績に基づき、即ち、過去に、相対的にアクセス(読み出し又は書き込み)の回数(頻度)が多かったアドレス「A0」、「A2」、「A7」に記憶されているデータ4A、4C、4Hが、アドレス「00」、「01」、「02」記憶されている。その結果、記憶部3には、データ4A、4C、4H以外のデータ、即ち、データ4B、データ4D、データ4E、...が記憶されている。
本発明に係る実施例3の記憶装置について説明する。実施例3の記憶装置SD1は、図4に図示されるように、実施例1と同様に、MPU1と、FeRAM2と、記憶部3とを含む。FeRAM2には、本来的には記憶部3のアドレス「A0」、「A1」、「A2」、...に記憶されているべきデータ4A、4B、...のうち、過去のアクセスの実績に基づき、即ち、過去に、相対的にアクセス(読み出し又は書き込み)の回数(頻度)が多かったアドレス「A0」、「A2」、「A7」に記憶されているデータ4A、4C、4Hが、アドレス「00」、「01」、「02」記憶されている。その結果、記憶部3には、データ4A、4C、4H以外のデータ、即ち、データ4B、データ4D、データ4E、...が記憶されている。
MPU1は、プログラム(図示せず。)に従って、当該プログラムに規定される処理を進める過程で、必要に応じて、FeRAM2に対し、データ4A、4C、4H、...をアクセスし、また、記憶部3に対し、データ4B、4D、4E、...をアクセスする。ここで、記憶部3は、FeRAM2に対するデータ4A、4C、4H、...のアクセスを、記憶部3に対するデータ4B、4D、4E、...のアクセスより頻繁に行う。他方で、FeRAM2は、記憶部3に比較して、アクセスの耐用回数が多く、特に、書き込みの耐用回数が極めて多い。従って、MPU1は、FeRAM2に対するデータ4A、4C、4H、...のアクセスを、記憶部3に対するデータ4B、4D、4E、...のアクセスと同様に、信頼性高く行うことが可能となる。
SD1…記憶装置、1…MPU、2…FeRAM、3…記憶部、4…データ、5…誤り訂正符号、6…誤り訂正テーブル。
Claims (7)
- データを一時的に記憶するための強誘電体メモリであって、当該記憶されているデータに発生し得る誤りを訂正することにより前記データを検証するために用いる誤り訂正符号を記憶するための前記強誘電体メモリと、
複数の記憶領域を有し、当該複数の記憶領域のうちの一つに前記データを永続的に記憶するための記憶媒体と、
(1)前記強誘電体メモリに前記データ及び前記誤り訂正符号を書き込み、
(2)前記強誘電体メモリに書き込まれている前記データを、前記記憶媒体における一の記憶領域に書き込み、
(3)前記強誘電体メモリに書き込まれている前記データを前記強誘電体メモリに書き込まれている前記誤り訂符号を用いて検証した後の前記データと、前記記憶媒体における前記一の記憶領域に書き込んだ前記データとを比較し、
(4)前記両データが一致しないとき、前記検証後の前記データを、前記記憶媒体における他の一の記憶領域に書き直す制御部と、を含むことを特徴とする記憶装置。 - 前記強誘電体メモリは、複数のデータと、当該複数のデータを検証するための複数の誤り訂正符号との複数の対応関係を規定する誤り訂正テーブルを記憶しており、
前記制御部は、前記データに対応する前記誤り訂正符号を、当該データに基づき前記誤り訂正テーブルを参照することにより取得することを特徴とする請求項1記載の記憶装置。 - 前記強誘電体メモリと前記記憶媒体とが一体であることを特徴とする請求項1記載の記憶装置。
- 請求項1記載の記憶装置を含むことを特徴とする電子機器。
- 請求項1記載の記憶装置を含むことを特徴とする前記記憶媒体とそれを特徴とする電子機器。
- 請求項1記載の記憶装置を利用することで前記誤り訂正符号を記憶する冗長記憶領域を必要としない前記記憶媒体の使用方法を可能とする電子機器。
- 第1のデータを記憶する記憶部と、
前記第1のデータのうちアクセスの回数が相対的に多い第2のデータを記憶する強誘電体メモリと、
前記記憶部に対し、前記第1のデータのうち、前記第2のデータ以外の、前記アクセスの回数が相対的に少ない第3のデータをアクセスし、前記強誘電体メモリに対し、前記第2のデータをアクセスする制御部と、を含むことを特徴とする記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007202618A JP2008217755A (ja) | 2007-02-05 | 2007-08-03 | 記憶装置 |
US12/023,138 US20080186787A1 (en) | 2007-02-05 | 2008-01-31 | Storage device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007025152 | 2007-02-05 | ||
JP2007202618A JP2008217755A (ja) | 2007-02-05 | 2007-08-03 | 記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008217755A true JP2008217755A (ja) | 2008-09-18 |
Family
ID=39837677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007202618A Withdrawn JP2008217755A (ja) | 2007-02-05 | 2007-08-03 | 記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008217755A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014092973A (ja) * | 2012-11-05 | 2014-05-19 | Toshiba Corp | メモリシステム |
JP2014182834A (ja) * | 2013-03-15 | 2014-09-29 | Seagate Technology Llc | エラー訂正コードの制御方法および大容量ストレージ |
-
2007
- 2007-08-03 JP JP2007202618A patent/JP2008217755A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014092973A (ja) * | 2012-11-05 | 2014-05-19 | Toshiba Corp | メモリシステム |
JP2014182834A (ja) * | 2013-03-15 | 2014-09-29 | Seagate Technology Llc | エラー訂正コードの制御方法および大容量ストレージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8316257B2 (en) | NAND power fail recovery | |
US9400744B2 (en) | Magnetic random access memory journal for multi-level cell flash memory | |
US20170228154A1 (en) | Device and method for power loss protection in solid state drive | |
US9760433B2 (en) | Flash memory control apparatus utilizing buffer to temporarily storing valid data stored in storage plane, and control system and control method thereof | |
US20070016719A1 (en) | Memory device including nonvolatile memory and memory controller | |
JP2003058432A (ja) | メモリカード及びメモリコントローラ | |
JP2006031696A (ja) | バッドブロック管理部を含むフラッシュメモリシステム | |
US9213636B2 (en) | Data accessing method for flash memory storage device having data perturbation module, and storage system and controller using the same | |
US11068177B2 (en) | Data storage devices and data processing methods for shortening time required for a host device to wait for initialization of the data storage device | |
JP2010009102A (ja) | キャッシュメモリ、コンピュータシステム、及びメモリアクセス方法 | |
JP2012517068A (ja) | メモリ装置、メモリ管理装置、およびメモリ管理方法 | |
JP2009037317A (ja) | メモリーコントローラ、及びこれを用いた不揮発性記憶装置並びに不揮発性記憶システム | |
JP4177360B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2007310916A (ja) | メモリカード | |
US7890838B2 (en) | Storage apparatus having nonvolatile storage module | |
JP2004220068A (ja) | メモリカード及びメモリへのデータ書き込み方法 | |
KR20050076156A (ko) | 플래시 메모리의 데이터 복구 장치 및 방법 | |
JP2008217755A (ja) | 記憶装置 | |
JP2006099802A (ja) | 記憶制御装置およびキャッシュメモリの制御方法 | |
TWI655537B (zh) | 系統碼的管理裝置及其管理方法 | |
US20080186787A1 (en) | Storage device | |
JP2007048090A (ja) | シーケンシャルromインターフェース対応nand型フラッシュメモリーデバイス及びそのコントローラ | |
JP6039772B1 (ja) | メモリシステム | |
JP2007048184A (ja) | メモリカード | |
JP2010079371A (ja) | 記憶装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090413 |