JP5751341B2

JP5751341B2 - 静電容量検出回路

Info

Publication number: JP5751341B2
Application number: JP2013544124A
Authority: JP
Inventors: 木代　雅巳; 雅巳木代
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2011-11-15
Filing date: 2012-11-12
Publication date: 2015-07-22
Anticipated expiration: 2032-11-12
Also published as: EP2781924A4; CN103842831A; EP2781924A1; CN103842831B; JPWO2013073161A1; WO2013073161A1; US9696338B2; EP2781924B1; US20140238133A1

Description

本発明は、物理量変化に応じた静電容量変化を生じる一対の電極部を備えた物理量センサの前記一対の電極部間の静電容量変化を検出する静電容量検出回路に関する。

加速度センサ、ジャイロ、変位センサ、圧力センサ等の物理変化を静電容量変化として検出する物理センサでは、静電容量検出回路が高分解能を必要とする場合や、低コスト・小型化を狙ってＭＥＭＳ（ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌＳｙｓｔｅｍ）センサと静電容量検出回路とを組み合わせる場合には、回路ノイズを低減させることが要求されている。

この静電容量検出回路としては、例えば、センサ駆動回路で静電容量型のセンサ素子に駆動電圧を印加し、センサ素子の静電容量の変化を連続時間型Ｃ−Ｖ変換回路で電圧信号へ変換し、該変換で得た電圧信号から同期検波回路によって信号成分を検出し、さらに平滑回路によって同期検波回路の出力信号を平滑化するようにした静電容量検出回路が知られている（例えば、特許文献１参照）。

特開２０１１−１０７０８６号公報

ところで、上記特許文献１に記載された従来例にあっては、物理量変化に対する連続的且つ微小な容量変化に対しても精度良くアナログ信号として検出出力を得ることが可能である。このとき、検出用キャパシタ（容量Ｃｓ）と参照用キャパシタ（容量Ｃｒ）とにセンサ駆動回路からセンサ駆動信号を供給するが、参照用キャパシタ（容量Ｃｒ）に対してはセンサ駆動信号を反転させて供給している。そして、検出用キャパシタ（容量Ｃｓ）を通じたセンサ駆動信号と参照用キャパシタ（容量Ｃｒ）を通じたセンサ駆動信号とを加算して両者の差分をチャージアンプに供給するようにしている。

このため、参照用キャパシタの容量Ｃｒを検出用キャパシタの容量Ｃｓに合わせる必要があり、参照用キャパシタの容量Ｃｒを小さくしてノイズゲインを小さくすることができないという未解決の課題がある。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、ノイズを低減して微小な静電容量を正確に検出することができる静電容量検出回路を提供することを目的としている。

上記目的を達成するために、本発明に係る静電容量検出回路の第１の態様は、物理量変化に応じた静電容量変化を生じる一対の電極部を備えた物理量センサの前記一対の電極部間の静電容量変化を検出する静電容量検出回路である。この静電容量検出回路は、前記一対の電極部の一方に接続されてキャリア信号を供給するキャリア信号生成回路と、前記一対の電極部の他方に反転入力端子が接続された演算増幅器とを備えている。また、静電容量検出回路は、前記一対の電極部と並列に接続されたダミー容量と、前記ダミー容量に対するキャリア信号生成回路からのキャリア信号に対して、位相を反転するとともに、ゲインを調整してダミー容量を抑制するキャリア信号調整回路と、を備えている。

また、本発明に係る静電容量検出回路は、前記キャリア信号調整回路が、反転入力端子が第１の抵抗を介して前記キャリア信号生成回路に接続され、非反転入力端子が接地され、出力側が第２の抵抗を介して前記反転入力端子にフィードバックされる反転増幅器で構成されている。
また、本発明に係る静電容量検出回路は、前記演算増幅器の出力側に接続された前記キャリア信号生成回路のキャリア信号が入力された復調回路と、該復調回路の復調出力を平滑化するローパスフィルタと、該ローパスフィルタのフィルタ出力をデジタル信号に変換するＡ／Ｄ変換回路とをさらに備えている。そして、前記キャリア信号調整回路により、前記Ａ／Ｄ変換回路の零点オフセットを調整可能に構成されている。

また、本発明に係る静電容量検出回路は、前記ダミー容量が、前記演算増幅器を実装したプリント配線基板上に形成されている。
また、本発明に係る静電容量検出回路は、前記演算増幅器が、反転入力端子に前記一対の電極部の一方の端子と前記ダミー容量及びキャリア信号調整回路の直列回路とが並列に接続され、前記演算増幅器の非反転入力側が接地されることによって反転入力端子がイマジナルショートされている。

本発明によれば、ダミー容量に対するキャリア信号生成回路からのキャリア信号に対して、位相を反転するとともに、ゲインを調整してダミー容量を抑制するキャリア信号調整回路を備えているので、キャリア信号の増幅率を大きくしてダミー容量の容量を小さくすることが可能となり、ノイズゲインを小さくしてノイズを抑制することができる。
さらに、演算増幅器の出力を復調回路で復調し、復調出力をローパスフィルタによってノイズ除去してからＡ／Ｄ変換する場合に、前記キャリア信号調整回路で、Ａ／Ｄ変換回路の零点オフセットを調整することができ、Ａ／Ｄ変換回路のＳＮ比を向上させることができる。

本発明を適用し得る加速度センサを示す模式図であって、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線上の断面図である。ＸＹ方向の静電容量検出回路を示す回路図である。Ｚ方向の静電容量検出回路を示す回路図である。Ｚ方向の静電容量検出回路の比較例を示す回路図である。図３の反転増幅回路の変形例を示す回路図である。ダミー容量の調整回路を示す回路図である。

以下、本発明の実施の形態を図面に基づいて説明する。
図１は本発明に係る静電容量検出回路を適用し得る加速度センサの一例を示す模式図であって、図１（ａ）は上部基板を取り外した状態の平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線上の断面図である。
図中、１は加速度センサであって、この加速度センサ１は、ＳＯＩ(Silicon On Insulator)基板２で形成されている。このＳＯＩ基板２は、下層のシリコン支持層２ａと、このシリコン支持層２ａ上に形成された酸化シリコン層２ｂと、この酸化シリコン層２ｂ上に形成された活性シリコン層２ｃとで構成されている。

ここで、シリコン支持層２ａ及び酸化シリコン層２ｂは、外周部が方形枠状に形成され、その中央部が方形溝状にドライエッチングされて後述する重錘７が形成されている。
活性シリコン層２ｃには、中央部に４隅をバネ材３で酸化シリコン層２ｂ上に支持された方形の可動電極４と、この可動電極４のＸ方向の２辺と対向して酸化シリコン層２ｂに固定された一対のＸ軸用固定電極５Ｘａ，５Ｘｂと、可動電極４のＹ方向の２辺と対向して酸化シリコン層２ｂに固定された一対のＹ軸用固定電極６Ｙａ，６Ｙｂとが形成されている。可動電極４には下面に重錘７が形成されている。

また、ＳＯＩ基板２の上下方向がガラス基板８ａ及び８ｂによって覆われている。ガラス基板８ａの可動電極４に対向する位置にＺ軸用固定電極９が形成されている。これらガラス基板８ａ及び８ｂには、Ｘ軸用固定電極５Ｘａ，５Ｘｂ、Ｙ軸用固定電極６Ｙａ，６Ｙｂ、可動電極４及びＺ軸用固定電極９の信号を外部に取り出すスルーホール１０が形成されている。

したがって、加速度センサ１ではＸ方向では可動電極４と左右一対の固定電極５Ｘａ，５Ｘｂとの間の静電容量Ｃｘａ及びＣｘｂが、一方が増加すると他方が減少する関係となる左右対称形の差動構造とされている。同様に、Ｙ方向では、可動電極４と前後一対の固定電極６Ｙａ，６Ｙｂとの間の静電容量Ｃｙａ及びＣｙｂが、一方が増加すると他方が減少する関係となる前後対称形の差動構造とされている。

ところが、加速度センサ１のＺ方向では、可動電極４の下面には重錘７が形成されている関係で、可動電極４とこれに上方から対向するＺ軸用固定電極９との間の静電容量Ｃｚのみの非対称構造となっている。
そして、加速度センサ１に加速度が加えられると、その加速度の方向に応じて重錘７を支持する可動電極４がＸＹＺ方向へ移動し、これに応じてＸ方向の静電容量Ｃｘａ及びＣｘｂ、Ｙ軸方向の静電容量Ｃｙａ，Ｃｙｂ、Ｚ軸方向の静電容量Ｃｚが変化し、これらの静電容量変化により、加速度を測定することができる。

そして、Ｘ軸方向及びＹ軸方向のように、対称形の差分構造である場合には、図２に示すような静電容量検出回路２０によって、静電容量を検出することができる。
すなわち、静電容量Ｃｘａ又はＣｙａを静電可変容量Ｃｓ１として表し、静電容量Ｃｘｂ又はＣｙｂを静電可変容量Ｃｓ２として表す。
これら静電可変容量Ｃｓ１及びＣｓ２の一方の電極をキャリア信号生成回路２１に接続してキャリア信号を供給する。ここで、キャリア信号は、測定する加速度より高周波数で、正弦波や矩形波といった交流波形とされている。このキャリア信号は、０Ｈｚ或いは０Ｈｚ近傍といった低い周波数から静電容量を検出するために必要となる。

また、各静電可変容量Ｃｓ１及びＣｓ２の他方の電極と接地間には、互いに等しい容量のコンデンサＣ２及びＣ３が接続され、コンデンサＣ２には抵抗Ｒ２が並列に接続されている。ここで、コンデンサＣ２は静電可変容量Ｃｓ１に電荷を速やかにチャージさせるために設けられ、コンデンサＣ３は回路の対称を保つために接続される。一般に、コンデンサＣ２の容量とコンデンサＣ３の容量とは等しい容量に設定する。

そして、静電可変容量Ｃｓ１及びコンデンサＣ２の接続点が差動増幅器Ｑ２１の非反転入力端子に接続され、静電可変容量Ｃｓ２及びコンデンサＣ３の接続点が差動増幅器Ｑ２１の反転入力端子に接続されている。また、差動増幅器Ｑ２１の出力端子は抵抗Ｒ１及びコンデンサＣ４の並列回路を介して反転入力端子にフィードバックされている。ここで、コンデンサＣ４は、差動増幅器Ｑ２１のゲインＡ１を決定し、このゲインＡ１は、
Ａ１＝（Ｃｓ１−Ｃｓ２）／Ｃ４ ……（１）
で表される。抵抗Ｒ１及びＲ２は、差動増幅器Ｑ２１の直流電位を安定させるために使用される。

この差動増幅器Ｑ２１では、静電可変容量Ｃｓ１及びＣｓ２の差分が出力される。このため、加速度センサ１に加えられる加速度が“０”であるときには、重錘７の変位が０となるので、Ｃｓ１＝Ｃｓ２となり、差動増幅器Ｑ２１の出力は零となる。
加速度が“０”でないときには、重錘７が変位することにより、静電可変容量Ｃｓ１≠Ｃｓ２となり、その差分が差動増幅器Ｑ２１から出力される。加速度センサ１に加えられる加速度が大きいほどその差が大きくなり、差動増幅器Ｑ２１の出力も大きくなる。

そして、差動増幅器Ｑ２１の出力がキャリア信号生成回路２１のキャリア信号が入力された復調回路２２に供給され、この復調回路２２で差動増幅器Ｑ２１から得られるキャリア信号によって振幅変調された出力信号を復調する。
この復調回路２２から出力される復調信号がローパスフィルタ２３でノイズ除去され、Ａ／Ｄ変換回路２４でデジタル信号に変換されて加速度信号として出力される。

この図２の静電容量検出回路２０では、Ｘ，Ｙ軸方向のように、差動構造の静電可変容量Ｃｓ１及びＣｓ２が得られる場合に適用できるものであるが、Ｚ軸方向の加速度の場合には、非対称構造であるので、上述した図２の静電容量検出回路２０に代えて図３に示す静電容量検出回路３０を適用する。

この図３の静電容量検出回路３０では、図２の差動増幅器Ｑ２１に対応する演算増幅器Ｑ３１の非反転入力端子が接地され、反転入力端子に加速度センサ１の可動電極４及びＺ軸用固定電極９間の静電可変容量Ｃｓが接続されている。また、この静電可変容量Ｃｓと並列にキャリア信号調整回路３１とダミー容量Ｃｄの直列回路がダミー容量Ｃｄを演算増幅器Ｑ３１の反転入力端子側として接続している。ここで、ダミー容量Ｃｄは、加速度センサ１内には形成する必要はなく、静電容量検出回路３０を実装するプリント配線基板に配置することができる。

さらに、加速度センサ１の可動電極４及びＺ軸用固定電極９間の静電可変容量Ｃｓの他端及びキャリア信号調整回路３１の入力側に前述した図２の静電容量検出回路２０と同様のキャリア信号生成回路２１が接続されている。
ここで、キャリア信号調整回路３１は、演算増幅器Ｑ３２を有し、この演算増幅器Ｑ３２の反転入力端子が抵抗Ｒ４を介してキャリア信号生成回路２１に接続され、非反転入力端子が接地され、さらに出力側が抵抗Ｒ３を介して反転入力端子に接続されて負帰還回路が形成されている。

このキャリア信号調整回路３１では、演算増幅器Ｑ３２の非反転入力端子が接地されているとともに、負帰還がかけられているので、演算増幅器Ｑ３２の反転入力端子及び非反転入力端子間の差動入力電圧ＶｓがＶｓ≒０となるイマジナリ・ショートが生じる。
すなわち、抵抗Ｒ４に加えられる電圧をＶｉｎとし、演算増幅器Ｑ３２の出力電圧をＶｏｕｔとし、抵抗Ｒ４を通じて入力される入力電流をＩｒ１とすると、この入力電流Ｉｒ１は
Ｉｒ１≒Ｖｉｎ／Ｒ４ ……（２）
となる。

演算増幅器Ｑ３２の入力端子には電流が流れ込まないので、帰還抵抗Ｒ３を流れる電流Ｉｒ２は
Ｉｒ２＝Ｉｒ１≒Ｖｉｎ／Ｒ４ ……（３）
となる。
このため、帰還抵抗Ｒ３の端子間電圧Ｖｒ３は、
Ｖｒ３＝Ｉｒ２・Ｒ３≒（Ｖｉｎ／Ｒ４）Ｒ３ ……（４）
となる。

このため、演算増幅器Ｑ３２の出力電圧Ｖｏｕｔは、
Ｖｏｕｔ≒−Ｖｒ３≒−（Ｒ３／Ｒ４）Ｖｉｎ ……（５）
となる。
したがって、演算増幅器Ｑ３２のゲインＡ２は
Ａ２＝Ｖｏｕｔ／Ｖｉｎ＝−Ｒ３／Ｒ４ ……（６）
となり、演算増幅器Ｑ３２はゲインＡ２の反転増幅器となる。

この結果、キャリア信号調整回路３１でキャリア信号が位相反転されて増幅され、このキャリア信号の反転増幅出力がダミー容量Ｃｄに供給される。
このため、ダミー容量Ｃｄから出力されるキャリア信号と静電可変容量Ｃｓから出力されるキャリア信号とを加算することにより、差分容量（＝Ｃｓ−Ｃｄ）が得られ、これが演算増幅器Ｑ３１の反転入力端子に入力される。

このとき、加速度センサ１の重錘７にＺ方向の加速度が零であるときに、静電可変容量Ｃｓから出力されるキャリア信号とダミー容量Ｃｄから出力されるキャリア信号とが相殺されて零となるようにキャリア信号調整回路３１の演算増幅器Ｑ３２のゲインＡ２が調整されている。
したがって、加速度センサ１の重錘７に加えられるＺ方向の加速度が零であるときには、演算増幅器Ｑ３１の反転入力側に入力される入力信号レベルは零となり、Ａ／Ｄ変換回路３４から出力される加速度信号も零となる。

そして、加速度センサ１の重錘７に上方に向かう加速度が加えられると、静電可変容量ＣｓはＺ方向加速度が零の状態から増加する。このため、演算増幅器Ｑ３１の反転入力端子に入力される入力信号レベルが正方向に増加し、この演算増幅器Ｑ３１の出力も負方向に減少する。この演算増幅器Ｑ３１の出力が復調回路３２で復調され、ローパスフィルタ３３でノイズ除去されてからＡ／Ｄ変換回路３４でデジタル値に変換されてＺ方向加速度信号として出力される。

逆に、加速度センサ１の重錘７に下方に向かう加速度が加えられると、静電可変容量ＣｓはＺ方向加速度が零の状態から減少する。このため、演算増幅器Ｑ３１の反転入力端子に入力される入力信号レベルが負方向に減少し、この演算増幅器Ｑ３１の出力が正方向に増加する。この演算増幅器Ｑ３１の出力が復調回路３２で復調され、ローパスフィルタ３３でノイズ除去されてからＡ／Ｄ変換回路３４でデジタル値に変換されてＺ方向加速度信号として出力される。

この図３の本実施形態の特性を説明するために、比較例として前述した図２の静電容量検出回路２０の静電可変容量Ｃｓ２を同じ容量を有するダミー容量Ｃ４１で置換した図４に示す静電容量検出回路４０を考える。
この場合、加速度センサ１は、センサ梁構造の設計の難しさにより、一般に梁のＺ方向のバネ定数はＸ，Ｙ方向に比べて大きくなる。これは梁の上面から見た幅は細くできるが、断面から見た厚さは、重錘全体の強度を保つために前記幅ほどは薄くできないからである。一般に振動方向に対し垂直方向の梁の幅はバネ定数に対して１乗で関連するが、振動方向に対し同一方向の梁の厚みは３乗で関連する。したがって、断面から見た厚さ方向の振動（すなわちＺ軸）に対するバネ定数はＸ，Ｙ軸と比べて大きくなる。

このため、Ｚ軸の静電容量の変化の割合は、Ｘ，Ｙ軸に比べて小さい。今ここで、Ｚ軸の加速度による静電容量変化をΔＣｓとし、Ｘ，Ｙ軸の静電容量変化をΔＣｓ１とすると、同一の加速度に対しては、
ΔＣｓ／Ｃｓ＜ΔＣｓ１／Ｃｓ１ …………（７）
となる。

次に、差動増幅器Ｑ２１による演算増幅回路のノイズゲインを考える。一般に、差動増幅器Ｑ２１の入力等価ノイズに対するノイズゲインは概算すると、図２の回路では、Ｇｎ２＝（Ｃｓ１＋Ｃ２）／Ｃ４、図４の回路ではＧｎ３＝（Ｃｓ＋Ｃ２）／Ｃ４となる。ここで、一般にコンデンサＣ２の容量はそれぞれＣｓ，Ｃｓ１にほぼ比例し、コンデンサＣ４の容量はそれぞれΔＣｓ，ΔＣｓ１に比例するので、
（Ｃｓ１＋Ｃ２）／Ｃ４ ∝ Ｃｓ１／ΔＣｓ１ ……（８）
（Ｃｓ＋Ｃ２）／Ｃ４ ∝ Ｃｓ／ΔＣｓ ……（９）
となる。したがって、（７）式より、（８）＜（９）となり、Ｘ，Ｙ軸に比べてＺ軸のノイズゲインが大きくなり、ひいては加速度のＺ軸出力ノイズが大きくなってしまうという課題がある。

しかしながら、図３に示す本実施形態では、演算増幅器Ｑ３２のゲインＡ２の絶対値を図４のＣｓ／Ｃ２より大きくすると、ダミー容量Ｃｄを図４の容量Ｃ２より小さくすることができる。
すなわち、ダミー容量Ｃｄは、
Ｃｄ＝Ｃｓ／Ａ２ ……（１０）
と設定することができ、Ａ２＞Ｃｓ／Ｃ２と設計すれば、
Ｃｄ＝Ｃｓ／Ａ２＜Ｃｓ／（Ｃｓ／Ｃ２）＝Ｃ２ ……（１１）
となる。これにより、本実施形態によるＺ軸ノイズゲインＧｎ１は、
Ｇｎ１＝（Ｃｓ＋Ｃｄ）／Ｃ４ ……（１２）
となる。この結果、本実施形態によるＺ軸ノイズゲインＧｎ１は、図４による前述した（９）式で表されるノイズゲインＧｎ３より小さくなる。また、演算増幅器Ｑ３２のゲインＡ２をさらに大きくすれば、本実施形態による上記（１２）式で表されるＺ軸ノイズゲインを前述した（８）式で表されるＸ，Ｙ軸のノイズゲインＧｎ２と等しく設定することができる。

また、本実施形態によると、演算増幅器Ｑ３１の線形入力範囲が狭い場合にも適用することができる。前述した図４の静電容量検出回路４０の場合、差動増幅器Ｑ２１の線形入力範囲をＶｉ、キャリア信号生成回路２１の出力振幅をＶｏとすると、
Ｖｏ×Ｃｓ／（Ｃｓ＋Ｃ２）＜Ｖｉ ……（１３）
を満たす必要があり、このためには容量Ｃ２を大きくする必要がある。

差動増幅器Ｑ２１の線形入力範囲Ｖｉが小さくなるほど、容量Ｃ２を大きくする必要がある。すると、前記（９）式で表されるノイズゲインＧｎ３が大きくなり、ひいては加速度のＺ軸出力ノイズが大きくなってしまうという課題がある。
しかしながら、本実施形態によると、演算増幅器Ｑ３１でも非反転入力端子が接地されているので、反転入力端子も接地にイマジナリ・ショートされる。このため、演算増幅器Ｑ３１の入力信号レベルは、線形動作範囲Ｖｉ内に保持される。演算増幅器Ｑ３１の線形動作範囲が小さくても、確実に範囲内に保持される。したがって、前記（１３）式のような縛りによりダミー容量Ｃｄ（図４のＣ２は図３のダミー容量Ｃｄに相当する）を大きくする必要はなく、ノイズゲインが大きくなることはない。

このように、本実施形態では、ダミー容量Ｃｄは静電容量検出回路３０を実装するプリント配線基板に搭載することができ、加速度センサ１内に形成する必要がないので、加速度センサ１の構成を小型化することができる。
また、キャリア信号調整回路３１で、演算増幅器Ｑ３２を、非反転入力端子を接地するとともに、負帰還回路を形成することにより、イマジナリ・ショート構成としたので、演算増幅器Ｑ３２をゲインＡ２＝Ｒ３／Ｒ４の反転増幅器とすることができ、このゲインＡ２を調整することにより、ダミー容量Ｃｄを小さい値に設定することができる。このため、Ｚ軸方向のノイズゲインＧｎ１を小さくして、高精度の静電容量検出を行うことができる。

さらに、演算増幅器Ｑ３１も非反転入力端子を接地するとともに、負帰還回路を形成することにより、イマジナリ・ショート構成とされているので、この演算増幅器Ｑ３１の反転入力端子が接地されることになり、線形入力範囲Ｖｉが狭い場合でも演算増幅器Ｑ１の入力信号レベルを線形動作範囲内に保持することができる。このため、線形入力範囲Ｖｉに入力信号レベルを保持するためにダミー容量Ｃｄを大きくする必要はなく、ノイズゲインが大きくなって加速度のＺ出力ノイズが大きくなることを確実に抑制することができる。

なお、上記実施形態においては、キャリア信号調整回路３１における演算増幅器Ｑ３２のゲインＡ２が抵抗Ｒ３及びＲ４で決定される場合について説明したが、これに限定されるものではない。すなわち、図５に示すように、演算増幅器Ｑ３２の出力側と接地との間に可変抵抗ＶＲを介挿し、この可変抵抗ＶＲの摺動端子に抵抗Ｒ３を接続する。これにより、可変抵抗ＶＲの抵抗値をＲ５とすると、演算増幅器Ｑ３２のゲインＡ２はＡ２＝（Ｒ３＋Ｒ５）／Ｒ４となる。このため、可変抵抗ＶＲの抵抗値Ｒ５を調整することにより、ゲインＡ２を任意に調整することができる。したがって、前述した（１０）式の関係からダミー容量Ｃｄと静電容量Ｃｓとの容量差を微調整することができる。

さらに、加速度が“０”であるときの演算増幅器Ｑ３１の出力を零に調整することが容易にできる。このため、ローパスフィルタ２３の出力側に接続されたＡ／Ｄ変換回路３４の入力範囲を有効利用することができ、Ａ／Ｄ変換回路３４のＳＮ比を改善することができる。
すなわち、Ａ／Ｄ変換回路３４の入力電圧範囲をＶｒａｎｇｅとし、Ａ／Ｄ変換回路３４のノイズをＮａｄｃとし、Ａ／Ｄ変換回路３４の零点オフセットをＺｏｆとしたときに、Ａ／Ｄ変換回路３４のＳＮ比は（Ｖｒａｎｇｅ−Ｚｏｆ）／Ｎａｄｃで表される。

このため、キャリア信号調整回路３１のゲインを調整することにより演算増幅器Ｑ３１の出力を調整し、Ａ／Ｄ変換回路３４の零点オフセットＺｏｆを小さくすることにより、Ａ／Ｄ変換回路３４のＳＮ比を大きくすることができる。
また、図５では、キャリア信号調整回路３１のゲインＡ２を調整してダミー容量Ｃｄと静電容量Ｃｓとの容量差を微調整する場合について説明したが、これに限定されるものではなく、図６に示すように、ダミー容量Ｃｄと並列に可変容量Ｃｖｒを接続してダミー容量Ｃｄと可変容量Ｃｖｒとの合成容量を調整するようにしても上記図５と同様の作用効果を得ることができる。

本発明によれば、ノイズを低減して微小な静電容量を正確に検出することができる静電容量検出回路を提供することができる。

１…加速度センサ、３…板バネ材、４…可動電極、５ｘａ，５ｘｂ…Ｘ方向固定電極、６ｙａ，６ｙｂ…Ｙ方向固定電極、７…重錘、９…Ｚ方向固定電極、２０…静電容量検出回路、２１…キャリア信号生成回路、Ｃｓ１，Ｃｓ２…静電可変容量、Ｃ２〜Ｃ４…コンデンサ、Ｒ１，Ｒ２…抵抗、Ｑ２１…差動増幅器、２２…復調回路、２３…ローパスフィルタ、２４…Ａ／Ｄ変換回路、３０…静電容量検出回路、３１…キャリア信号調整回路、３２…復調回路、３３…ローパスフィルタ、３４…Ａ／Ｄ変換回路、Ｑ３１，Ｑ３２…演算増幅器、Ｃｓ…静電可変容量、Ｃｄ…ダミー容量、Ｒ３，Ｒ４…抵抗、ＶＲ…可変抵抗、Ｃｖｒ…可変容量

Claims

物理量変化に応じた静電容量変化を生じる一対の電極部を備えた物理量センサの前記一対の電極部間の静電容量変化を検出する静電容量検出回路であって、
前記一対の電極部の一方に接続されてキャリア信号を供給するキャリア信号生成回路と、
前記一対の電極部の他方に反転入力端子が接続された演算増幅器と、
前記一対の電極部と並列に接続されたダミー容量と、
前記ダミー容量に対するキャリア信号生成回路からのキャリア信号に対して、位相を反転するとともに、ゲインを調整してダミー容量を
抑制するキャリア信号調整回路と、
を備えたことを特徴とする静電容量検出回路。
前記キャリア信号調整回路は、反転入力端子が第１の抵抗を介して前記キャリア信号生成回路に接続され、非反転入力端子が接地され、出力側が第２の抵抗を介して前記反転入力端子にフィードバックされる反転増幅器で構成されていることを特徴とする請求項１に記載の静電容量検出回路。
前記キャリア信号生成回路のキャリア信号が入力され、前記演算増幅器の出力側に接続された復調回路と、該復調回路の復調出力を平滑化するローパスフィルタと、該ローパスフィルタのフィルタ出力をデジタル信号に変換するＡ／Ｄ変換回路とをさらに備え、
前記キャリア信号調整回路により、前記Ａ／Ｄ変換回路の零点オフセットを調整可能であることを特徴とする請求項１に記載の静電容量検出回路。
前記ダミー容量は、前記演算増幅器を実装したプリント配線基板上に形成されていることを特徴とする請求項１乃至３の何れか１項に記載の静電容量検出回路。
前記演算増幅器は、反転入力端子に前記一対の電極部の一方の端子と前記ダミー容量及びキャリア信号調整回路の直列回路とが並列に接続され、前記演算増幅器の非反転入力側が接地されることによって反転入力端子がイマジナルショートされていることを特徴とする請求項１乃至４の何れか１項に記載の静電容量検出回路。