JP5727189B2

JP5727189B2 - 同期整流型電源回路

Info

Publication number: JP5727189B2
Application number: JP2010224429A
Authority: JP
Inventors: 高橋　正剛; 正剛高橋; 登浅田
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 2010-10-01
Filing date: 2010-10-01
Publication date: 2015-06-03
Anticipated expiration: 2030-10-01
Also published as: JP2012080685A

Description

本発明は、同期整流型電源回路に関し、特に、スイッチングトランジスタの動作範囲を拡大した同期整流型電源回路に関する。

図５は一般的な同期整流型電源回路の一例を示す。ハイサイドトランジスタ３とローサイドトランジスタ４は、トランジスタ排他制御回路1-1からの信号に応答して交互にスイッチングし、直流電圧を負荷装置18に出力する。出力電圧の一部は、位相補正フィルタ11を経てエラーアンプ12へ帰還され、エラーアンプ12において参照電圧Vrefとの誤差電圧がPWMコンパレータ14に入力する。PWMコンパレータ14は、ランプクロック発振回路13が生成している三角波信号を誤差電圧によってスライスし、得られた時間幅の信号をトランジスタ排他制御回路1-1に供給する。トランジスタ排他制御回路1-1は、この信号によりハイサイドトランジスタ３とローサイドトランジスタ４のオン／オフを制御する。

ところで、負荷が高速に変動したり、電池の電圧が低下したりした場合、ハイサイドトランジスタ３のオフ時間に対するオン時間の比（デューティ）は0％または100％近くになる場合がある。しかし、同期整流する２つのトランジスタ３と４が同時にオンすると電源入力から接地側に向かって貫通電流が流れるので、これを回避するためのデッドタイムを設けており、一般には10％以下のデューティの場合と90％以上のデューティでの駆動が出来ない。

即ち、一般には電力トランジスタはスイッチング速度が遅く、最小パルス幅の駆動が出来ず、低電流時においてハイサイドトランジスタ３のデューティの最小パルス幅に制限があり、また、ローサイドトランジスタ４と同期をとるデッドタイムの時間確保が出来ないため、入出力の電位差が少ない場合に、ハイサイドトランジスタ３のデューティの最大パルス幅に制限がある。

このような問題点を解消するため、２つのPWM回路を設け、それぞれは、互いに半周期ずらされ且つエラーアンプからの誤差信号に応じた振幅の第１，第２のPWM信号を生成し、これらのPWM信号を合成することにより、所定周波数の２倍の周波数のPWM信号を得るようにした電源回路及びPWM回路が開示されている。

特開２００３−２８４３２９

解決しようとする問題点は、負荷が高速に変動したり、電池の電圧が低下したりした場合に、0〜100％デューティ範囲の高速応答が困難な点である。

本発明は、0〜100％デューティ範囲の高速応答を可能にするために、デューティが所定の範囲を超えるとDCDCコンバータをリニア動作させるように切り替えることを最も主要な特徴とする。

本発明の同期整流型電源回路は、デューティが所定の範囲を超えるとDCDCコンバータをリニア動作させるように切り替えることとしたため、負荷電流が小さくなった場合や電池電圧が出力電圧まで下がった場合にも、低価格の低速度トランジスタを使用したままで電源使用範囲を拡大でき、高速に応答した電源制御が出来るという利点がある。

また、リニア動作を行うために、負荷装置の間欠動作による低電力モード時においてリプルノイズの少ない電力の安定供給が可能となり、トランジスタの発熱も少なく放熱板も小さく出来る。

本発明の同期整流型電源回路の実施例１を示す回路図である。本発明の同期整流型電源回路の低電力動作時における動作波形図である。本発明の同期整流型電源回路の電池電圧低下時の動作波形図である本発明の同期整流型電源回路の他の実施例を示す回路図である。従来の同期整流型電源回路の一例を示す回路図である。

次に、本発明の実施の形態について図面を参照して詳細に説明する。

図１は本発明の同期整流型電源回路の実施例１を示している。この電源回路は、電池19の電圧をハイサイドトランジスタ３とロウサイドトランジスタ４から成るDCDCコンバータにより電圧変換した出力電圧を負荷装置18へ安定供給するものである。電池19とハイサイドトランジスタ３の間には、電流検出抵抗16が挿入され、また、ハイサイドトランジスタ３とロウサイドトランジスタ４の結合点と負荷装置18の間には、出力インダクタ５，出力コンデンサ６，二次出力インダクタ７および二次出力コンデンサ８から成る２段の平滑化回路が挿入されている。

N型MOSのハイサイドトランジスタ３のソースは電流検出抵抗16、N型MOSのロウサイドトランジスタ４のソースはアースに接続され、ハイサイドトランジスタ３とロウサイドトランジスタ４のドレイン同士が結合されている。ハイサイドトランジスタ３とロウサイドトランジスタ４は交互にスイッチングするが、ゲート駆動信号がデューティ10％未満および90％超の場合および電池19から流出する電流が所定値以下の場合、ハイサイドトランジスタ３はリニア動作を行い、ロウサイドトランジスタ４はオフとなる。

ハイサイドトランジスタ３とロウサイドトランジスタ４のドレイン結合点における電圧から出力インダクタ５の降下電圧を差し引いた電圧（出力電圧という）は、帰還抵抗９と10で分圧され、位相補正フィルタ11を経由して、エラーアンプ12とリニア型エラーアンプ13の一端の入力に導かれている。位相補正フィルタ11は、出力電圧のフィードバックループを安定させる。エラーアンプ12は、参照電圧Vref1と、上記分圧電圧から位相補正フィルタ11の降下電圧を差し引いた電圧との誤差電圧をPWMコンパレータ14の一端に入力する。参照電圧Vref1は、定常状態における分圧電圧と等しい電圧とされる。従って、誤差電圧は分圧電圧の変動分の電圧ということになる。

ランプクロック発振器13は三角波信号を出力しており、PWMコンパレータ14は、この三角波信号をエラーアンプ12からの誤差電圧でスライスして時間幅信号をトランジスタコントローラ１と時間計測カウンタ２へ出力する。また、リニア型エラーアンプ15は、参照電圧Vref2と、上記分圧電圧から位相補正フィルタ11の降下電圧を差し引いた電圧との誤差電圧をトランジスタコントローラ１へ出力する。参照電圧Vref2は、この誤差電圧がハイサイドトランジスタ３にリニア動作をさせる範囲に留まるように設定され、部品のバラツキがなければ参照電圧Vref1と等しい電圧とされる。

時間計測カウンタ２は、時間計測カウンタ2-1と２つのコンパレータ2-2，2-3を有する。時間計測カウンタ2-1はPWMコンパレータ14からの時間幅信号により、出力電圧のデューティを計測する。このとき、時間計測カウンタ2-1は、PWMコンパレータ14からの時間幅信号が何クロック分かをカウントするための基準とする正弦波信号を入力する。コンパレータ2-2はデューティ90％超、コンパレータ2-3はデューティ10％未満を検出して、それぞれトランジスタコントローラ１へ通知する。また、電流検出回路17は、電流検出抵抗16における降下電圧によって、電池19から流出している電流を検出してトランジスタコントローラ１へ通知する。

トランジスタコントローラ１は、DCDCコンバータをスイッチング動作またはリニア動作させるように切り替える制御を行う。そのために、トランジスタ排他制御回路1-1，モード切替制御回路1-2，第１スイッチ1-3および第２スイッチ1-4を備えている。

トランジスタ排他制御回路1-1は、PWMコンパレータ14からの時間幅信号により定まる時間だけ、ハイサイドトランジスタ３とロウサイドトランジスタ４をオン／オフするためのスイッチ信号を第１スイッチ1-3および第２スイッチ1-4へ出力する。このとき、ハイサイドトランジスタ３とロウサイドトランジスタ４が同時にオンとならないよう制御する。モード切替制御回路1-2は、時間計測カウンタ２からデューティ10％未満または90％超の通知を受けるか、電流検出回路17から通知された電流値が所定値以下の場合、モード切替信号をイネーブルとする。

第１スイッチ1-3は、常時は、DCDCコンバータトランジスタ排他制御回路1-1からのスイッチ信号をハイサイドトランジスタ３のゲートに導いているが、モード切替信号がイネーブルになると、リニア型エラーアンプ15からの誤差電圧をハイサイドトランジスタ３のゲートに供給する。これにより、ハイサイドトランジスタ３はリニアレギュレーターとして機能できるようにゲート電圧が切り替えられる。第２スイッチ1-4は、常時は、DCDCコンバータトランジスタ排他制御回路1-1からのスイッチ信号をロウサイドトランジスタ４のゲートに導いているが、モード切替信号がイネーブルになると、アース電位をロウサイドトランジスタ４のゲートに供給する。

次に、以上のように構成された本同期整流型電源回路の動作について説明する。ハイサイドトランジスタ３とローサイドトランジスタ４と位相補正フィルタ11とトランジスタコントローラ１は、その部品が持つ応答特性に応じた周波数のランプクロック発振回路13によって同期整流の動作を行う。

PWMコンパレータ14は常時動作しており、同期整流を行っていない場合でも出力電圧に比例した幅のパルスを生成している。時間計測カウンタ２は上記パルスによりデューティを計測し、デューティが、設定されている上限と下限の範囲内にあるときは、PWMコンパレータ14の出力でハイサイドトランジスタ３とローサイドトランジスタ４を駆動する（スイッチングモード）。

しかし、出力電流が少なくなるとPWMコンパレータ14はデューティの小さいパルスを出力し、デューティが下限を超えることがある。また、入出力電圧が接近するとPWMコンパレータ14はデューティの大きいパルスを出力し、デューティが上限を超えることがある。これらの場合、モード切替制御回路１-２は動作モードを変更して、リニア型エラーアンプ15でハイサイドトランジスタ３を駆動し、ローサイドトランジスタ４は動作を停止させる（リニアモード）。ハイサイドトランジスタ３は帰還抵抗９と10による分圧電圧の変動に応答して電流を流し、出力電圧を安定させる。

以下、詳述する。電池19から供給される電流は、電流検出抵抗16を経由してハイサイドトランジスタ３のソースに供給されている。上記電流は電流検出回路17で検出されてモード切替制御回路1-2に入力する。

モード切替信号がデイネーブルの場合、DCDCコンバータはスイッチングモードで動作する。ハイサイドトランジスタ３はスイッチングレギュレーターとして機能する。第１スイッチ1-3からのスイッチ信号に応答してオン／オフし、オン時には電池19から供給される電流を平滑化回路へ出力する。一方、ロウサイドトランジスタ４は、第２スイッチ1-4からのスイッチ信号に応答して、ハイサイドトランジスタ３とは排他的にオン／オフし、オン時には接地から平滑化回路への電流路を形成する。

出力電圧、詳しくは、平滑化回路を構成する出力インダクタ５と二次出力インダクタ６の接続点の電圧は、位相補正フィルタ11を経由して、エラーアンプ12とリニア型エラーアンプ15に入力する。エラーアンプ12は、参照電圧Vref1と位相補正フィルタ11の出力電圧との誤差電圧をPWMコンパレータ14へ出力し、PWMコンパレータ14は、この誤差電圧でランプクロック発振器からの三角波信号をスライスし、その時間幅信号を時間計測カウンタ２のカウンタ2-1とトランジスタコントローラ１のトランジスタ排他制御回路1-1へ出力する。リニア型エラーアンプ15は、参照電圧Vref2と位相補正フィルタ11の出力電圧との誤差電圧をトランジスタコントローラ１の第１スイッチ1-3の一方の入力端子へ出力する。

トランジスタ排他制御回路1-1は、上記時間幅信号により定まる時間だけ、ハイサイドトランジスタ３とロウサイドトランジスタ４をオン／オフするためのスイッチ信号を第１スイッチ1-3および第２スイッチ1-4の一方の入力端子へ出力する。カウンタ2-1は、上記時間幅信号によりデューティを計測し、コンパレータ2-2はデューティ90％超、コンパレータ2-3はデューティ10％未満を検出してモード切替制御回路1-2へ出力する。

モード切替制御回路1-2は、デューティ90％超、コンパレータ2-3はデューティ10％未満を検出せず、且つ電流検出回路17からの電流値が所定値以下でもなければ、モード切替信号をデイネーブルに留保して、これまでのスイッチングモードを継続する。第１スイッチ1-3，第２スイッチ1-4は、図１に示す上側の入力端子にトランジスタ排他制御回路1-1から供給されているスイッチ信号をハイサイドトランジスタ３，ロウサイドトランジスタ４のゲートに導き、この結果、ハイサイドトランジスタ３とロウサイドトランジスタ４はスイッチングモードでの動作を続行する。

さて、負荷装置18が低電力の待機状態になると、負荷電流が減少するので、出力電圧は大きくなり、エラーアンプ12が出力する誤差電圧がプラス方向に大きくなり、PWMコンパレータ14からの時間幅信号は小さくなる。その結果、カウンタ2-1が計測するデューティが低下する。すると、負荷電流が更に減少するので、デューティは図２に示すように低下し続ける。図２は、この場合のハイサイドトランジスタ３の駆動電圧（第１スイッチ1-3の出力）を出力電圧と共に示す波形図である。

ハイサイドトランジスタ３の駆動電圧がハイレベルのときは、ハイサイドトランジスタ３はオン、ロウサイドトランジスタ４はオフであるので、平滑化回路が充電されて出力電圧が上昇する。一方、駆動電圧がロウレベルのときは、ハイサイドトランジスタ３はオフ、ロウサイドトランジスタ４はオフであるので、接地電圧から平滑化回路への電流路が形成されるので出力電圧が下降する。

デューティが10％未満に達したことがコンパレータ2-3から通知されると、モード切替制御回路1-2は、モード切替信号をイネーブルとする。モード切替信号のイネーブル化に応答して、第１スイッチ1-3はリニア型エラーアンプ15の出力をハイサイドトランジスタ３のゲート、第２スイッチ1-4は接地電圧をロウサイドトランジスタ４のゲートに導き、DCDCコンバータはリニアレギュレータとして動作するように切り替わる。リニア型エラーアンプ15はハイサイドトランジスタ３の電流を制限し出力電圧を一定に保つ動作を行う。

一般に、電池は、使用期間が長くなると、放電が進んで内部抵抗が上昇してゆき、同じ電流を流したときに電池の端子電圧が低下するという特性を有する。電池の端子電圧が低下すると、出力電圧は小さくなるので、エラーアンプ12が出力する誤差電圧がマイナス方向に大きくなり、PWMコンパレータ14からの時間幅信号は大きくなる。その結果、カウンタ2-1が計測するデューティが高くなる。すると、負荷電流が増加するので、デューティは図３に示すように上昇し続ける。図３は、この場合のハイサイドトランジスタ３の駆動電圧（第１スイッチ1-3の出力）を出力電圧と共に示す波形図である。

デューティが90％を超えたことがコンパレータ2-3から通知されると、モード切替制御回路1-2は、モード切替信号をイネーブルとする。モード切替信号のイネーブル化に応答して、第１スイッチ1-3はリニア型エラーアンプ15の出力をハイサイドトランジスタ３のゲート、第２スイッチ1-4は接地電圧をロウサイドトランジスタ４のゲートに導き、DCDCコンバータはリニアレギュレータとして動作するように切り替わる。リニア型エラーアンプ15はハイサイドトランジスタ３の電流を制限し出力電圧を一定に保つ動作を行う。

このように、デューティが10％未満に達しトランジスタの動作周波数の動作限界前にリニア動作に切り替えているので、負荷装置18の消費電力が下がった場合にも、同期整流型電源回路としての動作を安定して行うことができる。また、リニア型エラーアンプ15においてリプルノイズ低減もできる。しかも、ハイサイドトランジスタ３は電流が少ない場合にのみリニア動作を行う構成となっているので、発熱も少なくトランジスタの小型化に好適であるし、スイッチングトランジスタとしてもリニアトランジスタとしても動作できるので経済的である。これらの利点は、デューティが90％超に達しトランジスタの動作周波数の動作限界前にリニア動作に切り替えているので、電池19からの供給電圧が下がった場合にも同様に当てはまる。

なお、リニア動作に切り替わった後に、デューティが10％以上または90％以下に戻った場合には、上述の動作と逆の動作によりスイッチング動作へ復帰する。

また、以上の説明では、モード切替制御回路1-2は、時間計測カウンタ２からのデューティのみによって動作モードの切替えを行っているが、電流検出回路17か検出した電流が所定値以上か否かによって動作モードを切り替えるようにしてもよい。

更に、モード切替制御回路1-2は、時間計測カウンタ２からのデューティおよび電流検出回路17か検出した電流が所定値以上か否かの両方を切替条件にすれば、より精密な動作モードの切替を実現できるようになる。

次に、本発明の他の実施例として、その基本的構成は上記の通りであるが、リニア型エラーアンプ15への帰還ループについて工夫した例を図４に示す。この例では、帰還抵抗９と10を出力インダクタ５の直前に追加し、リニア型エラーアンプ15用に位相補正フィルタ20を接続する。リニア型エラーアンプ15はハイサイドトランジスタ３の電流を制限し出力電圧を一定に保つ動作を行うが、位相補正フィルタ20はハイサイドトランジスタ３のスイッチング動作の周波数特性以上に高速の帰還動作が出来るように構成している。

一般には、低電力モード時においては間欠動作を行うことが考えられるが、大電流と小電流が特定のサイクルで変動する場合は帰還サイクルの周波数特性に依存して電圧変動が大きくなる。本例では、リニア型エラーアンプ15が制動しているので、低電流時のシステム的に構成される間欠的な変動動作時においても安定した電圧を供給できるという効果が得られる。

上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。

（付記１）電池の電圧を負荷に供給するためのハイサイドトランジスタと、接地電圧を前記負荷に供給するためのロウサイドトランジスタとが直列接続されてDCDCコンバータを構成する同期整流型電源回路において、前記ハイサイドトランジスタのオン／オフが所定の上下限範囲を超えると、前記ハイサイドトランジスタをスイッチング動作からリニア動作に切り替え、前記ロウサイドトランジスタのスイッチング動作を停止させるように制御することを特徴とする同期整流型電源回路。

（付記２）電池の電圧を負荷に供給するためのハイサイドトランジスタと、接地電圧を前記負荷に供給するためのロウサイドトランジスタとが直列接続されてDCDCコンバータを構成する同期整流型電源回路において、前記直列接続点の電圧の変動電圧を検出するエラーアンプと、前記変動電圧相当の時間幅を有するパルスを出力するPWMコンパレータと、前記パルスにより前記ハイサイドトランジスタと前記ロウサイドトランジスタを排他的にオン／オフさせるための駆動電圧を出力するトランジスタ排他制御回路と、前記パルスにより前記ハイサイドトランジスタのオン／オフ（デューティ）を計測する時間計測カウンタと、前記デューティが所定の上下限範囲内であるときはスイッチングモードとするが、前記デューティが所定の上下限を超えるとリニアモードに切り替えるモード切替制御回路と、前記スイッチングモードのときは前記駆動電圧を前記ハイサイドトランジスタと前記ロウサイドトランジスタに供給し、前記リニアモードのときは前記変動電圧を前記ハイサイドトランジスタの駆動用に供給し前記ロウサイドトランジスタには接地電位を供給するスイッチとを有することを特徴とする同期整流型電源回路。

（付記３）電池の電圧を負荷に供給するためのハイサイドトランジスタと、接地電圧を前記負荷に供給するためのロウサイドトランジスタとが直列接続されてDCDCコンバータを構成する同期整流型電源回路において、前記直列接続点の電圧の変動電圧を検出するエラーアンプと、前記変動電圧相当の時間幅を有するパルスを出力するPWMコンパレータと、前記パルスにより前記ハイサイドトランジスタと前記ロウサイドトランジスタを排他的にオン／オフさせるための駆動電圧を出力するトランジスタ排他制御回路と、前記電池から流出している電流を検出電流検出回路と、前記電流が所定値超のときはスイッチングモードとするが、前記電流が所定値以下になるとリニアモードに切り替えるモード切替制御回路と、前記スイッチングモードのときは前記駆動電圧を前記ハイサイドトランジスタと前記ロウサイドトランジスタに供給し、前記リニアモードのときは前記変動電圧を前記ハイサイドトランジスタの駆動用に供給し前記ロウサイドトランジスタには接地電位を供給するスイッチとを有することを特徴とする同期整流型電源回路。

（付記４）電池の電圧を負荷に供給するためのハイサイドトランジスタと、接地電圧を前記負荷に供給するためのロウサイドトランジスタとが直列接続されてDCDCコンバータを構成する同期整流型電源回路において、前記直列接続点の電圧の変動電圧を検出するエラーアンプと、前記変動電圧相当の時間幅を有するパルスを出力するPWMコンパレータと、前記パルスにより前記ハイサイドトランジスタと前記ロウサイドトランジスタを排他的にオン／オフさせるための駆動電圧を出力するトランジスタ排他制御回路と、前記パルスにより前記ハイサイドトランジスタのオン／オフ（デューティ）を計測する時間計測カウンタと、前記電池から流出している電流を検出電流検出回路と、前記デューティが所定の上下限範囲内であり、且つ前記電流が所定値超のときはスイッチングモードとするが、前記デューティが所定の上下限を超えるか又は前記電流が所定値以下になるとリニアモードに切り替えるモード切替制御回路と、前記スイッチングモードのときは前記駆動電圧を前記ハイサイドトランジスタと前記ロウサイドトランジスタに供給し、前記リニアモードのときは前記変動電圧を前記ハイサイドトランジスタの駆動用に供給し前記ロウサイドトランジスタには接地電位を供給するスイッチとを有することを特徴とする同期整流型電源回路。

（付記５）前記エラーアンプは、前記直列接続点から平滑化回路を構成する出力インダクタを経由した電圧に対する抵抗分割電圧を位相補正フィルタ経由で入力し、所定の参照電圧との誤差電圧を前記変動電圧とすることを特徴とする付記２〜４に記載の同期整流型電源回路。

（付記６）前記直列接続点の電圧に対する抵抗分割電圧を第２の位相補正フィルタ経由で入力し、所定の参照電圧との誤差電圧を検出するリニア型エラーアンプを設け、前記スイッチはリニアモードのときに前記リニア型エラーアンプの出力を前記ハイサイドトランジスタの駆動用に供給することを特徴とする付記２〜５に記載の同期整流型電源回路。

１トランジスタコントロール回路
２時間計測カウンタ
３ハイサイドトランジスタ
４ローサイドトランジスタ
５出力インダクタ
６出力コンデンサ
７二次出力インダクタ
８二次出力コンデンサ
９帰還抵抗
10 帰還抵抗
11 位相補正フィルタ
12 エラーアンプ
13 ランプクロック発振器
14 PWMコンパレータ
15 リニア型エラーアンプ
16 電流検出抵抗
17 電流検出回路
18 負荷装置
19 電池
20 位相補正フィルター
1-1 トランジスタ制御回路
1-2 モード切替回路
1-3 第１スイッチ
1-4 第２スイッチ
2-1 カウンタ
2-2 コンパレータ
2-3 コンパレータ

Claims

電池の電圧を負荷に供給するためのハイサイドトランジスタと、接地電圧を前記負荷に供給するためのロウサイドトランジスタとが直列接続されてDCDCコンバータを構成する同期整流型電源回路において、
前記ハイサイドトランジスタのオン／オフが所定の上下限範囲内であり、且つ前記電池から流出する電流が所定値超のときは、スイッチング動作を継続し、
前記ハイサイドトランジスタのオン／オフが所定の上下限範囲を超えるか又は前記電流が所定値以下のときは、前記ハイサイドトランジスタをスイッチング動作からリニア動作に切り替え、前記ロウサイドトランジスタのスイッチング動作を停止させるように制御することを特徴とする同期整流型電源回路。
電池の電圧を負荷に供給するためのハイサイドトランジスタと、接地電圧を前記負荷に供給するためのロウサイドトランジスタとが直列接続されてDCDCコンバータを構成する同期整流型電源回路において、
前記直列接続点の電圧の変動電圧を検出するエラーアンプと、
前記変動電圧相当の時間幅を有するパルスを出力するPWMコンパレータと、
前記パルスにより前記ハイサイドトランジスタと前記ロウサイドトランジスタを排他的にオン／オフさせるための駆動電圧を出力するトランジスタ排他制御回路と、
前記パルスにより前記ハイサイドトランジスタのオン／オフ（デューティ）を計測する時間計測カウンタと、
前記電池から流出している電流を検出する電流検出回路と、
前記デューティが所定の上下限範囲内であり、且つ前記電流が所定値超のときはスイッチングモードとするが、前記デューティが所定の上下限を超えるか又は前記電流が所定値以下になるとリニアモードに切り替えるモード切替制御回路と、
前記スイッチングモードのときは前記駆動電圧を前記ハイサイドトランジスタと前記ロウサイドトランジスタに供給し、前記リニアモードのときは前記変動電圧を前記ハイサイドトランジスタの駆動用に供給し前記ロウサイドトランジスタには接地電位を供給するスイッチとを有することを特徴とする同期整流型電源回路。
前記エラーアンプは、前記直列接続点から平滑化回路を構成する出力インダクタを経由した電圧に対する抵抗分割電圧を位相補正フィルタ経由で入力し、所定の参照電圧との誤差電圧を前記変動電圧とすることを特徴とする請求項２に記載の同期整流型電源回路。
前記直列接続点の電圧に対する抵抗分割電圧を第２の位相補正フィルタ経由で入力し、所定の参照電圧との誤差電圧を検出するリニア型エラーアンプを設け、
前記スイッチはリニアモードのときに前記リニア型エラーアンプの出力を前記ハイサイドトランジスタの駆動用に供給することを特徴とする請求項２又は３に記載の同期整流型電源回路。