JP5718608B2 - 半導体パッケージの製造装置及び半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造装置及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP5718608B2
JP5718608B2 JP2010223932A JP2010223932A JP5718608B2 JP 5718608 B2 JP5718608 B2 JP 5718608B2 JP 2010223932 A JP2010223932 A JP 2010223932A JP 2010223932 A JP2010223932 A JP 2010223932A JP 5718608 B2 JP5718608 B2 JP 5718608B2
Authority
JP
Japan
Prior art keywords
molding
mold
plate
semiconductor chip
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010223932A
Other languages
English (en)
Other versions
JP2011097048A (ja
Inventor
榮 信 崔
榮 信 崔
起 權 丁
起 權 丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011097048A publication Critical patent/JP2011097048A/ja
Application granted granted Critical
Publication of JP5718608B2 publication Critical patent/JP5718608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/46—Means for plasticising or homogenising the moulding material or forcing it into the mould
    • B29C45/56—Means for plasticising or homogenising the moulding material or forcing it into the mould using mould parts movable during or after injection, e.g. injection-compression moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は半導体パッケージの製造装置及び製造方法に関し、さらに詳しくは、モールディング膜を有する半導体パッケージの製造装置及び製造方法に関する。
一般に、半導体パッケージは半導体チップを外部環境から保護し、電子システムに物理的に結合して電気的に接続させる機能を有する。かかるパッケージ技術は半導体素子の性能と最終製品のコスト、信頼性等を左右するほど重要である。従来の半導体パッケージ方法は、印刷回路基板等に半導体チップを実装し、印刷回路基板と半導体チップを電気的に接続した後、成型樹脂でその電気接続部等を封止している。最近は、製品の軽薄短小化の傾向により、半導体パッケージの厚さも次第に薄くなっている。従来のパッケージ技術としては、下記の特許文献１に示すような技術がある。
韓国公開特許２００７−００１０３１２号公報
本発明の目的は信頼性が向上する半導体パッケージの製造装置及び半導体パッケージの製造方法を提供することである。
本発明の実施形態による半導体パッケージの製造装置は、モールディング空間を定義し、前記モールディング空間に半導体チップが実装された配線基板を収容する金型及び前記モールディング空間の体積を調整するように前記モールディング空間内で移動可能であるモールディングプレートを含む。
本発明の一実施形態によると、前記モールディング空間の体積を減少させる方向に前記モールディングプレートに弾発力を提供する弾性部材をさらに含む。
本発明の他の実施形態によると、前記モールディングプレートに結合され、前記モールディング空間内で前記モールディングプレートの位置を変化させる移動ユニットをさらに含む。
本発明の実施形態による前記金型は、第１及び第２金型を含み、前記モールディング空間は前記第１及び第２金型の間に定義され、前記モールディングプレートは前記モールディング空間で前記第１金型の方に移動したり、前記第１金型から遠くなるように移動したりする。
本発明の実施形態によると、前記第１金型の上面には前記半導体チップが実装された前記配線基板が置かれ、前記第１金型の上面は前記モールディングプレートと平行である。
本発明の実施形態による前記半導体チップは、前記配線基板に実装されたフリップチップを含み、前記配線基板は、前記配線基板が前記半導体チップと前記第１金型との間に位置し、前記半導体チップが前記配線基板と前記モールディングプレートとの間に位置するように、前記第１金型上に置かれる。
本発明の一実施形態によると、前記第２金型は前記モールディング空間の側壁を定義し、前記モールディング空間の前記側壁に隣接する前記モールディングプレートの縁と、前記モールディング空間の前記側壁はセラミックスコーティングされる。
本発明の他の実施形態によると、前記第２金型の側壁は前記モールディング空間の側壁を定義し、前記モールディングプレートの一面は前記第１金型と向い合う前記モールディング空間の一面を定義し、前記第２金型の側壁と前記モールディングプレートの一面に形成されるシーリングフィルムをさらに含む。
本発明の一実施形態によると、前記モールディング空間に流入されるモールディング物質を加圧する加圧部材をさらに含むと共に、前記モールディングプレートは前記加圧部材の圧力により前記第１金型の方に移動したり、前記第１金型から遠くなるように移動したりする。
本発明の他の実施形態によると、前記モールディング空間にモールディング物質を供給する加圧部材をさらに含むと共に、前記モールディングプレートは前記加圧部材によって供給される前記モールディング物質の量により前記第１金型の方に移動したり、前記第１金型から遠くなるように移動したりする。
本発明の実施形態によると、前記モールディングプレートに結合され、前記モールディング空間内で前記モールディングプレートの位置を変化させる移動ユニットをさらに含み、前記移動ユニットは、前記モールディングプレートと平行をなし、前記モールディングプレートとの間に前記第２金型が位置するように前記モールディング空間の外側に配置される支持板、前記第２金型を貫通し、前記支持板と前記モールディングプレートに結合される複数の移動ロッド、前記支持板と前記第２金型との間に配置される弾性部材及び前記支持板を前記第２金型に向けて移動させる駆動部材を含む。
本発明の実施形態による半導体パッケージの製造方法は、モールディングプレートと、半導体チップが実装された配線基板を金型のモールディング空間に配置すること及び前記配線基板が配置される前記モールディング空間にモールディング物質を供給することを含むと共に、前記モールディングプレートは前記モールディング空間の体積を調整するように前記モールディング空間内で前記配線基板に対して相対移動する。
本発明の実施形態によると、前記金型は前記配線基板面に対して垂直方向に結合及び／又は分離される第１及び第２金型を含み、前記モールディング空間は前記第１及び第２金型との間に定義され、前記モールディング物質は、前記配線基板と前記モールディングプレートとの間に供給される。
本発明の実施形態によると、前記半導体チップは前記配線基板と電気的に接続される接続端子等を含み、前記モールディング物質を供給することは、前記半導体チップと前記配線基板との間に前記モールディング物質を供給するように前記モールディングプレートを前記配線基板に向けて移動させること及び前記モールディング空間に前記モールディング物質を追加供給するように前記モールディングプレートを前記配線基板から遠くなるように移動させることを含む。
本発明の一実施形態によると、前記モールディングプレートを前記配線基板に向けて移動させることは、前記モールディングプレートが前記半導体チップと接触するように前記モールディングプレートを移動させることを含む。
本発明の他の実施形態によると、前記モールディングプレートを前記配線基板に向けて移動させることは、前記半導体チップと前記配線基板との間に前記モールディング物質を供給する際、前記モールディングプレートが前記半導体チップと接触されないように前記モールディングプレートを前記配線基板に向けて移動させることを含む。
本発明の他の実施形態によると、前記モールディングプレートと前記半導体チップとの間の前記モールディング物質の第１圧力は、前記半導体チップと前記配線基板との間の前記モールディング物質の第２圧力と同じである。
本発明の実施形態によると、前記半導体チップは前記配線基板に実装されたフリップチップを含み、前記半導体チップと前記配線基板との間の前記モールディング物質は前記半導体チップと前記モールディングプレートとの間の前記モールディング物質と同じである。
本発明の他の実施形態によると、前記モールディング物質を供給することは、前記半導体チップ上に前記モールディング物質を供給するように前記モールディングプレートを前記配線基板から遠くなるように移動させること及び前記半導体チップ上の前記モールディング物質の厚さを減少させるように前記モールディングプレートを前記配線基板に向けて移動させることを含む。
本発明のまた他の実施形態によると、前記半導体チップは複数の積層された半導体チップを含む。
本発明の実施形態によると、半導体パッケージの製造装置は、金型内部のモールディング空間で移動可能できるモールディングプレートを有する。モールディングプレートを利用してモールディング物質が供給される空間を可変させてモールディング物質の遊動バランス（ｆｌｏｗ ｂａｌａｎｃｅ）を維持することによって、半導体パッケージのクラック等を誘発するボイド（ｖｏｉｄ）を減らす。これによって、半導体パッケージの信頼性が向上される。
本発明の実施形態による半導体パッケージの製造装置のブロック図である。 図１のモールディング部の概略斜視図である。 図２の金型の内部構造を説明するための図面である。 図２の金型構造の他の実施形態を説明するための図面である。 本発明の一実施形態による半導体パッケージの製造方法を説明するための図面である。 本発明の一実施形態による半導体パッケージの製造方法を説明するための図面である。 本発明の一実施形態による半導体パッケージの製造方法を説明するための図面である。 本発明の異なる実施形態による半導体パッケージの製造方法を説明するための図面である。 本発明の異なる実施形態による半導体パッケージの製造方法を説明するための図面である。 本発明のまた他の実施形態による半導体パッケージの製造方法を説明するための図面である。 本発明のまた他の実施形態による半導体パッケージの製造方法を説明するための図面である。 図２の金型構造のまた他の実施形態を説明するための図面である。 図８の金型の動作状態を説明するための図面である。 本発明の実施形態等による半導体記憶素子を含む電子システムのブロック図である。 本発明の実施形態による半導体記憶素子を含むメモリカードを示すブロック図である。
以下に、本発明が属する技術分野から通常の知識を有する者が本発明の技術思想を容易に理解できるように、添付される図面を参考にして実施形態を説明する。しかし、本発明は説明される実施形態には限定されず、他の形態に具体化することができる。ここに紹介される実施形態は開示された内容が完全になるように、そして、当業者に本発明の技術思想が十分に伝えられるように提供されるものである。
本発明の実施形態において、第１、第２等の用語が各々の構成要素を区別するために記載されるが、各々の構成要素はこの用語等によって限定されてはならない。かかる用語等は、所定の構成要素を異なる構成要素と区別するために使用されるだけである。
図面の各々の構成要素は明確性のために誇張して表現される。明細書において、同じ符号は同じ構成要素を示す。
一方、説明の便宜のために本発明の技術思想が適用可能ないくつかの実施形態を例示して説明する。しかし、この分野から通常の知識を有する者なら、上述した説明及び実施形態等に基ついて、本発明の技術構成を多様に変形できるだろう。
図１は本発明の実施形態による半導体パッケージの製造装置のブロック図である。図１を参考にすると、半導体パッケージの製造装置１はローディング部１０、搬入部２０、モールディング部４０、搬出部５０及びアンローディング部７０を含む。
半導体チップが実装された配線基板（図示せず）はローディング部１０を通じて半導体パッケージの製造装置１にローディングされる。配線基板は搬入部２０に提供される整列部３０に整列され、搬入部２０によりモールディング部４０に移送される。モールディング部４０は半導体チップが実装された配線基板を成型樹脂で封止するモールディング工程を実施する。モールディング部４０からモールディング工程を経た半導体パッケージは、搬出部５０に備えられるゲートブレーキ部６０からモールディング樹脂注入口等に残っている残りの樹脂が除去され、搬出部５０によってアンローディング部７０に移送される。アンローディング部７０は半導体パッケージを半導体パッケージの製造装置１の外部にアンローディングする。前記整列部３０は搬入部２０とは別に構成され、ゲートブレーキ部６０も搬出部５０とは別に構成されても良い。
図２は図１のモールディング部４０の概略斜視図である。図２を参考にすると、モールディング部４０は金型１００と、溶融されたモールディング物質を加圧して金型１００に供給する加圧部材２００を含む。
金型１００は上下方向に整合されてモールディング空間１０２を形成する下部金型１１０と上部金型１２０を有する。下部金型１１０と上部金型１２０の内側にはモールディング物質の移動経路であるランナー（ｒｕｎｎｅｒ）１０４、そして、ランナー１０４とモールディング空間１０２の連結部分であるゲート１０６が形成される。
上部金型１２０の中央にはポート１０８が形成され、ポート１０８にはランナー１０４が連結される。ポート１０８にはモールディング物質３００が供給される。モールディング物質３００はエポキシモールディングコンパウンド（Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ：ＥＭＣ）を含む。モールディング物質３００は固形状態であり、固形のモールディング物質３００はポート１０８の中から高温加熱されて所定の粘度を有する溶融状態に変化される。しかし、前記モールディング物質は溶融状態にポート１０８に供給されても良い。
加圧部材２００はプランジャ２１０と、プランジャ２１０に加圧力を供給する圧力手段２２０を有する。プランジャ２１０は、ロッド形状からなり、一端は上部金型１２０のポート１０８に搬出入される。圧力手段２００は、シリンダを含み、プランジャ２１０の他端に結合される。
シリンダは油圧シリンダ又は空圧シリンダを含む。
プランジャ２１０はシリンダに加えられる油圧又は空圧により上下方向に移動しながら、ポート１０８内の溶融状態のモールディング物質を加圧する。プランジャ２１０により加圧されたモールディング物質はポート１０８に連結されたランナー１０４と、ランナー１０４の端部に連結されたゲート１０６を経由してモールディング空間１０２に充填される。モールディング空間１０２内には半導体チップが実装された配線基板が収容され、半導体チップはモールディング空間１０２に充填されるモールディング物質により封止される。
図３は図２の金型１００の内部構造を説明するための図面である。
図３を参考にすると、金型１００は第１金型である下部金型１１０と第２金型である上部金型１２０を含む。上部金型１２０は下部金型１１０の上部に配置され、下部金型１１０と上部金型１２０は上下方向に整合又は分離される。
下部金型１１０は平板状に構成され、下部金型１１０の上面には半導体チップ４１０が実装された配線基板４２０が置かれる。上部金型１２０は下部が開放される。詳しくは、上部金型１２０は上板１２２と、上板１２２の縁から下に向けて延長される側板１２４を有する。上板１２２と側板１２４から囲まれている上部金型１２０の内部空間は上部金型１２０と下部金型１１０の整合によってモールディング空間１０２を形成する。下部金型１１０と接触する側板１２４の底面にはエアベント１２６が形成される。エアベント１２６は、モールディング空間１０２内のモールディング物質３００の充填の際、モールディング空間１０２内の空気を排気する。
下部金型１１０上には半導体チップ等４１０が実装された配線基板４２０が置かれる。半導体チップ等４１０は様々な種類の半導体メモリ素子である。半導体チップ等４１０は接続端子４１２を含む。接続端子等４１２は半導体チップ等４１０に形成されるボンディングパッド等にそれぞれ結合される。接続端子等４１２はフリップチップ（ｆｌｉｐ ｃｈｉｐ）に使用されるハンダバンプ（ｓｏｌｄｅｒ ｂｕｍｐ）である。
上部金型１２０の内部空間、すなわち、モールディング空間１０２にはモールディングプレート１３０が配置される。モールディングプレート１３０は下部金型１１０と上部金型１２０の間のモールディング物質が供給される空間を定義する。モールディングプレート１３０はモールディング物質が供給される空間が可変されるように移動ユニット１４０により上下方向に移動する。
モールディングプレート１３０の側面と、上部金型１２０の側板１２４の内側面にはセラミックス材質のコーティング膜１３１、１２５がそれぞれ形成される。コーティング膜１３１、１２５はモールディングプレート１３０と側板１２４との間をシーリング（ｓｅａｌｉｎｇ）して、モールディング物質がモールディングプレート１３０と側板１２４との間に流出されることを防止する。また、モールディングプレート１３０と側板１２４との間をシーリングするために、図４に図示されているように、シーリング用フィルム１２８が使用されても良い。シーリング用フィルム１２８はモールディングプレート１３０の底面と上部金型１２０の側板１２４の内側面上に形成される。
モールディングプレート１３０を移動させる移動ユニット１４０は移動ロッド１４１、支持板１４２、そして、駆動部材１４３を含む。移動ロッド１４１は複数個からなる。移動ロッド等１４１は上部金型１２０の上板１２２を垂直貫通するように設置される。移動ロッド等１４１の下端はモールディングプレート１３０の上面に結合され、移動ロッド等１４１の上端は支持板１４２に結合される。支持板１４２は上部金型１２０の上部に水平に配置される。駆動部材１４３はシリンダからなり、支持板１４２の上部に設置される。シリンダはロッド１４３−１が垂直に配置され、ロッド１４３−１の末端が支持板１４２から離隔するように配置される。
支持板１４２と上部金型１２０との間には弾性部材１４４が介される。弾性部材１４４は支持板１４４を上方に付勢する。
弾性部材１４４はコイルスプリングを含み、コイルスプリングは移動ロッド等１４１を囲むように挟まれる。
初期状態で、駆動部材１４３のロッド１４３−１は上方に後退されて支持板１４２から離隔されるので、支持板１４２と移動ロッド等１４１は弾性部材１４４により上昇し、結果的に移動ロッド等１４１が結合されたモールディングプレート１３０が上昇する。この状態で、駆動部材１４３のロッド１４３−１が前進して支持板１４２を下方に押し付けると、弾性部材１４４は圧縮され、移動ロッド等１４１とモールディングプレート１３０は下降する。なお、駆動部材１４３のロッド１４３−１が後退すると、モールディングプレート１３０は弾性部材１４４の復元力によって初期位置に復帰する。そして、モールディングプレート１３０の高さは駆動部材１４３のロッド１４３−１の突出長さの調節により可変可能できる。
前記のような方法で、移動ユニット１４０はモールディングプレート１３０を上下移動させることができ、モールディングプレート１３０の上下移動によりモールディング空間１０２に充填されるモールディング物質の圧力を制御できる。すなわち、半導体チップ等４１０の上部面上を流れるモールディング物質の圧力と半導体チップ等４１０の下部面下（配線基板４２０と半導体チップ等４１０との間）を流れるモールディング物質の圧力を制御できる。モールディングプレート１３０が下降すると、モールディングプレート１３０と半導体チップ等４１０との間の間隔が狭くなり、半導体チップ等４１０の上部面上を流れるモールディング物質の圧力が増加する。モールディングプレート１３０が上昇すると、モールディングプレート１３０と半導体チップ等４１０との間の間隔が広くなって、半導体チップ等４１０の上部面上を流れるモールディング物質の圧力が減少する。
一方、モールディングプレート１３０の高さはプランジャ２１０の圧力によって可変できる。すなわち、プランジャ２１０の圧力が上昇すると、感知部１５０がプランジャ２１０の圧力上昇を検出する。検出された信号は制御部１６０に伝送される。制御部１６０は検出信号に対応する制御信号を発生させて、モールディングプレート１３０が上昇されるように駆動部材１４３の動作を制御する。一方、プランジャ２１０の圧力が低くなると、感知部１５０がプランジャ２１０の圧力低下を検出する。検出された信号は制御部１６０に伝送される。制御部１６０は検出信号に対応する制御信号を発生させて、モールディングプレート１３０が下降するように駆動部材１４３の動作を制御する。
なお、モールディングプレート１３０の高さはプランジャ２１０により供給されるモールディング物質の量により可変する。モールディング物質の供給量はプランジャ２１０の移動距離によって測定される。プランジャ２１０によるモールディング物質の供給量が増加すると（プランジャの前進移動距離が大きい）、感知部１５０がプランジャ２１０の前進移動距離を検出する。検出された信号は制御部１６０に伝送される。制御部１６０は検出信号に対応する制御信号を発生させて、モールディングプレート１３０が上昇されるように駆動部材１４３の動作を制御する。プランジャ２１０によるモールディング物質の供給量が減少すると（プランジャの前進移動距離が小さい）、感知部１５０がプランジャ２１０の前進移動距離を検出する。検出された信号は制御部１６０に伝送される。制御部１６０は検出信号に対応する制御信号を発生させて、モールディングプレート１３０が下降するように駆動部材１４３の動作を制御する。
モールディング物質はモールディング空間１０２に追加供給されたり、モールディング空間１０２に供給されたモールディング物質の一部が回収されたりする。すなわち、モールディング空間１０２にモールディング物質を供給した後、モールディングプレート１３０を上昇させてモールディング空間１０２に追加してモールディング物質を供給しても良い。または、モールディング空間１０２にモールディング物質を供給した後、モールディングプレート１３０を下降させてモールディング空間１０２に供給されたモールディング物質の一部を回収しても良い。
図５Ａ乃至５Ｃは本発明の一実施形態による半導体パッケージの製造方法を説明するための図面である。
図５Ａを参考にすると、接続端子４１２を含む半導体チップ等４１０が実装された配線基板４２０が備えられる。半導体チップ等４１０は様々な形態の半導体メモリ素子である。半導体チップ等４１０はボンディングパッド等（ｂｏｎｄｉｎｇ ｐａｄ）を含み、接続端子４１２はボンディングパッド等に接触される。接続端子４１２は半導体チップ等４１０と配線基板４２０を電気的に接続する。半導体チップ等４１０はフリップチップ（ｆｌｉｐ ｃｈｉｐ）の形態で配線基板４２０に実装される。
半導体チップ等４１０が実装された配線基板４２０が下部金型１１０及び上部金型１２０の間に配置される。モールディングプレート１３０を下降させて半導体チップ等４１０と配線基板４２０との間にモールディング物質を供給する。モールディングプレート１３０は半導体チップ等４１０から所定距離離隔するように下降する。モールディングプレート１３０が下降しない場合、半導体チップ等４１０と配線基板４２０との間には接続端子４１２が配置されるので、ボイド（ｖｏｉｄ）が発生する虞がある。ボイドが発生すると、ボイドは熱による応力を発生させて半導体パッケージにクラック（ｃｒａｃｋ）を誘発し信頼性を低下させる。
すなわち、モールディングプレート１３０を下降させないと、半導体チップ等４１０とモールディングプレート１３０との間の第１流体圧力と、半導体チップ等４１０と配線基板４２０との間の第２流体圧力がバランスを崩してしまう。この場合、第１流体圧力が第２流体圧力より小さいので、モールディング物質は半導体チップ等４１０とモールディングプレート１３０との間の空間に流れ込んで、半導体チップ等４１０と配線基板４２０との間にモールディング物質の充填不良が発生する恐れがある。ここで、流体圧力はモールディング物質の流れと直角をなす面に作用する圧力を意味する。
本発明の一実施形態によると、モールディングプレート１３０が下降して、モールディングプレート１３０と半導体チップ等４１０との間の第１流体圧力と、半導体チップ等４１０と配線基板４２０との間の第２流体圧力がバランスを取るようにする。したがって、半導体チップ等４１０と配線基板４２０との間に配置された接続端子等４１２の間に形成された空間にモールディング物質が容易に充填される。
一方、図５Ｂを参考にすると、半導体チップ等４１０と配線基板４２０との間にモールディング物質を供給することは、モールディングプレート１３０を半導体チップ等４１０に接触させた状態で行なう。すなわち、モールディングプレート１３０を下降させて、半導体チップ等４１０と接触させる。この場合、モールディング物質は半導体チップ等４１０と配線基板４２０との間に流れ込み、接続端子等４１２の間に形成された空間に充填される。したがって、接続端子等４１２の間にボイドが形成されるのを抑制することができる。
図５Ｃを参考にすると、モールディングプレート１３０を上昇させてモールディング物質を追加供給する。モールディングプレート１３０は半導体チップ等４１０上に形成されるモールディング膜の厚さを考慮して位置を設定する。モールディングプレート１３０はプランジャ２１０の圧力によってその高さが変化する。すなわち、プランジャ２１０の圧力を検出してモールディングプレート１３０の高さを制御できる。または、モールディングプレート１３０はプランジャ２１０が供給するモールディング物質の量によりその高さが変化する。モールディング物質の供給が完了されると、モールディング物質を硬化させた後、半導体チップ等４１０を切断して半導体をパッケージングする。
一般に、フリップ−チップ（ｆｌｉｐ−ｃｈｉｐ）をパッケージングする場合、フリップ−チップを印刷回路基板に実装し、ハンダバンプ等を電気的に絶縁させるアンダーフィル（ｕｎｄｅｒ ｆｉｌｌ）工程を進行した後、フリップ−チップ及び印刷回路基板をモールディングする工程を進行する。アンダーフィル工程とモールディング工程は互いに異なる物質を用いて進行される。アンダーフィル工程はエポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）を利用して行なう。
一方、本発明の実施形態による半導体パッケージの製造装置を利用して一つのモールディング物質で半導体パッケージ工程を進行できる。なお、モールディングプレート１３０を下降させてモールディング物質を先に供給することによって、半導体チップ等４１０の接続端子等４１２の間にボイドの形成が防止される。
図６Ａ乃至６Ｂは本発明の異なる実施形態による半導体パッケージの製造方法を説明するための図面である。
図６Ａを参考にすると、半導体チップ等４１０′が実装された配線基板４２０が備えられる。半導体チップ等４１０′は様々な形態の半導体メモリ素子である。半導体チップ等４１０′が実装された配線基板４２０が下部金型１１０及び上部金型１２０の間に配置される。
モールディングプレート１３０を上昇させた状態でモールディング空間１０２にモールディング物質を供給する。半導体チップ等４１０′の上部面上にモールディング物質３３６を供給する際、モールディングプレート１３０を上昇させないと、モールディング物質の移動速度のバランスが崩れてボイドが生じる可能性がある。すなわち、半導体チップ等４１０′の間の空間を流れるモールディング物質の移動速度が半導体チップ等４１０′のすぐ上を流れるモールディング物質の移動速度より速い。また、配線基板４２０の中央部分は半導体チップ等４１０′が集まっているので移動速度が遅い。ボイドが発生すると、ボイドは熱による応力を発生させて半導体パッケージにクラックを誘発し信頼性を低下させる。
したがって、モールディングプレート１３０を上昇させて、半導体チップ等４１０′とモールディングプレート１３０との間の離隔隙間を十分にしてモールディング物質の移動速度のバランスを取る必要がある。本発明の他の実施形態によると、半導体チップ等４１０′上に形成されるモールディング膜にボイドが生じることを最小化する。
図６Ｂを参考にすると、モールディングプレート１３０を下降させてモールディング物質の一部を回収する。即ち、モールディングプレート１３０を下降させて半導体チップ等４１０′上に形成されるモールディング膜の厚さを減少させる。モールディングプレート１３０はプランジャ２１０の圧力によりその高さが変化する。すなわち、プランジャ２１０の圧力を検出してモールディングプレート１３０の高さを低くする。または、モールディングプレート１３０はプランジャ２１０が供給するモールディング物質を回収することによりその高さが低くなる。モールディング物質の供給が完了されると、モールディング物質を硬化させた後、半導体チップ等４１０′を切断して半導体パッケージングを終了する。
図７Ａ乃至７Ｂは本発明のまた他の実施形態による半導体パッケージの製造方法を説明するための図面である。
図７Ａを参考にすると、半導体チップ等４１０″が実装された配線基板４２０が備えられる。半導体チップ等４１０″は様々な形態の半導体メモリ素子である。半導体チップ等４１０″は複数の半導体チップを重畳して形成される。すなわち、半導体チップ等４１０″はマルチチップパッケージ（Ｍｕｌｔｉ−Ｃｈｉｐ Ｐａｃｋａｇｅ）である。半導体チップ等４１０″は配線基板４２０上の接着層４１１″、接着層４１１″上の第１半導体チップ４１２″、第１半導体チップ４１２″上の絶縁膜４１３″、絶縁膜４１３″上の第２半導体チップ４１４″、そして、第１及び第２半導体チップ４１２″、４１４″と配線基板４２０を電気的に接続するワイヤ４１５″を含む。
前記半導体チップ等４１０″が実装された配線基板４２０が下部金型１１０及び上部金型１２０の間に配置される。モールディングプレート１３０を上昇させて半導体チップ等４１０″にモールディング物質を供給する。半導体チップ等４１０″の上部面上にモールディング物質を供給する際、モールディングプレート１３０を上昇させないと、モールディング物質の移動速度のバランスが崩れてボイドが生じる恐れがある。すなわち、半導体チップ等４１０″の間の空間を流れるモールディング物質の移動速度が半導体チップ等４１０″のすぐ上を流れるモールディング物質の移動速度より速い。また、配線基板４２０の中央部分は半導体チップ等４１０″が集まっているので移動速度が遅くなる。モールディング物質の移動速度の偏差によりボイドが生じると、ボイドは熱による応力を発生させて半導体パッケージにクラックを誘発し信頼性を低下させる。
したがって、モールディングプレート１３０を上昇させて、半導体チップ等４１０″とモールディングプレート１３０との間の離隔隙間を十分にして、モールディング物質の移動速度のバランスが維持できるようにしなければならない。本発明のまた他の実施形態によると、半導体チップ等４１０″上にボイドが生じることを最小化する。
図７Ｂを参考にすると、モールディングプレート１３０を下降させてモールディング物質の一部を回収する。すなわち、モールディングプレート１３０を下降させて半導体チップ等４１０″上に形成されるモールディング膜の厚さを減少させる。マルチチップパッケージの場合、複数の半導体チップが重畳されているので、全体厚さを減少させるためにモールディング膜の厚さを薄く形成することが好ましい。モールディングプレート１３０はプランジャ２１０の圧力によりその高さが変化する。すなわち、プランジャ２１０の圧力を検出してモールディングプレート１３０の高さを低くする。または、モールディングプレート１３０はプランジャ２１０が供給するモールディング物質を回収することによってその高さが低くなる。モールディング物質の供給が完了されると、モールディング物質を硬化させた後、半導体チップ等４１０″を切断して半導体パッケージングを終了する。
図８は図２の金型構造の異なる形態を説明するための図面である。
図８を参考にすると、金型は下部金型１１０′と上部金型１２０′を含む。上部金型１２０′は下部金型１１０′の上部に配置され、下部金型１１０′と上部金型１２０′は上下方向に整合又は分離される。
下部金型１１０′は平板状に構成され、下部金型１１０′の上面には半導体チップ４３０が実装された配線基板４２０′が置かれる。上部金型１２０′は下部が開放されている。詳しくは、上部金型１２０′は上板１２２′と、上板１２２′の縁から下に向けて延長される側板１２４′を有する。上板１２２′と側板１２４′から囲まれている上部金型１２０′の内部空間は上部金型１２０′と下部金型１１０′の整合によってモールディング空間を形成する。下部金型１１０′と接触する側板１２４′の底面にはエアベント１２６′が形成される。エアベント１２６′は、モールディング空間内のモールディング物質３００′の充填の際、モールディング空間１０２′内の空気を排気する。
下部金型１１０′上には半導体チップ等４３０が実装された配線基板４２０′が置かれる。半導体チップ等４３０は様々な種類の半導体メモリ素子である。半導体チップ等４３０は接続端子４３２を含む。接続端子等４３２は半導体チップ等４３０に形成されるボンディングパッド等にそれぞれ結合される。接続端子等４３２はフリップチップに使用されるハンダバンプである。
上部金型１２０′の内部空間、即ちモールディング空間にはモールディングプレート１３０′が配置される。モールディングプレート１３０′は下部金型１１０′と上部金型１２０′との間のモールディング物質が供給される空間を定義する。モールディングプレート１３０′はモールディング物質が供給される空間を可変するよう上下方向に移動可能である。
モールディングプレート１３０′の側面と、上部金型１２０′の側板１２４′の内側面にはセラミックス材質のコーティング膜１３１′、１２５′がそれぞれ形成される。コーティング膜１３１′、１２５′はモールディングプレート１３０′と側板１２４′との間をシーリングして、モールディング物質がモールディングプレート１３０′と側板１２４′との間に流出されることを防止する。
移動ロッド１４１′は複数個が構成され、移動ロッド等１４１′は上部金型１２０′の上板１２２′を垂直貫通するよう設置される。移動ロッド等１４１′の下端はモールディングプレート１３０′の上面に結合され、移動ロッド等１４１′の上端は支持板１４２′に結合される。支持板１４２′は上部金型１２０′の上部に水平配置される。モールディングプレート１３０′と上部金型１２０′の上板１２２′との間には弾性部材１４４′が介される。弾性部材１４４′はモールディングプレート１３０′を下方に付勢する。弾性部材１４４′はコイルスプリングからなり、コイルスプリングは移動ロッド等１４１′を囲むように挟まれる。
初期状態で、モールディングプレート１３０′は弾性部材１４４′によって既に設定された高さだけ下に下降されている。前記設定された高さは、モールディングプレート１３０′の下部空間に供給されるモールディング物質の遊動バランスを維持してボイドの生成を最小にすることができる高さに設定される。モールディング物質はプランジャ２１０′の加圧力によりモールディングプレート１３０′の下部空間に充填される。プランジャ２１０′の加圧力を増加させると、モールディング物質は持続的に供給され、モールディング物質の供給圧力に連動してモールディングプレート１３０′が上昇される。モールディングプレート１３０′の上昇高さはプランジャ２１０′の加圧力の調節により調整できる。モールディング物質を硬化させた後、半導体チップ等４３０を切断して半導体パッケージングを終了する。
図１０は本発明の実施形態等による半導体記憶素子を含む電子システムのブロック図である。
図１０を参考にすると、本発明の実施形態による電子システム５００はコントローラ５１０、入出力装置５２０、記憶装置５３０、インターフェース５４０及びバス５５０を含む。コントローラ５１０、入出力装置５２０、記憶装置５３０及び／又はインターフェース５４０はバス５５０を通じて互いに接続される。バス５５０はデータ等が伝送される通路である。
コントローラ５１０はマイクロプロセッサ、デジタル信号プロセッサ、マイクロコントローラ及びこれらと類似の機能を担う論理素子等の中で少なくとも一つを含む。入出力装置５２０はキーパッド（ｋｅｙｐａｄ）、キーボード及びディスプレー装置等を含む。記憶装置５３０はデータ及び／又は命令語等を貯蔵する。記憶装置５３０は上述した実施形態等に開示された半導体パッケージの製造装置を利用して製造される半導体メモリ素子又は、半導体パッケージの製造方法により形成される半導体メモリ素子を含む。インターフェース５４０は通信ネットワークにデータを伝送したり通信ネットワークからデータを受信したりする機能を担う。インターフェース５４０は有線又は無線に構成される。例えば、インターフェース５４０はアンテナ又は有無線トランシーバ等を含む。図示されていないが、電子システム５００はコントローラ５１０の動作を向上させるための動作メモリとして、高速のＤＲＡＭ及び／又はＳＲＡＭ等をさらに含む。
電子システム５００は個人携帯用情報端末機（ＰＤＡ、ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌａｓｓｉｓｔａｎｔ）、ポータブルコンピュータ（ｐｏｒｔａｂｌｅ ｃｏｍｐｕｔｅｒ）、ウェブタブレット（ｗｅｂ ｔａｂｌｅｔ）、無線電話、モバイルフォーン（ｍｏｂｉｌｅ ｐｈｏｎｅ）、デジタルミュージックプレーヤ（ｄｉｇｉｔａｌ ｍｕｓｉｃ ｐｌａｙｅｒ）、メモリカード（ｍｅｍｏｒｙ ｃａｒｄ）又は情報を無線環境で送信及び／又は受信できる全ての電子製品に適用可能である。
図１１は本発明の実施形態による半導体記憶素子を含むメモリカードを示すブロック図である。
図１１を参考にすると、本発明の一実施形態によるメモリカード６００は記憶装置６１０を含む。記憶装置６１０は上述した実施形態等に開示された半導体パッケージの製造装置を利用して形成された半導体メモリ素子又は半導体パッケージの製造方法により形成された半導体メモリ素子を含む。メモリカード６００はホスト（Ｈｏｓｔ）と記憶装置６１０との間のデータやりとりを制御するメモリコントローラ６２０を含む。
メモリコントローラ６２０はメモリカードの動作を制御するプロセッシングユニット６２２を含む。なお、メモリコントローラ６２０はプロセッシングユニット６２２の動作メモリに使用されるＳＲＡＭ６２１を含む。また、メモリコントローラ６２０はホストインターフェース６２３、メモリインターフェース６２５をさらに含む。ホストインターフェース６２３はメモリカード６００とホストの間のデータ交換プロトコルを具備する。メモリインターフェース６２５はメモリコントローラ６２０と記憶装置６１０を接続させる。メモリコントローラ６２０はエラー訂正ブロック６２４をさらに含む。エラー訂正ブロック６２４は記憶装置６１０から読み出されたデータのエラーを検出及び訂正する。図示されていないが、メモリカード６００はホストとのインターフェースのためのコードデータを貯蔵するＲＯＭ装置をさらに含む。メモリカード６００は携帯用データ貯蔵カードに使用される。前記メモリカード６００はコンピュータシステムのハードディスクの代わりに固体ディスク（ＳＳＤ、Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｉｓｋ）から構成しても良い。
以上説明された本発明の技術思想は、本発明が属する技術分野から通常の知識を有する者なら本発明の要旨を逸脱しない範囲で様々に変形実施可能であるのは勿論である。したがって、本発明から説明された実施形態等は本発明の技術思想及び範囲を限定するものではない。本発明の範囲は請求範囲によって解釈されるべきである。また、本発明の技術思想と均等範囲内にある全ての技術は本発明の請求範囲に含まれるものと解釈されるべきである。
１１０ 下部金型、
１２０ 上部金型、
１３０ モールディングプレート、
１４０ 移動ユニット、
２００ 加圧部材、
３００ モールディング物質、
４１０ 半導体チップ、
４２０ 配線基板。

Claims (18)

  1. モールディング空間を定義し、前記モールディング空間に半導体チップが実装された配線基板を収容する金型と、
    前記モールディング空間の体積を調整するように前記モールディング空間内で移動可能であるモールディングプレートと、
    前記モールディングプレートに結合され、前記モールディング空間内で前記モールディングプレートの位置を変化させる移動ユニットと、
    を含み、
    前記金型は第１及び第２金型を含み、
    前記モールディング空間は前記第１及び第２金型の間に定義され、
    前記モールディングプレートは前記モールディング空間で前記第１金型の方に移動したり、前記第１金型から遠くなるように移動し、
    前記第１金型の上面には前記半導体チップが実装された前記配線基板が置かれ、前記第１金型の上面は前記モールディングプレートと平行であり、
    前記移動ユニットは、
    前記モールディングプレートと平行をなし、前記モールディングプレートとの間に前記第２金型が位置するように前記モールディング空間の外側に配置される支持板と、
    前記第２金型を貫通し、前記支持板と前記モールディングプレートに結合される複数の移動ロッドと、
    前記支持板と前記第２金型との間に配置される弾性部材と、
    前記支持板を前記第２金型に向けて移動させる駆動部材を含むことを特徴とする半導体パッケージの製造装置。
  2. 前記モールディング空間に供給されるモールディング物質の供給量を検出する感知部と、
    前記感知部が検出したモールディング物質の供給量に応じて、前記移動ユニットを制御して、前記モールディングプレートの位置を変化させる制御部と、をさらに含む請求項１に記載の半導体パッケージの製造装置。
  3. 前記モールディング空間の体積を減少させる方向に前記モールディングプレートに弾発力を提供する弾性部材をさらに含むことを特徴とする請求項１または請求項２に記載の半導体パッケージの製造装置。
  4. 前記半導体チップは前記配線基板に実装されたフリップチップを含み、
    前記配線基板は、前記半導体チップと前記第１金型との間に位置し、前記半導体チップが前記配線基板と前記モールディングプレートとの間に位置するように、前記第１金型上に配置されることを特徴とする請求項１〜３のいずれか一項に記載の半導体パッケージの製造装置。
  5. 前記第２金型は前記モールディング空間の側壁を定義し、
    前記モールディング空間の前記側壁に隣接する前記モールディングプレートの縁と、前記モールディング空間の前記側壁はセラミックスコーティングされることを特徴とする請求項１〜４のいずれか一項に記載の半導体パッケージの製造装置。
  6. 前記第２金型の側壁は前記モールディング空間の側壁を定義し、前記モールディングプレートの一面は前記第１金型と向い合う前記モールディング空間の一面を定義し、
    前記第２金型の側壁と前記モールディングプレートの一面に構成されるシーリングフィルムをさらに含むことを特徴とする請求項１〜５のいずれか一項に記載の半導体パッケージの製造装置。
  7. 前記モールディング空間に流入されるモールディング物質を加圧する加圧部材をさらに含み、
    前記モールディングプレートは前記加圧部材の圧力により前記第１金型の方に移動したり、前記第１金型から遠くなるように移動したりすることを特徴とする請求項１〜６のいずれか一項に記載の半導体パッケージの製造装置。
  8. 前記モールディング空間にモールディング物質を供給する加圧部材をさらに含み、
    前記モールディングプレートは前記加圧部材によって供給される前記モールディング物質の量により前記第１金型の方に移動したり、前記第１金型から遠くなるように移動したりすることを特徴とする請求項１〜７のいずれか一項に記載の半導体パッケージの製造装置。
  9. モールディングプレートと、半導体チップが実装された配線基板を金型のモールディング空間に配置し、
    前記モールディング空間内で前記モールディングプレートの位置を変化させる移動ユニットを、前記モールディングプレートに結合し、
    前記配線基板が配置される前記モールディング空間にモールディング物質を供給し、
    前記モールディングプレートは前記モールディング空間の体積を調整するように前記モールディング空間内で前記配線基板に対して相対移動し、
    前記金型は第１及び第２金型を含み、
    前記モールディング空間は前記第１及び第２金型の間に定義され、
    前記モールディングプレートは前記モールディング空間で前記第１金型の方に移動したり、前記第１金型から遠くなるように移動し、
    前記第１金型の上面には前記半導体チップが実装された前記配線基板が置かれ、前記第１金型の上面は前記モールディングプレートと平行であり、
    前記移動ユニットは、前記モールディングプレートと平行をなし、前記モールディングプレートとの間に前記第２金型が位置するように前記モールディング空間の外側に配置される支持板と、
    前記第２金型を貫通し、前記支持板と前記モールディングプレートに結合される複数の移動ロッドと、
    前記支持板と前記第２金型との間に配置される弾性部材と、
    前記支持板と前記第２金型に向けて移動させる駆動部材を含むことを特徴とする半導体パッケージの製造方法。
  10. 前記モールディング空間に供給されるモールディング物質は感知部により検出され、
    前記移動ユニットは、前記感知部が検出したモールディング物質の供給量に応じて、前記モールディングプレートの位置を変化させる制御部により制御される、請求項９に記載の半導体パッケージの製造方法。
  11. 前記金型は前記配線基板面に対して垂直方向に結合及び／又は分離される第１及び第２金型を含み、
    前記モールディング空間は前記第１及び第２金型の間に定義され、
    前記モールディング物質は、前記配線基板と前記モールディングプレートとの間に供給されることを特徴とする請求項９または請求項１０に記載の半導体パッケージの製造方法。
  12. 前記半導体チップは前記配線基板と電気的に接続される接続端子等を含み、
    前記モールディング物質が前記半導体チップと前記配線基板との間に供給されるように前記モールディングプレートを前記配線基板に向けて、移動させ、
    前記モールディング空間に前記モールディング物質を追加供給するように前記モールディングプレートを前記配線基板から遠くなるように移動させることを特徴とする請求項９〜１１のいずれか１項に記載の半導体パッケージの製造方法。
  13. 前記モールディングプレートを前記配線基板に向けて移動させることは、
    前記モールディングプレートが前記半導体チップと接触するように前記モールディングプレートを移動させることを特徴とする請求項９〜１２のいずれか１項に記載の半導体パッケージの製造方法。
  14. 前記モールディングプレートを前記配線基板に向けて移動させることは、
    前記半導体チップと前記配線基板との間に前記モールディング物質を供給する際、前記モールディングプレートが前記半導体チップと接触されないように前記モールディングプレートを前記配線基板に向けて移動させることを特徴とする請求項９〜１２のいずれか１項に記載の半導体パッケージの製造方法。
  15. 前記モールディングプレートと前記半導体チップとの間の前記モールディング物質の第１圧力は、前記半導体チップと前記配線基板との間の前記モールディング物質の第２圧力とバランスを維持することを特徴とする請求項９〜１４のいずれか１項に記載の半導体パッケージの製造方法。
  16. 前記半導体チップは前記配線基板に実装されたフリップチップを含み、
    前記半導体チップと前記配線基板との間の前記モールディング物質は前記半導体チップと前記モールディングプレートとの間の前記モールディング物質と同じであることを特徴とする請求項９〜１５のいずれか１項に記載の半導体パッケージの製造方法。
  17. 前記モールディング物質を供給することは、
    前記半導体チップ上に前記モールディング物質を供給するように前記モールディングプレートを前記配線基板から遠くなるように移動させ、
    前記半導体チップ上の前記モールディング物質の厚さを減少させるように前記モールディングプレートを前記配線基板に向けて移動させることを特徴とする請求項９〜１６のいずれか１項に記載の半導体パッケージの製造方法。
  18. 前記半導体チップは複数の積層された半導体チップからなることを特徴とする請求項９〜１７のいずれか１項に記載の半導体パッケージの製造方法。
JP2010223932A 2009-10-28 2010-10-01 半導体パッケージの製造装置及び半導体パッケージの製造方法 Active JP5718608B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090102998A KR101708272B1 (ko) 2009-10-28 2009-10-28 반도체 패키지의 제조 장치 및 반도체 패키지의 제조 방법
KR10-2009-0102998 2009-10-28

Publications (2)

Publication Number Publication Date
JP2011097048A JP2011097048A (ja) 2011-05-12
JP5718608B2 true JP5718608B2 (ja) 2015-05-13

Family

ID=43898647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010223932A Active JP5718608B2 (ja) 2009-10-28 2010-10-01 半導体パッケージの製造装置及び半導体パッケージの製造方法

Country Status (4)

Country Link
US (2) US8647110B2 (ja)
JP (1) JP5718608B2 (ja)
KR (1) KR101708272B1 (ja)
TW (1) TW201120984A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD729808S1 (en) 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
US20140275915A1 (en) 2013-03-13 2014-09-18 Medtronic, Inc. Implantable medical device including a molded planar transformer
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD759022S1 (en) 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
JP6415822B2 (ja) * 2014-02-10 2018-10-31 アサヒ・エンジニアリング株式会社 樹脂成形するための装置及び方法
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
KR20170055787A (ko) * 2015-11-12 2017-05-22 삼성전자주식회사 반도체 패키지 제조용 몰딩 장치 및 이를 이용한 반도체 패키지의 몰딩 방법
TW201735280A (zh) * 2016-03-31 2017-10-01 Epimx Co Ltd 熱熔膠封裝機
KR102200744B1 (ko) * 2017-06-14 2021-01-11 주식회사 케이씨텍 기판 처리 장치 및 이에 사용되는 기판 캐리어
JP6861609B2 (ja) * 2017-10-30 2021-04-21 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形品の製造方法
CN109834910B (zh) * 2019-04-02 2020-12-08 江西瑞溢新材料科技有限公司 一种注塑封装设备
TWI822159B (zh) * 2022-06-30 2023-11-11 萬潤科技股份有限公司 壓合裝置及壓合設備

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60257546A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPS61193814A (ja) * 1985-02-25 1986-08-28 Hitachi Ltd 成形装置
US5817545A (en) 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
JP3897478B2 (ja) * 1999-03-31 2007-03-22 松下電器産業株式会社 樹脂封止型半導体装置の製造装置及びその製造方法
JP3525858B2 (ja) 2000-04-25 2004-05-10 松下電工株式会社 フリップチップ実装体の樹脂封止方法、この方法に使用する樹脂封止用印刷マスクおよび半導体装置
JP2002009096A (ja) * 2000-06-20 2002-01-11 Apic Yamada Corp 樹脂封止方法及び樹脂封止装置
US6770236B2 (en) 2000-08-22 2004-08-03 Apic Yamada Corp. Method of resin molding
JP3569224B2 (ja) * 2000-12-11 2004-09-22 アピックヤマダ株式会社 樹脂封止方法及び樹脂封止装置
JP3394516B2 (ja) * 2000-10-06 2003-04-07 エヌイーシーセミコンダクターズ九州株式会社 樹脂封止金型
JP3839323B2 (ja) * 2001-04-06 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004006482A (ja) * 2002-05-31 2004-01-08 Renesas Technology Corp 半導体装置およびその製造方法
JP4102634B2 (ja) 2002-09-27 2008-06-18 Ｔｏｗａ株式会社 電子部品の樹脂注入装置
JP2005150350A (ja) 2003-11-14 2005-06-09 Renesas Technology Corp 半導体装置の製造方法
JP4243177B2 (ja) 2003-12-22 2009-03-25 株式会社ルネサステクノロジ 半導体装置の製造方法
US7520052B2 (en) * 2005-06-27 2009-04-21 Texas Instruments Incorporated Method of manufacturing a semiconductor device
KR20070010312A (ko) 2005-07-18 2007-01-24 삼성전자주식회사 복수 개의 홀이 형성된 기판을 갖는 플립 칩 패키지
US7147447B1 (en) * 2005-07-27 2006-12-12 Texas Instruments Incorporated Plastic semiconductor package having improved control of dimensions
US8048358B2 (en) * 2006-04-18 2011-11-01 Texas Instruments Incorporated Pop semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP2011097048A (ja) 2011-05-12
US20110097430A1 (en) 2011-04-28
US8647110B2 (en) 2014-02-11
KR20110046140A (ko) 2011-05-04
US20140145369A1 (en) 2014-05-29
KR101708272B1 (ko) 2017-02-21
US9028736B2 (en) 2015-05-12
TW201120984A (en) 2011-06-16

Similar Documents

Publication Publication Date Title
JP5718608B2 (ja) 半導体パッケージの製造装置及び半導体パッケージの製造方法
KR101601847B1 (ko) 반도체 패키지
KR102495916B1 (ko) 반도체 패키지
KR102157551B1 (ko) 반도체 패키지 및 그 제조 방법
KR102243285B1 (ko) 반도체 패키지
KR101623880B1 (ko) 반도체 패키지
KR102107961B1 (ko) 반도체 장치 및 이의 제조 방법
US8587134B2 (en) Semiconductor packages
CN109830466B (zh) 热界面材料层及包括热界面材料层的层叠封装件器件
EP3258486A1 (en) Semiconductor package incorporating redistribution layer interposer
CN110690209A (zh) 半导体封装
KR102337876B1 (ko) 반도체 패키지 및 그 제조 방법
KR20110083969A (ko) 반도체 패키지 및 그 제조 방법
KR20090012933A (ko) 반도체 패키지, 스택 모듈, 카드, 시스템 및 반도체패키지의 제조 방법
US8338941B2 (en) Semiconductor packages and methods of fabricating the same
US11569145B2 (en) Semiconductor package with thermal interface material for improving package reliability
KR101934917B1 (ko) 반도체 패키지 및 그 제조 방법
KR20110124065A (ko) 적층형 반도체 패키지
KR20120040536A (ko) 반도체 패키지 및 그 제조 방법
US20140008797A1 (en) Semiconductor packages and methods of forming the same
US11869878B2 (en) Semiconductor module including a semiconductor package connected to a module substrate and a bonding wire
KR20170083823A (ko) 측면 범프 결합 구조를 갖는 반도체 패키지
KR101999114B1 (ko) 반도체 패키지
KR101278339B1 (ko) 코이닝 장치
KR102001416B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140722

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150319

R150 Certificate of patent or registration of utility model

Ref document number: 5718608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250