JP5716834B2 - 半導体素子用基板の処理方法 - Google Patents
半導体素子用基板の処理方法 Download PDFInfo
- Publication number
- JP5716834B2 JP5716834B2 JP2013532763A JP2013532763A JP5716834B2 JP 5716834 B2 JP5716834 B2 JP 5716834B2 JP 2013532763 A JP2013532763 A JP 2013532763A JP 2013532763 A JP2013532763 A JP 2013532763A JP 5716834 B2 JP5716834 B2 JP 5716834B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- processing
- blasting
- compound semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 87
- 238000000034 method Methods 0.000 title claims description 81
- 239000004065 semiconductor Substances 0.000 title claims description 63
- 238000012545 processing Methods 0.000 title claims description 21
- 150000001875 compounds Chemical class 0.000 claims description 37
- 238000005422 blasting Methods 0.000 claims description 34
- 238000002347 injection Methods 0.000 claims description 26
- 239000007924 injection Substances 0.000 claims description 26
- 230000003746 surface roughness Effects 0.000 claims description 23
- 229910052594 sapphire Inorganic materials 0.000 claims description 20
- 239000010980 sapphire Substances 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 238000003672 processing method Methods 0.000 claims description 14
- 238000005520 cutting process Methods 0.000 claims description 10
- 239000002245 particle Substances 0.000 claims description 8
- 239000006061 abrasive grain Substances 0.000 claims description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 5
- 230000005514 two-phase flow Effects 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 31
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 5
- 239000007921 spray Substances 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000003380 propellant Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004439 roughness measurement Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/04—MOCVD or MOVPE
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0213—Sapphire, quartz or diamond based substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
- H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
Description
本発明は、半導体素子用基板の処理方法に関する。
従来、発光ダイオードの製造工程は、鏡面にしたサファイア等の材質で構成された基板の主面にエピタキシャル結晶成長によりＧａＮ系化合物半導体を材料とする発光層を形成、成膜して、そのエピタキシャル成長したウエハに電極を形成していく。エピタキシャル成長（ＥＰＩ成長）は、基板を加熱しながら成膜、その後常温へ冷却といった工程が取られる。このため、該成膜後の冷却の際に該基板とＧａＮ系化合物半導体の線膨張係数の差により、ＧａＮ系化合物半導体側へ凸に反り（歪み）が発生する。そこで、特許文献１には、その反りを矯正する技術が開示されている。この方法では、４．９×１０４Ｐａ〜４．９×１０６Ｐａの圧力で押圧する大型のプレス装置を用いている。
特許文献１記載の方法にあっては、エピタキシャル成長を行うＭＯＣＶＤ装置の中に、プレス機構を設ける必要がある。更には、製造工程で使用する基板のサイズが量産を目的とした市場の流れから今後２インチサイズから４インチサイズへ拡大していく傾向にある。このため、押圧する際の基板の割れの抑制、及びクラックの発生の抑制がますます重要となっている。本技術分野では、効率良く量産に適した半導体の製造方法且つ低コストで半導体素子用基板の反りを矯正する方法が望まれている。
本発明の一側面に係る半導体素子用基板の処理方法は、第１の面及び前記第１の面とは反対の第２の面を有する基板に対してブラスト処理を施すことによって基板の反りを矯正する半導体素子用基板の処理方法であって、化合物半導体成膜が形成された、又は前記化合物半導体成膜が形成されるべき前記第１の面とは反対の前記第２の面に、基板に割れ及びクラックが発生しないように応力を付与するブラスト処理を施す工程を含む。
本発明の一側面に係る半導体素子用基板の処理方法によれば、効率良く量産に適した方法で半導体用基板の反りを矯正する方法を提供できる。
以下、本発明の一実施形態を説明する。一実施形態に係る方法は、発光ダイオードＬＥＤ素子等を製造するに際してサファイア等の基板に施されるブラスト処理を用いた反り矯正方法である。この方法では、ＬＥＤ素子又はＬＤ素子を製造するに際して半導体素子用基板に施されるブラスト処理を利用して、反りを矯正する。この方法は、例えば、基板を作成する工程と、該基板に化合物半導体成膜工程を実施する工程と、化合物半導体成膜を施す鏡面とは反対の面にブラスト処理を施す工程と、該ブラスト処理を施した面とは反対の面にＬＥＤ電極又はＬＤ電極を形成してＬＥＤ素子又はＬＤ素子に切断する工程と、を含んでもよい。
ここで、一実施形態において、ＬＥＤ素子には、例えば、ＩｎＧａＮ系高輝度ＬＥＤをいう。他にＡｌＧａＮｌｎＰ系高輝度ＬＥＤ、ＧａＰ系、ＧａＡｓ系などの種類がある。ＬＥＤは、発光ダイオードのことで、電気を流すと発光し、大面積の照明等に利用される。また、ＬＤは、レーザーダイオードのことで、電気を流すとレーザーを発し、通信や光ディスクの光源として利用される。
基板とは、単結晶インゴットからスライスされるサファイア、ＳｉＣ、ＧａＡＳ、ＧａＰ、ＧａＡｌＡｓ等のエピタキシャル成長させることが可能な基板をいう。この基板は、例えば半導体素子用基板であって、第１の面及び第１の面に対向する第２の面を有する。第１の面には、化合物半導体成膜が形成される。第２の面は、第１の面に比べて表面粗さが大きくてもよい。この基板は、両面研磨を施した状態であってもよい。ブラスト処理とは、矩形ノズル又は丸型ノズルを用いて、砥粒と圧縮空気との混合物を固気二相流として噴射し、前記固気二相粒を被加工物に衝突させて加工を行うことをいう。本実施形態では、被加工物を走査させながら加工を実施した（走査加工法）。
サファイア基板の鏡面とは、表面粗さで１〜５ÅＲａ程度の面をいう。ＧａＮ系化合物半導体成膜とは、気相成長法や液相成長法を用いて基板の鏡面側へ成膜する膜をいう。ＬＥＤ電極又はＬＤ電極を形成するとは、成膜した化合物半導体の上へ透明電極、パッド電極、保護膜等を形成することをいう。例えば、ＧａＮ系化合物半導体の膜を形成する。素子とは、電極を形成した後のＬＥＤ又はＬＤのチップをいう。切断とは、レーザー、ブレード、又はブラスト等の切断方法を用いて、基板から定寸法のチップへ切断することをいう。
以下、図面に基づき一実施形態に係る処理方法を説明する。図１は、ＬＥＤ素子又はＬＤ素子を製造するに際して基板に施されるブラスト処理を用いた反り矯正方法のフローチャートを示す。図１において、この処理方法は、基板を作成する工程（Ｓ１０）と、該基板に化合物半導体成膜工程を実施する工程（Ｓ１２）と、化合物半導体成膜を施す鏡面とは反対の面にブラスト処理を施す工程（Ｓ１４）と、該ブラスト処理を施した面とは反対の面にＬＥＤ電極又はＬＤ電極を形成してＬＥＤ素子又はＬＤ素子に切断する工程（Ｓ１６）と、を有する。なお、以下では、説明理解の容易性を考慮して、ＧａＮ系化合物半導体を成膜した場合を例に説明する。
まず、基板を作成する（Ｓ１０）。例えば、サイズが４インチで、厚みが０．６５ｍｍ、材質がサファイアの基板を作成する。次に、基板上に成膜する（Ｓ１２）。例えば、ＧａＮ系化合物半導体を成膜する。次に、ブラスト処理工程を行う（Ｓ１４）。ここで、基板のＧａＮ系化合物半導体が成膜された面とは反対の面の全範囲に亘ってブラスト処理を施すために、例えば次の様な条件で行われる（表１）。
表１の条件では、ノズル径が１５ｍｍ×４．８ｍｍの矩形ノズルを用いる場合を例としているが、ノズル径がφ８ｍｍなどの丸型ノズルを用いてもよい。また、表１の条件では、走査加工法を用いてサファイア基板全面にブラスト処理を施している場合を例としている。これによりウエハ全体に応力が付与され、ウエハの反りが矯正される。なお、ブラスト面の面粗度の均一性を必要としない場合は必ずしもウエハ全面にブラスト処理を施す必要はない。例えば、サファイア基板の中心部などに定点噴射を実施し、応力を付与してもよい。
なお、ブラスト機としては例えば新東工業株式会社製マイクロブラスタＭＢ−１を採用することができる。例えば、ノズルとして、矩形ノズルの吸引式フラットノズルを採用することができる。
また、ブラスト処理が施された面の表面粗さ（算術平均粗さＲａ）は、例えば０．０１〜５．０μｍＲａであってもよい。これによりブラスト処理の前後において、表面粗さを大きく変化させることなく、反りを矯正できる。また、より好ましくは０．５〜５．０μｍＲａであってもよい。表面粗さが０．５〜５．０μｍＲａである様にするために、例えば表２に示すブラスト条件で処理してもよい。
ここでは噴射材は、ＪＩＳ Ｒ６００１の研磨微粉の粒度を有する材料である。
ここでは噴射材は、ＪＩＳ Ｒ６００１の研磨微粉の粒度を有する材料である。
本ブラスト条件は一例である。サファイア基板の反り量は、サファイア基板のサイズ及び厚みに、更にはＧａＮ系化合物半導体の成膜条件によって変化する。このため、サファイア基板の矯正したい反り量によって、各ブラスト条件を任意に変更してもよい。
さらに、ブラスト処理においては、噴射材の硬度、噴射速度、カバレージ（基板に対して噴射される密度、これは噴射量にも起因）等により最適条件が選択される。たとえば、噴射材については、元素記号でＡｌ２Ｏ３となるアルミナ砥粒を採用する例を示したが、衝撃を付与させることが可能な噴射材であれば、材質は問わない。硬度も衝撃を付与させることが可能な噴射材であればよい。
噴射材は大きさが平均粒子径で２５μｍから７０μｍがよい。７０μｍより大きくなると表面が粗くなってしまうからである。２５μｍより小さくなると噴射圧力を上げても基板への衝突エネルギーが足らず、希望とする曲率半径まで反りを矯正できない可能性がある。
また、噴射速度は、噴射材の種類、噴射圧力、噴射量等により決められる。ここで、噴射圧力は０．２ＭＰａから０．４ＭＰａであってもよい。０．４ＭＰａより大きくなると、加工エネルギーが強すぎて基板の割れやクラックが発生する可能性がある。０．２ＭＰａより小さくなると、応力付与が弱く反りを矯正するのに加工時間が長くなる可能性がある。また、噴射量は１００ｇ／ｍｉｎから４００ｇ／ｍｉｎであってもよい。１００ｇ／ｍｉｎより少なくなるとカバレージを満たすための加工時間がかかってしまうからである。４００ｇ／ｍｉｎより多くなるとすぐにカバレージが満たされてしまい、希望する曲率半径まで反りを矯正できない可能性がある。
更に、カバレージは基板に対する噴射密度と類似の指標であるが、これは、噴射材の種類、噴射量、噴射時間、ノズル移動速度、ノズル送りピッチ、噴射角度等により影響を受ける。以上から、アルミナ砥粒を採用した場合には、噴射材は大きさが平均粒子径で２５μｍから７０μｍであってもよい。噴射圧力は０．２ＭＰａから０．５ＭＰａで、より好ましくは０．２ＭＰａから０．４ＭＰａであってもよい。噴射量は１００ｇ／ｍｉｎから４００ｇ／ｍｉｎであってもよく、より好ましくは２００ｇ／ｍｉｎから４００ｇ／ｍｉｎであってもよい。上記条件であれば、上記ブラスト機を用いて、走査回数が１回で２０秒前後の高速で処理をおこなうことができる。
なお、サファイア基板は、サファイアの単結晶をスライスした後、該スライスされた両面を研磨処理されていてもよい。研磨面の表面粗さは例えば以下の通りである（表３）。
本表面粗さは一例であり、基板へスライスした後の研磨工程の条件、及びＧａＮ系化合物半導体成膜時の成膜条件によって、成膜前の表面粗さは変更できる。
ただし、基板へのスライス後及び研磨工程の後の表面粗さは、表面と裏面の差を有してもよい。エピタキシャル成長時に均一且つ薄い膜を形成するためには、鏡面研磨を実施した面が必要だからである。一方、裏面は後の電極形成後にＢＧＰ（Ｂａｃｋ Ｇｒｉｎｇｉｎｇ Ｐｏｌｉｓｈ）と呼ばれる工程で、基板の板厚を０．１ｍｍ程度まで薄くする工程があるため、基板へスライスした後の研磨工程の時点で鏡面まで研磨する必要はない。
そして、基板の表面粗さが大きな面にブラストすることによりエピタキシャル成長させる基板の鏡面へブラストのダメージを与えることなく、反りを矯正できるため、予め表面と裏面に表面粗さの差を設けてもよい。裏面を表面の鏡面と同じ表面粗さにすると、研磨工程が余分に必要であるのに対して、その余分な工程の後にブラスト処理することは更に余分になるからである。また、予め表面と裏面に表面粗さの差を設けた場合には、エピタキシャル成長させる基板の鏡面へブラストのダメージを与えることなく、反りを矯正できるという利点がある。
なお、サファイア基板のブラスト前後の反り量の計測には、例えば表面粗さ測定機ＳＵＲＦＣＯＭ１４００Ｄ（株式会社東京精密製）を用いることができる。測定範囲の一例を図２に示す。測定範囲は例えばＬ＝９７ｍｍの辺を持つ矩形で囲まれた範囲である。ブラスト処理前後にて、本方式で２方向計測し、その反り量の平均値と、反り量を曲率半径に換算することでブラスト処理前後の反り矯正の効果を確認することができる。
図３は、評価方法を示す模式図である。反り量Ａｈは、前記サファイア基板表面における最大高さと最小高さの差異であり、表面に凸であればプラス値として、表面に凹であればマイナス値として記載している。反り量Ａｈから曲率半径Ｒを換算できる。この関係を、図３に示す。なお、表面粗さを測定する装置と測定方法は上記に限らない。
ブラスト処理時は、例えば吸着治具を用い、ＧａＮ系化合物半導体成膜側を吸引負圧により固定し、ノズルを走査させることでブラスト処理を実施する。図４は、本発明のブラスト処理時におけるブラストノズルと基板の相対運動の軌跡を示す模式図である。一実施形態においては、ノズル移動速度１００ｍｍ／ｓｅｃ、ノズル送りピッチＰ＝２０ｍｍ、走査回数１ｐａｓｓで、Ｓ１からＳ２に走査ブラスト処理してもよい。また、ノズルを走査させる手法を説明したが、サファイア基板を固定する吸着治具側を走査し、ノズルを固定する方法であってもよい。さらにはノズルを一軸移動、吸着治具をノズルに対し直交方向に移動させることにより、走査しつつブラスト処理を実施してもよい。要するに、相対的にウエハとノズルを移動させることによりサファイアウエハに対し走査加工が実施されさえすれば、走査手段は選ばない。
図５は、一実施形態に係るブラスト処理によるウエハの歪みを矯正する原理の模式図である。なお、以下では、ＧａＮ系化合物半導体成膜後にブラスト処理を実施する場合を説明する。図５において、ノズルＮから噴射材Ｆが、ＧａＮ系化合物半導体Ｇを成膜して反りを生じたサファイアウエハＷに噴射される。この結果、ＧａＮ系化合物半導体Ｇを成膜して反りを生じたサファイアウエハＷは、ＧａＮ系化合物半導体ＧｆがサファイアウエハＷｆ上に保持された状態で、反りが矯正される。
表４は、噴射材、噴射量、噴射圧力、ＥＰＩ工程後の反り量を変化させたときの測定結果の一例である。
投射材は新東工業株式会社製アルミナ砥粒（ホワイトアランダム）ＷＡ♯２４０から♯６００、粒径に換算すると、平均粒子径で２５μｍから７０μｍを用いた。また、噴射圧力は０．３ＭＰａから０．５ＭＰａを用いた。ここでは噴射材は、ＪＩＳ Ｒ６００１の研磨微粉の粒度を有する材料である。ＥＰＩ工程後の４インチ（φ１００ｍｍ）基板（ウエハ）Ｗの９７ｍｍ×９７ｍｍの範囲での反り量は、８３μｍから２１０μｍのバラツキがあったが、ブラスト処理後には４０μｍ以下（３５μｍから２０μｍ）に矯正された。なお、反り量から曲率半径を換算するといずれも３０ｍ以上であった。また、ウエハのインチサイズが今後大きくなった場合には、全体の反り量としては４０μｍ以上となっても、φ１００ｍｍのウエハに換算した時に反り量が４０μｍ以下であれば良い。このような反り量の範囲においては、後工程でのチップ切断時のレーザー加工での歩留まりが向上するという利点がある。
投射材は新東工業株式会社製アルミナ砥粒（ホワイトアランダム）ＷＡ♯２４０から♯６００、粒径に換算すると、平均粒子径で２５μｍから７０μｍを用いた。また、噴射圧力は０．３ＭＰａから０．５ＭＰａを用いた。ここでは噴射材は、ＪＩＳ Ｒ６００１の研磨微粉の粒度を有する材料である。ＥＰＩ工程後の４インチ（φ１００ｍｍ）基板（ウエハ）Ｗの９７ｍｍ×９７ｍｍの範囲での反り量は、８３μｍから２１０μｍのバラツキがあったが、ブラスト処理後には４０μｍ以下（３５μｍから２０μｍ）に矯正された。なお、反り量から曲率半径を換算するといずれも３０ｍ以上であった。また、ウエハのインチサイズが今後大きくなった場合には、全体の反り量としては４０μｍ以上となっても、φ１００ｍｍのウエハに換算した時に反り量が４０μｍ以下であれば良い。このような反り量の範囲においては、後工程でのチップ切断時のレーザー加工での歩留まりが向上するという利点がある。
図１に戻り、ブラスト処理工程が終了すると、電極形成工程へ移行する（Ｓ１６）。電極形成工程では、成膜した化合物半導体の上へ透明電極、パッド電極、保護膜等を形成する。電極形成工程が終了すると、素子切断工程へ移行する（Ｓ１８）。基板から定寸法のチップへ切断する。Ｓ１８の処理が終了すると図１に示す方法を終了する。
上記の説明から明らかなように、一実施形態に係る発明は、ＧａＮ系化合物半導体成膜後にブラスト処理を実施することによって、ＧａＮ系化合物半導体成膜時に発生する反りを矯正することができる。
なお、上述した実施形態は本発明に係る処理方法の一例を示すものである。本発明に係る処理方法は、上記実施形態に係る処理方法に限られるものではない。例えば、他の実施形態においては、ＧａＮ系化合物半導体成膜前にブラスト処理を実施することによって、ＧａＮ系化合物半導体成膜時に発生する反りを矯正することもできる。この例のフローチャートを図６に示す。図６は、図１に示すフローチャートとほぼ同様であり、Ｓ２０、Ｓ２６及びＳ２８の処理は、それぞれＳ１０、Ｓ１６及びＳ１８の処理に相当する。すなわち、図６においては、ブラスト処理工程（Ｓ２２）の後に、成膜工程（Ｓ２４）が実行される。
上記の説明から明らかなように、ＧａＮ系化合物半導体成膜前、もしくは後にブラスト処理を実施することによって、ＧａＮ系化合物半導体成膜時に発生する反りを矯正することができる。
ただし、ＧａＮ系化合物半導体成膜前にブラスト処理を実施する場合は、予め基板の鏡面側を凹にすることにより、ＧａＮ系化合物半導体成膜時に凸になる現象を相殺することが可能であるが、予め基板の鏡面側を凹にした場合はＧａＮ系化合物半導体成膜時に、熱源による加熱の仕方によっては成膜バラツキが発生する可能性がある。そこで、ブラスト処理はＧａＮ系化合物半導体成膜後に実施してもよい。
このように、ＬＥＤ素子又はＬＤ素子を製造するに際して、基板にＧａＮ系化合物半導体を成膜させる前、もしくは後にブラスト処理を行うように製造工程を構成したことから、ＧａＮ系化合物半導体成膜時に発生する基板の反りを、曲率半径３０ｍ以上にすることができる。
なお、研磨工程の前後、又は、ブラスト工程の後、電極形成の際の合間などに洗浄工程を加えて、研磨工程、ブラスト工程、電極形成工程によって生じた油脂分、酸化物や加工くず等の不純物などを洗浄・除去してもよい。洗浄工程を加えた場合の処理方法の一例を図７に示す。図７は、図１に示すフローチャートとほぼ同様であり、Ｓ３０は図１のＳ１０の処理、Ｓ３６〜Ｓ４０は図１のＳ１２〜Ｓ１６の処理、Ｓ４６は図１のＳ１８の処理に相当する。すなわち、図７においては、研磨工程（Ｓ３２、Ｓ４２）及び洗浄工程（Ｓ３４、Ｓ４４）が含まれている。
また、他の実施形態においては、表面粗さを測定しながらブラスト処理を行い、その結果を更に測定してブラスト処理にフィードバックすることもできる。一方、必ずしも表面粗さの測定を全品実施する必要はなく、処理条件が決まれば表面粗さの測定は通常の工程で不要である。
本発明の種々の側面及び実施形態によれば、ＬＥＤ素子又はＬＤ素子を製造するに際して、基板の反りを矯正できることにより、レーザーを用いて基板をそれぞれ素子に切断する後工程において、基板が反っていた際の焦点不良による切断不良を低減することができる。
また、本発明の種々の側面及び実施形態によれば、ＧａＮ系化合物半導体上に電極形成する際の形成時のバラツキを低減することもできる。
さらに、本発明の種々の側面及び実施形態によれば、ブラスト処理を行った場合、ブラストの加工条件を変化させることにより、ＧａＮ系化合物半導体を成膜した面の裏側をブラスト処理することで、任意の表面粗さを得ることができることから、ＧａＮ系化合物半導体を成膜する面と逆の面を発光側としたＬＥＤ素子又はＬＤ素子構造の場合、ＬＥＤ又はＬＤ光の波長に合わせた光の拡散性を向上させることが可能となる。
Ｗ・Ｗｆ…基板（ウエハ），Ｌ…表面粗さ計測範囲，Ａｈ…反り量，Ｒ…曲率半径，Ｎ…ブラストノズル，Ｇ・Ｇｆ…皮膜。
Claims (10)
- 第１の面及び前記第１の面とは反対の第２の面を有する基板に対してブラスト処理を施すことによって前記基板の反りを矯正する半導体素子用基板の処理方法であって、
化合物半導体成膜が形成された、又は前記化合物半導体成膜が形成されるべき前記第１の面とは反対の前記第２の面に、前記基板に割れ及びクラックが発生しないように応力を付与するブラスト処理を施す工程を含む半導体素子用基板の処理方法。 - 前記ブラスト処理は、砥粒と圧縮空気との混合物を固気二相流として噴射し、前記固気二相流を前記第２の面に衝突させる処理であり、噴射圧力が０．２ＭＰａから０．４ＭＰａである請求項１に記載の半導体素子用基板の処理方法。
- 基板を作成する工程と、
該基板の前記第１の面に化合物半導体成膜を成膜する工程と、
該ブラスト処理を施した前記第２の面とは反対の前記第１の面にＬＥＤ電極又はＬＤ電極を形成してＬＥＤ素子又はＬＤ素子に切断する工程と、
をさらに含む請求項１又は２に記載の半導体素子用基板の処理方法。 - ブラスト処理を施す場合には、前記基板の前記第２の面の全範囲に亘ってブラスト処理が施される請求項１から３のいずれか１項に記載の半導体素子用基板の処理方法。
- 前記ブラスト処理が施された面は、表面粗さが０．０１〜５．０μｍＲａの面である請求項１から３のいずれか１項に記載の半導体素子用基板の処理方法。
- 前記基板のブラスト後の反り量が、前記基板上の９７ｍｍ×９７ｍｍの範囲での反り量で−４０μｍ以上４０μｍ以下である請求項１から３のいずれか１項に記載の半導体素子用基板の処理方法。
- 前記第２の面は、前記第１の面に比べて表面粗さが大きい請求項１から３のいずれか１項に記載の半導体素子用基板の処理方法。
- 前記ブラスト処理が、噴射材として、大きさが平均粒子径で２５μｍから７０μｍのアルミナ砥粒を用い、噴射量は１００ｇ／ｍｉｎから４００ｇ／ｍｉｎである請求項２に記載の半導体素子用基板の処理方法。
- 前記基板がサファイア基板である請求項１から３のいずれか１項に記載の半導体素子用基板の処理方法。
- 前記化合物半導体成膜がＧａＮ系化合物である請求項１から３のいずれか１項に記載の半導体素子用基板の処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013532763A JP5716834B2 (ja) | 2011-07-21 | 2012-01-23 | 半導体素子用基板の処理方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011160113 | 2011-07-21 | ||
| JP2011160113 | 2011-07-21 | ||
| PCT/JP2012/051899 WO2013011705A1 (en) | 2011-07-21 | 2012-01-23 | Processing method of substrate for semiconductor elements |
| JP2013532763A JP5716834B2 (ja) | 2011-07-21 | 2012-01-23 | 半導体素子用基板の処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014522731A JP2014522731A (ja) | 2014-09-08 |
| JP5716834B2 true JP5716834B2 (ja) | 2015-05-13 |
Family
ID=45852653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013532763A Active JP5716834B2 (ja) | 2011-07-21 | 2012-01-23 | 半導体素子用基板の処理方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP5716834B2 (ja) |
| KR (1) | KR101883520B1 (ja) |
| CN (1) | CN103430281B (ja) |
| TW (1) | TWI545623B (ja) |
| WO (1) | WO2013011705A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103909475A (zh) * | 2014-04-02 | 2014-07-09 | 天通控股股份有限公司 | 一种大尺寸蓝宝石衬底片背面粗糙度的干式加工方法 |
| JP2016134433A (ja) * | 2015-01-16 | 2016-07-25 | 株式会社東芝 | ダイシング装置 |
| KR20160057966A (ko) | 2014-11-14 | 2016-05-24 | 가부시끼가이샤 도시바 | 처리 장치, 노즐 및 다이싱 장치 |
| CN105810578B (zh) * | 2016-03-18 | 2019-01-18 | 成都海威华芯科技有限公司 | 化合物半导体基材的表面处理方法及外延结构 |
| CN109015394A (zh) * | 2018-08-10 | 2018-12-18 | 天通控股股份有限公司 | 一种大尺寸钽酸锂衬底片背面粗糙度的干式加工方法 |
| JP7259773B2 (ja) * | 2020-01-14 | 2023-04-18 | 新東工業株式会社 | ブラスト加工装置及びブラスト加工方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3738344A1 (de) * | 1986-11-14 | 1988-05-26 | Mitsubishi Electric Corp | Anlage zum einfuehren von gitterstoerstellen und verfahren dazu |
| JPS63124534A (ja) * | 1986-11-14 | 1988-05-28 | Mitsubishi Electric Corp | 半導体装置におけるゲツタリング方法 |
| DE69227158T2 (de) * | 1991-07-19 | 1999-02-18 | Shinetsu Handotai Kk | Extrinsisches Gettering für ein halbleitendes Substrat |
| JPH07114207B2 (ja) * | 1991-07-19 | 1995-12-06 | 信越半導体株式会社 | 半導体基板及びその製造方法 |
| JP2003300800A (ja) * | 1998-09-30 | 2003-10-21 | Nec Corp | Ｉｉｉ族元素窒化物半導体ウェーハの製造方法 |
| JP3553457B2 (ja) * | 2000-03-31 | 2004-08-11 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2001344710A (ja) * | 2000-06-05 | 2001-12-14 | Tdk Corp | ウエハの平面度制御方法及び薄膜磁気ヘッドの製造方法 |
| JP2003128499A (ja) | 2001-10-18 | 2003-05-08 | Hitachi Cable Ltd | 窒化物結晶基板の製造方法及び窒化物結晶基板 |
| JP2004165226A (ja) * | 2002-11-08 | 2004-06-10 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法 |
| JP4232605B2 (ja) * | 2003-10-30 | 2009-03-04 | 住友電気工業株式会社 | 窒化物半導体基板の製造方法と窒化物半導体基板 |
| KR100894064B1 (ko) * | 2007-09-03 | 2009-04-21 | 삼성에스디아이 주식회사 | 전자 방출 촉진 물질-함유 ＭｇＯ 보호막, 이의 제조 방법및 상기 보호막을 구비한 플라즈마 디스플레이 패널 |
| JP4965479B2 (ja) * | 2008-02-15 | 2012-07-04 | 株式会社アルバック | スパッタリングターゲットの製造方法及びスパッタリングターゲットの洗浄方法 |
| JP2010205888A (ja) * | 2009-03-03 | 2010-09-16 | Toppan Printing Co Ltd | 半導体装置 |
| JP2011222608A (ja) * | 2010-04-06 | 2011-11-04 | Okamoto Machine Tool Works Ltd | 半導体基板の薄肉研削方法およびそれに用いる半導体基板の薄肉研削加工装置 |
-
2012
- 2012-01-23 WO PCT/JP2012/051899 patent/WO2013011705A1/en active Application Filing
- 2012-01-23 CN CN201280013566.7A patent/CN103430281B/zh active Active
- 2012-01-23 JP JP2013532763A patent/JP5716834B2/ja active Active
- 2012-01-23 KR KR1020137029494A patent/KR101883520B1/ko active IP Right Grant
- 2012-01-31 TW TW101103079A patent/TWI545623B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103430281A (zh) | 2013-12-04 |
| KR20140050604A (ko) | 2014-04-29 |
| TW201306092A (zh) | 2013-02-01 |
| CN103430281B (zh) | 2017-06-13 |
| TWI545623B (zh) | 2016-08-11 |
| JP2014522731A (ja) | 2014-09-08 |
| WO2013011705A1 (en) | 2013-01-24 |
| KR101883520B1 (ko) | 2018-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5716834B2 (ja) | 半導体素子用基板の処理方法 | |
| US8062960B2 (en) | Compound semiconductor device and method of manufacturing compound semiconductor device | |
| CN1241253C (zh) | 半导体元件的制造方法 | |
| JP5552627B2 (ja) | エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法 | |
| JP5732684B2 (ja) | 単結晶基板、単結晶基板の製造方法、多層膜付き単結晶基板の製造方法および素子製造方法 | |
| EP2543752A1 (en) | Internal reforming substrate for epitaxial growth, internal reforming substrate with multilayer film, semiconductor device, bulk semiconductor substrate, and production methods therefor | |
| JP5674759B2 (ja) | 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法 | |
| US10755980B2 (en) | Laser processing method | |
| US8691602B2 (en) | Method for producing semiconductor light-emitting chip | |
| WO2010050410A1 (ja) | 半導体発光素子の製造方法 | |
| JP2022532962A (ja) | 緩和された正の湾曲を有する炭化ケイ素ウェーハを処理するための方法 | |
| JP2011129765A (ja) | 半導体発光素子の製造方法 | |
| JP4386142B2 (ja) | 窒化物系半導体素子の製造方法 | |
| US10763390B2 (en) | Optical device wafer processing method | |
| Aida et al. | Reduction of bowing in GaN-on-sapphire and GaN-on-silicon substrates by stress implantation by internally focused laser processing | |
| JP2007284283A (ja) | ＧａＮ単結晶基板の加工方法及びＧａＮ単結晶基板 | |
| JP6714431B2 (ja) | 結晶基板の製造方法 | |
| JP2015225902A (ja) | サファイア基板、サファイア基板の製造方法 | |
| JP3739761B2 (ja) | レーザースクライビング工程を利用した半導体ウェーハの切断方法 | |
| WO2017216997A1 (ja) | 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法 | |
| JP2009188433A (ja) | 窒化物系半導体素子の製造方法 | |
| JP5332691B2 (ja) | 窒化物半導体基板の加工方法 | |
| WO2015182280A1 (ja) | サファイア基板、サファイア基板の製造方法 | |
| KR101232716B1 (ko) | 기판 제조방법 | |
| JP2013244563A (ja) | サファイア基板及びその製造方法。 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AA64 | Notification of invalidation of claim of internal priority (with term) |
Free format text: JAPANESE INTERMEDIATE CODE: A241764 Effective date: 20140603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150302 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5716834 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140407 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |