JP5700665B2 - 光電変換装置の作製方法 - Google Patents

光電変換装置の作製方法 Download PDF

Info

Publication number
JP5700665B2
JP5700665B2 JP2011128179A JP2011128179A JP5700665B2 JP 5700665 B2 JP5700665 B2 JP 5700665B2 JP 2011128179 A JP2011128179 A JP 2011128179A JP 2011128179 A JP2011128179 A JP 2011128179A JP 5700665 B2 JP5700665 B2 JP 5700665B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode
photoelectric conversion
separation groove
conversion device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011128179A
Other languages
English (en)
Other versions
JP2012019208A5 (ja
JP2012019208A (ja
Inventor
和夫 西
和夫 西
貴史 廣瀬
貴史 廣瀬
史人 井坂
史人 井坂
楠本　直人
直人 楠本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011128179A priority Critical patent/JP5700665B2/ja
Publication of JP2012019208A publication Critical patent/JP2012019208A/ja
Publication of JP2012019208A5 publication Critical patent/JP2012019208A5/ja
Application granted granted Critical
Publication of JP5700665B2 publication Critical patent/JP5700665B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0463—PV modules composed of a plurality of thin film solar cells deposited on the same substrate characterised by special patterning methods to connect the PV cells in a module, e.g. laser cutting of the conductive or active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0465—PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Description

光電変換装置及びその作製方法に関する。
近年、地球温暖化対策として、発電時に二酸化炭素の排出の無い光電変換装置が注目されている。その代表例として、屋外の太陽光で発電する住宅用等の電力供給用太陽電池が知られている。この様な太陽電池は、主に単結晶シリコンや多結晶シリコンなどの結晶性シリコンで形成されており、太陽光の様な高照度の光が照射されたときには効率良く発電できるが、曇天や雨天の場合は極端に発電能力が落ちてしまう問題を有している。また、該太陽電池は、屋内の蛍光灯下などでは、ほとんど発電することができない。
一方で、蛍光灯下などの低照度の環境においても必要量の電力を発電できる太陽電池が知られている。代表的には、蛍光灯の波長領域に高い吸収特性を有する非晶質シリコン太陽電池があり、電卓や腕時計など低消費電力の機器を動作させるために用いられている。
非晶質シリコン太陽電池は、薄膜型の太陽電池であり、低コストで製造できるなどの利点を有する。一方で、薄膜型は構造的に微小な欠陥に弱く、ピンホールや傷などの構造欠陥が電気特性を劣化させる要因となっている。
該構造欠陥は、それ自身の影響で、またはその他の工程に影響して太陽電池の電極間の並列抵抗を低下させ、ショートや、リーク電流を発生させる要因となる。このリーク電流は微少であっても発電電流が小さい低照度下においては、太陽電池の電気特性を著しく悪化させてしまう。
この様な問題を解決する手段として、構造欠陥を含む半導体膜上にフォトレジストを塗布及びプリベークしてフォトレジストを構造欠陥に固定化し、半導体膜上の不要なフォトレジストを紫外光照射により非固定化して現像工程によって取り除き、上下の電極間のショートを防止する方法が特許文献１に開示されている。
特開昭６２─６９５６６号公報
上記構造欠陥は、光電変換層となる領域に偶発的に形成されるものであったが、光電変換装置を集積化するための加工領域にも構造欠陥が発生する場合もある。
なお、本明細書において「構造欠陥」とは、膜の一部が欠損する欠陥のことを言い、結晶構造の乱れなどの結晶欠陥を意味するものではない。
例えば、光電変換層をレーザで分離加工した領域において、その加工時の残渣物や飛散物などが残存している場合や、分離加工領域の底に露出した材質とその上部に形成される膜との密着性が低い場合には、膜剥がれによる構造欠陥が発生することがある。また、分離加工領域は、その壁面が基板に対して略垂直になっており、その領域に形成される膜の被覆性が不良となることがある。この場合は、被覆性の不良部分が構造欠陥となってしまう。この様な現象で発生した構造欠陥は、光電変換装置の上下の電極間でのショートやリーク等を助長させる。すなわち、低照度下における電気特性を悪化させてしまう。
従って、本発明の一態様は、光電変換装置の光電変換層となる領域、及び集積化するための加工領域に形成された構造欠陥を不活性化させ、上下の電極間でのショートやリークを補修することを目的とする。
本発明の一態様は、光電変換層を分離加工する領域及び半導体層に不本意に形成される構造欠陥に対して絶縁樹脂を充填する構造の光電変換装置及びその作製方法に関する。
本明細書で開示する本発明の一態様は、基板上に形成された第１の導電層と、第１の導電層上に形成された一導電型を有する第１の半導体層と、第１の半導体層上に形成された真性半導体からなる第２の半導体層と、第２の半導体層上に形成された一導電型とは逆の導電型を有する第３の半導体層と、第３の半導体層上に形成された第２の導電層と、第１の導電層、第１の半導体層、第２の半導体層、及び第３の半導体層を複数に分離する第１の分離溝と、第１の半導体層、第２の半導体層、及び第３の半導体層を複数に分離する第２の分離溝と、第２の導電層を複数に分離する第３の分離溝と、を有し、第１の半導体層、第２の半導体層、及び第３の半導体層の少なくとも一つ以上に存在する構造欠陥、及び第１の分離溝には、絶縁樹脂が充填されており、第２の分離溝には第２の導電層が形成されていることを特徴とする光電変換装置である。
本明細書において「第１」、「第２」等の数詞の付く用語は、要素を区別するために便宜的に付与しているものであり、数的に限定するものではなく、また配置及び段階の順序を限定するものでもない。
また、基板上に形成された第１の導電層と、第１の導電層上に形成された一導電型を有する第１の半導体層と、第１の半導体層上に形成された真性半導体からなる第２の半導体層と、第２の半導体層上に形成された一導電型とは逆の導電型を有する第３の半導体層と、第３の半導体層上に形成された第２の導電層と、第２の導電層上に形成された第３の導電層と、第１の導電層、第１の半導体層、第２の半導体層、及び第３の半導体層を複数に分離する第１の分離溝と、第２の導電層を複数に分離する第２の分離溝と、第３の導電層が第１の導電層と接続する接続溝と、を有し、第１の半導体層、第２の半導体層、及び第３の半導体層の少なくとも一つ以上に存在する構造欠陥、及び第１の分離溝には、絶縁樹脂が充填されており、第２の分離溝には第２の導電層が形成されていることを特徴とする光電変換装置である。
ここで、上記真性半導体層からなる第２の半導体層は、非晶質シリコンで形成されていることが好ましい。
また、上記絶縁樹脂は、ポジ型の感光性樹脂であることが好ましい。
また、本明細書で開示する本発明の他の一態様は、基板上に第１の導電層を形成し、第１の導電層上に一導電型を有する第１の半導体層を形成し、第１の半導体層上に真性半導体からなる第２の半導体層を形成し、第２の半導体層上に一導電型とは逆の導電型を有する第３の半導体層を形成し、第１の導電層、第１の半導体層、第２の半導体層、及び第３の半導体層を複数に分離する第１の分離溝を形成し、第３の半導体層を覆い、かつ第１の分離溝を充填する様に絶縁樹脂を形成し、絶縁樹脂の不要な領域を除去し、第１の半導体層、第２の半導体層、及び第３の半導体層を複数に分離する第２の分離溝を形成し、第３の半導体層、及び絶縁樹脂を覆い、かつ第２の分離溝を充填する様に第２の導電層を形成し、第２の導電層を複数に分離する第３の分離溝を形成することを特徴とする光電変換装置の作製方法である。
また、本明細書で開示する本発明の他の一態様は、基板上に第１の導電層を形成し、第１の導電層上に一導電型を有する第１の半導体層を形成し、第１の半導体層上に真性半導体からなる第２の半導体層を形成し、第２の半導体層上に一導電型とは逆の導電型を有する第３の半導体層を形成し、第１の導電層、第１の半導体層、第２の半導体層、及び第３の半導体層を複数に分離する第１の分離溝を形成し、第３の半導体層を覆い、かつ第１の分離溝を充填する様に第１の絶縁樹脂を形成し、第１の絶縁樹脂の不要な領域を除去し、第３の半導体層上に第２の絶縁樹脂を島状に形成し、第３の半導体層、第１の絶縁樹脂、第２の絶縁樹脂上に第２の導電層を形成し、第２の導電層を複数に分割する第２の分離溝を形成し、第２の分離溝上に第３の絶縁樹脂を島状に形成し、第２の導電層上に第３の導電層を形成し、第３の導電層と第１の導電層を電気的に接続する接続溝を形成することを特徴とする光電変換装置の作製方法である。
ここで、上記感光性樹脂は、第１の半導体層、第２の半導体層、及び第３の半導体層の少なくとも一つ以上に存在する構造欠陥にも充填される。
また、上記絶縁樹脂、または第１の絶縁樹脂は、ポジ型の感光性樹脂であり、第２の絶縁樹脂は熱硬化性樹脂を用いることが好ましい。
本発明の一態様によって、低照度下においても安定な電力を供給できる光電変換装置を提供することができる。
セルの分離加工領域及び構造欠陥に絶縁樹脂を充填した光電変換装置を説明する断面図。 光電変換装置の作製方法を説明する工程断面図。 光電変換装置の作製方法を説明する工程断面図。 光電変換装置の作製方法を説明する工程断面図。 光電変換装置の作製方法を説明する工程断面図。 光電変換装置の作製方法を説明する工程断面図。 電子機器、及び充放電制御回路を説明するブロック図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略することがある。
（実施の形態１）
本実施の形態では、本発明の一態様である光電変換装置の構造、及びその作製方法について説明する。
図１は、本発明の一態様における光電変換装置の断面図である。本実施の形態における光電変換装置は集積化構造をしており、基板１００、第１の電極１２０、第１の半導体層１４０、第２の半導体層１５０、第３の半導体層１６０、第２の電極１８０、及び絶縁樹脂１９０を含んで構成される。ここでは、３つに分割されたセルを第１の電極１２０及び第２の電極１８０を用いて直列に接続された例を示している。もちろん、セルは３つに限らず、所望の電力が得られる様に実施者が適宜決定すれば良い。
ここで、第１の半導体層１４０、第２の半導体層１５０、及び第３の半導体層１６０の少なくとも１つ以上には、ピンホールや傷などの構造欠陥２００ａ、２００ｂがあり、それを充填する絶縁樹脂１９０が形成されている。この絶縁樹脂１９０が形成されていることにより、構造欠陥２００ａ、２００ｂは不活性化し、上下の電極層間のショートやリークを防ぐことができる。
また、第１の電極１２０、第１の半導体層１４０、第２の半導体層１５０、第３の半導体層１６０を分離する第１の分離溝２２０ａ、２２０ｂ、２２０ｃ、２２０ｄにも絶縁樹脂１９０が形成されている。なお、絶縁樹脂１９０は図示した形状に限らず、構造欠陥２００ａ、２００ｂの壁面や第１の分離溝２２０ａ、２２０ｂ、２２０ｃ、２２０ｄの壁面が覆われていれば良い。
従来、第１の電極１２０を形成するための分離溝は、導電膜のみを分離加工するものであった。この場合には、分離溝に残存する分離加工時の残渣物や飛散物などが影響して、その上部に形成された半導体膜が剥がれやすい状態となっていた。また、分離加工によって露出した基板表面とその上部に形成される半導体膜との密着性が低い場合も同様であり、膜剥がれが起きた領域は構造欠陥となっていた。
また、導電膜のみを分離加工した分離溝は、基板に対してその壁面が略垂直になっており、その領域に形成される半導体膜の被覆性が不良となることがある。また、該壁面の上部には、金属加工のバリの様な突起が形成されることもあり、この部分も被覆性の不良が起こりやすい。これら場合は、被膜性の不良部分が構造欠陥となってしまう。
なお、５インチ角のガラス基板上に透光性導電膜、該透光性導電膜を縦断する分離溝、及びその上部に半導体膜を形成すると、分離溝１本あたり、φ２０μｍ前後の構造欠陥が２乃至６個形成される。
従って、本発明の一態様では、第１の分離溝２２０ａ、２２０ｂ、２２０ｃ、２２０ｄは、第１の電極１２０となる透光性導電膜が分離加工されている領域から連続する様に第１の半導体層１４０、第２の半導体層１５０、第３の半導体層１６０にも形成し、絶縁樹脂１９０を充填して、該分離溝内に該半導体層が形成されない構成とする。この様にすることで、第１の電極１２０と第２の電極１８０の間の絶縁性を高め、ショートやリークを防止することができる。
基板１００には、例えば、青板ガラス、白板ガラス、鉛ガラス、または結晶化ガラスなどのガラス板を用いることができる。また、アルミノシリケートガラス、バリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどの無アルカリガラス基板や石英基板を用いることができる。本実施の形態では、基板１００にガラス基板を用い、該基板側を光入射側とする。
また、基板１００には、樹脂基板を用いることもできる。例えば、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリアミド系合成繊維、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
第１の電極１２０には、例えば、インジウム錫酸化物（ＩＴＯ）、珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、亜鉛を含むインジウム錫酸化物（ＩＺＯ）、ガリウムを含む酸化亜鉛（ＧＺＯ）、アルミニウムを含む酸化亜鉛（ＡＺＯ）、酸化錫（ＳｎＯ２）、フッ素を含む酸化錫（ＦＴＯ）、またはアンチモンを含む酸化錫（ＡＴＯ）等の透光性導電膜を用いることができる。上記透光性導電膜は単層に限らず、異なる膜の積層でも良い。例えば、ＩＴＯとＡＺＯの積層や、ＩＴＯとＦＴＯの積層などを用いることができる。膜厚は総厚で１００ｎｍ以上１０００ｎｍ以下とし、好ましくは４００ｎｍ以上１０００ｎｍ以下とする。また、図示はしていないが、光閉じ込め効果を付与するために第１の電極１２０の表面をテクスチャ構造としても良い。
また、第２の電極１８０には、アルミニウム、チタン、ニッケル、銀、モリブデン、タンタル、タングステン、クロム、銅またはステンレス等の金属膜を用いることができる。金属膜は単層に限らず、異なる膜の積層でも良い。例えば、ステンレスとアルミニウムの積層や、銀とアルミニウムの積層などを用いることができる。膜厚は総厚で１００ｎｍ以上６００ｎｍ以下、好ましくは１００ｎｍ以上３００ｎｍ以下とする。また、カーボンペースト、ニッケルペースト、銀ペースト、モリブデンペースト、銅ペースト等の導電ペーストを用いることもできる。
なお、第２の電極１８０は、上記透光性導電膜と金属膜の積層であっても良い。この場合は、半導体層と接する側を透光性導電膜とすることで、第２の電極１８０に到達した光の反射率を向上させることができる。このとき、該透光性導電膜の膜厚は、１０ｎｍ以上１００ｎｍ以下とすることが好ましい。例えば、基板側からアルミニウム、銀、ＩＴＯの順で形成した積層を用いることができる。
本実施の形態では、基板１００側を光入射側とするため、第１の電極１２０には透光性導電膜であるＩＴＯ、第２の電極１８０にはステンレスとアルミニウムの積層を用いる構成とする。光入射側を基板１００側とは逆の面とした場合は、それぞれの電極に用いる材料を逆にすれば良い。なお、光入射側の電極には透光性導電膜を用いるが、対向する電極の種類は問われず、実施者が適宜選択することができる。
第１の半導体層１４０には一導電型を有する半導体膜を用いることができ、第３の半導体層１６０には第１の半導体層１４０とは逆の導電型を有する半導体膜を用いることができる。本実施の形態では、第１の半導体層１４０にはｐ型のシリコン半導体膜を用い、第３の半導体層１６０にはｎ型のシリコン半導体膜を用いるが、それぞれ逆の導電型を用いても良い。なお、第１の半導体層１４０の膜厚は、５ｎｍ以上３０ｎｍ以下、第３の半導体層１６０の膜厚は、１０ｎｍ以上３０ｎｍ以下とすることが好ましい。また、第１の半導体層１４０及び第３の半導体層１６０には非晶質シリコンを用いることもできるが、より低抵抗の微結晶シリコンまたは多結晶シリコンを用いることが好ましい。
第２の半導体層１５０には、真性半導体を用いる。なお、本明細書において、真性半導体とは、フェルミ準位がバンドギャップの中央に位置する所謂真性半導体の他、半導体に含まれるｐ型若しくはｎ型を付与する不純物が１×１０２０ｃｍ−３以下の濃度であり、暗伝導度に対して光伝導度が１００倍以上である半導体を指す。この真性半導体には、周期表第１３族または第１５族の不純物元素が含まれるものであっても良い。なお、第２の半導体層１５０の膜厚は、１００ｎｍ以上６００ｎｍ以下とすることが好ましい。
第２の半導体層１５０に用いる真性半導体には、非晶質シリコン、微結晶シリコン、多結晶シリコンなどを用いることができる。蛍光灯下の様な低照度の環境で用いる場合は、可視光線に対する光電変換能力が高い非晶質シリコンを用いることが好ましい。
第１の半導体層１４０、第２の半導体層１５０及び第３の半導体層１６０を含む領域に形成された構造欠陥２００ａ、２００ｂ、及び第１の分離溝を充填する絶縁樹脂１９０には、感光性樹脂を用いる。
ここで、構造欠陥２００ａ、２００ｂは、該半導体層を形成する過程において、パーティクル等によって不本意に形成されたピンホールである。なお、図１では、第１の半導体層１４０、第２の半導体層１５０、及び第３の半導体層１６０の３層の半導体層を貫く形で構造欠陥２００ａ、２００ｂを図示しているが、構造欠陥形成過程は様々な現象によるものであり、これに限らない。例えば、第２の半導体層１５０より上に構造欠陥が形成される場合や、第１の電極１２０を含んだ形で構造欠陥が形成される場合などがある。いずれにしても構造欠陥は、本来形成されるべき層が欠損している領域であり、別の層がその領域に入り込む可能性が高い。従って、ショートやリークなどの電気特性を悪化させる要因となってしまう。
なお、膜面に形成された傷も構造欠陥の１つであり、ピンホールと同様に不具合の原因となる。膜面の傷は、主に他の物体との接触で形成される。
次に、本発明の一態様における光電変換装置の作製方法を詳細に説明する。なお、ここでは、構造欠陥の一例として、ピンホールが形成される場合について説明する。
まず、ガラス基板等の基板１００上に第１の電極１２０となる透光性導電膜３２０を形成する。ここでは、スパッタ法を用い、ＩＴＯを５００ｎｍの厚さに形成する。このとき、透光性導電膜３２０上には、偶発的にパーティクル１１０ａ、１１０ｂが付着している（図２（Ａ）参照）。
次に、第１の半導体層１４０として、膜厚３０ｎｍのｐ型の微結晶シリコンを成膜する。本実施の形態では、プラズマＣＶＤ法を用い、ｐ型を付与する不純物を含むドーピングガスを原料ガスに混合してｐ型の微結晶シリコンを形成する。ｐ型を付与する不純物としては、代表的には周期表第１３族元素であるホウ素またはアルミニウムなどが挙げられる。例えば、ジボラン等のドーピングガスをシラン等の原料ガスに混合してｐ型の微結晶シリコンを形成することができる。なお、第１の半導体層１４０は、非晶質シリコンで形成しても良いが、より低抵抗で、かつ透光性導電膜３２０との密着性が良好な微結晶シリコンで形成することが好ましい。
続いて、プラズマＣＶＤ法を用いて、第２の半導体層１５０として膜厚６００ｎｍのｉ型の非晶質シリコンを成膜する。原料ガスには、シランまたはジシランを用いることができ、水素を添加しても良い。このとき、膜中に含まれる大気成分がドナーとなる場合があるため、導電型がよりｉ型に近づくように０．００１ａｔ．％以上０．１ａｔ．％以下のホウ素（Ｂ）を添加しても良い。
更に、プラズマＣＶＤ法を用い、第３の半導体層１６０として膜厚３０ｎｍのｎ型の微結晶シリコンを成膜する。ｎ型の微結晶シリコンは、ｎ型を付与する不純物を含むドーピングガスを原料ガスに混合して形成する。ｎ型を付与する不純物としては、代表的には周期表第１５族元素であるリン、ヒ素、またはアンチモンなどが挙げられる。例えば、ホスフィンなどのドーピングガスをシラン等の原料ガスに混合することで、ｎ型の微結晶シリコンを形成することができる。なお、第３の半導体層１６０は、非晶質シリコンで形成しても良いが、より低抵抗となる微結晶シリコンで形成することが好ましい。
ここで、透光性導電膜３２０上に付着したパーティクル１１０ａ、１１０ｂは、第１の半導体層１４０、第２の半導体層１５０及び第３の半導体層１６０に構造欠陥２００ａ、２００ｂを形成する（図２（Ｂ）参照）。なお、図２（Ｂ）では、該パーティクル及びその上に形成された該半導体層が除去された状態を図示している。
次に、透光性導電膜３２０、第１の半導体層１４０、第２の半導体層１５０及び第３の半導体層１６０を複数に分離する第１の分離溝２２０ａ、２２０ｂ、２２０ｃ、２２０ｄを形成する（図２（Ｃ）参照）。該分離溝は、レーザ加工等で形成することができる。このレーザ加工に用いられるレーザは、赤外光領域の連続発振またはパルス発振レーザを用いることが好ましい。例えば、Ｎｄ−ＹＡＧレーザ（波長１０６４ｎｍ）を用い、ビーム径３０μｍ、出力０．５Ｗ、発振周波数２５ｋＨｚ、スキャン速度２０ｃｍ／ｓｅｃで加工することができる。なお、ここで該分離溝の一部が基板１００に達しても良い。また、この段階で透光性導電膜３２０が分離加工されることにより第１の電極１２０が形成される。
この様に、透光性導電膜と半導体層を積層状態で加工することにより、工程を削減することができる、また、レーザ加工時に発生するパーティクルを低減することもできる。
また、透光性導電膜と半導体層を別々に分離加工しても良い。この場合は、透光性導電膜３２０の形成後にレーザ加工を行って第１の分離溝を形成し、その上部に第１の半導体層１４０、第２の半導体層１５０及び第３の半導体層１６０を形成した後に、第１の分離溝に形成された該半導体層に対して再度レーザ加工を行う。この様な工程を行うことで、図２（Ｃ）と同様な形状を得ることができる。
なお、上記第１の分離溝２２０ａ、２２０ｂ、２２０ｃ、２２０ｄを形成する工程は、半導体層の形成後でなければならない。半導体層上に導電層を形成し、その後に該分離溝を形成する工程とした場合は、構造欠陥２００ａ、２００ｂに該導電層が形成され、ショートやリークの不良となってしまう。
次に、第３の半導体層１６０を覆い、構造欠陥２００ａ、２００ｂ、及び第１の分離溝２２０ａ、２２０ｂ、２２０ｃ、２２０ｄを充填する様に絶縁樹脂１９０を形成する（図２（Ｄ）参照）。絶縁樹脂には感光性樹脂を用いる。例えば、フォトレジストや感光性のポリイミドなどがあり、両者ともその一部を感光させることによって、所望の形状を得ることができる。
本実施の形態では、フォトレジストを用いる。フォトレジストにはポジ型とネガ型があり、どちらを用いても良い。フォトレジストをスピンコータやスリットコータを用いて、０．５μｍ以上５μｍ以下の厚さに形成し、プリベーク後、使用するフォトレジストが感光する波長の光で露光する。例えば、３００ｎｍ以上４００ｎｍ以下の紫外光を用いることができる。
ポジ型フォトレジストの場合は、フォトレジスト側から露光を行い、第３の半導体層表面までのフォトレジストが感光する様に露光時間を調整する。この場合、露光されなかった部分は固定化され、露光された部分は非固定化される。ネガ型フォトレジストの場合は、基板側から露光する。構造欠陥や分離溝の領域は、透光性基板または透光性導電膜を介して露光を行うことができる。この場合、露光された部分が固定化され、露光されなかった部分が非固定化される。
なお、ネガ型の感光性樹脂を使用する場合は、第１の電極１２０が透光性導電膜でなければならない。第１の電極１２０に金属膜を用いると、第１の分離溝２２０ａ、２２０ｂ、２２０ｃ、２２０ｄ以外は遮光されてしまうため、構造欠陥２００ａ、２００ｂに充填された感光性樹脂を露光することができなくなってしまう。また、構造欠陥が半導体層の上層のみに形成されている場合などにおいても、下層の半導体層で遮光されてしまうため、感光性樹脂を露光することができなくなってしまう。また、基板１００側から露光を行うため、第１の電極１２０である透光性導電膜を通して半導体層に紫外光を照射することになる。本実施の形態では、第２の半導体層１５０に非晶質シリコンを用いているため、紫外光の照射は光劣化を助長させることになり、好ましくない。従って、絶縁樹脂１９０として用いる感光性樹脂は、ポジ型であることが好ましい。
次に、現像液で現像することによって、構造欠陥２００ａ、２００ｂ、及び第１の分離溝２２０ａ、２２０ｂ、２２０ｃ、２２０ｄに固定化されたフォトレジスト（絶縁樹脂１９０）を残して、上記非固定化されたフォトレジストを除去することができる（図３（Ａ）参照）。その後、ポストベークを行い、フォトレジストを化学的に安定化させる。
次に、第１の半導体層１４０、第２の半導体層１５０及び第３の半導体層１６０を複数に分離する第２の分離溝２６０ａ、２６０ｂ、２６０ｃを形成する（図３（Ｂ）参照）。該分離溝は、レーザ加工等で形成することができる。このレーザ加工に用いられるレーザは、可視光領域または赤外光領域の連続発振またはパルス発振レーザを用いることが好ましい。例えば、Ｎｄ−ＹＡＧレーザの第２高調波（波長５３２ｎｍ）を用い、ビーム径３０μｍ、出力０．０５Ｗ、発振周波数２０ｋＨｚ、ステージスキャン速度５０ｃｍ／ｓｅｃで加工することができる。
次に、第２の電極１８０となる導電膜３８０を形成する。ここでは、膜厚５ｎｍのステンレスと膜厚３００ｎｍのアルミニウムの積層を用いる。なお、第３の半導体層１６０と接する側をステンレスとする（図３（Ｃ）参照）。
そして、導電膜３８０を複数に分離する第３の分離溝２８０ａ、２８０ｂ、２８０ｃを形成する（図３（Ｄ）参照）。該分離溝は、レーザ加工等で形成することができる。このレーザ加工に用いられるレーザは、可視光領域または赤外光領域の連続発振またはパルス発振レーザを用いることが好ましい。例えば、Ｎｄ−ＹＡＧレーザの第２高調波（波長５３２ｎｍ）を用い、ビーム径３０μｍ、出力０．０５Ｗ、発振周波数２０ｋＨｚ、ステージスキャン速度５０ｃｍ／ｓｅｃで加工することができる。なお、この段階で導電膜３８０が分離加工されることにより第２の電極１８０が形成される。
ここで、上記レーザ加工時にレーザが照射される領域の半導体層が除去されても良い。
なお、第２の電極１８０はスクリーン印刷で形成しても良い。その場合は、カーボンペースト、ニッケルペースト、銀ペースト、モリブデンペースト等の導電ペーストを用いることができる。また、スクリーン印刷では所望の形状を直接形成することができるため、上記レーザ加工を行わなくとも第３の分離溝２８０ａ、２８０ｂ、２８０ｃは形成される。
なお、図示はしないが、信頼性を向上させるための保護絶縁層を電力を外部に取り出すための端子部分（第２の電極１８０の一部）を除いて、第２の電極１８０を覆い、第３の分離溝２８０ａ、２８０ｂ、２８０ｃを充填するように形成しても良い。該保護絶縁層には無機膜や絶縁樹脂を用いることができる。
以上の工程により、構造欠陥が少なく、低照度下においても安定に発電することのできる光電変換装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる光電変換装置及びその作製方法について説明する。
なお、本実施の形態では、実施の形態１で説明した例とは異なり、基板側とは逆側を光入射側とする構成を例として説明する。本実施の形態で説明する光電変換装置の構成に用いることのできる材料は、実施の形態１で説明した光電変換装置と同じ材料を用いることができる。また、本実施の形態においても、構造欠陥の一例としてピンホールを用いた説明を行うが、傷に対する対処も同様である。
まず、基板１００上に第１の電極４２０となる導電膜３８０を形成する。ここでは、基板１００に樹脂材料のポリエチレンナフタレート（ＰＥＮ）基板を用いる。基板１００の厚さは特に限定しないが、例えば１００μｍ前後の薄いものを用いれば、Ｒｏｌｌ−ｔｏ−Ｒｏｌｌプロセスを行うことができる。
Ｒｏｌｌ−ｔｏ−Ｒｏｌｌプロセスには、スパッタ法やプラズマＣＶＤ法などの成膜工程だけでなく、スクリーン印刷法やレーザ加工法などの工程も含まれる。従って、光電変換装置のほぼ全ての製造工程をＲｏｌｌ−ｔｏ−Ｒｏｌｌプロセスで行うこともできる。また、途中までの工程をＲｏｌｌ−ｔｏ−Ｒｏｌｌプロセスで行い、シート状に分断して、その後の工程をシート単位で行っても良い。例えば、分断したシートをセラミックや金属、またはそれらの複合体等で形成された枠に貼付けることで、ガラス基板等と同様に取り扱うことができる。
導電膜３８０はスパッタ法で形成する。導電膜３８０には、実施の形態１に示した第２の電極１８０と同様の材料を用いることができる。ここでは、導電膜３８０に、膜厚３００ｎｍのアルミニウム、膜厚５ｎｍのステンレスを基板１００側から順に積層した金属膜を用いる。
以降、導電膜３８０が形成された後に、パーティクル１１０が偶発的に導電膜３８０上に付着する例として説明する（図４（Ａ）参照）。パーティクル１１０は一例として球状のものを図示したが、サイズ、形状、材料を問わず、様々な形態がある。
次に、第１の半導体層４４０として、膜厚３０ｎｍのｎ型の微結晶シリコン、第２の半導体層４５０として、膜厚６００ｎｍのｉ型の非晶質シリコン、第３の半導体層４６０として膜厚３０ｎｍのｐ型の微結晶シリコンを順にプラズマＣＶＤ法を用いて成膜する。ここで、パーティクル１１０が妨げとなって構造欠陥５００が形成される。
パーティクル１１０は、不安定な状態で第１の電極４２０に付着しているため、僅かな振動や気流などによって移動することがある。また、洗浄工程などを経て意図的に取り除かれることもある。この様な状態が、図４（Ｂ）に相当する。
次に、導電膜３８０、第１の半導体層４４０、第２の半導体層４５０及び第３の半導体層４６０を複数に分離する第１の分離溝５２０ａ、５２０ｂ、５２０ｃを形成する（図４（Ｃ）参照）。該分離溝は、実施の形態１の第１の分離溝２２０ａ、２２０ｂ、２２０ｃ、２２０ｄを形成するレーザ加工法で形成することができる。なお、ここで該分離溝の一部が基板１００に達しても良い。また、この段階で導電膜３８０が分離加工されることにより第１の電極４２０が形成される。
次に、第３の半導体層４６０を覆い、構造欠陥５００及び第１の分離溝５２０ａ、５２０ｂ、５２０ｃを充填する様に第１の絶縁樹脂４９０を形成する（図４（Ｄ）参照）。第１の絶縁樹脂４９０には、実施の形態１で示した絶縁樹脂１９０を用いることができる。本実施の形態では、実施の形態１と同様に、フォトレジストを形成し、感光及び現像を行うことによって、不要なフォトレジストを除去する。その後ポストベークを行うことによって、構造欠陥５００及び第１の分離溝５２０ａ、５２０ｂ、５２０ｃに充填されたフォトレジスト（第１の絶縁樹脂４９０）を安定化する（図５（Ａ）参照）。
次に、第３の半導体層４６０上に第２の絶縁樹脂６００ａ、６００ｂ、６００ｃを形成する（図５（Ｂ）参照）。第２の絶縁樹脂６００ａ、６００ｂ、６００ｃは、その上部に形成する透光性導電膜をレーザ加工する際のストッパーとして作用する。
該絶縁樹脂はスクリーン印刷法で形成することが好ましく、例えば、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、アクリル樹脂、ポリイミド樹脂などの熱硬化性樹脂を用いることができる。本実施の形態では、エポキシ樹脂を用いる。また、該樹脂は、上述したレーザ光の吸収を助長させるために黒色であることが好ましい。
次に、第３の半導体層４６０、第１の絶縁樹脂４９０及び第２の絶縁樹脂６００ａ、６００ｂ、６００ｃ上に透光性導電膜３２０をスパッタ法で形成する（図５（Ｃ）参照）。透光性導電膜３２０には、実施の形態１に示した第１の電極１２０と同様の材料を用いることができる。ここでは、膜厚１００ｎｍのＩＴＯを用いる。
次に、第２の絶縁樹脂６００ａ、６００ｂ、６００ｃと透光性導電膜３２０の積層部に対してレーザ加工を行い、第２の分離溝６４０ａ、６４０ｂ、６４０ｃを形成する（図５（Ｄ）参照）。該分離溝は、実施の形態１の第１の分離溝２２０ａ、２２０ｂ、２２０ｃ、２２０ｄを形成するレーザ加工法で形成することができる。なお、ここで第２の絶縁樹脂６００ａ、６００ｂ、６００ｃの一部に溝が形成されても良い。また、この段階で透光性導電膜３２０が分離加工されることにより第２の電極４８０が形成される。
次に、第２の分離溝６４０ａ、６４０ｂ、６４０ｃを封止する第３の絶縁樹脂６６０ａ、６６０ｂ、６６０ｃを形成する（図６（Ａ）参照）。該絶縁樹脂は、第２の絶縁樹脂６００ａ、６００ｂ、６００ｃと同様の方法及び材料で形成することができる。
次に、第２の電極４８０と接する様に第３の電極６８０ａ、６８０ｂ、６８０ｃを形成する（図６（Ｂ）参照）。第３の電極６８０ａ、６８０ｂ、６８０ｃは、スクリーン印刷法で形成することができる。材料としては、熱硬化性の導電ペーストを用いることが好ましく、例えば、銀ペースト等を用いることができる。
その後、第３の電極６８０ａ、６８０ｂ、６８０ｃ上からレーザ光を照射し、接続溝７００ａ、７００ｂ、７００ｃを形成する（図６（Ｃ）参照）。該接続溝は、各セルの第３の電極６８０ａ、６８０ｂ、６８０ｃのそれぞれと第１の電極４２０を溶着して電気的に接続する領域である。なお、該接続溝は、第１の電極４２０、第１の半導体層４４０、第２の半導体層４５０及び第３の半導体層４６０に分離溝を形成し、該分離溝を充填するように第３の電極６８０ａ、６８０ｂ、６８０ｃを形成したものであっても良い。
ここで、第３の電極６８０ａは、隣接するセルの第１の電極４２０を表面側に取り出すための取り出し電極として作用する。また、第３の電極６８０ｂは、隣接するセルを直列に接続する接続電極として作用する。そして、第３の電極６８０ｃは、該電極が接続されたセルの第２の電極４８０の取り出し電極として作用する。ここで、接続溝７００ｃは形成しなくても取り出し電極として作用するが、第３の電極６８０ｃの一部は、第１の電極４２０と接続することで抵抗を下げることができるため、接続溝７００ｃを形成することが好ましい。なお、本実施の形態では、２つのセルを直列に接続する集積化工程を例として説明しているが、集積化するセルの数はこれに限らず、実施者が適宜決定できる。
また、図６（Ｄ）に示す様に、第３の電極６８０ｂ及び第３の電極６８０ｃのそれぞれの一部を隣接するセルの方向に向かって延在させたグリッド電極７２０を形成しても良い。グリッド電極７２０を形成することで抵抗損失を低減でき、特に高照度下での電気特性を向上させることができる。なお、グリッド電極７２０は、図面の奥行き方向に間隔を空けて形成するため、受光面の全体を覆うものではない。図６（Ｄ）は、グリッド電極７２０が形成されている領域の断面図を示したものである。
また、図示はしないが、信頼性を向上させるために封止樹脂として、透光性絶縁樹脂を受光面側に設けても良い。該封止樹脂は、スクリーン印刷法で形成することができ、熱硬化性のエポキシ樹脂やフェノール樹脂などを用いることができる。
以上の工程をもって、高歩留まりでショートやリークなどの不良を極力抑えることのできる集積型の光電変換装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本明細書に開示する光電変換装置は、さまざまな電子機器に用いることができる。本実施の形態では、その一例として、電子書籍の電源として用いる例を説明する。
図７（Ａ）は電子書籍（Ｅ−ｂｏｏｋともいう）であり、筐体９６３０、表示部９６３１、操作キー９６３２、光電変換装置９６３３、充放電制御回路９６３４を有することができる。図７（Ａ）に示した電子書籍は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付または時刻などを表示部に表示する機能、表示部に表示した情報を操作または編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。なお、図７（Ａ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６、ＤＣＤＣコンバータ９６３７を有する構成について示している。光電変換装置９６３３として、他の実施の形態で示した光電変換装置を用いることにより、低照度下でも効率良く発電することができるため、屋内においても商用電源が不要な電子書籍を構成することができる。
図７（Ａ）に示す電子書籍は、表示部９６３１を半透過型または反射型の液晶表示装置とすることで、消費電力を抑えることができる。なお、光電変換装置９６３３は、図示した領域に限らず、筐体９６３０の空きスペース（表面や裏面）に適宜設けることができる。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図７（Ａ）に示す充放電制御回路９６３４の構成及び動作について、図７（Ｂ）のブロック図を用いて説明する。図７（Ｂ）には、光電変換装置９６３３、充放電制御回路９６３４、表示部９６３１について示している。ここで、充放電制御回路９６３４は、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、ＤＣＤＣコンバータ９６３７、スイッチＳＷ１乃至ＳＷ３を含んでいる。
まず、外光により光電変換装置９６３３が発電する場合の動作の例について説明する。光電変換装置で発電した電力は、バッテリー９６３５を充電するための好適な電圧となるよう、ＤＣＤＣコンバータ９６３６で昇圧または降圧がなされる。そして、表示部９６３１で表示を行う際には、スイッチＳＷ１をオンし、ＤＣＤＣコンバータ９６３７で表示部９６３１に必要な電圧に昇圧または降圧して、表示部９６３１に電力供給を行う。一方、表示部９６３１での表示を行わない際には、ＳＷ１をオフ、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
次いで、外光が乏しく、光電変換装置９６３３による発電がされない場合の動作の例について説明する。バッテリー９６３５に蓄電された電力は、スイッチＳＷ３をオンにすることでＤＣＤＣコンバータ９６３７により表示部９６３１に必要な電圧に昇圧または降圧がなされ、表示部９６３１に供給される。
なお、本実施の形態では、光電変換装置と表示部との間にＤＣＤＣコンバータを２つ設けた構成としているが、光電変換装置から表示部への電源供給、光電変換装置からバッテリーへの充電、またはバッテリーから表示部への電源供給が直接行える様な構成では、その間のＤＣＤＣコンバータを省いても良い。
なお、発電手段の一例として光電変換装置９６３３のみを用いる例を示したが、光電変換装置９６３３と構成の異なる光電変換装置との組み合わせによりバッテリー９６３５を充電する構成であっても良い。また、光電変換装置９６３３と他の発電手段との組み合わせであっても良い。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
１００ 基板
１１０ パーティクル
１１０ａ パーティクル
１１０ｂ パーティクル
１２０ 第１の電極
１４０ 第１の半導体層
１５０ 第２の半導体層
１６０ 第３の半導体層
１８０ 第２の電極
１９０ 絶縁樹脂
２００ａ 構造欠陥
２００ｂ 構造欠陥
２２０ａ 第１の分離溝
２２０ｂ 第１の分離溝
２２０ｃ 第１の分離溝
２２０ｄ 第１の分離溝
２６０ａ 第２の分離溝
２６０ｂ 第２の分離溝
２６０ｃ 第２の分離溝
２８０ａ 第３の分離溝
２８０ｂ 第３の分離溝
２８０ｃ 第３の分離溝
３２０ 透光性導電膜
３８０ 導電膜
４２０ 第１の電極
４４０ 第１の半導体層
４５０ 第２の半導体層
４６０ 第３の半導体層
４８０ 第２の電極
４９０ 第１の絶縁樹脂
５００ 構造欠陥
５２０ａ 第１の分離溝
５２０ｂ 第２の分離溝
５２０ｃ 第３の分離溝
６００ａ 第２の絶縁樹脂
６００ｂ 第２の絶縁樹脂
６００ｃ 第２の絶縁樹脂
６４０ａ 第２の分離溝
６４０ｂ 第２の分離溝
６４０ｃ 第２の分離溝
６６０ａ 第３の絶縁樹脂
６６０ｂ 第３の絶縁樹脂
６６０ｃ 第３の絶縁樹脂
６８０ａ 第３の電極
６８０ｂ 第３の電極
６８０ｃ 第３の電極
７００ａ 接続溝
７００ｂ 接続溝
７００ｃ 接続溝
７２０ グリッド電極
９６３０ 筐体
９６３１ 表示部
９６３２ 操作キー
９６３３ 光電変換装置
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ ＤＣＤＣコンバータ

Claims (1)

  1. 基板上に第１の導電層を形成し、
    前記第１の導電層上に一導電型を有する第１の半導体層を形成し、
    前記第１の半導体層上に真性半導体からなる第２の半導体層を形成し、
    前記第２の半導体層上に前記第１の半導体層とは逆の導電型を有する第３の半導体層を形成し、
    前記第１の導電層、前記第１の半導体層、前記第２の半導体層、及び前記第３の半導体層を複数に分離する第１の分離溝を形成し、
    前記第３の半導体層を覆い、かつ前記第１の分離溝を充填するように絶縁樹脂を形成し、
    前記絶縁樹脂の不要な領域を除去し、
    前記第１の半導体層、前記第２の半導体層、及び前記第３の半導体層を複数に分離する第２の分離溝を形成し、
    前記第３の半導体層、及び前記絶縁樹脂を覆い、かつ前記第２の分離溝を充填するように第２の導電層を形成し、
    前記第２の導電層を複数に分離する第３の分離溝を形成する光電変換装置の作製方法であって、
    前記絶縁樹脂は、前記第１の半導体層、前記第２の半導体層、及び前記第３の半導体層を含む領域、またはその領域の一部に存在する構造欠陥を充填するように形成されることを特徴とする光電変換装置の作製方法。
JP2011128179A 2010-06-09 2011-06-08 光電変換装置の作製方法 Expired - Fee Related JP5700665B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011128179A JP5700665B2 (ja) 2010-06-09 2011-06-08 光電変換装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010131841 2010-06-09
JP2010131841 2010-06-09
JP2011128179A JP5700665B2 (ja) 2010-06-09 2011-06-08 光電変換装置の作製方法

Publications (3)

Publication Number Publication Date
JP2012019208A JP2012019208A (ja) 2012-01-26
JP2012019208A5 JP2012019208A5 (ja) 2014-05-22
JP5700665B2 true JP5700665B2 (ja) 2015-04-15

Family

ID=45095240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011128179A Expired - Fee Related JP5700665B2 (ja) 2010-06-09 2011-06-08 光電変換装置の作製方法

Country Status (2)

Country Link
US (1) US20110303272A1 (ja)
JP (1) JP5700665B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5912404B2 (ja) 2010-10-29 2016-04-27 株式会社半導体エネルギー研究所 光電変換装置
KR20130136739A (ko) * 2012-06-05 2013-12-13 엘지이노텍 주식회사 태양전지 및 이의 제조방법
KR101393743B1 (ko) * 2012-06-28 2014-05-13 엘지이노텍 주식회사 태양전지 및 이의 제조 방법
KR102497067B1 (ko) * 2017-11-30 2023-02-06 차이나 트라이엄프 인터내셔널 엔지니어링 컴퍼니 리미티드 추가 도전성 라인을 갖는 박막 장치 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6254478A (ja) * 1985-08-24 1987-03-10 Semiconductor Energy Lab Co Ltd 光電変換装置
JPS6269566A (ja) * 1985-09-21 1987-03-30 Semiconductor Energy Lab Co Ltd 光電変換装置作製方法
JPS6284569A (ja) * 1985-10-08 1987-04-18 Sanyo Electric Co Ltd 光起電力装置の製造方法
US4981525A (en) * 1988-02-19 1991-01-01 Sanyo Electric Co., Ltd. Photovoltaic device
AU8872891A (en) * 1990-10-15 1992-05-20 United Solar Systems Corporation Monolithic solar cell array and method for its manufacture
JPH04336471A (ja) * 1991-05-13 1992-11-24 Canon Inc 半導体薄膜のピンホールの除去方法
US6720576B1 (en) * 1992-09-11 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Plasma processing method and photoelectric conversion device
US5385848A (en) * 1993-09-20 1995-01-31 Iowa Thin Film Technologies, Inc Method for fabricating an interconnected array of semiconductor devices
TW387152B (en) * 1996-07-24 2000-04-11 Tdk Corp Solar battery and manufacturing method thereof
US7276453B2 (en) * 2004-08-10 2007-10-02 E.I. Du Pont De Nemours And Company Methods for forming an undercut region and electronic devices incorporating the same
US20070079866A1 (en) * 2005-10-07 2007-04-12 Applied Materials, Inc. System and method for making an improved thin film solar cell interconnect
JP2010514184A (ja) * 2006-12-21 2010-04-30 ヘリアンソス，ビー．ブイ． 太陽電池から太陽電池サブセルをつくる方法
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2012019208A (ja) 2012-01-26
US20110303272A1 (en) 2011-12-15

Similar Documents

Publication Publication Date Title
JP5913534B2 (ja) 光電変換装置
JP5700665B2 (ja) 光電変換装置の作製方法
KR101139453B1 (ko) 박막형 태양전지 및 그 제조방법
CN102239571B (zh) 薄膜光电变换装置的制造方法
JP2015119634A (ja) 光起電性装置及びその製造方法
JP2012074676A (ja) 太陽電池パネル、腕時計、および太陽電池パネルの製造方法
JP4266840B2 (ja) 太陽電池モジュール
JP5711596B2 (ja) 光電変換装置の作製方法
US9214587B2 (en) Photoelectric conversion module and manufacturing method thereof
US9087953B2 (en) Solar cell module and method for manufacturing the same
TW201316537A (zh) 用來製造穿透式太陽能電池模組的方法
JP3220300U (ja) 太陽電池及びその製造方法
KR101241714B1 (ko) 태양전지 및 그의 수리방법
JP2011181826A (ja) 光電変換装置の製造方法
JP2009071192A (ja) 光電変換装置、及びその製造方法
EP2458651A2 (en) Laser apparatus and method for manufacturing a solar cell module using the same
CN115207147B (zh) 太阳能电池模块与太阳能电池显示装置
JP2016033932A (ja) 太陽電池モジュールおよび太陽電池モジュールの製造方法
JP2009224757A (ja) 光電変換装置
TW201633553A (zh) 太陽能電池、太陽能電池模組及其製作方法
JP5134075B2 (ja) 薄膜太陽電池の製造方法
TWI581443B (zh) 太陽能模組及其製造方法
WO2015045263A1 (ja) 太陽電池及び太陽電池モジュール
JP2005311180A (ja) 単位薄膜太陽電池内の微小欠陥部除去方法および薄膜太陽電池モジュールの製造方法
JP2014003275A (ja) 薄膜太陽電池及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150213

R150 Certificate of patent or registration of utility model

Ref document number: 5700665

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees