JP5700582B2 - マルチプロセッサの完全な相互アクセス方法及びシステム - Google Patents
マルチプロセッサの完全な相互アクセス方法及びシステム Download PDFInfo
- Publication number
- JP5700582B2 JP5700582B2 JP2012546318A JP2012546318A JP5700582B2 JP 5700582 B2 JP5700582 B2 JP 5700582B2 JP 2012546318 A JP2012546318 A JP 2012546318A JP 2012546318 A JP2012546318 A JP 2012546318A JP 5700582 B2 JP5700582 B2 JP 5700582B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- bus
- module
- address
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 22
- 230000015654 memory Effects 0.000 claims description 78
- 238000013507 mapping Methods 0.000 claims description 49
- 230000002093 peripheral effect Effects 0.000 claims description 38
- 238000004891 communication Methods 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 13
- 230000007246 mechanism Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000006386 memory function Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Stored Programmes (AREA)
Description
独立したブートメモリと、独立したアドレスマッピングモジュールとを、各プロセッサに割り当て、
いずれか1つのプロセッサが起動した後、アドレスマッピングモジュールにより、複数のプロセッサ間の相互アクセスを実現する
マルチプロセッサの完全な相互アクセス方法を提供する。
アドレスマッピングモジュールが、プロセッサが送信した論理アドレスを、別のプロセッサが認識可能な物理アドレスに変換して、マルチプロセッサ間の相互アクセスを実現することである。
1以上のプロセッサを含み、システム内部の全てのデータを処理するマルチプロセッサモジュールと、
マルチプロセッサモジュールに含まれる1つのプロセッサから送信された論理アドレスを、別のプロセッサが識別可能な対応する物理アドレスに変換する1以上のアドレスマッピングモジュールと、
データ、データアドレス及び制御信号を伝送するオンチップ相互接続バスと、
メインメモリと、1以上のブートメモリとを含み、アプリケーションプログラム及びデータを格納するメモリモジュールとを含み、
各プロセッサは、1つのブートメモリと、1つのアドレスマッピングモジュールとに対応する。
各メールボックスは、各2つのプロセッサの間に配置され、2つのプロセッサの間の通信を共有し、
周辺制御装置は、他の周辺装置を搭載する。
起動モジュールは、各プロセッサを起動可能とし、
DMAモジュールは、データを搬送する。
レベル1のバスは、マルチプロセッサモジュールと、メモリモジュールとを接続し、
レベル2以上の下位のバスは、上位のバスと周辺制御装置とを接続し、上位のバスとメールボックスとを接続する。
Claims (10)
- 独立したブートメモリと、独立したアドレスマッピングモジュールとを、各プロセッサに割り当て、
いずれか1つのプロセッサが起動した後、アドレスマッピングモジュールにより、1つのプロセッサに対応する各スレーブ装置のアドレス空間を、他の1つのプロセッサに対応する各スレーブ装置のアドレス空間にマッピングすることにより、1つのプロセッサが送信する、アクセス対象の論理アドレスが、他の1つのプロセッサの各スレーブ装置の物理アドレスに対応するようにして、複数のプロセッサ間の相互アクセスを実現する
マルチプロセッサの完全な相互アクセス方法。 - さらに、前記プロセッサが起動する前に、電源をオンした後、各プロセッサを起動可能にする
請求項1に記載の方法。 - さらに、プロセッサが起動して初期化するとき、アドレスマッピングモジュールにより、各プロセッサの先頭アドレスを、プロセッサに対応するブートメモリにマッピングする
請求項2に記載の方法。 - さらに、各2つのプロセッサの間の通信を共有するためのメールボックスを設定する
請求項1〜3のいずれか1項に記載の方法。 - 1以上のプロセッサを含み、システム内部の全てのデータを処理するマルチプロセッサモジュールと、
マルチプロセッサモジュールに含まれる1つのプロセッサに対応する各スレーブ装置のアドレス空間を、他の1つのプロセッサに対応する各スレーブ装置のアドレス空間にマッピングすることにより、1つのプロセッサが送信する、アクセス対象の論理アドレスが、他の1つのプロセッサの各スレーブ装置の物理アドレスに対応するようにする1以上のアドレスマッピングモジュールと、
データ、データアドレス及び制御信号を伝送するオンチップ相互接続バスと、
メインメモリと、1以上のブートメモリとを含み、アプリケーションプログラム及びデータを格納するメモリモジュールとを含み、
各プロセッサは、1つのブートメモリと、1つのアドレスマッピングモジュールとに対応する
マルチプロセッサの完全な相互アクセスシステム。 - 少なくとも1つのメールボックス及び/又は少なくとも1つの周辺制御装置を更に含み、
各メールボックスは、各2つのプロセッサの間に配置され、2つのプロセッサの間の通信を共有し、
周辺制御装置は、他の周辺装置を搭載する
請求項5に記載のシステム。 - 起動モジュール及び/又はダイレクトメモリアクセス(DMA:Direct Memory Access)モジュールを更に含み、
起動モジュールは、各プロセッサを起動可能とし、
DMAモジュールは、データを搬送する
請求項5又は6に記載のシステム。 - 前記オンチップ相互接続バスは、少なくとも1つのレベルのバスを含み、
レベル1のバスは、マルチプロセッサモジュールと、メモリモジュールとを接続し、
レベル2以上の下位のバスは、上位のバスと周辺制御装置とを接続し、上位のバスとメールボックスとを接続する
請求項7に記載のシステム。 - 2つのレベルのバス同士を接続するブリッジを更に含む
請求項8に記載のシステム。 - レベル1のバスを経由せずにレベル2のバスに直接アクセスする通信伝送路をプロセッサに提供するバイパスモジュールを更に含む
請求項9に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910261740.X | 2009-12-29 | ||
CN200910261740XA CN102110072B (zh) | 2009-12-29 | 2009-12-29 | 一种多处理器完全互访的方法及系统 |
PCT/CN2010/073583 WO2010148931A1 (zh) | 2009-12-29 | 2010-06-04 | 一种多处理器完全互访的方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013516010A JP2013516010A (ja) | 2013-05-09 |
JP5700582B2 true JP5700582B2 (ja) | 2015-04-15 |
Family
ID=43385984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012546318A Active JP5700582B2 (ja) | 2009-12-29 | 2010-06-04 | マルチプロセッサの完全な相互アクセス方法及びシステム |
Country Status (6)
Country | Link |
---|---|
US (1) | US20120290763A1 (ja) |
EP (1) | EP2506150A4 (ja) |
JP (1) | JP5700582B2 (ja) |
KR (1) | KR101472644B1 (ja) |
CN (1) | CN102110072B (ja) |
WO (1) | WO2010148931A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI409642B (zh) * | 2009-12-25 | 2013-09-21 | Asustek Comp Inc | 具有橋接器之電腦系統 |
KR20120046461A (ko) * | 2010-11-02 | 2012-05-10 | 삼성전자주식회사 | 인터페이스 장치 및 이를 포함하는 시스템 |
CN104714923B (zh) | 2013-12-17 | 2018-04-20 | 华为技术有限公司 | 一种实现设备共享的方法和装置 |
KR102116096B1 (ko) | 2013-12-20 | 2020-05-27 | 한화테크윈 주식회사 | 다중시스템 및 이의 부팅 방법 |
CN105808498B (zh) * | 2014-12-30 | 2018-06-08 | 展讯通信(上海)有限公司 | 非对称多处理器通信方法及装置 |
CN110874212B (zh) | 2015-06-30 | 2021-08-20 | 华为技术有限公司 | 一种硬件加速方法、编译器以及设备 |
US9965410B2 (en) | 2016-01-21 | 2018-05-08 | Qualcomm Incorporated | Priority-based data communication over multiple communication buses |
CN106844271A (zh) * | 2017-03-13 | 2017-06-13 | 郑州云海信息技术有限公司 | 一种系统验证平台及方法 |
US20180314629A1 (en) * | 2017-04-27 | 2018-11-01 | British Cayman Islands Intelligo Technology Inc. | Managing parallel access to a plurality of flash memories |
US11301397B2 (en) | 2018-04-24 | 2022-04-12 | Technion Research & Development Foundation Limited | Multiple processor computing device with configurable electrical connectivity to peripherals |
CN109933553B (zh) * | 2019-02-28 | 2020-09-29 | 厦门码灵半导体技术有限公司 | 一种控制系统及其设计方法、一组控制系统、电子装置 |
CN110265029A (zh) * | 2019-06-21 | 2019-09-20 | 百度在线网络技术(北京)有限公司 | 语音芯片和电子设备 |
CN110688328B (zh) * | 2019-09-27 | 2023-03-14 | 山东华芯半导体有限公司 | 一种axi总线分主机映射集的可配置重映射实现方法 |
CN111666104B (zh) * | 2020-06-11 | 2023-12-19 | 江苏华创微系统有限公司 | 一种支持从RapidI/O启动的DSP处理器设计方法 |
CN111427836B (zh) * | 2020-06-11 | 2020-11-13 | 杭州万高科技股份有限公司 | 一种总线资源配置调整的异构多核处理器 |
CN112231269A (zh) * | 2020-09-29 | 2021-01-15 | 深圳宏芯宇电子股份有限公司 | 多处理器系统数据处理方法及多处理器系统 |
CN112540949A (zh) * | 2020-12-17 | 2021-03-23 | 北京航天测控技术有限公司 | 一种数据传输系统 |
CN113312303B (zh) * | 2021-04-30 | 2022-10-21 | 展讯通信(上海)有限公司 | 处理器微架构系统、SoC芯片及低功耗智能设备 |
CN113703958B (zh) * | 2021-07-15 | 2024-03-29 | 山东云海国创云计算装备产业创新中心有限公司 | 多架构处理器间的数据访问方法、装置、设备及存储介质 |
CN113778538A (zh) * | 2021-09-13 | 2021-12-10 | 讯牧信息科技(上海)有限公司 | 多处理器系统及其启动方法 |
WO2023101295A1 (ko) * | 2021-12-02 | 2023-06-08 | 삼성전자 주식회사 | 복수의 코어를 사용하여 운영체제를 부팅하는 전자 장치 및 그의 동작 방법 |
CN115374046B (zh) * | 2022-10-21 | 2023-03-14 | 山东云海国创云计算装备产业创新中心有限公司 | 一种多处理器数据交互方法、装置、设备及存储介质 |
CN116010332B (zh) * | 2023-03-28 | 2023-06-16 | 苏州旗芯微半导体有限公司 | 多核SoC系统及其内存通信方法 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62206658A (ja) * | 1986-03-07 | 1987-09-11 | Hitachi Ltd | 記憶管理装置 |
IT1228728B (it) * | 1989-03-15 | 1991-07-03 | Bull Hn Information Syst | Sistema multiprocessore con replicazione di dati globali e due livelli di unita' di traduzione indirizzi. |
JP3102495B2 (ja) * | 1989-12-28 | 2000-10-23 | 株式会社日立製作所 | 仮想記憶管理方法 |
DE69022716T2 (de) * | 1990-03-19 | 1996-03-14 | Bull Hn Information Syst | Mehrrechnersystem mit verteilten gemeinsamen Betriebsmitteln und dynamischer und selektiver Vervielfältigung globaler Daten und Verfahren dafür. |
US5465344A (en) * | 1990-08-20 | 1995-11-07 | Matsushita Electric Industrial Co., Ltd. | Microprocessor with dual-port cache memory for reducing penalty of consecutive memory address accesses |
JP2819982B2 (ja) * | 1993-03-18 | 1998-11-05 | 株式会社日立製作所 | 範囲指定可能なキャッシュ一致保証機能を有するマルチプロセッサシステム |
US5617537A (en) * | 1993-10-05 | 1997-04-01 | Nippon Telegraph And Telephone Corporation | Message passing system for distributed shared memory multiprocessor system and message passing method using the same |
JP2625385B2 (ja) * | 1994-06-30 | 1997-07-02 | 日本電気株式会社 | マルチプロセッサシステム |
US5920891A (en) * | 1996-05-20 | 1999-07-06 | Advanced Micro Devices, Inc. | Architecture and method for controlling a cache memory |
EP1408416A2 (en) * | 1996-07-02 | 2004-04-14 | Sun Microsystems, Inc. | Extended symmetrical multiprocessor architecture |
CN1293494C (zh) * | 1999-09-09 | 2007-01-03 | 上海贝尔有限公司 | 主从式多处理器系统中的通信接口 |
US7509391B1 (en) * | 1999-11-23 | 2009-03-24 | Texas Instruments Incorporated | Unified memory management system for multi processor heterogeneous architecture |
JP2001243115A (ja) * | 2000-02-29 | 2001-09-07 | Mitsubishi Electric Corp | 計算機システム |
US6505269B1 (en) * | 2000-05-16 | 2003-01-07 | Cisco Technology, Inc. | Dynamic addressing mapping to eliminate memory resource contention in a symmetric multiprocessor system |
US6813522B1 (en) * | 2000-12-29 | 2004-11-02 | Emc Corporation | Method of sharing memory in a multi-processor system including a cloning of code and data |
US20020138156A1 (en) * | 2001-01-25 | 2002-09-26 | Wong Isaac H. | System of connecting multiple processors in cascade |
US6874014B2 (en) * | 2001-05-29 | 2005-03-29 | Hewlett-Packard Development Company, L.P. | Chip multiprocessor with multiple operating systems |
US6961941B1 (en) * | 2001-06-08 | 2005-11-01 | Vmware, Inc. | Computer configuration for resource management in systems including a virtual machine |
US7185341B2 (en) * | 2002-03-28 | 2007-02-27 | International Business Machines Corporation | System and method for sharing PCI bus devices |
CN1277224C (zh) * | 2003-10-20 | 2006-09-27 | 中兴通讯股份有限公司 | 嵌入式系统中主从式多处理器的引导方法 |
US7702742B2 (en) * | 2005-01-18 | 2010-04-20 | Fortinet, Inc. | Mechanism for enabling memory transactions to be conducted across a lossy network |
US7610464B2 (en) * | 2006-02-22 | 2009-10-27 | Sony Computer Entertainment Inc. | Methods and apparatus for providing independent logical address space and access management |
WO2007105373A1 (ja) * | 2006-03-10 | 2007-09-20 | Sony Corporation | ブリッジ、情報処理システムおよびアクセス制御方法 |
KR100781974B1 (ko) * | 2006-11-15 | 2007-12-06 | 삼성전자주식회사 | 레지스터 억세스회로를 가지는 멀티패스 억세스블 반도체메모리 장치 |
TW200813724A (en) * | 2006-07-28 | 2008-03-16 | Samsung Electronics Co Ltd | Multipath accessible semiconductor memory device with host interface between processors |
JP2008122888A (ja) * | 2006-11-14 | 2008-05-29 | Koto:Kk | カラオケ装置 |
CN101192165B (zh) * | 2006-11-29 | 2014-08-13 | 中兴通讯股份有限公司 | 主从式多处理器系统以及软件版本加载方法 |
US7979592B1 (en) * | 2007-02-09 | 2011-07-12 | Emulex Design And Manufacturing Corporation | Virtualization bridge device |
JP2008276343A (ja) * | 2007-04-26 | 2008-11-13 | Nec Electronics Corp | 情報処理装置 |
US8001390B2 (en) * | 2007-05-09 | 2011-08-16 | Sony Computer Entertainment Inc. | Methods and apparatus for secure programming and storage of data using a multiprocessor in a trusted mode |
US7979645B2 (en) * | 2007-09-14 | 2011-07-12 | Ricoh Company, Limited | Multiprocessor system for memory mapping of processing nodes |
CN101216781B (zh) * | 2007-12-28 | 2011-03-23 | 中国科学院计算技术研究所 | 一种多处理器系统、装置及方法 |
JP5241384B2 (ja) * | 2008-08-29 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | 分散共有メモリ型マルチプロセッサ及びデータ処理方法 |
CN101452430B (zh) * | 2008-12-12 | 2012-06-27 | 北京星网锐捷网络技术有限公司 | 多处理器之间的通信方法与包括多处理器的通信装置 |
US8144582B2 (en) * | 2008-12-30 | 2012-03-27 | International Business Machines Corporation | Differentiating blade destination and traffic types in a multi-root PCIe environment |
-
2009
- 2009-12-29 CN CN200910261740XA patent/CN102110072B/zh active Active
-
2010
- 2010-06-04 WO PCT/CN2010/073583 patent/WO2010148931A1/zh active Application Filing
- 2010-06-04 EP EP10791437.6A patent/EP2506150A4/en not_active Ceased
- 2010-06-04 US US13/519,593 patent/US20120290763A1/en not_active Abandoned
- 2010-06-04 JP JP2012546318A patent/JP5700582B2/ja active Active
- 2010-06-04 KR KR1020127017333A patent/KR101472644B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
WO2010148931A1 (zh) | 2010-12-29 |
EP2506150A1 (en) | 2012-10-03 |
US20120290763A1 (en) | 2012-11-15 |
EP2506150A4 (en) | 2015-01-07 |
KR20120092176A (ko) | 2012-08-20 |
CN102110072B (zh) | 2013-06-05 |
KR101472644B1 (ko) | 2014-12-15 |
CN102110072A (zh) | 2011-06-29 |
JP2013516010A (ja) | 2013-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5700582B2 (ja) | マルチプロセッサの完全な相互アクセス方法及びシステム | |
CN108121672B (zh) | 一种基于NandFlash存储器多通道的存储阵列控制方法与装置 | |
US10846254B2 (en) | Management controller including virtual USB host controller | |
TWI654560B (zh) | 多核心共享頁遺失處置器 | |
KR102365312B1 (ko) | 스토리지 컨트롤러, 연산 스토리지 장치, 및 연산 스토리지 장치의 동작 방법 | |
JP2014503103A (ja) | 階層的キャッシュ設計におけるキャッシュ間の効率的通信のための方法および装置 | |
US8996734B2 (en) | I/O virtualization and switching system | |
US8972624B2 (en) | USB virtualization | |
US9047264B2 (en) | Low pin count controller | |
JP2019057162A (ja) | 仮想化システム、仮想化プログラム、及び、記憶媒体 | |
CN112256615B (zh) | Usb转换接口装置 | |
US9436617B2 (en) | Dynamic processor-memory revectoring architecture | |
US20200358637A1 (en) | Information processing system, and platform | |
US11150928B2 (en) | Hypervisor translation bypass | |
US20160314086A1 (en) | Secure digital host controller virtualization | |
CN109491949B (zh) | 基于Zynq的动态可重构框架及方法 | |
JP7247405B2 (ja) | ストレージコントローラ、計算ストレージ装置及び計算ストレージ装置の動作方法 | |
CN111666104B (zh) | 一种支持从RapidI/O启动的DSP处理器设计方法 | |
JP2014119787A (ja) | プロセッサ | |
KR20180023543A (ko) | 시리얼 통신으로 메모리를 제공하기 위한 장치 및 방법 | |
CN115328832B (zh) | 一种基于pcie dma的数据调度系统与方法 | |
KR102532099B1 (ko) | 가상 머신을 지원하는 스토리지 가상화 장치, 이의 동작 방법, 및 이를 포함하는 시스템의 동작 방법 | |
WO2012143947A2 (en) | Multi-host peripheral controller | |
CN116339475A (zh) | 硬件的复位方法、配置方法、电子设备与存储介质 | |
JP2008123333A5 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141024 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5700582 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |