CN110265029A - 语音芯片和电子设备 - Google Patents

语音芯片和电子设备 Download PDF

Info

Publication number
CN110265029A
CN110265029A CN201910544209.7A CN201910544209A CN110265029A CN 110265029 A CN110265029 A CN 110265029A CN 201910544209 A CN201910544209 A CN 201910544209A CN 110265029 A CN110265029 A CN 110265029A
Authority
CN
China
Prior art keywords
processor
sram
speech chip
bus
bus matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910544209.7A
Other languages
English (en)
Inventor
严小平
田超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Baidu Online Network Technology Beijing Co Ltd
Beijing Baidu Netcom Science and Technology Co Ltd
Original Assignee
Beijing Baidu Netcom Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Baidu Netcom Science and Technology Co Ltd filed Critical Beijing Baidu Netcom Science and Technology Co Ltd
Priority to CN201910544209.7A priority Critical patent/CN110265029A/zh
Publication of CN110265029A publication Critical patent/CN110265029A/zh
Priority to JP2020058246A priority patent/JP6937406B2/ja
Priority to US16/861,650 priority patent/US20200402514A1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS OR SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING; SPEECH OR AUDIO CODING OR DECODING
    • G10L15/00—Speech recognition
    • G10L15/28—Constructional details of speech recognition systems
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS OR SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING; SPEECH OR AUDIO CODING OR DECODING
    • G10L15/00—Speech recognition
    • G10L15/28—Constructional details of speech recognition systems
    • G10L15/285—Memory allocation or algorithm optimisation to reduce hardware requirements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16—Sound input; Sound output
    • G06F3/162—Interface to dedicated audio devices, e.g. audio drivers, interface to CODECs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16—Sound input; Sound output
    • G06F3/167—Audio in a user interface, e.g. using voice commands for navigating, audio feedback
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS OR SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING; SPEECH OR AUDIO CODING OR DECODING
    • G10L15/00—Speech recognition
    • G10L15/26—Speech to text systems
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS OR SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING; SPEECH OR AUDIO CODING OR DECODING
    • G10L15/00—Speech recognition
    • G10L15/28—Constructional details of speech recognition systems
    • G10L15/34—Adaptation of a single recogniser for parallel processing, e.g. by use of multiple processors or cloud computing
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS OR SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING; SPEECH OR AUDIO CODING OR DECODING
    • G10L21/00—Processing of the speech or voice signal to produce another audible or non-audible signal, e.g. visual or tactile, in order to modify its quality or its intelligibility
    • G10L21/02—Speech enhancement, e.g. noise reduction or echo cancellation
    • G10L21/0208—Noise filtering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F2015/761—Indexing scheme relating to architectures of general purpose stored programme computers
    • G06F2015/765—Cache

Abstract

本申请提出一种语音芯片和电子设备，其中，语音芯片包括：外设接口，外设接口与语音接收器相连，用于接收语音信号；与外设接口相连的总线矩阵；与总线矩阵相连的第一处理器，用于根据语音信号判断语音信号之中是否具有唤醒词；与总线矩阵相连的第二处理器，用于对语音信号进行信号降噪和语音识别；与总线矩阵相连的存储器阵列。由此，可以降低语音芯片的成本和功耗。

Description

语音芯片和电子设备
技术领域
本申请涉及语音处理技术领域，尤其涉及一种语音芯片和电子设备。
背景技术
目前，完成语音唤醒和语音信号处理功能的语音芯片，通常采用以下几种架构：
第一种，采用多核ARM架构，例如，晶晨公司的A113X芯片，整体采用64位架构ARMCotex A53 4核，片外采用DDR4的外存储；
第二种，采用单核DSP架构，例如ADI公司的ADADN8080芯片，采用单核DSP架构，单片L2 2MB存储；
第三种，采用3DSP核架构，例如AKM公司的ak7707芯片，采用1xHIFI2 DSP+2xAKMDSP系统主架构，片内存储。
然而，第一种方式，在语音信号处理方面，在同等频率下，整体性能和效果不如DSP优势明显，采用外部DDR存储，其功耗以及成本明显较高；第二种方式，需要独立完成唤醒+信号的运算处理，语音通道数量增加，从而降低每个通道处理运算能力，影响信号处理质量，另外，由于工作频率偏高，采用单片L2 SRAM缓存，不利整体管理和功耗降低；第三种方式，采用不同类型的DSP核，需要支持两套开发系统，不利于软件管理和优化，同时芯片整体成本也会增加。
发明内容
本申请提出一种语音芯片和电子设备，用于解决现有技术中语音芯片的成本和功耗较高的技术问题。
本申请第一方面实施例提出了一种语音芯片，包括：
外设接口，所述外设接口与语音接收器相连，用于接收语音信号；
与所述外设接口相连的总线矩阵；
与所述总线矩阵相连的第一处理器，用于根据语音信号判断所述语音信号之中是否具有唤醒词；
与所述总线矩阵相连的第二处理器，用于对所述语音信号进行信号降噪和语音识别；
与所述总线矩阵相连的存储器阵列。
本申请实施例的语音芯片，通过外设接口与语音接收器相连，接收语音信号，之后，由第一处理器通过总线矩阵与外设接口相连获取语音信号，并判断语音信号之中是否具有唤醒词，并通过第二处理器对语音信号进行信号降噪和语音识别，其中，第二处理器通过总线矩阵与外设接口相连。本申请中，第一处理器和第二处理器可以分阶段工作，从而当其中一个处理器处于工作状态时，可以控制另一个处理器处于休眠状态，由此，可以实现自动调整第一处理器和第二处理器的状态来降低语音芯片的功耗，从而实现在不同任务阶段，自由实现对第一处理器和第二处理器进行独立掉电、降频、clock gating等不同功耗模式的节电。同时，本申请的语音芯片，相较于现有技术中的语音芯片，可以去掉usb/pcie/mmc/nand flash等常规模块，根据存储器阵列的最低要求，可以在不影响功能和性能的情况下，采用最小配置去掉冗余设计，极大的降低语音芯片的面积，节省语音芯片的整体成本。
本申请第二方面实施例提出了一种电子设备，包括：
麦克风；
与所述麦克风相连的如本申请第一方面实施例提出的语音芯片。
本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例一所提供的语音芯片的结构示意图；
图2为本申请实施例二所提供的语音芯片的结构示意图；
图3为本申请实施例三所提供的语音芯片的结构示意图；
图4为本申请实施例四所提供的电子设备的结构示意图；
图5示出了适于用来实现本申请实施方式的示例性电子设备的框图。
具体实施方式
下面详细描述本申请的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。
本申请根据语音唤醒和语音信号处理的特点，例如先唤醒后处理、唤醒算法和处理算法的不同，提出一种语音芯片，能够更好地提高唤醒质量以及语音信号识别的质量，达到更好的识别率和交互体验，同时，解决现有技术中芯片成本和功耗较高的技术问题。
本申请实施例的语音芯片，通过外设接口与语音接收器相连，接收语音信号，之后，由第一处理器通过总线矩阵与外设接口相连获取语音信号，并判断语音信号之中是否具有唤醒词，并通过第二处理器对语音信号进行信号降噪和语音识别，其中，第二处理器通过总线矩阵与外设接口相连。本申请中，第一处理器和第二处理器可以分阶段工作，从而当其中一个处理器处于工作状态时，可以控制另一个处理器处于休眠状态，由此，可以实现自动调整第一处理器和第二处理器的状态来降低语音芯片的功耗，从而实现在不同任务阶段，自由实现对第一处理器和第二处理器进行独立掉电、降频、clock gating等不同功耗模式的节电。同时，本申请的语音芯片，相较于现有技术中的语音芯片，芯片设计软件定义，根据现有语音算法特点选取合理资源特殊定制，特别是内存memory大小等，同时可以去掉usb/pcie/mmc/nand flash等常规模块，根据存储器阵列的最低要求，可以在不影响功能和性能的情况下，采用最小配置去掉冗余设计，极大的降低语音芯片的面积，节省语音芯片的整体成本。
下面参考附图描述本申请实施例的语音芯片和电子设备。
图1为本申请实施例一所提供的语音芯片的结构示意图。
本申请实施例的语音芯片，可以应用于任一电子设备中，以使该电子设备执行语音唤醒、语音处理、语音识别等功能。
其中，电子设备可以为个人电脑(Personal Computer，简称PC)、云端设备、移动设备、智能音箱等，移动设备例如可以为手机、平板电脑、个人数字助理、穿戴式设备、车载设备等具有各种操作系统、触摸屏和/或显示屏的硬件设备。
如图1所示，该语音芯片100可以包括：外设接口10，外设接口10与语音接收器相连，用于接收语音信号；与外设接口10相连的总线矩阵20；与总线矩阵20相连的第一处理器31，用于根据语音信号判断语音信号之中是否具有唤醒词；与总线矩阵20相连的第二处理器32，用于对语音信号进行信号降噪和语音识别；与总线矩阵20相连的存储器阵列40。
本申请实施例中，语音接收器用于采集或者接收语音信号，例如，语音接收器可以为具有语音采集功能的麦克风，或者，语音接收器还可以为音频加速模块，比如外设音频(AUDIO)模块，本申请对此并不作限制。
其中，麦克风的个数可以为一个，也可以为多个，比如为麦克风组，本申请对此并不做限制。例如，为了提升语音信号的信号质量，从而提升后续语音识别的准确性，麦克风组可以包括两个麦克风，其中，一个麦克风可以采集用户输入的语音数据，另一个麦克风可以采集噪声数据。举例而言，一个麦克风可以设置在电子设备的正面，主要用于采集用户输入的语音数据，本领域技术人员可以理解的是，该麦克风除了正常采集用户的语音数据，还可能会有小部分的环境噪声；另一个麦克风可以设置在电子设备的背面，主要用于采集噪声数据，本领域技术人员可以理解的是，该噪声数据中也可能会包含小部分的用户输入的语音数据。麦克风组可以将语音数据和噪声数据进行相减并放大，得到语音信号。由此，采集的语音信号是通过降噪处理后得到的语音信号，可以提升语音信号的信号质量，从而后续在进行语音识别时，可以提升识别结果的准确性。
本申请实施例中，语音芯片100可以采用双处理器异步松耦合独立结构，分工完成唤醒和信号处理任务，即语音芯片100包括两个独立的异步双核处理器，分别为第一处理器31和第二处理器32，通过该第一处理器31完成唤醒任务，通过第二处理器32完成信号处理任务。
需要说明的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
即申请中，语音芯片100包括两个处理器，其中一个用于完成唤醒任务，另一个用于完成信号处理任务。由此，两个处理器可以分阶段工作，从而当其中一个处理器处于工作状态时，可以控制另一个处理器处于休眠状态，可以实现自动调整第一处理器31和第二处理器32的状态来降低语音芯片的功耗，从而实现在不同任务阶段，自由实现对第一处理器31和第二处理器32进行独立掉电、降频、门控时钟(clock gating)等不同功耗模式的节电。
例如，当第一处理器31处于工作状态时，可以控制第二处理器32处于休眠状态，当第二处理器32处于工作状态时，可以控制第一处理器处于工作状态。也就是说，本申请中，第一处理器31和第二处理器32可以采用独立分工和控制，第一处理器31在检测到语音信号之中包含唤醒词之前，第二处理器32可以不工作，即第二处理器可以处于休眠状态，当第一处理器31在检测到语音信号之中包含唤醒词时，可以启动第二处理器32进行信号降噪和语音识别，当第二处理器32工作时，第一处理器31也可以进入休眠状态。
本申请实施例中，第一处理器31可以根据语音信号，判断该语音信号之中是否具有唤醒词，若是，则唤醒电子设备，若否，则不唤醒电子设备。举例而言，当电子设备为智能音箱时，用户输入的语音信号中包含“小度小度”，则确定语音信号之中具有唤醒词，此时，可以对智能音箱进行唤醒。其中，唤醒词可以为电子设备的内置程序预先设置的，或者，为了满足用户的个性化需求，还可以由用户根据自身需求进行设置，本申请对此并不作限制。
当第一处理器31判断语音信号之中具有唤醒词时，可以启动第二处理器32对语音信号进行信号处理(例如放大、降噪、回音抵消、语音方位识别等处理)和语音识别。并且，在第二处理器32启动后，第一处理器31可以进入休眠状态，以降低语音芯片的功耗。
本申请实施例中，存储器阵列40用于存储唤醒模型数据、运算数据和系统信息。本申请实施例的语音芯片100，相较于现有技术中的语音芯片，可以去掉usb/pcie/mmc/nandflash等常规模块，根据存储器阵列40的最低要求，可以在不影响功能和性能的情况下，采用最小配置去掉冗余设计，极大的降低语音芯片的面积，节省语音芯片的整体成本。
本申请实施例的语音芯片，通过外设接口与语音接收器相连，接收语音信号，之后，由第一处理器通过总线矩阵与外设接口相连获取语音信号，并判断语音信号之中是否具有唤醒词，并通过第二处理器对语音信号进行信号降噪和语音识别，其中，第二处理器通过总线矩阵与外设接口相连。本申请中，第一处理器和第二处理器可以分阶段工作，从而当其中一个处理器处于工作状态时，可以控制另一个处理器处于休眠状态，由此，可以实现自动调整第一处理器和第二处理器的状态来降低语音芯片的功耗，从而实现在不同任务阶段，自由实现对第一处理器和第二处理器进行独立掉电、降频、clock gating等不同功耗模式的节电。同时，本申请的语音芯片，相较于现有技术中的语音芯片，可以去掉usb/pcie/mmc/nand flash等常规模块，根据存储器阵列的最低要求，可以在不影响功能和性能的情况下，采用最小配置去掉冗余设计，极大的降低语音芯片的面积，节省语音芯片的整体成本。
作为一种可能的实现方式，考虑到成本因素，存储器阵列可以采用最低要求的静态随机存取存储器(Static Random Access Memory，简称SRAM)来代替传统语音芯片外部高功耗高成本DDR3/DDR4存储。具体地，存储器阵列40可以包括：系统只读存储器(Read-Only Memory，简称ROM)，用于存储系统信息；第一SRAM，用于存储唤醒模型数据；第二SRAM，用于存储运算数据。
本申请实施例中，语音芯片100核内存大小、SRAM的内存大小、系统内存的大小，可以通过软件进行设置，即存储器阵列、SRAM、ROM的内存大小可定制。从而可以实现在语音芯片成本满足需求的条件下，使得语音芯片的面积最小。例如，可以通过软件定义两个1.5MB存储空间的SRAM，分别作为第一SRAM和第二SRAM。
其中，第一SRAM和第二SRAM可以为多块拼接结构，从而实现大容量存储。
作为一种可能的实现方式，针对第一SRAM和第二SRAM的功耗不易管理的问题，可以将第一SRAM和第二SRAM划分为多个SRAM单元，每个SRAM单元的时钟和电源均可独立管理，例如，针对某个时间段无数据操作，可以分割部分SRAM单元进行局部断电和clockgating，降低时钟数据的无效翻转，达到灵活的降低功耗的目的。
具体地，第一SRAM和第二SRAM可以分别具有多个SRAM单元，存储器阵列40还可以包括：对多个SRAM单元分别进行时钟控制和电源控制的处理器，其中，在第一处理器31工作时，控制第一SRAM中相应的SRAM单元工作，其他SRAM单元不工作，以及在第二处理器32工作时，控制第二SRAM中相应的SRAM单元工作，其他SRAM单元不工作。
也就是说，本申请中，在功耗上，为了实现更精细的电源管理，较大的第一SRAM和第二SRAM可以划分为小块的SRAM单元，例如，可以将第一SRAM和第二SRAM分别划分为16块小的SRAM单元，进行独立电源和时钟控制，由各SRAM单元各自监测相应的数据操作，灵活实现对存储器的电源管理。当监测到第一处理器31工作时，即对语音信号进行唤醒词检测时，可以控制第一SRAM中相应的SRAM单元工作，其他SRAM单元不工作。而在监测到第二处理器32工作时，可以控制第二SRAM中相应的SRAM单元工作，其他SRAM单元不工作。由此，可以实现对未工作的SRAM单元进行局部断电和clock gating，降低时钟数据的无效翻转，从而降低语音芯片100的功耗。
需要说明的是，上述第一SRAM和第二SRAM物理上并没有区别，具体可以由软件对每个SRAM包含的单元个数进行设置。
作为一种可能的实现方式，第一SRAM和第二SRAM可以包括独享区和共享区，其中，独享区由第一处理器31或第二处理器32进行存储，共享区和由第一处理器31和第二处理器32进行存储。其中，独享区和共享区的个数和内存大小可由软件进行设置。
作为一种示例，第一SRAM和第二SRAM可以分别包括：第一独享区、第二独享区和共享区。
其中，第一独享区由第一处理器31进行存储；第二独享区由第二处理器32进行存储；共享区由第一处理器31和第二处理器32进行存储。
例如，针对第一SRAM或者第二SRAM，可以通过软件定义1.5MB存储空间的第一独享区，由第一处理器31进行存储，存储唤醒模型数据，定义1.5MB存储空间的第二独享区，由第二处理器32进行存储，存储运算数据，定义0.5MB的存储空间的共享区，由第一处理器31和第二处理器32进行共享。
作为另一种示例，第一SRAM可以包括第一独享区和第一共享区，第二SRAM可以包括第二独享区和第二共享区。
其中，第一独享区由第一处理器31进行存储，第一共享区由第一处理器31和第二处理器32进行存储；第二独享区由第二处理器32进行存储，第二共享区同样可以由第一处理器31和第二处理器32进行存储。
例如，针对第一SRAM，可以通过软件定义1.5MB存储空间的第一独享区，由第一处理器31进行存储，存储唤醒模型数据，定义0.5MB的存储空间的第一共享区，由第一处理器31和第二处理器32进行共享；针对第二SRAM，可以通过软件定义1.5MB存储空间的第二独享区，由第二处理器32进行存储，存储运算数据，定义0.5MB的存储空间的第二共享区，由第一处理器31和第二处理器32进行共享。
作为一种可能的实现方式，上述独享区，比如第一独享区和第二独享区可以具有可缓存区(cacheable)，以提高存储速度。
作为一种可能的实现方式，上述共享区可以具有非可缓存区(uncacheable)，以避免缓存(cache)一致性问题，同时，提升只读、最大批量读取的效率，提升整体吞吐量，比如提升两倍吞吐量。
本申请中，独享区具有可缓存区和共享区具有非可缓存区，可以通过软件进行配置。
作为一种可能的实现方式，第一处理器31和第二处理器32可以通过先进可扩展接口(Advanced eXtensible Interface，简称AXI)接口与总线矩阵20相连，总线矩阵20通过AXI/高级高性能总线(Advanced High-performance Bus，简称AHB)转换器与AHB总线相连，总线矩阵20通过AXI/先进外围总线(Advanced Peripheral Bus，简称APB)转换器与APB总线相连，其中，APB总线与外设相连。
作为一种可能的实现方式，参见图2，在图1所示实施例的基础上，该语音芯片还可以包括时钟复位单元50。
其中，时钟复位单元50与总线矩阵20相连，用于对总线矩阵20、第一处理器31、第二处理器32和存储器阵列40的时钟和复位进行控制；其中，时钟复位单元50通过AXI/APB转换器与总线矩阵20相连。
本申请实施例中，时钟复位单元50负责语音芯片100中所有模块的时钟和复位，可以通过软件灵活设置每个模块工作的时钟频率和占空比设置，每个模块可分多级独立复位设置。并且，针对每个模块中的子模块，例如存储器阵列40中第一SRAM和第二SRAM、第一SRAM和第二SRAM中的SRAM单元等，时钟复位单元50也可以管理其时钟分频和clockgating，通过软件根据需要对每个模块或者每个子模块设定合适的工作频率，或根据需要直接关闭各模块的时钟输入。由此，可以实现对各模块或子模块的时钟进行独立管理，达到灵活的降低功耗的目的。
作为一种示例，以第一处理器31和第二处理器32分别为数字信号处理器(DigitalSignal Processor，简称DSP)进行示例，其中，DSP外部数据操作采用大的Cache Line而无Prefetch结构设计。语音芯片采用双HIFI4 DSP处理器(HIFI4 DSP0和HIFI4DSP1)异步松耦合的独立结构，分工完成唤醒和信号处理任务，采用双AXI总线方式，连接到总线矩阵(Matrix)上，外部挂接两块独立的片内大容量SRAM以及音频接口设计模块(例如图3中的外设AUDIO模块)实现主体架构。例如，参见图3，图3为本申请实施例三所提供的语音芯片的结构示意图。
图3中，DSP_SUB为DSP子系统，包括两个独立的异步双核HIFI4 DSP，两个DSP通过AXI接口与总线矩阵相连。通过总线矩阵控制外设模块、音频模块、内存模块，同时通过进程控制器协调工作，其主要任务实现语音输入的唤醒+信号处理工作，主要功能包括唤醒、语音信号放大、去噪、回音抵消、远程定位等处理。
BUS_SUB为总线子系统，包括AXI、AHB、APB总线桥模块，负责数据的整体传输，根据带宽的需求不同，分别工作在不同的工作频率，例如，可以通过软件配置对应的分频寄存器设定，产生不同所需的工作频率。
MEM_SUB为存储器(Memory)子系统，包括第一SRAM(SRAM0)和第二SRAM(SRAM1)，分别用于存储唤醒模型数据和运算存储数据。同时，Memory子系统还包括系统ROM，用于存储系统信息。其中，针对SRAM功耗不易管理的问题，SRAM0和SRAM1分别由16块小的SRAM单元组成，各SRAM单元的时钟和电源均可独立管理。本申请中，片内大块的SRAM进行合理分割组合，可以自由实现独立的电源和clock gating控制，使得最耗电模块可精细化控制。
CRG_SUB为时钟复位群(Clock Reset Group)子系统，负责所有模块的时钟和复位，可以通过软件灵活设置每个模块工作的时钟频率和占空比设置，每个模块可分多级独立复位设置。本申请中，CRG_SUB可以整体管理所有子模块的时钟分频和clock gating，通过软件根据需要对每个模块设定合适的工作频率，或根据需要直接关闭各模块的时钟输入。
PERI_SUB为外设(peripheral)模块子系统部分，支持各种外部接口，例如uart/spi_slave/master/I2c_slve/i2S/pdm/tmd等接口。
由此，可以使得语音芯片的最大工作频率在300M以下，整体最大功耗低于250毫瓦(mW)。并且，该语音芯片为定制芯片而非通用芯片，可去掉usb/pcie/mmc/nand flash等常规模块，根据算法存储器的最低要求，可以在不影响功能性能的情况下，采用最小配置去掉冗余设计，极大地降低语音芯片的面积，节省语音芯片的整体成本，使得单颗语音芯片的成本不到1美金。此外，本申请的语音芯片能够很好地满足语音信号多通道输入和语音信号的并行高质量处理，整体功耗低于现有技术中的语音芯片，成本大幅降低。由于对智能音箱用户来说，整体成本是很重要的参考购买依据，而面对车载用户，不仅需要满足车规级要求，其功耗指标也是非常重要的，因此，本申请的语音芯片能够满足现有智能音箱和车载市场的需求。
为了实现上述实施例，本申请还提出一种电子设备。
图4为本申请实施例四所提供的电子设备的结构示意图。
本申请实施例的电子设备可以为PC、云端设备、移动设备、智能音箱等，移动设备例如可以为手机、平板电脑、个人数字助理、穿戴式设备、车载设备等具有各种操作系统、触摸屏和/或显示屏的硬件设备。
如图4所示，该电子设备可以包括：麦克风200，以及与麦克风200相连的如本申请前述实施例提出的语音芯片100。
本申请实施例中，麦克风200用于采集语音信号。其中，麦克风200的个数可以为一个，也可以为多个，比如为麦克风组，本申请对此并不做限制。例如，为了提升语音信号的信号质量，从而提升后续语音识别的准确性，麦克风组可以包括两个麦克风，其中，一个麦克风可以采集用户输入的语音数据，另一个麦克风可以采集噪声数据。举例而言，一个麦克风可以设置在电子设备的正面，主要用于采集用户输入的语音数据，本领域技术人员可以理解的是，该麦克风除了正常采集用户的语音数据，还可能会有小部分的环境噪声；另一个麦克风可以设置在电子设备的背面，主要用于采集噪声数据，本领域技术人员可以理解的是，该噪声数据中也可能会包含小部分的用户输入的语音数据。麦克风组可以将语音数据和噪声数据进行相减并放大，得到语音信号。由此，采集的语音信号是通过降噪处理后得到的语音信号，可以提升语音信号的信号质量，从而后续在进行语音识别时，可以提升识别结果的准确性。
需要说明的是，前述对语音芯片实施例的解释说明也适用于该实施例的电子设备，此处不再赘述。
图5示出了适于用来实现本申请实施方式的示例性电子设备的框图。图5显示的电子设备12仅仅是一个示例，不应对本申请实施例的功能和使用范围带来任何限制。
如图5所示，电子设备12以通用计算设备的形式表现。电子设备12的组件可以包括但不限于：一个或者多个处理器或者处理单元16，系统存储器28，连接不同系统组件(包括系统存储器28和处理单元16)的总线18。
总线18表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器，外围总线，图形加速端口，处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说，这些体系结构包括但不限于工业标准体系结构(Industry StandardArchitecture；以下简称：ISA)总线，微通道体系结构(Micro Channel Architecture；以下简称：MAC)总线，增强型ISA总线、视频电子标准协会(Video Electronics StandardsAssociation；以下简称：VESA)局域总线以及外围组件互连(Peripheral ComponentInterconnection；以下简称：PCI)总线。
电子设备12典型地包括多种计算机系统可读介质。这些介质可以是任何能够被电子设备12访问的可用介质，包括易失性和非易失性介质，可移动的和不可移动的介质。
存储器28可以包括易失性存储器形式的计算机系统可读介质，例如随机存取存储器(Random Access Memory；以下简称：RAM)30和/或高速缓存存储器32。电子设备12可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例，存储系统34可以用于读写不可移动的、非易失性磁介质(图5未显示，通常称为“硬盘驱动器”)。尽管图5中未示出，可以提供用于对可移动非易失性磁盘(例如“软盘”)读写的磁盘驱动器，以及对可移动非易失性光盘(例如：光盘只读存储器(Compact Disc Read OnlyMemory；以下简称：CD-ROM)、数字多功能只读光盘(Digital Video Disc Read OnlyMemory；以下简称：DVD-ROM)或者其它光介质)读写的光盘驱动器。在这些情况下，每个驱动器可以通过一个或者多个数据介质接口与总线18相连。存储器28可以包括至少一个程序产品，该程序产品具有一组(例如至少一个)程序模块，这些程序模块被配置以执行本申请各实施例的功能。
具有一组(至少一个)程序模块42的程序/实用工具40，可以存储在例如存储器28中，这样的程序模块42包括但不限于操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块42通常执行本申请所描述的实施例中的功能和/或方法。
电子设备12也可以与一个或多个外部设备14(例如键盘、指向设备、显示器24等)通信，还可与一个或者多个使得用户能与该电子设备12交互的设备通信，和/或与使得该电子设备12能与一个或多个其它计算设备进行通信的任何设备(例如网卡，调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口22进行。并且，电子设备12还可以通过网络适配器20与一个或者多个网络(例如局域网(Local Area Network；以下简称：LAN)，广域网(Wide Area Network；以下简称：WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器20通过总线18与电子设备12的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备12使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
处理单元16通过运行存储在系统存储器28中的程序，从而执行各种功能应用以及数据处理，例如实现前述实施例中提及的语音唤醒、语音处理、语音识别等功能。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本申请的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。如，如果用硬件来实现和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
此外，在本申请各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (11)

1.一种语音芯片，其特征在于，包括：
外设接口，所述外设接口与语音接收器相连，用于接收语音信号；
与所述外设接口相连的总线矩阵；
与所述总线矩阵相连的第一处理器，用于根据语音信号判断所述语音信号之中是否具有唤醒词；
与所述总线矩阵相连的第二处理器，用于对所述语音信号进行信号降噪和语音识别；
与所述总线矩阵相连的存储器阵列。
2.如权利要求1所述的语音芯片，其特征在于，
所述第一处理器在判断具有所述唤醒词时启动所述第二处理器进行信号降噪和语音识别，并在所述第二处理器启动之后进入休眠状态。
3.如权利要求1所述的语音芯片，其特征在于，所述存储器阵列包括：
系统只读存储器ROM，用于存储系统信息；
第一静态随机存取存储器SRAM，用于存储唤醒模型数据；
第二SRAM，用于存储运算数据。
4.如权利要求3所述的语音芯片，其特征在于，其中，所述第一SRAM和所述第二SRAM分别具有多个SRAM单元，所述存储器阵列还包括：
对所述多个SRAM单元分别进行时钟控制和电源控制的处理器，其中，在所述第一处理器工作时，控制所述第一SRAM中相应的SRAM单元工作，其他SRAM单元不工作，以及在所述第二处理器工作时，控制所述第二SRAM中相应的SRAM单元工作，其他SRAM单元不工作。
5.如权利要求3所述的语音芯片，其特征在于，所述第一SRAM和第二SRAM包括：
第一独享区，所述第一独享区由所述第一处理器进行存储；
第二独享区，所述第二独享区由所述第二处理器进行存储；
共享区，所述共享区由所述第一处理器和第二处理器进行存储。
6.如权利要求5所述的语音芯片，其特征在于，所述第一独享区和所述第二独享区具有可缓存区。
7.如权利要求5所述的语音芯片，其特征在于，所述共享区具有非可缓存区。
8.如权利要求1所述的语音芯片，其特征在于，所述第一处理器和所述第二处理器为数字信号处理器DSP。
9.如权利要求1所述的语音芯片，其特征在于，所述第一处理器和所述第二处理器通过先进可扩展接口AXI接口与所述总线矩阵相连，所述总线矩阵通过AXI/高级高性能总线AHB转换器与AHB总线相连，所述总线矩阵通过AXI/先进外围总线APB转换器与APB总线相连，其中，所述APB总线与外设相连。
10.如权利要求1所述的语音芯片，其特征在于，还包括：
时钟复位单元，所述时钟复位单元与所述总线矩阵相连，用于对所述总线矩阵、所述第一处理器、所述第二处理器和所述存储器阵列的时钟和复位进行控制；其中，所述时钟复位单元通过AXI/APB转换器与所述总线矩阵相连。
11.一种电子设备，其特征在于，包括：
麦克风；
与所述麦克风相连的如权利要求1-10任一项所述的语音芯片。
CN201910544209.7A 2019-06-21 2019-06-21 语音芯片和电子设备 Pending CN110265029A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910544209.7A CN110265029A (zh) 2019-06-21 2019-06-21 语音芯片和电子设备
JP2020058246A JP6937406B2 (ja) 2019-06-21 2020-03-27 音声チップおよび電子機器
US16/861,650 US20200402514A1 (en) 2019-06-21 2020-04-29 Speech chip and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910544209.7A CN110265029A (zh) 2019-06-21 2019-06-21 语音芯片和电子设备

Publications (1)

Publication Number Publication Date
CN110265029A true CN110265029A (zh) 2019-09-20

Family

ID=67920436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910544209.7A Pending CN110265029A (zh) 2019-06-21 2019-06-21 语音芯片和电子设备

Country Status (3)

Country Link
US (1) US20200402514A1 (zh)
JP (1) JP6937406B2 (zh)
CN (1) CN110265029A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261169A (zh) * 2020-01-08 2020-06-09 上海齐网网络科技有限公司 基于多路数据处理器的语音识别芯片
CN111755002A (zh) * 2020-06-19 2020-10-09 北京百度网讯科技有限公司 语音识别装置、电子设备和语音识别方法
CN114647610A (zh) * 2022-02-17 2022-06-21 北京百度网讯科技有限公司 语音芯片实现方法、语音芯片及相关设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11068421B1 (en) * 2020-02-20 2021-07-20 Silicon Motion, Inc. Memory device and associated flash memory controller
CN114443541A (zh) * 2022-01-17 2022-05-06 北京东大金智科技有限公司 安全隔离与信息交互系统

Citations (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314654A (zh) * 2001-03-30 2001-09-26 张苑岳 手持非接触式ic卡读写器
CN101315770A (zh) * 2008-05-27 2008-12-03 北京承芯卓越科技有限公司 语音识别片上系统及采用其的语音识别方法
CN101604252A (zh) * 2009-07-10 2009-12-16 深圳华为通信技术有限公司 多处理器系统以及多处理器系统启动方法
CN102708859A (zh) * 2012-06-20 2012-10-03 太仓博天网络科技有限公司 一种实时音乐语音识别系统
CN102760487A (zh) * 2012-08-09 2012-10-31 安徽大学 一种高性能静态随机存储器内部最优分级的方法及其架构
CN202916787U (zh) * 2012-11-13 2013-05-01 江苏东大集成电路系统工程技术有限公司 一种具有极低待机功耗的芯片
US20140122078A1 (en) * 2012-11-01 2014-05-01 3iLogic-Designs Private Limited Low Power Mechanism for Keyword Based Hands-Free Wake Up in Always ON-Domain
CN103888587A (zh) * 2012-12-19 2014-06-25 中国移动通信集团公司 一种唤醒终端的方法、dsp芯片及终端
CN104144377A (zh) * 2013-05-09 2014-11-12 Dsp集团有限公司 话音激活设备的低功率激活
CN104520823A (zh) * 2012-08-07 2015-04-15 高通股份有限公司 用于混合存储器管理的方法、系统和设备
CN104538030A (zh) * 2014-12-11 2015-04-22 科大讯飞股份有限公司 一种可以通过语音控制家电的控制系统与方法
CN104866274A (zh) * 2014-12-01 2015-08-26 联想(北京)有限公司 信息处理方法及电子设备
CN105338459A (zh) * 2015-11-06 2016-02-17 歌尔声学股份有限公司 一种mems麦克风及其信号处理方法
CN105335168A (zh) * 2014-05-27 2016-02-17 阿里巴巴集团控股有限公司 实现操作系统远程配置的系统、方法及装置
CN105741837A (zh) * 2014-12-07 2016-07-06 哈尔滨米米米业科技有限公司 基于spce061a的语音控制系统
CN107360327A (zh) * 2017-07-19 2017-11-17 腾讯科技（深圳）有限公司 语音识别方法、装置和存储介质
CN107391431A (zh) * 2017-06-29 2017-11-24 北京金石智信科技有限公司 一种多个处理器共享访问存储器的方法、装置及系统
CN107403621A (zh) * 2017-08-25 2017-11-28 深圳市沃特沃德股份有限公司 语音唤醒装置及方法
CN207440765U (zh) * 2017-01-04 2018-06-01 意法半导体股份有限公司 片上系统和移动计算设备
CN108399106A (zh) * 2018-02-28 2018-08-14 华为技术有限公司 管理物理主机的方法和装置
CN108962311A (zh) * 2018-07-06 2018-12-07 孤山电子科技（上海）有限公司 一种顺序进入和退出低功耗状态的sram控制电路及方法
CN109036428A (zh) * 2018-10-31 2018-12-18 广东小天才科技有限公司 一种语音唤醒设备、方法及计算机可读存储介质
CN109117415A (zh) * 2017-06-26 2019-01-01 上海寒武纪信息科技有限公司 数据共享系统及其数据共享方法
CN109473111A (zh) * 2018-12-29 2019-03-15 苏州思必驰信息科技有限公司 一种语音赋能装置及方法
CN109584896A (zh) * 2018-11-01 2019-04-05 苏州奇梦者网络科技有限公司 一种语音芯片及电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4077349B2 (ja) * 2000-05-19 2008-04-16 松下電器産業株式会社 Ｄｍａコントローラ
JP2004157865A (ja) * 2002-11-07 2004-06-03 Sony Corp マルチプロセッサシステム
JP4496001B2 (ja) * 2004-04-15 2010-07-07 本田技研工業株式会社 データ通信装置
US10540976B2 (en) * 2009-06-05 2020-01-21 Apple Inc. Contextual voice commands
CN102110072B (zh) * 2009-12-29 2013-06-05 中兴通讯股份有限公司 一种多处理器完全互访的方法及系统
JP2012084039A (ja) * 2010-10-14 2012-04-26 Yokogawa Electric Corp メモリを内蔵したマイクロプロセッサ
CN109240945B (zh) * 2014-03-26 2023-06-06 阿里巴巴集团控股有限公司 一种数据处理方法及处理器
JP6493044B2 (ja) * 2015-07-10 2019-04-03 富士電機株式会社 マルチプロセッサシステム
US10747498B2 (en) * 2015-09-08 2020-08-18 Apple Inc. Zero latency digital assistant
US9606742B1 (en) * 2015-12-14 2017-03-28 Oracle International Corporation Variable pulse widths for word line activation using power state information
KR20180084392A (ko) * 2017-01-17 2018-07-25 삼성전자주식회사 전자 장치 및 그의 동작 방법
KR102411766B1 (ko) * 2017-08-25 2022-06-22 삼성전자주식회사 음성 인식 서비스를 활성화하는 방법 및 이를 구현한 전자 장치
CN108196485B (zh) * 2018-01-25 2019-09-17 中国电子科技集团公司第二十四研究所 应用于芯片原子钟控制系统的SoC芯片结构
CN110729006B (zh) * 2018-07-16 2022-07-05 超威半导体(上海)有限公司 存储器控制器中的刷新方案

Patent Citations (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314654A (zh) * 2001-03-30 2001-09-26 张苑岳 手持非接触式ic卡读写器
CN101315770A (zh) * 2008-05-27 2008-12-03 北京承芯卓越科技有限公司 语音识别片上系统及采用其的语音识别方法
CN101604252A (zh) * 2009-07-10 2009-12-16 深圳华为通信技术有限公司 多处理器系统以及多处理器系统启动方法
CN102708859A (zh) * 2012-06-20 2012-10-03 太仓博天网络科技有限公司 一种实时音乐语音识别系统
CN104520823A (zh) * 2012-08-07 2015-04-15 高通股份有限公司 用于混合存储器管理的方法、系统和设备
CN102760487A (zh) * 2012-08-09 2012-10-31 安徽大学 一种高性能静态随机存储器内部最优分级的方法及其架构
US20140122078A1 (en) * 2012-11-01 2014-05-01 3iLogic-Designs Private Limited Low Power Mechanism for Keyword Based Hands-Free Wake Up in Always ON-Domain
CN202916787U (zh) * 2012-11-13 2013-05-01 江苏东大集成电路系统工程技术有限公司 一种具有极低待机功耗的芯片
CN103888587A (zh) * 2012-12-19 2014-06-25 中国移动通信集团公司 一种唤醒终端的方法、dsp芯片及终端
CN104144377A (zh) * 2013-05-09 2014-11-12 Dsp集团有限公司 话音激活设备的低功率激活
CN105335168A (zh) * 2014-05-27 2016-02-17 阿里巴巴集团控股有限公司 实现操作系统远程配置的系统、方法及装置
CN104866274A (zh) * 2014-12-01 2015-08-26 联想(北京)有限公司 信息处理方法及电子设备
CN105741837A (zh) * 2014-12-07 2016-07-06 哈尔滨米米米业科技有限公司 基于spce061a的语音控制系统
CN104538030A (zh) * 2014-12-11 2015-04-22 科大讯飞股份有限公司 一种可以通过语音控制家电的控制系统与方法
CN105338459A (zh) * 2015-11-06 2016-02-17 歌尔声学股份有限公司 一种mems麦克风及其信号处理方法
CN207440765U (zh) * 2017-01-04 2018-06-01 意法半导体股份有限公司 片上系统和移动计算设备
CN109117415A (zh) * 2017-06-26 2019-01-01 上海寒武纪信息科技有限公司 数据共享系统及其数据共享方法
CN107391431A (zh) * 2017-06-29 2017-11-24 北京金石智信科技有限公司 一种多个处理器共享访问存储器的方法、装置及系统
CN107360327A (zh) * 2017-07-19 2017-11-17 腾讯科技（深圳）有限公司 语音识别方法、装置和存储介质
CN107403621A (zh) * 2017-08-25 2017-11-28 深圳市沃特沃德股份有限公司 语音唤醒装置及方法
CN108399106A (zh) * 2018-02-28 2018-08-14 华为技术有限公司 管理物理主机的方法和装置
CN108962311A (zh) * 2018-07-06 2018-12-07 孤山电子科技（上海）有限公司 一种顺序进入和退出低功耗状态的sram控制电路及方法
CN109036428A (zh) * 2018-10-31 2018-12-18 广东小天才科技有限公司 一种语音唤醒设备、方法及计算机可读存储介质
CN109584896A (zh) * 2018-11-01 2019-04-05 苏州奇梦者网络科技有限公司 一种语音芯片及电子设备
CN109473111A (zh) * 2018-12-29 2019-03-15 苏州思必驰信息科技有限公司 一种语音赋能装置及方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
威斯特（ WESTE，H.E.）等: "《CMOS超大规模集成电路设计 第三版》", 30 April 2006 *
熊凯等: "《高性能 SRAM的低功耗设计》", 《微电子学》 *
王金钟等: "《1MB片上存储器的物理设计》", 《第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集》 *
袁秋香等: "《一种能有效降低MemoryBIST功耗的方法》", 《计算机研究与发展》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261169A (zh) * 2020-01-08 2020-06-09 上海齐网网络科技有限公司 基于多路数据处理器的语音识别芯片
CN111755002A (zh) * 2020-06-19 2020-10-09 北京百度网讯科技有限公司 语音识别装置、电子设备和语音识别方法
CN111755002B (zh) * 2020-06-19 2021-08-10 北京百度网讯科技有限公司 语音识别装置、电子设备和语音识别方法
CN114647610A (zh) * 2022-02-17 2022-06-21 北京百度网讯科技有限公司 语音芯片实现方法、语音芯片及相关设备
WO2023155359A1 (zh) * 2022-02-17 2023-08-24 北京百度网讯科技有限公司 语音芯片实现方法、语音芯片及相关设备

Also Published As

Publication number Publication date
JP6937406B2 (ja) 2021-09-22
US20200402514A1 (en) 2020-12-24
JP2021002030A (ja) 2021-01-07

Similar Documents

Publication Publication Date Title
CN110265029A (zh) 语音芯片和电子设备
JP3904244B2 (ja) シングル・チップ・データ処理装置
US20190171941A1 (en) Electronic device, accelerator, and accelerating method applicable to convolutional neural network computation
CN108538305A (zh) 语音识别方法、装置、设备及计算机可读存储介质
US8209480B2 (en) DRAM selective self refresh
CN117762234A (zh) 具有机器学习功能的低功率环境计算系统
US20090217070A1 (en) Dynamic Bus Parking
CN107003948B (zh) 电子设备及用于控制其可共享的高速缓存存储器的方法
US8285557B2 (en) Apparatus, system and method for buffering audio data to allow low power states in a processing system during audio playback
DE102009045953B4 (de) System und Verfahren zum Nutzen von Ressourcen in einem Informationsverarbeitungssystem
US20110078475A1 (en) Transitioning a Computing Platform to a Low Power System State
JP2014509765A (ja) コンテキストアウェアアプリケーション関連の機能をセンサハブにアウトソースするメカニズム
US20070113048A1 (en) Low-Power Co-Processor Architecture
US20030163742A1 (en) Power conservation techniques for a digital computer
CN106062661A (zh) 用于常开常听的语音识别系统的位置感知功率管理方案
CN110060685A (zh) 语音唤醒方法和装置
CN107667401B (zh) 用于电子设备的降噪
CN104813283A (zh) 处理器核保留状态的独立控制
CN112840329A (zh) 低功率高速缓存的环境计算
US11940858B2 (en) Probe filter retention based low power state
CN103092781A (zh) 闪存接口的有效利用
CN104008524B (zh) 图形处理中的低能量计算技术
CN105825741A (zh) 基于VC5509和CCSLink的DSP及语音信号处理一体化实验平台
Zeng et al. Design of Speech Recognition System Based on Linear Microphone Array
CN206024006U (zh) 一种基于双核处理器的网络投影仪

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190920

RJ01 Rejection of invention patent application after publication