CN107667401B

CN107667401B - 用于电子设备的降噪

Info

Publication number: CN107667401B
Application number: CN201680030049.9A
Authority: CN
Inventors: S·卡尔; N·查特拉尼
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2015-06-26
Filing date: 2016-05-26
Publication date: 2021-12-21
Anticipated expiration: 2036-05-26
Also published as: WO2016209530A1; KR20180014187A; EP3314908A4; TW201712673A; KR102618902B1; EP3314908A1; JP6816854B2; TWI688947B; US20160379661A1; CN107667401A; JP2018518696A

Abstract

在一个示例中，控制器包括逻辑，该逻辑至少部分地包括硬件逻辑，该逻辑被配置成检测非空中麦克风中接收的音频信号中的语音活动以及响应于该声音活动，将噪声消除算法应用于空中麦克风中接收的语音输入。可描述其他示例。

Description

用于电子设备的降噪

背景

本申请描述的主题一般涉及电子设备领域，更具体地涉及用于电子设备的降噪。

诸如膝上型计算机、上网本类型计算机、平板计算机、移动电话、电子阅读器等等的许多电子设备具有内置于该设备的通信能力，例如，声音和文本消息接发。在一些情形中，使用诸如头戴式耳机、机配眼镜之类的辅助电子设备上的接口与此类电子设备通信可能是有用的。

因此，在一些情形中，用于在经由电子设备进行通信时提供降噪的系统和技术可发现效用。

附图说明

参考附图来描述具体实施方式。

图1是根据一些示例的可适于与降噪联用的示例性的电子设备的例示。

图2是根据一些示例的可适于为电子设备实现降噪的可穿戴设备的组件的示意性的例示。

图3是根据一些示例的可适于为电子设备实现降噪的控制器的高层示意性例示。

图4是根据一些示例的其中可实现用于电子设备的降噪的环境的高层示意性例示。

图5是根据一些示例例示了用于为电子设备实现降噪的方法中的操作的流程图。

图6-10是根据一些示例的可适于实现降噪的电子设备的示意性例示。

具体实施方式

本申请中描述的是用于为电子设备实现降噪的示例性系统和方法。在以下描述中，阐述众多特定细节来提供对各个示例的透彻理解。然而，本领域普通技术人员将理解，无需这些特定细节也可实现各个示例。在其它实例中，没有例示或详细描述众所周知的方法、过程、组件、和电路以避免模糊特定示例。

借助背景，可结合支持音频输入的包括电话、平板和计算机的电子设备来使用降噪。降噪也可在诸如眼镜或耳机的可穿戴设备中使用。可穿戴设备提供从空中麦克风(aerial microphone)和例如其中音频分别通过骨头和耳道来传送的骨传导麦克风和入耳式麦克风的非空中麦克风两者中捕捉音频信号的能力。这些方式有时被称为非空中麦克风，从而将它们与使用空气作为传输介质的传统麦克风区分开。

许多现代降噪技术把语音帧最初分类为为包括声音或语音输入的帧和不包括声音或语音输入的帧。本文所描述的是用于提升由从空气式和非空中麦克风两者接收输入的电子设备捕捉的嘈杂语音的降噪技术。本文所描述的降噪技术从空气式和非空中麦克风两者提取信息来作出声音/非声音分类以改进降噪系统的性能。将参考附图1-10描述进一步的细节。

图1是电子设备100的示例的示意性例示。在一些方面，远程电子设备100可具体化为移动电话、平板计算设备、个人数字助理(PDA)、笔记本计算机、视频相机等等。远程电子设备100的具体实施例不是关键的。

在一些示例中，电子设备100可包括用于收发RF信号的RF收发机120，以及用于处理由RF收发机120接收的信号的信号处理模块122。RF收发机120可经由诸如例如蓝牙或802.11X.IEEE 802.11a、b或g顺应接口(参见例如系统LAN/MAN之间的IT-电信和信息交换的IEEE标准—第II部分：无线LAN媒体接入控制(MAC)以及物理层(PHY)规范修订4：2.4GHz频带中进一步更高数据率扩展，802.11G-2003)之类的协议实现本地无线连接。无线接口的另一示例可以是通用分组无线业务(GPRS)接口(参见，例如，GPRS手持设备需求指南，全球移动通信系统/GSM协会，Ver.3.0.1，2002年12月)。

远程电子设备100可进一步包括一个或多个处理器124和存储器140。如本文中所使用的，术语“处理器”表示任何类型的计算元件，诸如但不限于微处理器、微控制器、复杂指令集计算(CISC)微处理器、精简指令集(RISC)微处理器、超长指令字(VLIW)微处理器、或任何其他类型的处理器或处理电路。

在一些示例中，处理器124可以是可从加利福尼亚州圣克拉拉市的

公司购得的处理器系列中的一个或多个处理器。替换地，可使用其他处理器，诸如Intel的

XEON^TM、ATOM^TM和

处理器。而且，可利用于自其他制造商的一个或多个处理器。此外，处理器可具有单核或多核设计。

在一些示例中，存储器140包括随机存取存储器(RAM)；然而，存储器模块140可以是使用诸如动态RAM(DRAM)、同步DRAM(SDRAM)之类的其他存储器类型来实现的。存储器140可包括在处理器124上执行的一个或多个应用。

远程电子设备100可进一步包括诸如例如键区、触摸板、麦克风之类的一个或多个输入/输出设备126和一个或多个显示器128、扬声器134，以及一个或多个记录设备130。作为示例，记录设备130可包括一个或多个相机和/或麦克风。语音处理模块132可被提供用于处理由诸如一个或多个麦克风之类的I/O设备123接收的语音输入。

在一些示例中，远程电子设备100可包括可与以上所描述的处理器124分开的的低功率控制器170。在图1所描绘的示例中，控制器170包括一个或多个控制器172、存储器模块174和I/O模块176。在一些示例中，存储器模块174可包括永久性闪存模块，并且I/O模块176可被实现为编码在该永久性存储器模块中的逻辑指令，例如固件或软件。I/O模块176可包括串行I/O模块或并行I/O模块。再次地，由于附加控制器170在物理上与主处理器124分开，因此在处理器124保持在低功率损耗状态，例如睡眠状态时，控制器170可独立地操作。进一步地，就低功率控制器170无法通过操作系统进行破解的意义而言，低功率控制器170可以是安全的。在一些示例中，语音处理模块132的低功率实例可在控制器170上执行。

图2是根据一些示例的可适于为电子设备实现降噪的可穿戴设备200的组件的示意性例示。可穿戴设备200的组件中的许多可与图1中描绘的电子设备100的相应组件相同。为了有利于简洁和清楚，这些组件的描述将不再重复。

如图2中所例示的，在一些示例中，可穿戴电子设备200可被实现为诸如耳机或头戴式耳机之类的可穿戴电子设备。电子设备200可至少包括空中麦克风202或者例如入耳式麦克风或骨传导麦克风之类的非空中麦克风204。

图3是根据一些示例的可适于为电子设备实现降噪的可穿戴设备的控制器的高层示意性例示。参考图3，在一些环境中，可穿戴电子设备200包括至少一个空中麦克风202和至少一个非空中麦克风204，用于接收音频输入，如以上所描述的。空中麦克风202和非空中麦克风204可被耦合至语音处理模块132，使得到空中麦克风202和非空中麦克风204的音频输入被引导至语音处理模块132，该语音处理模块进而可被耦合至一个或多个扬声器310。

已描述用于在电子设备中实现降噪的各种结构，进一步的操作方面将参照附图4-5来解释。图4是根据一些示例的其中可实现用于电子设备的降噪的环境400的高层示意性例示，而图5是例示了根据一些示例的用于实现用于电子设备的降噪的方法中的操作的流程图。

参考图4和5，在一些示例中，降噪系统可实现由下式描述的模型：

式1:Xi[n]＝Si[n]+di[n]

其中x_i[n]表示由系统中的第i个(i^th)麦克风记录的嘈杂语音信号，

s_i[n]表示第i个麦克风处的无噪声语音，以及di[n]表示第i个麦克风处的噪声源，该噪声源被假定为独立于语音。

式1的短时傅立叶变换可被写成：

式2:Xi(k,m)＝Si(k,m)+Di(k,m)

对于频率元(frequency bin)k和时间帧n。

因此，参考图4-5，在操作510处，从空中麦克风202和非空中麦克风204接收输入。在操作515处，确定来自空中麦克风202和来自非空中麦克风204的音频输入的STFT 410。

在操作520处，确定语音概率。非空中麦克风204提供比空中麦克风202更好的语音的存在性的指示。因此，在操作520处，来自非空中麦克风204的输入可被分析以确定具体帧的语音存在性概率因子420，从而指示语音的存在性。在一些示例中，语音存在性概率因子(框420)可被表达为在0和1之间变化的p(k,m)，其中p(k,m)＝1指示仅纯语音的存在，而p(k,m)＝0指示语音的不存在。0和1之间的范围中的p(k,m)的值指示嘈杂语音的存在。

在操作525处，语音存在性概率因子420可被用于确定由下式给出的时变频率依存平滑因子

式3：

其中平滑因子α_d的范围在0和1之间。

在操作530处，噪声功率估计模块430可通过如下的递归取平均来从至空中麦克风202的输入产生噪声功率估计

式4：

在操作535处，时间平滑因子

被用于控制更新噪声功率估计的速率。在操作540处，噪声估计

可被频谱增益计算块432用来使用由下式给出的频谱减法来计算增益因子G(k，m)：

式5：

语音存在性概率因子p(k，m)在增益计算系数确定中被用来控制语音保留与噪声减少之间的平衡。

在操作545处，操作540中确定的增益因子G(k，m)被应用于来自空中麦克风202的输入。在一些示例中，来自空中麦克风202的输入X₁(k，m)可乘以乘法器模块434中的增益因子G(k，m)以获得降噪信号

在操作550处，降噪信号

的逆STFT(ISTFT)在块436处被确定，并且在操作555处，降噪语音信号作为音频输出被呈现在例如扬声器之类的输出设备440上。

因此，本文中描述的结构和操作允许电子设备单独地或与可穿戴设备协同来基于来自空中麦克风202和非空中麦克风204两者的输入产生降噪语音信号。在一些示例中，来自非空中麦克风204的输入被用于确定语音存在性概率因子420，该语音存在性概率因子进而被用在频谱增益系数的产生中。

如以上所描述的，在一些示例中，电子设备可被具体化为计算机系统。图6例示了根据示例的计算系统600的框图。计算系统600可包括经由互连网络(或总线)604通信的一个或多个中央处理单元602或处理器。处理器602可包括通用处理器、网络处理器(处理在计算机网络603上传达的数据)，或者其他类型的处理器(包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC))。此外，处理器602可具有单核或多核设计。具有多核设计的处理器602可将不同类型的处理器核集成在同一集成电路(IC)管芯上。另外，具有多核设计的处理器602可实现为对称或非对称的多处理器。在示例中，处理器602中的一个或多个可与图1的处理器102相同或类似。例如，处理器602中的一个或多个可包括参考图1讨论过的控制单元124或图2的处理器224。同样，参照图4-5讨论的操作可由系统600的一个或多个组件来执行。

芯片组606也可与互连网络604通信。芯片组606可包括存储器控制中枢(MCH)608。MCH 608可包括与存储器610通信的存储器控制器612。存储器612可存储数据，例如包括可由处理器602或包含在计算系统600中的任何其它设备执行的指令序列。在一个示例中，存储器612可以包括一个或多个易失性存储设备，诸如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)，或其他类型的存储设备。也可利用非易失性存储器，诸如硬盘。诸如多个处理器和/或多个系统存储器之类的附加设备可经由互连网络604来进行通信。

GMCH 608还可包括与显示器616通信的图形接口614。在一个示例中，图形接口614可经由加速图形端口(AGP)与显示设备616通信。在示例中，显示器616(诸如平板显示器)可以通过例如信号转换器与图形接口614通信，该信号转换器将诸如视频存储器或系统存储器之类的存储设备中存储的图像的数字表示转换成由显示器616解释和显示的显示信号。由显示设备产生的显示器616信号在由显示器解释并随后在显示器上显示之前可经过各种控制设备。

中枢接口618可允许MCH 608与输入/输出控制中枢(ICH)620通信。ICH620可向与计算系统600通信的I/O设备提供接口。ICH 620可通过诸如外围组件互连(PCI)桥、通用串行总线(USB)控制器或其他类型的外围桥或控制器等外围桥(或控制器)624与总线622通信。桥624可在处理器602和外围设备之间提供数据路径。可使用其它类型的布局。同样，多个总线可例如通过多个桥或控制器来与ICH 620通信。而且，在各示例中，与ICH 620通信的其他外围设备可包括，集成驱动器电子设备(IDE)或小型计算机系统接口

(SCSI)硬驱动器、USB端口、键盘、鼠标、并行端口、串行端口、软盘驱动器、数字输出支持(例如，数字视频接口(DVI))或其他设备。

总线622可与音频设备626、一个或多个盘驱动器628以及(与计算机网络603通信的)网络接口设备630通信。其他设备可经由总线622通信。同样，在一些示例中，各种组件(诸如，网络接口设备630)可以与MCH 608进行通信。此外，处理器602和一个或多个本文中讨论的其它组件可被组合以形成单个芯片(例如，用于提供片上系统(SOC))。此外，在其它示例中，图形加速器616可被包括在MCH 618内。

此外，计算系统600可包括易失性和/或非易失性存储器(或存储)。例如，非易失性存储器可包括以下的一个或多个：只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电RPROM(EEPROM)、盘驱动器(例如，628)、软盘、紧致盘ROM(CD-ROM)、数字多功能盘(DVD)、闪存、磁光盘或能够储存电子数据(例如，包括指令)的其它类型的非易失性机器可读介质。

图7例示出根据示例的计算系统700的框图。系统700可包括一个或多个处理器702-1到702-N(在本文中一般称为“多个处理器702”或“处理器702)。”处理器702可经由互连网络或总线704通信。每个处理器可包括各种组件，出于清楚起见，参照处理器702-1仅讨论这些组件中的一些。因此，其余处理器702-2至702-N中的每一个可包括参照处理器702-1讨论的相同或类似组件。

在示例中，处理器702-1可包括一个或多个处理器核706-1至706-M(在本文中称为“多个核706”或更一般地称为“核706”)、共享高速缓存708、路由器710和/或处理器控制逻辑或单元720。处理器核706可在单个集成电路(IC)芯片上实现。而且，芯片可包括一个或多个共享和/或私有高速缓存(诸如高速缓存708)、总线或互连(诸如总线或互连网络712)、存储器控制器或其他组件。

在一个示例中，路由器710可被用于在处理器702-1和/或系统700的各个组件之间进行通信。此外，处理器702-1可包括一个以上的路由器710。此外，多个路由器710可进行通信以实现处理器702-1的内部或外部的各个组件之间的数据路由。

共享高速缓存708可存储供处理器702-1中的诸如核706之类的一个或多个组件使用的数据(例如，包括指令)。例如，共享高速缓存708可以本地地高速缓存存储器714中存储的数据以供处理器702的各组件更快速的访问。在示例中，高速缓存708可包括中级高速缓存(诸如，第2级(L2)、第3级(L3)、第4级(L4)，或其他层级的高速缓存)，末级高速缓存(LLC)，和/或上述各项的组合。此外，处理器702-1的各个组件可通过总线(例如，总线712)和/或存储器控制器或中枢来与共享高速缓存708直接通信。如图7中示出的，在一些示例中，核706中的一个或多个可包括第一级(L1)高速缓存716-1(本文一般称为“L1高速缓存716”)。

图8例示出根据示例的计算系统的处理器核706和其他组件的诸部分的框图。在一实施例中，图8中所示的箭头例示出经过核706的指令的流向。可在诸如参考图7所讨论的单个集成电路芯片(或管芯)上实现一个或多个处理器核(诸如，处理器核706)。而且，芯片可包括一个或多个共享和/或私有高速缓存(例如，图7的高速缓存708)、互连(例如，图7的互连704和/或112)、控制单元、存储器控制器或其他组件。

如图8所例示的，处理器核706可包括用于取出指令(包括具有条件分支的指令)以由核706来执行的取出单元802。该指令可从诸如存储器714之类的任一存储设备中取出。核706也可包括用于解码被取出的指令的解码单元804。例如，解码单元804可将被取出的指令解码为多个uop(微操作)。

此外，核706可包括调度单元806。调度单元806可执行与存储被解码的指令(例如，从解码单元804接收的指令)相关联的各种操作，直到这些指令准备好分派为止(例如，直到被解码指令的所有的源值变得可用)。在一个示例中，调度单元806可将被解码的指令调度和/或发布(或分派)到执行单元808以供执行。执行单元808可在(例如，由解码单元804)解码并(例如，由调度单元806)分派指令之后，执行这些被分派的指令。在示例中，执行单元808可包括多于一个的执行单元。执行单元808也可以执行各种算术操作(诸如，加法、减法、乘法，和/或除法)，并可包括一个或多个算术逻辑单元(ALU)。在示例中，协处理器(未示出)可以结合执行单元808来执行各种算术操作。

此外，执行单元808可乱序地执行指令。因此，在一个示例中，处理器核706可以是乱序处理器核。核706也可包括引退单元810。该引退单元810可以在指令被提交之后引退被执行的指令。在示例中，引退这些被执行的指令会导致：通过对这些指令的执行，提交处理器状态；解除分配由这些指令使用的物理寄存器，等等。

核706也可以包括用于经由一个或多个总线(例如，总线804和/或812)来实现处理器核706的组件与其他组件(诸如，参考图8所讨论的组件)之间的通信的总线单元714。核706也可包括一个或多个寄存器816来存储被核706的各个组件访问的数据(诸如与功率损耗状态设置有关的值)。

此外，即使图7例示出将经由互连812耦合至核706的控制单元720，但是在各示例中，控制单元720可被安置于别处，诸如在核706内部，经由总线704耦合至核，等等。

在一些示例中，本文讨论过的组件中的一个或多个可被具体化为片上系统(SOC)设备。图9例示了根据示例的SOC封装的框图。如图9所例示的，SOC902包括一个或多个处理器核920、一个或多个图形处理器核930、输入/输出(I/O)接口940以及存储器控制器942。SOC封装902的各种组件可以耦合至诸如本文中参考其他附图所讨论的互连或总线。SOC封装902还可包括更多或更少的组件，诸如，本文中参考其他附图所讨论的那些组件。此外，SOC封装902的每一组件都可包括一个或多个其他组件，例如，如参考本文中的其他附图所讨论的组件。在示例中，在一个或多个集成电路(IC)管芯上提供SOC封装902(以及其组件)，例如，它们被封装到单个半导体器件中。

如图9所例示的，SOC封装902经由存储器控制器942而耦合到存储器960(可以与本文中参考其他附图所讨论的存储器类似或相同)。在示例中，存储器960(或其部分)可以被集成在SOC封装902上。

I/O接口940可以例如经由诸如本文中参考其他附图所讨论的互连和/或总线而耦合到一个或多个I/O设备970。I/O设备970可包括键盘、鼠标、触摸板、显示器、图像/视频捕捉设备(诸如相机或摄录机/视频录像机)、触摸屏、扬声器等中的一个或多个。

图10例示出根据示例的按点对点(PtP)配置安排的计算系统1000。具体而言，图10示出其中处理器、存储器和输入/输出设备通过数个点对点接口来互连的系统。

如图10所例示的，系统1000可包括若干处理器，但为了清楚起见仅示出了其中两个处理器1002和1004。处理器1002和1004各自可包括本地存储器控制器中枢(MCH)1006和1008以能够与存储器1010和1012通信。在一些示例中，MCH 1006和1008可包括图1中的存储器控制器120和/或逻辑125。

在示例中，处理器1002和1004可以是参考图7讨论的处理器702之一。处理器1002和1004可分别使用点对点(PtP)接口电路1016和1018经由PtP接口1014来交换数据。同样，处理器1002和1004可各自使用点对点接口电路1026、1028、1030和1032经由各PtP接口1022和1024与芯片组1020交换数据。芯片组1020还可例如利用PtP接口电路1034经由高性能图形接口1036与高性能图形电路1037交换数据。

如图10中所示，图1中的核106和/或高速缓存108中的一个或多个可被安置在处理器1004内。然而，其他示例可以存在于图10的系统1000内的其他电路、逻辑单元、或设备中。此外，其他示例可以遍及图10中所示的若干电路、逻辑单元或设备而分布。

芯片组1020可使用PtP接口电路1041与总线1040通信。总线1040可具有与其通信的一个或多个设备，诸如总线桥1042和I/O设备1043。经由总线1044，总线桥1043可与诸如键盘/鼠标1045、通信设备1046(诸如可与计算机网络1003通信的调制解调器、网络接口设备或其它通信设备)、音频I/O设备、和/或数据存储设备1048之类的其它设备通信。数据存储设备1048(可以是硬盘驱动或基于NAND闪存的固态驱动器)可存储可被处理器1004执行的代码1049。

以下有关进一步的示例。

示例1是包括逻辑，该逻辑至少部分地包括硬件逻辑的控制器，该逻辑被配置成检测非空中麦克风中接收的音频信号中的语音活动，以及响应于声音活动，将噪声消除算法应用于空中麦克风中接收的语音输入。

示例2中，示例1的主题可任选地包括一种配置，其中控制器包括用于从非空中麦克风中接收的音频信号确定语音存在性概率因子的逻辑。

示例3中，示例1-2中的任一示例的主题可任选地包括进一步被配置成使用语音存在性概率因子确定时变频率依存平滑因子的逻辑。

示例4中，示例1-3中的任一示例的主题可任选地包括进一步被配置成使用时变频率依存平滑因子控制将噪声估计更新到空中麦克风中接收的语音输入的速率的逻辑。

示例5中，示例1-4中的任一示例的主题可任选地包括进一步被配置成至少部分地基于语音存在性概率因子确定增益因子的逻辑。

示例6中，示例1-5中的任一示例的主题可任选地包括进一步被配置成将增益因子应用于空中麦克风中接收的语音输入的逻辑。

示例7中，示例1-6中的任一示例的主题可任选地包括进一步被配置成在输出设备上呈现音频输出的逻辑。

示例8是电子设备，该电子设备包括：用于从非空中麦克风接收第一音频信号以及从空中麦克风接收第二音频信号的输入/输出(I/O)接口；以及控制器，该控制器包括逻辑，该逻辑至少部分地包括硬件逻辑，该逻辑被配置成检测非空中麦克风中接收的音频信号中的语音活动，以及响应于声音活动，将噪声消除算法应用于空中麦克风中接收的语音输入。

示例9中，示例8的主题可任选地包括一种配置，其中控制器包括用于从非空中麦克风中接收的音频信号确定语音存在性概率因子的逻辑。

示例10中，示例8-9中的任一示例的主题可任选地包括进一步被配置成使用语音存在性概率因子确定时变频率依存平滑因子的逻辑。

示例11中，示例9-10中的任一示例的主题可任选地包括进一步被配置成使用时变频率依存平滑因子控制将噪声估计更新到空中麦克风中接收的语音输入的速率的逻辑。

示例12中，示例9-11中的任一示例的主题可任选地包括进一步被配置成至少部分地基于语音存在性概率因子确定增益因子的逻辑。

示例13中，示例9-12中的任一示例的主题可任选地包括进一步被配置来将增益因子应用于空中麦克风中接收的语音输入的逻辑。

示例14中，示例9-13中的任一示例的主题可任选地包括进一步被配置成在输出设备上呈现音频输出的逻辑。

示例15是包括存储在有形计算机可读介质上的逻辑指令的计算机程序产品，这些逻辑指令在被控制器执行时，将控制器配置成检测非空中麦克风中接收的音频信号中的语音活动以及响应于该声音活动，将噪声消除算法应用于空中麦克风中接收的语音输入。

在示例16中，示例15的主题可任选地包括存储在有形计算机可读介质上的逻辑指令，这些逻辑指令在被控制器执行时，将控制器配置成从非空中麦克风中接收的音频信号确定语音存在行概率因子。

在示例17中，示例15-16中的任一示例的主题可任选地包括存储在有形计算机可读介质上的逻辑指令，这些逻辑指令在被控制器执行时，将控制器配置成使用语音存在性概率因子来确定时变频率依存平滑因子。

示例18中，示例15-17中的任一示例的主题可任选地包括存储在有形计算机可读介质上的逻辑指令，这些逻辑指令在被控制器执行时，将控制器配置成使用时变频率依存平滑因子控制将噪声估计更新到空中麦克风中接收的语音输入的速率的逻辑。

在示例19中，示例15-18中的任一示例的主题可任选地包括存储在有形计算机可读介质上的逻辑指令，这些逻辑指令在被控制器执行时，将控制器配置成至少部分地基于语音存在性概率因子来确定增益因子。

在示例20中，示例15-19中的任一示例的主题可任选地包括存储在有形计算机可读介质上的逻辑指令，这些逻辑指令在被控制器执行时，将控制器配置成将增益因子应用于空中麦克风中接收的语音输入。

在示例21中，示例15-20中的任一示例的主题可任选地包括存储在有形计算机可读介质上的逻辑指令，这些逻辑指令在被控制器执行时，将控制器配置成在输出设备上呈现音频输出。

本申请中提到的术语“逻辑指令”涉及可被一个或多个机器理解来执行一个或多个逻辑操作的表达。例如，逻辑指令可包括可由处理器编译器解释以对一个或多个数据对象执行一个或多个操作的指令。然而，这仅仅是机器可读指令的示例且多个示例不限于此方面。

本申请中提到的术语“计算机可读介质”涉及能保持可由一个或多个机器感知的表达的介质。例如，计算机可读介质可包括一个或多个用于存储机器可读指令或数据的一个或多个存储设备。这样的存储设备可包括存储介质，诸如例如光、磁或半导体存储介质。然而，这仅仅是计算机可读介质的示例且示例不限于此方面。

本文中提到的术语“逻辑”涉及用于执行一个或多个逻辑操作的结构。例如，逻辑可包括基于一个或多个输入信号提供一个或多个输出信号的电路系统。这样的电路系统可包括接收数字输入并提供数字输出的有限状态机，或响应一个或多个模拟输入信号提供一个或多个模拟输出信号的电路系统。这样的电路系统可通过专用集成电路(ASIC)或现场可编程门阵列(FPGA)的形式来提供。另外，逻辑可包括存储在存储器中的机器可读指令，这些指令结合处理电路系统来执行这些机器可读指令。然而，这些仅仅是可提供逻辑的结构的示例，并且多个示例不限于此方面。

本申请描述的一些方法可具体化为计算机可读介质上的逻辑指令。当在处理器上执行时，这些逻辑指令使得处理器被编程为执行所述方法的专用机器。当由逻辑指令配置以执行本申请中所描述的方法时，处理器构成用于执行所述方法的结构。替代地，本申请中描述的方法可精简为例如现场可编程门阵列(FPGA)、专用集成电路(ASIC)等等之上的逻辑。

在说明书和权利要求书中，可使用术语耦合和连接及其衍生词。在特定示例中，“连接”可用于指示两个或更多个元件彼此直接物理或电气接触。“耦合的”可表示两个或更多个元件直接物理或电气接触。然而，“耦合的”也可表示两个或更多个元件可能彼此并不直接接触，但是仍可彼此协作或交互。

说明书中对“一个示例”或“一些示例”的提及意味着结合该示例描述的特定特征、结构或特性被包括在至少一个实现中。在本说明书中的不同位置中短语“在一个示例中”的出现可以全部指同一示例或可以不都是指同一示例。

虽然已经用结构特征和/或方法动作专属的语言描述了多个示例，但应理解所要求保护的主题可以不限于所描述的特定特征或动作。相反，特定特征和动作作为实现所要求保护的主题的样本形式被公开。

Claims

1.一种控制器，包括：

逻辑，所述逻辑至少部分地包括硬件逻辑，所述逻辑被配置成：

检测非空中麦克风中接收的音频信号中的语音活动；

从所述非空中麦克风中接收的音频信号确定语音存在性概率因子；

使用所述语音存在性概率因子确定时变频率依存平滑因子；以及

使用所述时变频率依存平滑因子来控制将噪声估计更新到空中麦克风中接收的语音输入的速率；

响应于所述语音活动，用于：

将噪声消除算法应用于在所述空中麦克风中接收的所述语音输入。

2.如权利要求1所述的控制器，其中所述控制器包括用于至少部分地基于所述语音存在性概率因子确定增益因子的逻辑。

3.如权利要求2所述的控制器，其中所述控制器包括用于将所述增益因子应用于空中麦克风中接收的所述语音输入的逻辑。

4.如权利要求3所述的控制器，其中所述控制器包括用于在输出设备上呈现音频输出的逻辑。

5.一种电子设备，包括：

用于从非空中麦克风接收第一音频信号以及从空中麦克风接收第二音频信号的输入/输出(I/O)接口；以及

控制器，包括逻辑，所述逻辑至少部分地包括硬件逻辑，所述逻辑被配置成：

检测非空中麦克风中接收的音频信号中的语音活动；

使用所述时变频率依存平滑因子控制将噪声估计更新到所述空中麦克风中接收的语音输入的速率；

响应于所述语音活动，用于：

将噪声消除算法应用于所述空中麦克风中接收的所述语音输入。

6.如权利要求5所述的电子设备，其中所述控制器包括用于至少部分地基于语音存在性概率因子确定增益因子的逻辑。

7.如权利要求6所述的电子设备，其中所述控制器包括用于将所述增益因子应用于空中麦克风中接收的所述语音输入的逻辑。

8.如权利要求7所述的电子设备，其中所述控制器包括用于在输出设备上呈现音频输出的逻辑。

9.一种计算机程序产品，包括存储在有形计算机可读介质上的逻辑指令，所述逻辑指令在被控制器执行时，将所述控制器配置成：

检测非空中麦克风中接收的音频信号中的语音活动；

使用所述语音存在性概率因子来确定时变频率依存平滑因子；以及

使用所述时变频率依存平滑因子控制将噪声估计更新到空中麦克风中接收的语音输入的速率；

响应于所述语音活动，用于：

10.如权利要求9所述的计算机程序产品，包括存储在有形计算机可读介质上的逻辑指令，所述逻辑指令在被所述控制器执行时，将所述控制器配置成至少部分地基于所述语音存在性概率因子来确定增益因子。

11.如权利要求10所述的计算机程序产品，包括存储在有形计算机可读介质上的逻辑指令，所述逻辑指令在被所述控制器执行时，将所述控制器配置成将所述增益因子应用于空中麦克风中接收的所述语音输入。