JP2018518696A - 電子デバイスのノイズリダクション - Google Patents

Abstract

一例では、コントローラは、少なくとも部分的にハードウェアロジックを含むロジックを備え、ロジックは、非空中マイクロフォン内で受信されるオーディオ信号内の音声作用を検出し、音声作用に応答して、ノイズキャンセルアルゴリズムを空中マイクロフォン内で受信される音声入力に適用するよう構成される。他の例が説明され得る。

Description

本明細書において説明される主題は、概して、電子デバイスの分野に関し、より具体的には電子デバイスのノイズリダクションに関する。

ラップトップコンピュータ、ネットブックスタイルのコンピュータ、タブレットコンピュータ、携帯電話、電子リーダ等のような多くの電子デバイスは、例えば、音声及びテキストメッセージングなど、デバイスに組み込まれた通信機能を有する。いくつかの状況では、ヘッドセット、コンピュータ内蔵眼鏡等のような補助電子デバイスへのインタフェースを使用して、そのような電子デバイスと通信するのに有用であってよい。

したがって、いくつかの状況では、電子デバイスを介した通信の際にノイズリダクションを提供するためのシステム及び技術が有用性を見出し得る。

詳細な説明が、添付された図を参照しつつ説明される。
いくつかの例に係るノイズリダクションを伴って動作するように適合され得る例示的な電子デバイスの図である。 いくつかの例に係る電子デバイスに対してノイズリダクションを実装するよう適合され得るウェアラブルデバイスのコンポーネントの概略図である。 いくつかの例に係る電子デバイスに対してノイズリダクションを実装するよう適合され得るコントローラのハイレベルの概略図である。 いくつかの例に従って電子デバイスに対するノイズリダクションが実装され得る環境のハイレベルの概略図である。 いくつかの例に係る電子デバイスに対してノイズリダクションを実装する方法における工程を示すフローチャートである。 いくつかの例に係るノイズリダクションを実装するように適合され得る電子デバイスの概略図である。 いくつかの例に係るノイズリダクションを実装するように適合され得る電子デバイスの概略図である。 いくつかの例に係るノイズリダクションを実装するように適合され得る電子デバイスの概略図である。 いくつかの例に係るノイズリダクションを実装するように適合され得る電子デバイスの概略図である。 いくつかの例に係るノイズリダクションを実装するように適合され得る電子デバイスの概略図である。

電子デバイスに対するノイズリダクション（ノイズ除去）を実装する例示的なシステム及び方法が、本明細書において説明される。以下の説明において、様々な例を十分に理解ならしめるべく、多数の具体的な詳細が記載される。しかしながら、当業者であれば、様々な例が、具体的な詳細なしで実施され得ることが理解されよう。他の例において、周知の方法、手順、コンポーネント、及び回路は、具体例を不明瞭にしないように、詳細には示され又は説明されていない。

背景として、ノイズリダクションは、電話、タブレット、及びコンピュータを含む音声入力をサポートする電子デバイスと組み合わせて使用されてよい。ノイズリダクションは、眼鏡又はイヤピースのようなウェアラブルデバイスにおいて使用されてもよい。ウェアラブルデバイスは、空中マイクロフォン及び非空中マイクロフォンの両方、例えば骨伝導マイクロフォン及びインイヤーマイクロフォンからオーディオ信号をキャプチャする能力を提供する。ただし、オーディオは、それぞれ骨及び耳管通じて送信される。これらのモダリティは、場合によっては、空気を送信媒体として使用する通常のマイクからそれらを区別するために、非空中マイクロフォンと称される。

多くの現代のノイズリダクション技術は、音声フレームを、音声（ｖｏｉｃｅ ｏｒ ｓｐｅｅｃｈ）入力を含むフレーム及び音声（ｖｏｉｃｅ ｏｒ ｓｐｅｅｃｈ）フレームを含まないフレームに初期分類する。本明細書では、空中及び非空中マイクロフォンの両方からの入力を受信する電子デバイスによりキャプチャされる雑音の多い音声を向上するためのノイズリダクション技術を説明する。本明細書で説明されるノイズリダクション技術は、空中及び非空中マイクロフォンの両方から情報を抽出して、ノイズリダクションシステムの性能を改善するための音声／非音声分類を作成する。さらに、図１−１０を参照して詳細に説明される。

図１は、電子デバイス１００の例の概略図である。いくつかの態様において、リモート電子デバイス１００は、携帯電話、タブレットコンピューティングデバイス、パーソナルデジタルアシスタント（ＰＤＡ）、ノートパッドコンピュータ、ビデオカメラ等として実施されてよい。リモート電子デバイス１００の具体的な実施形態は、重要ではない。

いくつかの例において、電子デバイス１００は、ＲＦ信号を送受信するＲＦトランシーバ１２０と、ＲＦトランシーバ１２０によって受信された信号を処理する信号処理モジュール１２２と、を含んでよい。ＲＦトランシーバ１２０は、例えばブルートゥース（登録商標）又は８０２．１１Ｘ、ＩＥＥＥ８０２．１１ａ、ｂ又はｇに準拠したインタフェース（例えば、ＩＥＥＥ Ｓｔａｎｄａｒｄ ｆｏｒ ＩＴ −Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ ａｎｄ ｉｎｆｏｒｍａｔｉｏｎ ｅｘｃｈａｎｇｅ ｂｅｔｗｅｅｎ ｓｙｓｔｅｍｓ ＬＡＮ／ＭＡＮ−Ｐａｒｔ ＩＩ： Ｗｉｒｅｌｅｓｓ ＬＡＮ Ｍｅｄｉｕｍ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ （ＭＡＣ） ａｎｄ Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ （ＰＨＹ） ｓｐｅｃｉｆｉｃａｔｉｏｎｓ Ａｍｅｎｄｍｅｎｔ ４：Ｆｕｒｔｈｅｒ Ｈｉｇｈｅｒ Ｄａｔａ Ｒａｔｅ Ｅｘｔｅｎｓｉｏｎ ｉｎ ｔｈｅ ２．４ ＧＨｚ Ｂａｎｄ，８０２．１１Ｇ−２００３を参照）のようなプロトコルを介してローカル無線接続を実装してよい。無線インタフェースの他の例は、汎用パケット無線サービス（ＧＰＲＳ）インタフェース（例えば、Ｇｕｉｄｅｌｉｎｅｓ ｏｎ ＧＰＲＳ Ｈａｎｄｓｅｔ Ｒｅｑｕｉｒｅｍｅｎｔｓ， Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ／ＧＳＭ（登録商標）Ａｓｓｏｃｉａｔｉｏｎ， Ｖｅｒ． ３．０．１， Ｄｅｃｅｍｂｅｒ ２００２を参照）であろう。

リモート電子デバイス１００は、１又は複数のプロセッサ１２４とメモリ１４０とをさらに含んでよい。本明細書において使用されるように、「プロセッサ」という用語は、限定されるものではないが、マイクロプロセッサ、マイクロコントローラ、複雑命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セット（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、又は任意の他のタイプのプロセッサもしくは処理回路のような、任意のタイプの計算要素を意味する。いくつかの例において、プロセッサ１２４は、カリフォルニア州サンタクララのインテル（登録商標）コーポレーションから入手可能なプロセッサのファミリの１又は複数のプロセッサであってよい。代替的に、インテルのＩｔａｎｉｕｍ（登録商標）、ＸＥＯＮ（登録商標）、ＡＴＯＭ（登録商標）、及びＣｅｌｅｒｏｎ（登録商標）プロセッサのような他のプロセッサが使用されてよい。また、他のメーカからの１又は複数のプロセッサが利用されてよい。さらに、プロセッサは、シングル又はマルチコア設計を有してよい。

いくつかの例において、メモリ１４０は、ランダムアクセスメモリ（ＲＡＭ）を含む。しかしながら、メモリモジュール１４０は、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）等のような他のメモリタイプを使用して実装されてよい。メモリ１４０は、プロセッサ１２４上で実行する１又は複数のアプリケーションを含んでよい。

リモート電子デバイス１００は、例えば、キーパッド、タッチパッド、マイクロフォン等のような１又は複数の入力／出力デバイス１２６、１又は複数のディスプレイ１２８、スピーカ１３４、及び１又は複数のレコーディングデバイス１３０をさらに含んでよい。例として、レコーディングデバイス１３０は、１又は複数のカメラ及び／又はマイクロフォンを備えてよい。音声処理モジュール１３２は、１又は複数のマイクロフォンのようなＩ／Ｏデバイス１２６により受信される音声入力を処理するために提供されてよい。

いくつかの例において、リモート電子デバイス１００は、上述されたプロセッサ１２４と別個であってよい低電力コントローラ１７０を含んでよい。図１に図示される例において、コントローラ１７０は、１又は複数のプロセッサ１７２、メモリモジュール１７４、及びＩ／Ｏモジュール１７６を含む。いくつかの例において、メモリモジュール１７４は、永続的フラッシュメモリモジュールを備えてよく、Ｉ／Ｏモジュール１７６は、永続的メモリモジュール、例えば、ファームウェア又はソフトウェアにおいてエンコードされるロジック命令として実装されてよい。Ｉ／Ｏモジュール１７６は、シリアルＩ／Ｏモジュール又はパラレルＩ／Ｏモジュールを備えてよい。再び、補助的なコントローラ１７０はメインプロセッサ１２４と物理的に別個であるため、プロセッサ１２４が低電力消費状態、例えばスリープ状態のままでいる間に、コントローラ１７０は、独立に動作できる。さらに、低電力コントローラ１７０は、低電力コントローラ１７０がオペレーティングシステムを通じてハッキングすることができないという意味で、セキュアであってよい。いくつかの例において、音声処理モジュール１３２の低電力インスタンスは、コントローラ１７０上で実行してよい。

図２は、いくつかの例に係る電子デバイスに対してノイズリダクションを実装するよう適合されてよいウェアラブルデバイス２００のコンポーネントの概略図である。ウェアラブル電子デバイス２００のコンポーネントの多くは、図１に示される電子デバイス１００に対応するコンポーネントと同じであってよい。簡潔性及び明確性のために、これらのコンポーネントの説明は繰り返さない。

図２に示されるように、いくつかの例において、ウェアラブル電子デバイス２００は、イヤピース又はヘッドセットのようなウェアラブル電子デバイスとして実装されてよい。電子デバイス２００は、少なくとも空中マイクロフォン２０２又は非空中マイクロフォン２０４、例えば、耳マイクロフォン又は骨伝導マイクロフォンを含んでよい。

図３は、いくつかの例に係る電子デバイスに対してノイズリダクションを実装するよう適合されてよいコントローラのハイレベルの概略図である。図３を参照すると、いくつかの環境において、ウェアラブル電子デバイス２００は、上述のように、音声入力を受信するための少なくとも１つの空中マイクロフォン２０２及び少なくとも１つの非空中マイクロフォン２０４を含む。空中マイクロフォン２０２及び非空中マイクロフォン２０４は、音声処理モジュール１３２に結合されてよく、それにより、空中マイクロフォン２０２及び非空中マイクロフォン２０４への音声入力は、同様に、１又は複数のスピーカ３１０に結合されてよい音声処理モジュール１３２に導かれる。

電子デバイスにおけるノイズリダクションを実装する様々な構造が説明されたが、さらに動作の態様が、図４〜５を参照して説明される。図４は、電子デバイスに対するノイズリダクションがいくつかの例に従って実装され得る環境４００のハイレベルの概略図であり、図５は、いくつかの例に係る電子デバイスに対してノイズリダクションを実装する方法における工程を示すフローチャートである。

図４及び５を参照すると、いくつかの例において、ノイズリダクションシステムは、下記式により説明されるモデルを実装してよい。
ｘ_ｉ［ｎ］＝ｓ_ｉ［ｎ］＋ｄ_ｉ［ｎ］ （式１）
ここで、ｘ_ｉ［ｎ］はシステム内のｉ番目のマイクにより記録される雑音の多い音声信号を表し、ｓ_ｉ［ｎ］はｉ番目のマイクにおける雑音のない音声を表し、ｄ_ｉ［ｎ］はｉ番目のマイクにおける音声と独立であると仮定される雑音源を表す。式１の短時間フーリエ変換（ＳＴＦＴ）は、周波数ビンｋ及び時間フレームｎに対して、下記式のように書かれてよい。
Ｘ_ｉ（ｋ，ｍ）＝Ｓ_ｉ（ｋ，ｍ）＋Ｄ_ｉ（ｋ，ｍ） （式２）

従って、図４〜５を参照すると、処理５１０にて、入力は空中マイクロフォン２０２から及び非空中マイクロフォン２０４から受信される。処理５１５にて、空中マイクロフォン２０２から及び非空中マイクロフォン２０４からの音声入力のＳＴＦＴ４１０が決定される。

処理５２０にて、音声確率が決定される。非空中マイクロフォン２０４は、空中マイクロフォン２０２より良好な音声の存在のインジケーションを提供する。従って、処理５２０にて、非空中マイクロフォン２０４からの入力は、解析されてよく、それにより、音声の存在を示す特定のフレームに対する音声存在確率ファクタ４２０を決定する。いくつかの例において、音声存在確率ファクタ（ブロック４２０）は、０及び１の間で変わるｐ（ｋ，ｍ）と表されてよい。ただし、ｐ（ｋ，ｍ）＝１はクリーンな音声のみの存在を示し、ｐ（ｋ，ｍ）＝０は音声の不存在を示す。０及び１の間の範囲のｐ（ｋ，ｍ）の値は、雑音の多い音声の存在を示す。

処理５２５にて、音声存在確率ファクタ４２０は、下記式
で与えられる時間変化する周波数依存平滑化ファクタ
を決定するために使用されてよい。ここで、平滑化パラメータα_ｄは０及び１の間で変動する。

処理５３０にて、雑音電力推定モジュール４３０は、次式
のように再帰平均により空中マイクロフォン２０２への入力から雑音電力推定
を生成してよい。

処理５３５にて、時間平滑化ファクタ
は、雑音電力推定をアップデートするレートを制御するために使用される。処理５４０にて、雑音推定
は、スペクトル利得計算ブロック４３２により使用されて、次式
により与えられるスペクトル減算を使用して利得ファクタＧ（ｋ，ｍ）を計算してよい。

音声存在確率ファクタｐ（ｋ，ｍ）は、ゲイン計算ファクタ決定において使用されて、音声保存とノイズリダクションとの間のバランスを制御する。

処理５４５にて、処理５４０において決定された利得ファクタＧ（ｋ，ｍ）は、空中マイクロフォン２０２からの入力に適用される。いくつかの例において、空中マイクロフォン２０２からの入力Ｘ_１（ｋ，ｍ）は、乗算モジュール４３４において利得ファクタＧ（ｋ，ｍ）が乗算されて、雑音低減信号
を得てよい。

処理５５０にて、雑音低減信号
の逆ＳＴＦＴ（ＩＳＴＦＴ）は、ブロック４３６にて決定され、処理５５５にて、雑音低減音声信号は、出力デバイス４４０、例えばスピーカ等上でオーディオ出力として示される。

従って、本明細書に説明された構造及び処理は、電子デバイスが、単独又はウェアラブルデバイスとの協働で、空中マイクロフォン２０２及び非空中マイクロフォン２０４の両方からの入力に基づいて雑音低減音声信号を生成することを可能とする。いくつかの例において、非空中マイクロフォン２０４からの入力は、同様にスペクトル利得ファクタの生成に使用される音声存在確率ファクタ４２０を決定するために使用される。

上述のように、いくつかの例において、電子デバイスは、コンピュータシステムとして実施されてよい。図６は、例に係るコンピューティングシステム６００のブロック図を示す。コンピューティングシステム６００は、相互接続ネットワーク（又はバス）６０４を介して通信する１又は複数の中央処理ユニット６０２又はプロセッサを含んでよい。プロセッサ６０２は、汎用プロセッサ、ネットワークプロセッサ（コンピュータネットワーク６０３を介して通信されるデータを処理する）、又は他のタイプのプロセッサ（縮小命令セットコンピュータ（ＲＩＳＣ）プロセッサ又は複雑命令セットコンピュータ（ＣＩＳＣ）を含む）を含んでよい。さらに、プロセッサ６０２は、シングル又はマルチコア設計を有してよい。マルチコア設計を有するプロセッサ６０２は、異なるタイプのプロセッサコアを、同じ集積回路（ＩＣ）ダイ上で統合してよい。また、マルチコア設計を有するプロセッサ６０２は、対称型又は非対称型マルチプロセッサとして実装されてよい。例において、１又は複数のプロセッサ６０２は、図１のプロセッサ１０２と同じ又は類似であってよい。例えば、１又は複数のプロセッサ６０２は、図１を参照して説明された制御ユニット１２４又は図２のプロセッサ２２４を含んでよい。また、図４〜５を参照して説明される処理は、システム６００の１又は複数のコンポーネントによって実行されてよい。

チップセット６０６は、相互接続ネットワーク６０４と通信してもよい。チップセット６０６は、メモリ制御ハブ（ＭＣＨ）６０８を含んでよい。ＭＣＨ６０８は、メモリ６１２と通信するメモリコントローラ６１０を含んでよい。メモリ６１２は、プロセッサ６０２又はコンピューティングシステム６００に含まれる任意の他のデバイスにより実行されてよい一連の命令を含むデータを格納してよい。一例では、メモリ６１２は、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）、又は他のタイプのストレージデバイスのような１又は複数の揮発性ストレージ（又はメモリ）デバイスを含んでよい。ハードディスクのような不揮発性メモリが利用されてもよい。追加のデバイスは、複数のプロセッサ及び／又は複数のシステムメモリのような相互接続ネットワーク６０４を介して通信してよい。

ＭＣＨ６０８は、ディスプレイデバイス６１６と通信するグラフィックスインタフェース６１４を含んでもよい。一例では、グラフィックスインタフェース６１４は、アクセラレーテッドグラフィクスポート（ＡＧＰ）を介して、ディスプレイデバイス６１６と通信してよい。例において、（フラットパネルディスプレイのような）ディスプレイ６１６は、例えば、ビデオメモリ又はシステムメモリのようなストレージデバイスに格納された画像のデジタル表現を、ディスプレイ６１６によって解読及び表示される表示信号に変換する信号コンバータを通じて、グラフィックスインタフェース６１４と通信してよい。ディスプレイデバイスによって生成される表示信号は、ディスプレイ６１６によって解読され、次にその上に表示される前に、様々な制御デバイスを通ってよい。

ハブインタフェース６１８は、ＭＣＨ６０８及び入力／出力制御ハブ（ＩＣＨ）６２０を通信可能にしてよい。ＩＣＨ６２０は、コンピューティングシステム６００と通信するＩ／Ｏデバイスへのインタフェースを提供してよい。ＩＣＨ６２０は、周辺機器相互接続（ＰＣＩ）ブリッジ、ユニバーサルシリアルバス（ＵＳＢ）コントローラ、又は他のタイプの周辺ブリッジ又はコントローラのような周辺ブリッジ（又はコントローラ）６２４を通じて、バス６２２と通信してよい。ブリッジ６２４は、プロセッサ６０２と周辺デバイスとの間にデータパスを提供してよい。他のタイプのトポロジーが利用されてよい。また、複数のバスは、例えば、複数のブリッジ又はコントローラを通じて、ＩＣＨ６２０と通信してよい。さらに、ＩＣＨ６２０と通信する他の周辺機器は、様々な例において、統合ドライブエレクトロニクス（ＩＤＥ）又はスモールコンピュータシステムインタフェース（ＳＣＳＩ）ハードドライブ、ＵＳＢポート、キーボード、マウス、パラレルポート、シリアルポート、フロッピ（登録商標）ディスクドライブ、デジタル出力サポート（例えば、デジタルビデオインタフェース（ＤＶＩ））、又は他のデバイスを含んでよい。

バス６２２は、オーディオデバイス６２６、１又は複数のディスクドライブ６２８及び（コンピュータネットワーク６０３と通信する）ネットワークインタフェースデバイス６３０と通信してよい。他のデバイスは、バス６２２を介して通信してよい。また、（ネットワークインタフェースデバイス６３０のような）様々なコンポーネントは、いくつかの例において、ＭＣＨ６０８と通信してよい。さらに、プロセッサ６０２及び本明細書で説明される１又は複数の他のコンポーネントは、組み合わせられて、（例えば、システムオンチップ（ＳＯＣ）を提供する）単一のチップを形成してよい。さらに、グラフィックアクセラレータ６１６は、他の例において、ＭＣＨ６０８内に含まれてよい。

さらに、コンピューティングシステム６００は、揮発性及び／又は不揮発性メモリ（又はストレージ）を含んでよい。例えば、不揮発性メモリは、リードオンリメモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、消去可能ＰＲＯＭ（ＥＰＲＯＭ）、電気的ＥＰＲＯＭ（ＥＥＰＲＯＭ）、ディスクドライブ（例えば、６２８）、フロッピー（登録商標）ディスク、コンパクトディスクＲＯＭ（ＣＤ−ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、フラッシュメモリ、光磁気ディスク、又は電子データ（例えば、命令を含む）を格納可能な他のタイプの不揮発性機械可読メディアのうち１又は複数を含んでよい。

図７は、例に係るコンピューティングシステム７００のブロック図を示す。システム７００は、１又は複数のプロセッサ７０２−１から７０２−Ｎ（本明細書において、概して、「プロセッサ７０２」又は「プロセッサ７０２」と称される）を含んでよい。プロセッサ７０２は、相互接続ネットワーク又はバス７０４を介して通信してよい。各プロセッサは、様々なコンポーネントを含んでよく、それらのいくつかは、明確化のため、プロセッサ７０２−１のみを参照して説明される。したがって、残るプロセッサ７０２−２から７０２−Ｎのそれぞれは、プロセッサ７０２−１を参照して説明される同じ又は類似のコンポーネントを含んでよい。

例において、プロセッサ７０２−１は、１又は複数のプロセッサコア７０６−１から７０６−Ｍ（本明細書においては「複数のコア７０６」又はより一般的には「コア７０６」と称される）、共有キャッシュ７０８、ルータ７１０、及び／又はプロセッサ制御ロジック又はユニット７２０を含んでよい。プロセッサコア７０６は、単一の集積回路（ＩＣ）チップ上に実装されてよい。さらに、チップは、１又は複数の共有及び／又は専用キャッシュ（キャッシュ７０８のような）、バス又は相互接続（バス又は相互接続ネットワーク７１２のような）、メモリコントローラ、又は他のコンポーネントを含んでよい。

一例では、ルータ７１０は、プロセッサ７０２−１及び／又はシステム７００の様々なコンポーネントの間で通信するために使用されてよい。さらに、プロセッサ７０２−１は、１つより多くのルータ７１０を含んでよい。さらに、多数のルータ７１０は、通信して、プロセッサ７０２−１内外の様々なコンポーネント間でデータルーティングを可能にしてよい。

共有キャッシュ７０８は、コア７０６のようなプロセッサ７０２−１の１又は複数のコンポーネントによって利用されるデータ（例えば、命令を含む）を格納してよい。例えば、共有キャッシュ７０８は、プロセッサ７０２のコンポーネントによるアクセスをより高速にするために、メモリ７１４に格納されたデータをローカルにキャッシュしてよい。例において、キャッシュ７０８は、（レベル２（Ｌ２）、レベル３（Ｌ３）、レベル４（Ｌ４）、又は他のレベルのキャッシュのような）中レベルキャッシュ、ラストレベルキャッシュ（ＬＬＣ）、及び／又はそれらの組み合わせを含んでよい。さらに、プロセッサ７０２−１の様々なコンポーネントは、直接、バス（例えばバス７１２）及び／又はメモリコントローラ又はハブを通じて、共有キャッシュ７０８と通信してよい。図７に示されるように、いくつかの例において、１又は複数のコア７０６は、レベル１（Ｌ１）キャッシュ７１６−１（概して、本明細書においては「Ｌ１キャッシュ７１６」と称される）を含んでよい。

図８は、例に係るコンピューティングシステムのプロセッサコア７０６及び他のコンポーネントの一部のブロック図を示す。一例では、図８に示される矢印は、コア７０６を通じての命令のフローの方向を示す。（プロセッサコア７０６のような）１又は複数のプロセッサコアは、図７を参照して説明されたもののような単一の集積回路チップ（又はダイ）上に実装されてよい。さらに、チップは、１又は複数の共有及び／又は専用キャッシュ（例えば、図７のキャッシュ７０８）、相互接続（例えば、図７の相互接続７０４及び／又は１１２）、制御ユニット、メモリコントローラ、又は他のコンポーネントを含んでよい。

図８に示されるように、プロセッサコア７０６は、フェッチユニット８０２を含むことにより、命令（条件付き分岐を有する命令を含む）をコア７０６により実行するためにフェッチしてよい。命令は、メモリ７１４のような任意のストレージデバイスからフェッチされてよい。コア７０６は、デコードユニット８０４を含むことにより、フェッチされた命令をデコードしてもよい。例えば、デコードユニット８０４は、フェッチされた命令を複数のｕｏｐ（マイクロオペレーション）にデコードしてよい。

さらに、コア７０６は、スケジューリングユニット８０６を含んでよい。スケジューリングユニット８０６は、命令がディスパッチ可能となるまで、例えば、デコード済み命令の全てのソース値が適用可能となるまで、デコードされた命令（例えば、デコードユニット８０４から受信されたもの）の格納に関連付けられた様々な動作を実行してよい。一例では、スケジューリングユニット８０６は、実行するために、デコードされた命令をスケジューリング及び／又は実行ユニット８０８に発行（又はディスパッチ）してよい。実行ユニット８０８は、ディスパッチされた命令が（例えばデコードユニット８０４によって）デコードされ、（例えばスケジューリングユニット８０６によって）ディスパッチされた後、これらを実行してよい。例において、実行ユニット８０８は、１より多くの実行ユニットを含んでよい。実行ユニット８０８は、加算、減算、乗算、及び／又は除算のような様々な演算オペレーションを実行してもよく、１又は複数の演算ロジックユニット（ＡＬＵ）を含んでよい。例において、コプロセッサ（不図示）は、実行ユニット８０８と組み合わせて、様々な演算オペレーションを実行してよい。

さらに、実行ユニット８０８は、命令をアウトオブオーダで実行してよい。従って、一例では、プロセッサコア７０６は、アウトオブオーダプロセッサコアであってよい。コア７０６は、リタイアメントユニット８１０を含んでもよい。リタイアメントユニット８１０は、実行された命令を、これらがコミットされた後でリタイアしてよい。例において、実行された命令のリタイアは、プロセッサの状態が命令の実行からコミットされる、命令によって使用される物理レジスタが割り当て解除される等の結果をもたらしてよい。

コア７０６は、プロセッサコア７０６のコンポーネントと（図８を参照して説明されたコンポーネントのような）他のコンポーネントとの間の通信を、１又は複数のバス（例えば、バス８０４及び／又は８１２）を介して可能とするバスユニット７１４を含んでもよい。コア７０６は、コア７０６の様々なコンポーネントによってアクセスされる（電力消費状態設定に関する値のような）データを格納する１又は複数のレジスタ８１６を含んでもよい。

さらに、図７は、制御ユニット７２０が相互接続８１２を介してコア７０６に結合されるものとして示すものの、様々な例において、制御ユニット７２０は、バス７０４等を介してコアに結合されるコア７０６の内部のような他の箇所に配置されてよい。

いくつかの例において、本明細書で説明される１又は複数のコンポーネントは、システムオンチップ（ＳＯＣ）デバイスとして実施されてよい。図９は、例に係るＳＯＣパッケージのブロック図を示す。図９に示されるように、ＳＯＣ９０２は、１又は複数のプロセッサコア９２０、１又は複数のグラフィックプロセッサコア９３０、入力／出力（Ｉ／Ｏ）インタフェース９４０、及びメモリコントローラ９４２を含む。ＳＯＣパッケージ９０２の様々なコンポーネントは、本明細書において他の図を参照して説明されるような相互接続又はバスに結合されてよい。また、ＳＯＣパッケージ９０２は、本明細書において他の図を参照して説明されるもののような、より多くの又はより少ないコンポーネントを含んでよい。さらに、ＳＯＣパッケージ９０２の各コンポーネントは、例えば、本明細書の他の図を参照して説明されるような１又は複数の他のコンポーネントを含んでよい。一例では、ＳＯＣパッケージ９０２（及びそのコンポーネント）は、例えば、単一の半導体デバイスにパッケージ化される１又は複数の集積回路（ＩＣ）ダイ上に提供される。

図９に示されるように、ＳＯＣパッケージ９０２は、メモリコントローラ９４２を介して、（本明細書において他の図を参照して説明されるメモリと類似又は同じであってよい）メモリ９６０に結合される。例において、メモリ９６０（又はその一部）は、ＳＯＣパッケージ９０２に統合されることができる。

Ｉ／Ｏインタフェース９４０は、例えば、本明細書において他の図を参照して説明されるもののような相互接続及び／又はバスを介して、１又は複数のＩ／Ｏデバイス９７０に結合されてよい。Ｉ／Ｏデバイス９７０は、キーボード、マウス、タッチパッド、ディスプレイ、（カメラ又はカムコーダ／ビデオレコーダのような）画像／ビデオキャプチャデバイス、タッチ面、スピーカ等のうち１又は複数を含んでよい。

図１０は、例に係るポイントツーポイント（ＰｔＰ）構成で構成されるコンピューティングシステム１０００を示す。詳細には、図１０は、プロセッサ、メモリ、及び入力／出力デバイスが、多数のポイントツーポイントインタフェースによって相互接続されるシステムを示す。

図１０に示されるように、システム１０００は、いくつかのプロセッサを含んでよく、これらは明確化のため、プロセッサ１００２及び１００４の２つのみが示される。プロセッサ１００２及び１００４は、それぞれ、ローカルメモリコントローラハブ（ＭＣＨ）１００６及び１００８を含むことにより、メモリ１０１０及び１０１２との通信を可能としてよい。いくつかの例において、ＭＣＨ１００６及び１００８は、図１のメモリコントローラ１２０及び／又はロジック１２５を含んでよい。

例において、プロセッサ１００２及び１００４は、図７を参照して説明されたプロセッサ７０２のうちの１つであってよい。プロセッサ１００２及び１００４は、ポイントツーポイント（ＰｔＰ）インタフェース１０１４を介して、ＰｔＰインタフェース回路１０１６及び１０１８のそれぞれを使用してデータを交換してよい。また、プロセッサ１００２及び１００４は、個々のＰｔＰインタフェース１０２２及び１０２４を介して、ポイントツーポイントインタフェース回路１０２６、１０２８、１０３０、及び１０３２を使用して、チップセット１０２０とそれぞれデータを交換してよい。チップセット１０２０は、高性能グラフィクスインタフェース１０３６を介して、例えば、ＰｔＰインタフェース回路１０３７を使用して、高性能グラフィクス回路１０３４とさらにデータを交換してもよい。

図１０に示されるように、図１のコア１０６及び／又はキャッシュ１０８のうちの１又は複数は、プロセッサ１００４内に配置されてよい。他の例は、しかしながら、図１０のシステム１０００内の他の回路、ロジックユニット、又はデバイス内に存在してよい。さらに、他の例は、図１０に示されるいくつかの回路、ロジックユニット、又はデバイス全体に分散されてよい。

チップセット１０２０は、ＰｔＰインタフェース回路１０４１を使用してバス１０４０と通信してよい。バス１０４０は、それと通信するバスブリッジ１０４２及びＩ／Ｏデバイス１０４３のような１又は複数のデバイスを有してよい。バス１０４４を介して、バスブリッジ１０４３は、キーボード／マウス１０４５、（モデム、ネットワークインタフェースデバイス、又はコンピュータネットワーク１００３と通信し得る他の通信デバイスのような）通信デバイス１０４６、オーディオＩ／Ｏデバイス、及び／又はデータストレージデバイス１０４８のような他のデバイスと通信してよい。データストレージデバイス１０４８（ハードディスクドライブ又はＮＡＮＤフラッシュベースのソリッドステートドライブであってよい）は、プロセッサ１００４によって実行され得るコード１０４９を格納してよい。以下は、さらなる例に関する。

例１は、少なくとも部分的にハードウェアロジックを含むロジックを備え、ロジックは、非空中マイクロフォン内で受信されるオーディオ信号内の音声作用を検出し、音声作用に応答して、ノイズキャンセルアルゴリズムを空中マイクロフォン内で受信される音声入力に適用するよう構成される、コントローラである。

例２では、例１の主題は任意選択で、コントローラは、非空中マイクロフォン内で受信されるオーディオ信号から音声存在確率ファクタを決定するロジックを含む構成を含むことができる。

例３では、例１〜２のいずれか１つの主題は任意選択で、音声存在確率ファクタを使用して、時間変化する周波数依存平滑化ファクタを決定するようさらに構成されるロジックを含むことができる。

例４では、例１〜３のいずれか１つの主題は任意選択で、時間変化する周波数依存平滑化ファクタを使用して、空中マイクロフォン内で受信される音声入力に対する雑音推定をアップデートするレートを制御するようさらに構成されるロジックを含むことができる。

例５では、例１〜４のいずれか１つの主題は任意選択で、音声存在確率ファクタに少なくとも部分的に基づいて利得ファクタを決定するようさらに構成されるロジックを含むことができる。

例６では、例１〜５のいずれか１つの主題は任意選択で、利得ファクタを空中マイクロフォン内で受信される音声入力に適用するようさらに構成されるロジックを含むことができる。

例７では、例１〜６のいずれか１つの主題は任意選択で、出力デバイス上でオーディオ出力を示すようさらに構成されるロジックを含むことができる。

例８は、非空中マイクロフォンから第１のオーディオ信号及び空中マイクロフォンから第２のオーディオ信号を受信する入力／出力（Ｉ／Ｏ）インタフェースと、少なくとも部分的にハードウェアロジックを有するロジックを含むコントローラであり、非空中マイクロフォン内で受信されるオーディオ信号内で音声作用を検出し、前記音声作用に応答して、ノイズキャンセルアルゴリズムを空中マイクロフォン内で受信される音声入力に適用するよう構成されるコントローラとを備える、電子デバイスである。

例９では、例８の主題は任意選択で、コントローラは、非空中マイクロフォン内で受信されるオーディオ信号から音声存在確率ファクタを決定するロジックを含む構成を含むことができる。

例１０では、例８〜９のいずれか１つの主題は任意選択で、音声存在確率ファクタを使用して、時間変化する周波数依存平滑化ファクタを決定するようさらに構成されるロジックを含むことができる。

例１１では、例９〜１０のいずれか１つの主題は任意選択で、時間変化する周波数依存平滑化ファクタを使用して、空中マイクロフォン内で受信される音声入力に対する雑音推定をアップデートするレートを制御するようさらに構成されるロジックを含むことができる。

例１２では、例９〜１１のいずれか１つの主題は任意選択で、音声存在確率ファクタに少なくとも部分的に基づいて利得ファクタを決定するようさらに構成されるロジックを含むことができる。

例１３では、例９〜１２のいずれか１つの主題は任意選択で、利得ファクタを空中マイクロフォン内で受信される音声入力に適用するようさらに構成されるロジックを含むことができる。

例１４では、例９〜１３のいずれか１つの主題は任意選択で、出力デバイス上でオーディオ出力を示すようさらに構成されるロジックを含むことができる。

例１５は、有形のコンピュータ可読媒体上に格納されたロジック命令を備えるコンピュータプログラム製品であって、コントローラにより実行されると、コントローラを、非空中マイクロフォン内で受信されるオーディオ信号内で音声作用を検出し、音声作用に応答して、ノイズキャンセルアルゴリズムを空中マイクロフォン内で受信される音声入力に適用するよう構成する。

例１６では、例１５の主題は任意選択で、コントローラにより実行されると、コントローラを、非空中マイクロフォン内で受信されるオーディオ信号から音声存在確率ファクタを決定するよう構成する、有形のコンピュータ可読媒体上に格納されたロジック命令を含むことができる。

例１７では、例１５〜１６のいずれか１つの主題は任意選択で、コントローラにより実行されると、コントローラを、音声存在確率ファクタを使用して、時間変化する周波数依存平滑化ファクタを決定する構成する、有形のコンピュータ可読媒体上に格納されたロジック命令を含むことができる。

例１８では、例１５〜１７のいずれか１つの主題は任意選択で、コントローラにより実行されると、コントローラを、時間変化する周波数依存平滑化ファクタを使用して、空中マイクロフォン内で受信される音声入力に対する雑音推定をアップデートするレートを制御するよう構成する、有形のコンピュータ可読媒体上に格納されたロジック命令を含むことができる。

例１９では、例１５〜１８のいずれか１つの主題は任意選択で、コントローラにより実行されると、コントローラを、音声存在確率ファクタに少なくとも部分的に基づいて利得ファクタを決定するよう構成する、有形のコンピュータ可読媒体上に格納されたロジック命令を含むことができる。

例２０では、例１５〜１９のいずれか１つの主題は任意選択で、コントローラにより実行されると、コントローラを、利得ファクタを空中マイクロフォン内で受信される音声入力に適用するよう構成する、有形のコンピュータ可読媒体上に格納されたロジック命令を含むことができる。

例２１では、例１５〜２０のいずれか１つの主題は任意選択で、コントローラにより実行されると、コントローラを、出力デバイス上でオーディオ出力を示すよう構成する、有形のコンピュータ可読媒体上に格納されたロジック命令を含むことができる。

本明細書において「ロジック命令」と称される用語は、１又は複数の論理処理を実行する１又は複数の機械によって理解され得る表現に関する。例えば、ロジック命令は、１又は複数のデータオブジェクトに対し、１又は複数の処理を実行するプロセッサコンパイラによって解釈可能な命令を備えてよい。しかしながら、これは、単に機械可読命令の例であり、例は、この点で限定されるものではない。

本明細書で言う「コンピュータ可読媒体」という用語は、１又は複数の機械によって理解可能な表現を維持可能な媒体に関する。例えば、コンピュータ可読媒体はコンピュータ可読命令又はデータを格納する、１又は複数のストレージデバイスを備えてよい。そのようなストレージデバイスは、例えば、光学、磁気、又は半導体ストレージ媒体のようなストレージ媒体を備えてよい。しかしながら、これは、単にコンピュータ可読媒体の例であり、例は、この点で限定されるものではない。

本明細書において「ロジック」と称される用語は、１又は複数の論理処理を実行する構造に関する。例えば、ロジックは１又は複数の入力信号に基づく１又は複数の出力信号を提供する回路を備えてよい。そのような回路は、デジタル入力を受信し、デジタル出力を提供する有限状態機械、或いは１又は複数のアナログ入力信号に応答して１又は複数のアナログ出力信号を提供する回路を備えてよい。そのような回路は、特定用途向け集積回路（ＡＳＩＣ）又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）に提供されてよい。また、ロジックはそのような機械可読命令を実行するための処理回路と組み合わされたメモリ内に格納された機械可読命令を備えてよい。しかしながら、これらは、単にロジックを提供し得る構造の例であり、例は、この点で限定されるものではない。

本明細書に記載のいくつかの方法は、コンピュータ可読媒体上のロジック命令として実施されてよい。プロセッサ上で実行されると、ロジック命令は、プロセッサに、説明された方法を実装する特定用途向けの機械としてプログラミングされるようにさせる。プロセッサが本明細書において説明された方法を実行するロジック命令によって構成される場合、プロセッサは、説明された方法を実行する構造を構成する。代替的に、本明細書において説明された方法は、例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）等におけるロジックに縮小されてよい。

詳細な説明及び特許請求の範囲において、「結合された」及び「接続された」という用語がそれらの派生語とともに、使用されてよい。特例の例において、「接続される」とは、２又はそれより多くの要素が、互いに対して物理的に又は電気的に直接接触することを示すために使用されてよい。「結合される」とは、２又はそれより多くの要素が、物理的に又は電気的に直接接触する状態にあることを意味してよい。しかしながら、「結合される」とは、２又はそれより多くの要素が互いに直接接触しなくてよいが、なおも互いに協働又は相互作用し得ることを意味してよい。

本明細書における「一例」又は「いくつかの例」という記載は、その例と関連して説明される特定の特徴、構造、又は特性が、少なくとも実装に含まれることを意味する。本明細書の様々な箇所で登場する「一例では」という語句は、全て同じ例を指してもよく、又は指さなくてもよい。

例が、構造的特徴及び／又は方法論的動作に固有の記載で説明されたが、特許請求の範囲に記載された主題は、説明された具体的な特徴又は動作に限定されなくてよいことを理解されたい。むしろ、特定の特徴及び動作は、特許の請求される主題を実装するサンプルとして開示されている。

Claims (21)

1. 少なくとも部分的にハードウェアロジックを含むロジックを備え、前記ロジックは、
   非空中マイクロフォン内で受信されるオーディオ信号内の音声作用を検出し、
   前記音声作用に応答して、ノイズキャンセルアルゴリズムを空中マイクロフォン内で受信される音声入力に適用するよう構成される、コントローラ。
2. 前記コントローラは、前記非空中マイクロフォン内で受信される前記オーディオ信号から音声存在確率ファクタを決定するロジックを含む、請求項１に記載のコントローラ。
3. 前記コントローラは、前記音声存在確率ファクタを使用して、時間変化する周波数依存平滑化ファクタを決定するロジックを含む、請求項２に記載のコントローラ。
4. 前記コントローラは、前記時間変化する周波数依存平滑化ファクタを使用して、前記空中マイクロフォン内で受信される前記音声入力に対する雑音推定をアップデートするレートを制御するロジックを含む、請求項３に記載のコントローラ。
5. 前記コントローラは、前記音声存在確率ファクタに少なくとも部分的に基づいて利得ファクタを決定するロジックを含む、請求項４に記載のコントローラ。
6. 前記コントローラは、前記利得ファクタを前記空中マイクロフォン内で受信される前記音声入力に適用するロジックを含む、請求項５に記載のコントローラ。
7. 前記コントローラは、出力デバイス上でオーディオ出力を示すロジックを含む、請求項６に記載のコントローラ。
8. 非空中マイクロフォンから第１のオーディオ信号及び空中マイクロフォンから第２のオーディオ信号を受信する入力／出力（Ｉ／Ｏ）インタフェースと、
   少なくとも部分的にハードウェアロジックを有するロジックを含むコントローラであり、
   非空中マイクロフォン内で受信されるオーディオ信号内で音声作用を検出し、
   前記音声作用に応答して、ノイズキャンセルアルゴリズムを空中マイクロフォン内で受信される音声入力に適用するよう構成されるコントローラと、
   を備える電子デバイス。
9. 前記コントローラは、前記非空中マイクロフォン内で受信される前記オーディオ信号から音声存在確率ファクタを決定するロジックを含む、請求項８に記載の電子デバイス。
10. 前記コントローラは、前記音声存在確率ファクタを使用して、時間変化する周波数依存平滑化ファクタを決定するロジックを含む、請求項９に記載の電子デバイス。
11. 前記コントローラは、前記時間変化する周波数依存平滑化ファクタを使用して、前記空中マイクロフォン内で受信される前記音声入力に対する雑音推定をアップデートするレートを制御するロジックを含む、請求項１０に記載の電子デバイス。
12. 前記コントローラは、前記音声存在確率ファクタに少なくとも部分的に基づいて利得ファクタを決定するロジックを含む、請求項１１に記載の電子デバイス。
13. 前記コントローラは、前記利得ファクタを空中マイクロフォン内で受信される前記音声入力に適用するロジックを含む、請求項１２に記載の電子デバイス。
14. 前記コントローラは、出力デバイス上でオーディオ出力を示すロジックを含む、請求項１３に記載の電子デバイス。
15. 有形のコンピュータ可読媒体上に格納されたロジック命令を備えるコンピュータプログラム製品であって、コントローラにより実行されると、前記コントローラを、
    非空中マイクロフォン内で受信されるオーディオ信号内で音声作用を検出し、
    前記音声作用に応答して、ノイズキャンセルアルゴリズムを空中マイクロフォン内で受信される音声入力に適用するよう構成する、
    コンピュータプログラム製品。
16. 前記コントローラにより実行されると、前記コントローラを、
    前記非空中マイクロフォン内で受信される前記オーディオ信号から音声存在確率ファクタを決定するよう構成する、
    有形のコンピュータ可読媒体上に格納されたロジック命令を備える、請求項１５に記載のコンピュータプログラム製品。
17. 前記コントローラにより実行されると、前記コントローラを、
    前記音声存在確率ファクタを使用して、時間変化する周波数依存平滑化ファクタを決定する構成する、
    有形のコンピュータ可読媒体上に格納されたロジック命令を備える、請求項１６に記載のコンピュータプログラム製品。
18. 前記コントローラにより実行されると、前記コントローラを、
    前記時間変化する周波数依存平滑化ファクタを使用して、前記空中マイクロフォン内で受信される前記音声入力に対する雑音推定をアップデートするレートを制御するよう構成する、
    有形のコンピュータ可読媒体上に格納されたロジック命令を備える、請求項１７に記載のコンピュータプログラム製品。
19. 前記コントローラにより実行されると、前記コントローラを、
    前記音声存在確率ファクタに少なくとも部分的に基づいて利得ファクタを決定するよう構成する、
    有形のコンピュータ可読媒体上に格納されたロジック命令を備える、請求項１８に記載のコンピュータプログラム製品。
20. 前記コントローラにより実行されると、前記コントローラを、
    前記利得ファクタを空中マイクロフォン内で受信される前記音声入力に適用するよう構成する、
    有形のコンピュータ可読媒体上に格納されたロジック命令を備える、請求項１９に記載のコンピュータプログラム製品。
21. 前記コントローラにより実行されると、前記コントローラを、
    出力デバイス上でオーディオ出力を示すよう構成する、
    有形のコンピュータ可読媒体上に格納されたロジック命令を備える、請求項２０に記載のコンピュータプログラム製品。