JP5697569B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5697569B2
JP5697569B2 JP2011208272A JP2011208272A JP5697569B2 JP 5697569 B2 JP5697569 B2 JP 5697569B2 JP 2011208272 A JP2011208272 A JP 2011208272A JP 2011208272 A JP2011208272 A JP 2011208272A JP 5697569 B2 JP5697569 B2 JP 5697569B2
Authority
JP
Japan
Prior art keywords
layer
trench gate
electric field
field relaxation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011208272A
Other languages
English (en)
Other versions
JP2013069940A (ja
Inventor
秀史 高谷
秀史 高谷
松木 英夫
英夫 松木
智博 三村
智博 三村
渡辺 行彦
行彦 渡辺
成雅 副島
成雅 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2011208272A priority Critical patent/JP5697569B2/ja
Publication of JP2013069940A publication Critical patent/JP2013069940A/ja
Application granted granted Critical
Publication of JP5697569B2 publication Critical patent/JP5697569B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、トレンチゲートを有する半導体装置に関する。
例えば、特許文献1に記載された半導体装置では、トレンチゲートと同じもしくはトレンチゲートよりも深い電界緩和層が設けられることにより、トレンチゲート底部への電界集中が抑制されている。
特開2009−117593
一般に、トレンチゲートは、チャネル形成領域を含むボディ層と接している。電界緩和層は、図1に示されるように、ボディ層と接するように設けられている。本発明者らは、電界緩和層とトレンチゲートとの距離を近づけるほど、トレンチゲート底部への電界集中の抑制に寄与することを見出した。
ところで、電界緩和層は、不純物をイオン注入したのち活性化する工程を経て形成される。電界緩和層とトレンチゲートとの距離を近づけためには、トレンチゲートから近い位置に不純物をイオン注入する必要がある。しかしながら、イオン注入時のばらつきや活性化する際の不純物の拡散により、電界緩和層と隣接するボディ層の不純物濃度は、電界緩和層を形成しない場合と比べて大きくなる。ボディ層の不純物濃度が大きくなると、半導体装置のチャネルの形成が阻害される。
電界緩和効果を得るために電界緩和層をトレンチゲート近傍に設けると、半導体装置のオン抵抗が上昇してしまうという課題があった。
本発明はかかる点に鑑みてなされたものであり、その目的は、電界緩和層による電界緩和効果を維持しつつ半導体装置のオン抵抗の上昇を抑制し得る半導体装置を提供することにある。
上記目的を達成するため、本明細書が開示する半導体装置は、トレンチゲートを有する半導体装置であって、前記トレンチゲート側壁と接するようにボディ層が設けられている。前記ボディ層は、前記トレンチゲートに電圧を印加したときに前記トレンチゲートに沿う前記ボディ層の一部であるチャネル形成領域にチャネルが形成される。この装置は、前記ボディ層と接するように電界緩和層が設けられている。ここで、電界緩和層は、前記トレンチゲートと前記電界緩和層との間にチャネル形成領域が設けられていない領域と比べて、前記チャネル形成領域が設けられている領域のほうが、前記トレンチゲートと電界緩和層とが実質的に離間するように設けられている。
また、本発明の半導体装置は、トレンチゲートと、前記トレンチゲート側壁と接するように設けられたn型のソース層と、前記トレンチゲート側壁と接し、前記ソース層が存在する位置では前記ソース層の下側で前記トレンチゲート側壁と接するように設けられたp型のボディ層と、前記ボディ層と接し、前記トレンチゲートから離間した位置で前記ボディ層から下側に突出して前記トレンチゲートと同じもしくはトレンチゲートよりも深い位置まで伸びるように設けられており、前記ボディ層よりもp型不純物濃度が高いp型の電界緩和層と、前記ボディ層の下側で前記トレンチゲート側壁と接するように設けられたn型のドリフト層を備えている。半導体装置を上面視したときに、前記トレンチゲートと前記電界緩和層の間に前記ソース層が配置されている第1部分と、前記トレンチゲートと前記電界緩和層の間に前記ソース層が配置されていない第2部分が存在している。前記第1部分における前記トレンチゲートと前記電界緩和層の間の間隔が、前記第2部分における前記トレンチゲートと前記電界緩和層の間の間隔よりも広い。
上記装置では、前記トレンチゲートと前記電界緩和層との距離は、それぞれの間に前記チャネル形成領域が設けられている領域と比べて前記チャネル形成領域が設けられていない領域のほうが短いことが好ましい。
上記構成によれば、チャネル形成領域における不純物濃度の上昇を抑制し得る。従って、電界緩和効果を維持しつつ、半導体装置のオン抵抗の上昇を抑制し得る。
本発明の実施形態にかかる半導体装置の断面構造を示す図である。 本発明の実施形態にかかる半導体装置を上面視したときの構造を示す図である。 本発明の他の実施形態にかかる半導体装置を上面視したときの構造を示す図である。 本発明の他の実施形態にかかる半導体装置を上面視したときの構造を示す図である。 本発明の他の実施形態にかかる半導体装置を上面視したときの構造を示す図である。
以下、本発明の実施形態にかかる半導体装置(以下、本装置と呼ぶ)について、図面を参照しながら説明する。
図1に示されるように、本装置の上面には、複数のトレンチ10が形成されている。各トレンチの10の内面は、ゲート酸化膜11に覆われている。各トレンチ10の内部には、ゲート電極12が形成されている。以下では、トレンチ10内に形成されたゲート酸化膜11とゲート電極12を合わせて、トレンチゲート電極13と呼ぶ。図2に示されるように、各トレンチゲート電極13は、互いに平行に延びている。
本装置の内部には、ソース層20、ボディ層21、ドリフト層22、バッファ層23、及び、電界緩和層24が形成されている。
ソース層20は、n型の層であり、本装置の上面に露出するように選択的に形成されている。ソース層20は、ゲート酸化膜11の側壁と接している。さらに、図2に示されるように、ソース層20は、トレンチゲート電極13短手方向端部に沿ってトレンチゲート電極13長手方向と平行に延びている。
ボディ層21は、p型の層であり、ソース層20の下側に形成されている。ボディ層21は、ゲート酸化膜11の側壁と接している。さらに、図1、図2に示されるように、ボディ層21は、2つのソース層20の間において本装置上面に露出している。
ドリフト層22は、ソース層20と比べて低濃度のn型不純物を含有する層であり、ボディ層21の下側に形成されている。ドリフト層22は、ボディ層21によってソース層20と分離されている。さらに、ドリフト層22は、トレンチゲート電極13の下端に位置するゲート酸化膜11と接している。
バッファ層23は、ドリフト層22と比べて高濃度のn型不純物を含有する層であり、ドリフト層22の下側に形成されている。
電界緩和層24は、ボディ層21と比べて高濃度のp型不純物を含有する層であり、ボディ層21と接するように形成されている。さらに、電界緩和層24は、トレンチゲート電極13と電界緩和層24との間に後述するチャネル形成領域が設けられていない領域と比べて、後述するチャネル形成領域が設けられている領域のほうが、前記トレンチゲート電極13と電界緩和層24とが実質的に離間するように設けられている。例えば、図2に示されるように、電界緩和層24とトレンチゲート電極13との間にソース層が介在していない領域における距離W1は、それぞれの間にソース層が介在している領域における距離W2と比べて短い。すなわち、電界緩和層24は、トレンチゲート電極13の短手方向端部の側壁と比べて、長手方向端部の側壁の近くに設けられている。
ここで、電界緩和層24とトレンチゲート電極13との距離とは、一方の所定の箇所から他方の面までの最短の距離の平均をとった値を指す。電界緩和層24とトレンチゲート電極13との距離が領域によって異なる場合、電界緩和層24とトレンチゲート電極13との距離は、領域毎の距離の平均をとった値である。
以下、本装置の作動について説明する。バッファ層23側からソース層20側に電流が流れるように、すなわち本装置に順方向電圧が印加された状態で、トレンチゲート電極13にゲート閾値電圧(本装置がオン状態となるために必要な最小限のゲート電圧)以上の電圧が印加されると、本装置がオン状態となる。このとき、ゲート酸化膜11の側壁に接しており、且つソース層20の下側である範囲のボディ層21にチャネルが形成される。ここで、ゲート酸化膜11の側壁に接しており、且つソース層20の下側に位置する範囲のボディ層21が、前記チャネル形成領域に対応する。
本装置がオフ状態のときに、例えば、所定の電圧が本装置に印加されている場合、この電圧の影響によりゲート酸化膜11には所定の電圧に対応する電界がかかっている。このため、印加される所定の電圧が大きくなると、ゲート酸化膜11の底部に電界集中が発生し得る。しかしながら、本装置はトレンチゲート電極13の近傍に電界緩和層24が設けられている。電界緩和層24とドリフト層22とのPN接合部から延びる空乏層がドリフト層22側に大きく延びることにより、ゲート酸化膜11の底部への電界集中が抑制され得る。
電界緩和層24は、不純物をイオン注入したのち活性化する工程を経て形成される。イオン注入時のばらつきや活性化する際の不純物の拡散により、電界緩和層24と隣接するボディ層21の不純物濃度は、電界緩和層24を形成しない場合と比べて大きくなる。ボディ層21の不純物濃度が大きくなると、半導体装置のチャネルの形成が阻害される。
しかしながら、電界緩和層24は、前述したように、電界緩和層24とトレンチゲート電極13との距離が、W1<W2となるように設けられている。電界緩和層24とトレンチゲート電極13との間にチャネル形成領域が設けられていない領域においては、ボディ層21の不純物濃度の変化による本装置のオン抵抗への影響は殆どない。つまり、W1を短くしてもオン抵抗への影響は殆どない。
従って、上記実施形態によれば、W1と比べてW2が短い、又はW1とW2が同じ場合と比べて、トレンチゲート電極13への電界集中を抑制しつつ、オン抵抗の上昇を抑制し得る。
本発明は、前記実施形態に限定されず、例えば、図3に示されるように、ソース層20がトレンチゲート電極13に沿って選択的に設けられ、トレンチゲート電極13に沿ってチャネル形成領域とチャネルが形成されない領域とが存在しても良い。各ソース層20は電気的に接続されている。ここで、電界緩和層24とトレンチゲート電極13との距離は、それぞれの間にチャネル形成領域が設けられている領域ではW1、それぞれの間にチャネル形成領域が設けられていない領域ではW2であり、W1<W2の関係を有している。
また、図4に示されるように、トレンチゲート電極13は、環状構造を有していても良い。ソース層20は、トレンチゲート電極13の曲率の小さい部分に沿って、選択的に設けられている。すなわち、トレンチゲート電極13の曲率が大きい部分にはソース層20が設けられておらず、チャネルが形成されない。ここで、電界緩和層24とトレンチゲート電極13との距離は、それぞれの間にチャネル形成領域が設けられている領域ではW1、それぞれの間にチャネル形成領域が設けられていない領域ではW2であり、W1<W2の関係を有している。
また、図5に示されるように、各トレンチゲート電極13の短手方向端部の側壁の間には、電界緩和層24が設けられていなくても良い。この場合、電界緩和層24とトレンチゲート電極13の短手方向端部の側壁との距離は、トレンチゲート電極13の長手方向の中心部において最大となり、長手方向端部において最小となる。電界緩和層24とトレンチゲート電極13との距離が一定でないため、それぞれの距離の平均値がW2となり、W1<W2の関係を有している。
上記構成によれば、各チャネル形成領域の間に電界緩和層24を形成し得ない。従って、チャネル形成領域における不純物濃度の上昇を抑制し、オン抵抗の上昇を抑制し得る。
また、電界緩和層24は、本装置の上面に露出していなくても良い。たとえば、ボディ層21の下側に接するように電界緩和層24が設けられていても良い。さらに、電界緩和層24は、トレンチゲート電極13より浅い位置に設けられていても良い。
なお、本装置は半導体から構成されているが、特に、SiCやGaNなどの高耐圧の半導体から構成されることが好ましい。
また、本装置はnチャネル型の半導体装置であるが、pチャネル型の半導体装置でもよい。
10…トレンチ、11…ゲート酸化膜、12…ゲート電極、13…トレンチゲート電極、20…ソース層、21…ボディ層、22…ドリフト層、23…バッファ層、24…電界緩和層

Claims (2)

  1. 半導体装置であって、
    トレンチゲートと、
    前記トレンチゲート側壁と接するように設けられたn型のソース層と、
    前記トレンチゲート側壁と接し、前記ソース層が存在する位置では前記ソース層の下側で前記トレンチゲート側壁と接するように設けられたp型のボディ層と、
    前記ボディ層と接し、前記トレンチゲートから離間した位置で前記ボディ層から下側に突出して前記トレンチゲートと同じもしくはトレンチゲートよりも深い位置まで伸びるように設けられており、前記ボディ層よりもp型不純物濃度が高いp型の電界緩和層と、
    前記ボディ層の下側で前記トレンチゲート側壁と接するように設けられたn型のドリフト層、
    を備えており、
    半導体装置を上面視したときに、前記トレンチゲートと前記電界緩和層の間に前記ソース層が配置されている第1部分と、前記トレンチゲートと前記電界緩和層の間に前記ソース層が配置されていない第2部分が存在しており、
    前記第1部分における前記トレンチゲートと前記電界緩和層の間の間隔が、前記第2部分における前記トレンチゲートと前記電界緩和層の間の間隔よりも広い、
    半導体装置。
  2. 半導体装置を上面視したときに、前記ソース層が、前記トレンチゲートの短手方向端部に接するように前記短手方向端部に沿って形成されており、前記トレンチゲートの長手方向端部に接する位置に形成されておらず、
    半導体装置を上面視したときに、前記電界緩和層が、前記トレンチゲートから間隔を開けて前記長手方向端部と前記短手方向端部に沿って形成されている、
    請求項1の半導体装置。
JP2011208272A 2011-09-24 2011-09-24 半導体装置 Active JP5697569B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011208272A JP5697569B2 (ja) 2011-09-24 2011-09-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011208272A JP5697569B2 (ja) 2011-09-24 2011-09-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2013069940A JP2013069940A (ja) 2013-04-18
JP5697569B2 true JP5697569B2 (ja) 2015-04-08

Family

ID=48475257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011208272A Active JP5697569B2 (ja) 2011-09-24 2011-09-24 半導体装置

Country Status (1)

Country Link
JP (1) JP5697569B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6197995B2 (ja) * 2013-08-23 2017-09-20 富士電機株式会社 ワイドバンドギャップ絶縁ゲート型半導体装置
JP6411929B2 (ja) * 2015-03-24 2018-10-24 トヨタ自動車株式会社 Mosfet
JP2017224719A (ja) 2016-06-15 2017-12-21 サンケン電気株式会社 半導体装置
US10269951B2 (en) * 2017-05-16 2019-04-23 General Electric Company Semiconductor device layout and method for forming same
JP7087280B2 (ja) * 2017-05-31 2022-06-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284584A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 半導体装置及びその製造方法
JP4604444B2 (ja) * 2002-12-24 2011-01-05 トヨタ自動車株式会社 埋設ゲート型半導体装置
JP4680495B2 (ja) * 2003-12-09 2011-05-11 株式会社豊田中央研究所 半導体装置

Also Published As

Publication number Publication date
JP2013069940A (ja) 2013-04-18

Similar Documents

Publication Publication Date Title
US9214526B2 (en) Semiconductor device
WO2016157606A1 (ja) 炭化珪素半導体装置およびその製造方法
US8330185B2 (en) Semiconductor device having semiconductor substrate including diode region and IGBT region
US8890237B2 (en) Power semiconductor device
KR101439310B1 (ko) 반도체 장치
JP5697569B2 (ja) 半導体装置
US9166040B2 (en) Semiconductor device
WO2016009736A1 (ja) スイッチング素子
JP6199755B2 (ja) 半導体装置
WO2015151185A1 (ja) 半導体装置
JP2012069797A (ja) 絶縁ゲート型トランジスタ
JP2016100466A (ja) 半導体装置及び半導体装置の製造方法
JP5443670B2 (ja) 半導体装置とその製造方法
JP6169985B2 (ja) 半導体装置
US9905689B2 (en) Semiconductor device
JP2016225343A (ja) 半導体装置
JP2017191817A (ja) スイッチング素子の製造方法
US10374081B2 (en) Semiconductor switching element
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
JP2006344817A (ja) 半導体装置
JP6185440B2 (ja) 半導体装置
JP6988261B2 (ja) 窒化物半導体装置
US10367091B2 (en) Semiconductor switching element
JP2020123607A (ja) 半導体装置
JP6513932B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141017

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20141210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150210

R151 Written notification of patent or utility model registration

Ref document number: 5697569

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250