JP5694806B2 - 制御装置及び列車制御装置、並びに列車制御システム - Google Patents

Description

本発明は、フェイルセーフ（fail safe）機能、所謂装置や機器やシステムなどが誤動作して異常な状態などに陥った場合でも、安全に停止できるように構成された制御装置及び制御システムなどに係り、特に列車保安システムに好適なフェイルセーフ演算部を備え、該演算部などに故障や障害などが発生したとき、それを検知し、該故障検知を、例えば他の装置に通報する機能を有する制御装置及び列車制御装置、並びに列車制御システムに関する。

鉄道保安システムのように高信頼性が求められるシステムにおいては、鉄道保安に関する、例えば列車制御装置（制御部）の故障による通信回路を通じた暴走や誤出力が、有線や無線に関わらず、同一回線に接続されている装置やシステムに影響しないようにする必要がある。

例えば、特許文献１に示されている移動閉塞方式における信号保安システムにおいて、地上設備は、各列車から無線により送られてくる列車位置情報（報告情報）を基に、各列車の制御を行なう地上列車制御装置などを備えている。

しかし、車上の列車に搭載された保安に関する車上列車制御装置が故障し、この車上の列車制御装置が地上設備側に誤った列車位置情報を報告すると、地上設備側は列車の位置を誤認識する。そして、地上設備側は、誤認識のまま列車制御を行なうことになり、安全性に問題が生じる。

そこで、前記安全性の問題を解決するため、車上の列車制御装置が故障した場合、該列車制御装置を通信回線から切断する仕組みが必要となる。また、この仕組みを実現するためには、車上の列車制御装置（制御部）の故障を確実に検出し、通信回路、無線通信装置などを通して地上設備側の列車制御装置へ故障が発生したことを通知する必要がある。

この車上の列車制御装置の故障、障害などの状態を監視し、該状態を地上設備などの他装置へ通知する手法として、鉄道分野のように制御周期の長い制御システムでは制御出力として交番信号（交流信号のようなもの）を用いる手法が採られている。

その手法として、例えば、図６に示すようなものが提案されている。すなわち、図６に示す如く、入力１４（列車速度などの制御情報）を受け、所望の制御演算を実行する制御演算部１０と該制御演算部の故障を検知する故障検知回路１１を含むフェイルセーフ演算部１及び故障検知回路１１の出力データ１６を受け、所望の制御を実行する制御回路２０と該制御回路の出力情報、つまり故障情報を地上設備側の無線基地５（無線通信装置）にデータを通信する通信回路２１を含む通信制御部２を備えたフェイルセーフ制御装置や列車制御装置である。

故障検知回路１１を含むフェイルセーフ演算部１（フェイルセーフコントローラ）は、制御演算部１０に対する故障検知処理を行い、その処理結果を交番信号または固定値信号である故障検知信号１５を制御回路２０に出力するものである。係る構成については、例えば特許文献２、３にて知られている。また、制御装置や通信回路の状態監視を行い、故障検知時に通信回路の回線切断を行なう方法としては、例えば特許文献４にて知られている。

フェイルセーフ制御装置や列車制御装置のフェイルセーフ演算部１の制御演算部１０は図７に示す如く、安全性を高めることを目的に２つのＣＰＵ１０１、１０２を備え、二重化構成となっている。

故障検知回路１１は制御演算部１０のＣＰＵ１０１、１０２に故障がないか否か検知し、その検知処理結果を通信データ１６として通信制御部２の通信回路２１に出力する。また、ＣＰＵ１０１，１０２に故障が発生した場合は、故障信号１５を出力し、通信制御部２の制御回路２０に送信する。

通信制御部２において、通信回路２１はクロック生成回路３０より出力されるクロック信号の周波数３１を基にボーレートを生成し、フェイルセーフ演算部１と外部装置との通信を行なう。クロック生成回路３０は通信回路２１がボーレート生成するのに必要なクロック信号３３を通信回路２１に供給するものである。

制御回路２０は故障検知信号１５を入力とし、故障検知信号１５が正常を示す時は図７に示すように通信回線２３上の接点２２を閉状態にして通信回線２３を維持し、通信データ１６の通信を可能とする。故障検知信号１５が故障を示すときには、図８に示すように接点２２を開状態にし、通信回線２３を物理的に切断する。この接点の開閉制御により通信データ１６の通信を継続または遮断する。

係る構成によれば、フェイルセーフ演算部１で故障が発生した際に、誤った通信データが送信されることによる誤動作を防止することができる。

特開平２−１０９７７０号公報 特開平７−２９５８４４号公報 特開平７−１８３８０３号公報 特開２００９−８８８８０号公報

しかし、従来技術にあっては、通信回路２１の出力段に接点２２を設け、該接点を故障検知時に物理的に開閉制御するものである。従って、そのための制御回路２０と、接点と、制御回路を駆動するためのクロック生成回路３０と、を必要とするものであることから、回路構成が複雑、大型化となる課題があった。また、制御回路２０の故障時には通信回線２３が切断されず誤った通信データが送信されてしまうという問題があった。

本発明の目的は、係る課題に鑑みなされ、制御演算部などの故障のとき、簡易な構成により、通信回線を通じた通信制御することが可能な制御装置及び制御システムを提供することにある。または、誤った通信データの送信をより確実に防止できる制御装置及び制御システムを提供することにある。

上記目的を達成するため、本発明では、例えば制御演算部の故障を検知する故障検知部及び該故障検知部からの出力を他の装置に通信する通信制御部を備えた制御装置又は制御システムにおいて、前記故障検知部の故障検知信号を受け、該信号から通信制御部の通信を制御する制御信号を生成する制御信号生成手段を設けたことを特徴とする。

制御信号生成手段としては、例えばフェイルセーフ演算部の故障検知部の故障検知信号を受け、該信号の周波数を通信制御部の通信回路の通信に必要なクロックとなり得る周波数に変換する周波数変換手段である。

本発明によれば、従来必要とされていた回線切断のための制御回路及び接点などを不要にすることが可能となり、装置の縮小化が可能となる。または、誤った通信データの送信をより確実に防止できる。

図１は本発明の一適用例を示す移動閉塞式信号保安システムの概略構成図である。 図２は本発明の列車制御装置の一実施例を示す構成ブロック図である。 図３は本発明の列車制御装置の故障検出時の動作を説明するためのブロック図である。 図４は本発明の列車内に制御装置を配置した場合の例を示す概略ブロック図である。 図５は本発明の通信回路の送信部の構成例を示すブロック図である。 図６は交番信号を制御に使用するシステムの従来技術の構成例を示すブロック図である。 図７は従来技術の構成例を示すブロック図である。 図８は図７の従来技術の構成例における故障検出時の動作例を示すブロック図である。

以下、本発明の実施例について図面を用いて説明する。
まず、本発明における制御装置に故障が発生した場合についての手法及びフェイルセーフ演算部、通信回線の切断の基本動作について、説明する。

フェイルセーフ演算部１の故障検知回路１１は制御演算部１０の状態を入力１２として取り込み、演算部１０の故障検知処理を行なう。故障検知回路１１は前記故障検知処理の結果を一定周期の交番信号または固定値信号に変換して故障検知信号１５として出力する。

通信制御部２は故障検知回路１１からの入力１５（故障検知信号）が故障を示す信号のときに緊急停止等の処置を行い、入力がそれ以外のときに通信回路２１を安全な状態で駆動する処置を行う。

故障検知回路１１からの入力１５（故障検知信号）による緊急停止等の処置を行う構成として、図６，７，８に示す従来技術の構成によれば、故障発生時における通信データによる誤動作を防止することができるが、上述したように、回路構成の複雑、大型化や誤った通信データの送信という問題があった。

本発明の一実施形態は、斯様な問題を是正するために例えば列車制御装置または制御システムにおいて、例えば通信回路に必要なクロック信号を故障検知信号に基づき生成する手段、例えば周波数変換手段を設けたものである。

以下、本発明の詳細な実施形態について、図１〜図５を参照して説明する。以下の実施例は、無線通信を用いた移動閉塞方式の信号保安システムにおける自動列車制御装置ＡＴＣに適用した場合である。なお、図６〜図８に示した従来技術と同一部分には同一番号を付す。

まず、図１において、移動閉塞方式の信号保安システムにおける自動列車制御装置ＡＴＣについて簡単に説明する。

列車の保安装置の制御部４０は、例えば自列車の走行速度４６や車輪径といった情報と、地上設備（無線基地５）側より受信した情報を基に列車の位置を演算し、該演算に基づく位置情報５０を、無線装置４２を介して地上の無線基地５へと通信し報告する。

無線基地５は、各列車から受けとった位置情報５０を基に、各列車へ各列車の停止目標位置やその区間における制限速度等、列車を安全に制御するために必要な制御情報５１を無線にて送信する。

各列車は、それらの制御情報５１を無線装置４２経由で受信する。無線装置４２が制御情報５１を受信すると、制御部４０は制御情報５１と、減速性能等の自列車内に保有している情報に基づき制限速度パターン４５を算出する。

算出された制限速度パターン４５は、速度照査部４１にて列車の走行速度４６と比較照査され、列車が安全に走行できるよう制御される。具体的には、走行速度４６が制限速度を超過した際にブレーキ指令４３を出力（ブレーキ出力）し、列車が前方の列車との安全余裕距離５２を確保した状態で停止し、衝突することのないよう制御する。

また、保安に係る演算、処理を行なう制御部４０及び速度照査部４１にて装置の故障が検知された際には安全な制御ができる保障がなくなるため、上記同様にブレーキ指令４３が出力される構造となっている。

フェイルセーフ演算部が通信処理を行なう装置としては、車上装置と地上装置間の通信、若しくは車上装置内における制御部と無線装置の通信が上げられる。
以下、本実施例では、車上装置内の制御部の無線装置へのインタフェースを例にとり説明するが、本発明は車上装置内の制御部に限定されるものではなく、例えば車上装置外の制御部にも適用可能である。

図４は車上装置、つまり列車内の制御部４０（列車制御装置）の概略ブロック図である。制御部４０内での演算処理は、主にフェイルセーフ演算部１により行われる。フェイルセーフ演算部１は、現在の列車速度４６や、運転士の操作や他装置の状態等、その他の入力情報４７を列車の制御に必要な情報を入力１４として取り込む。また、無線装置４２と通信制御部２を介して受信される制御情報５１等、列車内に装着された他装置とのやり取りで入手した情報を通信データ１６として取り込む。これらの取り込まれた情報を基に、フェイルセーフ演算部１は各種の演算処理と故障検知を行う。この演算処理と故障検知は周知方法で実現すれば良い。

フェイルセーフ演算部１により行われた各種演算処理の結果（通信データ１６）は、他装置へと送信され、実際の列車制御やシステムの制御に使用される。例えば、図４に示す如く、フェイルセーフ演算部１により生成される制限速度パターン４５は速度照査部４１に送信され、速度照査部４１により、現在の列車速度４６と比較照査され、必要であればブレーキ指令の出力４３を行う等して列車を制御する。

また、他装置や地上設備側への通信を行う際は、フェイルセーフ演算部１より制御部内の通信制御部２を介して他装置との伝送処理を行う。
図４では、例として無線装置４２への通信インタフェースを記している。通信制御部２では、フェイルセーフ演算部１により生成される通信データ１６の他に、故障検知信号４４を入力として取り込み、他装置への通信データの受け渡しだけでなく、故障時における回線切断等の通信回路の制御も行う。

以下、制御部４０内の構成例について、図２を参照して説明する。すなわち、本実施例におけるフェイルセーフ演算部１と、通信制御部２の動作を具体的に説明する。

制御部４０は、入力１４（列車速度などの制御情報）に対する処理と、その処理結果であるデータ１６の出力を行なう２重化されたＣＰＵ１０１、１０２と、そのＣＰＵの健全性を確認する故障検知回路１１を有するフェイルセーフ演算部1を備え、さらに、フェイルセーフ演算部１と外部装置（例えば無線装置４２）との通信を行う際に通信データの送受信を行なう通信回路２１を有する通信制御部２と、通信回路２１がボーレート生成するのに必要なクロック３３を供給する周波数変換回路３２と、を有している。

ＣＰＵ１０１、ＣＰＵ１０２は列車速度などの制御情報を入力１４とし、入力１４に対する演算処理と、その演算結果である通信データ１６の出力を行なう。故障検知回路１１は、二重化されたＣＰＵ１０１，１０２の健全性を確認し、故障を検知したとき、故障検知信号１５を出力する。例えば、故障検知回路１５として２つのＣＰＵ（プロセッサモジュール）における対応する信号の一致／不一致を検知してフェイルセーフ演算部１（半導体チップ）の外部に故障検知信号１５を出力する比較回路である。比較すべき信号としては、ＣＰＵ１０１とＣＰＵ１０２におけるＣＰＵバスの書き込みデータ、制御回路のアドレス信号及び演算器が出力する演算フラグなどである。故障検知信号１５は、前述したように正常時には交番信号（ロウレベル）であり、故障時にはそれ以外（ハイレベル）となる。

制御部４０は入力１４として前述の制御情報を取り込み、フェイルセーフ演算部１で演算処理を行なう。フェイルセーフ演算部１内では、二重化された演算処理部であるＣＰＵ１０１、ＣＰＵ１０２での制御情報を基に、例えば停止限界位置や制限速度から算出される、制限速度パターンの演算や、自列車速度や自列車車輪径等の情報から算出される自列車の現在位置等の演算処理を実施し、その処理結果を故障検知回路１１で付き合わせる。

故障検知回路１１は、演算処理部のＣＰＵ１０１、１０２の健全性を確認し、故障検知信号１５を出力する。故障検知回路１１の演算処理部の健全性を判断する方法は、多重化された演算処理部のＣＰＵ１０１，ＣＰＵ１０２から出力される演算結果を比較照査し、一致や多数決にて正常部を判断する方法や演算処理部の内部に故障検知回路を内蔵し、自己診断を行なうもの等がある。

本構成では、故障検知回路１１は、前者の演算処理部のＣＰＵ１０１、ＣＰＵ１０２の出力を比較照査する例で説明している。故障検知回路１１は両ＣＰＵ１０１、ＣＰＵ１０２の演算結果を比較し、一致している間は、正常と判断し、故障検知信号15として一定周期の交番信号を出力する。ＣＰＵ１０１、ＣＰＵ１０２の演算結果が一致しない場合は、故障検知信号１５には電気的に高位（Ｈｉｇｈｔ）か低位（Ｌｏｗ）に固定された固定信号が出力される。

周波数変換回路３２は故障検知回路１１からの故障検知信号１５を受け、通信制御部７の通信を制御する制御信号（クロック信号／通信ボーレート）を生成する制御信号生成手段（クロック信号生成手段／通信ボーレート生成手段）を構成している。具体的には、故障検知信号１５の周波数を通信制御部２の通信回路２１で必要とされるクロック信号３３となり得る周波数に変換する周波数変換回路である。

通信制御部２にはフェイルセーフ演算部１から、他装置へと送信する通信データ１６（データ内容）と、故障検知信号１５を周波数変換回路３２により周波数変換したクロック信号３３が入力される。

通信回路２１は、クロック信号３３を受け、設定された通信速度のボーレートを生成し、また、例えば無線装置４２経由で地上設備の無線基地５（図１参照）へと送信される自列車の位置情報等の通信データ１６を受け、地上設備の他装置との通信に適したフォーマットに変換し、通信データ２３を他装置へと送信する。

故障検知信号１５は、一定周期の交番信号として出力されるため、クロック信号３３と等価の信号である。しかし、故障検知信号１５として使われる交番信号は、制御周期が長い装置への入力として使われるため、通信回路２１に必要となるクロック周波数ｆ_１より低い周波数ｆ_２が使われる。また、この周波数ｆ_２は通信回路２１の通信速度に応じて設定される。
通信速度は周波数ｆ_２を分周する事により生成される。通信回路２１により、係数や計算式は異なるが、例えば、通信ボーレートＳを２つの係数ａ，Ｎを含むＳ＝ｆ₂ ／ （（２^ａ)×Ｎ)で設定し、ａは０〜８、Ｎは１〜２５５の間の整数で設定できる通信回路があるとする。入力であるｆ₂が２８ＭＨｚである際に、９６００ｂｐｓを生成しようとすると、０．１１％の誤差が出るが３６ＭＨｚであれば０％の誤差でボーレートを生成できる。３８４００ｂｐｓを生成しようとする際には、ｆ_２が２８ＭＨｚで約０．０２３％の誤差、３６ＭＨｚで０．０５３％の誤差がでる。
以上の様に、入力するクロック信号の周波数により、通信速度の誤差が異なるため、使用したい通信速度に合わせて、入力するクロック信号の周波数を変更する必要がある。
また、このクロック信号の周波数ｆ_２の設定は通信回路２１の通信速度を自動的に検出して周波数変換回路３２の周波数が変化するように制御する構成としても良く、手動により切り替えるように構成しても良い。

よって、故障検知信号１５を通信回路２１のボーレート生成用クロック(通信速度の制御用クロック)として適したクロック信号周波数３３となるように周波数変換回路３２を通して、周波数を変換する。変換されたクロック信号周波数３３はクロックとして通信回路２１に入力されることにより、通信回路２１を駆動する。

ここで、通信回路２１のボーレート生成用のクロック信号周波数の入力と、フェイルセーフ演算部１からの通信データ１６を基に通信回路２１により通信データ２３を生成し、当該通信データ２３を出力する仕組みの例について図５を用いて説明する。

図５は通信回路２１内部の、データ送信に関わる部分の構成例である。
通信回路２１は、フェイルセーフ演算部１からの通信データ１６と、故障検知信号１５が周波数変換回路３２にて適正な周波数に変換されたクロック信号３３を入力として取り込む。
通信データ１６は通信制御部２の演算部インタフェース回路２１１を介して、通信制御部２の送信制御回路２１５に供給される。また、クロック信号３３はボーレート生成等に関する制御情報としてクロック分周回路２１２に供給される。

クロック分周回路２１２は、前述のクロック信号３３と、演算部インタフェース回路１（演算部インターフェース回路２１１）からの制御信号に従い、クロック信号３３の周波数を分周して分周クロックを出力する。通信ボーレート生成回路２１３はクロック分周回路２１１の分周クロックを受けて通信ボーレート２１４を生成する。通信ボーレート２１４とは、１秒当たりにデジタルデータの変復調可能回数である。

すなわち、ボーレートを生成することにより、データの変復調の回数を定義する。送信制御回路２１５は定義されたボーレートにより通信データのビット幅等を演算し、演算部インタフェース回路２１１を介して渡される通信データ１６を変復調し、通信回線上に通信データ２３として出力する。

フェイルセーフ演算部１にて、故障が検出された際には、故障検知信号１５の交番信号が電気的に高位（Ｈｉｇｈｔ）か低位（Ｌｏｗ）に固定された信号が出力される。周波数変換回路３２に当該固定信号が入力されると、周波数変換回路３２は、図３に示す如く、クロック信号を生成できず、通信回路２１にはボーレート生成用のクロック信号３３として固定信号が入力される。これによって通信回路２１は動作が停止状態となる。

ボーレートは、通信回路２１に入力されるボーレート生成用のクロック信号３３に分周等の処理を行い生成されるものである。クロック信号３３が固定信号となることにより、通信回路２１内部でのボーレート生成ができなくなる。これにより、送信制御回路２１５の通信データを変復調する機能が停止し、フェイルセーフ演算部１からの通信データ１６を基に通信回線２３上に送信する通信データの入出力ができなくなる。すなわち、制御部４０は通信データの入出力不可の状態となる。

よって、フェイルセーフ演算部１にて故障が検出された際、制御部４０は通信データ２３を出力できないため，通信データ２３の通信回線が電気的に切断される。なお、故障検知信号１５の通信回線が短絡、または断線した際も、信号は交番信号とならず、片側に固定されるため、故障状態となり、通信回路２１は停止する。

以上述べた実施例によれば、フェイルセーフ演算部１の故障時、または、故障検知信号１５の通信回線が短絡／断線した時に、通信回路２１が確実に通信データを出力できなくなる（回線から切断される）伝送装置を簡易な構成により、実現することができる。

また、本実施例によれば、故障検知信号の周波数変換回路３２が、従来技術のクロック生成回路に置き換わり、周波数変換された故障検知信号が通信回路のクロックとして入力されるため、故障検出時の制御回路及び回線切断をする、接点部が不要になり、従来構成に対し、回路構成が縮小される。

また、本実施例では、通信回路からの意図しないデータの出力をより確実に止めることができる。通信回路のクロック供給停止は、通信回線へのデータ出力処理自体を停止させることになる。よって従来の誤ったデータが回線上に出力されることを前提とした、物理的な回線切断よりも確実に誤出力を阻止することができる。また、故障検知回路の出力から通信回線切断を制御する回路構成が簡易化され、回線切断までの処理が減ることから、より早く回線の切断が行われることになる。以上２点により、本実施例では通信回路からの意図しないデータの出力の阻止を、従来構成と比べより確実に実現できる。

更に、回路構成や回路を構成する部品が少なくなる効果は単純にコストが低減されるだけではなく、故障率の低下に繋がる。回路構成が簡易になり部品数が少なくなることは、システム全体として故障する要因が減ることになる。システムとしての故障要因減少は即ち、システムとしての故障率低減になる。

上記実施例においては、フェースセーフ演算部の故障検知信号に基づく通信回路の切断を列車（鉄道）制御装置に適用したことを前提に説明しているが、この制御装置は、列車制御装置に特定されるものではなく、装置の故障が検知された際に、通信回路の遮断を含め動作の停止が安全性を確保する上で必要な装置にも適用可能である。例えば、工場の製造ライン装置や信号機等の分野に適用できる。

上記実施例においては、交番信号である故障検知信号を周波数変換回路により周波数変換して、通信回路へのクロック信号を生成する構成を説明したが、本発明は当該実施形態に限られない。例えば、故障検知信号１５をクロック生成回路３０に入力される構成とし、クロック生成回路は、故障検知信号が故障を示す信号である場合に、クロック生成を停止させる機能、つまり高位（Ｈｉｇｈｔ）か低位（Ｌｏｗ）に固定された信号のみを出力させる機能を有する実施形態によっても、本発明の効果を達成することができる。

また、故障を示す故障検知信号が故障検知回路で生成された場合に、通信回路へクロック信号が入力されることを防止する手段、またはクロック信号の生成そのものを停止させる手段を有し、通信回路に高位（Ｈｉｇｈｔ）か低位（Ｌｏｗ）に固定された信号のみを出力させて、通信回路で通信データ２３を生成すること自体を不可能とする実施形態も有り得る。当該実施形態によっても通信回路からの意図しないデータが出力されることを阻止し、従来よりも確実に行うことができる。

１ フェイルセーフ演算部
１１ 故障検知回路
１５ 故障検知信号
１６ クロック信号
１０１、１０２ ＣＰＵ
２ 通信制御部
２１ 通信回路
４ 列車
４０ 制御部（制御装置）
４１ 速度照査部
４２ 無線装置
４３ ブレーキ指令（ブレーキ出力）
４４ 故障検知信号
４５ 制御速度信号
４６ 列車速度信号
５ 無線基地
２１４ 通信ボーレート

Claims (8)

1. 入力信号を処理して通信データを出力するＣＰＵと、
   該ＣＰＵの故障を検知可能な故障検知信号を出力する故障検知回路を含むフェイルセーフ演算部と、
   前記フェイルセーフ演算部から出力される前記通信データを受け、クロック信号を用いて該通信データを変復調して外部装置に通信する通信制御部と、
   前記故障検知回路から出力される前記故障検知信号を受け、前記通信制御部が通信する通信速度に応じて前記故障検知信号の周波数を変換して前記クロック信号を生成し、該クロック信号を前記通信制御部へ供給するクロック信号生成手段と、を備え、
   前記クロック信号生成手段は、受信する前記故障検知信号に基づいて、前記クロック信号の生成を停止する、または固定信号を生成する制御装置。
2. 請求項１記載の制御装置において、
   前記故障検知回路は、前記故障検知信号として交番信号を出力し、
   前記クロック信号生成手段は、前記交番信号を受け、該交番信号の周波数を前記通信制御部で行われる前記通信データの変復調に必要な周波数に変換して前記クロック信号を生成すること
   を特徴とする制御装置。
3. 請求項２記載の制御装置において、
   前記通信制御部は、
   周波数変換された前記クロック信号を、前記フェイルセーフ演算部からの前記通信データに基づき分周して分周信号を出力するクロック分周回路と、
   該クロック分周回路の前記分周信号から通信ボーレートを生成する通信ボーレート生成回路と、を有すること
   を特徴とする制御装置。
4. 請求項１乃至請求項３のいずれか一項に記載の制御装置において、
   前記クロック信号生成手段は、前記故障検知回路が前記ＣＰＵの故障を検出したとき、前記故障検知回路から固定信号からなる前記故障検知信号を受け、前記通信制御部へのクロック信号の供給を停止、または固定信号を供給する制御手段であること
   を特徴とする制御装置。
5. 鉄道車両の制御に用いられる制御情報を入力信号として処理するＣＰＵと、
   前記ＣＰＵの処理結果を監視して故障を検知し、故障検知信号として交番信号または固定信号を出力すると共に、前記処理結果を通信データとして出力する故障検知回路と、
   前記通信データを入力として取り込み、取り込んだ前記通信データをクロック信号に基づいて外部装置に通信可能なデータを生成する通信回路と、
   前記故障検知回路より出力される前記交番信号または前記固定信号を取込み、前記交番信号を取り込んだとき、該交番信号の周波数を、前記外部装置への通信可能なデータを前記通信回路で生成可能な周波数へと変換して前記クロック信号として前記通信回路へ出力し、前記固定信号を取り込んだとき、前記クロック信号を出力しない通信制御手段と、を設けたこと
   を特徴とする列車制御装置。
6. 請求項５に記載の列車制御装置において、
   前記通信制御手段は、前記故障検知信号の交番周波数を、前記通信回路が前記外部装置に通信可能なデータの生成に適した交番周波数に変換する周波数変換装置であり、
   前記周波数変換装置は、変換した前記交番周波数のクロック信号を前記通信回路へ入力すること
   を特徴とする列車制御装置。
7. 請求項５または請求項６に記載の列車制御装置において、
   前記故障検知回路は、前記ＣＰＵの故障を検出した際には、前記故障検知信号として固定信号を出力し、
   前記通信制御手段は、前記クロック信号の出力を停止して、前記通信回路による通信動作を停止させることを特徴とする列車制御装置。
8. 鉄道車両を走行、停止させる為の制御情報を入力として取込み演算処理を行なうＣＰＵと、
   前記ＣＰＵの演算結果を監視し、該演算結果を通信データとして出力し、かつ前記ＣＰＵが正常動作のときは交番信号を出力し、前記ＣＰＵの故障を検出したときは固定信号を出力する故障検知回路と、
   前記ＣＰＵの演算結果の前記通信データを入力として取込み、該取り込んだ入力をクロック信号に基づいて、他装置へ通信する通信回路と、
   前記通信回路の通信データを地上設備側に通信する無線装置と、
   前記故障検知回路より出力される前記交番信号または前記固定信号を取込み、前記交番信号を取り込んだとき、前記通信回路が他装置へ通信する通信速度に応じて前記交番信号の周波数を変換して前記クロック信号を生成し、前記通信回路をもって前記通信データの通信を継続し、前記固定信号を取り込んだとき、前記クロック信号として前記通信制御部の通信回路による通信データの通信を遮断する制御信号を生成する通信制御手段を設けたこと
   を特徴とする列車制御システム。

Images