JP5161158B2 - Ａｔｃ送信器 - Google Patents

Description

本発明は、鉄道制御保安システムのＡＴＣ（Automatic Train Control）送信器に関する。

鉄道用保安装置であるＡＴＣシステムは、軌道回路（レール）やループコイルを用いて列車検知を行い、列車に当該区間（軌道）における制限速度情報や停止目標軌道位置（ＡＴＣ信号）を送信して列車の脱線・衝突などを防止し安全運行を保証するシステムである。

従って、高い安全性を要求されるシステムであり、システムを構成するハードウェア故障時のフェールセーフ動作・高安全動作可能なシステムとしなければならない。現在のＡＴＣシステムには、信号がアナログ情報であるアナログＡＴＣシステム、信号がディジタル情報であるディジタルＡＴＣシステムの二つの構成がある。ここで両システムの代表的な構成例を示す。

図２は、近年実用化されてきたディジタルＡＴＣシステムの代表的な構成例である。２１はＡＴＣ論理部、２２はＡＴＣ送信器、２３は保安器、２４はレール（軌道回路）、２５は車上受信制御部、２６はＡＴＣ−ＬＡＮである。ＡＴＣ論理部２１は、二重系又は三重系で構成された制御装置であり、ここで処理・送受信される全ての情報の安全性・正当性が保証されている。列車に対する停止目標軌道回路等を含んだ制御情報であるディジタルＡＴＣ電文はここで生成され、所定の制御データ（送信先軌道回路情報、制御の連続性・最新性を示す通番又はタイムスタンプ情報、伝送エラーの有無を判別するための巡回冗長符号情報）と一体となってＡＴＣ−ＬＡＮ２６に出力される。

ＡＴＣ送信器２２はＡＴＣ−ＬＡＮから自身に向けて送信されたＡＴＣ電文を受信し、所定の変調方法により電文をアナログ波形に変換し、保安器２３を介してレール２４に出力する。一方、車上受信制御部２５は二重系又は三重系で構成された制御装置であり、ここで処理・送受信される全ての情報の安全性・正当性が保証されている。

そして、車上受信制御部は、レールに流れるＡＴＣ信号を図示していない受電器を介して電磁誘導的に受信し、所定の変調方式に基づいてＡＴＣ号を復調し、得られたＡＴＣ電文データの所定の制御データ（送信先軌道回路情報、制御の連続性・最新性を示す通番又はタイムスタンプ情報、伝送エラーの有無を判別するための巡回冗長符号情報）をチェックして正当性を判断し、判断結果に問題なければ当該ＡＴＣ電文を列車制御に採用する。

上記に説明したように、ディジタルＡＴＣシステムでは、ＡＴＣ論理部と車上受信制御部とが各々の処理する情報の安全性・正当性が保証された装置であることによって、ＡＴＣ電文の送受信及び電文内容の正当性チェックを行っているため、ＡＴＣ電文の伝送路であるＡＴＣ−ＬＡＮ、ＡＴＣ送信器、保安器には安全性を必要としない汎用装置を適用することが可能となる。

次に、アナログＡＴＣシステムについても図２を用いて説明する。
ディジタルＡＴＣシステムでの説明と同様にＡＴＣ論理部２１で処理・送受信される全ての情報は安全性・正当性が保証されている。列車に対する制限速度等を含んだ制御情報であるアナログＡＴＣ電文はここで生成され、所定の制御データ（送信先軌道回路情報、制御の連続性・最新性を示す通番又はタイムスタンプ情報、伝送エラーの有無を判別するための巡回冗長符号情報）と一体となってＡＴＣ−ＬＡＮに出力される。

ＡＴＣ送信器２２はＡＴＣ−ＬＡＮから自身に向けて送信されたＡＴＣ電文を受信し、所定の制御データ（送信先軌道回路情報、制御の連続性・最新性を示す通番又はタイムスタンプ情報、伝送エラーの有無を判別するための巡回冗長符号情報）をチェックして正当性を判断し、所定の変調方法により電文で指示された周波数のアナログ波形を生成し、保安器２３を介してレール２４に出力する。

一方、車上受信制御部２５で処理・送受信される全ての情報の安全性・正当性が保証されており、車上受信制御部は、レールに流れるＡＴＣ信号を図示していない受電器を介して電磁誘導的に受信し、所定の変調方式に基づいてＡＴＣ信号を復調し、得られたＡＴＣ信号の周波数をチェックして正当性を判断し、判断結果に問題なければ当該ＡＴＣ信号を列車制御に採用する。

上記に説明したように、アナログＡＴＣシステムでは所定の方式で変調された後のＡＴＣ信号にはアナログ情報（周波数情報）しか含まれておらず情報量が少ないため、車上受信制御部では受信したＡＴＣ信号の安全性・正当性、つまり受信した軌道回路の正当性、制御の連続性、制御の最新性・妥当性を判断することができない。従って、変調前のＡＴＣ電文を把握できる最後の機器としてＡＴＣ送信器が電文の安全性・正当性を判断し、かつ誤りなく変調し、安全性が保証されたＡＴＣ信号を生成する必要がある。

ＡＴＣ信号の安全性・正当性を確保するためには、（１）ＡＴＣ信号の現示生成プロセスの安全性を保証する、具体的には現示生成を行うハードウェアを多重系とし各系の演算経過・結果を比較し一致したデータを使用する、（２）現示生成され出力されたＡＴＣ信号の伝送経路にセンサーを設け、センサー出力信号を復調して所定の周波数で変調されているか否かをチェックする、という考え方がとられてきた。

前記（１）の具体的な実現手段として、図３に示す特許文献１に記載のバス照合型処理装置が知られており、この後段に変調処理部・Ｄ／Ａ部・アナログ回路部・増幅部を設けている。

前記（２）の具体的実現手段として、図４に示す特許文献２に記載の軌道回路用送信器の故障検出装置が知られており、送信器１０の出力伝送路に電圧検出回路２１と電流検出回路２２と、各々の回路出力部に信号を検波・復調するためのフィルタ２３ａ・２３ｂと整流部２４ａ・２４ｂを備える構成が開示されている。

特開平７−３０２２０７号公報 特開平３−６１１６６号公報

このように、従来のアナログＡＴＣシステムでは、ＡＴＣ送信器をバス照合型の二重系ＣＰＵ装置とし、また、信号出力に電圧・電流の検出回路を設け、そこから得られる信号から検波・復調して得られた周波数の妥当性をチェックする手段がとられていた。この結果、下記の問題点が発生する。
（１）バス照合型ＣＰＵ装置において、各系のＣＰＵの入出力データが常に比較器で比較されているので、比較器の性能に依存してＣＰＵ動作周波数を高めることが出来ない。
（２）電圧・電流検出回路の出力信号の検波・復調部において、もともと、数Ｈｚ間隔の小さな周波数の信号を弁別する必要があるため、フィルタの群遅延が大きくなり、異常を検知するまでの時間が大きくなってしまい、その間に車上制御器が誤った情報に基づいて動作してしまう恐れがある。

一方、アナログＡＴＣシステムでは、搬送波周波数を信号波周波数で変調された信号を用いている。このとき、搬送波周波数は対象路線の上り線・下り線に固有の値が割当てられており、信号波周波数も現示に必要な個数だけ特定の周波数が離散的に割当てられている。

そして、車上装置においては、受信したＡＴＣ信号から搬送波周波数と信号波周波数とを復調・検波し、各周波数が対象路線に割当てられていない値であった場合には、当該区間は無信号と判断して列車停止制御を行い、安全側動作となる。逆に、ＡＴＣ送信器の何らかの故障により、信号波周波数が当該区間には本来現示されるべきでない他の値となった場合には、車上装置で正常復調・検波が行われ、誤った列車制御が実施されるので危険側動作となる。

つまり、ＡＴＣ送信器としては当該現示の信号周波数のＡＴＣ信号を誤りなく生成すれば良く、どの現示にも一致しない周波数の信号を生成することは安全側動作となるので、ＡＴＣシステムでは許容される動作となる。そして、上記のように現示すべき信号周波数を誤るのは、Ｄ／Ａ以降のアナログ回路や変調処理の故障ではなく、ＣＰＵ及びメモリ等のディジタル回路においてＡＴＣ信号の周波数を指示する特定部分の故障が発生した場合である。

以上の背景に基づき、本発明は、安全性を確保しつつＣＰＵの動作周波数を向上させるＡＴＣ送信器を提供することが目的である。

本発明のＡＴＣ送信器は、ネットワークを介して演算結果の安全性が保証された上位装置からＡＴＣ現示電文を受信するＡＴＣ送信器であって、前記ＡＴＣ現示電文から現示に従ってＡＴＣ信号を生成するＣＰＵ及びメモリを少なくとも２組備え、前記ＣＰＵが演算した信号をアナログ信号に変換するＤ／Ａと、前記Ｄ／Ａからの信号を増幅するパワーアンプと、前記ＣＰＵの入出力信号の全てのデータを照合することなく、前記各組のＣＰＵにて演算された前記ＡＴＣ信号のデータのうち、前記ＡＴＣ信号の搬送波周波数及び信号波周波数の設定データと、搬送波と信号波との変調処理により離散的に生成されたＡＴＣ信号波データを取り出して比較する比較器と、を備え、比較一致している場合には、前記Ｄ／Ａ及び前記パワーアンプを介して軌道回路にＡＴＣ信号を出力し、比較不一致の場合には、ＡＴＣ信号の出力を停止することを特徴とする。

さらに、前記上位装置から受信したＡＴＣ現示電文に対して前記ＡＴＣ送信器内の前記各ＣＰＵが正当性チェックを行い、このチェック結果を前記比較器で比較し、比較一致している場合には前記Ｄ／Ａ及び前記パワーアンプを介して軌道回路に前記ＡＴＣ信号を出力し、比較不一致の場合にはＡＴＣ信号出力を停止することを特徴とする。

さらに、前記比較器には定期的に故意の不一致データがテストパターンとして入力され、比較器自身が正常の場合には、比較一致信号出力が’Ｈ’と’Ｌ’とを繰り返す交番信号となっていることを特徴とする。

本発明によるＡＴＣ送信器は、安全性を確保しつつＣＰＵの動作周波数の向上も図れる。

図１は本発明によるＡＴＣ送信器である。 図２は従来のＡＴＣシステム構成図である。 図３は従来のＡＴＣシステムにおけるＡＴＣ送信器構成図である。 図４は従来の他のＡＴＣシステムにおけるＡＴＣ送信器構成図である。

以下、図面を参照して、具体的な実施例について説明する。
図１は、アナログＡＴＣシステムにおいて本発明を適用したＡＴＣ送信器の構成図である。図１において、１１Ａ・１１ＢはＣＰＵ、１２Ａ・１２Ｂはメモリ、１３は比較器、１４はＤ／Ａ、１５Ａ・１５ＢはＡ／Ｄ、１６は通信コントローラ、１９はＰＡ、２０はリレーを示している。

ＣＰＵ１１Ａとメモリ１２ＡはＡ系バス１７Ａに、ＣＰＵ１１Ｂとメモリ１２ＢはＢ系バス１７Ｂに接続されており、Ａ系／Ｂ系のバスは比較器１３に接続されている。また比較器１３はバスブリッジの機能も兼用しており、出力としてＡ系バスとＢ系バスとが共通バス１８に接続されている。Ｄ／Ａ１４、Ａ／Ｄ１５ＡはＡ系バス１７Ａに、Ａ／Ｄ１５ＢはＢ系バス１７Ｂに接続されている。通信コントローラ１６は共通バス１８に接続されている。

通信コントローラ１６は図示されていないＡＴＣ−ＬＡＮと接続されており、ＡＴＣ送信器の上位装置であるＡＴＣ論理部が作成・送信したＡＴＣ電文は、ここから受信する。

受信したＡＴＣ電文データは、比較器１３を介して、ＣＰＵ及１１Ａ・１１Ｂ及びメモリ１２Ａ・１２Ｂに取り込まれる。ＣＰＵ１１Ａ・１１Ｂは、取り込んだＡＴＣ電文データから、所定の制御データ（送信先軌道回路情報、制御の連続性・最新性を示す通番又はタイムスタンプ情報、伝送エラーの有無を判別するための巡回冗長符号情報）を取り出し、その正当性をチェックする。そして、チェック結果を比較器１３に書込む。さらに、ＡＴＣ電文データの現示情報から搬送波周波数と信号波周波数情報を取り出し、比較器１３に書込む。

次に、所定の変調方式に従い変調処理を実施する。このとき、ＣＰＵ１１Ａ・１１Ｂは、搬送波周波数情報と信号波周波数情報とに基づき、所定のアルゴリズムにより次に出力すべきＡＴＣ信号波の瞬時値を計算し、計算結果を比較器１３に書込む。その後、適切なフィルタ処理を行い最終処理結果のデータを得て、このデータも比較器１３に書込む。そして、ＣＰＵ１１ＡのみがＤ／Ａ１４に最終処理結果のデータを書き込み、ＡＴＣ信号を出力する。

Ｄ／Ａ１４から出力されたＡＴＣ信号はパワーアンプ１９にて電力増幅されたのち、保安器を介して軌道回路に出力される。また、パワーアンプ１９の出力電圧・出力電流のセンサーから各フィードバック信号をＡ／Ｄ１５Ａ・１５Ｂから取り込み、パワーアンプ１９の出力信号のレベルや周波数の監視、及び出力制御を行う。

一方、比較器１３の内部には、故意の不一致データを生成する機構が実装されており、一定の周期で前記不一致データを比較器に対して出力する。比較器が正常であればその出力は、不一致データ入力時には「不一致」、その他のデータ入力時には「一致」を示すことに成り、例えば、「不一致」を論理値’Ｈ’、「一致」を論理値’Ｌ’とすれば、’Ｈ’’Ｌ’を繰り返す交番信号が出力されることになる。

リレー部２０は、前記交番信号を整流した信号によりリレーが駆動されており、交番信号が停止、すなわち’Ｈ’に固定又は’Ｌ’に固定すれば、リレー２０が落下する。

前記の説明において、ＣＰＵ１１Ａ・１１Ｂが比較器１３に書込んだデータは、いずれも比較器１３によって比較されており比較不一致の場合には、比較器の出力信号が’Ｌ’に固定することになり、リレー２０が落下しパワーアンプ１９の出力が軌道回路と遮断されてＡＴＣ信号の出力が停止する。従って誤った現示となるようなＡＴＣ信号は出力されず安全な列車制御が可能となる。

本発明の実施例は、上記に留まらない。例えば、ＴＤ信号（列車検知信号）の送受信器とＡＴＣ送信器を兼用することも可能である。バス照合型となっていないため、ＣＰＵの処理能力・動作周波数を上げることが可能であり、１個のＣＰＵで複数の信号処理を実施することが可能であることから実現できるものであり、安全性向上のためにＴＤ受信用のＡ／ＤをＡ系バス、Ｂ系バスに各々接続して二重系構成としても、Ａ／Ｄの読み出し動作を各系で独立に実施できるので、バス照合型よりも処理時間を短縮することが可能である。

本実施例によるＡＴＣ送信器は、バス照合型の構造とせずにＡＴＣ信号の搬送波周波数および信号波周波数の設定データと、搬送波と信号波との変調処理により離散的に生成されたＡＴＣ信号波データを前記比較器により比較し、比較一致している場合には前記Ｄ／Ａ及びパワーアンプを介して軌道回路にＡＴＣ信号を出力し、比較不一致の場合にはＡＴＣ信号出力を停止することで、安全性を確保しつつＣＰＵの動作周波数及びＡＴＣ送信器の性能向上が図れる。さらに比較器に対して定期的に故意の不一致データが入力されることで、比較器自身の健全性が診断されているので安全性が向上する。

本発明のＡＴＣ送信器は、主に鉄道制御用保安システム（ＡＴＣシステム）に適用する。

１１Ａ ＣＰＵ
１１Ｂ ＣＰＵ
１２Ａ メモリ
１２Ｂ メモリ
１３ 比較器
１４ Ｄ／Ａ
１５Ａ Ａ／Ｄ
１５Ｂ Ａ／Ｄ
１６ 通信コントローラ
１９ パワーアンプ

Claims (3)

1. ネットワークを介して演算結果の安全性が保証された上位装置からＡＴＣ現示電文を受信するＡＴＣ送信器であって、
   前記ＡＴＣ現示電文から現示に従ってＡＴＣ信号を生成するＣＰＵ及びメモリを少なくとも２組備え、
   前記ＣＰＵが演算した信号をアナログ信号に変換するＤ／Ａと、
   前記Ｄ／Ａからの信号を増幅するパワーアンプと、
   前記ＣＰＵの入出力信号の全てのデータを照合することなく、前記各組のＣＰＵにて演算された前記ＡＴＣ信号のデータのうち、前記ＡＴＣ信号の搬送波周波数及び信号波周波数の設定データと、搬送波と信号波との変調処理により離散的に生成されたＡＴＣ信号波データを取り出して比較する比較器と、を備え、
   比較一致している場合には、前記Ｄ／Ａ及び前記パワーアンプを介して軌道回路にＡＴＣ信号を出力し、比較不一致の場合には、ＡＴＣ信号の出力を停止することを特徴とするＡＴＣ送信器。
2. 請求項１に記載のＡＴＣ送信器において、
   前記各組のＣＰＵは、前記上位装置から受信したＡＴＣ現示電文に対して正当性チェックを行い、前記比較器は、前記正当性のチェック結果を比較し、
   比較一致している場合には、前記Ｄ／Ａ及び前記パワーアンプを介して軌道回路に前記ＡＴＣ信号を出力し、
   比較不一致の場合には、ＡＴＣ信号出力を停止することを特徴とするＡＴＣ送信器。
3. 請求項１に記載のＡＴＣ送信器において、
   前記比較器には、定期的に故意の不一致データがテストパターンとして入力され、
   前記比較器が正常の場合には、比較一致信号出力が交番信号となり、
   前記比較器が故障又はＣＰＵの演算結果が不一致となっている場合には、比較一致信号出力が一定信号となることを特徴とするＡＴＣ送信器。

Images