JP3175896B2 - バス照合型処理装置及び方法 - Google Patents

バス照合型処理装置及び方法

Info

Publication number
JP3175896B2
JP3175896B2 JP09424994A JP9424994A JP3175896B2 JP 3175896 B2 JP3175896 B2 JP 3175896B2 JP 09424994 A JP09424994 A JP 09424994A JP 9424994 A JP9424994 A JP 9424994A JP 3175896 B2 JP3175896 B2 JP 3175896B2
Authority
JP
Japan
Prior art keywords
bus
data
collation
processing
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP09424994A
Other languages
English (en)
Other versions
JPH07302207A (ja
Inventor
誠 能見
征 高岡
信康 金川
延久 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP09424994A priority Critical patent/JP3175896B2/ja
Priority to KR1019950010751A priority patent/KR950031746A/ko
Priority to CN95106107A priority patent/CN1102771C/zh
Publication of JPH07302207A publication Critical patent/JPH07302207A/ja
Application granted granted Critical
Publication of JP3175896B2 publication Critical patent/JP3175896B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B61RAILWAYS
    • B61LGUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L1/00Devices along the route controlled by interaction with the vehicle or train

Landscapes

  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Mechanical Engineering (AREA)
  • Hardware Redundancy (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Detection And Correction Of Errors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、鉄道の制御等、安全性
の要求される計算制御用処理装置に関し、特にバス照合
型処理装置及び方法に関するものである。
【0002】
【従来の技術】鉄道車両等の制御を行う場合、誤った演
算によって誤制御を行ったときは直接人命にかかわる事
故に結び付く危険があるため、演算制御にフェイルセイ
フ性が要求される。そのために、従来よりいくつかの方
式によるフェイルセイフ演算装置、あるいは制御装置が
開発、実用化されてきた。その一つが、回路そのものを
フェイルセイフなものあるいはフェイルセイフに構成す
るもので、古くはリレー回路が代表的なものであるが、
制御機能の高度化に伴って、現在は制御対象へ直接に接
続される部分に限られるようになってきている。
【0003】第2の方法は、演算処理はマイクロコンピ
ュータ等の、フェイルセイフ性の無いハードウエアで実
行し、そのハードウエアもしくはその出力結果を何等か
の手段でチェックすることにより、結果として故障を検
出し、不安全にならないような装置、あるいはシステム
を構成する方法であり、この方式が現在は主流となりつ
つある。この第2の方法にも前述のように、故障検出回
路を内蔵した自己診断型の方式と、演算装置を多重化し
て、その複数の装置の動作を比較照合して故障を検出す
る方式とに大別することが出来る。その中で、演算その
ものを間違いなく実行させるため、処理装置CPUの演算
を監視するために2重化し、同期して動作する処理装置
CPUのバスを常時比較し、不一致が発生したときは処理
を停止させるいわゆるバス照合型処理装置がある。
【0004】このバス照合型処理装置の構成方法には、
比較器は故障しないことを前提にして処理装置の故障の
みを検出する方式と、比較器が故障したときにも結果と
して演算が停止するように構成したフェイルセイフバス
照合方式とがあり、本発明はこのフェイルセイフバス照
合方式に関するものである。
【0005】このフェイルセイフバス照合方式には、照
合論理回路をフェイルセイフにする方式があり、この中
には、いわゆる2線論理(あるいは自己チェック型チェ
ック論理)と呼ばれるものがあり、これは照合結果を最
終的には2ビットの信号で表し、2ビットの信号が
(1,0)あるいは(0,1)の組み合わせの場合は正
常で、(0、0)或は(1,1)の組み合せの場合は異
常とするもので、照合回路自身の故障を含めて照合をフ
ェイルセイフに行うことを目的としたものであるが、判
定結果が静的であるため故障により常に(0、0)或は
(1,1)に固定した場合は異常を確実に検出できない
という問題があり、その改良として、疑似的に誤りを発
生させて判定結果を動的にしたものが開発されている
(参照文献:中村他、「保安制御計算機システムのフォ
ールトトレラント設計」、中村他、鉄道総研報告vol.7、
No.5. '93.5)。
【0006】今一つの方法は、いわゆる振子型照合論理
と呼ばれるもので、照合すべきバスの対応ビット毎に、
そのビットデータを反転させ、その結果表れる信号を用
いて2つのフリップフロップで構成されるシフトレジス
タを左右にシフトし、結果としてそのフリップフロップ
の状態が0,1交互に反転することを以て比較対象が一
致していると見なし、その反転が停止した場合は、不一
致を含めて故障があることを示すもので、その反転信号
を交流増幅器等により電力増幅し、それを整流してリレ
ーを駆動することで、その判定動作が動的であるがゆえ
に、故障が発生した場合は照合回路の故障を含めてフェ
イルセイフに検出を可能とするものである(参照文献:
中村他、「内部3重系構造を持つフェイルセイフ計算機
システムの開発」、電気学会論文誌Vol.102-c4、1982.
4.)。
【0007】
【発明が解決しようとする課題】以上のように、従来技
術は、バス照合型処理装置の故障検出のフェイルセイフ
性を高めるために、判定結果を0,1交番する信号とな
るように論理回路を構成することによりフェイルセイフ
性を高めることが出来たものであるが、何れの方式も照
合論理回路が複雑となり、回路規模が大きくなると同時
に、チェックに要する論理回路の遅れ時間によりバスの
サイクル時間が増大し、処理装置の性能を犠牲にしなけ
ればならないという問題がある。特に近年においては、
マイクロコンピュータの性能向上は著しく、かつてバス
のサイクル時間が1μs程度であったものが今やその数
十倍に向上し、簡単なゲート論理の遅延時間と同等程度
まで性能が高まりつつある。
【0008】本発明の目的は、照合論理回路には特別な
論理を使用せず、通常の非フェイルセイフ照合論理を用
いてフェイルセイフ照合を実現するバス照合型処理装置
及び方法を提供することにある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、2つの2重系処理装置を同期して動作さ
せ、お互いのバスを比較照合するバス照合論理回路を備
え、前記2つの2重系処理装置のバス上のデータに不一
致が発生した場合、前記不一致を検出するバス照合型処
理装置において、間歇的診断処理を起動するタイマと、
該タイマにより起動され、不一致データを含むテストデ
ータ列をバス上に供給する前記2つの2重系処理装置
と、該テストデータに対する前記バス照合論理回路の応
答を監視する診断制御回路を備え、該診断制御回路は、
前記テストデータに対する前記バス照合論理回路の応答
が予め規定した動作を示すとき、前記間歇的診断処理周
期毎に反転する判定信号を出力するように構成し、更
に、前記バス上に供給する前記テストデータとして、該
テストデータの先頭より少なくともバスデータビット幅
分のテストが可能な数の不一致データ対とし、それに引
き続いて少なくとも1対の一致データの列とするように
構成することを特徴とするバス照合型処理装置を提供す
る。
【0010】また、上記目的の他の達成手段として、2
つの2重系処理装置を同期して動作させ、お互いのバス
を比較照合するバス照合論理回路を備え、前記2つの2
重系処理装置のバス上のデータに不一致が発生した場
合、前記不一致を検出するバス照合型処理装置におい
て、間歇的診断処理を起動するタイマと、該タイマによ
り起動され、不一致データを含むテストデータ列をバス
上に供給する前記2つの2重系処理装置と、該テストデ
ータに対する前記バス照合論理回路の応答を監視する診
断制御回路を備え、該診断制御回路は、前記テストデー
タに対する前記バス照合論理回路の応答が予め規定した
動作を示すとき、前記間歇的診断処理周期毎に反転する
判定信号を出力するように構成し、更に、前記バス上に
供給する前記テストデータとして、該テストデータの先
頭より少なくともバスデータビット幅分のテストが可能
な数の不一致データ対とし、それに引き続いて少なくと
も1対の一致データの列とし、前記バス照合論理回路の
応答が不一致から一致へ変化するタイミングに対応して
予め規定した波形の判定パルスを出力し、前記バス照合
論理回路から出力される照合結果が不一致より一致検出
変化時に該判定パルスをフリップフロップでサンプリン
グ出力し、該判定パルスの波形を診断周期によって変化
させ、前記フリップフロップの出力に反転信号が現われ
るようにする前記診断制御回路を備えたことを特徴とす
るバス照合型処理装置を提供する。また、上記目的の他
の達成手段として、2つの2重系処理装置を同期して動
作させ、お互いのバスを比較照合するバス照合論理回路
を備え、前記2つの2重系処理装置のバス上のデータに
不一致が発生した場合、前記不一致を検出するバス照合
型処理装置において、間歇的診断処理を起動するタイマ
と、該タイマにより起動され、不一致データを含むテス
トデータ列をバス上に供給する前記2つの2重系処理装
置と、該テストデータに対する前記バス照合論理回路の
応答を監視する診断制御回路を備え、該診断制御回路
は、前記テストデータに対する前記バス照合論理回路の
応答が予め規定した動作を示すとき、前記間歇的診断処
理周期毎に反転する判定信号を出力するように構成し、
更に、前記バス照合論理回路をバスデータ不一致検出時
、該検出結果を2重系の両処理装置に割り込み信号と
して供給し、前記タイマによって起動される前記間歇的
診断処理の初期処理において、バス上に不一致データを
出力し、不一致検出に伴う割り込みによって診断処理を
開始するように構成することを特徴とするバス照合型処
理装置を提供する。
【0011】
【作用】非フェイルセイフバス照合論理を備えた2重系
処理装置は、常時は与えられたプログラムに従って処理
を同期して実行し、照合論理回路はその両者のバス上に
現れるデータを照合して、不一致が検出された場合は、
両2重系処理装置に優先処理割り込みを掛ける。一方、
両2重系処理装置は両系とも同期して動作するタイマを
各々に備え、あらかじめ設定された周期で各々の2重系
処理装置に割り込みを掛け、その割り込みによって両2
重系処理装置は各々1ビットだけ違いのあるデータセッ
トをバス上に連続転送する。このデータセットはバスの
ビット数に依存し、例えば16ビットデータバスを持つ
2重系処理装置であれば最低限16ワードのデータとな
る。その結果、照合論理回路は連続して不一致であると
の判定結果を出力するはずであり、単純にはそのエラー
の回数をカウントし、そのカウントが規定回数であるか
否かによって判定フリップフロップを1又は0にセット
するもので、不一致データの個数もしくは規定回数をこ
のチェック周期の偶数で規定回数と不一致データ数を一
致させ、奇数周期不一致となるように設定すればフリッ
プフロップの状態は偶数周期で1に奇数周期で0に反転
を繰り返もので、以上の処理動作が故障なしに実行さ
れればフリップフロップがチェック周期毎に反転する動
的状態を示し、一方、バス照合論理に検出不可能なビッ
トもしくは判定不能即ち照合論理の出力が常に照合一致
を示している故障の場合には通常の場合チェック時のエ
ラーカウントが規定から外れるため常にフリップフロッ
プが0の状態を示し、また特別な故障ではあるがエラー
カウントが規定回数と一致していると判定するような故
障の場合にはフリップフロップは常時1を示し、この両
者の故障モードにおいてはフリップフロップは反転しな
いことからバス照合論理のフェイルセイフチェックを実
現することが可能となる。診断制御回路は不一致データ
を含むテストデータに対する前記バス照合論理回路の応
答を監視し、応答が予め規定した動作を示すとき、前記
間歇的診断処理周期毎に反転する判定信号を出力する。
前述のように、バスの照合論理回路は特別なものでない
即ちフェイルセイフ性の無い通常の比較論理回路(即ち
ビット毎に排他論理和ゲートで比較し、全てのビットの
比較結果を論理和する一般的な比較論理で構成する)
で、この場合の非フェイルセイフ故障(不安全故障)
が、照合論理の故障と2重系処理装置の何れか一方の故
障が同時に存在する場合であることに着目し、照合論理
自身はバスサイクル毎にチェックするのではなく、それ
より充分大きな周期、例えば1msから10ms程度の周期で
間欠的にチェックする方法によって実現するものであ
る。これにより、故障の有無をチェックしたバス照合論
理によって、2重系処理装置に故障、エラーの発生を検
出し、不一致が発生した場合は両2重系処理装置に割込
みを掛け、このエラーに対する処理、即ち回復処理、場
合によっては処理の停止を行なうことができる。
【0012】
【実施例】以下、本発明の一実施例に係るバス照合型処
理装置及び方法について説明する。
【0013】図1は、本発明の一実施例に係るバス照合
型処理装置の基本構成を示す。1はバス照合型処理装
置、2は入出力制御装置である。10はクロック回路、
11a,11bはバス照合型処理装置を構成する2つの
2重系処理装置、12はバス照合論理回路、13a,1
3bは入出力制御装置2と通信を行なうための伝送制御
回路、17a,17bは共通バスインタフェ−ス、18
は診断制御回路である。
【0014】図1において、2重系処理装置11a、1
1bは共通なクロック回路10から供給されるクロック
によって同期して動作するもので、通常バス上のデ−タ
は完全に同期して一致したデ−タが現われる。バス照合
論理回路12はその2つの2重系処理装置11a、11
bのバス上のデ−タを比較照合し、不一致を検出した場
合、エラ−検出信号BERを2重系処理装置11a、11
bに割り込み信号として供給し、エラ−の発生を報知す
るものである。この割り込み信号は通常は割り込みを禁
止することの出来ないノンマスカブルインタラプト(NM
I)とするのが一般的であり、本実施例でもNMIとして扱
うものである。
【0015】次に診断制御回路18は、2重系処理装置
11a、11b内部のタイマで起動される診断プログラ
ムによって起動され、2重系処理装置11a、11bに
テストパタ−ンデ−タの転送を要求し、2つの2重系処
理装置から出力されるデ−タをバス照合論理回路で照合
し、その照合出力BERを監視し、その動作によって故障
検出FDout信号を0あるいは1とするもので、故障がな
い場合は周期的に0、1の反転動作を繰り返し、故障が
発生したときには、このバス照合型処理装置1に接続さ
れた入出力制御装置2はその反転の有無を監視し、もし
もその反転が停止したときはバス照合型処理装置1全体
の一部に異常があると判定して、その状況に対応した処
理、例えばバス照合型処理装置1から送信されるデ−タ
は無効、十分には信頼できないものとして処理を行なう
ものである。
【0016】図2は、図1の構成のバス照合型処理装置
における故障診断、故障検出の処理方法を示したもの
で、2つの2重系処理装置11a、11bの内部(もし
くは外部)の周期タイマによって診断処理を開始する。
【0017】先ず、診断周期が偶数か奇数かを判定し
(ステップ1001)、診断カウントWCNTを偶数対応の
Te(1002)もしくは奇数対応のTo(1003)の値
に設定する。
【0018】次に、2つの2重系処理装置11a、11
bはお互いに一致しないデ−タを出力し(1004)、
デ−タ照合を行う(1005)。もしもデ−タ照合で不
一致検出され無かった場合は以降の処理は実行されな
い。
【0019】一方、結果不一致が発生した場合はエラ−
割り込みが発生し、ステップ1006以降の診断処理に
入り、出力デ−タカウントNを0とし(1006)、テ
ストパタ−ンデ−タ列を出力する(1007)。このデ
−タ列は、先頭からTe個のデ−タは2重系処理装置相互
に照合不一致となるべきデ−タで、以降は一致すべきデ
−タを出力するもので、最大Nmax個転送されるもので、
故障がなければデ−タカウントNがNmax−Teのとき照合
一致となるはずものである。
【0020】その過程の照合(ステップ1008)の結
果、最初に照合一致となった時点でデ−タカウント値N
と最初に設定したWCNTと比較し(1011)、もしも一
致していれば故障検出フリップフロップの出力FDoutを
1にセットし(ステップ1013)、一致していなけれ
ば0にセットする(ステップ1012)。
【0021】ここで故障がなく、診断周期が偶数周期の
場合、WCNT=Teであり、かつ照合一致となる時点でN=T
eとなるはずであるので、故障検出フリップフロップ出
力FDoutは1に設定される。
【0022】一方、奇数診断周期ではWCNT=Toであるた
め、照合一致と判定されるデ−タカウントNとWCNTの値
とは不一致となるはずで、従ってFDoutは0にセットさ
れる。
【0023】以上の処理を周期タイマの割り込み毎に繰
り返し行なえばFDout偶数周期でにセットされ、診
断周期の2倍の周期の交番信号となる。
【0024】一方、バス照合回路等が故障し、常に一致
しているとの出力を出した場合、ステップ1004、1
005での照合不一致割り込みが発生せず、以降の処理
が実行されないため当然のことながらFDoutは変化はな
くなり従って交番出力とはならない。
【0025】他方、照合不一致によりエラ−割り込みが
発生した場合でも、Te個のテストパタ−ンデ−タ列の1
つでも照合不一致を一致と誤る故障、誤動作があった場
合にはデ−タカウントNがTeとなるのを待たずに照合一
致が現われ、結果として偶数周期も奇数周期もN≠Teと
なりFDoutは常に0となり、同様に交番信号とはならな
い。
【0026】又逆に、照合論理回路が常に照合不一致と
表示する故障に対してはステップ1008での判定で一
致判定とならないため同様にFDoutの交番は無くなる。
【0027】以上の様に、本発明は、照合結果が一致で
あるから正常、不一致であるから故障との判断ではな
く、一致、不一致を処理上は差別せず、その診断処理の
結果として一致判定も不一致判定もバス照合型処理装置
1の内部においてハ−ドウエア、ソフトウエアの区別な
く、その各々において正しく認識されなければ故障検出
フリップフロップの出力FDoutが交番しなくなるような
機構とすることによって故障検出をフェイルセイフとす
ることができるものである。
【0028】図3は、図1のバス照合型処理装置を応用
した列車制御車上装置とその周辺装置の構成を示す。図
1と同一部分には同一符号が付してある。3はリレーユ
ニット、4は信号通信送受信器、5は送受信アンテナ、
6はタコジェネレータ、7はブレーキ制御ユニット、8
は車両の車輪、9はレールを示したものである。
【0029】図3において、地上の信号通信装置からレ
ールを介して先行列車の位置が周期的に送られ、車上装
置の信号通信送受信器4によってそのデータが受信さ
れ、一方、車輪の車軸に設置されたタコジェネレータ6
によって検出された距離パルスにより自列車の位置を計
算し先行列車の相対位置等により制限速度を算出すると
供に、速度を算出して列車に対するブレーキ指令を算出
し、リレーユニット3を介してブレーキユニット7を制
御し、安全に列車を運行させるものである。この場合、
バス照合型処理装置1は地上との交信と制限速度パター
ンの算出を分担し、入出力制御装置2はその制限速度パ
ターンに基づいた時事刻々のブレーキ制御指令の算出を
分担し、リレーユニット3はその出力が交番化されたブ
レーキ指令の交流増幅およびその整流とリレー駆動を分
担するものである。
【0030】ここでブレーキ指令を交番化しているの
は、万が一故障により、制御装置出力あるいはリレー駆
動回路がブレーキ緩解側に固定された場合不安全になる
ことを防止するために、交番信号をブレーキ緩解、交番
停止をブレーキ作用に取りきめ、故障時には必ず交番停
止となりブレーキ作用側になることによってフェイルセ
イフ化を図ったもので、従来より採用されている方法で
ある。
【0031】図4は、図3の列車制御車上装置とその周
辺装置の機能構成を示す。図1と同一部分には同一符号
が付してある。バス照合型制御装置1は、地上から受け
た先行列車位置を含むデータのエラーの有無をチェック
し、エラーが無い場合は、その先行列車位置から自列車
位置までの間の路線の勾配情報、曲線情報等を参照し、
データのチェックを行なった後、そのデータに基づいて
先行列車に追突しないように運転するための制限速度Vp
(xi)を計算する。この場合、路線の曲線情報はその区間
の制限速度に反映し、勾配は有効ブレーキ減速度に反映
して、停止速度に至るまでの自列車位置に対する制限速
度パターン列(Vp(x0),Vp(x1),〜,Vp(xn))を算出する
もので、xiは勾配変化によるパターンの編曲点等を離散
的に算出し、それに対する制限速度Vp(Xi)を離散的に算
出てバス照合制御装置1はこの制限速度パターンデータ
を入出力制御装置2に受け渡す。尚、このときの制限速
度パターンは速度のディメンジョンではなくその自乗
(速度エネルギのディメンジョン)とすることによっ
て、速度の場合は距離に対して放物線となる制限速度パ
ターンを直線で表すことが可能で、入出力制御装置2で
内挿演算を線形計算で行なった後、その平方根により速
度を算出する方法を採用するのが良い。このような路線
条件を車上装置のデータとして保持し、そのデータに基
づいて制御するシステムへ応用する処理装置は、誤った
処理により誤った速度パターンを生成した場合には最悪
の場合は列車の衝突もあり得ることであり、そのデータ
処理とともに車上に保有する路線条件データのチェック
も確実に実行されなければならない。
【0032】そのため、このバス照合型処理装置1は、
故障あるいはエラーが発生したときは与えられた時間余
裕(鉄道制御の場合は最悪1秒以内)の内に検出、対処
しなければならない。本実施例のバス照合型処理装置1
はそのために2重系バス照合型の処理装置を構成するも
のである。
【0033】一方、制限速度パターンデータを受け渡さ
れた入出力制御装置2はタコジェネレータ6より入力し
た距離パルスをもとに車輪系を補正した後、自列車位置
Xfを累算すると同時に、その時間変化分である自列車速
度Vf(t)を算出する。入出力制御装置2はこの自列車位
置Xfをもとにバス照合型処理装置1より受け取った制限
速度パターン列(Vp(x0),Vp(x1),〜,Vp(xn))をもと
に、xi<xf<xi-1即ち現列車位置を内包区間とする制限パ
ターンデータ対Vp(xi),Vp(xi-1)を選択し、その間を内
挿してxf地点における制限速度Vp(xf)を算出する。この
制限速度Vp(xf)はブレーキ指令演算制御で現在の列車速
度Vf(t)と比較され、その比較結果によってブレーキ指
令が出力される。
【0034】このとき、最終的に出力されるブレーキ指
令は、交番信号として出力され、ブレーキ作用を示す場
合を交番停止、ブレーキ緩解を示す場合を交番信号と
し、出力回路の故障等でブレーキが作用しなくなること
防止するもので、フェイルセイフ化を図るものである。
【0035】更に、バス照合型処理装置1との間には、
バス照合型処理装置1の故障の有無を示すFD(FDout/FDi
n)信号の受け渡しがあり、このFD信号はバス照合型処理
装置1が正常時には周期的にオンオフを繰り返す交番信
号で、故障時にはこの交番が停止するものである。従っ
て、FDの反転が停止した場合、入出力制御装置2はバス
照合型処理装置1の故障を認識することができ、安全側
に制御することが可能となる。
【0036】また、バス照合型処理装置1と入出力制御
装置2は通信ポートを介してお互いにデータを交換し、
例として、バス照合型処理装置1から入出力制御装置2
へ送られたデータは再度バス照合型処理装置1へ返送
し、バス照合型処理装置1は入出力制御装置2の受け取
ったデータに誤りが無いかをチェックし、誤りを検出し
た場合は誤りの発生を入出力制御装置2に報知し、以降
のデータ供給を停止、あるいは故障の有無を交番信号で
示すFDout信号を停止させ、制御を安全に行なう(例え
ばブレーキ作用指令出力)等の処置を行なうものであ
る。
【0037】図5は、図1のバス照合型処理装置の回路
ブロック構成を示す。図1と同一部分には同一符号が付
してある。11a,11bは2重系処理装置CPUa,CPUb
であり、共通のクロック回路10によって基本的には同
期して動作するものである。12はバス照合論理回路、
13a,13b,13cは入出力制御装置2、対地上送
受信器他の制御装置、回路と接続するための伝送制御回
路CCUa、CCUb、CCUcで、図5では3個のポートを備えた
構成となっているが、その回路数は任意であり、本実施
例構成には省略したが、外部バスインタフェースを設け
ることも可能であることはいうまでもないことである。
【0038】次に15a、15bは伝送制御回路13
a,13b,13cを2重系制御装置CPUa11a,CPUb
11bの各々で共通にアクセスするための制御信号バス
ドライバで、17a,17bは同じく双方向バスインタ
フフェースであり、16a,16bは2重系制御装置CP
Ua11a,CPUb11bからの出力の場合、2重系制御装
置CPUa11a,CPUb11bのどちらの出力を有効にする
かを決める制御ゲートで、本実施例では単純に2重系制
御装置CPUa11aを常時有効としているが、アドレスに
よって切り換える等の方法もあり、又単純に両方の論理
和あるいは論理積で出力する方法等もあり、どのような
方法を用いても構わない。18はバス照合論理回路12
を診断するためのチェック機能を果たす回路の一部であ
る。
【0039】以上の構成において、バス照合型処理装置
1は、その内部において、2重系制御装置CPUa11a,
CPUb11bは同一のクロック回路10で駆動され、常時
同期して動作するもので、外部から非同期で入力される
信号は常に同期化して2重系制御装置CPUa11a,CPUb
11bに供給されるものである。このように常時同期し
て動作する2重系制御装置CPUa11a,CPUb11bはバ
ス照合論理回路12によってバスサイクル毎にそのデー
タD0a-D7a、D0b-D7bを対応するビット毎に比較照合する
もので、1ビットでも不一致が発生した場合は、エラー
信号BERを出力し、各々の2重系制御装置CPUa11a,C
PUb11bに割り込み(マスクできない割り込みNMI)と
して供給する。この場合問題となるのが、バス照合論理
回路12のフェイルセイフ性で、もしもデータに不一致
が生じても、不一致検出が不可能な故障がバス照合論理
回路12に発生した場合は、2重系に不一致が発生して
もそのまま処理、制御が続行するため、誤った処理、制
御を行なう危険がある。診断制御回路18はその危険を
防止するためのバス照合論理回路を診断する回路であ
り、2重系処理装置CPUa11a,CPUb11bと連携して
バス照合論理回路12の故障の有無を診断し、正常時に
はその出力FDoutに交番信号が現われるようにしたもの
である。
【0040】以上の構成で、メモリは2重系処理装置の
内部に存在し、2重系処理装置の外部にバスを経由して
入出力されるデータが照合の対象となるが、各々の2重
系処理装置CPUa11a,CPUb11bの外部に設けるメモ
リはデータ照合の対象となり、各2重系処理装置CPUa1
1a,CPUb11bで使用するローカルメモリをその対象
とする必要のある場合は、この2重系処理装置CPUa11
a,CPUb11bの外部ローカルバス上にメモリを接続す
るが、本実施例ではその構成の説明を簡単にするため省
略したもので、必要に応じて接続するものである。
【0041】本診断機能の動作を説明する前にその前提
となる、2重系処理装置CPUa11a,CPUb11bの内部
構成を図6で、バス照合論理回路12の内部論理を図7
で説明する。図1と同一部分には同一符号が付してあ
る。まず、図6は、2重系処理装置CPUa11a,CPUb1
1bの内部構成を示したもので、CPUa11a,CPUb11
bとも同一構成である。図6の中で、111はマイクロ
プロセッサを例に使用したもので、処理装置の核となる
演算部であり、113はプログラム及び固定データを格
納する読み出し専用メモリROMであり、114は書き込
み可能なメモリRAMであり、115はプログラマブルタ
イマで、制御周期等の制御に用い、本発明では特に照合
回路の診断周期を作るためのタイマに使用する。次に1
12はダイレクトメモリアクセスコントローラDMACであ
り、通信制御等におけるデータ転送を2重系制御装置の
プログラムによる実行ではなく、専用の回路で2重系制
御装置の代わりに高速に実行するものである。本実施例
では、このDMAC112をバス照合論理回路12へ診断の
ためのテストパターンデータを送り出すために用いる。
最後に、116は2重系制御装置をその外側のバスを分
離するためのバスゲートである。
【0042】以上の構成は、その全てをワンチップに集
積したワンチップマイクロコンピュータが既に実用化さ
れており、そのワンチップマイクロコンピュータをその
まま利用することが可能である。以上の構成において、
外部インタフェースバス信号を主体として、読み出しデ
ータストローブRD(出力)、書き込みデータストローブ
WR(出力)、アドレス線A0〜A15(出力)、データ線D0
〜D7(入出力)、メモリアクセス待ち制御線WAI(入
力)、割り込み要求信号IRQ(入力)、バスエラー割り
込み(又はノンマスカブル割り込みNMI)(入力)、DMA
転送要求信号DREQ(入力)、DMA転送確認信号DACK(出
力)、及びクロック信号CK(入力)より構成されている
ものであり、その動作は一般のマイクロコンピュータシ
ステムと同様であり、その詳細は省略する。尚、本実施
例では、簡単のためデータ8ビットアドレス16ビット
の単純な構成としたが、バスのデータ、アドレスビット
の大きさはこの限りではない。
【0043】又、信号線は実際の装置では負論理で表さ
れるものもあるが、実施例では説明を容易にするために
特別なものを除いて正論理で表現しているが、これはそ
の表現、実施方法を規定しているものでないことは言う
までもない。
【0044】次に、図7は、バス照合論理回路12の内
部論理を示す。121は排他論理和ゲートで、ビット対
応に2重系処理装置CPUa11a,CPUb11bのデータバ
スを比較するもので、ビット毎に一致の場合、ゲート1
21の出力は0に不一致の場合は1となるもので、論理
和ゲート122は全てのビットの比較結果の総和を取る
もので、その出力は1ビットでも両2重系処理装置のデ
ータに違いがあった場合1に全てのビットが一致した場
合のみ0を示すものである。
【0045】この信号をデータの読み書きを制御する各
々の信号RDa、RDb、WRa、WRbをアンド、オアした、信号
の後縁でフリップフロプ126に取り込みバスエラー信
号BERとして各CPUに割り込み信号として供給するもので
あり、2重系処理装置CPUa11a,CPUb11bはその割
り込み信号に基づいてエラー処理、診断処理を行なうも
のである。
【0046】以上の2重系処理装置CPUa11a,CPUb1
1b、バス照合論理回路12を前提として、バス照合論
理回路の診断の動作を図8のタイムチャートを用いて説
明する。
【0047】図8において、Da、Dbは診断処理の各バス
サイクルの各2重系処理装置のデータバス上のデータを
数値で表したものである。RDa/WRa、RDb/WRbは各2重系
処理装置の読み出し又は書き込みストローブのを示した
もの、IRQは両2重系処理装置への診断周期タイマ割り
込み、DREQa,bは2重系処理装置CPUa11a,CPUb11
bに対する診断パターンデータ転送要求信号、DACKa,b
は2重系処理装置CPUa11a,CPUb11bからのDMA転
送確認信号、BERはバス照合論理回路12からのバスエ
ラー信号、WPa。WPbは診断制御回路18で生成され、診
断の合否の判定に用いるウインドウパルス、FDa、FDbは
その判定結果で反転する故障判定フリップフロップ出
力、FDoutはFDa、FDbを組合せた故障表示信号である。
【0048】以上において、先ず、予め設定された周期
で2重系処理装置CPUa11a,CPUb11bに割り込みを
発生する各々の2重系処理装置CPUa11a,CPUb11b
のプログラマブルタイマ115によって割り込みが同時
に入力される。これは両2重系処理装置CPUa11a,CP
Ub11bがクロック、入力信号全て同期動作しているこ
とによるものであり、このタイマ割り込みによって、各
2重系処理装置CPUa11a,CPUb11bは診断を開始
し、最初に外部の診断制御回路18に内蔵するウインド
パルス発生回路を起動し、その起動によって、バス照合
論理回路12は2重系処理装置CPUa11a,CPUb11b
に対してテストパターンデータの転送を要求する。この
とき、各2重系処理装置CPUa11a,CPUb11bがウイ
ンドパルス発生器に与えるデータは図に示すWPa、WPbの
パルスを発生するまでのバスサイクル数で、2重系処理
装置CPUa11a,CPUb11bのその数値は若干違いを持
たせているものである(図では16と17)。このこと
によって、バス照合論理回路12はその差を検出し、エ
ラー信号BERを両2重系処理装置CPUa11a,CPUb11
bの割り込み信号として出力し、両2重系処理装置CPUa
11a,CPUb11bはその前縁を捕えて割り込み処理を
実行し、両2重系処理装置CPUa11a,CPUb11bの内
蔵するDMAC112を起動する。このDMACの起動により、
診断制御回路18からの転送要求DREQに応じてデータ転
送が開始する。ここで両2重系処理装置CPUa11a,CP
Ub11bから転送されるデータは、図に示すように、D
a、Dbのデータはビットで見たとき1ビットの違いがあ
るように予め設定されており、この診断手続きの間、も
しもバス照合論理回路12が正常にエラーを検出可能で
あれば、テストサイクル中連続してエラーを検出するは
ずである。このテストサイクルはテストするビット数の
倍、8ビットであれば16サイクル以上連続し、その際
後に両2重系処理装置CPUa11a,CPUb11bより一致
したデータ(図では0)を出力し、このとき初めてエラ
ー信号BERは0に復帰する。前述のウインドパルスWPa、
WPbはこのタイミングに合わせてパルスを出力するもの
で、エラー信号BERが1から0に復帰する信号変化でこ
のWPa、WPbをサンプリングし、そのときのWPa、WPbの値
がFDa、FDbにセットされる。このとき、WPa、WPbは最初
の起動時に与えられたデータが異なることによって、パ
ルスのでるタイミングが若干ずれ、結果として、FDaF
Dbには異なる値がセットされることになる。この差は、
診断の周期によっても異なり、WPa、WPbの関係は診断
の偶数周期と奇数周期では逆転し、図8に破線で示すよ
うな信号となる。この結果、装置が全て正常であれば、
FDa、FDbは各々他とは反転したオンオフ信号となる。
【0049】一方、もしもバス照合論理回路12に少な
くとも1ビットのエラー検出不能な故障が発生した場
合、両2重系処理装置CPUa11a,CPUb11bで不一致
である筈のテストパターン転送サイクルのどこかで、エ
ラーが無くなり、その結果最後の一致パターンの転送を
待たずにウインドパルスのサンプリングを行ない、結果
として、WP=1のタイミングから常に外れることにより、
FDa、FDbともに0が常にセットされ、その反転が停止す
る。
【0050】又、別なケースとして、バス照合論理回路
12がデータ不一致を検出しても、その結果をエラー割
り込みとして両2重系処理装置CPUa11a,CPUb11b
あるいは一方の2重系処理装置(CPUa11aまたはCPUb
11b)に入力されない故障の場合は、前述の診断サイ
クルそのものがこのエラー信号で起動されるため、同様
にFDa、FDbの反転停止の状態となる。
【0051】更に、一致データを誤って不一致と誤検出
する故障は2重系処理装置故障と同等に扱い、通常のエ
ラー処理で扱われる。
【0052】以上は、テストパターンの転送にDMA転送
を用いた場合であるが、診断時間の若干の増加を問題に
しない場合は、各々の2重系処理装置CPUa11a,CPUb
11bのプログラム転送によっても実現することができ
る。
【0053】図9は、図8の診断を実行するための診断
制御回路の内部構成を示す。2重系処理装置CPUa11a
用とCPUb11b用の2回路で構成される。図1と同一部
分には同一符号を付している。
【0054】図9において、181a、181bは前述
のウインドパルスWPa、WPbを発生するためのカウンタWP
CNTであり、各々のデータバスDa、Dbよりカウント値が
設定される。182a、182b及び183a、183
bはWPCNTa、WPCNTbが各々のRD、WR信号を入力としてて
バスサイクルをカウントし、カウントアップした時に、
WPa、WPbのパルスを出すためのフリップフロップで、1
バスサイクル幅のパルスを出力する。一方、185a、
185bはWPCNTを起動すると同時に各CPUにテストデー
タのDMA転送を要求するDREQa、DREQb信号を作るフリッ
プフロップでWPCNTの初期設定と同時に設定される。1
86a、186bは、その設定のためのアドレスデコー
ダである。又、187a、187bは、一旦BERが0に
復帰した場合、WPCNTの動作を停止するためのフリップ
フロップである。更に188a、188bは、診断周期
毎に反転するFDa、FDbをクロック入力として、FDa、FDb
信号の立ち上がりで187b、187aのお互いの出力
を入力としてリングを構成するフリップフロップで、1
87aは187bの反転出力を入力とすることで、FD
a、FDbが反転している間はその2倍の周期で反転する信
号を生成し、FDa、FDbの何れか一方の反転が停止すると
その出力FDoutの反転が停止するもので、論理的にはFD
a、FDbの論理積を表すもので、この反転停止はCPUa、CP
Ubを含むFS-CPU1の内部に故障が発生したことを示すも
のである。
【0055】以上、図9では診断制御回路18は各2重
系処理装置CPUa11a,CPUb11b対応に2回路設けた
が、伝送制御回路13a,13bの接続された共通バス
上に設けた1回路の構成も可能である。この場合は、ウ
インドパルスWP共通となるので、若干その制御に関わる
2重系処理装置CPUa11a,CPUb11bの処理が変更さ
れるだけで、基本的な動作には変更はない。
【0056】尚、図9の回路のなかで、説明のためウイ
ンドパルス発生カウンタWPCNTは2重系処理装置CPUa1
1a,CPUb11bの外部回路としたが、プログラマブル
タイマ115と同様の2重系処理装置内蔵タイマとする
ことも可能であり、市販のワンチップマイクロコンピュ
ータも複数のカウンタ回路を内蔵したものが多く、その
場合は、内蔵カウンタを使用することが出来、回路を簡
単にすることができる。
【0057】図10は、以上の診断手続きにおける2重
系処理装置CPUa,CPUbの処理のフローチャートを示す。
左がCPUa、右がCPUbの処理を示したものである。両者は
その殆どが同処理であるが、一部に若干の違いがある。
【0058】先ず、両2重系処理装置CPUa,CPUb共に、
各々同期したタイマにより診断初期処理プログラムが起
動され、プログラマブルタイマを更新(+1)し(ステ
ップ1001a、1001b)、診断フラグをセットす
る(1002a、1002b)。次に、前記診断周期カ
ウンタの偶数/奇数を判定する(1003a、1003
b)。この場合、その判定結果によりウインドパルスカ
ウンタWPCNTの設定値がCPUa、CPUbで逆転しており、そ
の結果、設定時にバスに現われるデータの不一致とそれ
に伴う、エラー割り込み、及びWPa、WPbのパルス出力場
所の違いとなって現われる(1004a、1004b、
1005a、1005b)。
【0059】以上の様に、WPCNTの設定値の不一致によ
って引き起こされた照合エラーは割り込み信号として両
CPUに入力され、ステップ1021a、1021b以下
のエラー処理プログラムが起動される。ここでは先ず診
断処理中の正規のエラー割り込みか、その他のエラーか
を判別するために、先のステップ1002a、1002
bで設定した診断フラグを判定し、セットされていれば
診断中であると判断し(1021a、1021b)、テ
ストパターンデータ転送のためのDMA転送を起動し、そ
の終了を待って診断フラグをリセットし、通常の処理に
復帰する(10023a、10023b)。
【0060】一方、フラグがセットされていないと判定
された場合には(10021a、10021b)、通常
の処理中に発生したエラーと判断してエラー処理を行な
う(1022a、1022b)。このときのエラー処理
は、応用の目的に応じて、リカバリー処理の後に復旧さ
せるもの、CPU自身が停止し、その後の処理を行なわな
いもの等様々なエラー処理形態があるが、本実施例では
そのどれを選ぶかを制約するものではなく、応用目的に
応じて処理を行なえばよいものである。
【0061】
【発明の効果】本発明によれば、バス照合型の処理装置
を構成するうえで、2線式論理やフリップフロップを用
いた振り子型照合論理等、特別な照合論理を用いること
なく、通常の比較回路を用いてエラー検出し、フェイル
セイフ化をはかる手段としてバス照合論理回路のチェッ
クを間歇的に行なうことにより、バス照合論理回路をフ
ェイルセイフ化する場合に障害となった処理性能の低下
を防ぎ、照合論理の単純化、それによる装置の小形化、
高信頼化が可能となる。更に、近年のマイクロコンピュ
ータの高集積化に伴って、メモリ他周辺機能を内蔵した
ワンチップマイクロコンピュータを2重系処理装置とし
て用いて、最小限の照合論理と診断回路を付加すること
により、バス照合論理回路のフェイルセイフ化とそれに
よるフェイルセイフ処理装置を構成することができるの
で、バス照合型処理装置の小形高信頼化、高安全化の効
果は甚大である。
【図面の簡単な説明】
【図1】本発明の一実施例に係るバス照合型処理装置の
基本構成を示すブロック図である。
【図2】図1のバス照合型処理装置における故障診断、
故障検出の処理方法を示すフローチャート図である。
【図3】図1のバス照合型処理装置の適用対象例の制御
装置全体の構成図である。
【図4】図3の制御装置の機能構成図である。
【図5】図1のバス照合型処理装置の回路ブロック構成
図である。
【図6】図1のバス照合型処理装置の2重系処理装置の
内部構成図である。
【図7】図1のバス照合型処理装置のバス照合論理回路
の内部論理を示す図である。
【図8】図1のバス照合型処理装置のバス照合論理回路
の診断の動作を示すタイムチャート図である。
【図9】図8の診断を実行するためのの診断制御回路の
内部構成図である。
【図10】2重系処理装置の診断処理プログラムのフロ
ーチャート図である。
【符号の説明】
1…バス照合型処理装置、10クロック回路、11a,
11b…2重系処理装置、12…バス照合論理回路、1
3a,13b,13c…通信制御回路、18…診断制御
回路、2…入出力処理装置、3…リレーユニット、4…
信号通信送受信器、5…送受信アンテナ、6…タコジェ
ネレータ、7…ブレーキ制御ユニット、8…車両の車
輪、9…レール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 延久 茨城県勝田市市毛1070番地 株式会社 日立製作所 水戸工場内 (56)参考文献 特開 昭58−109944(JP,A) 特開 昭63−254537(JP,A) 特開 昭48−43240(JP,A) 特開 平5−35514(JP,A) 特開 平2−138636(JP,A) 特開 平4−52930(JP,A) 特開 平6−168150(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 11/16 - 11/20 G06F 11/22 G06F 11/08

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】2つの2重系処理装置を同期して動作さ
    せ、お互いのバスを比較照合するバス照合論理回路を備
    え、前記2つの2重系処理装置のバス上のデータに不一
    致が発生した場合、前記不一致を検出するバス照合型処
    理装置において、 間歇的診断処理を起動するタイマと、該タイマにより起
    動され、不一致データを含むテストデータ列をバス上に
    供給する前記2つの2重系処理装置と、該テストデータ
    に対する前記バス照合論理回路の応答を監視する診断制
    御回路を備え、該診断制御回路は、前記テストデータに
    対する前記バス照合論理回路の応答が予め規定した動作
    を示すとき、前記間歇的診断処理周期毎に反転する判定
    信号を出力するように構成し、更に、前記バス上に供給
    する前記テストデータとして、該テストデータの先頭よ
    り少なくともバスデータビット幅分のテストが可能な数
    の不一致データ対とし、それに引き続いて少なくとも1
    対の一致データの列とするように構成することを特徴と
    するバス照合型処理装置。
  2. 【請求項2】 2つの2重系処理装置を同期して動作さ
    せ、お互いのバスを比較照合するバス照合論理回路を備
    え、前記2つの2重系処理装置のバス上のデータに不一
    致が発生した場合、前記不一致を検出するバス照合型処
    理装置において、 間歇的診断処理を起動するタイマと、該タイマにより起
    動され、不一致データを含むテストデータ列をバス上に
    供給する前記2つの2重系処理装置と、該テストデータ
    に対する前記バス照合論理回路の応答を監視する診断制
    御回路を備え、該診断制御回路は、前記テストデータに
    対する前記バス照合論理回路の応答が予め規定した動作
    を示すとき、前記間歇的診断処理周期毎に反転する判定
    信号を出力するように構成し、更に、前記バス上に供給
    する前記テストデータとして、該テストデータの先頭よ
    り少なくともバスデータビット幅分のテストが可能な数
    の不一致データ対とし、それに引き続いて少なくとも1
    対の一致データの列とし、前記バス照合論理回路の応答
    が不一致から一致へ変化するタイミングに対応して予め
    規定した波形の判定パルスを出力し、前記バス照合論理
    回路から出力される照合結果が不一致より一致検出変化
    時に該判定パルスをフリップフロップでサンプリング出
    力し、該判定パルスの波形を診断周期によって変化さ
    せ、前記フリップフロップの出力に反転信号が現われる
    ようにする前記診断制御回路を備えたことを特徴とする
    バス照合型処理装置。
  3. 【請求項3】 2つの2重系処理装置を同期して動作さ
    せ、お互いのバスを比較照合するバス照合論理回路を備
    え、前記2つの2重系処理装置のバス上のデータに不一
    致が発生した場合、前記不一致を検出するバス照合型処
    理装置において、 間歇的診断処理を起動するタイマと、該タイマにより起
    動され、不一致データを含むテストデータ列をバス上に
    供給する前記2つの2重系処理装置と、該テストデータ
    に対する前記バス照合論理回路の応答を監視する診断制
    御回路を備え、該診断制御回路は、前記テストデータに
    対する前記バス照合論理回路の応答が予め規定した動作
    を示すとき、前記間歇的診断処理周期毎に反転する判定
    信号を出力するように構成し、更に、前記バス照合論理
    回路をバスデータ不一致検出時に、該検出結果を2重系
    の両処理装置に割り込み信号として供給し、前記タイマ
    によって起動される前記間歇的診断処理の初期処理にお
    いて、バス上に不一致データを出力し、不一致検出に伴
    う割り込みによって診断処理を開始するように構成する
    ことを特徴とするバス照合型処理装置。
JP09424994A 1994-05-06 1994-05-06 バス照合型処理装置及び方法 Expired - Lifetime JP3175896B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP09424994A JP3175896B2 (ja) 1994-05-06 1994-05-06 バス照合型処理装置及び方法
KR1019950010751A KR950031746A (ko) 1994-05-06 1995-05-02 버스 조합형 처리장치 및 방법
CN95106107A CN1102771C (zh) 1994-05-06 1995-05-05 总线核对型处理装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09424994A JP3175896B2 (ja) 1994-05-06 1994-05-06 バス照合型処理装置及び方法

Publications (2)

Publication Number Publication Date
JPH07302207A JPH07302207A (ja) 1995-11-14
JP3175896B2 true JP3175896B2 (ja) 2001-06-11

Family

ID=14105035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09424994A Expired - Lifetime JP3175896B2 (ja) 1994-05-06 1994-05-06 バス照合型処理装置及び方法

Country Status (3)

Country Link
JP (1) JP3175896B2 (ja)
KR (1) KR950031746A (ja)
CN (1) CN1102771C (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006048171A1 (de) * 2006-10-10 2008-04-17 Robert Bosch Gmbh Verfahren zum Neubooten eines Signalverarbeitungssystems
JP4757216B2 (ja) * 2007-03-08 2011-08-24 株式会社京三製作所 2重系端末装置
JP5025402B2 (ja) * 2007-09-28 2012-09-12 株式会社日立製作所 高安全制御装置
JP5161158B2 (ja) * 2009-06-19 2013-03-13 株式会社日立製作所 Atc送信器
JP5254261B2 (ja) * 2010-02-09 2013-08-07 株式会社日立製作所 車上制御装置
JP5467925B2 (ja) * 2010-05-10 2014-04-09 株式会社日立製作所 パラレルバスの健全性チェック機能を備えた保安装置
CN104810808B (zh) * 2015-04-03 2017-10-31 南京国电南自电网自动化有限公司 一种多总线保护出口仲裁容错方法
JP7125602B2 (ja) 2018-08-01 2022-08-25 富士通株式会社 データ処理装置および診断方法

Also Published As

Publication number Publication date
CN1102771C (zh) 2003-03-05
KR950031746A (ko) 1995-12-20
JPH07302207A (ja) 1995-11-14
CN1122464A (zh) 1996-05-15

Similar Documents

Publication Publication Date Title
JP5199088B2 (ja) 少なくとも2つの命令実行部および1つの比較ユニットを備えたコンピュータシステムを制御する方法および装置
JP3206006B2 (ja) 二重化バス制御方法及び装置
US4358823A (en) Double redundant processor
US5640508A (en) Fault detecting apparatus for a microprocessor system
US7590885B2 (en) Method and system of copying memory from a source processor to a target processor by duplicating memory writes
KR19990036222A (ko) 임계 안전도 조절 시스템용 마이크로프로세서 시스템
JP3175896B2 (ja) バス照合型処理装置及び方法
JP2001063492A (ja) 車両安全制御装置の電子制御装置
JPH05294207A (ja) エアバッグ装置及び作動方法
JP3216996B2 (ja) 二重系電子連動装置
EP3629176B1 (en) Fault detection circuit with progress register and status register
EP3321814B1 (en) Method and apparatus for handling outstanding interconnect transactions
JP3313308B2 (ja) 2重系電子連動装置
JPH0581222A (ja) 2cpuの動作監視方法
JP2768693B2 (ja) 2台のプロセッサを有するコンピュータシステムを監視する装置
JP3210833B2 (ja) エラーチェック方法および装置
JPH07295844A (ja) フェイルセーフ制御装置及び列車制御装置
US6115832A (en) Process and circuitry for monitoring a data processing circuit
JP5569950B2 (ja) 二重化データ処理回路
JP2011095837A (ja) フェールセーフシステム
KR19990057809A (ko) 오류 방지 시스템
JP3313667B2 (ja) 二重化システムの障害検出方式及びその方法
JPH1115661A (ja) Cpuの自己診断方法
JP4613019B2 (ja) コンピュータシステム
JPH02206866A (ja) マルチプロセッサシステムにおけるリセット信号発生装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080406

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090406

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090406

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 13

EXPY Cancellation because of completion of term