JP5693427B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5693427B2
JP5693427B2 JP2011214776A JP2011214776A JP5693427B2 JP 5693427 B2 JP5693427 B2 JP 5693427B2 JP 2011214776 A JP2011214776 A JP 2011214776A JP 2011214776 A JP2011214776 A JP 2011214776A JP 5693427 B2 JP5693427 B2 JP 5693427B2
Authority
JP
Japan
Prior art keywords
screw
filler
screw hole
semiconductor device
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011214776A
Other languages
English (en)
Other versions
JP2013074284A (ja
Inventor
古賀 万寿夫
万寿夫 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011214776A priority Critical patent/JP5693427B2/ja
Publication of JP2013074284A publication Critical patent/JP2013074284A/ja
Application granted granted Critical
Publication of JP5693427B2 publication Critical patent/JP5693427B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関し、特に、ケースとベース板とがねじで固定された半導体装置およびその製造方法に関するものである。
半導体装置の一例として、電鉄などに使用される半導体パワーモジュールがある。半導体パワーモジュールでは電力を制御するIGBT(Insulated Bipolar Transistor)などの半導体チップが絶縁基板を介して放熱性を有するベース板に搭載されている。ベース板は半導体チップを内部空間に収容するケースに固定されている。従来、組立の容易さ、固定の強固さ、製造コストの安さなどから、主に金属で形成されたねじによってベース板はケースに固定されている。
ケースは主に樹脂で形成されている。ケースにはねじの長さよりもやや深いねじ穴があらかじめ形成されている。つまり、ねじの締め込み時にねじの先端とねじ穴の底面とが干渉しないようにねじ穴は形成されている。したがって、半導体パワーモジュールが組立てられた状態において、ねじの先端とねじ穴の底面との間には空間が存在している。
半導体パワーモジュールでは、高電圧部である半導体チップのコレクタ、エミッタおよびゲートなどと低電圧部であるベース板などとの絶縁を確保することが重要である。しかし、高電圧部と低電圧部との間に電圧が印加されると部分放電と呼ばれる放電が発生することがある。具体的には、ベース板に固定されたねじの先端はベース板と同電位の低電圧部となり、エミッタに接続されたエミッタワイヤはエミッタと同電位の高電圧部となる。そして、電圧が印加されることによってねじの先端とねじの近くに位置するエミッタワイヤとの間の電界が強くなると、ねじの先端とねじ穴の底面との間の空間で部分放電が発生することがあった。部分放電の発生によって絶縁耐圧が低下するという問題があった。
この問題を改善するために、たとえば特開2006−32392号公報(特許文献1)には、金属製タッピングねじの先端と樹脂ケースのねじ孔の底との間に形成された空隙に高耐電圧樹脂が充填された半導体装置が提案されている。この半導体装置では、空隙に高耐電圧樹脂が充填されることによって絶縁耐性が向上する。この半導体装置では、空隙に液状の高耐電圧樹脂が注入された状態で、金属製タッピングねじがねじ孔に締め付けられた後、高耐電圧樹脂が硬化するような処理が施される。
特開2006−32392号公報
上記の公報に記載された半導体装置では、充填材である高耐電圧樹脂が硬化する前に金属製タッピングねじが締め付けられるため、高耐電圧樹脂が未硬化の状態で金属製タッピングねじのねじ山とねじ孔との間に侵入することがある。この高耐電圧樹脂の侵入する量は各金属製タッピングねじおよびねじ孔でそれぞれ異なるため、高耐電圧樹脂の形状が不安定となる。そのため、部分放電特性がばらつくという問題がある。
本発明は、上記課題を鑑みてなされたものであり、その目的は、絶縁耐性を向上させることができ、かつ部分放電特性のばらつきを抑制することができる半導体装置および半導体装置の製造方法を提供することである。
本発明の半導体装置は、半導体チップと、半導体チップが実装された絶縁基板と、絶縁基板が実装され、貫通孔を有するベース板と、ベース板に設置された状態で、貫通孔と連通するねじ穴を有し、絶縁基板を囲む空間を有するケースと、貫通孔とねじ穴とに挿入されてケースとベース板とを固定するねじと、ねじ穴に設けられ、空気より大きい比誘電率を有する充填材とを備えている。ケースとベース板とがねじで固定された状態で、充填材は、ねじ穴の底面から所定高さで、ねじの軸の先端より底面側を埋め込み、かつねじの軸の側面を覆わないように設けられている。充填材は、ねじのねじ山とケースのねじ穴との間には侵入しないように設けられている。
本発明の半導体装置の製造方法は、半導体チップと、半導体チップが実装された絶縁基板と、絶縁基板が実装され、貫通孔を有するベース板と、ベース板に設置された状態で、貫通孔と連通するねじ穴を有し、絶縁基板を囲む空間を有するケースと、貫通孔とねじ穴とに挿入されてケースとベース板とを固定するねじと、ねじ穴に設けられ、空気より大きい比誘電率を有する充填材とを有する半導体装置の製造方法である。本発明の半導体装置の製造方法は、ねじ穴の底面に硬化した充填材を設ける工程と、ねじ穴の底面に充填材が設けられた状態で、ねじを締めこむ工程とを備えている。
本発明の半導体装置によれば、空気より大きい比誘電率を有する充填材がねじ穴に設けられているため、ねじの軸の先端とねじ穴の底面との間の空間に空気が充たされている場合に比べて電界を弱くすることができる。これにより、部分放電の発生を抑制することによって絶縁耐性を向上させることができる。また、ケースとベース板とがねじで固定された状態で、充填材は、ねじ穴の底面から所定高さで、ねじの軸の先端より底面側を埋め込み、かつねじの軸の側面を覆わないように設けられているため、充填材の形状が安定する。これにより、部分放電特性のばらつきを抑制することができる。
本発明の半導体装置の製造方法によれば、空気より大きい比誘電率を有する充填材がねじ穴に設けられているため、ねじの軸の先端とねじ穴の底面との間の空間に空気が充たされている場合に比べて電界を弱くすることができる。これにより、部分放電の発生を抑制することによって絶縁耐性を向上させることができる。また、ねじ穴の底面に硬化した充填材が設けられた状態で、ねじを締めこむため、ねじ穴とねじとの間に充填材が侵入することを抑制することができる。したがって、充填材の形状が安定する。これにより、部分放電特性のばらつきを抑制することができる。
本発明の実施の形態1における半導体装置の概略平面図である。 図1のP部の拡大図である。 図2のIII−III線に沿う断面図である。 本発明の実施の形態1における半導体装置の製造方法を示す概略断面図である。 本発明の実施の形態1における半導体装置の製造方法の一工程を示す概略断面図である。 本発明の実施の形態1における半導体装置の製造方法の変形例の一工程を示す概略断面図である。 比較例の半導体装置の概略断面図である。 比較例の放電電荷、印加電圧と時間との関係を示す図である。 比較例の放電電荷と電圧との関係を示す図である。 実施例の放電電荷、印加電圧と時間との関係を示す図である。 実施例の放電電荷と電圧との関係を示す図である。
以下、本発明の実施の形態について図に基づいて説明する。
最初に本発明の一実施の形態の半導体装置の構成について説明する。
本実施の形態では、半導体装置について、半導体パワーモジュールを一例として説明する。図1〜図3を参照して、本実施の形態の半導体装置は、半導体チップ1と、絶縁基板2と、ベース板3と、ケース4と、ねじ5と、充填材6と、ワイヤ7とを主に有している。なお、図1では見やすくするためケース4の蓋部分は図示されておらず、側壁部分は簡略化して図示されている。半導体チップ1は、たとえばIGBTなどを搭載したパワーチップである。絶縁基板2は、上面および下面に電極パターンを有している。電極パターンはたとえば銅、アルミニウムなどの金属で形成されている。絶縁基板2の上面の電極パターン上に半田を介して半導体チップ1が実装されている。
ベース板3には半田を介して絶縁基板2が実装されている。ベース板3は、たとえば良好な熱伝導性を有する銅などの金属で形成されている。ベース板3は、上面及び下面を貫通する貫通孔3aを有している。貫通孔3aは上面側から下面側に向かって径が大きくなるように形成されていてもよい。ケース4はベース板3に取り付けられている。ケース4は、たとえば樹脂などの絶縁材料で形成されている。ケース4は絶縁基板2を囲む空間を有している。この空間内に半導体チップ1、絶縁基板2およびワイヤ7が配置されている。ケース4は、ベース板3に設置された状態で、貫通孔3aと連通するねじ穴4aを有している。ねじ5は、貫通孔3aとねじ穴4aとに挿入されている。ねじ5はベース板3の下面から上面に向かって締めこまれている。これにより、ねじ5は、ケース4とベース板3とを固定している。
充填材6は、ねじ穴4aに設けられている。充填材6は、空気より大きい比誘電率を有している。ケース4とベース板3とがねじ5で固定された状態で、充填材6は、ねじ穴4aの底面4bから所定高さで、ねじ5の軸5aの先端5bより底面4b側を埋め込んでいる。充填材6は、ねじ5の軸5aの先端5bに接するまで底面4b側から埋め込まれていることが好ましい。充填材6は、ねじ5の軸5aの側面5cを覆わないように設けられている。充填材6は、ねじ5のねじ山とケース4のねじ穴4aとの間には侵入しないように設けられている。ただし、寸法公差は製造上不可避であるため、寸法公差の範囲ではねじ5の軸5aの側面5cが充填材6で覆われていてもよい。たとえば、ねじ5の軸5aの先端5bから0.5mm程度の範囲で側面5cが充填材6によって覆われていてもよい。
充填材6はたとえばシリコーンゲルである。シリコーンゲルは硬化した状態でも弾力性に富むため、シリコーンゲルがねじ5の軸5aの先端5bに接した状態で弾性変形することでシリコーンゲルとねじ5の軸5aの先端5bとを密着させることができる。充填材6の材質は、加熱硬化型シリコーンを含んでいることが好ましい。
ワイヤ7は、半導体チップ1および絶縁基板2などを電気的に接続している。ワイヤ7は、たとえば半導体チップ1の上面に形成されたエミッタ端子と絶縁基板2の上面の電極パターンとを電気的に接続している。ワイヤ7はたとえばアルミニウムで形成されている。ケース4の空間内において、ワイヤ7、半導体チップ1および絶縁基板2は、図示しないシリコーンなどの絶縁性を有する封止材によって覆われている。
半導体装置の動作時には、半導体チップ1、絶縁基板2およびワイヤ7が高電圧部となり、ベース板3およびねじ5が低電圧部となる。ねじ5の軸5aの先端5bに、空気より大きい比誘電率を有する充填材6が設けられることで、ねじ5の軸5aの先端5bの電界が弱くなる。これにより、ねじ5とワイヤ7との間で部分放電が発生しにくくなるため、絶縁耐性を高くすることができる。
次に本発明の一実施の形態の半導体装置の製造方法について説明する。
図4を参照して、上記の半導体装置の製造方法では、半導体チップ1が実装された絶縁基板2がベース板3に実装される。ベース板3にケース4の側壁部分が載置される。ねじ穴4aの底面4bに硬化した充填材6が設けられる。続いて、ねじ穴4aの底面4bに硬化した充填材6が設けられた状態で、ねじ穴4aにねじ5が締めこまれる。ケース4の空間に半導体チップ1、絶縁基板2およびワイヤ7を覆うように図示しない封止材が充填される。ケース4の側壁部分にケース4の蓋部分が取り付けられる。
図5を参照して、充填材6は、ねじ穴4aの底面4bに設けられた後に硬化する。また、硬化した状態の充填材6がねじ穴4aに挿入されてもよい。図6を参照して、本発明の一実施の形態の半導体装置の製造方法の変形例では、充填材6は硬化した状態でねじ穴4aの底面4bに設けられる。これにより、あらかじめ必要な大きさに作った充填材6をねじ穴4aの底面4bに設けることができるので、作業性を向上することができる。したがって、作業時間を短縮することができる。
充填材6の材質は、加熱硬化型シリコーンを含んでいることが好ましい。加熱硬化型シリコーンは加熱時に一旦粘度が下がって流動性が良くなるため、充填材6に気泡が残留しにくい。これにより、充填材6の内部の隙間を少なくすることで充填材6の良好な充填を実現することができる。
次に本発明の一実施の形態の作用効果について比較例と対比して説明する。
図7を参照して、比較例の半導体装置では、ねじ穴4aの底面4bに充填材6が設けられていない。そのため、ねじ5の軸5aの先端5bとねじ穴4aの底面4bとの間の空間には空気が充たされている。このため、半導体装置の動作時に高電圧部であるワイヤ7と低電圧部であるねじ5の軸5aの先端5bとの間の電界が強くなる。したがって、ねじ5の軸5aの先端5bとねじ穴4aの底面4bとの間の空間で部分放電が発生しやすい。
本発明の一実施の形態の半導体装置によれば、空気より大きい比誘電率を有する充填材6がねじ穴4aに設けられているため、ねじ5の軸5aの先端5bとねじ穴4aの底面4bとの間の空間に空気が充たされている場合に比べて電界を弱くすることができる。これにより、部分放電の発生を抑制することによって絶縁耐性を向上させることができる。また、ケース4とベース板3とがねじ5で固定された状態で、充填材6は、ねじ穴4aの底面4bから所定高さで、ねじ5の軸5aの先端5bより底面4b側を埋め込み、かつねじ5の軸5aの側面5cを覆わないように設けられているため、充填材6の形状が安定する。これにより、部分放電特性のばらつきを抑制することができる。
本発明の一実施の形態の半導体装置によれば、充填材6の材質は、加熱硬化型シリコーンを含んでいる。これにより、充填材6に気泡が残留することを抑制することができるので、気泡に起因する部分放電の発生を抑制することができる。したがって、部分放電の発生を抑制することによって絶縁耐性を向上させることができる。
本発明の一実施の形態の半導体装置の製造方法によれば、空気より大きい比誘電率を有する充填材6がねじ穴4aに設けられているため、ねじ5の軸5aの先端5bとねじ穴4aの底面4bとの間の空間に空気が充たされている場合に比べて電界を弱くすることができる。これにより、部分放電の発生を抑制することによって絶縁耐性を向上させることができる。また、ねじ穴4aの底面4bに硬化した充填材6が設けられた状態で、ねじ5を締めこむため、ねじ穴4aとねじ5との間に充填材6が侵入することを抑制することができる。したがって、充填材6の形状が安定する。これにより、部分放電特性のばらつきを抑制することができる。
本発明の一実施の形態の半導体装置の製造方法によれば、充填材6は、ねじ穴4aの底面4bに設けられた後に硬化する。これにより、容易に充填材6をねじ穴4aの底面4bに隙間なく充填することができる。
本発明の一実施の形態の半導体装置の製造方法によれば、充填材6は硬化した状態でねじ穴4aの底面4bに設けられる。これにより、あらかじめ必要な大きさに作った充填材6をねじ穴4aの底面4bに設けることができるので、作業性を向上することができる。したがって、作業時間を短縮することができる。
以下、本発明の実施例について説明する。
本発明の実施例として図3に示す構成を備えた半導体装置を準備した。また比較例として図7に示す構成を備えた半導体装置を準備した。実施例は、比較例と対比してねじ穴に充填材が設けられている点で異なっている。空気の比誘電率は1.00である。充填材の材料は1成分加熱硬化型シリコーンであり、充填材の比誘電率は3.1である。また、ケースの材料はPET(ポリエチレンテレフタレート)およびPBT(ポリブチレンテレフタレート)であり、ケースの比誘電率は4.0である。封止材の材料は二液型シリコーンゲルであり、比誘電率は3.0である。
図8および図9を参照して、比較例では、部分放電開始電圧は5.2kVとなった。一方、図10および図11を参照して、実施例では、部分放電開始電圧は11.8kVとなった。なお、部分放電開始電圧は放電電荷閾値が10pCとなる電圧である。実施例では、比較例と対比して部分放電開始電圧が高くなった。したがって、ねじ穴に充填材が設けられていることによって部分放電開始電圧が高くなることがわかった。部分放電開始電圧が高いほど部分放電の発生が抑制されるため、実施例では比較例と対比して部分放電の発生が抑制されることがわかった。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 半導体チップ、2 絶縁基板、3 ベース板、3a 貫通孔、4 ケース、4a ねじ穴、4b 底面、5 ねじ、5a 軸、5b 先端、5c 側面、6 充填材、7 ワイヤ。

Claims (6)

  1. 半導体チップと、
    前記半導体チップが実装された絶縁基板と、
    前記絶縁基板が実装され、貫通孔を有するベース板と、
    前記ベース板に設置された状態で、前記貫通孔と連通するねじ穴を有し、前記絶縁基板を囲む空間を有するケースと、
    前記貫通孔と前記ねじ穴とに挿入されて前記ケースと前記ベース板とを固定するねじと、
    前記ねじ穴に設けられ、空気より大きい比誘電率を有する充填材とを備え、
    前記ケースと前記ベース板とが前記ねじで固定された状態で、前記充填材は、前記ねじ穴の底面から所定高さで、前記ねじの軸の先端より前記底面側を埋め込み、かつ前記ねじの前記軸の側面を覆わないように設けられており、
    前記充填材は、前記ねじのねじ山と前記ケースの前記ねじ穴との間には侵入しないように設けられている、半導体装置。
  2. 前記充填材の材質は、加熱硬化型シリコーンを含む、請求項1に記載の半導体装置。
  3. 半導体チップと、
    前記半導体チップが実装された絶縁基板と、
    前記絶縁基板が実装され、貫通孔を有するベース板と、
    前記ベース板に設置された状態で、前記貫通孔と連通するねじ穴を有し、前記絶縁基板を囲む空間を有するケースと、
    前記貫通孔と前記ねじ穴とに挿入されて前記ケースと前記ベース板とを固定するねじと、
    前記ねじ穴に設けられ、空気より大きい比誘電率を有する充填材とを有する半導体装置の製造方法であって、
    前記ねじ穴の底面に硬化した前記充填材を設ける工程と、
    前記ねじ穴の底面に硬化した前記充填材が設けられた状態で、前記ねじを締めこむ工程とを備えた、半導体装置の製造方法。
  4. 前記充填材は、前記ねじ穴の底面に設けられた後に硬化する、請求項3に記載の半導体装置の製造方法。
  5. 前記充填材は、硬化した状態で前記ねじ穴の底面に設けられる、請求項3に記載の半導体装置の製造方法。
  6. 前記充填材の材質は、加熱硬化型シリコーンを含む、請求項3〜5のいずれかに記載の半導体装置の製造方法。
JP2011214776A 2011-09-29 2011-09-29 半導体装置および半導体装置の製造方法 Active JP5693427B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011214776A JP5693427B2 (ja) 2011-09-29 2011-09-29 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011214776A JP5693427B2 (ja) 2011-09-29 2011-09-29 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013074284A JP2013074284A (ja) 2013-04-22
JP5693427B2 true JP5693427B2 (ja) 2015-04-01

Family

ID=48478481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011214776A Active JP5693427B2 (ja) 2011-09-29 2011-09-29 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5693427B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770371B2 (en) 2014-07-09 2020-09-08 Mitsubishi Electric Corporation Semiconductor device
JP2019117878A (ja) * 2017-12-27 2019-07-18 株式会社豊田自動織機 半導体装置
CN116782624B (zh) * 2023-07-04 2024-02-02 江苏苏源杰瑞科技有限公司 一种半导体贴片机输送设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4430472B2 (ja) * 2004-07-12 2010-03-10 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2013074284A (ja) 2013-04-22

Similar Documents

Publication Publication Date Title
JP4455488B2 (ja) 半導体装置
JP5171777B2 (ja) 電力用半導体装置
US20160336245A1 (en) Power semiconductor device
JP5272768B2 (ja) 電力用半導体装置とその製造方法
CN1249798C (zh) 混合集成电路装置的制造方法
US7839004B2 (en) Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame
JP6299120B2 (ja) 半導体モジュール
JP6705394B2 (ja) 半導体モジュールおよびインバータ装置
JP2013055150A (ja) 半導体装置及びその製造方法
JP5218442B2 (ja) 電力用半導体装置
JP5693427B2 (ja) 半導体装置および半導体装置の製造方法
CN105849894A (zh) 半导体装置及其制造方法
KR20150108683A (ko) 반도체모듈 패키지 및 그 제조 방법
JP2004022705A (ja) パワーモジュール
JP6541593B2 (ja) 電力用半導体装置
TWI248175B (en) Semiconductor device
JP5136569B2 (ja) ゲル注入器およびそれを用いたパワーモジュールの製造方法
JP5285347B2 (ja) 回路装置
JP4430472B2 (ja) 半導体装置
JP6811580B2 (ja) パワー半導体モジュール
JP2012134300A (ja) 半導体装置
JP6645134B2 (ja) 半導体装置および半導体装置の製造方法
US9099451B2 (en) Power module package and method of manufacturing the same
JP2009194329A (ja) 半導体装置
JP6765548B2 (ja) 半導体装置及びその製造方法、並びに自動車

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150203

R150 Certificate of patent or registration of utility model

Ref document number: 5693427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250