JP5693427B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5693427B2 JP5693427B2 JP2011214776A JP2011214776A JP5693427B2 JP 5693427 B2 JP5693427 B2 JP 5693427B2 JP 2011214776 A JP2011214776 A JP 2011214776A JP 2011214776 A JP2011214776 A JP 2011214776A JP 5693427 B2 JP5693427 B2 JP 5693427B2
- Authority
- JP
- Japan
- Prior art keywords
- screw
- filler
- screw hole
- semiconductor device
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000000945 filler Substances 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 26
- 229920001296 polysiloxane Polymers 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 229920001187 thermosetting polymer Polymers 0.000 claims description 4
- 230000000052 comparative effect Effects 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 238000009413 insulation Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000005684 electric field Effects 0.000 description 7
- 238000010079 rubber tapping Methods 0.000 description 5
- 239000006185 dispersion Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229920001707 polybutylene terephthalate Polymers 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
最初に本発明の一実施の形態の半導体装置の構成について説明する。
図4を参照して、上記の半導体装置の製造方法では、半導体チップ1が実装された絶縁基板2がベース板3に実装される。ベース板3にケース4の側壁部分が載置される。ねじ穴4aの底面4bに硬化した充填材6が設けられる。続いて、ねじ穴4aの底面4bに硬化した充填材6が設けられた状態で、ねじ穴4aにねじ5が締めこまれる。ケース4の空間に半導体チップ1、絶縁基板2およびワイヤ7を覆うように図示しない封止材が充填される。ケース4の側壁部分にケース4の蓋部分が取り付けられる。
図7を参照して、比較例の半導体装置では、ねじ穴4aの底面4bに充填材6が設けられていない。そのため、ねじ5の軸5aの先端5bとねじ穴4aの底面4bとの間の空間には空気が充たされている。このため、半導体装置の動作時に高電圧部であるワイヤ7と低電圧部であるねじ5の軸5aの先端5bとの間の電界が強くなる。したがって、ねじ5の軸5aの先端5bとねじ穴4aの底面4bとの間の空間で部分放電が発生しやすい。
本発明の実施例として図3に示す構成を備えた半導体装置を準備した。また比較例として図7に示す構成を備えた半導体装置を準備した。実施例は、比較例と対比してねじ穴に充填材が設けられている点で異なっている。空気の比誘電率は1.00である。充填材の材料は1成分加熱硬化型シリコーンであり、充填材の比誘電率は3.1である。また、ケースの材料はPET(ポリエチレンテレフタレート)およびPBT(ポリブチレンテレフタレート)であり、ケースの比誘電率は4.0である。封止材の材料は二液型シリコーンゲルであり、比誘電率は3.0である。
Claims (6)
- 半導体チップと、
前記半導体チップが実装された絶縁基板と、
前記絶縁基板が実装され、貫通孔を有するベース板と、
前記ベース板に設置された状態で、前記貫通孔と連通するねじ穴を有し、前記絶縁基板を囲む空間を有するケースと、
前記貫通孔と前記ねじ穴とに挿入されて前記ケースと前記ベース板とを固定するねじと、
前記ねじ穴に設けられ、空気より大きい比誘電率を有する充填材とを備え、
前記ケースと前記ベース板とが前記ねじで固定された状態で、前記充填材は、前記ねじ穴の底面から所定高さで、前記ねじの軸の先端より前記底面側を埋め込み、かつ前記ねじの前記軸の側面を覆わないように設けられており、
前記充填材は、前記ねじのねじ山と前記ケースの前記ねじ穴との間には侵入しないように設けられている、半導体装置。 - 前記充填材の材質は、加熱硬化型シリコーンを含む、請求項1に記載の半導体装置。
- 半導体チップと、
前記半導体チップが実装された絶縁基板と、
前記絶縁基板が実装され、貫通孔を有するベース板と、
前記ベース板に設置された状態で、前記貫通孔と連通するねじ穴を有し、前記絶縁基板を囲む空間を有するケースと、
前記貫通孔と前記ねじ穴とに挿入されて前記ケースと前記ベース板とを固定するねじと、
前記ねじ穴に設けられ、空気より大きい比誘電率を有する充填材とを有する半導体装置の製造方法であって、
前記ねじ穴の底面に硬化した前記充填材を設ける工程と、
前記ねじ穴の底面に硬化した前記充填材が設けられた状態で、前記ねじを締めこむ工程とを備えた、半導体装置の製造方法。 - 前記充填材は、前記ねじ穴の底面に設けられた後に硬化する、請求項3に記載の半導体装置の製造方法。
- 前記充填材は、硬化した状態で前記ねじ穴の底面に設けられる、請求項3に記載の半導体装置の製造方法。
- 前記充填材の材質は、加熱硬化型シリコーンを含む、請求項3〜5のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011214776A JP5693427B2 (ja) | 2011-09-29 | 2011-09-29 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011214776A JP5693427B2 (ja) | 2011-09-29 | 2011-09-29 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013074284A JP2013074284A (ja) | 2013-04-22 |
JP5693427B2 true JP5693427B2 (ja) | 2015-04-01 |
Family
ID=48478481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011214776A Active JP5693427B2 (ja) | 2011-09-29 | 2011-09-29 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5693427B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10770371B2 (en) | 2014-07-09 | 2020-09-08 | Mitsubishi Electric Corporation | Semiconductor device |
JP2019117878A (ja) * | 2017-12-27 | 2019-07-18 | 株式会社豊田自動織機 | 半導体装置 |
CN116782624B (zh) * | 2023-07-04 | 2024-02-02 | 江苏苏源杰瑞科技有限公司 | 一种半导体贴片机输送设备 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4430472B2 (ja) * | 2004-07-12 | 2010-03-10 | 三菱電機株式会社 | 半導体装置 |
-
2011
- 2011-09-29 JP JP2011214776A patent/JP5693427B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013074284A (ja) | 2013-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4455488B2 (ja) | 半導体装置 | |
JP5171777B2 (ja) | 電力用半導体装置 | |
US20160336245A1 (en) | Power semiconductor device | |
JP5272768B2 (ja) | 電力用半導体装置とその製造方法 | |
CN1249798C (zh) | 混合集成电路装置的制造方法 | |
US7839004B2 (en) | Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame | |
JP6299120B2 (ja) | 半導体モジュール | |
JP6705394B2 (ja) | 半導体モジュールおよびインバータ装置 | |
JP2013055150A (ja) | 半導体装置及びその製造方法 | |
JP5218442B2 (ja) | 電力用半導体装置 | |
JP5693427B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN105849894A (zh) | 半导体装置及其制造方法 | |
KR20150108683A (ko) | 반도체모듈 패키지 및 그 제조 방법 | |
JP2004022705A (ja) | パワーモジュール | |
JP6541593B2 (ja) | 電力用半導体装置 | |
TWI248175B (en) | Semiconductor device | |
JP5136569B2 (ja) | ゲル注入器およびそれを用いたパワーモジュールの製造方法 | |
JP5285347B2 (ja) | 回路装置 | |
JP4430472B2 (ja) | 半導体装置 | |
JP6811580B2 (ja) | パワー半導体モジュール | |
JP2012134300A (ja) | 半導体装置 | |
JP6645134B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9099451B2 (en) | Power module package and method of manufacturing the same | |
JP2009194329A (ja) | 半導体装置 | |
JP6765548B2 (ja) | 半導体装置及びその製造方法、並びに自動車 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5693427 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |