JP5676686B2 - 遊技台 - Google Patents

Description

本発明は、パチンコ機等に代表される遊技台に関する。

遊技台は、所定の電源回路から供給される電力によって動作する種々の電子部品や回路基板を有している（特許文献１）。

特開２００８−２００３０２号公報

しかしながら、回路間を接続する信号線に異常が発生してしまうことも頻繁に発生してしまっていた。

本発明の目的は、信号線に特徴を持たせた遊技台を提供することにある。

上記目的は、
発光手段と、
表示手段と、
第一の制御回路と、
第二の制御回路と、
前記第一の制御回路と前記第二の制御回路とを通信可能に接続する信号線と、
前記信号線における第一の箇所に接続された第一の回路と、
前記信号線における第二の箇所に接続された第二の回路と、
前記第一の箇所と前記第二の箇所の間に接続された第三の回路と、
前記第一の回路に電力を少なくとも供給する電源回路と、
を備えた遊技台であって、
前記遊技台は、ぱちんこ機またはスロットマシンであり、
前記第一の制御回路は、前記発光手段を少なくとも制御する回路であり、
前記第二の制御回路は、前記表示手段を少なくとも制御する回路であり、
前記電源回路は、前記第二の回路に電力を少なくとも供給する回路であり、
前記信号線は、第一の信号線を少なくとも含んで構成された信号線であり、
前記信号線は、第二の信号線を少なくとも含んで構成された信号線であり、
前記第二の箇所は、前記第一の箇所と前記第二の制御回路の間に位置する箇所であり、
前記第二の箇所は、前記第二の信号線の一部であり、
前記第一の箇所は、前記第一の信号線の一部であり、
前記第一の信号線は、前記第三の回路に接続された信号線であり、
前記第二の信号線は、前記第三の回路に接続された信号線であり、
前記第一の回路は、第一の抵抗を少なくとも含んで構成された回路であり、
前記第二の回路は、第二の抵抗を少なくとも含んで構成された回路であり、
前記第三の回路は、バッファ回路であり、
前記第一の抵抗と前記第二の抵抗は、抵抗値が異なる、
ことを特徴とする遊技台
によって達成される。

本発明によれば、信号線に特徴を持たせた遊技台とすることができる。

本発明の一実施の形態によるパチンコ機１００を正面側（遊技者側）から見た外観斜視図である。 本発明の一実施の形態によるパチンコ機１００を背面側から見た外観図である。 本発明の一実施の形態によるパチンコ機１００の遊技盤２００を正面から見た略示正面図である。 本発明の一実施の形態によるパチンコ機１００の制御部の回路ブロック図である。 本発明の一実施の形態によるパチンコ機１００での表示図柄の一例であって、（ａ）は特図の停止表示図柄の一例を示し、（ｂ）は装飾図柄の一例を示し、（ｃ）は普図の停止表示図柄の一例を示す図である。 本発明の一実施の形態によるパチンコ機１００の主制御部メイン処理の流れを示すフローチャートである。 本発明の一実施の形態によるパチンコ機１００の主制御部タイマ割込処理の流れを示すフローチャートである。 本発明の一実施の形態によるパチンコ機１００の第１副制御部での処理の流れを示すフローチャートであり、（ａ）は第１副制御部メイン処理の流れを示し、（ｂ）は第１副制御部コマンド受信割込処理の流れを示し、（ｃ）は第１副制御部タイマ割込処理の流れを示し、（ｄ）は第１副制御部画像処理の流れを示している。 本発明の一実施の形態によるパチンコ機１００の第２副制御部での処理の流れを示すフローチャートであり、（ａ）は第２副制御部メイン処理の流れを示し、（ｂ）は第２副制御部コマンド受信割込処理の流れを示し、（ｃ）は、第２副制御部タイマ割込処理の流れを示している。 本発明の一実施の形態の実施例１によるパチンコ機１００の第１副基板１６０と第２副基板１６４とのインタフェース部の回路構成を説明する図である。 本発明の一実施の形態の実施例１によるパチンコ機１００であって、基本回路４０２が低レベルの電圧を基本回路５０２に出力している状態の回路構成を説明する図である。 本発明の一実施の形態の実施例１によるパチンコ機１００であって、基本回路４０２が高レベルの電圧を基本回路５０２に出力している状態の回路構成を説明する図である。 本発明の一実施の形態の実施例１によるパチンコ機１００であって、図１２に示す回路の等価回路を説明する図である。 本発明の一実施の形態の実施例２によるパチンコ機１００の第１副基板１６０と第２副基板１６４とのインタフェース部の回路構成を説明する図である。 本発明の一実施の形態の実施例３によるパチンコ機１００の第１副基板１６０と第２副基板１６４とのインタフェース部の回路構成を説明する図である。 本発明の一実施の形態の実施例４によるパチンコ機１００の第１副基板１６０と第２副基板１６４とのインタフェース部の回路構成を説明する図である。 本発明の一実施の形態の実施例５によるパチンコ機１００の第１副基板１６０と第２副基板１６４とのインタフェース部の回路構成を説明する図である。 本発明の一実施の形態の実施例６によるパチンコ機１００の第１副基板１６０と第２副基板１６４とのインタフェース部の回路構成を説明する図である。 本発明の一実施の形態によるパチンコ機１００に用いられるＣＰＵ４０４、５０４およびバッファＩＣ７００、７２８の入力部の入力回路および出力部の出力回路の回路構成例を説明する図である。 本発明の一実施の形態の変形例による遊技台としてのスロットマシンを正面から見た略示正面図である。 本発明の一実施の形態の変形例による遊技台を示す図であり、（ａ）はカジノマシン２０００を示し、（ｂ）は本発明を実現する電子データを記憶する記憶部を備えている携帯電話機３０００を示し、（ｃ）は本発明を実現する電子データを記憶する記憶部を備えているポータブルゲーム機４０００を示し、（ｄ）は本発明を実現する電子データを記憶する記憶部を備えている家庭用テレビゲーム機５０００を示し、（ｅ）は本発明を実現する電子データを記憶したデータサーバ６０００を示している。

以下、図面を用いて、本発明の一実施の形態に係る遊技台（例えば、パチンコ機１００等の弾球遊技機やスロット機等の回胴遊技機）について詳細に説明する。まず、図１を用いて、本発明の実施形態に係るパチンコ機１００の全体構成について説明する。なお、同図はパチンコ機１００を正面側（遊技者側）から見た外観斜視図である。パチンコ機１００は、外部的構造として、外枠１０２と、本体１０４と、前面枠扉１０６と、球貯留皿付
扉１０８と、発射装置１１０と、遊技盤２００と、をその前面に備える。

外枠１０２は、遊技機設置営業店に設けられた設置場所（島設備等）へと固定させるための縦長方形状からなる木製の枠部材である。本体１０４は、内枠と呼ばれ、外枠１０２の内部に備えられ、ヒンジ部１１２を介して外枠１０２に回動自在に装着された縦長方形状の遊技機基軸体となる部材である。また、本体１０４は、枠状に形成され、内側に空間部１１４を有している。また、本体１０４が開放された場合、本体１０４の開放を検出する不図示の内枠開放センサを備える。

前面枠扉１０６は、ロック機能付きで且つ開閉自在となるようにパチンコ機１００の前面側となる本体１０４の前面に対しヒンジ部１１２を介して装着され、枠状に構成されることでその内側を開口部１１６とした扉部材である。なお、前面枠扉１０６には、開口部１１６にガラス製又は樹脂製の透明板部材１１８が設けられ、前面側には、スピーカ１２０や枠ランプ１２２が取り付けられている。前面枠扉１０６の後面と遊技盤２００の前面とで遊技領域１２４を区画形成する。また、前面枠扉１０６が開放された場合、前面枠扉１０６の開放を検出する不図示の前面枠扉開放センサを備える。

球貯留皿付扉１０８は、パチンコ機１００の前面において本体１０４の下側に対して、ロック機能付きで且つ開閉自在となるように装着された扉部材である。球貯留皿付扉１０８は、複数の遊技球（以下、単に「球」と称する場合がある）が貯留可能で且つ発射装置１１０へと遊技球を案内させる通路が設けられている上皿１２６と、上皿１２６に貯留しきれない遊技球を貯留する下皿１２８と、遊技者の操作によって上皿１２６に貯留された遊技球を下皿１２８へと排出させる球抜ボタン１３０と、遊技者の操作によって下皿１２８に貯留された遊技球を遊技球収集容器（俗称、ドル箱）へと排出させる球排出レバー１３２と、遊技者の操作によって発射装置１１０へと案内された遊技球を遊技盤２００の遊技領域１２４へと打ち出す球発射ハンドル１３４と、遊技者の操作によって各種演出装置２０６の演出態様に変化を与えるチャンスボタン１３６と、チャンスボタン１３６を発光させるチャンスボタンランプ１３８と、遊技店に設置されたカードユニット（ＣＲユニット）に対して球貸し指示を行う球貸操作ボタン１４０と、カードユニットに対して遊技者の残高の返却指示を行う返却操作ボタン１４２と、遊技者の残高やカードユニットの状態を表示する球貸表示部１４４と、を備える。また、下皿１２８が満タンであることを検出する不図示の下皿満タンセンサを備える。

発射装置１１０は、本体１０４の下方に取り付けられ、球発射ハンドル１３４が遊技者に操作されることによって回動する発射杆１４６と、遊技球を発射杆１４６の先端で打突する発射槌１４８と、を備える。

遊技盤２００は、前面に遊技領域１２４を有し、本体１０４の空間部１１４に臨むように、所定の固定部材を用いて本体１０４に着脱自在に装着されている。なお、遊技領域１２４は、遊技盤２００を本体１０４に装着した後、開口部１１６から観察することができる。

図２は、図１のパチンコ機１００を背面側から見た外観図である。パチンコ機１００の背面上部には、上方に開口した開口部を有し、遊技球を一時的に貯留するための球タンク１５０と、球タンク１５０の下方に位置し、球タンク１５０の底部に形成した連通孔を通過して落下する球を背面右側に位置する払出装置１５２に導くためのタンクレール１５４とを配設している。

払出装置１５２は、筒状の部材からなり、その内部には、不図示の払出モータとスプロケットと払出センサとを備えている。スプロケットは、払出モータによって回転可能に構
成されており、タンクレール１５４を通過して払出装置１５２内に流下した遊技球を一時的に滞留させると共に、払出モータを駆動して所定角度だけ回転することにより、一時的に滞留した遊技球を払出装置１５２の下方へ１個ずつ送り出すように構成している。

払出センサは、スプロケットが送り出した遊技球の通過を検知するためのセンサであり、遊技球が通過しているときにハイまたはローの何れか一方の信号を、遊技球が通過していないときはハイまたはローの何れか他方の信号を払出制御部６００へ出力する。なお、この払出センサを通過した遊技球は、不図示の球レールを通過してパチンコ機１００の表側に配設した上皿１２６に到達するように構成しており、パチンコ機１００は、この構成により遊技者に対して球の払い出しを行う。

払出装置１５２の図中左側には、遊技全般の制御処理を行う主制御部３００を構成する主基板１５６を収納する主基板ケース１５８、主制御部３００が生成した処理情報に基づいて演出に関する制御処理を行う第１副制御部４００を構成する第１副基板１６０を収納する第１副基板ケース１６２、第１副制御部４００が生成した処理情報に基づいて演出に関する制御処理を行う第２副制御部５００を構成する第２副基板１６４を収納する第２副基板ケース１６６、遊技球の払出に関する制御処理を行う払出制御部６００を構成するとともに遊技店員の操作によってエラーを解除するエラー解除スイッチ１６８を備える払出基板１７０を収納する払出基板ケース１７２、遊技球の発射に関する制御処理を行う発射制御部６３０を構成する発射基板１７４を収納する発射基板ケース１７６、各種電気的遊技機器に電源を供給する電源制御部６６０を構成するとともに遊技店員の操作によって電源をオンオフする電源スイッチ１７８と電源投入時に操作されることによってＲＷＭクリア信号を主制御部３００に出力するＲＷＭクリアスイッチ１８０とを備える電源基板１８２を収納する電源基板ケース１８４、および払出制御部６００とカードユニットとの信号の送受信を行うＣＲインタフェース部１８６を配設している。

図３は、遊技盤２００を正面から見た略示正面図である。遊技盤２００には、外レール２０２と内レール２０４とを配設し、遊技球が転動可能な遊技領域１２４を区画形成している。遊技領域１２４の略中央には、演出装置２０６を配設している。演出装置２０６には、略中央に装飾図柄表示装置２０８を配設し、その周囲に、普通図柄表示装置２１０と、第１特別図柄表示装置２１２と、第２特別図柄表示装置２１４と、普通図柄保留ランプ２１６と、第１特別図柄保留ランプ２１８と、第２特別図柄保留ランプ２２０と、高確中ランプ２２２を配設している。演出装置２０６は、演出可動体２２４を動作して演出を行うものであり、詳細については後述する。なお、以下、普通図柄を「普図」、特別図柄を「特図」、第１特別図柄を「特図１」、第２特別図柄を「特図２」と称する場合がある。

装飾図柄表示装置２０８は、装飾図柄ならびに演出に用いる様々な表示を行うための表示装置であり、本実施の形態では液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）によって構成する。装飾図柄表示装置２０８は、左図柄表示領域２０８ａ、中図柄表示領域２０８ｂ、右図柄表示領域２０８ｃおよび演出表示領域２０８ｄの４つの表示領域に分割し、左図柄表示領域２０８ａ、中図柄表示領域２０８ｂおよび右図柄表示領域２０８ｃはそれぞれ異なった装飾図柄を表示し、演出表示領域２０８ｄは演出に用いる画像を表示する。さらに、各表示領域２０８ａ、２０８ｂ、２０８ｃ、２０８ｄの位置や大きさは、装飾図柄表示装置２０８の表示画面内で自由に変更することを可能としている。なお、装飾図柄表示装置２０８として液晶表示装置を採用しているが、液晶表示装置でなくとも、種々の演出や種々の遊技情報を表示可能に構成されていればよく、例えば、ドットマトリクス表示装置、７セグメント表示装置、有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）表示装置、リール（ドラム）式表示装置、リーフ式表示装置、プラズマディスプレイ、プロジェクタを含む他の表示デバイスを採用してもよい。

普図表示装置２１０は、普図の表示を行うための表示装置であり、本実施形態では７セグメントＬＥＤによって構成する。特図１表示装置２１２および特図２表示装置２１４は、特図の表示を行うための表示装置であり、本実施形態では７セグメントＬＥＤによって構成する。

普図保留ランプ２１６は、保留している普図変動遊技（詳細は後述）の数を示すためのランプであり、本実施形態では、普図変動遊技を所定数（例えば、２つ）まで保留することを可能としている。特図１保留ランプ２１８および特図２保留ランプ２２０は、保留している特図変動遊技（詳細は後述）の数を示すためのランプであり、本実施形態では、特図変動遊技を所定数（例えば、４つ）まで保留することを可能としている。高確中ランプ２２２は、遊技状態が大当りが発生し易い高確率状態であること、または高確率状態になることを示すためのランプであり、遊技状態を大当りが発生し難い低確率状態から高確率状態にする場合に点灯し、高確率状態から低確率状態にする場合に消灯する。

また、演出装置２０６の周囲には、所定の球進入口、例えば、一般入賞口２２６と、普図始動口２２８と、特図１始動口２３０と、特図２始動口２３２と、可変入賞口２３４を配設している。

一般入賞口２２６は、本実施形態では遊技盤２００に複数配設しており、一般入賞口２２６への入球を所定の球検出センサ（図示省略）が検出した場合（一般入賞口２２６に入賞した場合）、払出装置１５２を駆動し、所定の個数（例えば、１０個）の球を賞球として上皿１２６に排出する。上皿１２６に排出した球は遊技者が自由に取り出すことが可能であり、これらの構成により、入賞に基づいて賞球を遊技者に払い出すようにしている。なお、一般入賞口２２６に入球した球は、パチンコ機１００の裏側に誘導した後、遊技島側に排出する。本実施形態では、入賞の対価として遊技者に払い出す球を「賞球」、遊技者に貸し出す球を「貸球」と区別して呼ぶ場合があり、「賞球」と「貸球」を総称して「球（遊技球）」と呼ぶ。

普図始動口２２８は、ゲートやスルーチャッカーと呼ばれる、遊技領域１２４の所定の領域を球が通過したか否かを判定するための装置で構成しており、本実施形態では遊技盤２００の左側に１つ配設している。普図始動口２２８を通過した球は一般入賞口２２６に入球した球と違って、遊技島側に排出することはない。球が普図始動口２２８を通過したことを所定の球検出センサが検出した場合、パチンコ機１００は、普図表示装置２１０による普図変動遊技を開始する。

特図１始動口２３０は、本実施形態では遊技盤２００の中央に１つだけ配設している。特図１始動口２３０への入球を所定の球検出センサが検出した場合、後述する払出装置１５２を駆動し、所定の個数（例えば、３個）の球を賞球として上皿１２６に排出するとともに、特図１表示装置２１２による特図変動遊技を開始する。なお、特図１始動口２３０に入球した球は、パチンコ機１００の裏側に誘導した後、遊技島側に排出する。

特図２始動口２３２は、電動チューリップ（電チュー）と呼ばれ、本実施形態では特図１始動口２３０の真下に１つだけ配設している。特図２始動口２３２は、左右に開閉自在な羽根部材２３２ａを備え、羽根部材２３２ａの閉鎖中は球の入球が不可能であり、普図変動遊技に当選し、普図表示装置２１０が当り図柄を停止表示した場合に羽根部材２３２ａが所定の時間間隔、所定の回数で開閉する。特図２始動口２３２への入球を所定の球検出センサが検出した場合、払出装置１５２を駆動し、所定の個数（例えば、４個）の球を賞球として上皿１２６に排出するとともに、特図２表示装置２１４による特図変動遊技を開始する。なお、特図２始動口２３２に入球した球は、パチンコ機１００の裏側に誘導した後、遊技島側に排出する。

可変入賞口２３４は、大入賞口またはアタッカと呼ばれ、本実施形態では遊技盤２００の中央部下方に１つだけ配設している。可変入賞口２３４は、開閉自在な扉部材２３４ａを備え、扉部材２３４ａの閉鎖中は球の入球が不可能であり、特図変動遊技に当選して特図表示装置２１２、２１４が大当り図柄を停止表示した場合に扉部材２３４ａが所定の時間間隔（例えば、開放時間２９秒、閉鎖時間１．５秒）、所定の回数（例えば１５回）で開閉する。可変入賞口２３４への入球を所定の球検出センサが検出した場合、払出装置１５２を駆動し、所定の個数（例えば、１５個）の球を賞球として上皿１２６に排出する。なお、可変入賞口２３４に入球した球は、パチンコ機１００の裏側に誘導した後、遊技島側に排出する。

さらに、これらの入賞口や始動口の近傍には、風車と呼ばれる円盤状の打球方向変換部材２３６や、遊技釘２３８を複数個、配設していると共に、内レール２０４の最下部には、いずれの入賞口や始動口にも入賞しなかった球をパチンコ機１００の裏側に誘導した後、遊技島側に排出するためのアウト口２４０を設けている。

パチンコ機１００は、遊技者が上皿１２６に貯留している球を発射レールの発射位置に供給し、遊技者の操作ハンドルの操作量に応じた強度で発射モータを駆動し、発射杆１４６および発射槌１４８によって外レール２０２、内レール２０４を通過させて遊技領域１２４に打ち出す。そして、遊技領域１２４の上部に到達した球は、打球方向変換部材２３６や遊技釘２３８等によって進行方向を変えながら下方に落下し、入賞口（一般入賞口２２６、可変入賞口２３４）や始動口（特図１始動口２３０、特図２始動口２３２）に入賞するか、いずれの入賞口や始動口にも入賞することなく、または普図始動口２２８を通過するのみでアウト口２４０に到達する。

次に、パチンコ機１００の演出装置２０６について説明する。演出装置２０６の前面側には、遊技球の転動可能な領域にワープ装置２４２およびステージ２４４を配設し、遊技球の転動不可能な領域に演出可動体２２４を配設している。また、演出装置２０６の背面側には、装飾図柄表示装置２０８および遮蔽装置２４６（以下、扉あるいはシャッタと称する場合がある）を配設している。すなわち、演出装置２０６において、装飾図柄表示装置２０８および遮蔽手段は、ワープ装置２４２、ステージ２４４、および演出可動体２２４の後方に位置することとなる。ワープ装置２４２は、演出装置２０６の左上方に設けたワープ入口２４２ａに入った遊技球を演出装置２０６の前面下方のステージ２４４にワープ出口２４２ｂから排出する。ステージ２４４は、ワープ出口２４２ｂから排出された球や遊技盤２００の釘などによって乗り上げた球などが転動可能であり、ステージ２４４の中央部には、通過した球が特図１始動口２３０へ入球し易くなるスペシャルルート２４４ａを設けている。

演出可動体２２４は、本実施形態では人間の右腕の上腕と前腕を模した上腕部２２４ａと前腕部２２４ｂとからなり、肩の位置に上腕部２２４ａを回動させる不図示の上腕モータと肘の位置に前腕部２２４ｂを回動させる不図示の前腕モータを備える。演出可動体２２４は、上腕モータと前腕モータによって装飾図柄表示装置２０８の前方を移動する。

遮蔽装置２４６は、格子状の左扉２４６ａおよび右扉２４６ｂからなり、装飾図柄表示装置２０８および前面ステージ２４４の間に配設する。左扉２４６ａおよび右扉２４６ｂの上部には、不図示の２つのプーリに巻き回したベルトをそれぞれ固定している。すなわち、左扉２４６ａおよび右扉２４６ｂは、モータによりプーリを介して駆動するベルトの動作に伴って左右にそれぞれ移動する。遮蔽手段は、左扉２４６ａおよび右扉２４６ｂを閉じた状態ではそれぞれの内側端部が重なり、遊技者が装飾図柄表示装置２０８を視認し難いように遮蔽する。左扉２４６ａおよび右扉２４６ｂを開いた状態ではそれぞれの内側
端部が装飾図柄表示装置２０８の表示画面の外側端部と若干重なるが、遊技者は装飾図柄表示装置２０８の表示の全てを視認可能である。また、左扉２４６ａおよび右扉２４６ｂは、それぞれ任意の位置で停止可能であり、例えば、表示した装飾図柄がどの装飾図柄であるかを遊技者が識別可能な程度に、装飾図柄の一部だけを遮蔽するようなことができる。なお、左扉２４６ａおよび右扉２４６ｂは、格子の孔から後方の装飾図柄表示装置２０８の一部を視認可能にしてもよいし、格子の孔の障子部分を半透明のレンズ体で塞ぎ、後方の装飾図柄表示装置２０８による表示を漠然と遊技者に視認させるようにしてもよいし、格子の孔の障子部分を完全に塞ぎ（遮蔽し）、後方の装飾図柄表示装置２０８を全く視認不可にしてもよい。

次に、図４を用いて、パチンコ機１００の制御部の回路構成について詳細に説明する。なお、同図は制御部の回路ブロック図を示したものである。パチンコ機１００の制御部は、大別すると、遊技の中枢部分を制御する主制御部３００と、主制御部３００が送信するコマンド信号（以下、単に「コマンド」と呼ぶ）に応じて主に演出の制御を行う第１副制御部４００と、第１副制御部４００より送信されたコマンドに基づいて各種機器を制御する第２副制御部５００と、主制御部３００が送信するコマンドに応じて主に遊技球の払い出しに関する制御を行う払出制御部６００と、遊技球の発射制御を行う発射制御部６３０と、パチンコ機１００に供給される電源を制御する電源制御部６６０と、によって構成している。

まず、パチンコ機１００の主制御部３００について説明する。主制御部３００は、主制御部３００の全体を制御する基本回路３０２を備えており、基本回路３０２には、ＣＰＵ３０４と、制御プログラムや各種データを記憶するためのＲＯＭ３０６と、一時的にデータを記憶するためのＲＡＭ３０８と、各種デバイスの入出力を制御するためのＩ／Ｏ３１０と、時間や回数等を計測するためのカウンタタイマ３１２と、プログラム処理の異常を監視するＷＤＴ３１４を搭載している。なお、ＲＯＭ３０６やＲＡＭ３０８については他の記憶装置を用いてもよく、この点は後述する第１副制御部４００および第２副制御部５００についても同様である。基本回路３０２のＣＰＵ３０４は、水晶発振器３１６ｂが出力する所定周期のクロック信号をシステムクロックとして入力して動作する。

また、基本回路３０２には、水晶発振器３１６ａが出力するクロック信号を受信する度に０〜６５５３５の範囲で数値を変動させるハードウェア乱数カウンタとして使用しているカウンタ回路３１８（この回路には２つのカウンタを内蔵しているものとする）と、所定の球検出センサ、例えば各始動口、入賞口、可変入賞口を通過する遊技球を検出するセンサや、前面枠扉開放センサや内枠開放センサや下皿満タンセンサを含む各種センサ３２０が出力する信号を受信し、増幅結果や基準電圧との比較結果をカウンタ回路３１８および基本回路３０２に出力するためのセンサ回路３２２と、所定の図柄表示装置、例えば特図１表示装置２１２や特図２表示装置２１４の表示制御を行うための駆動回路３２４と、所定の図柄表示装置、例えば普図表示装置２１０の表示制御を行うための駆動回路３２６と、各種状態表示部３２８（例えば、普図保留ランプ２１６、特図１保留ランプ２１８、特図２保留ランプ２２０、高確中ランプ２２２等）の表示制御を行うための駆動回路３３０と、所定の可動部材、例えば特図２始動口２３２の羽根部材２３２ａや可変入賞口２３４の扉部材２３４ａ等を開閉駆動する各種ソレノイド３３２を制御するための駆動回路３３４を接続している。

なお、特図１始動口２３０に球が入賞したことを球検出センサ３２０が検出した場合には、センサ回路３２２は球を検出したことを示す信号をカウンタ回路３１８に出力する。この信号を受信したカウンタ回路３１８は、特図１始動口２３０に対応するカウンタのそのタイミングにおける値をラッチし、ラッチした値を、特図１始動口２３０に対応する内蔵のカウンタ値記憶用レジスタに記憶する。また、カウンタ回路３１８は、特図２始動口
２３２に球が入賞したことを示す信号を受信した場合も同様に、特図２始動口２３２に対応するカウンタのそのタイミングにおける値をラッチし、ラッチした値を、特図２始動口２３２に対応する内蔵のカウンタ値記憶用レジスタに記憶する。

さらに、基本回路３０２には、情報出力回路３３６を接続しており、主制御部３００は、情報出力回路３３６を介して、外部のホールコンピュータ（図示省略）等が備える情報入力回路３５０にパチンコ機１００の遊技情報（例えば、遊技状態）を出力する。

また、主制御部３００には、電源制御部６６０から主制御部３００に供給している電源の電圧値を監視する電圧監視回路３３８を設けており、電圧監視回路３３８は、電源の電圧値が所定の値（本実施例では９Ｖ）未満である場合に電圧が低下したことを示す低電圧信号を基本回路３０２に出力する。

また、主制御部３００には、電源が投入されると起動信号（リセット信号）を出力する起動信号出力回路（リセット信号出力回路）３４０を設けており、ＣＰＵ３０４は、起動信号出力回路３４０から起動信号を入力した場合に、遊技制御を開始する（後述する主制御部メイン処理を開始する）。

また、主制御部３００は、第１副制御部４００にコマンドを送信するための出力インタフェースと、払出制御部６００にコマンドを送信するための出力インタフェースをそれぞれ備えており、この構成により、第１副制御部４００および払出制御部６００との通信を可能としている。なお、主制御部３００と第１副制御部４００および払出制御部６００との情報通信は一方向の通信であり、主制御部３００は第１副制御部４００および払出制御部６００にコマンド等の信号を送信できるように構成しているが、第１副制御部４００および払出制御部６００からは主制御部３００にコマンド等の信号を送信できないように構成している。

次に、パチンコ機１００の第１副制御部４００について説明する。第１副制御部４００は、主に主制御部３００が送信したコマンド等に基づいて第１副制御部４００の全体を制御する基本回路４０２を備えており、基本回路４０２には、ＣＰＵ４０４と、一時的にデータを記憶するためのＲＡＭ４０８と、各種デバイスの入出力を制御するためのＩ／Ｏ４１０と、時間や回数等を計測するためのカウンタタイマ４１２を搭載している。基本回路４０２のＣＰＵ４０４は、水晶発振器４１４が出力する所定周期のクロック信号をシステムクロックとして入力して動作する。

また、基本回路４０２には、各種ランプ４１８（例えば、チャンスボタンランプ１３８）の制御を行うための駆動回路４２０と、遮蔽装置２４６の駆動制御を行うための駆動回路４３２と、遮蔽装置２４６の現在位置を検出する遮蔽装置センサ４３０と、チャンスボタン１３６の押下を検出するチャンスボタン検出センサ４２６と、遮蔽装置センサ４３０やチャンスボタン検出センサ４２６からの検出信号を基本回路４０２に出力するセンサ回路４２８と、制御プログラムや各種演出データを記憶するためのＲＯＭ４０６と、ＣＰＵ４０４からの信号に基づいてＲＯＭ４０６に記憶された画像データ等を読み出してＶＲＡＭ４３６のワークエリアを使用して表示画像を生成して装飾図柄表示装置２０８に画像を表示するＶＤＰ４３４（ビデオ・ディスプレイ・プロセッサー）と、を接続している。なお、ＲＯＭ４０６は、制御プログラムと各種演出データとを別々のＲＯＭに記憶させてもよい。

次に、パチンコ機１００の第２副制御部５００について説明する。第２副制御部５００は、第１副制御部４００が送信した制御コマンドを入力インタフェースを介して受信し、この制御コマンドに基づいて第２副制御部５００の全体を制御する基本回路５０２を備え
ており、基本回路５０２は、ＣＰＵ５０４と、一時的にデータを記憶するためのＲＡＭ５０８と、各種デバイスの入出力を制御するためのＩ／Ｏ５１０と、時間や回数等を計測するためのカウンタタイマ５１２を搭載している。基本回路５０２のＣＰＵ５０４は、水晶発振器５１４が出力する所定周期のクロック信号をシステムクロックとして入力して動作する。

また、基本回路５０２には、第２副制御部５００の全体を制御するための制御プログラム及びデータ、画像表示用のデータ等が記憶されたＲＯＭ５０６と、演出可動体２２４の駆動制御を行うための駆動回路５１６と、演出可動体２２４の現在位置を検出する演出可動体センサ４２４と、演出可動体センサ４２４からの検出信号を基本回路５０２に出力するセンサ回路５１８と、スピーカ１２０（およびアンプ）の制御を行うための音源ＩＣ５１９と、遊技盤用ランプ５３２の制御を行うための遊技盤用ランプ駆動回路５３０と、遊技台枠用ランプ５４２の制御を行うための遊技台枠用ランプ駆動回路５４０と、遊技盤用ランプ駆動回路５３０と遊技台枠用ランプ駆動回路５４０との間でシリアル通信による点灯制御を行うシリアル通信制御回路５２０と、を接続している。

次に、パチンコ機１００の払出制御部６００、発射制御部６３０、電源制御部６６０について説明する。払出制御部６００は、主に主制御部３００が送信したコマンド等の信号に基づいて払出装置１５２の払出モータ６０２を制御すると共に、払出センサ６０４が出力する制御信号に基づいて賞球または貸球の払い出しが完了したか否かを検出すると共に、インタフェース部６０６を介して、パチンコ機１００とは別体で設けられたカードユニット６０８との通信を行う。

発射制御部６３０は、払出制御部６００が出力する、発射許可または停止を指示する制御信号や、球発射ハンドル１３４内に設けた発射強度出力回路が出力する、遊技者による球発射ハンドル１３４の操作量に応じた発射強度を指示する制御信号に基づいて、発射杆１４６および発射槌１４８を駆動する発射モータ６３２の制御や、上皿１２６から発射装置１１０に球を供給する球送り装置６３４の制御を行う。

電源制御部６６０は、パチンコ機１００に外部から供給される交流電源を直流化し、所定の電圧に変換して主制御部３００、第１副制御部４００等の各制御部や払出装置１５２等の各装置に供給する。さらに、電源制御部６６０は、外部からの電源が断たれた後も所定の部品（例えば主制御部３００のＲＡＭ３０８等）に所定の期間（例えば１０日間）電源を供給するための蓄電回路（例えば、コンデンサ）を備えている。なお、本実施形態では、電源制御部６６０から主制御部３００、第１副制御部４００、第２副制御部５００および払出制御部６００に所定電圧を供給し、払出制御部６００から発射制御部６３０に所定電圧を供給しているが、各制御部や各装置に他の電源経路で所定電圧を供給してもよい。例えば、電源制御部６６０から払出制御部６００と第２副制御部５００に所定電圧を供給し、払出制御部６００から主制御部３００と第１副制御部４００と発射制御部６３０に所定電圧を供給してもよい。

次に、図５（ａ）〜（ｃ）を用いて、パチンコ機１００の特図１表示装置２１２、特図２表示装置２１４、装飾図柄表示装置２０８、普図表示装置２１０が停止表示する特図および普図の種類について説明する。図５（ａ）は特図の停止図柄態様の一例を示したものである。特図１始動口２３０に球が入球したことを第１始動口センサが検出したことを条件として特図１変動遊技が開始され、特図２始動口２３２に球が入球したことを第２始動口センサが検出したことを条件として特図２変動遊技が開始される。特図１変動遊技が開始されると、特図１表示装置２１２は、７個のセグメントの全点灯と、中央の１個のセグメントの点灯を繰り返す「特図１の変動表示」を行う。また、特図２変動遊技が開始されると、特図２表示装置２１４は、７個のセグメントの全点灯と、中央の１個のセグメント
の点灯を繰り返す「特図２の変動表示」を行う。これらの「特図１の変動表示」および「特図２の変動表示」が本実施形態にいう図柄の変動表示の一例に相当する。そして、特図１の変動開始前に決定した変動時間（本実施形態にいう変動時間が相当）が経過すると、特図１表示装置２１２は特図１の停止図柄態様を停止表示し、特図２の変動開始前に決定した変動時間（これも本実施形態にいう変動時間が相当）が経過すると、特図２表示装置２１４は特図２の停止図柄態様を停止表示する。したがって、「特図１の変動表示」を開始してから特図１の停止図柄態様を停止表示するまで、あるいは「特図２の変動表示」を開始してから特図２の停止図柄態様を停止表示するまでが本実施形態にいう図柄変動停止表示の一例に相当し、以下、この「特図１又は２の変動表示」を開始してから特図１又は２の停止図柄態様を停止表示するまでの一連の表示を図柄変動停止表示と称する。後述するように、図柄変動停止表示は複数回、連続して行われることがある。

図５（ａ）には、図柄変動停止表示における停止図柄態様として「特図Ａ」から「特図Ｊ」までの１０種類の特図が示されている。図５（ａ）においては、図中の白抜きの部分が消灯するセグメントの場所を示し、黒塗りの部分が点灯するセグメントの場所を示している。「特図Ａ」は１５ラウンド（１５Ｒ）特別大当り図柄であり、「特図Ｂ」は１５Ｒ大当り図柄である。本実施形態のパチンコ機１００では、後述するように、特図変動遊技における大当りか否かの決定はハードウェア乱数の抽選によって行い、特別大当りか否かの決定はソフトウェア乱数の抽選によって行う。大当りと特別大当りの違いは、次回の特図変動遊技で、大当りに当選する確率が高い（特別大当り）か低い（大当り）かの違いである。以下、この大当りに当選する確率が高い状態のことを特図高確率状態と称し、その確率が低い状態のことを特図低確率状態と称する。また、１５Ｒ特別大当り遊技終了後および１５Ｒ大当り遊技終了後はいずれも電サポ状態（時短状態という場合もある）に移行する。電サポ状態については詳しくは後述するが、電サポ状態に移行する状態のことを普図高確率状態と称し、電サポ状態に移行しない状態のことを普図低確率状態と称する。１５Ｒ特別大当り図柄である「特図Ａ」は、特図高確率普図高確率状態であり、１５Ｒ大当り図柄である「特図Ｂ」は、特図低確率普図高確率状態である。これらの「特図Ａ」および「特図Ｂ」は、遊技者に対する有利度が相対的に大きくなる図柄である。

「特図Ｃ」は突然確変と称される２Ｒ大当り図柄であり、特図高確率普図高確率状態である。すなわち、１５Ｒである「特図Ａ」と比べて、「特図Ｃ」は２Ｒである点が異なる。「特図Ｄ」は突然時短と称される２Ｒ大当り図柄であり、特図低確率普図高確率状態である。すなわち、１５Ｒである「特図Ｂ」と比べて、「特図Ｄ」は２Ｒである点が異なる。「特図Ｅ」は隠れ確変と称される２Ｒ大当り図柄であり、特図高確率普図低確率状態である。「特図Ｆ」は突然通常と称される２Ｒ大当り図柄であり、特図低確率普図低確率状態である。これら「特図Ｅ」および「特図Ｆ」はいずれも、２Ｒであるとともに、電サポ状態に移行しない状態である。

「特図Ｇ」は第１小当り図柄であり、「特図Ｈ」は第２小当り図柄であり、何れも特図低確率普図低確率状態である。ここにいう小当りは、２Ｒ電サポ無し大当りと同じものに相当する。すなわち、この「特図Ｇ」、「特図Ｈ」は「特図Ｆ」と同じ状態であるが、両者では装飾図柄表示装置２０８に表示される演出が異なり、あえて、同じ状態でも「特図Ｇ」、「特図Ｈ」と「特図Ｆ」を設けておくことで、遊技の興趣を高めている。

また、「特図Ｉ」は第１はずれ図柄であり、「特図Ｊ」は第２はずれ図柄であり、遊技者に対する有利度が相対的に小さくなる図柄である。なお、本実施形態のパチンコ機１００には、１５Ｒ特別大当り図柄として「特図Ａ」以外の図柄も用意されており、１５Ｒ大当り図柄等の他の図柄についても同様である。

図５（ｂ）は装飾図柄の一例を示したものである。本実施形態の装飾図柄には、「装飾
１」〜「装飾１０」の１０種類がある。特図１始動口２３０または特図２始動口２３２に球が入賞したこと、すなわち、特図１始動口２３０に球が入球したことを第１始動口センサが検出したこと、あるいは特図２始動口２３２に球が入球したことを第２始動口センサが検出したことを条件にして、装飾図柄表示装置２０８の左図柄表示領域２０８ａ、中図柄表示領域２０８ｂ、右図柄表示領域２０８ｃの各図柄表示領域に、「装飾１」→「装飾２」→「装飾３」→・・・・「装飾９」→「装飾１０」→「装飾１」→・・・の順番で表示を切り替える「装飾図柄の変動表示」を行う。

そして、「特図Ａ」の１５Ｒ特別大当りまたは「特図Ｂ」の１５Ｒ大当りを報知する場合には、図柄表示領域２０８ａ〜２０８ｃに同じ装飾図柄が３つ並んだ図柄組合せ（例えば「装飾１−装飾１−装飾１」や「装飾２−装飾２−装飾２」等）を停止表示する。「特図Ａ」の１５Ｒ特別大当りを明示的に報知する場合には、同じ奇数の装飾図柄が３つ並んだ図柄組合せ（例えば「装飾３−装飾３−装飾３」や「装飾７−装飾７−装飾７」等）を停止表示する。

また、「特図Ｅ」の隠れ確変と称される２Ｒ大当り、「特図Ｆ」の突然通常と称される２Ｒ大当り、あるいは「特図Ｇ」の第１小当り、「特図Ｈ」の第２小当りを報知する場合には、「装飾１−装飾２−装飾３」を停止表示する。さらに、「特図Ｃ」の突然確変と称される２Ｒ大当り、あるいは「特図Ｄ」の突然時短と称される２Ｒ大当りを報知する場合には、「装飾１−装飾３−装飾５」を停止表示する。

一方、「特図Ｉ」の第１はずれ、「特図Ｊ」の第２はずれを報知する場合には、図柄表示領域２０８ａ〜２０８ｃに図５（ｂ）に示す図柄組合せ以外の図柄組合せを停止表示する。

図５（ｃ）は普図の停止表示図柄の一例を示したものである。本実施形態の普図の停止表示態様には、当り図柄である「普図Ａ」と、はずれ図柄である「普図Ｂ」の２種類がある。普図始動口２２８を球が通過したことを上述のゲートセンサが検出したことに基づいて、普図表示装置２１０は、７個のセグメントの全点灯と、中央の１個のセグメントの点灯を繰り返す「普図の変動表示」を行う。そして、普図変動遊技の当選を報知する場合には「普図Ａ」を停止表示し、普図変動遊技のはずれを報知する場合には「普図Ｂ」を停止表示する。図５（ｃ）においても、図中の白抜きの部分が消灯するセグメントの場所を示し、黒塗りの部分が点灯するセグメントの場所を示している。

次に、図６を用いて、主制御部３００のＣＰＵ３０４が実行する主制御部メイン処理について説明する。なお、同図は主制御部メイン処理の流れを示すフローチャートである。上述したように、主制御部３００には、電源が投入されると起動信号（リセット信号）を出力する起動信号出力回路（リセット信号出力回路）３４０を設けている。この起動信号を入力した基本回路３０２のＣＰＵ３０４は、リセット割込によりリセットスタートしてＲＯＭ３０６に予め記憶している制御プログラムに従って図６に示す主制御部メイン処理を実行する。

ステップＳ１０１では、初期設定１を行う。初期設定１では、ＣＰＵ３０４のスタックポインタ（ＳＰ）へのスタック初期値の設定（仮設定）、割込マスクの設定、Ｉ／Ｏ３１０の初期設定、ＲＡＭ３０８に記憶する各種変数の初期設定、ＷＤＴ３１４への動作許可及び初期値の設定等を行う。なお、本実施形態では、ＷＤＴ３１４に、初期値として３２．８ｍｓに相当する数値を設定する。

ステップＳ１０１の次のステップＳ１０３では、ＷＤＴ３１４のカウンタの値をクリアし、ＷＤＴ３１４による時間計測を再始動する。ステップＳ１０３の次のステップＳ１０
５では、低電圧信号がオンであるか否か、すなわち、電圧監視回路３３８が、電源制御部６６０から主制御部３００に供給している電源の電圧値が所定の値（本実施形態では９Ｖ）未満である場合に電圧が低下したことを示す低電圧信号を出力しているか否かを監視する。そして、低電圧信号がオンの場合（ＣＰＵ３０４が電源の遮断を検知した場合）にはステップＳ１０３に戻り、低電圧信号がオフの場合（ＣＰＵ３０４が電源の遮断を検知していない場合）にはステップＳ１０７に進む。なお、電源が投入された直後で未だ上記所定の値（９Ｖ）に達しない場合にもステップＳ１０３に戻り、供給電圧がその所定の値以上になるまで、ステップＳ１０５は繰り返し実行される。

ステップＳ１０７では、初期設定２を行う。初期設定２では、後述する主制御部タイマ割込処理を定期毎に実行するための周期を決める数値をカウンタタイマ３１２に設定する処理、Ｉ／Ｏ３１０の所定のポート（例えば試験用出力ポート、第１副制御部４００への出力ポート）からクリア信号を出力する処理、ＲＡＭ３０８への書き込みを許可する設定等を行う。

ステップＳ１０７の次のステップＳ１０９では、電源の遮断前（電断前）の状態に復帰するか否かの判定を行い、電断前の状態に復帰しない場合（主制御部３００の基本回路３０２を初期状態にする場合）には初期化処理（ステップＳ１１３）に進む。具体的には、最初に、電源基板に設けたＲＷＭクリアスイッチ１８０を遊技店の店員などが操作した場合に送信されるＲＡＭクリア信号がオン（操作があったことを示す）であるか否か、すなわちＲＡＭクリアが必要であるか否かを判定し、ＲＡＭクリア信号がオンの場合（ＲＡＭクリアが必要な場合）には、基本回路３０２を初期状態にすべくステップＳ１１３に進む。一方、ＲＡＭクリア信号がオフの場合（ＲＡＭクリアが必要でない場合）には、ＲＡＭ３０８に設けた電源ステータス記憶領域に記憶した電源ステータスの情報を読み出し、この電源ステータスの情報がサスペンドを示す情報であるか否かを判定する。そして、電源ステータスの情報がサスペンドを示す情報でない場合には、基本回路３０２を初期状態にすべくステップＳ１１３に進み、電源ステータスの情報がサスペンドを示す情報である場合には、ＲＡＭ３０８の所定の領域（例えば全ての領域）に記憶している１バイトデータを初期値が０である１バイト構成のレジスタに全て加算することによりチェックサムを算出し、算出したチェックサムの結果が特定の値（例えば０）であるか否か（チェックサムの結果が正常であるか否か）を判定する。そして、チェックサムの結果が特定の値（例えば０）の場合（チェックサムの結果が正常である場合）には電断前の状態に復帰すべくステップＳ１１１に進み、チェックサムの結果が特定の値（例えば０）以外である場合（チェックサムの結果が異常である場合）には、パチンコ機１００を初期状態にすべくステップＳ１１３に進む。同様に電源ステータスの情報が「サスペンド」以外の情報を示している場合にもステップＳ１１３に進む。

ステップＳ１１１では、復電時処理を行う。この復電時処理では、電断時にＲＡＭ３０８に設けられたスタックポインタ退避領域に記憶しておいたスタックポインタの値を読み出し、スタックポインタに再設定（本設定）する。また、電断時にＲＡＭ３０８に設けられたレジスタ退避領域に記憶しておいた各レジスタの値を読み出し、各レジスタに再設定した後、割込許可の設定を行う。以降、ＣＰＵ３０４が、再設定後のスタックポインタやレジスタに基づいて制御プログラムを実行する結果、パチンコ機１００は電源断時の状態に復帰する。すなわち、電断直前にタイマ割込処理（後述）に分岐する直前に行った（ステップＳ１１５内の所定の）命令の次の命令から処理を再開する。また、図４に示す主制御部３００における基本回路３０２に搭載されているＲＡＭ３０８には、送信情報記憶領域が設けられている。このステップＳ１１１では、その送信情報記憶領域に、復電コマンドをセットする。この復電コマンドは、電源断時の状態に復帰したことを表すコマンドであり、後述する、主制御部３００のタイマ割込処理におけるステップＳ２３３において、第１副制御部４００へ送信される。

ステップＳ１１３では、初期化処理を行う。この初期化処理では、割込禁止の設定、スタックポインタへのスタック初期値の設定（本設定）、ＲＡＭ３０８の全ての記憶領域の初期化などを行う。さらにここで、主制御部３００のＲＡＭ３０８に設けられた送信情報記憶領域に正常復帰コマンドをセットする。この正常復帰コマンドは、主制御部３００の初期化処理（ステップＳ１１３）が行われたことを表すコマンドであり、復電コマンドと同じく、主制御部３００のタイマ割込処理におけるステップＳ２３３において、第１副制御部４００へ送信される。

ステップＳ１１３の次のステップＳ１１５では、割込禁止の設定を行った後、基本乱数初期値更新処理を行う。この基本乱数初期値更新処理では、大当りか否かの当否判定で大当りと判定された場合に、特図変動遊技での停止図柄を決定する抽選に用いる大当り時用特図決定用乱数値を生成する大当り時用特図決定用乱数カウンタの初期値を生成するための初期値生成用乱数カウンタ（以下、「大当り時用特図決定用乱数カウンタに対応する初期値生成用乱数カウンタ」と称する。）を更新する。また、普図変動遊技の当否判定に用いる普図当選乱数値を生成する普図当選乱数カウンタの初期値を生成するための初期値生成用乱数カウンタ（以下、「普図当選乱数カウンタに対応する初期値生成用乱数カウンタ」という。）を更新する。例えば、大当り時用特図決定用乱数値として取り得る数値範囲が０〜９９とすると、ＲＡＭ３０８に設けた大当り時用特図決定用乱数カウンタに対応する初期値生成用乱数カウンタ記憶領域から値を取得し、取得した値に１を加算してから元の乱数カウンタ記憶領域に記憶する。このとき、取得した値に１を加算した結果が１００であれば０を元の乱数カウンタ記憶領域に記憶する。普図当選乱数カウンタに対応する初期値生成用乱数カウンタも同様に更新する。なお、大当り時用特図決定用乱数カウンタおよび普図当選乱数カウンタに対応するそれぞれの初期値生成用乱数カウンタは、後述するステップＳ２０７でも更新する。主制御部３００は、所定の周期ごとに開始するタイマ割込処理を行っている間を除いて、ステップＳ１１５の処理を繰り返し実行する。

次に、図７を用いて、主制御部３００のＣＰＵ３０４が実行する主制御部タイマ割込処理について説明する。なお、同図は主制御部タイマ割込処理の流れを示すフローチャートである。主制御部３００は、所定の周期（本実施形態では約２ｍｓに１回）でタイマ割込信号を発生するカウンタタイマ３１２を備えており、このタイマ割込信号を契機として主制御部タイマ割込処理を所定の周期で開始する。

ステップＳ２０１では、タイマ割込開始処理を行う。このタイマ割込開始処理では、ＣＰＵ３０４の各レジスタの値をスタック領域に一時的に退避する処理などを行う。ステップＳ２０１の次のステップＳ２０３では、ＷＤＴ３１４のカウント値が初期設定値（本実施形態では３２．８ｍｓ）を超えてＷＤＴ割込が発生しないように（処理の異常を検出しないように）、ＷＤＴを定期的に（本実施形態では、主制御部タイマ割込の周期である約２ｍｓに１回）リスタートを行う。

ステップＳ２０３の次のステップＳ２０５では、入力ポート状態更新処理を行う。この入力ポート状態更新処理では、Ｉ／Ｏ３１０の入力ポートを介して、上述の前面枠扉開放センサや内枠開放センサや下皿満タンセンサ、各種の球検出センサを含む各種センサ３２０の検出信号を入力して検出信号の有無を監視し、ＲＡＭ３０８に各種センサ３２０ごとに区画して設けた信号状態記憶領域に記憶する。球検出センサの検出信号を例にして説明すれば、前々回のタイマ割込処理（約４ｍｓ前）で検出した各々の球検出センサの検出信号の有無の情報を、ＲＡＭ３０８に各々の球検出センサごとに区画して設けた前回検出信号記憶領域から読み出し、この情報をＲＡＭ３０８に各々の球検出センサごとに区画して設けた前々回検出信号記憶領域に記憶し、前回のタイマ割込処理（約２ｍｓ前）で検出した各々の球検出センサの検出信号の有無の情報を、ＲＡＭ３０８に各々の球検出センサご
とに区画して設けた今回検出信号記憶領域から読み出し、この情報を上述の前回検出信号記憶領域に記憶する。また、今回検出した各々の球検出センサの検出信号を、上述の今回検出信号記憶領域に記憶する。

また、ステップＳ２０５では、上述の前々回検出信号記憶領域、前回検出信号記憶領域、および今回検出信号記領域の各記憶領域に記憶した各々の球検出センサの検出信号の有無の情報を比較し、各々の球検出センサにおける過去３回分の検出信号の有無の情報が入賞判定パターン情報と一致するか否かを判定する。一個の遊技球が一つの球検出センサを通過する間に、約２ｍｓという非常に短い間隔で起動を繰り返すこの主制御部タイマ割込処理は何回か起動する。このため、主制御部タイマ割込処理が起動する度に、ステップＳ２０５では、同じ遊技球が同じ球検出センサを通過したことを表す検出信号を確認することになる。この結果、上述の前々回検出信号記憶領域、前回検出信号記憶領域、および今回検出信号記領域それぞれに、同じ遊技球が同じ球検出センサを通過したことを表す検出信号が記憶される。すなわち、遊技球が球検出センサを通過し始めたときには、前々回検出信号無し、前回検出信号有り、今回検出信号有りになる。本実施形態では、球検出センサの誤検出やノイズを考慮して、検出信号無しの後に検出信号が連続して２回記憶されている場合には、入賞があったと判定する。図４に示す主制御部３００のＲＯＭ３０６には、入賞判定パターン情報（本実施形態では、前々回検出信号無し、前回検出信号有り、今回検出信号有りであることを示す情報）が記憶されている。ステップＳ２０５では、各々の球検出センサにおいて過去３回分の検出信号の有無の情報が、予め定めた入賞判定パターン情報（本実施形態では、前々回検出信号無し、前回検出信号有り、今回検出信号有りであることを示す情報）と一致した場合に、一般入賞口２２６、可変入賞口２３４、特図１始動口２３０、および特図２始動口２３２への入球、または普図始動口２２８の通過があったと判定する。すなわち、これらの入賞口２２６、２３４やこれらの始動口２３０、２３２、２２８への入賞があったと判定する。例えば、一般入賞口２２６への入球を検出する一般入賞口センサにおいて過去３回分の検出信号の有無の情報が上述の入賞判定パターン情報と一致した場合には、一般入賞口２２６へ入賞があったと判定し、以降の一般入賞口２２６への入賞に伴う処理を行うが、過去３回分の検出信号の有無の情報が上述の入賞判定パターン情報と一致しなかった場合には、以降の一般入賞口２２６への入賞に伴う処理を行わずに後続の処理に分岐する。なお、主制御部３００のＲＯＭ３０６には、入賞判定クリアパターン情報（本実施形態では、前々回検出信号有り、前回検出信号無し、今回検出信号無しであることを示す情報）が記憶されている。入賞が一度あったと判定した後は、各々の球検出センサにおいて過去３回分の検出信号の有無の情報が、その入賞判定クリアパターン情報に一致するまで入賞があったとは判定せず、入賞判定クリアパターン情報に一致すれば、次からは上記入賞判定パターン情報に一致するか否かの判定を行う。

ステップＳ２０５の次のステップＳ２０７およびその次のステップＳ２０９では、基本乱数初期値更新処理および基本乱数更新処理を行う。ステップＳ２０７の基本乱数初期値更新処理では、上記ステップＳ１１５で行った、大当り時用特図決定用乱数カウンタおよび普図当選乱数カウンタにそれぞれ対応する初期値生成用乱数カウンタの更新を行い、次のステップＳ２０９の基本乱数更新処理では、主制御部３００で使用する、大当り時用特図決定用乱数カウンタおよび普図当選乱数カウンタが更新される。例えば、大当り時用特図決定用乱数値として取り得る数値範囲が０〜９９とすると、大当り時用特図決定用乱数値を生成するためにＲＡＭ３０８に設けた大当り時用特図決定用乱数カウンタから値を取得し、取得した値に１を加算してから元の大当り時用特図決定用乱数カウンタに記憶する。このとき、取得した値に１を加算した結果が１００であれば０を元の大当り時用特図決定用乱数カウンタに記憶する。また、取得した値に１を加算した結果、大当り時用特図決定用乱数カウンタが一周していると判定した場合には大当り時用特図決定用乱数カウンタに対応する初期値生成用乱数カウンタの値を取得し、大当り時用特図決定用乱数カウンタにセットする。例えば、０〜９９の数値範囲で変動する大当り時用特図決定用乱数カウン
タから値を取得し、取得した値に１を加算した結果が、ＲＡＭ３０８に設けた所定の初期値記憶領域に記憶している前回設定した初期値と等しい値（例えば７）である場合に、大当り時用特図決定用乱数カウンタに対応する初期値生成用乱数カウンタから値を初期値として取得し、大当り時用特図決定用乱数カウンタにセットすると共に、大当り時用特図決定用乱数カウンタが次に１周したことを判定するために、今回設定した初期値を上述の初期値記憶領域に記憶しておく。
また、大当り時用特図決定用乱数カウンタが次に１周したことを判定するための上述の初期値記憶領域とは別に、普図当選乱数カウンタが１周したことを判定するための初期値記憶領域をＲＡＭ３０８に設けている。大当り時用特図決定用乱数カウンタは、特図１用の乱数値を取得するためのカウンタと特図２用の乱数値を取得するためのカウンタとを別に設けてもよいし、あるいは、同一のカウンタを用いてもよい。

ステップＳ２０９の次のステップＳ２１１では、演出乱数更新処理を行う。この演出乱数更新処理では、主制御部３００で使用する演出用乱数値を生成するための乱数カウンタを更新する。具体的には、特図変動遊技での図柄変動時間を決めるための特図タイマ番号決定用乱数値を生成する特図タイマ番号決定用乱数カウンタを更新する。また、普図変動遊技での図柄変動時間を決めるための普図タイマ番号決定用乱数値を生成する普図タイマ番号決定用乱数カウンタを更新する。

ステップＳ２１１の次のステップＳ２１３では、タイマ更新処理を行う。このタイマ更新処理では、普図表示装置２１０に図柄を変動・停止表示する時間を計時するための普図表示図柄更新タイマ、特図１表示装置２１２に図柄を変動・停止表示する時間を計時するための特図１表示図柄更新タイマ、特図２表示装置２１４に図柄を変動・停止表示する時間を計時するための特図２表示図柄更新タイマ、所定の入賞演出時間、所定の開放時間、所定の閉鎖時間、所定の終了演出期間などを計時するためのタイマなどを含む各種タイマを更新する。

ステップＳ２１３の次のステップＳ２１５では、入賞口カウンタ更新処理を行う。この入賞口カウンタ更新処理では、入賞口２２６、２３４や始動口２３０、２３２、２２８に入賞があった場合に、ＲＡＭ３０８に各入賞口ごと、あるいは各始動口ごとに設けた賞球数記憶領域の値を読み出し、１を加算して、元の賞球数記憶領域に設定する。

また、ステップＳ２１５の次のステップＳ２１７では、入賞受付処理を行う。この入賞受付処理では、特図１始動口２３０、特図２始動口２３２、普図始動口２２８および可変入賞口２３４への入賞があったか否かを判定する。ここでは、ステップＳ２０５における入賞判定パターン情報と一致するか否かの判定結果を用いて判定する。

特図１始動口２３０へ入賞があった場合且つＲＡＭ３０８に設けた対応する特図１保留数記憶領域が満タン（本例では、保留数４で満タンとなる）でない場合、カウンタ回路（ハード乱数回路）３１８の特図１始動口２３０に対応する内蔵のカウンタ値記憶用レジスタに記憶された値に所定の加工を施して生成した大当り判定用乱数値を取得するとともに、ＲＡＭ３０８に設けた大当り時用特図決定用乱数カウンタから大当り時用特図決定用乱数値を取得して特図１乱数値記憶領域に取得順に格納する。特図１乱数値記憶領域内の大当り判定用乱数値および大当り時用特図決定用乱数値の組（以下、「特図１乱数値の組」と略称する）は、特図１保留数記憶領域に記憶された特図１保留数と同数分だけ格納される。特図１乱数値記憶領域内では、特図１保留数が１つ減るごとに保留順位が最上位（最先であり最も過去に記憶されている）の特図１乱数値の組のデータが消去されるとともに、残余の特図１乱数値の組のデータの保留順位が１ずつ繰り上がるように処理される。また、特図１保留数が１つ増えるごとに、保留順位が最下位（最後）の特図１乱数値の組のデータの次の保留順位に新たな特図１乱数値の組のデータが書き込まれる。

特図２始動口２３２へ入賞があった場合且つＲＡＭ３０８に設けた対応する特図２保留数記憶領域が満タン（本例では、保留数４で満タンとなる）でない場合、カウンタ回路３１８の特図２始動口２３２に対応する内蔵のカウンタ値記憶用レジスタに記憶された値に所定の加工を施して生成した大当り判定用乱数値を取得するとともに、ＲＡＭ３０８に設けた大当り時用特図決定用乱数カウンタから大当り時用特図決定用乱数値を取得して特図２乱数値記憶領域に取得順に格納する。特図２乱数値記憶領域内の大当り判定用乱数値および大当り時用特図決定用乱数値の組（以下、「特図２乱数値の組」と略称する）は、特図２保留数記憶領域に記憶された特図２保留数と同数分だけ格納される。特図２乱数値記憶領域内では、特図２保留数が１つ減るごとに保留順位が最上位の特図２乱数値の組のデータが消去されるとともに、残余の特図２乱数値の組のデータの保留順位が１ずつ繰り上がるように処理される。また、特図２保留数が１つ増えるごとに、保留順位が最下位の特図２乱数値の組のデータの次の保留順位に新たな特図２乱数値の組のデータが書き込まれる。

普図始動口２２８へ入賞があった場合且つＲＡＭ３０８に設けた対応する保留数記憶領域が満タンでない場合、普図当選乱数値生成用乱数カウンタから値を普図当選乱数値として取得して対応する普図乱数値記憶領域に格納する。可変入賞口２３４へ入賞があった場合には、可変入賞口用の入賞記憶領域に、可変入賞口２３４に球が入球したことを示す情報を格納する。

ステップＳ２１７の次のステップＳ２１９では、払出要求数送信処理を行う。なお、払出制御部６００に出力する出力予定情報および払出要求情報は、例えば１バイトで構成しており、ビット７にストローブ情報（オンの場合、データをセットしていることを示す）、ビット６に電源投入情報（オンの場合、電源投入後一回目のコマンド送信であることを示す）、ビット４〜５に暗号化のための今回加工種別（０〜３）、およびビット０〜３に暗号化加工後の払出要求数を示すようにしている。

ステップＳ２１９の次のステップＳ２２１では、普図状態更新処理を行う。この普図状態更新処理は、普図の状態に対応する複数の処理のうちの１つの処理を行う。例えば、普図変動表示の途中（上述する普図表示図柄更新タイマの値が１以上）における普図状態更新処理では、普図表示装置２１０を構成する７セグメントＬＥＤの点灯と消灯を繰り返す点灯・消灯駆動制御を行う。この制御を行うことで、普図表示装置２１０は普図の変動表示（普図変動遊技）を行う。

また、普図変動表示時間が経過したタイミング（普図表示図柄更新タイマの値が１から０になったタイミング）における普図状態更新処理では、普図当りフラグがオンの場合には、当り図柄の表示態様となるように普図表示装置２１０を構成する７セグメントＬＥＤの点灯・消灯駆動制御を行い、普図当りフラグがオフの場合には、はずれ図柄の表示態様となるように普図表示装置２１０を構成する７セグメントＬＥＤの点灯・消灯駆動制御を行う。また、主制御部３００のＲＡＭ３０８には、普図状態更新処理に限らず各種の処理において各種の設定を行う設定領域が用意されている。ここでは、上記点灯・消灯駆動制御を行うとともに、その設定領域に普図停止表示中であることを示す設定を行う。この制御を行うことで、普図表示装置２１０は、当り図柄（図５（ｃ）に示す普図Ａ）およびはずれ図柄（図５（ｃ）に示す普図Ｂ）いずれか一方の図柄の確定表示を行う。さらにその後、所定の停止表示期間（例えば５００ミリ秒（ｍｓ）間）、その表示を維持するためにＲＡＭ３０８に設けた普図停止時間管理用タイマの記憶領域に停止期間を示す情報を設定する。この設定により、確定表示された図柄が所定期間停止表示され、普図変動遊技の結果が遊技者に報知される。

また、普図変動遊技の結果が当りであれば、後述するように、普図当りフラグがオンにされる。この普図当りフラグがオンの場合には、所定の停止表示期間が終了したタイミング（普図停止時間管理用タイマの値が１から０になったタイミング）における普図状態更新処理では、ＲＡＭ３０８の設定領域に普図作動中を設定するとともに、所定の開放期間（例えば２秒間）、特図２始動口２３２の羽根部材２３２ａの開閉駆動用のソレノイド（各種ソレノイド３３２の一部）に、羽根部材２３２ａを開放状態に保持する信号を出力するとともに、ＲＡＭ３０８に設けた羽根開放時間管理用タイマの記憶領域に開放期間を示す情報を設定する。

また、所定の開放期間が終了したタイミング（羽根開放時間管理用タイマの値が１から０になったタイミング）で開始する普図状態更新処理では、所定の閉鎖期間（例えば５００ｍ秒間）、羽根部材の開閉駆動用のソレノイド３３２に、羽根部材を閉鎖状態に保持する信号を出力するとともに、ＲＡＭ３０８に設けた羽根閉鎖時間管理用タイマの記憶領域に閉鎖期間を示す情報を設定する。

また、所定の閉鎖期間が終了したタイミング（羽根閉鎖時間管理用タイマの値が１から０になったタイミング）で開始する普図状態更新処理では、ＲＡＭ３０８の設定領域に普図非作動中を設定する。さらに、普図変動遊技の結果がはずれであれば、後述するように、普図当りフラグがオフにされる。この普図当りフラグがオフの場合には、上述した所定の停止表示期間が終了したタイミング（普図停止時間管理用タイマの値が１から０になったタイミング）における普図状態更新処理でも、ＲＡＭ３０８の設定領域に普図非作動中を設定する。普図非作動中の場合における普図状態更新処理では、何もせずに次のステップＳ２２３に移行するようにしている。

ステップＳ２２３では、普図関連抽選処理を行う。この普図関連抽選処理では、普図変動遊技および特図２始動口２３２の開閉制御を行っておらず（普図の状態が非作動中）、且つ、保留している普図変動遊技の数が１以上である場合に、上述の乱数値記憶領域に記憶している普図当選乱数値に基づいた乱数抽選により普図変動遊技の結果を当選とするか、不当選とするかを決定する当り判定を行い、当選とする場合にはＲＡＭ３０８に設けた普図当りフラグにオンを設定する。不当選の場合には、普図当りフラグにオフを設定する。また、当り判定の結果に関わらず、次に上述の普図タイマ乱数値生成用の乱数カウンタの値を普図タイマ乱数値として取得し、取得した普図タイマ乱数値に基づいて複数の変動時間のうちから普図表示装置２１０に普図を変動表示する時間を１つ選択し、この変動表示時間を、普図変動表示時間として、ＲＡＭ３０８に設けた普図変動時間記憶領域に記憶する。なお、保留している普図変動遊技の数は、ＲＡＭ３０８に設けた普図保留数記憶領域に記憶するようにしており、当り判定をするたびに、保留している普図変動遊技の数から１を減算した値を、この普図保留数記憶領域に記憶し直すようにしている。また当り判定に使用した乱数値を消去する。

次いで、特図１および特図２それぞれについての特図状態更新処理を行うが、最初に、特図２についての特図状態更新処理（特図２状態更新処理）を行う（ステップＳ２２５）。この特図２状態更新処理は、特図２の状態に応じて、次の複数（本例では９つ）の処理のうちの１つの処理を行う。

例えば、特図２変動開始のタイミングにおける特図２状態更新処理では、ＲＡＭ３０８に設けた特図２保留数記憶領域に記憶された特図２保留数の値を１だけ減算した値を特図２保留数記憶領域に記憶し直す。それとともに、特図２保留ランプ２２０の点滅を制御する。例えば、図３の特図２保留ランプ２２０の４つのＬＥＤを図左から右に向かって順にＬＥＤ番号１−４とすると、ＬＥＤ番号の若い方から順に特図２保留数分のＬＥＤを例えば赤色に点灯させ、他を消灯させる。

また例えば、特図２変動表示の途中（上述の特図２表示図柄更新タイマの値が１以上）における特図２状態更新処理では、特図２表示装置２１４を構成する７セグメントＬＥＤの点灯と消灯を繰り返す点灯・消灯駆動制御を行う。この制御を行うことで、特図２表示装置２１４は特図２の変動表示（特図２変動遊技）を行う。また、コマンド設定送信処理（ステップＳ２３３）で回転開始設定送信処理を実行させることを示す所定の送信情報を上述の送信情報記憶領域に追加記憶してから処理を終了する。

また、主制御部３００のＲＡＭ３０８には、１５Ｒ大当りフラグ、２Ｒ大当りフラグ、第１小当りフラグ、第２小当りフラグ、第１はずれフラグ、第２はずれフラグ、特図確率変動フラグ、および普図確率変動フラグそれぞれのフラグが用意されている。特図２変動表示時間が経過したタイミング（特図２表示図柄更新タイマの値が１から０になったタイミング）で開始する特図２状態更新処理では、１５Ｒ大当りフラグはオン、特図確率変動フラグもオン、普図確率変動フラグもオンの場合には図５（ａ）に示す特図Ａ、１５Ｒ大当りフラグはオン、特図確率変動フラグはオフ、普図確率変動フラグはオンの場合には特図Ｂ、２Ｒ大当りフラグはオン、特図確率変動フラグもオン、普図確率変動フラグもオンの場合には特図Ｃ、２Ｒ大当りフラグはオン、特図確率変動フラグはオフ、普図確率変動フラグはオンの場合には特図Ｄ、２Ｒ大当りフラグはオン、特図確率変動フラグもオン、普図確率変動フラグはオフの場合には特図Ｅ、２Ｒ大当りフラグはオン、特図確率変動フラグはオフ、普図確率変動フラグもオフの場合には特図Ｆ、第１小当りフラグがオンの場合には特図Ｇ、第２小当りフラグがオンの場合には特図Ｈ、第１はずれフラグがオンの場合には特図Ｉ、第２はずれフラグがオンの場合には特図Ｊそれぞれの態様となるように、特図２表示装置２１４を構成する７セグメントＬＥＤの点灯・消灯駆動制御を行い、ＲＡＭ３０８の設定領域に特図２停止表示中であることを表す設定を行う。この制御を行うことで、特図２表示装置２１４は、１５Ｒ特別大当り図柄（特図Ａ）、１５Ｒ大当り図柄（特図Ｂ）、突然確変図柄（特図Ｃ）、突然時短図柄（特図Ｄ）、隠れ確変図柄（特図Ｅ）、突然通常図柄（特図Ｆ）、第１小当り図柄（特図Ｇ）、第２小当り図柄（特図Ｈ）、第１はずれ図柄（特図Ｉ）、および第２はずれ図柄（特図Ｊ）のいずれか一つの図柄の確定表示を行う。さらにその後、所定の停止表示期間（例えば５００ｍｓ間）その表示を維持するためにＲＡＭ３０８に設けた特図２停止時間管理用タイマの記憶領域に停止期間を示す情報を設定する。この設定により、確定表示された特図２が所定期間停止表示され、特図２変動遊技の結果が遊技者に報知される。また、ＲＡＭ３０８に設けられた電サポ（詳細は後述）回数記憶部に記憶された電サポ回数が１以上であれば、その電サポ回数から１を減算し、減算結果が１から０となった場合は、特図確率変動中（詳細は後述）でなければ、時短フラグをオフにする。さらに、大当り遊技中（特別遊技状態中）にも、時短フラグをオフにする。また、コマンド設定送信処理（ステップＳ２３３）で回転停止設定送信処理を実行させることを示す所定の送信情報を上述の送信情報記憶領域に追加記憶するとともに、変動表示を停止する図柄が特図２であることを示す特図２識別情報を、後述するコマンドデータに含める情報としてＲＡＭ３０８に追加記憶してから処理を終了する。

また、特図２変動遊技の結果が大当りであれば、後述するように、大当りフラグがオンにされる。この大当りフラグがオンの場合には、所定の停止表示期間が終了したタイミング（特図２停止時間管理用タイマの値が１から０になったタイミング）における特図２状態更新処理では、ＲＡＭ３０８の設定領域に特図２作動中を設定するとともに、所定の入賞演出期間（例えば３秒間）すなわち装飾図柄表示装置２０８による大当りを開始することを遊技者に報知する画像を表示している期間待機するためにＲＡＭ３０８に設けた特図２待機時間管理用タイマの記憶領域に入賞演出期間を示す情報を設定する。また、コマンド設定送信処理（ステップＳ２３３）で入賞演出設定送信処理を実行させることを示す所定の送信情報を上述の送信情報記憶領域に追加記憶する。

また、所定の入賞演出期間が終了したタイミング（特図２待機時間管理用タイマの値が１から０になったタイミング）で開始する特図２状態更新処理では、所定の開放期間（例えば２９秒間、または可変入賞口２３４に所定球数（例えば１０球）の遊技球の入賞を検出するまで）可変入賞口２３４の扉部材２３４ａの開閉駆動用のソレノイド（各種ソレノイド３３２の一部）に、扉部材２３４ａを開放状態に保持する信号を出力するとともに、ＲＡＭ３０８に設けた扉開放時間管理用タイマの記憶領域に開放期間を示す情報を設定する。また、コマンド設定送信処理（ステップＳ２３３）で大入賞口開放設定送信処理を実行させることを示す所定の送信情報を上述の送信情報記憶領域に追加記憶する。

また、所定の開放期間が終了したタイミング（扉開放時間管理用タイマの値が１から０になったタイミング）で開始する特図２状態更新処理では、所定の閉鎖期間（例えば１．５秒間）可変入賞口２３４の扉部材２３４ａの開閉駆動用のソレノイド（各種ソレノイド３３２の一部）に、扉部材２３４ａを閉鎖状態に保持する信号を出力するとともに、ＲＡＭ３０８に設けた扉閉鎖時間管理用タイマの記憶領域に閉鎖期間を示す情報を設定する。また、コマンド設定送信処理（ステップＳ２３３）で大入賞口閉鎖設定送信処理を実行させることを示す所定の送信情報を上述の送信情報記憶領域に追加記憶する。

また、この扉部材の開放・閉鎖制御を所定回数（本実施形態では１５ラウンドか２ラウンド）繰り返し、終了したタイミングで開始する特図２状態更新処理では、所定の終了演出期間（例えば３秒間）すなわち装飾図柄表示装置２０８による大当りを終了することを遊技者に報知する画像を表示している期間待機するように設定するためにＲＡＭ３０８に設けた演出待機時間管理用タイマの記憶領域に演出待機期間を示す情報を設定する。また、普図確率変動フラグがオンに設定されていれば、この大当り遊技の終了と同時に、ＲＡＭ３０８に設けられた電サポ回数記憶部に電サポ回数（例えば、１００回）をセットするともに、ＲＡＭ３０８に設けられた時短フラグをオンにする。なお、その普図確率変動フラグがオフに設定されていれば、電サポ回数記憶部に電サポ回数をセットすることもなく、また時短フラグをオンにすることもない。ここでの電サポ状態とは、特図変動遊技における大当りを終了してから、次の大当りを開始するまでの時間を短くするため、パチンコ機が遊技者にとって有利な状態になることをいう。この時短フラグがオンに設定されていると、普図高確率（普図確変）状態である。普図高確率状態では普図低確率状態に比べて、普図変動遊技で当りになる確率が高い。また、普図高確率状態の方が、普図低確率状態に比べて普図変動遊技の変動時間および特図変動遊技の変動時間は短くなる（普図変短）。さらに、普図高確率状態では普図低確率状態に比べて、特図２始動口２３２の一対の羽根部材２３２ａの１回の開放における開放時間が長くなり易い（電チュー開延）。加えて、普図高確率状態では普図低確率状態に比べて、一対の羽根部材２３２ａは多く開き易い。これらの普図確変、普図変短、電チュー開延による制御状態をまとめて、電サポ（電動チューリップによる始動口入賞サポート）状態と呼ぶ。

また、上述のごとく、時短フラグは、大当り遊技中（特別遊技状態中）にはオフに設定される。したがって、大当り遊技中には、普図低確率状態が維持される。これは、大当り遊技中に普図高確率状態であると、大当り遊技中に可変入賞口２３４に所定の個数、遊技球が入球するまでの間に特図２始動口２３２に多くの遊技球が入球し、大当り中に獲得することができる遊技球の数が多くなってしまい射幸性が高まってしまうという問題があり、これを解決するためのものである。
さらに、コマンド設定送信処理（ステップＳ２３３）で終了演出設定送信処理を実行させることを示す所定の送信情報を上述の送信情報記憶領域に追加記憶する。

また、所定の終了演出期間が終了したタイミング（演出待機時間管理用タイマの値が１から０になったタイミング）で開始する特図２状態更新処理では、ＲＡＭ３０８の設定領域に特図２非作動中を設定する。さらに、特図２変動遊技の結果がはずれであれば、後述
するように、はずれフラグがオンにされる。このはずれフラグがオンの場合には、上述した所定の停止表示期間が終了したタイミング（特図２停止時間管理用タイマの値が１から０になったタイミング）における特図２状態更新処理でも、ＲＡＭ３０８の設定領域に特図２非作動中を設定する。特図２非作動中の場合における特図２状態更新処理では、何もせずに次のステップＳ２２７に移行するようにしている。

続いて、特図１についての特図状態更新処理（特図１状態更新処理）を行う（ステップＳ２２７）。この特図１状態更新処理では、特図１の状態に応じて、上述の特図２状態更新処理で説明した各処理を行う。この特図１状態更新処理で行う各処理は、上述の特図２状態更新処理で説明した内容の「特図２」を「特図１」と読み替えた処理と同一であるため、その説明は省略する。なお、特図２状態更新処理と特図１状態更新処理の順番は逆でもよい。

ステップＳ２２５およびステップＳ２２７における特図状態更新処理が終了すると、今度は、特図１および特図２それぞれについての特図関連抽選処理を行う。ここでも先に、特図２についての特図関連抽選処理（特図２関連抽選処理）を行い（ステップＳ２２９）、その後で、特図１についての特図関連抽選処理（特図１関連抽選処理）を行う（ステップＳ２３１）。これらの特図関連抽選処理についても、主制御部３００が特図２関連抽選処理を特図１関連抽選処理よりも先に行うことで、特図２変動遊技の開始条件と、特図１変動遊技の開始条件が同時に成立した場合でも、特図２変動遊技が先に変動中となるため、特図１変動遊技は変動を開始しない。また、特図２変動遊技の保留数が０より多い場合には、特図１変動遊技の保留に関する抽選処理や変動遊技は行われない。装飾図柄表示装置２０８による、特図変動遊技の大当り判定の結果の報知は、第１副制御部４００によって行われ、特図２始動口２３２への入賞に基づく抽選の抽選結果の報知が、特図１始動口２３０への入賞に基づく抽選の抽選結果の報知よりも優先して行われる。

特図２関連抽選処理（ステップＳ２２９）の場合には、特図２乱数値記憶領域内の最先の（最も過去に記憶された）保留位置から特図２乱数値の組を取得し、不図示の判定用テーブルを用いて大当りとするか否かの決定、小当りとするか否かの決定、特図２の変動表示を開始してから停止表示するまでの時間の決定（特図タイマ番号の決定）、特図２の変動表示後に停止表示する図柄（停止図柄）の決定などを行う。特図２乱数値記憶領域から最先の特図２乱数値の組を取り出した後、特図２乱数値記憶領域における当該特図２乱数値の組の記憶はクリアされるとともに、特図２保留数を１減算する。このとき特図２乱数値記憶領域から取り出した特図２乱数値の組をＲＡＭ３０８に設けた一時領域（第２の始動情報記憶手段の一例）に当該特図２乱数値の組を記憶し、この一時領域に記憶している当該特図２乱数値の組に基づいて上述の決定を行うようにしてもよい。

特図１関連抽選処理（ステップＳ２３１）の場合も、特図２関連抽選処理（ステップＳ２２９）と同様であるのでその説明は省略する。

ステップＳ２３１の次のステップＳ２３３では、コマンド設定送信処理を行い、各種のコマンドが第１副制御部４００に送信される。なお、第１副制御部４００に送信する出力予定情報は例えば１６ビットで構成しており、ビット１５はストローブ情報（オンの場合、データをセットしていることを示す）、ビット１１〜１４はコマンド種別（本実施形態では、基本コマンド、図柄変動開始コマンド、図柄変動停止コマンド、入賞演出開始コマンド、終了演出開始コマンド、大当りラウンド数指定コマンド、復電コマンド、ＲＡＭクリアコマンドなどコマンドの種類を特定可能な情報）、ビット０〜１０はコマンドデータ（コマンド種別に対応する所定の情報）で構成している。

具体的には、ストローブ情報は上述のコマンド送信処理でオンまたはオフになるように
している。また、コマンド種別が図柄変動開始コマンドの場合であればコマンドデータに、主制御部３００のＲＡＭ３０８に格納されている１５Ｒ大当りフラグや２Ｒ大当りフラグの値、特図確率変動フラグの値、特図関連抽選処理で選択した特図タイマ番号を含み、図柄変動停止コマンドの場合であれば、１５Ｒ大当りフラグや２Ｒ大当りフラグの値、特図確率変動フラグの値などを含み、入賞演出コマンドおよび終了演出開始コマンドの場合であれば、特図確率変動フラグの値などを含み、大当りラウンド数指定コマンドの場合であれば特図確率変動フラグの値、大当りラウンド数などを含むようにしている。コマンド種別が基本コマンドを示す場合は、コマンドデータにデバイス情報、特図１始動口２３０への入賞の有無、特図２始動口２３２への入賞の有無、可変入賞口２３４への入賞の有無などを含む。

また、上述の回転開始設定送信処理では、コマンドデータにＲＡＭ３０８に記憶している、１５Ｒ大当りフラグや２Ｒ大当りフラグの値、特図確率変動フラグの値、特図１関連抽選処理および特図２関連抽選処理で選択した特図タイマ番号、保留している特図１変動遊技または特図２変動遊技の数などを示す情報を設定する。上述の回転停止設定送信処理では、コマンドデータにＲＡＭ３０８に記憶している、１５Ｒ大当りフラグや２Ｒ大当りフラグの値、特図確率変動フラグの値などを示す情報を設定する。上述の入賞演出設定送信処理では、コマンドデータに、ＲＡＭ３０８に記憶している、入賞演出期間中に装飾図柄表示装置２０８・各種ランプ４１８・スピーカ１２０に出力する演出制御情報、特図確率変動フラグの値、保留している特図１変動遊技または特図２変動遊技の数などを示す情報を設定する。上述の終了演出設定送信処理では、コマンドデータに、ＲＡＭ３０８に記憶している、演出待機期間中に装飾図柄表示装置２０８・各種ランプ４１８・スピーカ１２０に出力する演出制御情報、特図確率変動フラグの値、保留している特図１変動遊技または特図２変動遊技の数などを示す情報を設定する。上述の大入賞口開放設定送信処理では、コマンドデータにＲＡＭ３０８に記憶している大当りラウンド数、特図確率変動フラグの値、保留している特図１変動遊技または特図２変動遊技の数などを示す情報を設定する。上述の大入賞口閉鎖設定送信処理では、コマンドデータにＲＡＭ３０８に記憶している大当りラウンド数、特図確率変動フラグの値、保留している特図１変動遊技または特図２変動遊技の数などを示す情報を設定する。また、このステップＳ２３３では一般コマンド特図保留増加処理も行われる。この一般コマンド特図保留増加処理では、コマンドデータにＲＡＭ３０８の送信用情報記憶領域に記憶している特図識別情報（特図１または特図２を示す情報）、予告情報（事前予告情報、偽事前予告情報、または事前予告無情報のいずれか）を設定する。第１副制御部４００では、受信した出力予定情報に含まれるコマンド種別により、主制御部３００における遊技制御の変化に応じた演出制御の決定が可能になるとともに、出力予定情報に含まれているコマンドデータの情報に基づいて、演出制御内容を決定することができるようになる。

ステップＳ２３３の次のステップＳ２３５では、外部出力信号設定処理を行う。この外部出力信号設定処理では、ＲＡＭ３０８に記憶している遊技情報を、情報出力回路３３６を介してパチンコ機１００とは別体の情報入力回路３５０に出力する。

ステップＳ２３５の次のステップＳ２３７では、デバイス監視処理を行う。このデバイス監視処理では、ステップＳ２０５において信号状態記憶領域に記憶した各種センサの信号状態を読み出して、所定のエラーの有無、例えば前面枠扉開放エラーの有無または下皿満タンエラーの有無などを監視し、前面枠扉開放エラーまたは下皿満タンエラーを検出した場合に、第１副制御部４００に送信すべき送信情報に、前面枠扉開放エラーの有無または下皿満タンエラーの有無を示すデバイス情報を設定する。また、各種ソレノイド３３２を駆動して特図２始動口２３２や、可変入賞口２３４の開閉を制御したり、駆動回路３２４、３２６、３３０を介して普図表示装置２１０、特図１表示装置２１２、特図２表示装置２１４、各種状態表示部３２８などに出力する表示データを、Ｉ／Ｏ３１０の出力ポー
トに設定する。また、払出要求数送信処理（ステップＳ２１９）で設定した出力予定情報を出力ポート（Ｉ／Ｏ３１０）を介して第１副制御部４００に出力する。

ステップＳ２３７の次のステップＳ２３９では、低電圧信号がオンであるか否かを監視する。そして、低電圧信号がオンの場合（電源の遮断を検知した場合）にはステップＳ２４３に進み、低電圧信号がオフの場合（電源の遮断を検知していない場合）にはステップＳ２４１に進む。ステップＳ２４１では、タイマ割込終了処理を行う。このタイマ割込終了処理では、ステップＳ２０１で一時的に退避した各レジスタの値を元の各レジスタに設定したり、割込許可の設定などを行い、その後、図６に示す主制御部メイン処理に復帰する。一方、ステップＳ２４３では、復電時に電断時の状態に復帰するための特定の変数やスタックポインタを復帰データとしてＲＡＭ３０８の所定の領域に退避し、入出力ポートの初期化等の電断処理を行い、その後、図６に示す主制御部メイン処理に復帰する。

次に、図８を用いて、第１副制御部４００の処理について説明する。なお、同図（ａ）は、第１副制御部４００のＣＰＵ４０４が実行するメイン処理のフローチャートである。同図（ｂ）は、第１副制御部４００のコマンド受信割込処理（ストローブ割込み処理）のフローチャートである。同図（ｃ）は、第１副制御部４００のタイマ変数更新割込処理のフローチャートである。同図（ｄ）は、第１副制御部４００の画像制御処理のフローチャートである。

まず、同図（ａ）のステップＳ３０１では、各種の初期設定を行う。電源投入が行われると、まずステップＳ３０１で初期化処理が実行される。この初期化処理では、入出力ポートの初期設定や、ＲＡＭ４０８内の記憶領域の初期化処理等を行う。この初期化処理は、例えば約３０秒の時間を要する。

ステップＳ３０１の次のステップＳ３０３では、タイマ変数が１０以上か否かを判定し、タイマ変数が１０となるまでこの処理を繰り返し、タイマ変数が１０以上となったときには、ステップＳ３０５の処理に移行する。ステップＳ３０５では、タイマ変数に０を代入する。

ステップＳ３０５の次のステップＳ３０７では、コマンド処理を行う。第１副制御部４００のＣＰＵ４０４は、主制御部３００からコマンドを受信したか否かを判別する。

ステップＳ３０７の次のステップＳ３０９では、演出制御処理を行う。例えば、ステップＳ３０７で新たなコマンドがあった場合には、このコマンドに対応する演出データをＲＯＭ４０６から読み出す等の処理を行い、演出データの更新が必要な場合には演出データの更新処理を行う。

ステップＳ３０９の次のステップＳ３１１では、チャンスボタンの押下を検出していた場合、ステップＳ３０９で更新した演出データをチャンスボタンの押下に応じた演出データに変更する処理を行う。

ステップＳ３１１の次のステップＳ３１３では、ステップＳ３０９で読み出した演出データの中にＶＤＰ４３４への命令がある場合には、この命令をＶＤＰ４３４に出力する（詳細は後述）。

ステップＳ３１３の次のステップＳ３１７では、ステップＳ３０９で読み出した演出データの中に各種ランプ４１８への命令がある場合には、この命令を駆動回路４２０に出力する。

ステップＳ３１７の次のステップＳ３１９では、ステップＳ３０９で読み出した演出データの中に遮蔽装置２４６への命令がある場合には、この命令を駆動回路４３２に出力する。

ステップＳ３１９の次のステップＳ３２１では、ステップＳ３０９で読み出した演出データの中に第２副制御部５００に送信する制御コマンドがある場合には、この制御コマンドを出力する設定を行い、ステップＳ３０３へ戻る。

次に、同図（ｂ）を用いて、第１副制御部４００のコマンド受信割込処理について説明する。このコマンド受信割込処理は、第１副制御部４００が、主制御部３００が出力するストローブ信号を検出した場合に実行する処理である。コマンド受信割込処理のステップＳ４０１では、主制御部３００が出力したコマンドを未処理コマンドとしてＲＡＭ４０８に設けたコマンド記憶領域に記憶する。

次に、同図（ｃ）を用いて、第１副制御部４００のＣＰＵ４０４によって実行する第１副制御部タイマ割込処理について説明する。第１副制御部４００は、所定の周期（本実施例では２ｍｓに１回）でタイマ割込を発生するハードウェアタイマを備えており、このタイマ割込を契機として、タイマ割込処理を所定の周期で実行する。第１副制御部タイマ割込処理のステップＳ５０１では、図８（ａ）に示す第１副制御部メイン処理におけるステップＳ３０３において説明したＲＡＭ４０８のタイマ変数記憶領域の値に、１を加算して元のタイマ変数記憶領域に記憶する。従って、ステップＳ３０３において、タイマ変数の値が１０以上と判定されるのは２０ｍｓ毎（２ｍｓ×１０）となる。

ステップＳ５０１の次のステップＳ５０３では、第１副制御部４００のメイン処理におけるステップＳ３２１で設定された第２副制御部５００への制御コマンドの送信やその他演出用乱数値の更新処理等を行う。

次に、同図（ｄ）を用いて、第１副制御部４００のメイン処理におけるステップＳ３１３の画像制御処理について説明する。同図は、画像制御処理の流れを示すフローチャートを示した図である。

ステップＳ６０１では、画像データの転送指示を行う。ここでは、ＣＰＵ４０４は、まず、ＶＲＡＭ４３６の表示領域Ａと表示領域Ｂの描画領域の指定をスワップする。これにより、描画領域に指定されていない表示領域に記憶された１フレームの画像が装飾図柄表示装置２０８に表示される。次に、ＣＰＵ４０４は、ＶＤＰ４３４のアトリビュートレジスタに、位置情報等テーブルに基づいてＲＯＭ座標（ＲＯＭ４０６の転送元アドレス）、ＶＲＡＭ座標（ＶＲＡＭ４３６の転送先アドレス）などを設定した後、ＲＯＭ４０６からＶＲＡＭ４３６への画像データの転送開始を指示する命令を設定する。ＶＤＰ４３４は、アトリビュートレジスタに設定された命令に基づいて画像データをＲＯＭ４０６からＶＲＡＭ４３６に転送する。その後、ＶＤＰ４３６は、転送終了割込信号をＣＰＵ４０４に対して出力する。

ステップＳ６０１の次のステップＳ６０３では、ＶＤＰ４３４からの転送終了割込信号が入力されたか否かを判定し、転送終了割込信号が入力された場合はステップＳ６０５に進み、そうでない場合は転送終了割込信号が入力されるのを待つ。ステップＳ６０５では、演出シナリオ構成テーブルおよびアトリビュートデータなどに基づいて、パラメータ設定を行う。ここでは、ＣＰＵ４０４は、ステップＳ６０１でＶＲＡＭ４３６に転送した画像データに基づいてＶＲＡＭ４３６の表示領域ＡまたはＢに表示画像を形成するために、表示画像を構成する画像データの情報（ＶＲＡＭ４３６の座標軸、画像サイズ、ＶＲＡＭ座標（配置座標）など）をＶＤＰ４３４に指示する。ＶＤＰ４３４はアトリビュートレジ
スタに格納された命令に基づいてアトリビュートに従ったパラメータ設定を行う。

ステップＳ６０５の次のステップＳ６０７では、描画指示を行う。この描画指示では、ＣＰＵ４０４は、ＶＤＰ４３４に画像の描画開始を指示する。ＶＤＰ４３４は、ＣＰＵ４０４の指示に従ってフレームバッファにおける画像描画を開始する。

ステップＳ６０７の次のステップＳ６０９では、画像の描画終了に基づくＶＤＰ４３４からの生成終了割込み信号が入力されたか否かを判定し、生成終了割込み信号が入力された場合はステップＳ６１１に進み、そうでない場合は生成終了割込み信号が入力されるのを待つ。ステップＳ６１１では、ＲＡＭ４０８の所定の領域に設定され、何シーンの画像を生成したかをカウントするシーン表示カウンタをインクリメント（＋１）して処理を終了する。

図９を用いて、第２副制御部５００の処理について説明する。なお、同図（ａ）は、第２副制御部５００のＣＰＵ５０４が実行するメイン処理のフローチャートである。同図（ｂ）は、第２副制御部５００のコマンド受信割込処理のフローチャートである。同図（ｃ）は、第２副制御部５００のタイマ割込処理のフローチャートである。

まず、同図（ａ）のステップＳ７０１では、各種の初期設定を行う。電源投入が行われると、まずステップＳ７０１で初期化処理が実行される。この初期化処理では、入出力ポートの初期設定や、ＲＡＭ５０８内の記憶領域の初期化処理等を行う。

ステップＳ７０１の次のステップＳ７０３では、タイマ変数が１０以上か否かを判定し、タイマ変数が１０となるまでこの処理を繰り返し、タイマ変数が１０以上となったときには、ステップＳ７０５の処理に移行する。ステップＳ７０５では、タイマ変数に０を代入する。

ステップＳ７０５の次のステップＳ７０７では、コマンド処理を行う。第２副制御部５００のＣＰＵ５０４は、第１副制御部４００のＣＰＵ４０４からコマンドを受信したか否かを判別する。

ステップＳ７０７の次のステップＳ７０９では、演出制御処理を行う。例えば、ステップＳ７０７で新たなコマンドがあった場合には、このコマンドに対応する演出データをＲＯＭ５０６から読み出す等の処理を行い、演出データの更新が必要な場合には演出データの更新処理を行う。

ステップＳ７０９の次のステップＳ７１１では、第１副制御部４００からの遊技盤用ランプ５３２や遊技台枠用ランプ５４２への命令がある場合には、この命令をシリアル通信制御回路５２０に出力する。

ステップＳ７１１の次のステップＳ７１３では、第１副制御部４００からの演出可動体２２４への命令がある場合には、この命令を駆動回路５１６に出力する。

ステップＳ７１３の次のステップＳ７１５では、第１副制御部４００からの音源ＩＣ５１９への命令がある場合には、この命令を音源ＩＣ５１９に出力し、ステップＳ７０３に戻る。

次に、同図（ｂ）を用いて、第２副制御部５００のコマンド受信割込処理について説明する。このコマンド受信割込処理は、第２副制御部５００が、第１副制御部４００が出力するストローブ信号を検出した場合に実行する処理である。コマンド受信割込処理のステ
ップＳ８０１では、第１副制御部４００が出力したコマンドを未処理コマンドとしてＲＡＭ５０８に設けたコマンド記憶領域に記憶する。

次に、同図（ｃ）を用いて、第２副制御部５００のＣＰＵ５０４によって実行する第２副制御部タイマ割込処理について説明する。第２副制御部５００は、所定の周期（本実施例では２ｍｓに１回）でタイマ割込を発生するハードウェアタイマを備えており、このタイマ割込を契機として、タイマ割込処理を所定の周期で実行する。第２副制御部タイマ割込処理のステップＳ９０１では、図９（ａ）に示す第２副制御部メイン処理におけるステップＳ７０３において説明したＲＡＭ５０８のタイマ変数記憶領域の値に、１を加算して元のタイマ変数記憶領域に記憶する。従って、ステップＳ７０３において、タイマ変数の値が１０以上と判定されるのは２０ｍｓ毎（２ｍｓ×１０）となる。第２副制御部タイマ割込処理のステップＳ９０３では、演出用乱数値の更新処理等を行う。

次に、本実施の形態によるパチンコ機１００の制御部の回路構成について実施例を用いてより具体的に説明する。まず、本実施の形態の実施例１によるパチンコ機１００について図１０乃至図１３を用いて説明する。図１０は、本実施例によるパチンコ機１００の第１副基板１６０と第２副基板１６４とのインタフェース部の要部の回路構成を例示している。

図１０に示すように、本実施例によるパチンコ機１００は、電圧値Ｖ１ｂの電源電圧が入力する電圧入力端子８０２と、電圧値Ｖ１ｃの電源電圧が入力する電圧入力端子８０４とを備えた第１副基板１６０を有している。これらの電圧は、電源制御部６６０（図４参照）から供給されるようになっている。

また、第１副基板１６０は、電圧入力端子８０２に接続され、遊技制御用に動作する基本回路４０２を有している。電圧入力端子８０２から入力する電圧は、基本回路４０２を構成する例えばＣＰＵ４０４やＲＡＭ４０８等の電源電圧として用いられるようになっている。基本回路４０２の所定の入出力端子には信号線７０２の一部である信号線７０２ａの一端が接続されている。

また、第１副基板１６０は、信号線７０２ａを介して基本回路４０２に接続され、信号線７０２ａに印加された電圧の波形を整形したり駆動能力を強化したりするバッファＩＣ７００を有している。バッファＩＣ７００は例えばスイッチバッファであり、双方向通信が可能になっている。バッファＩＣ７００の所定の入出力端子７２０には信号線７０２ａの他端が接続されている。バッファＩＣ７００の電源入力端子には電圧入力端子８０４が接続されている。バッファＩＣ７００は、電圧入力端子８０４から入力する電圧を電源電圧として用いるようになっている。

さらに、第１副基板１６０は、所定の抵抗値Ｒ１ａを有し、電源制御部６６０から電力が供給されるプルアップ抵抗７０１を有している。抵抗値Ｒ１ａは、例えば数ｋΩ（キロオーム）〜数十ｋΩである。プルアップ抵抗７０１の一端は、電源制御部６６０（図４参照）から供給されて電圧値Ｖ１ａの電圧が入力する電圧入力線に接続され、他端は信号線７０２ａに接続されている。プルアップ抵抗７０１の一端と当該電圧入力線との接続個所が接続ノード８００となり、プルアップ抵抗７０１の他端と信号線７０２ａとの接続個所が接続部７０４となる。プルアップ抵抗７０１は、信号線７０２ａに印加される電圧の値を所定の電圧値に維持して信号線７０２ａの電圧レベルが不定状態となるのを防止するようになっている。

また、パチンコ機１００は、電圧値Ｖ２ｂの電源電圧が入力する電圧入力端子８０８を備えた第２副基板１６４を有している。この電源電圧は、電源制御部６６０（図４参照）
から供給されるようになっている。

電源制御部６６０は、電圧入力端子８０２、８０４、８０８、接続ノード８００および後述の接続ノード８０６にそれぞれ入力する電圧を生成するための電圧生成回路を電圧入力端子８０２、８０４、８０８および接続ノード８００、８０６毎に別個独立に有している。電源制御部６６０は、例えばパチンコ機１００に外部から供給される交流電源（例えば、商用電源）を、パチンコ機１００を構成する各回路に用いられる複数の直流電圧に変換する交流−直流変換回路を有している。電源制御部６６０に設けられた当該電圧生成回路は、交流−直流変換回路で生成された直流電圧の１つ（例えば、５Ｖの直流電圧）から基本回路４０２、５０２やバッファＩＣ７００の定格電圧以下の直流電圧（例えば、３．３Ｖ）を生成するようになっている。

第２副基板１６４は、電圧入力端子８０８に接続され、遊技制御用に動作する基本回路５０２を有している。電圧入力端子８０８から入力する電圧は、基本回路５０２を構成する例えばＣＰＵ５０４やＲＡＭ５０８等の電源電圧として用いられるようになっている。基本回路５０２の所定の入出力端子には信号線７０２の一部である信号線７０２ｂの一端が接続されている。

信号線７０２ｂは、第１副基板１６０と第２副基板１６４とを跨いで配線されている。信号線７０２ｂの他端は、信号線７０２ａが接続されてバッファＩＣ７００の入出力端子７２０と対を成す入出力端子７２２に接続されている。信号線７０２ａ、７０２ｂを有する信号線７０２は、基本回路４０２の所定の入出力端子と基本回路５０２の所定の入出力端子とをバッファＩＣ７００を介して接続し、基本回路４０２と基本回路５０２とを双方向通信可能に接続するようになっている。なお、図１０には、１本の信号線７０２のみが図示されているが、基本回路４０２と基本回路５０２とは、実際にはバッファＩＣ７００を介して複数の信号線で接続され、種々の信号が双方向に通信可能になっている。

第２副基板１６４は、所定の抵抗値Ｒ２ａを有し、電源制御部６６０から電力が供給されるプルアップ抵抗７０３を有している。抵抗値Ｒ２ａは、例えば数ｋΩ〜数十ｋΩである。プルアップ抵抗７０３の一端は、電源制御部６６０（図４参照）から供給されて電圧値Ｖ２ａの電圧が入力する電圧入力線に接続され、他端は第２副基板１６４に配線された信号線７０２ｂに接続されている。第２副基板１６４に設けられたプルアップ抵抗７０３の抵抗値Ｒ２ａは、第１副基板１６０に設けられたプルアップ抵抗７０１の抵抗値Ｒ１ａとは異なっており、例えば抵抗値Ｒ１ａは抵抗値Ｒ２ａより高くなっている。プルアップ抵抗７０３の一端と当該電圧入力線との接続個所が接続ノード８０６になり、プルアップ抵抗７０３の他端と信号線７０２ｂとの接続個所が接続部７０６となる。プルアップ抵抗７０３は、信号線７０２ｂに印加される電圧の値を所定の電圧値に維持して信号線７０２ｂの電圧レベルが不定状態となるのを防止するようになっている。

バッファＩＣ７００は接続部７０４と接続部７０６との間に接続されている。接続部７０４とバッファＩＣ７００の入出力端子７２０とは電気的に接続されて同電位となり、接続部７０６とバッファＩＣ７００の入出力端子７２２とは電気的に接続されて同電位となるようになっている。基本回路４０２、バッファＩＣ７００および基本回路５０２は、基準電位が同電位となるように、例えば接地されている。

図１１は、基本回路４０２が低レベルの電圧を基本回路５０２に出力している状態の回路構成を示している。図１２は、基本回路４０２が高レベルの電圧を基本回路５０２に出力している状態の概略の回路構成を示している。図１１（ａ）および図１２（ａ）は、基本回路４０２およびバッファＩＣ７００のインタフェース部の回路構成を示し、図１１（ｂ）および図１２（ｂ）は、バッファＩＣ７００と基本回路５０２とのインタフェース部
の回路構成を示している。低レベルの電圧は、例えば基本回路４０２や基本回路５０２を構成するトランジスタの閾値電圧以下の電圧であり、高レベルの電圧は当該トランジスタの閾値電圧より高い電圧である。

基本回路４０２および基本回路５０２は、送信側の回路として機能して命令がオンの場合には低レベルの電圧を出力し、命令がオフの場合には高レベルの電圧を出力する、いわゆるアクティブロウ（Ｌｏｗ）となるように構成されている。また、基本回路４０２および基本回路５０２は、受信側の回路として機能して命令がオンの場合には低レベルの電圧を入力し、命令がオフの場合には高レベルの電圧を入力するようになっている。図１１では、基本回路４０２が送信側の回路として機能して低レベルの電圧を出力し、基本回路５０２が受信側の回路として機能して低レベルの電圧を入力している状態が例示されている。また、図１２では、基本回路４０２が送信側の回路として機能して高レベルの電圧を出力し、基本回路５０２が受信側の回路として機能して高レベルの電圧を入力している状態が例示されている。

図１１（ａ）に示すように、信号線７０２ａの一端は、例えば基本回路４０２に備えられたＣＰＵ４０４の所定の入出力端子７２４に接続されている。入出力端子７２４には、例えば所定の出力回路を構成するスイッチング回路７０８の出力端子７０８ａが接続されている。スイッチング回路７０８は、例えば後述のＣＭＯＳインバータ回路を有している。スイッチング回路７０８の入力側の一端子７０８ｂは電圧入力端子８０２に接続されている。スイッチング回路７０８の入力側の他端子７０８ｃは抵抗７１０の一端に接続されている。抵抗７１０の他端は接地されている。従って、スイッチング回路７０８の入力側の他端子７０８ｃは抵抗７１０を介して接地されている。ＣＰＵ４０４が低レベルの電圧を出力する場合には、スイッチング回路７０８は出力端子７０８ａが入力側の他端子７０８ｃに接続されるように切り替えられるので、出力端子７０８ａは抵抗７１０を介して接地される。ＣＰＵ４０４の入出力端子７２４は、入力端子として機能する場合には、例えば切り替え回路によってスイッチング回路７０８から切り離されて所定の入力回路に接続されるようになっているが、図１１（ａ）では、当該切り替え回路や入力回路の図示は省略されている。

信号線７０２ａの他端はバッファＩＣ７００の入出力端子７２０に接続されている。入出力端子７２０には、バッファＩＣ７００の内部抵抗７１２が接続されている。内部抵抗７１２の一端は入出力端子７２４に接続され、他端は接地されている。内部抵抗７１２の抵抗値は、例えば数ＭΩ（メガオーム）である。入出力端子７２０および内部抵抗７１２の一端に接続された所定の入力回路は、図１１（ａ）では図示が省略されている。また、バッファＩＣ７００の入出力端子７２０は、出力端子として機能する場合には、例えば切り替え回路によって不図示の入力回路や内部抵抗７１２から切り離されて所定の出力回路に接続されるようになっているが、図１１（ａ）では、当該切り替え回路や出力回路の図示は省略されている。

図１１（ｂ）に示すように、信号線７０２ｂの他端は、バッファＩＣ７００の所定の入出力端子７２２に接続されている。入出力端子７２２には、例えば所定の出力回路を構成するスイッチング回路７１４の出力端子７１４ａが接続されている。スイッチング回路７１４の入力側の一端子７１４ｂは電圧入力端子８０４に接続されている。スイッチング回路７１４の入力側の他端子７１４ｃは抵抗７１６の一端に接続されている。抵抗７１６の他端は接地されている。従って、スイッチング回路７１４の入力側の他端子７１４ｃは抵抗７１６を介して接地されている。バッファＩＣ７００は、基本回路４０２から入力する低レベルの電圧を出力する場合には、出力端子７１４ａが入力側の他端子７１４ｃに接続されるように切り替えられるので、出力端子７１４ａは抵抗７１６を介して接地される。バッファＩＣ７００の入出力端子７２２は、入力端子として機能する場合には、例えば切
り替え回路によってスイッチング回路７１４から切り離されて所定の入力回路に接続されるようになっているが、図１１（ｂ）では、当該切り替え回路や入力回路の図示は省略されている。

信号線７０２ｂの一端は、例えば基本回路５０２に備えられたＣＰＵ５０４の所定の入出力端子７２６に接続されている。入出力端子７２６には、ＣＰＵ５０４の内部抵抗７１８が接続されている。内部抵抗７１８の抵抗値は、例えば数ＭΩ（メガオーム）である。内部抵抗７１８の一端は入出力端子７２６に接続され、他端は接地されている。入出力端子７２６および内部抵抗７１８の一端に接続された所定の入力回路は、図１１（ｂ）では図示を省略している。また、ＣＰＵ５０４の入出力端子７２６は、出力端子として機能する場合には、例えば切り替え回路によって不図示の入力回路や内部抵抗７１８から切り離されて所定の出力回路に接続されるようになっているが、図１１（ｂ）では、当該切り替え回路や出力回路の図示は省略されている。

図１２（ａ）に示すように、基本回路４０２は、高レベルの電圧を出力する場合には、出力端子７０８ａが入力側の一端子７０８ｂに接続されるようにスイッチング回路７０８を切り替えて、出力端子７０８ａを電圧入力端子８０２に接続するようになっている。これにより、出力端子７０８ａに接続された入出力端子７２４から例えば電圧値Ｖ１ｂにほぼ等しい高レベルの電圧が出力される。

図１２（ｂ）に示すように、バッファＩＣ７００は、基本回路４０２から入力する高レベルの電圧を出力する場合には、出力端子７１４ａを入力側の一端子７１４ｂに接続するようにスイッチング回路７１４を切り替えて、出力端子７１４ａを電圧入力端子８０４に接続するようになっている。これにより、出力端子７１４ａに接続された入出力端子７２２から例えば電圧値Ｖ１ｃにほぼ等しい高レベルの電圧が出力される。

送信側の基本回路４０２が高レベルの電圧を出力している通常状態（非アクティブ状態）の場合には、ＣＰＵ４０４のスイッチング回路７０８の出力端子７０８ａやバッファＩＣ７００のスイッチング回路７１４の出力端子７１４ａは接地されていない。これに対し、受信側の基本回路５０２の入出力端子は、例えばＣＰＵ５０４の内部抵抗７１８を介して接地されている。このため、電圧入力端子８０４および接続ノード８０６から流れる電流は、バッファＩＣ７００の入出力端子７２２にはほとんど流れずに、基本回路５０２の入出力端子に流れるようになっている。このように、通常状態では、受信側の遊技制御回路（本実施例では、基本回路５０２）は、入出力端子から回路内部に電流を引き込むようになっている。パチンコ機１００は動作時に、アクティブ状態より非アクティブ状態である時間が長いので、受信側の遊技制御回路が電流を引き込んでいる時間は相対的に長くなる。

図１１に戻って、図１１（ａ）に示すように、基本回路４０２が低レベルの電圧を出力している場合には、入出力端子７２４が抵抗７１０を介して接地される。低レベルの電圧は、例えばバッファＩＣ７００を構成するトランジスタの閾値電圧以下の電圧である必要があるため、抵抗７１０は相対的に低い抵抗値を有している。抵抗７１０の抵抗値は、プルアップ抵抗７０１やバッファＩＣ７００の内部抵抗７１２の各抵抗値と比較すると、例えば数桁以上低い値（例えば、数オーム（Ω））に設定されている。

図１１（ａ）に示す基本回路４０２とバッファＩＣ７００との接続状態は、接続ノード８００および接地間に、プルアップ抵抗７０１と、並列接続された抵抗７１０および内部抵抗７１２とが直列接続されていると看做すことができる。なお、スイッチング回路７０８と抵抗７１０とは直列接続されているが、スイッチング回路７０８のオン抵抗の抵抗値は相対的に低いで、スイッチング回路７０８のオン抵抗は無視する。上記の通り、抵抗７
１０の抵抗値は内部抵抗７１２の抵抗値と比較して非常に低いので、抵抗７１０と内部抵抗７１２との合成抵抗の抵抗値は例えば数オームとなる。プルアップ抵抗７０１の抵抗値をＲ１ａとし、抵抗７１０の抵抗値をｒ７１０とし、内部抵抗７１２の抵抗値をｒ７１２とし、当該合成抵抗の抵抗値をｒ１とすると、接続部７０４の電圧値は、プルアップ抵抗７０１の抵抗値Ｒ１ａと当該合成抵抗の抵抗値ｒ１との分圧比で決定され、以下の式（１）および式（２）を用いて求めることができる。

Ｖ７０４＝（ｒ１／（ｒ１＋Ｒ１ａ））×Ｖ１ａ ・・・（１）
ｒ１＝（ｒ７１０×ｒ７１２）／（ｒ７１０＋ｒ７１２） ・・・（２）

図１１（ｂ）に示すバッファＩＣ７００と基本回路５０２との接続状態も、図１１（ａ）におけるのと同様の議論が成り立つ。バッファＩＣ７００の抵抗７１６の抵抗値をｒ７１６とし、ＣＰＵ５０４の内部抵抗７１８の抵抗値をｒ７１８とし、並列接続された抵抗７１６および内部抵抗７１８の合成抵抗の抵抗値をｒ２とすると、接続部７０６の電圧値Ｖ７０６は、以下の式（３）および式（４）を用いて求めることができる。

Ｖ７０６＝（ｒ２／（ｒ２＋Ｒ２ａ））×Ｖ２ａ ・・・（３）
ｒ２＝（ｒ７１６×ｒ７１８）／（ｒ７１６＋ｒ７１８） ・・・（４）

本実施例では、例えば抵抗７１０の抵抗値ｒ７１０と、抵抗７１６の抵抗値ｒ７１６とはほぼ同じ値となり、内部抵抗７１２の抵抗値ｒ７１２と内部抵抗７１８の抵抗値ｒ７１８とはほぼ同じ値となるように構成されている。また、プルアップ抵抗７０１の抵抗値Ｒ１ａは、プルアップ抵抗７０３の抵抗値Ｒ２ａより高く設定されている。従って、接続ノード８００から入力する電圧の電圧値Ｖ１ａと接続ノード８０６から入力する電圧の電圧値Ｖ２ａとが等しい場合には、接続部７０６の電圧値Ｖ７０６は接続部７０４の電圧値Ｖ７０４より高くなる。

接続ノード８００、８０６から入力する電圧が所定値以下である場合には、電圧値Ｖ７０４、Ｖ７０６は約０Ｖとなってパチンコ機１００に不具合は生じない。しかしながら、電源制御部６６０が異常動作して接続ノード８００、８０６に所定値以上の高電圧が入力すると、接続ノード８００、８０６に入力する電圧の電圧値に応じて接続部７０４、７０６の電圧値Ｖ７０４、Ｖ７０６が高くなる。接続部７０６の電圧値Ｖ７０６は、接続部７０４の電圧値Ｖ７０４より高くなり易い。このため、接続ノード８００、８０６から所定値以上の高電圧が印加された場合、接続部７０６に接続された基本回路５０２の入出力端子には、接続部７０４に接続された基本回路４０２の入出力端子より高い電圧が印加され易い。このため、基本回路５０２は、基本回路４０２と比較して、入出力端子に定格値以上の高電圧が印加され易いので、基本回路５０２は基本回路４０２よりも破損し易い。

次に、基本回路４０２が高レベルの電圧を出力している場合の接続部７０４、７０６の電圧値Ｖ７０４、Ｖ７０６について図１２および図１３を用いて説明する。図１３は、基本回路４０２が高レベルの電圧を出力している場合の基本回路４０２、バッファＩＣ７００および基本回路５０４のインタフェース部の等価回路を示している。図１３（ａ）は、図１２（ａ）に示す基本回路４０２とバッファＩＣ７００とのインタフェース部の回路構成の等価回路を示し、図１３（ｂ）は、図１２（ｂ）に示すバッファＩＣ７００と基本回路５０２とのインタフェース部の回路構成の等価回路を示している。なお、図１３では、スイッチング回路７０８、７１４は説明の便宜上、抵抗器の電気記号で表されている。

図１２（ａ）に示すように、基本回路４０２が高レベルの電圧を出力している場合には、入出力端子７２４がスイッチング回路７０８を介して電圧入力端子８０２に接続される。図１３（ａ）に示すように本実施の形態では、電圧入力端子８０２に入力する電圧の電
圧生成回路８５２と、接続ノード８００に入力する電圧の電圧生成回路８５０とは、内部抵抗７１２と基準電位が同一となるように接地されている。このため、図１２（ａ）に示す基本回路４０２およびバッファＩＣ７００のインタフェース部の回路構成は、図１３（ａ）に示すように、電圧生成回路８５２とスイッチング回路７０８との直列回路と、電圧生成回路８５０とプルアップ抵抗７０１との直列回路と、内部抵抗７１２との並列回路による等価回路で表すことができる。

接続部７０４の電圧値Ｖ７０４は、線形回路における「重ね合わせの理」を用いて、内部抵抗７１２に流れる電流を算出することにより求めることができる。図１３（ａ）において、電圧生成回路８５０を短絡した場合には、電圧入力端子８０２および接地間に、スイッチング回路７０８と、並列接続されたプルアップ抵抗７０１および内部抵抗７１２とが直列接続される回路が構成される。また、図１３（ａ）において、電圧生成回路８５２を短絡した場合には、接続ノード８００および接地間に、プルアップ抵抗７０１と、並列接続されたスイッチング回路７０８および内部抵抗７１２とが直列接続される回路が構成される。詳細な説明は省略するが、この２つの回路と重ね合わせの理とを用い、スイッチング回路７０８のオン抵抗の抵抗値をｒｏｎ１とし、内部抵抗７１２の抵抗値をｒ７１２とすると、接続部７０４の電圧値Ｖ７０４は以下の式（５）および式（６）から求めることができる。

Ｖ７０４＝（Ｒ１ａ×ｒ７１２／ΣＲ１）×Ｖ１ｂ
＋（ｒｏｎ１×ｒ７１２／ΣＲ１）×Ｖ１ａ ・・・（５）
ΣＲ１＝ｒｏｎ１×Ｒ１ａ＋ｒｏｎ１×ｒ７１２＋Ｒ１ａ×ｒ７１２ ・・・（６）

図１２（ｂ）に示すバッファＩＣ７００と基本回路５０２との接続状態も、図１２（ａ）におけるのと同様の議論が成り立つ。図１３（ｂ）に示すように本実施の形態では、電圧入力端子８０４に入力する電圧の電圧生成回路８５４と、接続ノード８０６に入力する電圧の電圧生成回路８５６とは、内部抵抗７１８と基準電位が同一となるように接地されている。このため、図１２（ｂ）に示す基本回路５０２およびバッファＩＣ７００のインタフェース部の回路構成は、図１３（ｂ）に示すように、電圧生成回路８５４とスイッチング回路７１４との直列回路と、電圧生成回路８５６とプルアップ抵抗７０３との直列回路と、内部抵抗７１８との並列回路による等価回路で表すことができる。

接続部７０４と同様に、接続部７０６の電圧値Ｖ７０６は、線形回路における「重ね合わせの理」を用いて、内部抵抗７１８に流れる電流を算出することにより求めることができる。電圧生成回路８５６を短絡した場合には、電圧入力端子８０４および接地間に、スイッチング回路７１４と、並列接続されたプルアップ抵抗７０３および内部抵抗７１８とが直列接続される回路が構成される。また、電圧生成回路８５４を短絡した場合には、接続ノード８０６および接地間に、プルアップ抵抗７０３と、並列接続されたスイッチング回路７１４および内部抵抗７１８とが直列接続される回路が構成される。詳細な説明は省略するが、この２つの回路と重ね合わせの理とを用い、スイッチング回路７１４のオン抵抗の抵抗値をｒｏｎ２とし、内部抵抗７１８の抵抗値をｒ７１８とすると、接続部７０６の電圧値Ｖ７０６は以下の式（７）および式（８）から求めることができる。

Ｖ７０６＝（Ｒ２ａ×ｒ７１８／ΣＲ２）×Ｖ１ｃ
＋（ｒｏｎ２×ｒ７１８／ΣＲ２）×Ｖ２ａ ・・・（７）
ΣＲ２＝ｒｏｎ２×Ｒ２ａ＋ｒｏｎ２×ｒ７１８＋Ｒ２ａ×ｒ７１８ ・・・（８）

例えば、スイッチング回路７０８、７１４のオン抵抗の抵抗値は、プルアップ抵抗７０１、７０３の抵抗値や内部抵抗７１２、７１８の抵抗値と比較すると数桁低い値である。このため、式（５）および式（６）より、接続部７０４の電圧値Ｖ７０４は、以下の式（
９）のように近似できる。

Ｖ７０４＝（Ｒ１ａ×ｒ７１２／（Ｒ１ａ×ｒ７１２））×Ｖ１ｂ
＋（ｒｏｎ１×ｒ７１２／（Ｒ１ａ×ｒ７１２））×Ｖ１ａ・・・（９）

また、式（７）および式（８）より、接続部７０６の電圧値Ｖ７０６は、以下の式（１０）のように近似できる。
Ｖ７０６＝（Ｒ２ａ×ｒ７１８／（Ｒ２ａ×ｒ７１８））×Ｖ１ｃ
＋（ｒｏｎ２×ｒ７１８／（Ｒ２ａ×ｒ７１８））×Ｖ２ａ・・・（１０）

抵抗値ｒｏｎ１は抵抗値Ｒ１ａと比較して数桁低い値なので、Ｖ１ａの項の係数はＶ１ｂの項の係数と比較して非常に小さくなる。また、抵抗値ｒｏｎ２は抵抗値Ｒ２ａと比較して数桁低い値なので、Ｖ２ａの項の係数はＶ１ｃの項の係数と比較して非常に小さくなる。このため、接続ノード８００、８０６および電圧入力端子８０２、８０４、８０８に入力する電圧が所定値であってほぼ同一の場合には、式（９）のＶ１ａの項と、式（１０）のＶ２ａの項は無視できる。従って、接続部７０４の電圧値Ｖ７０４は電圧値Ｖ１ｂにほぼ等しくなり、接続部７０６の電圧値Ｖ７０６は電圧値Ｖ１ｃにほぼ等しくなる。接続ノード８００、８０６に入力する電圧が所定値である場合には、電圧値Ｖ７０４は電圧値Ｖ１ｂとほぼ等しく、電圧値Ｖ７０６は電圧値Ｖ１ｃにほぼ等しくなってパチンコ機１００に不具合は生じない。

しかしながら、電源制御部６６０が異常動作して接続ノード８００、８０６に入力する電圧値Ｖ１ａ、Ｖ２ａが所定値以上であって電圧値Ｖ１ｂ、Ｖ１ｃと比較して高くなると、式（９）におけるＶ１ａの項および式（１０）におけるＶ２ａの項が無視できなくなる。このため、接続部７０４の電圧値Ｖ７０４は、式（９）よりＶ１ｂ＋（ｒｏｎ１／Ｒ１ａ）×Ｖ１ａとなり、接続部７０６の電圧値Ｖ７０６は、式（１０）よりＶ１ｃ＋（ｒｏｎ２／Ｒ２ａ）×Ｖ２ａとなる。このように、接続ノード８００、８０６に高電圧が入力された場合には、接続部７０４、７０６の電圧値Ｖ７０４、Ｖ７０６は、プルアップ抵抗７０１、７０３の抵抗値にそれぞれ反比例する。抵抗値Ｒ２ａは抵抗値Ｒ１ａより低いので、接続部７０６の電圧値Ｖ７０６は接続部７０４の電圧値Ｖ７０４より高くなり易い。これにより、接続ノード８００、８０６から所定値以上の高電圧が入力された場合、接続部７０６に接続された基本回路５０２の入出力端子には、接続部７０４に接続された基本回路４０２の入出力端子より高い電圧が印加され易い。基本回路５０２は、基本回路４０２と比較して、入出力端子に定格値以上の高電圧が印加され易いので、本実施例によるパチンコ機１００は、制御される側の回路（例えば、基本回路５０２）や回路基板（例えば、第２副基板１６４）が制御する側の回路（例えば、基本回路４０２）や回路基板（例えば、第１副基板１６０）よりも破損し易くなっている。

以上説明したように、本実施例によるパチンコ機１００は、第１副基板１６０に電力を供給するための電圧生成回路と、第２副基板１６４に電力を供給するための電圧生成回路とを別個独立に有している。また、パチンコ機１００は、基本回路４０２やバッファＩＣ７００等の各回路の電源電圧となる、電圧入力端子８０２、８０４に入力する電圧を生成するための電圧生成回路と、接続ノード８００を介してプルアップ抵抗７０１の一端に入力する電圧を生成するための電圧生成回路とを別個独立に有している。さらに、パチンコ機１００は、基本回路５０２等の各回路の電源電圧となる、電圧入力端子８０８に入力する電圧を生成するための電圧生成回路と、接続ノード８０６を介してプルアップ抵抗７０３の一端に入力する電圧を生成するための電圧生成回路とを別個独立に有している。本実施例では、各電圧生成回路は別個独立に設けられているため、各電圧発生回路が同時に異常動作を起こし難くなっており、第１副基板１６０と第２副基板１６４とは同時に電源異常を発生し難く、第１副基板１６０と第２副基板１６４とは同時に破損し難くなっている
。

また、本実施例によるパチンコ機１００は、第１副基板１６０に用いられるプルアップ抵抗７０１の抵抗値Ｒ１ａと第２副基板１６４に用いられるプルアップ抵抗７０３の抵抗値Ｒ２ａとを異ならせることにより、基本回路４０２と基本回路５０２との壊れ易さが調整されている。例えば、本実施例によるパチンコ機１００は、装飾図柄表示装置２０８が接続された基本回路４０２が音出力装置であるスピーカ１２０が接続された基本回路５０２を制御するようになっており、制御される側の基本回路５０２が壊れ易くなっている。例えば、抵抗値Ｒ１ａを抵抗値Ｒ２ａより高くすることにより、第２副基板１６４は第１副基板１６０と比較して電源異常に対して破損し易くなる。これにより、パチンコ機１００の動作異常検査時に、破損し易い第２副基板１６４が破損していない場合には、破損し難い第１副基板１６０の検査を省略できる場合が多くなるので、パチンコ機１００の動作異常検査を簡略化することができる場合がある。

本実施の形態によるパチンコ機１００では、バッファＩＣやプルアップ抵抗の個数は上記実施例１において例示した個数に限られない。以下の実施例２乃至６において、複数のバファＩＣやプルアップ抵抗が用いられるパチンコ機１００について説明する。

本実施の形態の実施例２によるパチンコ機１００について図１４を用いて説明する。図１４は、本実施例によるパチンコ機１００の第１副基板１６０と第２副基板１６４とのインタフェース部の要部の回路構成を例示している。本実施例によるパチンコ機１００は、上記実施例１によるパチンコ機１００の構成に加えて、第２副基板１６４がバッファＩＣ７２８を備えている点に特徴を有している。なお、上記実施例１によるパチンコ機１００と同一の作用・機能を奏する構成要素には同一の符号を付して、その説明は省略する。

図１４に示すように、第２副基板１６４は、バッファＩＣ７２８と、バッファＩＣ７２８の電源電圧が入力する電圧入力端子８１０とを有している。バッファＩＣ７２８は例えばスイッチバッファであり、双方向通信が可能になっている。バッファＩＣ７２８の入出力端子７３０は、信号線７０２の一部である信号線７０２ｃを介して第１副基板１６０に設けられたバッファＩＣ７００の入出力端子７２２に接続されている。信号線７０２ｃの一端は入出力端子７２２に接続され、他端は入出力端子７３０に接続されている。本実施によるパチンコ機１００は、上記実施例１によるパチンコ機１００と異なり、信号線７０２ｃが第１副基板１６０と第２副基板１６４とを跨いで配線されている。入出力端子７３０と対を成す、バッファＩＣ７２８の入出力端子７３２は、信号線７０２ｂを介して接続部７０６および基本回路５０２の所定の入出力端子に接続されている。信号線７０２ｂの一端は基本回路５０２の所定の入出力端子に接続され、他端は入力端子７３２に接続されている。

信号線７０２ａ、７０２ｂ、７０２ｃを有する信号線７０２は、基本回路４０２の所定の入出力端子と基本回路５０２の所定の入出力端子とをバッファＩＣ７００およびバッファＩＣ７２８を介して接続し、基本回路４０２と基本回路５０２とを双方向通信可能に接続している。なお、図１４には、１本の信号線７０２のみが図示されているが、基本回路４０２と基本回路５０２とは、実際にはバッファＩＣ７００、ＩＣ７２８を介して複数の信号線で接続され、種々の信号が双方向に通信可能になっている。

バッファＩＣ７２８の電源入力端子には、電圧入力端子８１０が接続されている。電圧入力端子８１０に入力する、電圧値Ｖ２ｃの電源電圧は、電源制御部６６０（図４参照）から供給されるようになっている。また、電圧入力端子８１０に入力する電圧は、電圧入力端子８０２、８０４、８０８および接続ノード８００、８０６に入力する電圧を生成する電圧生成回路とは別個独立に設けられた電圧生成回路で生成されるようになっている。

バッファＩＣ７２８の入出力端子７３２に接続された出力回路（不図示）は、バッファＩＣ７００の入出力端子７２２に接続された出力回路と同様の回路構成を有している。このため、バッファＩＣ７２８が低レベルの電圧を出力する場合のバッファＩＣ７２８と基本回路５０２との接続状態は、図１１（ｂ）に示すバッファＩＣ７００と基本回路５０２との接続状態と同様になる。また、バッファＩＣ７２８が高レベルの電圧を出力する場合のバッファＩＣ７２８と基本回路５０２との接続状態は、図１２（ｂ）に示すバッファＩＣ７００と基本回路５０２との接続状態と同様になる。従って、本実施例のパチンコ機１００の接続部７０６の電圧値Ｖ７０６は、図１１および図１２を用いて説明したのと同様に考えることができる。例えば電圧値Ｖ７０６は、式（３）、式（４）および式（７）乃至式（１０）において、ｒ７１６をバッファＩＣ７２８の入出力端子７３２に接続されるスイッチング回路（不図示）の入力側の端子および接地間に接続される抵抗（不図示）の抵抗値に置き換えて求めることができる。

本実施例では例えば、バッファＩＣ７２８の入出力端子７３２に接続されるスイッチング回路のオン抵抗は、スイッチング回路７１４のオン抵抗とほぼ同じ抵抗値であり、当該スイッチング回路の入力側の端子および接地間に接続される抵抗の抵抗値は、抵抗７１６の抵抗値とほぼ同じである。このため、本実施例によるパチンコ機１００の接続部７０６の電圧値Ｖ７０６は、上記実施例１によるパチンコ機１００の接続部７０６の電圧値Ｖ７０６とほぼ同じになる。また、本実施例のパチンコ機１００の接続部７０４の電圧値Ｖ７０４は、式（１）、式（２）、式（５）および式（６）を用いて求めることができる。従って、本実施例によるパチンコ機１００は、接続部７０６の電圧値Ｖ７０６が接続部７０４の電圧値Ｖ７０４より高くなり易いので、上記実施例１によるパチンコ機１００と同様の効果が得られる場合がある。

次に、本実施の形態の実施例３によるパチンコ機１００について図１５を用いて説明する。図１５は、本実施例によるパチンコ機１００の第１副基板１６０と第２副基板１６４とのインタフェース部の要部の回路構成を例示している。本実施例によるパチンコ機１００は、実施例２によるパチンコ機１００に対し、プルアップ抵抗７０３が信号線７０２ｂに代えて信号線７０２ｃに接続されている点に特徴を有している。なお、上記実施例１および２によるパチンコ機１００と同一の作用・機能を奏する構成要素には同一の符号を付して、その説明は省略する。

図１５に示すように、プルアップ抵抗７０３の他端は信号線７０２ｃに接続されている。プルアップ抵抗７０３の一端と電圧値Ｖ２ａの電圧が入力する電圧入力線との接続個所が接続ノード８０６になり、プルアップ抵抗７０３の他端と信号線７０２ｃとの接続個所が接続部７０６となる。

バッファＩＣ７２８が入力側の回路として機能する場合のバッファＩＣ７２８の入出力端子７３０に接続された入力回路は例えば、図１１（ｂ）および図１２（ｂ）に示すＣＰＵ５０４の入出力端子７２６に接続された入力回路と同様の回路構成を有している。このため、バッファＩＣ７２８に低レベルの電圧を入力する場合のバッファＩＣ７００とバッファＩＣ７２８との接続状態は、図１１（ｂ）に示すバッファＩＣ７００とＣＰＵ５０４との接続状態と同様になる。また、バッファＩＣ７２８に高レベルの電圧を入力する場合のバッファＩＣ７００とバッファＩＣ７２８との接続状態は、図１２（ｂ）に示すバッファＩＣ７００とＣＰＵ５０４との接続状態と同様になる。従って、本実施例によるパチンコ機１００の接続部７０６の電圧値Ｖ７０６は、図１１および図１２を用いて説明したのと同様に考えることができる。例えば電圧値Ｖ７０６は、式（３）、式（４）および式（７）乃至式（１０）において、ｒ７１８をバッファＩＣ７２８の入出力端子７３０と接地間に接続される内部抵抗（不図示）の抵抗値に置き換えて求めることができる。

本実施例では、バッファＩＣ７２８の入出力端子７３０に接続される内部抵抗の抵抗値は、例えば図１１（ｂ）および図１２（ｂ）に示すＣＰＵ５０４の内部抵抗７１８の抵抗値ｒ７１８とほぼ同じである。このため、本実施例によるパチンコ機１００の接続部７０６の電圧値Ｖ７０６は、上記実施例１によるパチンコ機１００の接続部７０６の電圧値Ｖ７０６とほぼ同じになる。また、本実施例のパチンコ機１００の接続部７０４の電圧値Ｖ７０４は、式（１）、式（２）、式（５）および式（６）を用いて求めることができる。従って、本実施例によるパチンコ機１００は、接続部７０６の電圧値Ｖ７０６が接続部７０４の電圧値Ｖ７０４より高くなり易いので、上記実施例１によるパチンコ機１００と同様の効果が得られる。また、本実施例によるパチンコ機１００では、接続部７０６の電圧値Ｖ７０６が高くなった場合に破損するのはバッファＩＣ７２８であって基本回路５０２ではない。バッファＩＣ７２８は、基本回路５０２よりも安価である。このため、本実施例によるパチンコ機１００は、上記実施例１および２と比較して、相対的に安価な電子部品を破損させることにより、相対的に高価な電子部品の破損を防止できる場合がある。

次に、本実施の形態の実施例４によるパチンコ機１００について図１６を用いて説明する。図１６は、本実施例によるパチンコ機１００の第１副基板１６０と第２副基板１６４とのインタフェース部の要部の回路構成を例示している。本実施例によるパチンコ機１００は、実施例３によるパチンコ機１００の構成に加えて、信号線７０２ｂに接続されたプルアップ抵抗７３４を備えている点に特徴を有している。なお、上記実施例１乃至３によるパチンコ機１００と同一の作用・機能を奏する構成要素には同一の符号を付して、その説明は省略する。

図１６に示すように、第２副基板１６４は、バッファＩＣ７２８と基本回路５０２とを接続する信号線７０２ｂに接続されて例えば抵抗値Ｒ３ａのプルアップ抵抗７３４を有している。プルアップ抵抗７３４の一端は電圧値Ｖ３ａの電圧が入力する電圧入力線に接続され、他端は信号線７０２ｂに接続されている。プルアップ抵抗７３４の一端と当該電圧入力線との接続個所が接続ノード８１２となり、プルアップ抵抗７３４の他端と信号線７０２ｂとの接続個所が接続部７３６となる。

接続ノード８１２に入力する電圧値Ｖ３ａの電圧は、電源制御部６６０（図４参照）から供給されるようになっている。また、当該電圧を生成するための電圧生成回路は、接続ノード８００、８０６および電圧入力端子８０２、８０４、８０８、８１０にそれぞれ入力する電圧を生成する各電圧生成回路とは別個独立に設けられている。

本実施例によるパチンコ機１００における接続部７０４の電圧値Ｖ７０４は、上記実施例１のパチンコ機１００における接続部７０４の電圧値Ｖ７０４と同様にして求めることができる。また、本実施例によるパチンコ機１００における接続部７０６の電圧値Ｖ７０６は、上記実施例３のパチンコ機１００における接続部７０６の電圧値Ｖ７０６と同様にして求めることができる。また、本実施の形態によるパチンコ機１００における接続部７３６の電圧値Ｖ７３６は、上記実施例２のパチンコ機１００における接続部７０６の電圧値Ｖ７０６と同様にして求めることができる。

上記実施例１乃至３と同様に本実施例では、基本回路４０２および基本回路５０２のうち、制御する側の回路は基本回路４０２であり、制御される側の回路は基本回路５０２であって、例えば制御される側の回路が破損し易いように構成されている。さらに、本実施例では、基本回路４０２や基本回路５０２と比較して安価なバッファＩＣ７２８が破損し易いように構成されている。このため、本実施例によるパチンコ機１００は、プルアップ抵抗７０１の抵抗値Ｒ１ａが最も高く、プルアップ抵抗７３４の抵抗値Ｒ３ａがその次に高く、プルアップ抵抗７０３の抵抗値Ｒ２ａが最も低くなるように設定されている。
これにより、本実施例によるパチンコ機１００は、上記実施例１乃至３によるパチンコ機１００と同様の効果が得られる場合がある。

３個以上のプルアップ抵抗を有している場合に、プルアップ抵抗の抵抗値をそれぞれ異ならせることにより、回路や回路基板の破損し易さが調整される。パチンコ機１００の検査において、壊れ易い回路や回路基板を優先して検査すればよく、検査の順序がわかり易くなる場合がある。これにより、パチンコ機１００の検査が容易になる場合がある。

次に、本実施の形態の実施例５によるパチンコ機１００について図１７を用いて説明する。図１７は、本実施例によるパチンコ機１００の第１副基板１６０と第２副基板１６４とのインタフェース部の要部の回路構成を例示している。本実施例によるパチンコ機１００は、実施例３によるパチンコ機１００の構成に加えて、接続部７０６とバッファＩＣ７００の入出力端子７２２との間で信号線７０２ｃに接続されたコンデンサ７３７と、接続部７０６とバッファＩＣ７２８の入出力端子７３０との間で信号線７０２ｃに接続されたコンデンサ７３８とを備えている点に特徴を有している。なお、上記実施例１乃至４によるパチンコ機１００と同一の作用・機能を奏する構成要素には同一の符号を付して、その説明は省略する。

図１７に示すように、第１副基板１６０は、信号線７０２ｃに接続されたコンデンサ７３７を有している。コンデンサ７３７の一方の電極は信号線７０２ｃを介してバッファＩＣ７００の入出力端子７２２に接続され、他方の電極は接地されている。また、コンデンサ７３７の一方の電極は、信号線７０２ｃを介して第２副基板１６４に設けられた接続部７０６に接続されている。第２副基板１６４は、信号線７０２ｃに接続されたコンデンサ７３８を有している。コンデンサ７３８の一方の電極は信号線７０２ｃを介してバッファＩＣ７２８の入出力端子７３０に接続され、他方の電極は接地されている。また、コンデンサ７３８の一方の電極は、信号線７０２ｃを介して接続部７０６およびコンデンサ７３７の一方の電極に接続されている。コンデンサ７３７およびコンデンサ７３８は、例えば信号線７０２ｃに重畳するノイズ信号を除去するために設けられている。

本実施例によるパチンコ機１００において、基本回路４０２が低レベルの電圧を出力し、これに応じてバッファＩＣ７００も低レベルの電圧を出力している場合のバッファＩＣ７００およびバッファＩＣ７２８の接続部の回路構成は、図１１（ｂ）に示す回路構成のＣＰＵ５０４の入出力端子７２６および内部抵抗７１８をバッファＩＣ７２８の入出力端子７３０および内部抵抗（不図示）に置き換えるとともに、当該内部抵抗およびバッファ７００の抵抗７１６にコンデンサ７３７およびコンデンサ７３８が並列接続された回路と看做すことができる。

基本回路４０２は、命令がオフの場合の通常状態では高レベルの直流電圧を出力し、命令がオンとなった場合に低レベルの直流電圧を出力するようになっている。このため、基本回路４０２から出力される信号はほぼ直流信号と考えることができる。従って、コンデンサ７３７、７３８の各インピーダンスは、抵抗７１６およびバッファＩＣ７２８の内部抵抗と比較して、相対的に高くなり（例えば、ほぼ無限大となり）、バッファＩＣ７００およびバッファＩＣ７２８の接続部の等価回路において、コンデンサ７３７およびコンデンサ７３８は無視して考えることができる。

従って、本実施例によるパチンコ機１００の接続部７０６の電圧値Ｖ７０６は、上記実施例３の電圧値Ｖ７０６と同様に求めることができる。また、接続部７０４の電圧値Ｖ７０４は、図１１（ａ）を用いて説明したのと同様に求めることができる。従って、本実施例によるパチンコ機１００は、接続部７０６の電圧値Ｖ７０６が接続部７０４の電圧値Ｖ７０４より高くなり易いので、上記実施例３によるパチンコ機１００と同様の効果が得ら
れる。

次に、本実施の形態の実施例６によるパチンコ機１００について図１８を用いて説明する。図１８は、本実施例によるパチンコ機１００の第１副基板１６０と第２副基板１６４とのインタフェース部の要部の回路構成を例示している。本実施例によるパチンコ機１００は、実施例５によるパチンコ機１００の構成に加えて、コンデンサ７３７とコンデンサ７３８との間に２つのノイズフィルタ７４０、７４２を備えている点に特徴を有している。なお、上記実施例１乃至５によるパチンコ機１００と同一の作用・機能を奏する構成要素には同一の符号を付して、その説明は省略する。

図１８に示すように、第１副基板１６０は、信号線７０２ｃに接続されたノイズフィルタ７４０を有している。ノイズフィルタ７４０の一端子７４０ａは、信号線７０２ｃを介して、コンデンサ７３７の一方の電極と、バッファＩＣ７００の入出力端子７２２に接続されている。第２副基板１６４は、信号線７０２ｃに接続されたノイズフィルタ７４２を有している。ノイズフィルタ７４２の一端子７４２ａは、信号線７０２ｃを介して、コンデンサ７３８の一方の電極と、バッファＩＣ７２８の入出力端子７３０と、接続部７０６とに接続され、他端子７４２ｂはノイズフィルタ７４０の他端子７４０ｂに接続されている。

例えばノイズフィルタ７４０およびノイズフィルタ７４２はいずれも、信号線７０２ｃに重畳する高周波のノイズを除去するローパスフィルタを有している。例えば当該ローパスフィルタは、信号線７０２ｃを切断して挿入された抵抗（以下、「ノイズフィルタ用抵抗」と称する場合がある）と信号線７０２ｃおよび接地間に接続されたコンデンサ（以下、「ノイズフィルタ用コンデンサ」と称する場合がある）とで構成されたパッシブ型の構成を有している。

上記実施例５において説明したように、基本回路４０２から出力される信号は直流信号と看做せ、コンデンサ７３７、７３８およびノイズフィルタ用コンデンサは、バッファＩＣ７００とバッファＩＣ７２８との接続部の等価回路において無視して考えることができる。

本実施例によるパチンコ機１００では、基本回路４０２が低レベルの電圧を出力し、これに応じてバッファＩＣ７００も低レベルの電圧を出力している場合には、接続部７０６の電圧値Ｖ７０６は、式（４）の抵抗値ｒ７１６を、抵抗７１６と、直列の２個のノイズフィルタ用抵抗とを直列接続した場合の合成抵抗の抵抗値に置き換え、抵抗値ｒ７１８をバッファＩＣ７２８の内部抵抗の抵抗値に置き換えることにより求めることができる。当該合成抵抗の抵抗値は抵抗値７１６より高くなり、バッファＩＣ７２８の内部抵抗の抵抗値は抵抗値ｒ７１８とほぼ同様である。このため、本実施例における電圧値Ｖ７０６は、式（４）および式（５）より、上記実施例３乃至５における電圧値Ｖ７０６よりも高くなる。従って、接続ノード８０６に所定電圧よりも高い高電圧が入力した場合、本実施例によるパチンコ機１００は、上記実施例３乃至５と比較して、電圧値Ｖ７０６が高くなり易い。

本実施例によるパチンコ機１００では、基本回路４０２が高レベルの電圧を出力し、これに応じてバッファＩＣ７００も高レベルの電圧を出力している場合には、接続部７０６の電圧値Ｖ７０６は、式（８）の抵抗値ｒｏｎ２を、抵抗値ｒｏｎ２と、直列の２個のノイズフィルタ用抵抗とを直列接続した場合の合成抵抗の抵抗値に置き換え、抵抗値ｒ７１８をバッファＩＣ７２８の内部抵抗の抵抗値に置き換えることにより求めることができる。式（７）におけるＶ２ａの項の係数は、分母分子をｒｏｎ２で除算して、ｒ７１８／（Ｒ２ａ＋ｒ７１８＋（Ｒ２ａ×ｒ７１８／ｒｏｎ２））と変形できる。当該合成抵抗の抵
抗値は抵抗値ｒｏｎ２より高くなるので、この変形式から明らかなように、式（７）におけるＶ２ａの積の係数は、上記実施例３乃至５と比較して本実施例の方が大きくなる。接続ノード８０６に所定電圧よりも高い高電圧が入力した場合、式（７）においてＶ２ａの項は無視できなくなるので、本実施例によるパチンコ機１００は、上記実施例３乃至５のパチンコ機１００と比較して、接続部７０６の電圧値Ｖ７０６が高くなり易い。

また、基本回路４０２とバッファＩＣ７００とのインタフェース部の回路構成は、本実施例と上記実施例３乃至５とでは同様である。このため、本実施例によるパチンコ機１００の接続部７０４の電圧値Ｖ７０４は、上記実施例３乃至５によるパチンコ機１００の電圧値Ｖ７０４と同様となる。従って、本実施例によるパチンコ機１００は、所定値以上の入力電圧が接続ノード８００、８０６に入力した場合に、入出力端子７３０に相対的に高い電圧が入力され易いので、バッファＩＣ７２８が破損し易くなる。これにより、本実施例によるパチンコ機１００は、上記実施例３乃至５と同様の効果が得られる場合がある。

上記実施例１乃至６は組み合わせることが可能である。例えば、実施例１および２によるパチンコ機１００は、コンデンサやノイズフィルタを有していてもよい。

図１９は、本実施の形態によるパチンコ機１００に用いられるＣＰＵ４０４、５０４およびバッファＩＣ７００、７２８の入力部の入力回路および出力部の出力回路の回路構成例を示している。

図１９（ａ）は、バイポーラ・トランジスタを用いた出力回路９０３を例示している。図１９（ａ）に示すように、出力回路９０３は、ＮＰＮ型のバイポーラ・トランジスタ９０２を有している。トランジスタ９０２は、出力回路９０３を有するＩＣの外部に設けられた抵抗９０１を介して電圧入力端子９００に接続されたコレクタ端子ｃと、接地されたエミッタ端子ｅと、不図示の内部回路に接続されたベース端子ｂとを有している。コレクタ端子ｃは出力端子９０４に接続されている。抵抗９０１の一端子は電圧入力端子９００に接続され、他端子はコレクタ端子ｃおよび出力端子９０４に接続されている。出力回路９０３は例えば、所定量のベース電流Ｉｂをベース端子ｂに流してトランジスタ９０２をオン状態として、コレクタ端子ｃとエミッタ端子ｅとの間に電圧入力端子９００から電流Ｉを引き込むことにより、出力端子９０４に低レベルの電圧を出力するようになっている。また、出力回路９０３は例えば、ベース端子ｂにベース電流Ｉｂを流さずにトランジスタ９０２をオフ状態として、コレクタ端子ｃとエミッタ端子ｅとの間に電圧入力端子９００から電流Ｉを引き込まずに出力端子９０４に高レベルの電圧を出力するようになっている。

図１９（ｂ）は、ＣＭＯＳインバータ回路を用いた出力回路９０５を例示している。図１９（ｂ）に示すように、出力回路９０５は、ｐチャンネル型ＭＯＳトランジスタ９１２とｎチャンネル型ＭＯＳトランジスタ９１４とを有している。トランジスタ９１２は電圧入力端子９０６に接続されたソース端子Ｓと、トランジスタ９１４のドレイン端子Ｄおよび出力端子９０８に接続されたドレイン端子Ｄと、不図示の内部回路およびトランジスタ９１４のゲート端子Ｇに接続されたゲート端子Ｇとを有している。トランジスタ９１４は、グランド端子９１０に接続されたソース端子Ｓを有し、当該ソース端子Ｓは接地されている。不図示の内部回路から低レベルの電圧がトランジスタ９１２、９１４のそれぞれのゲート端子Ｇに印加されると、トランジスタ９１２はオン状態となりトランジスタ９１４はオフ状態となって、出力回路９０５は電圧入力端子９０６に入力する高レベルの電圧を出力端子９０８に出力するようになっている。また、当該内部回路から高レベルの電圧がトランジスタ９１２、９１４のそれぞれのゲート端子Ｇに印加されると、トランジスタ９１２はオフ状態となりトランジスタ９１４はオン状態となって、出力回路９０５はグランド端子に入力する低レベルの電圧（例えば０Ｖ）を出力端子９０８に出力するようになっ
ている。

図１９（ｃ）は、アンプを用いた入力回路９０７を例示している。図１９（ｃ）に示すように、入力回路９０７はアンプ９３２を有している。アンプ９３２は、電圧入力端子９３０に接続された正電源端子９３２ａと、抵抗９３４を介して接地された負電源端子９３２ｂと、非反転入力端子＋と、反転入力端子−と、不図示の内部回路に接続された出力端子９２８とを有している。入力回路９０７は、例えば出力端子９２８と反転入力端子−とを接続することにより、非反転入力端子＋に入力された電圧を出力端子９２８から不図示の内部回路に出力できる。

図１９（ｄ）は、双方向通信の可能な入出力回路９０９を例示している。図１９（ｄ）に示すように、入出力回路９０９は、アンプ９２２およびアンプ９２４を有している。アンプ９２２は所定の制御信号が入力する端子９２０に接続された制御信号入力端子９２２ａと、入出力端子９１８に接続された入力端子９２２ｂと、入出力端子９２６に接続された出力端子９２２ｃとを有している。制御信号入力端子９２２ａは負論理入力であるため、低レベルの電圧が制御信号入力端子９２２ａに入力すると、アンプ９２２はアクティブ状態となり、入力端子９２２ｂに入力された電圧を出力端子９２２ｃから出力する。また、アンプ９２２は、高レベルの電圧が制御信号入力端子９２２ａに入力すると、ハイインピーダンス状態となる。アンプ９２４は、端子９２０に接続された制御信号入力端子９２４ａと、入出力端子９２６およびアンプ９２２の出力端子９２２ｃに接続された入力端子９２４ｂと、入出力端子９１８およびアンプ９２２の入力端子９２２ｂに接続された出力端子９２４ｃとを有している。制御信号入力端子９２４ａは正論理入力であるため、高レベルの電圧を制御信号入力端子９２４ａに入力すると、アンプ９２４はアクティブ状態となって、入力端子９２４ｂに入力された電圧を出力端子９２４ｃから出力する。また、アンプ９２４は、低レベルの電圧を制御信号入力端子９２４ａに入力すると、ハイインピーダンス状態となる。

例えば、高レベルの電圧が端子９２０に入力されると、アンプ９２２はハイインピーダンス状態となるのに対し、アンプ９２４はアクティブ状態となるので、入出力端子９２６に入力する電圧は、アンプ９２４を介して入出力端子９１８から出力される。また、例えば、低レベルの電圧が端子９２０に入力されると、アンプ９２４はハイインピーダンス状態となるのに対し、アンプ９２２はアクティブ状態となるので、入出力端子９１８に入力する電圧は、アンプ９２２を介して入出力端子９２６から出力される。このように、入出力回路９０９は双方向通信が可能になる。

次に、以上説明した本実施の形態によるパチンコ機１００の特徴的構成について再度図１乃至図１９を参照しつつ説明する。
（１）本実施の形態によるパチンコ機１００は、
遊技制御用に動作する第一の遊技制御回路（例えば、基本回路４０２）と、
遊技制御用に動作する第二の遊技制御回路（例えば、基本回路５０２）と、
前記第一の遊技制御回路と前記第二の遊技制御回路とを通信可能に接続する信号線（例えば、信号線７０２）と、
前記信号線における第一の箇所（例えば、接続部７０４）に接続され、該信号線に加わる電圧の値を所定の電圧値にする第一の電圧降下回路（例えば、プルアップ抵抗７０１）と、
前記第一の箇所と前記第二の遊技制御回路の間の前記信号線における第二の箇所（例えば、接続部７０６）に接続され、該信号線に加わる電圧の値を所定の電圧値にする第二の電圧降下回路（例えば、プルアップ抵抗７０３）と、
前記第一の箇所と前記第二の箇所の間に接続されたバッファ回路（例えば、バッファＩＣ７００）と、
前記第一の電圧降下回路および前記第二の電圧降下回路に電力をそれぞれ供給する電源回路（例えば、電源制御部６６０）と、
を備えた遊技台であって、
前記第一の電圧降下回路は、第一の抵抗値（例えば、抵抗値Ｒ１ａ）を有し、
前記第二の電圧降下回路は、前記第一の抵抗値と異なる第二の抵抗値（例えば、抵抗値Ｒ２ａ）を有すること
を特徴とする。

当該構成を備えたパチンコ機１００によれば、一方の遊技制御回路を壊れ易くしたため、パチンコ機１００の検査工程が容易になる場合がある。例えば第二の遊技制御回路が壊れ易くなるよう構成した場合、電源異常が発生したときに第二の遊技制御回路を検査して異常がなければ、第一の遊技制御回路に異常が発生している割合が低いと考えられるため、第一の遊技制御回路の検査工程を省略または簡略化できるので、パチンコ機１００の検査に要する時間を短縮することができる場合がある。

（２）上記パチンコ機１００において、
前記第一の抵抗値は、前記第二の抵抗値より大きいこと
を特徴とする。

当該構成を備えたパチンコ機１００によれば、第二の遊技制御回路を第一の遊技制御回路より壊れ易くできる場合がある。

（３）上記パチンコ機１００において、
前記第一の遊技制御回路は、前記第二の遊技制御回路を制御すること
を特徴とする。

当該構成を備えたパチンコ機１００によれば、制御される側（例えば、第二の遊技制御回路）を壊れ易くして検査が容易になる場合がある。また、制御される側の回路（装置、部品）は制御する側よりも交換が容易な場合が多いため、パチンコ機１００のメンテナンス性の向上が図れる場合がある。

（４）上記パチンコ機１００において、
前記第一の遊技制御回路は、命令がオフの場合には高レベルの電圧を出力し、
前記第二の遊技制御回路は、命令がオフの場合には高レベルの電圧を入力すること
を特徴とする。

当該構成を備えたパチンコ機１００によれば、第二の遊技制御回路を第一の遊技制御回路より壊れ易くして、パチンコ機１００の検査が容易になる場合がある。

（５）上記パチンコ機１００において、
前記第一の遊技制御回路には表示装置（例えば、装飾図柄表示装置２０８）が接続され、
前記第二の遊技制御回路には音出力装置（例えば、スピーカ１２０）が接続されていること
を特徴とする。
（Ａ１）本実施の形態による遊技台は、
第一の制御回路（例えば、基本回路５０２）と、
第二の制御回路（例えば、基本回路４０２）と、
前記第一の制御回路と前記第二の制御回路とを通信可能に接続する信号線（例えば、信号線７０２）と、
前記信号線における第一の箇所（例えば、接続部７０６）に接続された第一の回路（例えば、プルアップ抵抗７０３を含む回路）と、
前記信号線における第二の箇所（例えば、接続部７０４）に接続された第二の回路（例えば、プルアップ抵抗７０１を含む回路）と、
前記第一の箇所と前記第二の箇所の間に接続された第三の回路（例えば、バッファＩＣ７００）と、
前記第一の回路に電力を少なくとも供給可能な電源回路（例えば、電源制御部６６０）と、
を備えた遊技台であって、
前記遊技台は、ぱちんこ機またはスロットマシンであり、
前記電源回路は、前記第二の回路に電力を少なくとも供給可能な回路であり、
前記信号線は、第一の信号線（例えば、信号線７０２ｂ）を少なくとも含んで構成された信号線であり、
前記信号線は、第二の信号線（例えば、信号線７０２ａ）を少なくとも含んで構成された信号線であり、
前記第二の箇所は、前記第一の箇所と前記第二の制御回路の間に位置する箇所であり、
前記第二の箇所は、前記第二の信号線の一部であり、
前記第一の箇所は、前記第一の信号線の一部であり、
前記第一の信号線は、前記第三の回路に接続された信号線であり、
前記第二の信号線は、前記第三の回路に接続された信号線であり、
前記第一の回路は、第一の抵抗値（例えば、抵抗値Ｒ２ａ）を少なくとも含んで構成された回路であり、
前記第二の回路は、第二の抵抗値（例えば、抵抗値Ｒ１ａ）を少なくとも含んで構成された回路であり、
前記第三の回路は、バッファ回路であり、
前記第一の抵抗と前記第二の抵抗は、抵抗値が異なる、
ことを特徴とする遊技台。
（Ａ２）
（Ａ１）に記載の遊技台であって、
前記第三の回路は、自身に入力された前記第一の信号線の電圧波形を少なくとも整形可能な回路である、
ことを特徴とする遊技台。
（Ａ３）
（Ａ１）または（Ａ２）に記載の遊技台であって、
前記第三の回路は、自身に入力された前記第二の信号線の電圧波形を少なくとも整形可能な回路である、
ことを特徴とする遊技台。
（Ａ４）
（Ａ１）乃至（Ａ３）のいずれか一項に記載の遊技台であって、
前記第一の回路は、前記第一の信号線に加わる電圧の値を第一の電圧値に降下可能な回路であり、
前記第二の回路は、前記第二の信号線に加わる電圧の値を第二の電圧値に降下可能な回路である、
ことを特徴とする遊技台。
（Ａ５）
（Ａ４）に記載の遊技台であって、
前記第一の電圧値と前記第二の電圧値とは異なる、
ことを特徴とする遊技台。
（Ａ６）
（Ａ１）乃至（Ａ５）のいずれか一項に記載の遊技台であって、
前記第一の抵抗の抵抗値は、第一の抵抗値であり、
前記第二の抵抗の抵抗値は、第二の抵抗値であり、
前記第一の抵抗値は、前記第二の抵抗値より大きい抵抗値である、
ことを特徴とする遊技台。
（Ａ７）
（Ａ１）乃至（Ａ６）のいずれか一項に記載の遊技台であって、
前記第一の制御回路は、命令がオフの場合には高レベルの電圧を出力する回路であり、
前記第二の制御回路は、命令がオフの場合には高レベルの電圧を入力する回路である、
ことを特徴とする遊技台。
（Ａ８）
（Ａ１）乃至（Ａ７）のいずれか一項に記載の遊技台であって、
発光手段（例えば、遊技盤用ランプ５３２）と、
表示手段（例えば、装飾図柄表示装置２０８）を備え、
前記第一の制御回路は、前記発光手段を少なくとも制御する回路であり、
前記第二の制御回路は、前記表示手段を少なくとも制御する回路である、
ことを特徴とする遊技台。
（Ａ９）
（Ａ１）乃至（Ａ８）のいずれか一項に記載の遊技台であって、
前記第一の回路は、信号線を少なくとも含んで構成された回路であり、
前記第二の回路は、信号線を少なくとも含んで構成された回路である、
ことを特徴とする遊技台。
（Ｂ１）本実施の形態による遊技台は、
発光手段（例えば、遊技盤用ランプ５３２や遊技台枠用ランプ５４２）と、
表示手段（例えば、装飾図柄表示装置２０８）と、
第一の制御回路（例えば、基本回路５０２）と、
第二の制御回路（例えば、基本回路４０２）と、
前記第一の制御回路と前記第二の制御回路とを通信可能に接続する信号線（例えば、信号線７０２）と、
前記信号線における第一の箇所（例えば、接続部７０６）に接続された第一の回路（例えば、プルアップ抵抗７０３を含む回路）と、
前記信号線における第二の箇所（例えば、接続部７０４）に接続された第二の回路（例えば、プルアップ抵抗７０１を含む回路）と、
前記第一の箇所と前記第二の箇所の間に接続された第三の回路（例えば、バッファＩＣ７００）と、
前記第一の回路に電力を少なくとも供給可能な電源回路（例えば、電源制御部６６０）と、
を備えた遊技台であって、
前記遊技台は、ぱちんこ機またはスロットマシンであり、
前記第一の制御回路は、前記発光手段を少なくとも制御する回路であり、
前記第二の制御回路は、前記表示手段を少なくとも制御する回路であり、
前記電源回路は、前記第二の回路に電力を少なくとも供給可能な回路であり、
前記信号線は、第一の信号線（例えば、信号線７０２ｂ）を少なくとも含んで構成された信号線であり、
前記信号線は、第二の信号線（例えば、信号線７０２ａ）を少なくとも含んで構成された信号線であり、
前記第二の箇所は、前記第一の箇所と前記第二の制御回路の間に位置する箇所であり、
前記第二の箇所は、前記第二の信号線の一部であり、
前記第一の箇所は、前記第一の信号線の一部であり、
前記第一の信号線は、前記第三の回路に接続された信号線であり、
前記第二の信号線は、前記第三の回路に接続された信号線であり、
前記第一の回路は、第一の抵抗値（例えば、抵抗値Ｒ２ａ）を少なくとも含んで構成された回路であり、
前記第二の回路は、第二の抵抗値（例えば、抵抗値Ｒ１ａ）を少なくとも含んで構成された回路であり、
前記第三の回路は、バッファ回路であり、
前記第一の抵抗と前記第二の抵抗は、抵抗値が異なる、
ことを特徴とする遊技台。
（Ｂ２）
（Ｂ１）に記載の遊技台であって、
前記第三の回路は、自身に入力された前記第一の信号線の電圧波形を少なくとも整形可能な回路である、
ことを特徴とする遊技台。
（Ｂ３）
（Ｂ１）または（Ｂ２）に記載の遊技台であって、
前記第三の回路は、自身に入力された前記第二の信号線の電圧波形を少なくとも整形可能な回路である、
ことを特徴とする遊技台。
（Ｂ４）
（Ｂ１）乃至（Ｂ３）のいずれか一項に記載の遊技台であって、
前記第一の回路は、前記第一の信号線に加わる電圧の値を第一の電圧値に降下可能な回路であり、
前記第二の回路は、前記第二の信号線に加わる電圧の値を第二の電圧値に降下可能な回路である、
ことを特徴とする遊技台。
（Ｂ５）
（Ｂ４）に記載の遊技台であって、
前記第一の電圧値と前記第二の電圧値とは異なる、
ことを特徴とする遊技台。
（Ｂ６）
（Ｂ１）乃至（Ｂ５）のいずれか一項に記載の遊技台であって、
前記第一の抵抗の抵抗値は、第一の抵抗値であり、
前記第二の抵抗の抵抗値は、第二の抵抗値であり、
前記第一の抵抗値は、前記第二の抵抗値より大きい抵抗値である、
ことを特徴とする遊技台。
（Ｂ７）
（Ｂ１）乃至（Ｂ６）のいずれか一項に記載の遊技台であって、
前記第一の制御回路は、命令がオフの場合には高レベルの電圧を出力する回路であり、
前記第二の制御回路は、命令がオフの場合には高レベルの電圧を入力する回路である、
ことを特徴とする遊技台。
（Ｂ８）
（Ｂ１）乃至（Ｂ７）のいずれか一項に記載の遊技台であって、
前記第一の回路は、信号線を少なくとも含んで構成された回路であり、
前記第二の回路は、信号線を少なくとも含んで構成された回路である、
ことを特徴とする遊技台。

遊技店舗のホール内には、種々の音声が鳴り渡っているため、パチンコ機１００から異常を知らせる音声が出力されているかどうかを確認し難い場合がある。このため、第一の遊技制御回路の方が壊れ易い構成の場合には、電源異常により例えば表示装置の表示が消えてしまい、この表示装置の動作異常によりパチンコ機１００の不具合発生を確認し易い
場合がある。また、第二の遊技制御回路の方が壊れ易い構成の場合には、表示装置で遊技の進行を確認できるので、第二の遊技制御回路が壊れていても遊技が続行可能になる場合がある。

本発明は、上記実施の形態に限らず、種々の変形が可能である。
上記実施例１乃至６では、第１副基板１６０が壊れ難く、第２副基板１６４が壊れ易くなっているが、本発明はこれに限られない。例えば、パチンコ機１００は、主制御部３００を構成する主基板１５６が壊れ易く、第１副基板１６０が壊れ難いように構成されていてもよい。例えば、電磁波を用いた不正な改造等により電源異常が発生した場合、主制御部３００が壊れるので、遊技者は遊技を続行できなくなる。これにより、不正改造の抑止力が働き、パチンコ機１００の不正改造を防止できる場合がある。また、遊技の続行ができなくなる不具合の多くは、例えば電源異常や主制御部３００の動作異常であるため、不具合箇所の発見が容易になる場合がある。

上記実施の形態では、電圧入力端子８０２、８０４、８０８、８１０および接続ノード８００、８０６、８１２に入力する電圧を生成する電圧生成回路は、別個独立に設けられているが、本発明はこれに限られない。例えば、ＣＰＵ４０４やバッファＩＣ７００等の電源電圧を生成する電圧生成回路は共通化され、プルアップ抵抗７０１、７０３、７３４に印加される電圧を生成する電圧生成回路は共通化されていてもよい。プルアップ抵抗７０１、７０３、７３４に印加する電圧の電圧生成回路に異常が発生した場合、接続部７０４、７０６、７３６の電圧はほぼ同時に高くなるものの、プルアップ抵抗７０１、７０３、７３４の抵抗値Ｒ１ａ、Ｒ２ａ、Ｒ３ａは所定の値に設定されて破損してよい回路や回路基板に接続された接続部７０４、７０６、７３４の電圧値Ｖ７０４、Ｖ７０６、Ｖ７３６ほど高くなるので、上記実施例１乃至６によるパチンコ機１００と同様の効果が得られる。

上記実施例１乃至６によるパチンコ機１００は、制御する側の第１副基板１６０に装飾図柄表示装置２０８が接続され、制御される側の第２副基板１６４にスピーカ１２０が接続されているが、本発明はこれに限られない。例えば、第１副基板１６０にスピーカ１２０が接続され、第２副基板１６４に装飾図柄表示装置２０８が接続されていてもよい。また、第１副基板１６０および第２副基板１６４には、装飾図柄表示装置２０８やスピーカ１２０の他に他の装置が接続されていてもよい。

また、第一または第二の電圧降下回路のうちの少なくとも一方は、プルアップ抵抗に用いる抵抗器の抵抗値を表すマークや数値が実際の抵抗値と異ならせていてもよい。例えば見た目上は第一の電圧降下回路としてのプルアップ抵抗の抵抗値より第二の電圧降下回路としてのプルアップ抵抗の抵抗値が高くなっているが、実際には前者のプルアップ抵抗の抵抗値より後者のプルアップ抵抗の抵抗値の方が低くなっている。この場合、遊技制御回路や回路基板が不正に入れ換えられると、本来破損し難い遊技制御回路や回路基板が破損し、本来破損し易い遊技制御回路や基板が破損しなくなる。このように、遊技制御回路は想定された壊れ方と異なる態様で壊れるので、この壊れ方から不正改造を発見し易くなる場合がある。

上記実施の形態では、第１副基板１６０と第２副基板１６４とのインタフェース部を例にとって説明したが、本発明はこれに限られない。例えば、主基板１５６と第１副基板１６０とのインタフェース部やＣＰＵ４０４とＶＤＰ４３４とのインタフェース部、その他各回路間や各基板間のインタフェース部にも本発明は適用できる。また、上記実施の形態によるパチンコ機１００とは異なる回路構成（例えば、デバイス制御用基板と、当該基板に接続された複数の演出制御用基板）を有しているパチンコ機であっても、当該デバイス制御回路基板と、複数の当該演出制御用基板とのそれぞれのインタフェース部に本発明は
適用できる場合がある。

上記実施の形態では、第一および第二の電圧降下回路としてプルアップ抵抗、すなわち抵抗器を例にとって説明したが、本発明はこれに限られない。例えば、第一および第二の電圧降下回路は、ダイオードやトランジスタであってもよい。例えば、トランジスタをオフ状態とすることにより、当該トランジスタは高抵抗素子として用いることができるので、上記実施の形態と同様の効果が得られる。

上記実施の形態では、インタフェース部にバッファＩＣ７００、７２８を有しているが、本発明はこれに限られない。接続部７０４と接続部７０６とが直結されない状態になっていれば、バッファＩＣに代えて、例えば直列接続された２個以上のインバータ回路やその他の所定の電子部品が当該インタフェース部に設けられていてもよい。

また、全てのプルアップ抵抗を全てプルダウン抵抗に代えたり、一部のプルアップ抵抗のみをプルダウン抵抗に代えたりしてもよい。

壊れ易くしたい遊技制御回路は、例えば電源基板等の他の回路基板の近くや遊技者に近い側等の電源異常が発生し易い位置に配置されてもよい。遊技制御回路の配置により壊れ易さを調整して検査が容易になる場合がある。

上記実施の形態では、遊技台の例としてパチンコ機を用いたが本発明はこれに限られない。本発明は、図２０に示すようなスロットマシン１０００にも適用可能である。
本発明に係る遊技台は、図２０に示す「複数種類の図柄が施され、回転駆動される複数のリール１００２と、リールの回転を指示するためのスタートレバー１００４と、各々のリールに対応して設けられ、リールの回転を個別に停止させるための停止ボタン１００６と、複数種類の役の内部当選の当否を抽選により判定する抽選手段（入賞役内部抽選）と、抽選手段の抽選結果に基づいてリールの回転の停止に関する停止制御を行うリール停止制御手段（リール停止制御処理）と、抽選手段の抽選結果に基づいて停止されたリールによって表示される図柄組合せが、内部当選した役に対応して予め定めた図柄組合せであるか否かの判定をする判定手段（入賞判定処理）と、図柄の停止態様が所定の入賞態様である場合、所定の入賞態様に対応する遊技媒体を払出す遊技媒体払出処理を行う払出制御手段（メダル払出処理１００８）と、に加え、抽選手段の抽選結果に基づいて演出を実行する演出手段１０１０を備え、この演出手段が、所定の遊技領域１０１２に球を発射する発射装置１０１４と、発射装置から発射された球を入球可能に構成された入賞口１０１６と、入賞口１０１６に入球した球を検知する検知手段１０１８と、検知手段１０１８が球を検知した場合に球を払出す払出手段１０２０と、所定の図柄(識別情報)を変動表示する可変表示装置１０２２と、可変表示装置１０２２を遮蔽する位置に移動可能なシャッタ１０２４と、所定動作態様で動作する可動体１０２６と、を備え、入賞口に遊技球が入って入賞することを契機として、可変表示装置１０２２が図柄を変動させた後に停止表示させて、遊技を演出するような演出装置１０１０、であるスロットマシン１０００」にも好適である。

本発明に係る遊技台は図２１（ａ）に示す、「紙幣投入口２００２に紙幣を投入し、ベット２００４およびスタート２００６操作に基づいて抽選を実行し、抽選結果を抽選結果表示装置２００８で表示し、当選時には特典コイン数を残クレジット数に加算し、キャッシュアウト２００９が選択された場合には、レシート発行機２０１０から残クレジット数に対応するコードが記載されたレシートを発行するカジノマシン２０００」であってもよい。

さらには、同図（ｂ）に示すように、本発明を実現する電子データを記憶する記憶部を
備えている携帯電話機３０００、同図（ｃ）に示すように、本発明を実現する電子データを記憶する記憶部を備えているポータブルゲーム機４０００、本発明を実現する電子データを記憶する記憶部を備えている家庭用テレビゲーム機５０００、に適用してもよい。

より具体的には、同図（ｂ）における携帯電話機３０００は、遊技者によって操作される操作部と、ゲームに関するデータを携帯電話回線を通じで取得するデータ取得部と、取得したゲームに関するデータ（本発明を実現する電子データ）を記憶する記憶部と、記憶部に記憶したデータと操作部の操作とに基づいてゲームの制御を行う制御部を備えている。

同図（ｃ）におけるポータブルゲーム機４０００は、遊技者によって操作される操作部と、ゲームに関するデータを所定の記憶媒体（ＤＶＤ等）から取得するデータ取得部と、取得したゲームに関するデータ（本発明を実現する電子データ）を記憶する記憶部と、記憶部に記憶したデータと操作部の操作とに基づいてゲームの制御を行う制御部を備えている。同図（ｄ）における家庭用テレビゲーム機５０００は、遊技者によって操作される操作部と、ゲームに関するデータを所定の記憶媒体（ＤＶＤ等）から取得するデータ取得部と、取得したゲームに関するデータ（本発明を実現する電子データ）を記憶する記憶部と、記憶部に記憶したデータと操作部の操作とに基づいてゲームの制御を行う制御部を備えている。

さらには、同図（ｅ）に示すように、本発明を実現する電子データを記憶したデータサーバ６０００に適用してもよい。このデータサーバ６０００からインタネット回線を介して同図（ｄ）に示す家庭用テレビゲーム機５０００に本発明を実現する電子データをダウンロードするような場合がある。

また、パチンコ機等の実機の動作を家庭用ゲーム機用として擬似的に実行するようなゲームプログラムにおいても、本発明を適用してゲームを実行することができる。その場合、ゲームプログラムを記録する記録媒体は、ＤＶＤ−ＲＯＭ、ＣＤ−ＲＯＭ、ＦＤ（フレキシブルディスク）、その他任意の記録媒体を利用できる。

さらに、本発明は、遊技台としてパチンコ機およびスロットマシンを例にあげたが、これに限るものではなく、アレンジボール遊技機や、じゃん球遊技機、スマートボール等に適用してもよい。
しかしながら、電源異常が発生した場合に、電子部品や回路基板が故障したか否かの検査が困難であった。
本発明の目的は、電源異常が発生した場合に電子部品や回路基板が故障したか否かの検査が容易な遊技台を提供することにある。
本発明によれば、電源異常が発生した場合に一部の電子部品や回路基板を壊れ易くしたため、遊技台の検査が容易になる。
上記実施の形態の遊技台は、例えば以下のように表現される。
（付記１）
遊技制御用に動作する第一の遊技制御回路と、
遊技制御用に動作する第二の遊技制御回路と、
前記第一の遊技制御回路と前記第二の遊技制御回路とを通信可能に接続する信号線と、
前記信号線における第一の箇所に接続され、該信号線に加わる電圧の値を所定の電圧値にする第一の電圧降下回路と、
前記第一の箇所と前記第二の遊技制御回路の間の前記信号線における第二の箇所に接続され、該信号線に加わる電圧の値を所定の電圧値にする第二の電圧降下回路と、
前記第一の箇所と前記第二の箇所の間に接続されたバッファ回路と、
前記第一の電圧降下回路および前記第二の電圧降下回路に電力をそれぞれ供給する電源回路と、
を備えた遊技台であって、
前記第一の電圧降下回路は、第一の抵抗値を有し、
前記第二の電圧降下回路は、前記第一の抵抗値と異なる第二の抵抗値を有すること
を特徴とする遊技台。
（付記２）
付記１記載の遊技台において、
前記第一の抵抗値は、前記第二の抵抗値より大きいこと
を特徴とする遊技台。
（付記３）
付記１または２に記載の遊技台において、
前記第一の遊技制御回路は、前記第二の遊技制御回路を制御すること
を特徴とする遊技台。
（付記４）
付記１乃至３のいずれか１項に記載の遊技台において、
前記第一の遊技制御回路は、命令がオフの場合には高レベルの電圧を出力し、
前記第二の遊技制御回路は、命令がオフの場合には高レベルの電圧を入力すること
を特徴とする遊技台。
（付記５）
付記１乃至４のいずれか１項に記載の遊技台において、
前記第一の遊技制御回路には表示装置が接続され、
前記第二の遊技制御回路には音出力装置が接続されていること
を特徴とする遊技台。
（付記６）
第一の制御回路と、
第二の制御回路と、
前記第一の制御回路と前記第二の制御回路とを通信可能に接続する信号線と、
前記信号線における第一の箇所に接続された第一の回路と、
前記信号線における第二の箇所に接続された第二の回路と、
前記第一の箇所と前記第二の箇所の間に接続された第三の回路と、
前記第一の回路に電力を少なくとも供給する電源回路と、
を備えた遊技台であって、
前記遊技台は、ぱちんこ機またはスロットマシンであり、
前記電源回路は、前記第二の回路に電力を少なくとも供給する回路であり、
前記信号線は、第一の信号線を少なくとも含んで構成された信号線であり、
前記信号線は、第二の信号線を少なくとも含んで構成された信号線であり、
前記第二の箇所は、前記第一の箇所と前記第二の制御回路の間に位置する箇所であり、
前記第二の箇所は、前記第二の信号線の一部であり、
前記第一の箇所は、前記第一の信号線の一部であり、
前記第一の信号線は、前記第三の回路に接続された信号線であり、
前記第二の信号線は、前記第三の回路に接続された信号線であり、
前記第一の回路は、第一の抵抗を少なくとも含んで構成された回路であり、
前記第二の回路は、第二の抵抗を少なくとも含んで構成された回路であり、
前記第三の回路は、バッファ回路であり、
前記第一の抵抗と前記第二の抵抗は、抵抗値が異なる、
ことを特徴とする遊技台。
（付記７）
付記６に記載の遊技台であって、
前記第三の回路は、自身に入力された前記第一の信号線の電圧波形を少なくとも整形可能な回路である、
ことを特徴とする遊技台。
（付記８）
付記６または７に記載の遊技台であって、
前記第三の回路は、自身に入力された前記第二の信号線の電圧波形を少なくとも整形可能な回路である、
ことを特徴とする遊技台。
（付記９）
付記６乃至８のいずれか一項に記載の遊技台であって、
前記第一の回路は、前記第一の信号線に加わる電圧の値を第一の電圧値に降下可能な回路であり、
前記第二の回路は、前記第二の信号線に加わる電圧の値を第二の電圧値に降下可能な回路である、
ことを特徴とする遊技台。
（付記１０）
付記９に記載の遊技台であって、
前記第一の電圧値と前記第二の電圧値とは異なる、
ことを特徴とする遊技台。
（付記１１）
付記６乃至１０のいずれか一項に記載の遊技台であって、
前記第一の抵抗の抵抗値は、第一の抵抗値であり、
前記第二の抵抗の抵抗値は、第二の抵抗値であり、
前記第一の抵抗値は、前記第二の抵抗値より大きい抵抗値である、
ことを特徴とする遊技台。
（付記１２）
付記６乃至１１のいずれか一項に記載の遊技台であって、
前記第一の制御回路は、命令がオフの場合には高レベルの電圧を出力する回路であり、
前記第二の制御回路は、命令がオフの場合には高レベルの電圧を入力する回路である、
ことを特徴とする遊技台。
（付記１３）
付記６乃至１２のいずれか一項に記載の遊技台であって、
発光手段と、
表示手段を備え、
前記第一の制御回路は、前記発光手段を少なくとも制御する回路であり、
前記第二の制御回路は、前記表示手段を少なくとも制御する回路である、
ことを特徴とする遊技台。
（付記１４）
付記６乃至１３のいずれか一項に記載の遊技台であって、
前記第一の回路は、信号線を少なくとも含んで構成された回路であり、
前記第二の回路は、信号線を少なくとも含んで構成された回路である、
ことを特徴とする遊技台。
（付記１５）
発光手段と、
表示手段と、
第一の制御回路と、
第二の制御回路と、
前記第一の制御回路と前記第二の制御回路とを通信可能に接続する信号線と、
前記信号線における第一の箇所に接続された第一の回路と、
前記信号線における第二の箇所に接続された第二の回路と、
前記第一の箇所と前記第二の箇所の間に接続された第三の回路と、
前記第一の回路に電力を少なくとも供給する電源回路と、
を備えた遊技台であって、
前記遊技台は、ぱちんこ機またはスロットマシンであり、
前記第一の制御回路は、前記発光手段を少なくとも制御する回路であり、
前記第二の制御回路は、前記表示手段を少なくとも制御する回路であり、
前記電源回路は、前記第二の回路に電力を少なくとも供給する回路であり、
前記信号線は、第一の信号線を少なくとも含んで構成された信号線であり、
前記信号線は、第二の信号線を少なくとも含んで構成された信号線であり、
前記第二の箇所は、前記第一の箇所と前記第二の制御回路の間に位置する箇所であり、
前記第二の箇所は、前記第二の信号線の一部であり、
前記第一の箇所は、前記第一の信号線の一部であり、
前記第一の信号線は、前記第三の回路に接続された信号線であり、
前記第二の信号線は、前記第三の回路に接続された信号線であり、
前記第一の回路は、第一の抵抗を少なくとも含んで構成された回路であり、
前記第二の回路は、第二の抵抗を少なくとも含んで構成された回路であり、
前記第三の回路は、バッファ回路であり、
前記第一の抵抗と前記第二の抵抗は、抵抗値が異なる、
ことを特徴とする遊技台。
（付記１６）
付記１５に記載の遊技台であって、
前記第三の回路は、自身に入力された前記第一の信号線の電圧波形を少なくとも整形可能な回路である、
ことを特徴とする遊技台。
（付記１７）
付記１５または１６に記載の遊技台であって、
前記第三の回路は、自身に入力された前記第二の信号線の電圧波形を少なくとも整形可能な回路である、
ことを特徴とする遊技台。
（付記１８）
付記１５乃至１７のいずれか一項に記載の遊技台であって、
前記第一の回路は、前記第一の信号線に加わる電圧の値を第一の電圧値に降下可能な回路であり、
前記第二の回路は、前記第二の信号線に加わる電圧の値を第二の電圧値に降下可能な回路である、
ことを特徴とする遊技台。
（付記１９）
付記１８に記載の遊技台であって、
前記第一の電圧値と前記第二の電圧値とは異なる、
ことを特徴とする遊技台。
（付記２０）
付記１５乃至１９のいずれか一項に記載の遊技台であって、
前記第一の抵抗の抵抗値は、第一の抵抗値であり、
前記第二の抵抗の抵抗値は、第二の抵抗値であり、
前記第一の抵抗値は、前記第二の抵抗値より大きい抵抗値である、
ことを特徴とする遊技台。
（付記２１）
付記１５乃至２０のいずれか一項に記載の遊技台であって、
前記第一の制御回路は、命令がオフの場合には高レベルの電圧を出力する回路であり、
前記第二の制御回路は、命令がオフの場合には高レベルの電圧を入力する回路である、
ことを特徴とする遊技台。
（付記２２）
付記１５乃至２１のいずれか一項に記載の遊技台であって、
前記第一の回路は、信号線を少なくとも含んで構成された回路であり、
前記第二の回路は、信号線を少なくとも含んで構成された回路である、
ことを特徴とする遊技台。

１００ パチンコ機
１３６ チャンスボタン
１６０ 第１副基板
１６４ 第２副基板
２０８ 装飾図柄表示装置
２０８ａ 左図柄表示領域
２０８ｂ 中図柄表示領域
２０８ｃ 右図柄表示領域
２０８ｄ 演出表示領域
２２６ 一般入賞口
２２８ 普図始動口
２３０ 特図１始動口
２３２ 特図２始動口
２３４ 可変入賞口
３００ 主制御部
４００ 第１副制御部
４０２、５０２ 基本回路
４０４、５０４ ＣＰＵ
５００ 第２副制御部
７００、７２８ バッファＩＣ
７０１、７０３、７３４ プルアップ抵抗
７０２、７０２ａ、７０２ｂ、７０２ｃ 信号線
７０４、７０６ 接続部
７０８、７１４ スイッチング回路
７１０、７１６ 抵抗
７１２、７１８ 内部抵抗
７３６、７３８ コンデンサ
７４０、７４２ ノイズフィルタ
８００、８０６、８１２ 接続ノード
８０２、８０４、８０８、８１０ 電圧入力端子
９０３、９０５ 出力回路
９０７ 入力回路
９０９ 入出力回路

Claims (8)

1. 発光手段と、
   表示手段と、
   第一の制御回路と、
   第二の制御回路と、
   前記第一の制御回路と前記第二の制御回路とを通信可能に接続する信号線と、
   前記信号線における第一の箇所に接続された第一の回路と、
   前記信号線における第二の箇所に接続された第二の回路と、
   前記第一の箇所と前記第二の箇所の間に接続された第三の回路と、
   前記第一の回路に電力を少なくとも供給する電源回路と、
   を備えた遊技台であって、
   前記遊技台は、ぱちんこ機またはスロットマシンであり、
   前記第一の制御回路は、前記発光手段を少なくとも制御する回路であり、
   前記第二の制御回路は、前記表示手段を少なくとも制御する回路であり、
   前記電源回路は、前記第二の回路に電力を少なくとも供給する回路であり、
   前記信号線は、第一の信号線を少なくとも含んで構成された信号線であり、
   前記信号線は、第二の信号線を少なくとも含んで構成された信号線であり、
   前記第二の箇所は、前記第一の箇所と前記第二の制御回路の間に位置する箇所であり、
   前記第二の箇所は、前記第二の信号線の一部であり、
   前記第一の箇所は、前記第一の信号線の一部であり、
   前記第一の信号線は、前記第三の回路に接続された信号線であり、
   前記第二の信号線は、前記第三の回路に接続された信号線であり、
   前記第一の回路は、第一の抵抗を少なくとも含んで構成された回路であり、
   前記第二の回路は、第二の抵抗を少なくとも含んで構成された回路であり、
   前記第三の回路は、バッファ回路であり、
   前記第一の抵抗と前記第二の抵抗は、抵抗値が異なる、
   ことを特徴とする遊技台。
2. 請求項１に記載の遊技台であって、
   前記第三の回路は、自身に入力された前記第一の信号線の電圧波形を少なくとも整形可能な回路である、
   ことを特徴とする遊技台。
3. 請求項１または２に記載の遊技台であって、
   前記第三の回路は、自身に入力された前記第二の信号線の電圧波形を少なくとも整形可能な回路である、
   ことを特徴とする遊技台。
4. 請求項１乃至３のいずれか一項に記載の遊技台であって、
   前記第一の回路は、前記第一の信号線に加わる電圧の値を第一の電圧値に降下可能な回路であり、
   前記第二の回路は、前記第二の信号線に加わる電圧の値を第二の電圧値に降下可能な回路である、
   ことを特徴とする遊技台。
5. 請求項４に記載の遊技台であって、
   前記第一の電圧値と前記第二の電圧値とは異なる、
   ことを特徴とする遊技台。
6. 請求項１乃至５のいずれか一項に記載の遊技台であって、
   前記第一の抵抗の抵抗値は、第一の抵抗値であり、
   前記第二の抵抗の抵抗値は、第二の抵抗値であり、
   前記第一の抵抗値は、前記第二の抵抗値より大きい抵抗値である、
   ことを特徴とする遊技台。
7. 請求項１乃至６のいずれか一項に記載の遊技台であって、
   前記第一の制御回路は、命令がオフの場合には高レベルの電圧を出力する回路であり、
   前記第二の制御回路は、命令がオフの場合には高レベルの電圧を入力する回路である、
   ことを特徴とする遊技台。
8. 請求項１乃至７のいずれか一項に記載の遊技台であって、
   前記第一の回路は、信号線を少なくとも含んで構成された回路であり、
   前記第二の回路は、信号線を少なくとも含んで構成された回路である、
   ことを特徴とする遊技台。

Images