JP2010115560A

JP2010115560A - 遊技制御装置

Info

Publication number: JP2010115560A
Application number: JP2010048624A
Authority: JP
Inventors: Makoto Hoya; 誠保谷
Original assignee: Sanyo Bussan Co Ltd
Current assignee: Sanyo Bussan Co Ltd
Priority date: 2010-03-05
Filing date: 2010-03-05
Publication date: 2010-05-27

Abstract

【課題】主基板から副基板への一方向通信のみが可能な場合、副基板にてデータが正常に受信されたか否かを主基板側で検知することが困難であった。
【解決手段】主基板４０にて遊技球の入賞に応じて遊技内容を制御しつつ、所定のコマンドデータを表示制御基板３４ｂに送信して図柄の表示制御を行わせるにあたり、同コマンドデータに応じたパルス信号を発生してフォトカプラ４０ｅの発光ダイオードＰＤ１を点滅させつつ、フォトトランジスタＰＴ１によるセンサ出力を利用して表示制御基板３４ｂ側にてフォトカプラ３４ｂ１の発光ダイオードＰＤ２を点滅させてコマンドデータを入力するとともに、フォトトランジスタＰＴ１によるセンサ出力に応じて変動する電圧レベルを監視して送信パルス信号と比較することにより、コマンドデータが異常送信されていないか否かを検知するようにした。
【選択図】図５

Description

本発明は、遊技制御装置に関し、特に、入賞口への遊技球の入賞に応じて遊技内容を制御しつつ送信データを送信する主基板と、伝送路を介してこの主基板から同送信データを受信して対応する処理を実行する副基板とを備えた遊技制御装置に関する。

いわゆるデジタル式パチンコ遊技機においては、スタートチャッカーに遊技球が入賞すると、液晶表示パネル等の表示器に表示された図柄の変動表示が開始され、大当たりの場合には大当たり図柄が揃って停止し、はずれの場合には大当たり図柄が揃わずして停止する。むろん、大当たり図柄で停止した場合、図柄停止後に電動式入賞口が開放され、入賞に応じて賞球が払い出される。

図柄表示にかかる具体的な機構としては、スタートチャッカーに遊技球が入賞すると、主基板がその入賞タイミングに応じて大当たり判定値を取得するとともに、表示器上の図柄を変動表示させるべく所定のコマンドを表示制御基板に送信する。この表示制御基板は、画像データを備えるなどして表示器の表示内容を制御可能であり、主基板からの上記コマンドを受信すると図柄を変動表示させる。そして、主基板は取得した大当たり判定値に基づいて大当たりと判定した場合、図柄を揃えて停止させるべくコマンドを送信し、これを受信した表示制御基板が図柄を揃えて停止させる。他方、はずれと判定した場合には、同様にコマンドを送信することによって図柄を揃えないで停止させる。

このように、表示器上の図柄の変動や停止などは主基板から送信されるコマンドによって制御されるが、主基板と表示制御基板等の副基板との間では、主基板側からの一方向通信のみが認められている。このため、主基板側から送信されたコマンドが副基板側で正常に受信されたか否かを判断する場合、一般的にはコマンドデータの末尾にチェックサムデータを付加し、副基板側で同チェックサムデータに基づいてコマンドを正常に受信できたか否かを判断するようにしていた。むろん、チェックサムデータを利用するとしても、主基板側で副基板側のコマンド受信状況を検知するのは困難であることに変わりはない。

一方、主基板側で副基板の動作状況を把握しなければならない場合がある。例えば、主基板から副基板に連続的にコマンドを送信する場合などにおいて、本来的には副基板側で各コマンドに対応した動作が行われているか否かを主基板側で判断しつつ順次コマンドを送信しなければならない。しかし、上述したように主基板側から副基板側のコマンド受信状況を検知することは困難であるため、主基板側では副基板側で正常にコマンドが受信されているものとみなして順次コマンドを送信するように構成されている。

上述した従来の遊技制御装置においては、次のような課題があった。

主基板から副基板にコマンドを連続して送信する場合において、副基板側でコマンドを正常に受信することができずに動作しない場合であっても、主基板側ではその異常を検出できずに順次コマンドを送信し続けてしまう可能性があった。

本発明は、上記課題にかんがみてなされたもので、入賞口への遊技球の入賞に応じて遊技内容を制御しつつ送信データを送信する主基板と、伝送路を介してこの主基板から同送信データを受信して対応する処理を実行する副基板とを備える場合において、主基板と副基板の間の通信エラーなどを主基板側で検出してより確実に遊技機の動作を制御することが可能な遊技制御装置の提供を目的とする。

上記目的を達成するため、請求項１にかかる発明は、入賞口への遊技球の入賞に応じて遊技内容を制御しつつ送信データに対応する電気信号を送信する主基板と、伝送路を介してこの主基板から同送信データを受信して対応する処理を実行する副基板とを備えた遊技制御装置であって、同副基板は、上記伝送路からの電気信号を入力する信号入力手段を備え、上記主基板は、上記送信データに対応して上記電気信号を発生する送信信号発生手段と、この送信信号発生手段によって上記電気信号が上記伝送路に供給される際に同伝送路における導通状況を判断する導通判断手段と、この導通判断手段の判断結果と上記送信データとを比較して上記副基板にて上記送信データが受信されたか否かを判断する伝送判定手段とを備えた構成としてある。

本発明によれば、主基板から副基板に送信データを送信する場合に、主基板側から同送信データに対応する電気信号を発生して伝送路に供給するとともに、その導通状況と実際の送信データとを比較して副基板にて同送信データが受信されたか否かを判断するようにしたため、例えば主基板側から副基板側への一方向通信に制限されている場合であっても主基板側で通信エラー等を検出することが可能な遊技制御装置を提供することができる。

本発明の一実施形態にかかる遊技制御装置を適用したパチンコ遊技機の正面図である。同パチンコ遊技機の背面図である。同パチンコ遊技機の要部にかかる電気的な接続形態を示す概略ブロック図である。同パチンコ遊技機の主基板にて実行される大当たり判定処理の処理手順を示すフローチャートである。同主基板と表示制御基板の構成を示す概略回路図である。コマンドデータの送信手順を示すフローチャートである。コマンドデータが複数のバイトデータによって構成されることを示す説明図である。コマンドデータをパラレル転送する場合における主基板と表示制御基板との接続形態を示す概略ブロック図である。変形例にかかる遊技制御装置に備えられた主基板と表示制御基板の構成を示す概略回路図である。別の変形例にかかる遊技制御装置に備えられた主基板と表示制御基板の構成を示す概略回路図である。別の変形例にかかる遊技制御装置に備えられた主基板と表示制御基板の構成を示す概略回路図である。

はじめに、本実施形態から抽出される発明について説明する。

入賞口への遊技球の入賞に応じて遊技内容を制御しつつ送信データに対応する電気信号を送信する主基板と、伝送路を介してこの主基板から同送信データを受信して対応する処理を実行する副基板とを備えた遊技制御装置であって、同副基板は、上記伝送路からの電気信号を入力する信号入力手段を備え、上記主基板は、上記送信データに対応して上記電気信号を発生する送信信号発生手段と、この送信信号発生手段によって上記電気信号が上記伝送路に供給される際に同伝送路における導通状況を判断する導通判断手段と、この導通判断手段の判断結果と上記送信データとを比較して上記副基板にて上記送信データが受信されたか否かを判断する伝送判定手段とを備えた遊技制御装置。

上記のように構成した発明においては、遊技機に適用されることを前提としており、入賞口に遊技球が入賞すると、主基板がその入賞に応じて遊技内容を制御しつつ、同主基板側の送信信号発生手段が送信データに対応する電気信号を発生して伝送路に供給する。すると、副基板が信号入力手段を介して同伝送路から上記送信データを受信して対応する処理を実行する。このとき、主基板側の導通判断手段が上記伝送路における導通状況を判断し、伝送判定手段がその判断結果と送信データとを比較して副基板にて送信データが受信されたか否かを判断する。

例えば、主基板と副基板との間で双方向通信が可能であれば、主基板は副基板にデータを送信した後、同副基板側から「ＡＣＫ」や「ＮＡＫ」等のレスポンスを受け取ることが可能であり、副基板側でデータが受信されたか否かを判断することができる。しかし、主基板から副基板への一方向通信のみが可能である場合、直接的には副基板側のデータ受信状況は主基板側では判断し得ないところ、本発明によれば伝送路の導通状況を判断し、その判断結果と送信データを比較することによって副基板側で送信データが受信されたか否かを間接的に判断する。

ここにおける送信信号発生手段は、送信信号に対応する電気信号を送信することができればよく、例えば、送信データのビットストリームに対応したパルス信号を発生する場合などがこれに該当する。むろん、かかる場合において、シリアル伝送、パラレル伝送などの伝送形態は任意であり、いずれの伝送形態をも採用しうるものである。また、データの送信単位毎にパリティビットなどのチェックサムビットを付加して送信するようにしてもかまわない。

かかる送信信号発生手段によって伝送路に電気信号が供給され、副基板側の信号入力手段が同電気信号を入力すると、同伝送路の導通状況が変化するので、導通判断手段はその導通状況を判断することになる。例えば、主基板および副基板のそれぞれに発光ダイオードとフォトトランジスタとから構成されるフォトカプラを配設する。そして、主基板側の発光ダイオードに上記パルス信号を出力するとともに、同主基板側のフォトトランジスタにてコレクタ端子を所定の抵抗を介してプルアップ接続しつつエミッタ端子を副基板側の発光ダイオードに接続する。

すると、出力パルス信号に応じて主基板側のフォトトランジスタにてコレクタ−エミッタ間が導通するため、エミッタ端子から上記出力パルス信号と同一波形のパルス信号が出力され、これに応じて副基板側の発光ダイオードが点滅して同副基板側のフォトトランジスタのコレクタ−エミッタ間が導通する。この副基板側においてもフォトトランジスタのコレクタ端子をプルアップ接続しておけば、エミッタ端子から上記同一波形のパルス信号が取り出されることになり、かかる回路構成をもって信号入力手段を構成する。一方、主基板側のフォトトランジスタが導通すると、同主基板側のプルアップ抵抗とコレクタ端子間の電圧レベルがハイレベルからローレベルに反転するため、導通判断手段としてはその電圧レベルの変化に基づいて導通状況を判断すればよい。

また、別の一例として、一旦、副基板側に導入された電気信号をそのまま主基板側に折り返し、主基板側で同電気信号を検知する構成としてもよい。

むろん、前者において伝送判定手段は、実際に発生した電気信号と、上記電圧レベルの変動状況とが一致しているか否かを判断すればよいし、後者において伝送判定手段は、実際に発生した電気信号と、副基板側で折り返して入力される電気信号とが一致しているか否かを判断すればよい。なお、後者の場合、表面上は副基板側から主基板側に電気信号の入力があるが、主基板側からみれば、単に自己の発生した電気信号をそのまま折り返して入力しているのみであり、主基板から副基板への一方向通信であると言える。

以下、図面にもとづいて本発明の実施形態を説明する。

図１は、本発明の一実施形態にかかる遊技制御装置を適用したパチンコ遊技機を正面図により示しており、図２は、同パチンコ遊技機を背面図により示しており、図３は、同パチンコ遊技機の要部にかかる電気的な接続形態を概略ブロック図により示している。

図において、パチンコ遊技機１０の正面右下方に設置された操作ハンドル２１を回動させると、背面側に設置された遊技球発射機構２２の駆動モータ２２ａが通電される。そして、回動可能に支持されるとともに一側端を打球力調節バネ２２ｂにより牽引された打球杆２２ｃは、この駆動モータ２２ａの駆動力を利用して所定範囲内で往復動を繰り返し、Ｌ字形に屈曲された先端部分にて遊技球を略連続して打球する。なお、操作ハンドル２１の回動角に応じて打球力調節バネ２２ｂは伸縮するようになっており、これにより打球力が調節できるようになっている。このようにして概ね連続的に発射される遊技球は、遊技盤３０の盤面にて略円弧状に形成された誘導レール３１に従って遊技領域３２に導出される。

遊技領域３２の中程にはスタートチャッカー３３が配設されており、上記のようにして遊技領域３２に導出された遊技球がスタートチャッカー３３に入賞すると、所定のスタートチャッカースイッチ３３ａにてその入賞が検出される。一方、遊技盤３０の背面側に設置された主基板４０には、ＣＰＵ４０ａやＲＯＭ４０ｂやＲＡＭ４０ｃなどが備えられており、スタートチャッカースイッチ３３ａにて遊技球の入賞が検出されると、ＣＰＵ４０ａがその入賞タイミングで所定の乱数を取得してＲＡＭ４０ｃに格納する。より具体的には、ＣＰＵ４０ａはＲＯＭ４０ｂやＲＡＭ４０ｃを適宜使用しつつ、所定のクロックに基づいて図４などに示す大当たり判定処理を実行しており、スタートチャッカースイッチ３３ａにて入賞が検出されると割り込みで乱数を取得し、最大で四個までの乱数をＲＡＭ４０ｃに格納する。なお、本実施形態における主基板４０は基板ボックス４１に収容して容易に開放できないようにしてあり、これによって主基板４０に対する不正な細工を防止している。

上記のようにして取得された乱数がＲＡＭ４０ｃに格納されると、ＣＰＵ４０ａはステップＳ１１０にて検知し、ステップＳ１２０でＲＡＭ４０ｃに格納された乱数を先入れ先出しの原理に従って取り出すとともに、所定のコマンドデータを液晶表示ユニット３４に送信する。この液晶表示ユニット３４は、図１および図２に示すように、前面にて遊技盤３０の中程にて視認可能に露出する液晶パネル３４ａを備えるとともに、遊技盤３０の背面側に延在してケーブル５０の両端に形成されたコネクタ５１，５１によって主基板４０と接続されており、このケーブル５０を介して上記コマンドデータが送信される。すると、液晶表示ユニット３４に備えられた表示制御基板３４ｂが同コマンドデータを受信し、液晶パネル３４ａの表示内容を変動させる。具体的には、表示制御基板３４ｂは、所定の画像データを備えており、図１に示すように液晶パネル３４ａに横並びに三つの図柄を表示させることが可能であり、上記コマンドデータに基づいてかかる図柄を変動表示させる。

ステップＳ１３０では取り出した乱数に基づいて大当たりか否かを判定し、大当たりと判定した場合には同様にコマンドデータを送出することにより、図柄を揃えて停止させるように表示制御基板３４ｂに指示し、図柄の停止後に電動式入賞口であるアタッカー３５を開放するなどの大当たり処理を実行する。他方、ステップＳ１３０において大当たりではないと判定した場合、ステップＳ１６０にて同様にコマンドデータを送出することにより、図柄を揃えないで停止させるように表示制御基板３４ｂに指示する。そして、図柄の停止後にステップＳ１１０に戻り、ＲＡＭ４０ｃに乱数が格納されていれば同乱数を取り出して同様の処理を繰り返して実行する。

ところで、主基板４０と表示制御基板３４ｂなどの副基板との間では、主基板４０側からの一方向通信しか認められていない。従って、通信時において主基板４０は、表示制御基板３４ｂ側から「ＡＣＫ」や「ＮＡＫ」等のレスポンスを受け取ることができず、主基板４０側で同表示制御基板３４ｂがコマンドデータを正常に受信したか否かを判断することは困難である。そこで、本実施形態においては、主基板４０と表示制御基板３４ｂとを図５に示すような構成で接続し、これによって両者間の通信エラーなどを主基板４０側で検知するようにしてある。

同図において、ＣＰＵ４０ａは入出力ポート４０ｄを介して上記コマンドデータをパルス信号として出力可能であり、その信号出力路にはフォトカプラ４０ｅを構成する発光ダイオードＰＤ１のアノードを接続するとともに、同発光ダイオードＰＤ１のカソードを抵抗Ｒ１を介して接地してある。そして、フォトカプラ４０ｅを構成するフォトトランジスタＰＴ１のコレクタ端子には抵抗Ｒ２を介して電圧（＋Ｖ）を供給するとともに、同抵抗Ｒ２とコレクタ端子との間で電線路を分岐させて入出力ポート４０ｄに接続してある。むろん、本実施形態においては、これらの回路構成が全体として送信信号発生手段を構成する。

一方、上記フォトトランジスタＰＴ１のエミッタ端子は、表示制御基板３４ｂ側のフォトカプラ３４ｂ１を構成する発光ダイオードＰＤ２のアノードに接続してあり、同発光ダイオードＰＤ２のカソード側は共通帰線を利用して接地してある。また、フォトカプラ３４ｂ１を構成するフォトトランジスタＰＴ２のコレクタ端子側に抵抗Ｒ３を介して電圧（＋Ｖ）を供給し、エミッタ端子側を入力ポート３４ｂ２に接続するとともに、抵抗Ｒ４を介してプルダウン接続してある。

かかる構成とすることにより、主基板４０側の入出力ポート４０ｄを介して上記コマンドデータに対応したパルス信号が出力されると、そのパルス持続期間に限って発光ダイオードＰＤ１に電流が流れて発光し、この発光に応じてフォトトランジスタＰＴ１のコレクタ−エミッタ間に電流が流れる。すると、表示制御基板３４ｂ側の発光ダイオードＰＤ２にも電流が流れて発光することになり、この発光に応じてフォトトランジスタＰＴ２のコレクタ−エミッタ間に電流が流れる。従って、表示制御基板３４ｂ側の入力ポート３４ｂ２には、主基板４０側の入出力ポート４０ｄから出力されたパルス信号と同一波形のパルス信号、すなわち、コマンドデータが供給されることになり、ＣＰＵ３４ｂ３が同コマンドデータに基づいてＲＯＭ３４ｂ４やＲＡＭ３４ｂ５などを適宜使用しつつ、上記のようにして図柄の表示制御を行う。むろん、本実施形態においては、上記のフォトカプラ３４ｂ１と、入力ポート３４ｂ２が信号入力手段を構成する。

フォトトランジスタＰＴ１のコレクタ−エミッタ間が導通して発光ダイオードＰＤ２に電流が流れるとき、同発光ダイオードＰＤ２の電圧降下分を無視すれば、抵抗Ｒ２とフォトトランジスタＰＴ１間の電圧レベルがハイレベルからローレベルに反転することになり、入出力ポート４０ｄには出力パルス信号と反対極性のパルス信号が入力される。従って、入力パルス信号と出力パルス信号とが一致しているか否かを検知することにより、コマンドデータが表示制御基板３４ｂ側に異常送信されていないか否かを間接的に判断することが可能となる。

そこで、ＣＰＵ４０ａは、上記大当たり判定処理におけるステップＳ１２０，Ｓ１４０，Ｓ１６０にて図６のフローチャートに従ってコマンドデータを送信する。同図において、まずステップＳ２１０では所定の送信ポインタに「０」をセットする。より詳しくは、ここで送信しようとするコマンドデータは、図７に示すように複数のバイトデータ（ｄａｔａＮ；Ｎ＝０〜９）で構成されており、送信ポインタを利用して各バイトデータ単位にコマンドデータを送信することを前提としている。むろん、送信ポインタにセットする値は各バイトデータに対応しており、ステップＳ２１０の処理は先頭のバイトデータを送信対象データとしていることに他ならない。

次なるステップＳ２２０では送信ポインタにセットされたバイトデータを送信する。すなわち、入出力ポート４０ｄを介して同バイトデータに対応したパルス信号が出力される。すると、上述したようにフォトカプラ４０ｅの発光ダイオードＰＤ１には同バイトデータに対応するパルス信号に応じて電流が流れてフォトトランジスタＰＴ１のコレクタ−エミッタ間に電流が流れ、入出力ポート４０ｄには出力パルス信号と反対極性のパルス信号が入力される。ステップＳ２３０においては、上述したようにして入出力ポート４０ｄからの入力パルス信号に基づいてバイトデータが異常送信されたか否かを判断する。ここで、異常送信ではないと判断した場合には、ステップＳ２４０にて送信ポインタにセットされた値に基づいて最後のバイトデータであるか否かを検知し、最後でない場合はステップＳ２５０で送信ポインタの値を「１」だけ加算してステップＳ２２０に戻り、最後のバイトデータを送信するまで同様の処理を繰り返す。

一方、ステップＳ２３０にて異常送信であると判断した場合には、通信エラーが発生したものとしてステップＳ２６０で所定の通信エラー処理を実行して処理を中断する。むろん、この通信エラー処理としては、各種形態のものを適用可能であって特に限定されない。その一例として、エラー音を発して遊技者に通知するとともに、遊技機１０の動作を停止させるなどの処理を適用することができる。

このように、本実施形態によれば、コマンドデータ送信時の通信エラーを主基板４０側で検知することができるため、通信エラー発生時に主基板４０側で遊技機１０の動作を強制的に停止させるなどの適切なエラー処理を行うことができ、より確実にパチンコ遊技機の動作を制御することが可能となる。

以上のように、本実施形態においては、主基板４０側のＣＰＵ４０ａがＲＯＭ４０ｂやＲＡＭ４０ｃを適宜使用しつつ、入出力ポート４０ｄを介して信号伝送路の電圧レベルに応じた入力パルス信号を検知し、同入力パルス信号と出力パルス信号とを比較することにより、コマンドデータが異常送信されていないか否かを検知しており、これらの回路構成が全体として導通判断手段および伝送判定手段を構成する。

ところで、本実施形態においては、コマンドデータをシリアル転送する場合に適用されることを前提としているが、むろん、パラレル転送する場合にも適用可能である。この場合、図８に示すように、主基板４０と表示制御基板３４ｂのそれぞれに、バイト幅分に対応して八つのフォトカプラ４０ｅ，３４ｂ１を配設してバイトデータをパラレル転送すればよい。むろん、パリティビットなどのチェックサムビットを付加する場合には、同チェックサムビット分だけフォトカプラ４０ｅ，３４ｂ１をさらに増設すればよい。

また、本実施形態においては、主基板４０側と表示制御基板３４ｂ側で一対のフォトカプラ４０ｅ，３４ｂ１を用いる構成としてあるが、むろん、かかる構成に限られることはなく、適宜変更可能である。例えば、図９に示すものにおいては、入出力ポート４０ｄからのパルス信号出力路に副基板３４ｂ側にて発光ダイオードＰＤ２のアノードに接続するとともに、カソード側を共通帰線を利用して主基板側に折り返し、抵抗Ｒ５を介して接地する。そして、抵抗Ｒ５の前段側にて電線路を分岐させて入出力ポート４０ｄに接続する。ここで、同様に表示制御基板３４ｂ側の発光ダイオードＰＤ２の電圧降下分を無視すると、出力パルス信号に同期するように入出力ポート４０ｄにパルス信号が入力されるので、この入力パルス信号を用いてコマンドデータが異常送信されていないか否かを判断すればよい。また、図１０に示すように、主基板４０側にて入出力ポート４０ｄからのパルス信号出力路に抵抗Ｒ６を介在させるとともに、抵抗Ｒ６の後段側にて電線路を分岐させて入出力ポート４０ｄに折り返すように接続してもよい。

さらに、フォトカプラ４０ｅ，３４ｂ１のいずれも用いずして構成することも可能である。例えば、図１１に示すものにおいては、主基板４０側の入出力ポート４０ｄから出力されたコマンドデータを表示制御基板３４ｂ側で入力バッファ３４ｂ６を経由させて入力ポート３４ｂ２に入力する。そして、この入力バッファ３４ｂ６と入力ポート３４ｂ２の間の電線路を分岐して折り返すように主基板４０側の入出力ポート４０ｄに接続する。なお、図１１において、入力ポート３４ｂ２は共通帰線を利用して主基板４０側にて接地してあり、これによって主基板４０側とグランドレベルを一致させている。ここにおいてコマンドデータ送信時には、ＣＰＵ４０ａが入出力ポート４０ｄを介して出力したコマンドデータと、表示制御基板３４ｂ側から折り返して入力されるコマンドデータとを比較し、両者が一致しないと判断される場合に通信エラーと判断する。この場合、表面上は表示制御基板３４ｂから主基板４０にデータの入力があることになるが、実質的には両者の間で通信が行われている訳ではなく、主基板４０から表示制御基板３４ｂ側への一方向通信であることに変わりはない。

このように、主基板４０にて遊技球の入賞に応じて遊技内容を制御しつつ、所定のコマンドデータを表示制御基板３４ｂに送信して図柄の表示制御を行わせるにあたり、同コマンドデータに応じたパルス信号を発生してフォトカプラ４０ｅの発光ダイオードＰＤ１を点滅させつつ、フォトトランジスタＰＴ１によるセンサ出力を利用して表示制御基板３４ｂ側にてフォトカプラ３４ｂ１の発光ダイオードＰＤ２を点滅させてコマンドデータを入力するとともに、フォトトランジスタＰＴ１によるセンサ出力に応じて変動する電圧レベルを監視して送信パルス信号と比較することにより、コマンドデータが異常送信されていないか否かを検知するようにしたため、主基板４０側から表示制御基板３４ｂへの一方向通信に制限されている場合であっても、主基板４０側で通信エラー等を検出することが可能な遊技制御装置を提供することができる。

１０…パチンコ遊技機
２１…操作ハンドル
２２…遊技球発射機構
２２ａ…駆動モータ
２２ｂ…打球力調節バネ
２２ｃ…打球杆
３０…遊技盤
３１…誘導レール
３２…遊技領域
３３…スタートチャッカー
３３ａ…スタートチャッカースイッチ
３４…液晶表示ユニット
３４ａ…液晶パネル
３４ｂ…表示制御基板
３４ｂ１…フォトカプラ
３４ｂ２…入力ポート
３４ｂ３…ＣＰＵ
３４ｂ４…ＲＯＭ
３４ｂ５…ＲＡＭ
３５…アタッカー
４０…主基板
４０ａ…ＣＰＵ
４０ｂ…ＲＯＭ
４０ｃ…ＲＡＭ
４０ｄ…入出力ポート
４０ｅ…フォトカプラ
４１…基板ボックス
５０…ケーブル
５１…コネクタ
ＰＤ１，ＰＤ２…発光ダイオード
ＰＴ１，ＰＴ２…フォトトランジスタ
Ｒ１〜Ｒ４…抵抗

Claims

入賞口への遊技球の入賞に応じて遊技内容を制御しつつ送信データに対応する電気信号を送信する主基板と、伝送路を介してこの主基板から同送信データを受信して対応する処理を実行する副基板とを備えた遊技制御装置であって、
上記副基板は、
上記伝送路からの電気信号を入力する信号入力手段を備え、
上記主基板は、
上記送信データに対応して上記電気信号を発生する送信信号発生手段と、
この送信信号発生手段によって上記電気信号が上記伝送路に供給される際に同伝送路における導通状況を判断する導通判断手段と、
この導通判断手段の判断結果と上記送信データとを比較して上記副基板にて上記送信データが受信されたか否かを判断する伝送判定手段とを具備することを特徴とする遊技制御装置。