JP5674955B2 - 複数ループ対称インダクタ - Google Patents

Description

発明の分野
１以上の実施形態は、一般的にインダクタに関し、より特定的には、集積回路で実施されるインダクタに関する。

背景
インダクタは、電子フィルタおよび共振回路を実施するために有用である。しかしながら、集積回路におけるインダクタは、必要とされるインダクタンスを得るために大きな面積を占め、高い品質因子Ｑを有するインダクタは、集積回路で実施するのが難しい。

１以上の実施形態は、上記の課題の１以上に対処し得る。

概要
一実施形態では、対称インダクタは、集積回路のそれぞれの導電層中に半ループ対を含み得る。各半ループ対は、それぞれの導電層中に第１および第２の半ループを含み得る。この実施形態では、対称インダクタは、第１の導電層中の第１および第２の端子電極と、第２の導電層中のセンタータップ電極とをさらに含み得る。第１の端子電極およびセンタータップ電極は、各半ループ対の第１の半ループを含む第１の一連の組合せを介して結合され得る。第２の端子電極およびセンタータップ電極は、各半ループ対の第２の半ループを含む第２の一連の組合せを介して結合され得る。

この実施形態では、それぞれの導電層は、集積回路の異なる金属層であり得る。センタータップ電極は、半ループ対の一つの第１および第２の半ループを分離し得、半ループ対の一つは、第２の導電層中にあり得る。それぞれの非導電性領域は、半ループ対のそれぞれの導電層中の各半ループ対を分離し得る。対称インダクタは、半ループ対の第１の半ループ対の第１の半ループと、追加の半ループ対の第１の半ループとの間にクロスオーバー接続を含み得る。クロスオーバー接続および追加の半ループ対は、第１の半ループ対のそれぞれの導電層上に配置され得、追加の半ループ対は、第１の半ループ対内に配置され得る。センタータップ電極およびクロスオーバー接続は、半ループ対の第１および第２の半ループをさらに分離し得る。半ループ対のそれぞれの非導電性領域中を除いて、半ループ対は、集積回路の２つの横方向寸法にともに延在する。

この実施形態では、半ループ対は、互いに垂直な２つの横方向寸法に実質的にともに延在し得、半ループ対は、２つの横方向寸法の両方に垂直な別の寸法に沿って分離され得る。各第１の半ループは、第１の導電層から第２の導電層の第１の順での第１の一連の組合せにおいて接続され得、各第２の半ループは、第１の導電層から第２の導電層の第２の順での第２の一連の組合せにおいて接続され得、それぞれの導電層の第１および第２の順は、同一であり得る。第１および第２の端子電極は、それぞれ、対称インダクタの第１および第２の側にあり得、各々の半ループ対の第１および第２の半ループの各々は、第１および第２の側の一方側にあり得、各第１の半ループを有する第１の一連の組合せは、第１の側から始まり得、第２の側と第１の側との間に交互にあり得、各第２の半ループを有する第２の一連の組合せは、第２の側から始まり得、第１の側と第２の側との間に交互にあり得る。

この実施形態では、第１および第２の端子電極は、それぞれ、対称インダクタの第１および第２の側にあり得、半ループ対の各々の第１および第２の半ループの各々は、第１および第２の側の一方側にあり得、各第１の半ループを有する第１の一連の組合せは、第１の側から始まり得、第２の側と第１の側との間に交互にあり得、各第２の半ループを有する第２の一連の組合せは、第２の側から始まり得、第１の側と第２の側との間に交互にあり得る。半ループ対は、第１および第２の半ループ対を含み得、第１の端子電極は、第１の半ループ対の第１の半ループおよび第２の半ループ対の第１の半ループの順での第１の一連の組合せを介して、センタータップ電極に連結され得、第１の半ループ対の第１の半ループは、対称インダクタの２つの側の第１の側の第１の導電層中にあり得、第２の半ループ対の第１の半ループは、２つの側の第２の側の第２の導電層中にあり得、第２の端子電極は、第１の半ループ対の第２の半ループおよび第２の半ループ対の第２の半ループの順での第２の一連の組合せを介して、センタータップ電極に連結され得、第１の半ループ対の第２の半ループは、第２の側の第１の導電層中にあり得、第２の半ループ対の第２の半ループは、第１の側の第２の導電層中にあり得、第２および第１の導電層は、それぞれ、集積回路中に順に配置される下側および上側導電層であり得る。

この実施形態では、半ループ対は、第１、第２、および第３の半ループ対を含み得、第１の端子電極は、第１の半ループ対の第１の半ループ、第２の半ループ対の第１の半ループ、および第３の半ループ対の第１の半ループの順での第１の一連の組合せを介して、センタータップ電極に結合され得る。第１の半ループ対の第１の半ループは、対称インダクタの２つの側の第１の側の第１の導電層中にあり得、第２の半ループ対の第１の半ループは、２つの側の第２の側のそれぞれの導電層中にあり得、第３の半ループ対の第１の半ループは、第１の側の第２の導電層中にあり得る。第２の端子電極は、第１の半ループ対の第２の半ループ、第２の半ループ対の第２の半ループ、および第３の半ループ対の第２の半ループの順での第２の一連の組合せを介して、センタータップ電極に結合され得る。第１の半ループ対の第２の半ループは、第２の側の第１の導電層中にあり得、第２の半ループ対の第２の半ループは、第１の側のそれぞれの導電層中にあり得、第３の半ループ対の第２の半ループは、第２の側の第２の導電層中にあり得る。

この実施形態では、第２の導電層、第２の半ループ対のそれぞれの導電層、および第１の導電層は、それぞれ、順に集積回路中に配置される下側、中間、および上側導電層であり得る。第２の半ループ対のそれぞれの導電層、第２の導電層、および第１の導電層は、それぞれ、順に集積回路中に配置される下側、中間、および上側導電層であり得る。

この実施形態では、半ループ対は、第１、第２、および第３の半ループ対を含み得、第１および第２の半ループ対は、それぞれ、ともに第１の導電層で実施される外側および内側半ループ対であり得、第３の半ループ対は、第２の導電層で実施され得、第１の端子電極は、第１の半ループ対の第１の半ループ、第２の半ループ対の第１の半ループ、および第３の半ループ対の第１の半ループの順での第１の一連の組合せを介して、センタータップ電極に結合され得る。第１の半ループ対の第１の半ループは、対称インダクタの２つの側の第１の側の第１の導電層中にあり得、第２の半ループ対の第１の半ループは、２つの側の第２の側の第１の導電層中にあり得、第３の半ループ対の第１の半ループは、第１の側の第２の導電層中にあり得る。第２の端子電極は、第１の半ループ対の第２の半ループ、第２の半ループ対の第２の半ループ、および第３の半ループ対の第２の半ループの順での第２の一連の組合せを介して、センタータップ電極に結合され得る。第１の半ループ対の第２の半ループは、第２の側の第１の導電層中にあり得、第２の半ループ対の第２の半ループは、第１の側の第１の導電層中にあり得、第３の半ループ対の第２の半ループは、第２の側の第２の導電層中にあり得る。

この実施形態では、第３の半ループ対の第１の半ループは、第２の導電層および第３の導電層の両方において第１の側で実施され得、第３の半ループ対の第２の半ループは、第２の導電層および第３の導電層の両方において第２の側で実施され得る。

対称インダクタの別の実施形態は、集積回路の導電層中に半ループ対を含み得、半ループ対の各々は、導電層の一つの中に第１および第２の半ループを含み得る。さらに、対称インダクタは、ともに導電層の第１の導電層中にある第１および第２の端子電極を含み得、第１および第２の端子電極は、それぞれ、対称インダクタの第１および第２の側に配置され得、対称インダクタはさらに、導電層の第２の導電層中にセンタータップ電極を含み得、センタータップ電極は、第１および第２の側の間の対称軸に沿って配置され得、第１の端子電極およびセンタータップ電極は、半ループ対の各々の第１の半ループの第１の一連の組合せを介して結合され得、第２の端子電極およびセンタータップ電極は、半ループ対の各々の第２の半ループの第２の一連の組合せを介して結合され得る。

この実施形態では、第１の一連の組合せにおける各第１の半ループは、第１の側から始まって第１の側と第２の側との間に交互にあり得、第２の一連の組合せにおける各第２の半ループは、第２の側から始まって第１の側と第２の側との間に交互にあり得る。各半ループ対の第１の半ループが第１の一連の組合せに現われる位置は、半ループ対の第２の半ループが第２の一連の組合せに現われる位置に一致し得る。

対称インダクタを形成する方法の一実施形態は、集積回路のそれぞれの導電層中に半ループ対を形成するステップを含み、各半ループ対は、それぞれの導電層中に第１および第２の半ループを含み、方法はさらに、ともにそれぞれの導電層の第１の導電層中にある、第１および第２の端子電極を形成するステップと、それぞれの導電層の第２の導電層中にセンタータップ電極を形成するステップと、半ループ対の各々の第１の半ループの第１の一連の組合せを用いて、第１の端子電極とセンタータップ電極とを結合するステップと、半ループ対の各々の第２の半ループの第２の一連の組合せを用いて、第２の端子電極とセンタータップ電極とを結合するステップとを含み得る。この実施形態では、それぞれの導電層は、集積回路の異なる金属層である。

さまざまな他の実施形態は、以下の詳細な説明および請求の範囲に記載されることが認識されるであろう。

開示される実施形態のさまざまな局面および利点が、次の詳細な説明を検討し、かつ図面を参照すると明らかになるであろう。

一実施形態に従う２ループの対称インダクタの一つの導電層のレイアウト図である。 図１の２ループの対称インダクタの別の導電層のレイアウト図である。 図１および図２の２ループの対称インダクタの簡略化した斜視図である。 一実施形態に従う３つの導電層上に３つのループを有する対称インダクタの簡略化した斜視図である。 一実施形態に従う３つの導電層上に３つのループを有する別の対称インダクタの簡略化した斜視図である。 一実施形態に従う一つの導電層上に２つのループを有する３ループの対称インダクタの簡略化した斜視図である。 一実施形態に従う一つの導電層上に２つのループを有する追加の３ループの対称インダクタの簡略化した斜視図である。 一実施形態に従う一つの導電層上に２つのループを有する追加の３ループの対称インダクタの簡略化した斜視図である。 図６の３ループの対称インダクタの一実施形態の分解レイアウト図である。

図面の詳細な説明
図１は、一実施形態に従う２ループの対称インダクタの一つの導電層のレイアウト図である。図１は、対称インダクタの第１の金属層１０１上の１対の半ループを示し、図２は、対称インダクタの第２の金属層２０１上の１対の半ループを示す。一実施形態では、図１および図２で示される金属層１０１および２０１は、集積回路の異なる金属層である。

対称インダクタは、図１に示す第１の金属層１０１中に２つの端子電極１０２および１０４を有する。第１の半ループ対は、２つの半ループ１０６および１０８を含み、半ループ１０６および１０８は、関連付けられる第１の金属層１０１の不在の非導電性領域１１０により分離される。第１の金属層１０１の別の不在の非導電性領域１１２は、第１の半ループ対の端子電極１０２および１０４ならびに２つの半ループ１０６および１０８を分離する。

図２は、図１の２ループの対称インダクタの別の導電層２０１のレイアウト図である。対称インダクタは、図１に示す半ループ１０６および１０８と図２に示す半ループ２０２および２０４とを結合させる。対称インダクタは、第１の半ループ対の半ループ１０６の接触エリア１１４と第２の半ループ対の半ループ２０２の接触エリア２０６とを結合させる。同様に、対称インダクタは、半ループ１０８の接触エリア１１６と半ループ２０４の接触エリア２０８とを結合させる。

対称インダクタは、図２に示す第２の金属層２０１中にセンタータップ電極２１０を有する。一実施形態では、センタータップ電極は、対称インダクタの左側１２０と右側１２２との間の対称軸に沿って配置される。図１では、端子電極１０２は、対称インダクタの左側１２０に配置され、端子電極１０４は、対称インダクタの右側１２２に配置される。

第２の金属層２０１の不在の非導電性領域２１２は、第２の半ループ対と関連付けられ、不在の非導電性領域２１２は、半ループ２０２および２０４を分離する。センタータップ電極２１０も半ループ２０２および２０４を分離する。

一実施形態では、図１に示す第１の半ループ対および図２に示す第２の半ループ対は、集積回路の２つの横方向寸法に実質的にともに延在する。第１および第２の金属層１０１および２０１の不在の非導電性領域１１０、１１２、および２１２を除いて、第１および第２の半ループ対は、図１および図２の面を通って２つの横方向寸法にともに延在する。したがって、第１および第２の半ループ対の集積回路の表面内への突出は、不在の非導電性領域１１０、１１２、および２１２の突出を除いて、同一である。２つの横方向寸法は、垂直であり、図１および図２に示す２つの半ループ対は、２つの横方向寸法の両方に垂直な鉛直寸法に沿って積層されて、分離される。

一実施形態では、半ループ１０６および１０８の対は、不在の非導電性領域１１０を除いて、左側１２０と右側１２２との間の対称軸を軸として互いの鏡像であるため、一致する半ループである。同様に、半ループ２０２および２０４の対は、不在の非導電性領域２１２を除いて互いに鏡像であるため、一致する半ループである。

図３は、図１および図２の２ループの対称インダクタの簡略化した斜視図である。図３は、インダクタの全体的な対称性を示す。導電層間の接続を行なう接点は、点線の矢印で示される。

対称インダクタは、集積回路の上側導電層上に端子電極３０２および３０４を含み、端子電極３０２は、インダクタの一方側３０６にあり、端子電極３０４は、インダクタの他方側３０８にある。対称インダクタは、側３０６と側３０８との間の中心に位置する下側導電層上にセンタータップ電極も含む。

第１の半ループ対は、上側導電層上にあり、半ループ３１２および３１４を含む。第２の半ループ対は、下側導電層上にあり、半ループ３１６および３１８を含む。

第１の端子電極３０２およびセンタータップ電極３１０は、半ループ対の半ループ３１２および３１６の第１の一連の組合せを介して結合され、第２の端子電極３０４およびセンタータップ電極３１０は、半ループ対の半ループ３１４および３１８の第２の一連の組合せを介して結合される。したがって、第１の一連の組合せは、各半ループ対の一つの半ループを含み、第２の一連の組合せは、各半ループ対の他方の半ループを含む。

半ループ３１２および３１６は、第１の一連の組合せにおいてその順に接続され、半ループ３１４および３１８は、第２の一連の組合せにおいてその順に接続される。第１および第２の一連の組合せはともに、上側導電層上のそれぞれの半ループ３１２および３１４から始まって、第１および第２の一連の組合せはともに、下側導電層上のそれぞれの半ループ３１６および３１８で終わる。両方の一連の組合せについての導電層の順番は、上側導電層から始まって、下側導電層で終わる。したがって、両方の一連の組合せについて、導電層の同一の順序が存在する。

第１の半ループ対は、第１の一連の組合せに現われる最初の半ループ３１２および第２の一連の組合せに現われる最初の半ループ３１４を与える。第２の半ループ対は、第１の一連の組合せに現われる最後の半ループ３１６および第２の一連の組合せに現われる最後の半ループ３１８を与える。したがって、第１の対の半ループ３１２および３１４は、第１および第２の一連の組合せにおいて一致する最初の位置に現われ、第２の対の半ループ３１６および３１８は、第１および第２の一連の組合せにおいて一致する最後の位置に現われる。

半ループ３１２、３１４、３１６、および３１８の各々は、対称インダクタの側３０６および側３０８の一方にある。第１の一連の組合せは、第１の端子電極３０２の側３０６の半ループ３１２から始まって、第１の一連の組合せは、側３０８の半ループ３１６で終わる。同様に、第２の一連の組合せは、第２の端子電極３０４の側３０８の半ループ３１４から始まって、側３０６の半ループ３１８で終わる。したがって、第１の一連の組合せにおける半ループ３１２および３１６は、側３０６および３０８間に交互にあり、第２の一連の組合せにおける半ループ３１４および３１８は、側３０８および３０６間に交互にある。

一実施形態では、導電層は、集積回路において順に作製または配置される下側金属層および上側金属層である。第１の端子電極３０２は、第１の半ループ対の第１の半ループ３１２および第２の半ループ対の第１の半ループ３１６の順での第１の一連の組合せを介して、センタータップ電極３１０に結合される。第１の半ループ対の第１の半ループ３１２は、対称インダクタの第１の側３０６の上側金属層中にあり、第２の半ループ対の第１の半ループ３１６は、第２の側３０８の下側金属層中にある。第２の端子電極３０４は、第１の半ループ対の第２の半ループ３１４および第２の半ループ対の第２の半ループ３１８の順での第２の一連の組合せを介して、センタータップ電極３１０に結合される。第１の半ループ対の第２の半ループ３１４は、第２の側３０８の上側金属層中にあり、第２の半ループ対の第２の半ループ３１８は、第１の側３０６の下側金属層中にある。

インダクタは、センタータップ電極３１０に対する対称性を有する。なぜなら、端子電極３０２または３０４のいずれかからセンタータップ電極３１０への経路は、同一の導電層上の一致する半ループ対を介して順番に側３０６と側３０８との間に交互にある、それぞれの半ループを介した一連の組合せであるためである。

半ループ対は、さまざまな実施形態において積層される。半ループ対がともに密に積層されて、集積回路の２つの横方向寸法に実質的にともに延在すると、各半ループ対により発生される磁束が、一般的に、他のすべての半ループ対を通って結合される。これが起きると、インダクタにより発生されるインダクタンスは、導電性ループの数の二乗に比例する。このために、インダクタのサイズは、特定のインダクタンスについて劇的に減少され得、集積回路は、これらのインダクタのより多くを実施することができる。

さまざまな実施形態は、拡大した周波数範囲にわたって動作する積層されたインダクタを提供する。インダクタの品質因子Ｑは、リアクタンスを抵抗で割ったものである。インダクタを通過する信号の周波数が増加するにつれて、寄生要素はインダクタＱを低下させる。インダクタＱが低下し過ぎると、インダクタを含む応用回路は低下した有用性で動作するか、または全く動作しなくなる。たとえば、インダクタは、可変発振器のＬＣ共振タンク回路を実施するのに有用である。高いＱを有するインダクタは、可変発振器のジッタを低減させる。可変発振器が累進的に高くなる周波数に合わせるにつれて、Ｑは、ジッタが許容不可になるか、または共振タンク回路が発振しなくなるまで低下する。対称性を有するインダクタは、応用回路の差動実施においてより少ないノイズを結合することが発見された。

図４は、一実施形態に従う３つの導電層上に３つのループを有する対称インダクタの簡略化した斜視図である。端子電極４０４または４０６のいずれかからセンタータップ電極４０２までの経路は、一致する導電層の交互する側４０８および側４１０のそれぞれの半ループを通る一連の組合せであるため、インダクタは、センタータップ電極４０２に対する対称性を有する。

第１の半ループ対は、端子電極４０４および４０６の上側導電層上にあり、側４０８の半ループ４１２および側４１０の半ループ４１４を含み、第２の半ループ対は、中間導電層上にあり、側４１０の半ループ４１６および側４０８の半ループ４１８を含み、第３の半ループ対は、センタータップ電極４０２の下側導電層上にあり、側４０８の半ループ４２０および側４１０の半ループ４２２を含む。

第１の端子電極４０４は、第１の対の第１の半ループ４１２、第２の対の第１の半ループ４１６、および第３の対の第１の半ループ４２０の順での第１の一連の組合せを介して、センタータップ電極４０２に結合される。第１の対の第１の半ループ４１２は、対称インダクタの第１の側４０８の上側導電層中にあり、第２の対の第１の半ループ４１６は、第２の側４１０の中間導電層中にあり、第３の対の第１の半ループ４２０は、第１の側４０８の下側導電層中にある。

第２の端子電極４０６は、第１の対の第２の半ループ４１４、第２の対の第２の半ループ４１８、および第３の対の第２の半ループ４２２の順での第２の一連の組合せを介して、センタータップ電極４０２に結合される。第１の対の第２の半ループ４１４は、第２の側４１０の上側導電層中にあり、第２の対の第２の半ループ４１８は、第１の側４０８の中間導電層中にあり、第３の対の第２の半ループ４２２は、第２の側４１０の下側導電層中にある。

図５は、一実施形態に従う３つの導電層上に３つのループを有する別の対称インダクタの簡略化した斜視図である。図５は、センタータップ電極５０２に対する対称性を維持しつつ、図４の対称インダクタの導電層を再配列している。

第１の半ループ対は、端子電極５０４および５０６の上側導電層上にあり、側５０８の半ループ５１２および側５１０の半ループ５１４を含み、第２の半ループ対は、下側導電層上にあり、側５１０の半ループ５１６および側５０８の半ループ５１８を含み、第３の半ループ対は、中間導電層上にあり、側５０８の半ループ５２０および側５１０の半ループ５２２を含む。

電流がインダクタを通ると、各連続的な半ループ５１２、５１４、５１６、５１８、５２０、および５２２のインピーダンス間に電圧降下が生じる。電極５０４および５０６間の半ループの完全な一連の組合せは、半ループ５１２、５１６、５２０、５２２、５１８、および５１４をその順に含む。２つの半ループ間の電圧差は、この一連の組合せにおいて分離が増加するとともに増加する。

半ループ５１２、５１４、５１６、５１８、５２０、および５２２は、それらの間に寄生容量を有し、寄生容量は、隣接する導電層の同じ側の半ループ間に主に存在する。したがって、主な寄生容量は、半ループ５２０と、その物理的に隣接する半ループ５１２および５１８との間、ならびに、半ループ５２２とその物理的に隣接する半ループ５１４および５１６との間に存在する。

各寄生容量からの悪影響は、大まかには、寄生容量と寄生容量間の電圧降下との積である。自己共振より低い周波数についての圧力分布は、インダクタンスにより規定される。隣接する層間の圧力降下が大きいほど、それらの間の容量はより有効となる。したがって、層間の電圧降下がより小さい配列は、より小さい寄生容量を有することとなる。半ループ５２０は、半ループ５１２から一つの半ループ５１６により分離され、半ループ５２０は、半ループ５１８から一つの半ループ５２２により分離される。同様に、半ループ５２２は、半ループ５１４から一つの半ループ５１８により分離され、半ループ５２２は、半ループ５１６から一つの半ループ５２０により分離される。したがって、図５のインダクタは、大まかに、４つの寄生容量×１つの半ループ間の電圧差である、半ループ５１２、５１４、５１６、５１８、５２０、および５２２間の寄生容量からの悪影響を有する。

反対に、図４のインダクタは、大まかに、４つの寄生容量×３つの半ループ間の電圧差である、半ループ４１２、４１４、４１６、４１８、４２０、および４２２間の寄生容量からの悪影響を有する。したがって、図５のインダクタにおける導電層の配列は、図４のインダクタにおける導電層の配列に対して大幅な改善である。

図５の図示される実施形態では、センタータップ電極５０２は、下側導電層上にあり、中間導電層中の半ループ５２０と５２２との間の接点を介して接続される。別の実施形態では、センタータップ電極は、半ループ５２０と５２２との間に直接接続される中間導電層上にある。

図６は、一実施形態に従う一つの導電層上に２つのループを有する３ループの対称インダクタの簡略化した斜視図である。端子電極６０４または６０６のいずれかからセンタータップ電極６０２までの経路は、一致する導電層の交互する側６０８および側６１０上のそれぞれの半ループを介した一連の組合せであるため、インダクタは、センタータップ電極６０２に対する対称性を有する。

第１の半ループ対は、端子電極６０４および６０６の上側導電層上の外側対である。第１の半ループ対は、側６０８の半ループ６１２および側６１０の半ループ６１４を含む。第２の半ループ対は、半ループ６１２および６１４の外側対の内部の上側導電層上にもある内側対である。第２の半ループ対は、側６１０の半ループ６１６および側６０８の半ループ６１８を含む。第３の半ループ対は、下側導電層上にあり、側６０８の半ループ６２０および側６１０の半ループ６２２を含む。

第１の端子電極６０４は、第１の対の第１の半ループ６１２、第２の対の第１の半ループ６１６、および第３の対の第１の半ループ６２０の順での第１の一連の組合せを介して、センタータップ電極６０２に結合される。第１の対の第１の半ループ６１２は、第１の側６０８の上側導電層中にあり、第２の対の第１の半ループ６１６は、第２の側６１０の上側導電層中にあり、第３の対の第１の半ループ６２０は、第１の側６０８の下側導電層中にある。

第２の端子電極６０６は、第１の対の第２の半ループ６１４、第２の対の第２の半ループ６１８、および第３の対の第２の半ループ６２２の順での第２の一連の組合せを介して、センタータップ電極６０２に結合される。第１の対の第２の半ループ６１４は、第２の側６１０の上側導電層中にあり、第２の対の第２の半ループ６１８は、第１の側６０８の上側導電層中にあり、第３の対の第２の半ループ６２２は、第２の側６１０の下側導電層中にある。

クロスオーバー接続は、半ループ６１２および６１４の外側対ならびに半ループ６１６および６１８の内側対の両方の上側導電層中にある部分６２４を含む。クロスオーバー接続の部分６２４は、外側対の半ループ６１２と内側対の半ループ６１６とを結合させる。クロスオーバー接続は、集積回路の中間導電層中の部分６２６も含む。クロスオーバー接続の部分６２６は、外側対の半ループ６１４と内側対の半ループ６１８とを結合させる。センタータップ電極６０２および部分６２４と６２６とを有するクロスオーバー接続は、上側導電層上の外側対の半ループ６１２および６１４と、上側導電層上の内側対の半ループ６１６および６１８と、下側導電層上の対の半ループ６２０および６２２とを分離する。

図７および図８は、一実施形態に従う１つの導電層上に２つのループを有する追加の３ループの対称インダクタの簡略化した斜視図を示す。図７および図８は、図６の対称インダクタの変形例である。

集積回路の製造プロセスにおける金属層は、一般的に異なる。たとえば、上側金属層は、一般的に、より厚みがあり、下側金属層よりも低い１平方当たりの抵抗を有する。したがって、上側金属層における半ループが下側金属層における半ループとともに２つの横方向寸法にともに延在するとき、下側金属層における半ループは一般的に、上側金属層における半ループよりも高い抵抗を有する。この下側金属層の１平方当たりのより高い抵抗を打消すためには、下側金属層の２つ以上をともに束ねることにより、結果的に、上側金属層の１平方当たりの抵抗に近いか、より一層低い、束ねられた下側金属層の１平方当たりの抵抗が得られる。

図７では、第３の半ループ対の第１の半ループ７０４が、センタータップ電極７０２の下側導電層および中間導電層の両方における第１の側７０６で実施され、第３の半ループ対の第２の半ループ７１０が、下側導電層および中間導電層の両方における第２の側７０８で実施される。

図８は、同様に、対称インダクタ８００の下側金属層および中間金属層を束ねている。
図９は、図６の３ループの対称インダクタの一実施形態の分解レイアウト図である。３つの半ループ対は、上側金属層９３２および下側金属層９３４上にあり、中間金属層９３６は、上側金属層９３２と下側金属層９３４との間に接続を設けている。インダクタは、センタータップ電極９０２に対する対称性を有する。

第１の半ループ対は、端子電極９０４および９０６の上側金属層９３２上の外側対である。第１の半ループ対は、側９０８の半ループ９１２および側９１０の半ループ９１４を含む。第２の半ループ対は、半ループ９１２および９１４の外側対の内部の上側金属層９３２上にもある内側対である。第２の半ループ対は、側９１０の半ループ９１６および側９０８の半ループ９１８を含む。第３の半ループ対は、下側金属層９３４上にあり、側９０８の半ループ９２０および側９１０の半ループ９２２を含む。

第１の端子電極９０４は、第１の対の第１の半ループ９１２、上側金属層９３２上のクロスオーバー接続９２４、第２の対の第１の半ループ９１６、中間金属層９３６上の接続９２８、および第３の対の第１の半ループ９２０の順での第１の一連の組合せを介して、センタータップ電極９０２に結合される。

第２の端子電極９０６は、第１の対の第２の半ループ９１４、中間金属層９３６上のクロスオーバー接続９２６、第２の対の第２の半ループ９１８、中間金属層９３６上の接続９３０、および第３の対の第２の半ループ９２２の順での第２の一連の組合せを介して、センタータップ電極９０２に結合される。

図示した実施形態では、上側金属層９３２上の半ループ９１２、９１４、９１６、および９１８の組合せは、下側金属層９３４上の半ループ９２０および９２２とともに、２つの横方向寸法に実質的にともに延在している。別の実施形態では、下側金属層９３４上の半ループ９２０および９２２は、上側金属層９３２上の半ループ９１２および９１８を分離する空間と、半ループ９１４および９１６を分離する同様の空間とともに、部分的または完全にともに延在する、それぞれのスロット（図示せず）を有する。

一実施形態では、半ループ９１２および９１４の対は、接続９２４および９２６の近傍を除いて、互いの対称な鏡像であるため、一致する半ループである。同様に、半ループ９１６および９１８の対は、一致する半ループであり、半ループ９２０および９２２の対は、一致する半ループの対である。なぜなら、それらは実質的に対称的であるためである。

１以上の実施形態は、インダクタを含む種々のシステムに適用可能であると考えられる。他の局面および実施形態は、ここに開示される明細書および１以上の実施形態の実践を考慮して、当業者に明らかであろう。実施形態は、特定用途向け集積回路（ＡＳＩＣ）またはプログラム可能な論理素子で実施され得る。明細書および説明した実施形態は、単に一例とみなされるに過ぎず、本発明の真の範囲および精神は、以下の請求項の範囲によって示される。

Claims (7)

1. 対称インダクタであって、
   ともに複数の導電層の第１の導電層中にある、第１および第２の端子電極を備え、前記複数の導電層は、第１、第２、および第３の導電層を含み、前記対称インダクタはさらに、
   前記複数の導電層の前記第３の導電層中にあるセンタータップ電極と、
   第１、第２、および第３の半ループ対を含む複数の半ループ対とを備え、前記第１および第２の半ループ対は、それぞれ、ともに前記第１の導電層で実施される外側および内側半ループ対であり、
   前記第１の端子電極は、前記第１の半ループ対の第１の半ループ、前記第２の半ループ対の第１の半ループ、および前記第３の半ループ対の第１の半ループの順での一連の組合せを介して前記センタータップ電極に結合され、
   前記第１の半ループ対の前記第１の半ループは、前記対称インダクタの２つの側の第１の側の前記第１の導電層中にあり、前記第２の半ループ対の前記第１の半ループは、前記２つの側の第２の側の前記第１の導電層中にあり、前記第３の半ループ対の前記第１の半ループは、前記第１の側の前記第２の導電層および前記第３の導電層中にあり、
   前記第２の端子電極は、前記第１の半ループ対の第２の半ループ、前記第２の半ループ対の第２の半ループ、および前記第３の半ループ対の第２の半ループの順での組合せを介して前記センタータップ電極に結合され、
   前記第１の半ループ対の前記第２の半ループは、前記第２の側の前記第１の導電層中にあり、前記第２の半ループ対の前記第２の半ループは、前記第１の側の前記第１の導電層中にあり、前記第３の半ループ対の前記第２の半ループは、前記第２の側の前記第２の導電層および前記第３の導電層中にある、対称インダクタ。
2. 前記センタータップ電極は、前記複数の半ループ対の一つの前記第１および第２の半ループを分離し、前記複数の半ループ対の一つは、前記第２の導電層中にある、請求項１に記載の対称インダクタ。
3. それぞれの非導電性領域は、前記半ループ対の前記導電層中の各半ループ対を分離する、請求項１または２に記載の対称インダクタ。
4. 対称インダクタを形成する方法であって、
   集積回路の複数の導電層中に複数の半ループ対を形成するステップを含み、前記複数の導電層は、第１、第２、および第３の導電層を含み、前記方法はさらに、
   ともに前記複数の導電層の前記第１の導電層中にある、第１および第２の端子電極を形成するステップと、
   前記複数の導電層の前記第３の導電層中にセンタータップ電極を形成するステップとを含み、
   前記複数の半ループ対は、第１、第２、および第３の半ループ対を含み、前記第１および第２の半ループ対は、それぞれ、ともに前記第１の導電層で実施される外側および内側半ループ対であり、前記方法はさらに、
   前記第１の端子電極を、前記第１の半ループ対の第１の半ループ、前記第２の半ループ対の第１の半ループ、および前記第３の半ループ対の第１の半ループの順での一連の組合せを介して前記センタータップ電極に結合するステップを含み、
   前記第１の半ループ対の前記第１の半ループは、前記対称インダクタの２つの側の第１の側の前記第１の導電層中にあり、前記第２の半ループ対の前記第１の半ループは、前記２つの側の第２の側の前記第１の導電層中にあり、前記第３の半ループ対の前記第１の半ループは、前記第１の側の前記第２の導電層および前記第３の導電層中にあり、前記方法はさらに、
   前記第２の端子電極を、前記第１の半ループ対の第２の半ループ、前記第２の半ループ対の第２の半ループ、および前記第３の半ループ対の第２の半ループの順での組合せを介して前記センタータップ電極に結合するステップを含み、
   前記第１の半ループ対の前記第２の半ループは、前記第２の側の前記第１の導電層中にあり、前記第２の半ループ対の前記第２の半ループは、前記第１の側の前記第１の導電層中にあり、前記第３の半ループ対の前記第２の半ループは、前記第２の側の前記第２の導電層および前記第３の導電層中にある、方法。
5. 前記複数の導電層は、前記集積回路の複数の異なる金属層である、請求項４に記載の対称インダクタを形成する方法。
6. 前記第３の導電層は、前記第２の導電層より下側の層であり、前記第２の導電層は、前記第１の導電層より下側の層である、請求項１に記載の対称インダクタ。
7. 前記第３の導電層は、前記第２の導電層より下側の層であり、前記第２の導電層は、前記第１の導電層より下側の層である、請求項４に記載の対称インダクタを形成する方法。

Images